JPH1020287A - 液晶表示装置の製造方法 - Google Patents

液晶表示装置の製造方法

Info

Publication number
JPH1020287A
JPH1020287A JP17321996A JP17321996A JPH1020287A JP H1020287 A JPH1020287 A JP H1020287A JP 17321996 A JP17321996 A JP 17321996A JP 17321996 A JP17321996 A JP 17321996A JP H1020287 A JPH1020287 A JP H1020287A
Authority
JP
Japan
Prior art keywords
substrate
liquid crystal
semiconductor substrate
crystal display
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP17321996A
Other languages
English (en)
Inventor
Junichi Hoshi
淳一 星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP17321996A priority Critical patent/JPH1020287A/ja
Publication of JPH1020287A publication Critical patent/JPH1020287A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 半導体ウェハ21から切り出した半導体基板
26と、前記半導体基板に対向する対向基板と、前記半
導体基板と前記対向基板とで挟持した液晶材料とを有す
る液晶表示装置の前記液晶材料層のギャップ厚を均一に
する製造方法を提供する。 【解決手段】 前記半導体基板26の曲げ強度またはヤ
ング率を、前記半導体ウェハ21のそれよりも小さくす
る処理工程を有する。この処理工程は、前記半導体基板
26の板厚を減少させる工程を有し、それは、前記半導
体ウェハ21のバックラップ、バックグラインドまたは
裏面エッチングである。このとき、前記半導体ウェハ2
1の表面側に支持材23を接着をしてもいい。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体基板とそれ
に対向する対向基板を有する液晶表示装置の製造方法、
とくに半導体基板の反りを防止する製造方法に関する。
【0002】
【従来の技術】従来の液晶表示装置の薄膜トランジスタ
(TFT)などを配置するTFT側基板には一般的なガ
ラス基板だけでなく、半導体基板が用いられる場合があ
る。前記半導体基板は前記ガラス基板と比べて、高温の
製造工程を経るため、基板の反りが大きく成りがちであ
る。また、ガラス基板とは異なり、TFTが形成された
半導体基板の表面側を、ラッピング等で平坦化する事
は、前記TFTの電気回路を破壊するために不可能であ
る。従って前記半導体基板を透明な対向基板と貼合せる
場合には前記半導体基板の反りを何らかの方法で矯正
し、均一なギャップを実現する必要がある。なぜなら前
記ギャップの不均一は液晶表示装置の表示品質を低下さ
せるからである。例えばシュリーレン光学系を用いた高
分子分散液晶型表示装置等は、コントラスト100:
1,256階調を実現するために、許されるギャップの
表示面内の不均一性は±1%程度と非常に厳しい。この
±1%の値はギャップ量に換算すると±0.1μmとな
り、前記半導体基板の反りである5μm程度と比べると
非常に小さな値である。
【0003】
【発明が解決しようとする課題】従って一気圧以上の押
力を加えて前記基板の反りを矯正する事を試みる事にな
るが、両基板を貼合せた状態で圧力を加えても、前記圧
力はシールの存在する外周部には伝わるものの、内方に
は伝わらないため、中心が外周よりも高い反りを示す基
板の貼合せには本質的な困難を伴う。最悪の場合には図
6のように両基板が中心で接触する中当りという現象も
生じる。図6において、111は単結晶S2 基板、11
4は対向基板、116はシール、117はチャック、1
18はチャックである。また、貼り合わせ圧力を高くす
ることは、前記基板上に形成されたTFT回路等にダメ
ージを発生させたり、前記シール部にハガレ等を生じさ
せるため、前記加える圧力を必要最小限にしておくこと
が望ましい。
【0004】前記反りを矯正する一般的な手段として例
えば真空チャックによるチャッキングが有る。前記基板
を真空吸着する事で、前記基板上面には一気圧の圧力が
印加される。図5に前記真空チャックに単結晶S=基板
を吸着した場合の、前記基板の反り量の変化を示す。
尚、前記基板の大きさは18×16mm2 であり、厚さ
は一般的な625μmである。
【0005】(a)は単純な凸状の反りを示す基板をチ
ャッキングした場合であり、チャッキングする前の2.
4μmという反りがチャッキングする事によって1.1
μmまで減少している。
【0006】(b)は鞍部を有するポテトチップ状の複
雑な反りを示す基板をチャッキングした場合であり、チ
ャッキング前の3.2μmという値よりも大きな反りを
示す事が判る。
【0007】このように基板の真空吸着は、単純な反り
を示す基板の反り矯正に対して有効ではあるものの、前
述の通り複雑な反りを示す基板に対しては有効ではな
く、むしろ有害である場合もある。
【0008】そこで、以上の問題を解決し、均一な液晶
セルギャップを有する液晶表示装置の製造方法を提供す
ることを本発明の目的とする。
【0009】
【課題を解決するための手段】以上に挙げた問題を解決
するために、本発明者が鋭意努力した結果、以下の発明
を得た。すなわち、本発明の液晶表示装置の製造方法
は、半導体ウェハから切り出した半導体基板と、前記半
導体基板に対向する対向基板と、前記半導体基板と前記
対向基板とで挟持した液晶材料とを有する液晶表示装置
の製造方法において、前記半導体基板の曲げ強度または
ヤング率を、前記半導体ウェハのそれよりも小さくする
処理工程を有することを特徴とする。ここで、前記処理
工程は、前記半導体基板の板厚を減少させる工程を有す
るといい。また、前記半導体基板の板厚を減少させる工
程は、前記半導体ウェハまたは前記半導体基板のバック
ラップ、バックグラインドまたは裏面エッチングである
といい。さらに、前記半導体基板の板厚を減少させる工
程は、前記半導体ウェハの表面側に支持材を接着する工
程を有するといい。
【0010】
【発明の実施の形態】本発明は均一なギャップを実現す
るためのものであり、反りの大きな半導体基板側の力学
的強度を低下させる工程があるのがいい。この力学的強
度を低下させるとき、圧力に対する変形を容易にし、前
記圧力を一気圧程度に低下させるのがいい。
【0011】前記力学的強度を低下させる方法には、大
別して、板厚を薄くする方法と、板質を変更する方法が
ある。前者の板厚を薄くする方法とは、公知のバックラ
ップ法,バックグラインド法,エッチング法等によって
前記TFT回路が形成されていない裏面側を除去、薄化
する方法である。
【0012】半導体ウェハの板厚はその口径に応じて最
適な値が有り、その値は例えばSEMi:規格等によっ
て決められている。
【0013】ウェハあるいは基板の大きさが大きくなっ
た場合には機械的強度を保つため、それに応じて板厚も
増加する。φ8″ウェハの場合の板厚は725μm程度
である。
【0014】液晶表示装置に用いる半導体基板の大きさ
は高々2〜3cm角であり、従って前述の725μmと
いう厚さは必要でない。しかし世の中一般的に行われて
いる切出前の板厚減少は、前記薄化したウェハの機械的
強度が低下するために、余り薄くする事は出来ない。ま
た、切出した後の半導体基板を薄化する事は理想的な薄
さ(100μm程度)まで薄化する事が可能であるが、
切出した基板1つ1つを薄化する事はコストアップを招
く恐れがある。
【0015】従って何らかの工夫が必要となるが、前記
ウェハを支持体に接着した後に薄化、切断すればその目
標はほぼ達成する事が出来る。切断された半導体基板は
例えば溶剤で前記接着剤を除去することにより得られ
る。
【0016】また、部分的に板厚を減少させても前記基
板の力学的強度、曲げ強度を減少させ、容易な貼合せを
実現する事ができる。前記部分的な板厚減少法には、公
知のバックグラインド法、エッチング法等が使用でき
る。前記半導体基板の裏面側に格子状に狭くて深い溝を
形成する事によって、前記基板の曲げ(ベンド)強度は
低下し、1気圧程度の圧力によっても容易に変形するよ
うになる。
【0017】前述の真空吸着法によれば基板中央が高い
反りを示す基板をも充分に矯正可能である。
【0018】板質の変更方法には、半導体基板中に存在
する結晶欠陥を制御する方法もある。
【0019】一般に結晶中の転位等の欠陥が増大すれ
ば、その材料は硬くもろくなる。(焼入状態)従って、
前記結晶欠陥数を焼なまし等によって減らしてやれば、
前記材料のヤング率は低下し、容易に折曲げ可能とな
る。
【0020】それならば最初から軟らかい半導体材料を
使えば良いかと言うと、前述の通り大口径ウェハには充
分な機械的強度が必要であるため、むやみにヤング率の
低い材料を使う事は出来ない。要は、高温工程(〜10
00℃)を通る大口径(〜φ8″)ウェハと常温の2〜
3cm角の基板とでは必要とする板厚が異なると言う事
である。
【0021】
【実施例】
(実施例1)本発明の液晶表示装置の実施例の断面図を
図1に示す。図中1は大きさ3cm角、厚さ100μm
のシリコン単結晶基板であり、前記基板表面上には図示
しないTFT回路,画素電極2,ボンディングパッド3
等が形成されている。前記基板は口径φ8″,厚さ72
5μmのシリコンウェハから図2に示す方法で得る事が
出来る。
【0022】前記TFT回路,電極2,パッド3等が形
成されたシリコンウェハ21の表面側にまずバックラッ
プ等に用いられる公知のワックス系接着剤22を塗布
し、次いで厚さ3mmフラットネス1μm程度の研磨ガ
ラスから成る支持体23を接着する。前記接着は液晶セ
ルの貼合せとは異なり、全面接着であるので、前記ウェ
ハ21を前記支持体23に数μm程度のフラットネスで
精度良く接着が可能である。
【0023】次いで公知のバックグラインド法によって
前記ウェハ21の裏面を100μmまで薄化する。その
後ダイサーによって前記薄化されたウェハ24のダイシ
ング、フルカットを行う。前記ダイシングの際のダイシ
ングライン25とウェハのスクライブラインとの位置合
せは、前記支持体23の研磨ガラスが透明である事から
容易に行う事が出来る。
【0024】その後アセトン等の溶媒で前記ワックス系
接着材22を除去すれば大きさ3cm角の半導体基板2
6を1枚のウェハから多数得る事ができる。
【0025】得られた基板26の巨視的な厚さムラは1
μm程度であり、充分なギャップ精度が得られる厚さム
ラである。
【0026】図1の4は厚さ1.1mm反り量〜1μm
の無アルカリ研磨ガラスから成る対向基板であり、全面
にITO膜5が形成されている。
【0027】両基板1,4はシール材6によって接着さ
れており、ギャップ厚10μm,ギャップ精度±0.1
μmの液晶セルが形成されている。
【0028】本実施例は板厚が100μmと従来の1/
7.25であるので、前記基板の曲げ強度は(1/7.
25)3 ≒1/381と大巾に低下する。従って、基板
の反りを矯正するために必要であった。貼合せ時の押圧
は、従来の10気圧程度から1気圧以下にする事ができ
る。また圧力1気圧以下の貼合せは、前述のように基板
を真空吸着する事によっても実現可能である。
【0029】真空吸着法によれば中央が高い反り(中
凸)を有する基板に於ても、曲げ強度が小さい場合には
真空チャックに精度良く吸着する事が可能となり、前記
チャックの面精度±0.3μmという値で前記基板を平
坦に吸着可能となる。平坦な基板同士をシール材6中に
含まれるスペーサによって厚さ規制しながら接着する事
によって前記±0.1μmというギャップ精度を得る事
が出来る。
【0030】尚、更に高いギャップ精度を得るために、
必要とあらば、前記両基板1,4の貼合せ時の真空チャ
ッキングを開放する事も出来る。即ち、前記チャックの
吸着孔からガスを吹上げる事で前記両基板を前記チャッ
クから浮いた(フローティング)状態で貼合せる方法で
ある。本方法によれば前記剛体であるチャックとは異な
り、前記ガスにより均一な押圧を得る事が出来る。
【0031】前記セル中には高分子分散型液晶が封入さ
れており、外部から前記パッド3を通して印加される信
号電圧によって前記画素電極2の電位が変化し、前記画
素電極2上の液晶7の光学的状態が変化し、入射した光
を反射したり散乱することによって画像の表示が可能と
なっている。
【0032】本実施例は安定性の有る公知の技術をプロ
セスに適用している事から高歩留,安価に液晶表示装置
を製造可能である。
【0033】本実施例に於ける外形寸法は任意である。
【0034】本実施例に用いられたシリコン単結晶基板
は他の任意の半導体基板であっても構わない。
【0035】また本実施例に用いた支持材は何も研磨ガ
ラスである必要はなく面精度の出た任意の部材で構わな
い。あるいはダイシングテープ等,面精度を有しない接
着剤付の部材で代替する事も充分に考えられる。ただし
その場合には他に面精度を有する作業台、定盤等が接着
時には必要となる。
【0036】また大きさ3cm角、厚さ100μmの基
板にはチッピングが生じ易くなるため、その対策が必要
となる。前述のように裏面側に、例えばダイシングテー
プ等を接着したまま流動する方法もある。
【0037】また本実施例はギャップ精度を必要とする
任意の液晶セル、例えば前記TFTを有しないそれにも
応用する事が出来る。
【0038】(実施例2)図3は、本発明の実施例2の
液晶セルの断面図を表に示す。
【0039】31は大きさ3cm角厚さ725μmのシ
リコン単結晶基板である。
【0040】前記基板31の裏面側には、対向基板34
が対向する部分にのみ深さ300μm巾10μmの溝が
一辺3mmの正方格子状に形成されている。前記溝は例
えば公知のダイシングソーで前記基板をハーフカットす
る事によって容易に得られる。
【0041】本実施例によれば3mm角の部分の剛性は
従来と同程度であるが、溝の部分の曲げ強度は従来の
(300/725)3 ≒1/14程度に低下しているた
め、3cm角の基板全体では充分に圧力1気圧程度で反
りの矯正が可能となる。
【0042】また3mm角の部分の曲率が不変であると
しても、それによる高さ方向の変位量は(3/30)2
=1/100となるため、事実上問題ではなくなる。心
配なのは溝部分での部材の疲労破壊であるが、貼合時の
み圧力を印加する場合には、それによるクラック発生、
製造歩留の低下は特に考える必要は無い程度である。本
実施例に於ても平坦な基板表面を実現可能であり、高い
ギャップ精度を有する液晶セル,液晶表示装置を実現す
る事ができる。
【0043】本実施例に於ける外形寸法は任意である。
【0044】前記溝の形成方法にはダイシング以外に公
知のエッチング法がある。特に異方性エッチングを用い
ればサイドエッチによる横方向の広がりが少なく高精度
な溝を形成する事ができる。
【0045】また化学的エッチングを行えば前記基板に
対するダメージを最小にする事ができる。
【0046】また、前記溝を保護する方法には、例えば
ダイシングテープを裏面に接着したまま流動し、必要な
場合のみはがすという方法もある。
【0047】またもっと積極的に、溝形成後に、例えば
シリコンゴム等、前記基板31よりもヤング率Eの小さ
な材料で前記溝を埋込み搬送時の損傷を防止する方法も
有る。
【0048】(実施例3)図4は、本発明の実施例3を
表に示す。
【0049】41は本発明の液晶表示装置に用いる直径
φ8″厚さ725μmのシリコン単結晶ウェハである。
裏面にはゲッタリング作用を有するバックサイドダメー
ジ42が形成されており、ウェハ内部には結晶欠陥が多
い領域44及び少ない領域43がイントリンジックゲッ
タリング(IG)法と呼ばれる方法で形成されている。
【0050】前記領域44には多数の析出酸化物,転位
線その他の結晶欠陥が多数存在する。前記酸化物の存在
により、ウェハ41のヤング率は未処理のそれと比べる
と低下している。
【0051】しかし、前記転位線の存在は金属の焼入状
態と同様に前記ウェハを硬く、もろい物にしている(図
4(a))。
【0052】このウェハを例えば各種アニール等で処理
する事によって、前記領域44の転位線のみを減少させ
る事が出来れば(図4(6))液晶セルの貼合せに適し
た半導体基板を提供可能なウェハとなる。そのような可
能性の有るアニール法には例えば水素アニール法等があ
る。その効果は単結晶シリコン基板よりも多結晶シリコ
ン基板,アモルファスシリコン基板に顕著である。
【0053】またアニール温度は450℃以下で良いの
で前記基板上に形成したTFT回路の特性を大巾に変動
させる事はない。またダイシング後の大きさの小さな半
導体基板に前記アニールを施せば、前記半導体基板のエ
ッジに露出した欠陥が多い領域44を通して高速にアニ
ール気体が透過するため、アニール時間の短縮、及び低
温化を実現する事ができる。
【0054】
【発明の効果】以上説明したように、本発明によれば、
半導体基板を用いても高精度なギャップを有する液晶セ
ルを歩留良く安価に製造する事が出来る。
【図面の簡単な説明】
【図1】実施例1の液晶表示装置の断面図。
【図2】実施例1の半導体基板の作製方法を表す断面
図。
【図3】実施例2の液晶表示装置の断面図。
【図4】実施例3の液晶表示装置の断面図。
【図5】半導体基板の反りを表すグラフ。
【図6】従来の液晶表示装置の断面図。
【符号の説明】
1、31、111 TFT基板 2、32 画素電極 3、33 パッド 4、34、114 対向基板 5、35 対向電極 6、36、116 シール 7、37 液晶 42 バックダメージ 43 少ない領域 44 多い領域 45 アニールされた領域 117、118 チャック 21、41 半導体ウェハ 22 接着材 23 支持材 24 薄化したウェハ 25 ダイシングライン 26 半導体基板

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 半導体ウェハから切り出した半導体基板
    と、前記半導体基板に対向する対向基板と、前記半導体
    基板と前記対向基板とで挟持した液晶材料とを有する液
    晶表示装置の製造方法において、 前記半導体基板の曲げ強度またはヤング率を、前記半導
    体ウェハのそれよりも小さくする処理工程を有すること
    を特徴とする液晶表示装置の製造方法。
  2. 【請求項2】 前記処理工程は、前記半導体基板の板厚
    を減少させる工程を有する請求項1に記載の液晶表示装
    置の製造方法。
  3. 【請求項3】 前記半導体基板の板厚を減少させる工程
    は、前記半導体ウェハのバックラップ、バックグライン
    ドまたは裏面エッチングである請求項2に記載の液晶表
    示装置の製造方法。
  4. 【請求項4】 前記半導体基板の板厚を減少させる工程
    は、前記半導体基板のバックラップ、バックグラインド
    または裏面エッチングである請求項2に記載の液晶表示
    装置の製造方法。
  5. 【請求項5】 前記半導体基板の板厚を減少させる工程
    は、前記半導体ウェハの表面側に支持材を接着する工程
    を有する請求項2〜4のいずれか1項に記載の液晶表示
    装置の製造方法。
JP17321996A 1996-07-03 1996-07-03 液晶表示装置の製造方法 Withdrawn JPH1020287A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17321996A JPH1020287A (ja) 1996-07-03 1996-07-03 液晶表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17321996A JPH1020287A (ja) 1996-07-03 1996-07-03 液晶表示装置の製造方法

Publications (1)

Publication Number Publication Date
JPH1020287A true JPH1020287A (ja) 1998-01-23

Family

ID=15956348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17321996A Withdrawn JPH1020287A (ja) 1996-07-03 1996-07-03 液晶表示装置の製造方法

Country Status (1)

Country Link
JP (1) JPH1020287A (ja)

Similar Documents

Publication Publication Date Title
US6580151B2 (en) Mechanical resistance of a single-crystal silicon wafer
US7892934B2 (en) SOI substrate and method for manufacturing SOI substrate
US5972154A (en) Methods of dicing flat workpieces
JP2004311955A (ja) 超薄型電気光学表示装置の製造方法
JP5074719B2 (ja) ウエハを薄くする方法及びサポートプレート
WO2011096265A1 (ja) 転写方法および半導体装置の製造方法並びに半導体装置
KR20020093138A (ko) 반도체 웨이퍼의 박형화 방법 및 박형 반도체 웨이퍼
CN109103079B (zh) 一种纳米级单晶薄膜及其制备方法
JP2006210898A (ja) Soiウエーハの製造方法及びsoiウェーハ
JPH05291398A (ja) 素子基板及び液晶表示装置の製造方法
JP4525048B2 (ja) 半導体装置の製造方法
JP3211995B2 (ja) 半導体装置の製造方法
JPS6390859A (ja) 薄膜トランジスタとその製造方法
JP2004310051A (ja) 超薄型電気光学表示装置の製造方法および製造装置
JP2000040677A (ja) 半導体素子の製造方法
JP2005333052A (ja) Simox基板及びその製造方法及びsimox基板を用いた半導体装置及びsimox基板を用いた電気光学表示装置の製造方法
JPH1020287A (ja) 液晶表示装置の製造方法
JPH08274286A (ja) Soi基板の製造方法
JP2004310056A (ja) 超薄型電気光学表示装置の製造方法
JP3425747B2 (ja) 液晶表示素子の製造方法
JPH11243081A (ja) 薄膜半導体装置の製造方法
CN116072533B (zh) 一种晶圆及其晶圆减薄制程加工工艺
WO2022114171A1 (ja) 半導体素子の製造方法及び縦型mosfet素子
CN110783178B (zh) 一种半导体晶片及其加工方法
JP2008089694A (ja) 表示パネルの製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031007