JPH10199995A - Ｃｍｏｓ集積ｒｆスイッチ - Google Patents
Ｃｍｏｓ集積ｒｆスイッチInfo
- Publication number
- JPH10199995A JPH10199995A JP9308901A JP30890197A JPH10199995A JP H10199995 A JPH10199995 A JP H10199995A JP 9308901 A JP9308901 A JP 9308901A JP 30890197 A JP30890197 A JP 30890197A JP H10199995 A JPH10199995 A JP H10199995A
- Authority
- JP
- Japan
- Prior art keywords
- node
- diode
- input
- high voltage
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002347 injection Methods 0.000 claims abstract description 43
- 239000007924 injection Substances 0.000 claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 239000000243 solution Substances 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 7
- 239000007943 implant Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 101710162453 Replication factor A Proteins 0.000 description 1
- 102100035729 Replication protein A 70 kDa DNA-binding subunit Human genes 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＣＭＯＳ回路を有する集積ＲＦスイッチング
セルの製造方法を提供すること。 【解決手段】 ＲＦシグナルインプットノードを有し、
ロジカルインプットノードを有し、アノード、カソード
及び電荷注入ノードを備えたダイオード２４を有し、負
から少なくとも０ボルトシグナルまで駆動することがで
きるインプット及びアウトプットを備えた電荷注入ノー
ドドライバ６０を有し、同じく高圧レベルトランスレー
タ６４を有し、同じく高圧ドライバ６２を有し、さらに
高圧ドライバアウトプット及び該ＲＦシグナルインプッ
トの間に接続されているＲＣフィルタを有する、ＣＭＯ
Ｓ集積ＲＦスイッチを提供する。
セルの製造方法を提供すること。 【解決手段】 ＲＦシグナルインプットノードを有し、
ロジカルインプットノードを有し、アノード、カソード
及び電荷注入ノードを備えたダイオード２４を有し、負
から少なくとも０ボルトシグナルまで駆動することがで
きるインプット及びアウトプットを備えた電荷注入ノー
ドドライバ６０を有し、同じく高圧レベルトランスレー
タ６４を有し、同じく高圧ドライバ６２を有し、さらに
高圧ドライバアウトプット及び該ＲＦシグナルインプッ
トの間に接続されているＲＣフィルタを有する、ＣＭＯ
Ｓ集積ＲＦスイッチを提供する。
Description
【０００１】
【発明の属する技術分野】本発明は一般的にＲＦスイッ
チングセル、特にＣＭＯＳ技術で組み込まれ、注入ノー
ドを有する高電圧集積回路ダイオードを備えるＲＦスイ
ッチングセルに関する。
チングセル、特にＣＭＯＳ技術で組み込まれ、注入ノー
ドを有する高電圧集積回路ダイオードを備えるＲＦスイ
ッチングセルに関する。
【０００２】
【従来の技術】音響インクジェット印刷のアプリケーシ
ョンでは、印刷する領域を選択することができるように
ＲＦスイッチアレーを使用する。音響インクプリントヘ
ッドの例は、ローソン(Rawson)他によるＵＳ特許NO.5,3
39,101でその権利がゼロックス社(Xerox Corporation)
に譲渡され、その技術が参考として本明細書にも組み込
まれるものに開示されている。ローソン他は、音響イン
クプリントヘッドおよびプリントヘッドがインク液滴を
射出するようにプリントヘッドをＲＦ電源に接続する方
法を含むインクプリントヘッドの動作を記述している。
本来ＲＦインプット（入力）はトランスジューサを作動
（励振）してトランスジューサ内に音エネルギーを発生
するのに使う。トランスジューサからの音エネルギー
は、そのエネルギーをインク本体の上表面領域に集中さ
せるフレネルレンズの方に上方へ向けられる。もし向け
られたエネルギーが射出スレッショルド（しきい値）を
超えると、インク液滴はプリントヘッドから射出され
る。スイッチは、インクジェットをオンにしたりオフに
したり液滴の射出を決定する、トランスジューサからの
ＲＦ信号を断続又は遮断するのに使われる。
ョンでは、印刷する領域を選択することができるように
ＲＦスイッチアレーを使用する。音響インクプリントヘ
ッドの例は、ローソン(Rawson)他によるＵＳ特許NO.5,3
39,101でその権利がゼロックス社(Xerox Corporation)
に譲渡され、その技術が参考として本明細書にも組み込
まれるものに開示されている。ローソン他は、音響イン
クプリントヘッドおよびプリントヘッドがインク液滴を
射出するようにプリントヘッドをＲＦ電源に接続する方
法を含むインクプリントヘッドの動作を記述している。
本来ＲＦインプット（入力）はトランスジューサを作動
（励振）してトランスジューサ内に音エネルギーを発生
するのに使う。トランスジューサからの音エネルギー
は、そのエネルギーをインク本体の上表面領域に集中さ
せるフレネルレンズの方に上方へ向けられる。もし向け
られたエネルギーが射出スレッショルド（しきい値）を
超えると、インク液滴はプリントヘッドから射出され
る。スイッチは、インクジェットをオンにしたりオフに
したり液滴の射出を決定する、トランスジューサからの
ＲＦ信号を断続又は遮断するのに使われる。
【０００３】図１は、従来の技術で知られるスイッチを
示している。ノード１８はＲＦ信号源と接続されたイン
クジェットトランスジューサに接続されている。ノード
１８と接地との間に接続されるＰ−ｉ−Ｎダイオード１
０は、ＲＦ信号源のスイッチとして使われる。ノード１
８とノ−ド２０との間に接続される抵抗器１２、及びノ
ード２０と接地との間に接続されるコンデンサ１４は、
高電圧ドライバ１６をＲＦ信号から絶縁するのに使われ
るＲＣネットワークを形成する。高電圧ドライバ１６
は、ノード２０とノ−ド２２との間に接続される。ノー
ド２２は、スイッチの”オン””オフ”を決定する、す
なわちインクジェットを起動すべきか否かを決定するロ
ジック（論理）に接続される。
示している。ノード１８はＲＦ信号源と接続されたイン
クジェットトランスジューサに接続されている。ノード
１８と接地との間に接続されるＰ−ｉ−Ｎダイオード１
０は、ＲＦ信号源のスイッチとして使われる。ノード１
８とノ−ド２０との間に接続される抵抗器１２、及びノ
ード２０と接地との間に接続されるコンデンサ１４は、
高電圧ドライバ１６をＲＦ信号から絶縁するのに使われ
るＲＣネットワークを形成する。高電圧ドライバ１６
は、ノード２０とノ−ド２２との間に接続される。ノー
ド２２は、スイッチの”オン””オフ”を決定する、す
なわちインクジェットを起動すべきか否かを決定するロ
ジック（論理）に接続される。
【０００４】作動にあたっては、ロジカル（論理）”オ
ン”又は”オフ”がノード２２から高電圧ドライバ１６
に与えられる。もしロジカル”オン”が受信されると、
すなわち、インクジェットがインク液滴を射出すると思
われるならば、高電圧ドライバ１６はノード２０を＋１
５ボルトへ駆動する。抵抗器１２には電流が流れて、ノ
ード１８もやはり＋０．７ボルトである。Ｐ−ｉ−Ｎダ
イオード１０は、＋０．７ボルトと接地の間で接続さ
れ、ノード１８から接地へ短絡された低インピーダンス
となる。インクジェット中のトランスジューサがＲＦ信
号の全電圧スイング（振れ）を認めるとインクジェット
が起動する。
ン”又は”オフ”がノード２２から高電圧ドライバ１６
に与えられる。もしロジカル”オン”が受信されると、
すなわち、インクジェットがインク液滴を射出すると思
われるならば、高電圧ドライバ１６はノード２０を＋１
５ボルトへ駆動する。抵抗器１２には電流が流れて、ノ
ード１８もやはり＋０．７ボルトである。Ｐ−ｉ−Ｎダ
イオード１０は、＋０．７ボルトと接地の間で接続さ
れ、ノード１８から接地へ短絡された低インピーダンス
となる。インクジェット中のトランスジューサがＲＦ信
号の全電圧スイング（振れ）を認めるとインクジェット
が起動する。
【０００５】もし、ロジカル”オフ”が受信されると、
高電圧ドライバ１６はノード２０を−１５ボルトに駆動
する。少量の電流が抵抗器１２を流れ、Ｐ−ｉ−Ｎダイ
オード１０はノード１８に対する低静電容量オープンス
イッチとなる。インクジェットのトランスジューサがＲ
Ｆ信号の全電圧スイングに満たないと認めると、インク
ジェットは起動しない。
高電圧ドライバ１６はノード２０を−１５ボルトに駆動
する。少量の電流が抵抗器１２を流れ、Ｐ−ｉ−Ｎダイ
オード１０はノード１８に対する低静電容量オープンス
イッチとなる。インクジェットのトランスジューサがＲ
Ｆ信号の全電圧スイングに満たないと認めると、インク
ジェットは起動しない。
【０００６】現在は、分離したコンポーネントであるＰ
−ｉ−Ｎダイオードは、効率的な動作のための正確なダ
イオード特性を有するため、ＲＦスイッチアレーに使用
されている。分離Ｐ−ｉ−Ｎダイオードを使用すると、
ＲＦスイッチアレーのサイズもコストも増加する。分離
Ｐ−ｉ−Ｎダイオードを使用する他の問題は、Ｐ−ｉ−
Ｎダイオードを駆動するドライバーチップからＰ−ｉ−
Ｎダイオードを絶縁するために、別個のＲＣ回路が必要
であることである。ＲＦスイッチアレーをつくるのに集
積ダイオードを使用することが好適であるが、現段階に
おいては技術的な制約があるために使用することはでき
ない。なぜならば、現在のＣＭＯＳ集積ダイオードはＲ
Ｆスイッチアレーに必要な性能要件を維持することがで
きないからである。
−ｉ−Ｎダイオードは、効率的な動作のための正確なダ
イオード特性を有するため、ＲＦスイッチアレーに使用
されている。分離Ｐ−ｉ−Ｎダイオードを使用すると、
ＲＦスイッチアレーのサイズもコストも増加する。分離
Ｐ−ｉ−Ｎダイオードを使用する他の問題は、Ｐ−ｉ−
Ｎダイオードを駆動するドライバーチップからＰ−ｉ−
Ｎダイオードを絶縁するために、別個のＲＣ回路が必要
であることである。ＲＦスイッチアレーをつくるのに集
積ダイオードを使用することが好適であるが、現段階に
おいては技術的な制約があるために使用することはでき
ない。なぜならば、現在のＣＭＯＳ集積ダイオードはＲ
Ｆスイッチアレーに必要な性能要件を維持することがで
きないからである。
【０００７】完全なダイオードは、逆バイアスされると
高インピーダンス値を有し、順バイアスされると低イン
ピーダンス値を有する。しかし、これまでのＣＭＯＳ技
術によりつくられたすべてのダイオードにおいては、こ
れらの２つの要件は、ドーピングプロフィールの性質に
起因して相容れないものである。ダイオードが逆バイア
スされるとインピーダンス値が高くなるということは、
ダイオードが順バイアスされるとオン抵抗値が高くな
り、もしダイオードが順バイアスされるとインピーダン
ス値が低くなるならばダイオードが逆バイアスされると
静電容量値が高くなる。さらなる問題は、普通のｎ＋又
はｐ＋ＣＭＯＳダイオードは、低いブレークダウン（絶
縁破壊）電圧と高い静電容量値を有することである。
高インピーダンス値を有し、順バイアスされると低イン
ピーダンス値を有する。しかし、これまでのＣＭＯＳ技
術によりつくられたすべてのダイオードにおいては、こ
れらの２つの要件は、ドーピングプロフィールの性質に
起因して相容れないものである。ダイオードが逆バイア
スされるとインピーダンス値が高くなるということは、
ダイオードが順バイアスされるとオン抵抗値が高くな
り、もしダイオードが順バイアスされるとインピーダン
ス値が低くなるならばダイオードが逆バイアスされると
静電容量値が高くなる。さらなる問題は、普通のｎ＋又
はｐ＋ＣＭＯＳダイオードは、低いブレークダウン（絶
縁破壊）電圧と高い静電容量値を有することである。
【０００８】しかしながら、集積ダイオードにおける注
入ノードを使用する技術が開発されたため、これにより
分離Ｐ−ｉ−Ｎダイオード特性により近いダイオード特
性を有するＣＭＯＳ集積ダイオードをつくることができ
るようになった。
入ノードを使用する技術が開発されたため、これにより
分離Ｐ−ｉ−Ｎダイオード特性により近いダイオード特
性を有するＣＭＯＳ集積ダイオードをつくることができ
るようになった。
【０００９】分離Ｐ−ｉ−Ｎダイオードの特質により近
いダイオード特性を有する集積ＣＭＯＳダイオードの導
入により、ＣＭＯＳ技術を使って完全な集積ＲＦスイッ
チングをつくることができるようになった。
いダイオード特性を有する集積ＣＭＯＳダイオードの導
入により、ＣＭＯＳ技術を使って完全な集積ＲＦスイッ
チングをつくることができるようになった。
【００１０】
【発明が解決しようとする課題】したがって、本発明の
主な目的は、集積高電圧ＣＭＯＳダイオードを含むＣＭ
ＯＳ回路を有する集積ＲＦスイッチングセルの製造方法
を提供することである。
主な目的は、集積高電圧ＣＭＯＳダイオードを含むＣＭ
ＯＳ回路を有する集積ＲＦスイッチングセルの製造方法
を提供することである。
【００１１】
【課題を解決するための手段】手短かに言えば本発明で
は集積高電圧ＣＭＯＳダイオードを含む集積ＲＦスイッ
チングセルが提供される。すなわち、ＣＭＯＳ集積ＲＦ
スイッチであって、 ａ）ＲＦ信号インプットノードを有し、ｂ）ロジカルイ
ンプットノードを有し、ｃ）アノード、カソード及び電
荷注入ノードを備え、カソードが該ＲＦ信号インプット
に接続され、該アノードが接地されているダイオードを
有し、ｄ）負の信号から少なくとも０ボルト信号まで駆
動することができるインプット及びアウトプットを備え
た電荷注入ノードドライバを有し、該電荷注入ノードド
ライバインプットは該ロジカルインプットに接続され、
該電荷注入ノードドライバアウトプットは該ダイオード
の電荷注入ノードに接続されており、ｅ）インプット及
びアウトプットを備えた高電圧レベルトランスレータを
有し、該高電圧レベルトランスレータのインプットは該
ロジカルインプットに接続されており、ｆ）インプット
及びアウトプットを備えた高電圧ドライバを有し、該高
電圧ドライバインプットは高電圧レベルトランスレータ
のアウトプットに接続され、ｇ）高電圧ドライバアウト
プット及び該ＲＦ信号インプットの間に接続されている
ＲＣフィルタを有する、ＣＭＯＳ集積ＲＦスイッチが提
供される。
は集積高電圧ＣＭＯＳダイオードを含む集積ＲＦスイッ
チングセルが提供される。すなわち、ＣＭＯＳ集積ＲＦ
スイッチであって、 ａ）ＲＦ信号インプットノードを有し、ｂ）ロジカルイ
ンプットノードを有し、ｃ）アノード、カソード及び電
荷注入ノードを備え、カソードが該ＲＦ信号インプット
に接続され、該アノードが接地されているダイオードを
有し、ｄ）負の信号から少なくとも０ボルト信号まで駆
動することができるインプット及びアウトプットを備え
た電荷注入ノードドライバを有し、該電荷注入ノードド
ライバインプットは該ロジカルインプットに接続され、
該電荷注入ノードドライバアウトプットは該ダイオード
の電荷注入ノードに接続されており、ｅ）インプット及
びアウトプットを備えた高電圧レベルトランスレータを
有し、該高電圧レベルトランスレータのインプットは該
ロジカルインプットに接続されており、ｆ）インプット
及びアウトプットを備えた高電圧ドライバを有し、該高
電圧ドライバインプットは高電圧レベルトランスレータ
のアウトプットに接続され、ｇ）高電圧ドライバアウト
プット及び該ＲＦ信号インプットの間に接続されている
ＲＣフィルタを有する、ＣＭＯＳ集積ＲＦスイッチが提
供される。
【００１２】
【発明の実施の形態】ここで図２を参照すると、完全な
集積ＲＦスイッチング回路を可能にするＣＭＯＳ集積回
路ダイオード２４の平面図を見ることができる。図３
は、図２の切断線３―３で切断したときのＣＭＯＳ集積
回路ダイオード２４の断面図を示す。このダイオード２
４は、既知のＣＭＯＳ形成プロセスを用いて形成されて
いる；したがってダイオード２４のレイアウトについて
以下詳説する。このデバイスが相補的ドーピング／技術
によるＰ−ウェルＣＭＯＳ形成プロセスを用いて形成さ
れていることに注目するべきである。
集積ＲＦスイッチング回路を可能にするＣＭＯＳ集積回
路ダイオード２４の平面図を見ることができる。図３
は、図２の切断線３―３で切断したときのＣＭＯＳ集積
回路ダイオード２４の断面図を示す。このダイオード２
４は、既知のＣＭＯＳ形成プロセスを用いて形成されて
いる；したがってダイオード２４のレイアウトについて
以下詳説する。このデバイスが相補的ドーピング／技術
によるＰ−ウェルＣＭＯＳ形成プロセスを用いて形成さ
れていることに注目するべきである。
【００１３】ダイオード２４自体は、中心線Ｃを有する
円柱デバイスである。ダイオード２４は、リングを埋め
込み（インプラントし）、ｐ＋基板４２とｐ−エピアノ
ード２６をその中心に残したｐ−エピ３４からなる基板
にｎ−ウェルカソード２８を形成することによって作ら
れる。ｎ−ウェルカソード２８は、深さＤ１で示される
約４ミクロンメートルの深さに埋め込まれているが、
３．５〜４．５ミクロンメートルの範囲内であればその
中のどこでもよい。ｎ−ウェルカソード２８は、中心線
Ｃから約３０ミクロンメートル離れたところから始ま
り、約１８ミクロンメートルの幅をもっている；しかし
中心線から約５〜４０ミクロンメートルの間の位置で約
８０〜３０ミクロンメートルの幅を持てばよく、それら
は所望のブレークダウン特性とＲＦスイッチング特性に
依存して決められる。具体例として、ダイオード２４は
約１８０ボルトのブレークダウン電圧と０．２５ｐｆの
オフ静電容量をもつ。ｎ−ウェルカソード２８は、ｎ＋
金属コンタクト３６を介して電気的に接続される。ｎ＋
金属コンタクト３６を用いて、ｎ−ウェルカソード２８
は金属配線３８に接続される。
円柱デバイスである。ダイオード２４は、リングを埋め
込み（インプラントし）、ｐ＋基板４２とｐ−エピアノ
ード２６をその中心に残したｐ−エピ３４からなる基板
にｎ−ウェルカソード２８を形成することによって作ら
れる。ｎ−ウェルカソード２８は、深さＤ１で示される
約４ミクロンメートルの深さに埋め込まれているが、
３．５〜４．５ミクロンメートルの範囲内であればその
中のどこでもよい。ｎ−ウェルカソード２８は、中心線
Ｃから約３０ミクロンメートル離れたところから始ま
り、約１８ミクロンメートルの幅をもっている；しかし
中心線から約５〜４０ミクロンメートルの間の位置で約
８０〜３０ミクロンメートルの幅を持てばよく、それら
は所望のブレークダウン特性とＲＦスイッチング特性に
依存して決められる。具体例として、ダイオード２４は
約１８０ボルトのブレークダウン電圧と０．２５ｐｆの
オフ静電容量をもつ。ｎ−ウェルカソード２８は、ｎ＋
金属コンタクト３６を介して電気的に接続される。ｎ＋
金属コンタクト３６を用いて、ｎ−ウェルカソード２８
は金属配線３８に接続される。
【００１４】ｎ−ウェルカソード２８によって形成され
たダイオード２４のｐ―エピアノード２６は、図２に示
されている上面のｐ―エピアノードコンタクト３２を介
して接地される。ｐ＋基板４２は、裏面のウエハーコン
タクト（不図示）を介して接地される。図３に示されて
いるように、ｐ―エピ３４の深さは約１５ミクロンメー
トル（プロセス前）であるが、約１５〜２５ミクロンメ
ートルの範囲であればよい。ｐ―エピ３４の深さを減ら
すと静電容量とオフインピーダンスが増大し、ブレーク
ダウン電圧が減少する。そのデバイスは、１２ミクロン
メートル未満の深さでは動作しないと予想される。しか
しながら、ｐ―エピ３４の深さを増大させると、ダイオ
ード２４のオンインピーダンスは増大する；従って、２
５ミクロンメートル未満の深さを保つことが望ましい。
たダイオード２４のｐ―エピアノード２６は、図２に示
されている上面のｐ―エピアノードコンタクト３２を介
して接地される。ｐ＋基板４２は、裏面のウエハーコン
タクト（不図示）を介して接地される。図３に示されて
いるように、ｐ―エピ３４の深さは約１５ミクロンメー
トル（プロセス前）であるが、約１５〜２５ミクロンメ
ートルの範囲であればよい。ｐ―エピ３４の深さを減ら
すと静電容量とオフインピーダンスが増大し、ブレーク
ダウン電圧が減少する。そのデバイスは、１２ミクロン
メートル未満の深さでは動作しないと予想される。しか
しながら、ｐ―エピ３４の深さを増大させると、ダイオ
ード２４のオンインピーダンスは増大する；従って、２
５ミクロンメートル未満の深さを保つことが望ましい。
【００１５】ダイオード２４の新たなコンポーネント
は、不完全なリングをｎ−ウェルカソード２８の外側に
形成しているｎ＋注入ノード３０であり、ｐ―エピ３４
領域の一部分によってｎ−ウェルカソード２８から分離
されている。理想的には、ｎ＋注入ノード３０は破断さ
れていないことが望ましい；しかし、他の回路に接続す
るためにリングを破断することが必要となる。他の設計
ではｎ＋注入ノード３０リングが破断されていなくても
よい。ｎ＋注入ノード３０は約０．３ミクロンメートル
の深さに埋め込まれているが、約０．３ミクロンメート
ルから１ミクロンメートルまでの範囲であればよい。ｎ
＋注入ノード３０は約６ミクロンメートル幅であるが、
約１ミクロンメートルから２０ミクロンメートルまでの
値も許容される。ｎ＋注入ノード３０とセンターライン
Ｃ間の距離は、どのようなブレークダウン電圧が所望さ
れるかによって変わる。２次元デバイスシミュレーショ
ンプログラム、特に、テクノロジーモデリングアソシエ
イツのメディシ（TechnologyModeling Associates' Med
ici）プログラムを用いて、上述したようなパラメータ
をダイオードの他のエレメントに用いる場合でのシミュ
レーションによれば、例えば、約１５ミクロンメートル
の距離では結果として１８０ボルトのブレークダウン電
圧となる。ｎ＋注入ノード３０が正確に動作するには、
ｎ＋注入ノード３０とｎ−ウェルカソード２８が短絡す
ることを防ぐためにｎ−ウェルカソード２８から少なく
とも１ミクロンメートルの間隔が必要である。しかしな
がら、ｎ＋注入ノード３０がｎ−ウェルカソード２８に
接近しておかれると、ブレークダウン電圧は減少する。
従って、もし最小距離が使われるなら、ブレークダウン
電圧が非常に低くなることが予想される。
は、不完全なリングをｎ−ウェルカソード２８の外側に
形成しているｎ＋注入ノード３０であり、ｐ―エピ３４
領域の一部分によってｎ−ウェルカソード２８から分離
されている。理想的には、ｎ＋注入ノード３０は破断さ
れていないことが望ましい；しかし、他の回路に接続す
るためにリングを破断することが必要となる。他の設計
ではｎ＋注入ノード３０リングが破断されていなくても
よい。ｎ＋注入ノード３０は約０．３ミクロンメートル
の深さに埋め込まれているが、約０．３ミクロンメート
ルから１ミクロンメートルまでの範囲であればよい。ｎ
＋注入ノード３０は約６ミクロンメートル幅であるが、
約１ミクロンメートルから２０ミクロンメートルまでの
値も許容される。ｎ＋注入ノード３０とセンターライン
Ｃ間の距離は、どのようなブレークダウン電圧が所望さ
れるかによって変わる。２次元デバイスシミュレーショ
ンプログラム、特に、テクノロジーモデリングアソシエ
イツのメディシ（TechnologyModeling Associates' Med
ici）プログラムを用いて、上述したようなパラメータ
をダイオードの他のエレメントに用いる場合でのシミュ
レーションによれば、例えば、約１５ミクロンメートル
の距離では結果として１８０ボルトのブレークダウン電
圧となる。ｎ＋注入ノード３０が正確に動作するには、
ｎ＋注入ノード３０とｎ−ウェルカソード２８が短絡す
ることを防ぐためにｎ−ウェルカソード２８から少なく
とも１ミクロンメートルの間隔が必要である。しかしな
がら、ｎ＋注入ノード３０がｎ−ウェルカソード２８に
接近しておかれると、ブレークダウン電圧は減少する。
従って、もし最小距離が使われるなら、ブレークダウン
電圧が非常に低くなることが予想される。
【００１６】ダイオード２４の動作中に順方向バイアス
モードか逆方向バイアスモードかのいづれかにそのダイ
オードをバイアスすることによって、ｎ＋注入ノード３
０はダイオード２４の特性を変える。ｎ＋注入ノード３
０が順バイアスされると、ｐ―エピアノード２６とｐ―
エピ３４に対するｎ＋注入ノード３０に負のバイアスが
与えられる。ｎ＋注入ノード３０の順バイアスにより電
子をｐ−エピ３４とｐ−エピアノード２６に注入する。
そのとき、ｎ−ウェルカソード２８は約−０．７Ｖに降
下、即ち、ｐ−エピアノード２６とｐ−エピ３４より
０．７ボルト降下する。そして、ｐ−エピ３４とｐ−エ
ピアノード２６に電子が存在する限り、ダイオード２４
はオン状態に保たれる。順バイアスされたｎ＋注入ノー
ド３０から注入された電子は、ダイオード２４のオンイ
ンピーダンスを減少させる。このバイアスとインピーダ
ンス設定特性により、ダイオードがオフ時にはそのダイ
オードは大きなＲＦ電圧信号を扱うことができ、また、
そのダイオードがオン時にはそのダイオードは大きなＲ
Ｆ電流信号を扱うことができる。
モードか逆方向バイアスモードかのいづれかにそのダイ
オードをバイアスすることによって、ｎ＋注入ノード３
０はダイオード２４の特性を変える。ｎ＋注入ノード３
０が順バイアスされると、ｐ―エピアノード２６とｐ―
エピ３４に対するｎ＋注入ノード３０に負のバイアスが
与えられる。ｎ＋注入ノード３０の順バイアスにより電
子をｐ−エピ３４とｐ−エピアノード２６に注入する。
そのとき、ｎ−ウェルカソード２８は約−０．７Ｖに降
下、即ち、ｐ−エピアノード２６とｐ−エピ３４より
０．７ボルト降下する。そして、ｐ−エピ３４とｐ−エ
ピアノード２６に電子が存在する限り、ダイオード２４
はオン状態に保たれる。順バイアスされたｎ＋注入ノー
ド３０から注入された電子は、ダイオード２４のオンイ
ンピーダンスを減少させる。このバイアスとインピーダ
ンス設定特性により、ダイオードがオフ時にはそのダイ
オードは大きなＲＦ電圧信号を扱うことができ、また、
そのダイオードがオン時にはそのダイオードは大きなＲ
Ｆ電流信号を扱うことができる。
【００１７】ｎ＋注入ノード３０に注入する電流量を変
えることによって、ダイオード２４のオンインピーダン
スを変えることができる。電流が流れないときは、ダイ
オード２４は普通の２ターミナル（端子）ダイオードと
して動作する。それは、オンインピーダンスを減らすた
めの注入電子が存在しないからである。しかしながら、
ｎ＋注入ノード３０に流れる電流量が増えるとより多く
の電子が注入され、オンインピーダンスは下がる。１つ
のデバイスをテストした結果、ｎ＋注入ノード３０に流
れる小電流が０．４ｍＡのときオンインピーダンスが７
８．９オームであった。電流が３．１ｍＡに増加する
と、オンインピーダンスは３８．５オームに低下した。
電流が６．２５ｍＡに増加すると、オンインピーダンス
は３５．９オームに低下した。
えることによって、ダイオード２４のオンインピーダン
スを変えることができる。電流が流れないときは、ダイ
オード２４は普通の２ターミナル（端子）ダイオードと
して動作する。それは、オンインピーダンスを減らすた
めの注入電子が存在しないからである。しかしながら、
ｎ＋注入ノード３０に流れる電流量が増えるとより多く
の電子が注入され、オンインピーダンスは下がる。１つ
のデバイスをテストした結果、ｎ＋注入ノード３０に流
れる小電流が０．４ｍＡのときオンインピーダンスが７
８．９オームであった。電流が３．１ｍＡに増加する
と、オンインピーダンスは３８．５オームに低下した。
電流が６．２５ｍＡに増加すると、オンインピーダンス
は３５．９オームに低下した。
【００１８】ｎ＋注入ノード３０が逆バイアスされる
と、ｐ−エピ３４に対してｎ＋注入ノード３０が正バイ
アスされる。ｎ＋注入ノード３０に順バイアスがかかる
と、ｐ−エピ３４には電子は注入されない。そのとき、
ダイオード２４は通常どおりに動作するが、ｎ−ウェル
カソード２８とｐ−エピ３４のドーピング値によって
は、ダイオード２４は低逆バイアス静電容量をもつ。
と、ｐ−エピ３４に対してｎ＋注入ノード３０が正バイ
アスされる。ｎ＋注入ノード３０に順バイアスがかかる
と、ｐ−エピ３４には電子は注入されない。そのとき、
ダイオード２４は通常どおりに動作するが、ｎ−ウェル
カソード２８とｐ−エピ３４のドーピング値によって
は、ダイオード２４は低逆バイアス静電容量をもつ。
【００１９】図４は本発明によるＲＦスイッチの略線図
である。ＲＦインプットボンディングパッド５０は図１
に示される従来の技術による回路のノード１８に相当す
る。スイッチインプットノード５４は、図１の従来技術
回路におけるノード２２に相当する。図１のP-i-N ダイ
オード１０は上記のように構成されるダイオード２４が
取って代わっている。ダイオード２４のカソードはＲＦ
インプットボンディングパッド５０に接続され、ダイオ
ード２４のアノードは接地されている。ダイオード２４
のｎ＋注入ノード３０はノード５２においてダイオード
注入ノードドライバ６０により駆動され、ダイオード注
入ノードドライバ６０はスイッチインプットノード５４
により制御される。
である。ＲＦインプットボンディングパッド５０は図１
に示される従来の技術による回路のノード１８に相当す
る。スイッチインプットノード５４は、図１の従来技術
回路におけるノード２２に相当する。図１のP-i-N ダイ
オード１０は上記のように構成されるダイオード２４が
取って代わっている。ダイオード２４のカソードはＲＦ
インプットボンディングパッド５０に接続され、ダイオ
ード２４のアノードは接地されている。ダイオード２４
のｎ＋注入ノード３０はノード５２においてダイオード
注入ノードドライバ６０により駆動され、ダイオード注
入ノードドライバ６０はスイッチインプットノード５４
により制御される。
【００２０】ダイオード注入ノードドライバ６０は、ｎ
＋注入ノード３０を活性化したり不活性化することによ
りダイオード２４を正確に動作する０ボルトから−１ボ
ルトまでの電圧を駆動することができなければならな
い。しかし、たとえば＋５ボルトから−５ボルトのよう
なより大きいスイングを使うと、ダイオード２４の切り
換え速度が速くなる。こうしたドライバが当業者に知ら
れている；この適用に適するある特定のＣＭＯＳドライ
バは、ＵＳ特許NO.5,321,293、モジャラディ(Mojaradi)
他による”Integrated Device Having MOS Transistors
which Enable Positive and Negative Voltage Swing
s" と称する発明で、本発明にその技術が参考として含
まれるものにおいて開示されている。この例において、
ダイオード注入ノードドライバ６０は、ロジカル"off"
（オフ）が受信されると＋５ボルトの信号をｎ＋注入ノ
ード３０に出力し、ロジカル"on"（オン）が受信される
とノード５２に５ｍＡの電流を流しながら−１ボルトの
信号を出力する。
＋注入ノード３０を活性化したり不活性化することによ
りダイオード２４を正確に動作する０ボルトから−１ボ
ルトまでの電圧を駆動することができなければならな
い。しかし、たとえば＋５ボルトから−５ボルトのよう
なより大きいスイングを使うと、ダイオード２４の切り
換え速度が速くなる。こうしたドライバが当業者に知ら
れている；この適用に適するある特定のＣＭＯＳドライ
バは、ＵＳ特許NO.5,321,293、モジャラディ(Mojaradi)
他による”Integrated Device Having MOS Transistors
which Enable Positive and Negative Voltage Swing
s" と称する発明で、本発明にその技術が参考として含
まれるものにおいて開示されている。この例において、
ダイオード注入ノードドライバ６０は、ロジカル"off"
（オフ）が受信されると＋５ボルトの信号をｎ＋注入ノ
ード３０に出力し、ロジカル"on"（オン）が受信される
とノード５２に５ｍＡの電流を流しながら−１ボルトの
信号を出力する。
【００２１】図１の高電圧ドライバ１６は図４における
ノード６６及びノード６８間に接続される高電圧ドライ
バ６２が取って代わっている。高電圧ドライバ６２は、
図１の回路においては１５ボルトであるのに対して７５
ボルトまでを駆動する。ドライバの機能は、ダイオード
２４に蓄積されたあらゆる残留少数キャリアを速やかに
取り除き、次いでダイオードを低静電容量逆バイアス領
域へバイアスすることである。
ノード６６及びノード６８間に接続される高電圧ドライ
バ６２が取って代わっている。高電圧ドライバ６２は、
図１の回路においては１５ボルトであるのに対して７５
ボルトまでを駆動する。ドライバの機能は、ダイオード
２４に蓄積されたあらゆる残留少数キャリアを速やかに
取り除き、次いでダイオードを低静電容量逆バイアス領
域へバイアスすることである。
【００２２】高電圧ドライバ６２のひとつの実装は、図
５に示すとうりである。それは２つのＰＭＯＳトランジ
スタ７０、７２及び７５ボルトの電圧源７４を含む。Ｐ
ＭＯＳトランジスタ７２は、７５ボルト電圧源７４及び
ノード６８の間に接続される。ＰＭＯＳトランジスタ７
０は７５ボルト電圧源及びノード６６の間に接続され
る。２つのＰＭＯＳトランジスタ７０、７２のゲート
は、結合されていると共にノード６６に結合されてい
る。
５に示すとうりである。それは２つのＰＭＯＳトランジ
スタ７０、７２及び７５ボルトの電圧源７４を含む。Ｐ
ＭＯＳトランジスタ７２は、７５ボルト電圧源７４及び
ノード６８の間に接続される。ＰＭＯＳトランジスタ７
０は７５ボルト電圧源及びノード６６の間に接続され
る。２つのＰＭＯＳトランジスタ７０、７２のゲート
は、結合されていると共にノード６６に結合されてい
る。
【００２３】図４に含まれる他の新たなエレメントは、
スイッチインプットノード５４とノード６６との間の高
電圧レベルトランスレータ( translator) ６４である。
この高電圧レベルトランスレータ６４は、高電圧ドライ
バ６２がスイッチインプットノード５４に入ってくる信
号によって正確に駆動されるよう、および高電圧ドライ
バ６２が図６に示される一対のカスケードを含むまざま
な方法で実装されるように、使われる。一対のカスケー
ドは、ＰＭＯＳトランジスタ７６及び高電圧トランジス
タ７８の２つのトランジスタを含む。２つのトランジス
タはノード６６と接地の間で互いに直列に接続される。
ノード６６は高電圧ノードであるため、高電圧トランジ
スタ７８が接続される。高電圧トランジスタ７８はまた
そのゲートを駆動するように接続されるバイアス電圧Ｖ
b を有し、それにより高電圧トランジスタ７８がいつ
も”ｏｎ”状態にて作動されているようになっている。
ＰＭＯＳトランジスタ７６はスイッチインプットノード
５４上の信号によって駆動される。
スイッチインプットノード５４とノード６６との間の高
電圧レベルトランスレータ( translator) ６４である。
この高電圧レベルトランスレータ６４は、高電圧ドライ
バ６２がスイッチインプットノード５４に入ってくる信
号によって正確に駆動されるよう、および高電圧ドライ
バ６２が図６に示される一対のカスケードを含むまざま
な方法で実装されるように、使われる。一対のカスケー
ドは、ＰＭＯＳトランジスタ７６及び高電圧トランジス
タ７８の２つのトランジスタを含む。２つのトランジス
タはノード６６と接地の間で互いに直列に接続される。
ノード６６は高電圧ノードであるため、高電圧トランジ
スタ７８が接続される。高電圧トランジスタ７８はまた
そのゲートを駆動するように接続されるバイアス電圧Ｖ
b を有し、それにより高電圧トランジスタ７８がいつ
も”ｏｎ”状態にて作動されているようになっている。
ＰＭＯＳトランジスタ７６はスイッチインプットノード
５４上の信号によって駆動される。
【００２４】最後に、ｎ−ウェル抵抗器４６及びコンデ
ンサ５８は、本質的に図１における抵抗器１２及びコン
デンサ１４と同じエレメントである。
ンサ５８は、本質的に図１における抵抗器１２及びコン
デンサ１４と同じエレメントである。
【００２５】動作において、ＲＦ切り換え回路は以下の
ように作動する。ダイオード２４がオフにされると、そ
れは大きなＲＦ電圧を維持することになるが、しかしそ
こを流れる電流はごく僅かであるかあるいは全く流れな
い。ダイオード２４がオンになると、そこに大量の電流
が流れるが、ダイオード２４における電圧の降下はほと
んど生じないかあるいは全く生じない。インクジェット
を起動させるための条件として、ＲＦ電圧がインクジェ
ットによって確認されるようにダイオード２４がオンさ
れることが要求される。
ように作動する。ダイオード２４がオフにされると、そ
れは大きなＲＦ電圧を維持することになるが、しかしそ
こを流れる電流はごく僅かであるかあるいは全く流れな
い。ダイオード２４がオンになると、そこに大量の電流
が流れるが、ダイオード２４における電圧の降下はほと
んど生じないかあるいは全く生じない。インクジェット
を起動させるための条件として、ＲＦ電圧がインクジェ
ットによって確認されるようにダイオード２４がオンさ
れることが要求される。
【００２６】ダイオード２４をオンにするためには、ｎ
＋注入ノード３０がオンされて注入モードで作動しなけ
ればならない；したがって、ダイオード注入ノードドラ
イバ６０は、−１ボルト信号をノード５２及びｎ＋注入
ノード３０へ駆動するべきである。同時に、高電圧ドラ
イバ６２はロー状態であるべきで、ＲＦインプットボン
ディングパッド５０を高電圧に駆動してはならない。ダ
イオード２４がＲＦインプットボンディングパッド５０
を−０．７ボルトの電圧に設定すると、ＲＦインプット
ボンディングパッド５０と接地との間には負電圧が生じ
る。
＋注入ノード３０がオンされて注入モードで作動しなけ
ればならない；したがって、ダイオード注入ノードドラ
イバ６０は、−１ボルト信号をノード５２及びｎ＋注入
ノード３０へ駆動するべきである。同時に、高電圧ドラ
イバ６２はロー状態であるべきで、ＲＦインプットボン
ディングパッド５０を高電圧に駆動してはならない。ダ
イオード２４がＲＦインプットボンディングパッド５０
を−０．７ボルトの電圧に設定すると、ＲＦインプット
ボンディングパッド５０と接地との間には負電圧が生じ
る。
【００２７】しかしながら、インクジェットが起動しな
いときには、逆の状況が要求される。ダイオード２４は
オフでなければならず、それによって大きなＲＦ電圧降
下を維持しながら、電流はほとんど流れないことにな
る。この場合、ｎ＋注入ノード３０は、注入モードで作
動してはならない。ｎ＋注入ノード３０をオフにするた
め、ダイオード注入ノードドライバ６０は０ボルト又は
それ以上の電圧を駆動しなければならず、この例におい
ては＋５ボルトの電圧へノード５２及びｎ＋注入ノード
３０を駆動する。同時に、高電圧ドライバ６２はオン状
態にしてＲＦインプットボンディングパッド５０を高電
圧に駆動しなければならない。
いときには、逆の状況が要求される。ダイオード２４は
オフでなければならず、それによって大きなＲＦ電圧降
下を維持しながら、電流はほとんど流れないことにな
る。この場合、ｎ＋注入ノード３０は、注入モードで作
動してはならない。ｎ＋注入ノード３０をオフにするた
め、ダイオード注入ノードドライバ６０は０ボルト又は
それ以上の電圧を駆動しなければならず、この例におい
ては＋５ボルトの電圧へノード５２及びｎ＋注入ノード
３０を駆動する。同時に、高電圧ドライバ６２はオン状
態にしてＲＦインプットボンディングパッド５０を高電
圧に駆動しなければならない。
【００２８】図７はＲＦインプットボンディングパッド
５０に沿ってダイオード２４、コンデンサ５８、接地金
属５６及びｎ−ウェル抵抗器４６を含むＲＦスイッチン
グサブ回路４４の平面配置図で、ＲＦスイッチングサブ
回路４４に使われる空間節約レイアウト技術を図示する
ためのものである。
５０に沿ってダイオード２４、コンデンサ５８、接地金
属５６及びｎ−ウェル抵抗器４６を含むＲＦスイッチン
グサブ回路４４の平面配置図で、ＲＦスイッチングサブ
回路４４に使われる空間節約レイアウト技術を図示する
ためのものである。
【００２９】第一に、ダイオード２４はＲＦインプット
ボンディングパッド５０の真下に構成される。これによ
りダイオード２４とＲＦインプットボンディングパッド
５０を接続する金属線の長さが減少されるので、ダイオ
ード２４と、ＲＦインプットボンディングパッド５０
と、接地との間の寄生静電容量が減少する。寄生静電容
量はダイオード２４のオフインピーダンスを減少するの
で、これによりダイオード２４のオフインピーダンスを
できるだけ大きく保つことができる。
ボンディングパッド５０の真下に構成される。これによ
りダイオード２４とＲＦインプットボンディングパッド
５０を接続する金属線の長さが減少されるので、ダイオ
ード２４と、ＲＦインプットボンディングパッド５０
と、接地との間の寄生静電容量が減少する。寄生静電容
量はダイオード２４のオフインピーダンスを減少するの
で、これによりダイオード２４のオフインピーダンスを
できるだけ大きく保つことができる。
【００３０】第二に、ｎ−ウェル抵抗器４６は拡散ｎ−
ウェル抵抗器を使って構成され、コンデンサ５８はこれ
を創造するために接地金属５６上にノード６８のための
拡張ルート金属を使って構成される。通常は、これらの
２つのコンポーネントは２つ別々に構成されたデバイス
として配置される；しかし、寄生静電容量を利用する
と、コンデンサ５８は別々のエレメントとして構成され
る必要がなくなる。
ウェル抵抗器を使って構成され、コンデンサ５８はこれ
を創造するために接地金属５６上にノード６８のための
拡張ルート金属を使って構成される。通常は、これらの
２つのコンポーネントは２つ別々に構成されたデバイス
として配置される；しかし、寄生静電容量を利用する
と、コンデンサ５８は別々のエレメントとして構成され
る必要がなくなる。
【図１】図１は、従来のＲＦスイッチの略図である。
【図２】図２は、本発明によるＣＭＯＳ集積回路ダイオ
ードの平面図である。
ードの平面図である。
【図３】図３は、図２の切断線３−３によるＣＭＯＳ集
積回路ダイオードの断面図である。
積回路ダイオードの断面図である。
【図４】図４は、図３に示されるＣＭＯＳ集積回路ダイ
オードを使ったＲＦスイッチング回路の概略線図であ
る。
オードを使ったＲＦスイッチング回路の概略線図であ
る。
【図５】図５は、図４のＲＦスイッチング回路に使われ
る高電圧ドライバー回路の概略線図である。
る高電圧ドライバー回路の概略線図である。
【図６】図６は、図４のＲＦスイッチング回路に使われ
る一対のカスケードの概略線図である。
る一対のカスケードの概略線図である。
【図７】図７は、図４の構成図にみられるＲＦスイッチ
ングサブ回路の平面図である。
ングサブ回路の平面図である。
２４ ダイオード ２８ ｎ−ウェルカソード ３０ ｎ＋注入ノード ３２ ｐ−エピアノードコンタクト
フロントページの続き (72)発明者 ジェイム ラーマ アメリカ合衆国 90230 カリフォルニア 州 カルバー シティー カルバー ドラ イブ 11938 (72)発明者 モハマド エム．モハラディ アメリカ合衆国 99163 ワシントン州 プルマン ノースウエスト テレ ビュー ドライブ 150 アパートメント １− 44
Claims (1)
- 【請求項１】 ＣＭＯＳ集積ＲＦスイッチであって、 ａ）ＲＦ信号インプットノードを有し、 ｂ）ロジカルインプットノードを有し、 ｃ）アノード、カソード及び電荷注入ノードを備え、カ
ソードが該ＲＦ信号インプットに接続され、該アノード
が接地されているダイオードを有し、 ｄ）負の信号から少なくとも０ボルト信号まで駆動する
ことができるインプット及びアウトプットを備えた電荷
注入ノードドライバを有し、該電荷注入ノードドライバ
インプットは該ロジカルインプットに接続され、該電荷
注入ノードドライバアウトプットは該ダイオードの電荷
注入ノードに接続されており、 ｅ）インプット及びアウトプットを備えた高電圧レベル
トランスレータを有し、該高電圧レベルトランスレータ
のインプットは該ロジカルインプットに接続されてお
り、 ｆ）インプット及びアウトプットを備えた高電圧ドライ
バを有し、該高電圧ドライバインプットは高電圧レベル
トランスレータのアウトプットに接続され、 ｇ）高電圧ドライバアウトプット及び該ＲＦ信号インプ
ットの間に接続されているＲＣフィルタを有する、 ＣＭＯＳ集積ＲＦスイッチ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US746589 | 1996-11-12 | ||
| US08/746,589 US5786722A (en) | 1996-11-12 | 1996-11-12 | Integrated RF switching cell built in CMOS technology and utilizing a high voltage integrated circuit diode with a charge injecting node |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10199995A true JPH10199995A (ja) | 1998-07-31 |
| JP4128252B2 JP4128252B2 (ja) | 2008-07-30 |
Family
ID=25001485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30890197A Expired - Fee Related JP4128252B2 (ja) | 1996-11-12 | 1997-11-11 | Ｃｍｏｓ集積ｒｆスイッチ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5786722A (ja) |
| EP (1) | EP0845829B1 (ja) |
| JP (1) | JP4128252B2 (ja) |
| BR (1) | BR9705480A (ja) |
| CA (1) | CA2217595C (ja) |
| DE (1) | DE69723537T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6443547B1 (en) | 2000-05-08 | 2002-09-03 | Fuji Xerox Co., Ltd. | Driving device for inkjet recording apparatus and inkjet recording apparatus using the same |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6172405B1 (en) * | 1998-07-17 | 2001-01-09 | Sharp Kabushiki Kaisha | Semiconductor device and production process therefore |
| CA2313710C (en) | 1999-07-23 | 2004-02-17 | Babur B. Hadimioglu | An acoustic ink jet printhead design and method of operation utilizing ink cross-flow |
| US6426630B1 (en) | 2000-11-29 | 2002-07-30 | Xerox Corporation | Electrostatic voltmeter with current source load |
| US6464337B2 (en) | 2001-01-31 | 2002-10-15 | Xerox Corporation | Apparatus and method for acoustic ink printing using a bilayer printhead configuration |
| US7697027B2 (en) | 2001-07-31 | 2010-04-13 | Donnelly Corporation | Vehicular video system |
| US7005974B2 (en) * | 2002-04-19 | 2006-02-28 | Donnelly Corporation | Vehicle imaging system |
| JP3946077B2 (ja) * | 2002-04-24 | 2007-07-18 | 富士通株式会社 | ラッチ形レベルコンバータおよび受信回路 |
| US6900711B2 (en) | 2002-09-30 | 2005-05-31 | Agilent Technologies, Inc. | Switching system |
| US8125007B2 (en) * | 2009-11-20 | 2012-02-28 | International Business Machines Corporation | Integrated circuit including FinFET RF switch angled relative to planar MOSFET and related design structure |
| JP6564444B2 (ja) | 2017-11-22 | 2019-08-21 | 大森機械工業株式会社 | シュリンク包装機における熱収縮装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3035186A (en) * | 1959-06-15 | 1962-05-15 | Bell Telephone Labor Inc | Semiconductor switching apparatus |
| US3145266A (en) * | 1961-06-29 | 1964-08-18 | Gen Electric | A. c. static switching circuits |
| US3881179A (en) * | 1972-08-23 | 1975-04-29 | Motorola Inc | Zener diode structure having three terminals |
| JPS6055972B2 (ja) * | 1978-08-18 | 1985-12-07 | 東芝テック株式会社 | 進相洩れ変圧器型放電灯用安定器 |
| JPS60176321A (ja) * | 1984-02-22 | 1985-09-10 | Hayashibara Takeshi | 磁力線パルス発生装置 |
| GB2198604B (en) * | 1986-11-15 | 1991-02-13 | Brother Ind Ltd | Piezoelectric element drive circuit |
| FR2635931A1 (fr) * | 1988-08-26 | 1990-03-02 | Cgr Mev | Dispositif de protection d'un modulateur a ligne a retard |
| US4896243A (en) * | 1988-12-20 | 1990-01-23 | Texas Instruments Incorporated | Efficient ESD input protection scheme |
| JPH0736567B2 (ja) * | 1989-03-17 | 1995-04-19 | 株式会社日立製作所 | パルス信号の伝送方法、パルス信号の伝送装置及びパルス信号の伝送に適した半導体スイツチ |
| EP0405045B1 (en) * | 1989-06-28 | 1995-12-13 | STMicroelectronics S.r.l. | A mixed technology integrated circuit comprising CMOS structures and efficient lateral bipolar transistors with a high early voltage and fabrication thereof |
| FR2664744B1 (fr) * | 1990-07-16 | 1993-08-06 | Sgs Thomson Microelectronics | Diode pin a faible surtension initiale. |
| US5142256A (en) * | 1991-04-04 | 1992-08-25 | Motorola, Inc. | Pin diode with field emission device switch |
| JPH05121684A (ja) * | 1991-10-25 | 1993-05-18 | Olympus Optical Co Ltd | 保護ダイオードを備えたｃｍｏｓ半導体装置 |
| US5446302A (en) * | 1993-12-14 | 1995-08-29 | Analog Devices, Incorporated | Integrated circuit with diode-connected transistor for reducing ESD damage |
| US5477078A (en) * | 1994-02-18 | 1995-12-19 | Analog Devices, Incorporated | Integrated circuit (IC) with a two-terminal diode device to protect metal-oxide-metal capacitors from ESD damage |
-
1996
- 1996-11-12 US US08/746,589 patent/US5786722A/en not_active Expired - Lifetime
-
1997
- 1997-10-07 CA CA002217595A patent/CA2217595C/en not_active Expired - Fee Related
- 1997-11-04 EP EP97308832A patent/EP0845829B1/en not_active Expired - Lifetime
- 1997-11-04 DE DE69723537T patent/DE69723537T2/de not_active Expired - Fee Related
- 1997-11-11 JP JP30890197A patent/JP4128252B2/ja not_active Expired - Fee Related
- 1997-11-12 BR BR9705480A patent/BR9705480A/pt not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6443547B1 (en) | 2000-05-08 | 2002-09-03 | Fuji Xerox Co., Ltd. | Driving device for inkjet recording apparatus and inkjet recording apparatus using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4128252B2 (ja) | 2008-07-30 |
| EP0845829A2 (en) | 1998-06-03 |
| CA2217595C (en) | 2001-04-10 |
| CA2217595A1 (en) | 1998-05-12 |
| DE69723537T2 (de) | 2004-01-29 |
| BR9705480A (pt) | 1999-05-11 |
| DE69723537D1 (de) | 2003-08-21 |
| US5786722A (en) | 1998-07-28 |
| EP0845829A3 (en) | 1999-05-06 |
| EP0845829B1 (en) | 2003-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4515822B2 (ja) | 静電保護回路及びこれを用いた半導体集積回路装置 | |
| EP0724295B1 (en) | SOI-type semiconductor device with variable threshold voltages | |
| US20020130390A1 (en) | ESD protection circuit with very low input capacitance for high-frequency I/O ports | |
| CN107230673B (zh) | 使用防护区域的静电放电保护设备和方法 | |
| CN105470252B (zh) | 半导体器件 | |
| US7796367B2 (en) | Electrostatic discharge circuit | |
| JP4128252B2 (ja) | Ｃｍｏｓ集積ｒｆスイッチ | |
| US5852541A (en) | Early trigger of ESD protection device by an oscillation circuit | |
| JP2006128696A (ja) | 半導体装置の静電気放電保護 | |
| EP0213608A2 (en) | Semiconductor switching device | |
| US4783763A (en) | Field-programmable device with buffer between programmable circuit | |
| JPH10125858A (ja) | 静電放電保護装置 | |
| JP4723443B2 (ja) | 半導体集積回路 | |
| JP5334359B2 (ja) | Ｄｃ−ｄｃコンバータのラッチアップ防止回路 | |
| CA2216083C (en) | High voltage integrated circuit diode with a charge injecting node | |
| JP4542638B2 (ja) | 電流量を制御するシステム | |
| TWI769027B (zh) | 靜電放電防護電路、驅動電路，以及預驅動電路及其積體電路版圖 | |
| US6416163B1 (en) | Printhead array compensation device designs | |
| KR20040099154A (ko) | 반도체 장치 | |
| JPH09172177A (ja) | ツェナーダイオードを有する半導体装置 | |
| JP2004193296A (ja) | 半導体集積回路 | |
| JPH04324711A (ja) | 半導体リレー回路 | |
| JPH04349659A (ja) | 半導体集積回路装置 | |
| JPH04208561A (ja) | 半導体集積回路装置、その製造方法及び論理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041102 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080514 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |