JPH10198910A - リードアンプ回路および半導体集積回路 - Google Patents

Abstract

(57)【要約】 【課題】 従来のＭＲヘッド対応のカレントバイアス・
カレントセンス方式のリードアンプにおいては、高周波
領域になるほどｊωＬの項が大きくなるので、上記ヘッ
ドの寄生インダクタンスＬの影響で高周波帯域でアンプ
のゲインが劣化してしまうという課題がある。 【解決手段】 カレントバイアス・カレントセンス方式
のアンプからなる初段アンプ（１１）の後段に、差動ト
ランジスタ対およびそのエミッタ端子間に抵抗素子（Ｒ
７）を有する差動増幅段（３１）と、該差動増幅段に直
流バイアス電流を供給する抵抗（Ｒ８，Ｒ９）を共通に
するように差動トランジスタ対とそのエミッタ端子間に
容量素子（Ｃ２）を有する差動増幅型の帯域補償回路
（３２）とを含む帯域補償アンプ（１３）を接続するよ
うにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、磁気ヘッドの駆動
回路さらには磁気抵抗素子を用いた磁気抵抗ヘッド（以
下、ＭＲヘッドと称する）を有する磁気データの読出し
回路に適用して有効な技術に関し、例えば磁気ディスク
ドライブ装置のヘッド部に設けられるリード・ライトＩ
Ｃに利用して有効な技術に関する。

【０００２】

【従来の技術】従来、ハードディスク記憶装置におい
て、記録媒体である磁気ディスクへのデータの書込みや
磁気ディスクからのデータの読出しは、磁気ヘッドを介
して行われる。この磁気ヘッドには、データの読み出し
（検出および増幅）を行なうためのリードアンプやデー
タの書き込みを行なうためのライトアンプと呼ばれる回
路を備えたリード・ライトＩＣ(ヘッドドライバ)が結合
される。

【０００３】本発明者等は、上記リード・ライトＩＣに
設けられるＭＲヘッド対応のリードアンプとして、図４
に示すようなカレントバイアス・カレントセンス方式の
リードアンプを考案し出願した（特願平８−８０８６３
号）。

【０００４】図４のリードアンプは、ＭＲヘッドが接続
されるヘッド端子Ｘ，Ｙと、該ヘッド端子間に接続され
たＭＲヘッドＭＲＨにバイアス電流を流すヘッドバイア
ス用トランジスタＴ２と、このトランジスタのコレクタ
に接続されＭＲヘッドに流れる電流の変化を検出して増
幅する際、高周波特性を向上させるベース接地型のトラ
ンジスタＴ１と、ＭＲヘッドに上記トランジスタＴ１，
Ｔ２を介して直流バイアス電流を供給するカレントミラ
ー接続されたＭＯＳＦＥＴ Ｐ１，Ｐ２と、上記ベース
接地型のトランジスタＴ１のコレクタ端子とＭＯＳＦＥ
Ｔ Ｐ１のドレイン端子との間に接続された負荷抵抗Ｒ
０と、上記ヘッドバイアス用トランジスタＴ２のベース
に負帰還をかけるフィードバック用アンプＦＢＡ等から
構成され、上記負荷抵抗Ｒ０の両端に発生する電位差が
読み出し信号として後段のアンプに供給されて増幅され
るようにされている。

【０００５】なお、図４のリードアンプは、フィードバ
ック用アンプＦＢＡからヘッドバイアス用トランジスタ
Ｔ２のベースに負荷抵抗Ｒ０の両端の電位差を０にする
ように負帰還をかけるため、アンプの負荷抵抗Ｒ０には
直流電流が流れないので抵抗値を大きくしてアンプのゲ
インを大きくすることができ、それによって入力換算ノ
イズを低減することができるという利点を有する。

【０００６】

【発明が解決しようとする課題】上記リードアンプにお
けるゲインＧは、負荷抵抗Ｒ０の抵抗値をｒ０、ヘッド
バイアス用トランジスタＴ２の動作抵抗をｒe、ヘッド
の抵抗をＲmr、ヘッドの寄生インダクタンスをＬとする
と、Ｇ＝ｒ０／(ｒe＋Ｒmr＋ｊωＬ)で表わされ、負荷
抵抗Ｒ０には直流電流が流れないため理論的には抵抗値
ｒ０を幾らでも大きくすることができ、それによってア
ンプのゲインをかなり大きくすることができる。しか
し、ＭＲヘッドには磁気抵抗素子と回路とを接続するフ
レキシブルプリント配線やワイヤ等の寄生インダクタン
スがあるため、上記式からも分かるように、高周波にな
るほどｊωＬの項が大きくなるので、上記ヘッドの寄生
インダクタンスＬの影響で高周波帯域でアンプのゲイン
が劣化してしまうという課題があることが明らかになっ
た。

【０００７】この発明の目的は、ＭＲヘッド対応のカレ
ントバイアス・カレントセンス方式のリードアンプにお
いて、ヘッドの寄生インダクタンスにより劣化した分の
ゲインを補償してアンプの広帯域化を図ることにある。

【０００８】この発明の前記ならびにそのほかの目的と
新規な特徴については、本明細書の記述および添附図面
から明らかになるであろう。

【０００９】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。

【００１０】すなわち、本発明は、ＭＲヘッド対応のリ
ードアンプ回路において、カレントバイアス・カレント
センス方式のアンプからなる初段アンプの後段に、差動
トランジスタ対およびそのエミッタ端子間に接続された
抵抗素子を有する差動増幅段と、該差動増幅段の負荷抵
抗を共通にするように差動トランジスタ対およびそのエ
ミッタ端子間に接続された容量素子を有する差動増幅型
の帯域補償回路とを含む帯域補償アンプを接続するよう
にしたものである。

【００１１】上記した手段によれば、帯域補償アンプに
より初段アンプにおいてヘッドの寄生インダクタンスに
より劣化した分のゲインを補償してアンプの広帯域化を
図ることができる。

【００１２】さらに、上記帯域補償回路には、制御電圧
によって上記差動増幅段の共通負荷抵抗から帯域補償回
路側に分岐する電流の量を調整可能な電流調整手段を設
ける。これによって、ヘッド端子に接続されるヘッドの
有する寄生インダンタクスの大きさに応じて帯域補償回
路によるゲイン補償量を調整することができる。

【００１３】また、上記帯域補償回路には、制御電圧発
生回路を介して制御電圧を入力させるようにするとよ
い。これによって、直流電位の配分上、入力電圧範囲が
狭くならざるを得ない帯域補償回路に対して、入力電圧
範囲の広い制御電圧発生回路によって形成される微妙な
補償量調整レベルを与えることができ、ゲイン補償量の
調整が容易となる。

【００１４】さらに、上記帯域補償回路と並列に同一回
路構成で帯域補償回路と相補的な直流電流を流す直流レ
ベル補償回路を設けるようにすると良い。これによっ
て、差動増幅段の共通負荷抵抗のうちロウ側の直流レベ
ルが帯域補償回路による補償量の大小にかかわらず一定
になって、帯域補償回路による補償量の調整に伴うアン
プの動作電位の変動を防止することができる。

【００１５】

【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。図１には本発明が適用されたリ
ードアンプ回路の第１の実施例が示されている。

【００１６】図１において、１１はカレントバイアス・
カレントセンス方式の初段アンプ、１３は帯域補償アン
プであり、上記初段アンプ１１で増幅された信号はエミ
ッタフォロワからなるレベル変換回路１２を介して帯域
補償アンプ１３に入力され、差動出力ＯＵＴ１，ＯＵＴ
２として出力される。

【００１７】この実施例の初段アンプ１１には、特に制
限されないが、ＭＲヘッドＭＲＨが接続されるヘッド端
子Ｘ，Ｙが設けられ、一方のヘッド端子Ｘには上記ＭＲ
ヘッドＭＲＨにバイアス電流を流すヘッドバイアス用ト
ランジスタＱ１のエミッタが接続されている。上記ヘッ
ドバイアス用トランジスタＱ１のコレクタと電源電圧Ｖ
ｃｃとの間には抵抗Ｒ１が接続されているとともに、ヘ
ッドバイアス用トランジスタＱ１のコレクタ電圧がフィ
ードバック用アンプＦＢＡの一方の入力端子に印加され
ている。

【００１８】上記フィードバック用アンプＦＢＡの他方
の入力端子には、直列形態の抵抗Ｒ２と定電流源Ｉ１と
からなる基準電圧発生回路からの基準電圧Ｖr1が印加さ
れ、上記フィードバック用アンプＦＢＡは上記ヘッドバ
イアス用トランジスタＱ１のコレクタ電圧と上記基準電
圧Ｖr1との差に応じた電圧を上記ヘッドバイアス用トラ
ンジスタＱ１のベースに印加する。これによって、上記
ヘッドバイアス用トランジスタＱ１のコレクタ電圧が上
記基準電圧Ｖr1に合致するように負帰還がかけられて、
Ｑ１のバイアス点が与えられる。

【００１９】さらに、上記ヘッドバイアス用トランジス
タＱ１のベース端子には、そのベース電位を安定化さ
せ、ベースのノイズを吸収するためのコンデンサＣ１が
接続される外部端子Ｔ１が設けられている。この実施例
のリードアンプ回路は、上記コンデンサＣ１と上記ＭＲ
ヘッドＭＲＨを除く回路構成素子が後述のライトアンプ
等を構成する素子とともに１つの半導体チップ上に半導
体集積回路として形成される。

【００２０】この実施例の初段アンプ１１は、ＭＲヘッ
ドの抵抗が磁界によって変化するとヘッドバイアス用ト
ランジスタＱ１のコレクタ電流が変化し、このコレクタ
電流の変化が抵抗Ｒ１における電圧降下量の変化に変換
され、Ｑ１のコレクタ電圧の変化として検出される。そ
して、上記ヘッドバイアス用トランジスタＱ１のコレク
タ電圧（図１のノードＮ１の電位）と上記基準電圧Ｖr1
（図１のノードＮ２の電位）とが、トランジスタＱ２，
Ｑ３とそのエミッタ端子に接続された定電流用トランジ
スタＱ４，Ｑ５および抵抗Ｒ３，Ｒ４とからなる１対の
エミッタフォロワ回路１２を介して差動出力として後段
の帯域補償アンプ１３に入力され、増幅される。

【００２１】帯域補償アンプ１３は、上記エミッタフォ
ロワ回路１２の差動出力をベースに受ける一対の差動ト
ランジスタＱ６，Ｑ７とＱ６，Ｑ７のエミッタ端子間に
接続された抵抗Ｒ７を備える差動増幅段３１と、同じく
上記エミッタフォロワ回路１２の差動出力をベースに受
ける一対のトランジスタＱ１０，Ｑ１１とＱ１０，Ｑ１
１のエミッタ端子間に接続された容量Ｃ２を備え、高周
波になると容量Ｃ２のインピーダンスが下がることによ
りアンプのゲインが高周波側でピークを持つような周波
数特性を有する帯域補償回路３２とからなる。

【００２２】上記差動増幅段３１は、上記差動トランジ
スタＱ６，Ｑ７と、そのエミッタ端子と接地電位ＧＮＤ
との間に接続された定電流用トランジスタＱ８，Ｑ９お
よびエミッタ抵抗Ｒ５，Ｒ６、上記差動トランジスタＱ
６，Ｑ７のエミッタ端子間に接続された抵抗Ｒ７、上記
差動トランジスタＱ６，Ｑ７のコレクタ端子と電源電圧
Ｖｃｃとの間に接続されたベース接地トランジスタＱ１
４，Ｑ１５およびコレクタ抵抗Ｒ８，Ｒ９とから構成さ
れる。

【００２３】上記帯域補償回路３２は、上記差動トラン
ジスタＱ１０，Ｑ１１と、そのエミッタ端子と接地電位
ＧＮＤとの間に接続された定電流用トランジスタＱ１
２，Ｑ１３およびエミッタ抵抗Ｒ１０，Ｒ１１、上記差
動トランジスタＱ１０，Ｑ１１のエミッタ端子間に接続
された容量Ｃ２、上記差動トランジスタＱ１０，Ｑ１１
のコレクタ端子に接続されたエミッタ結合トランジスタ
対Ｑ１６，Ｑ１７およびＱ１８，Ｑ１９とから構成さ
れ、上記エミッタ結合トランジスタＱ１６〜Ｑ１９のう
ちＱ１６とＱ１９のコレクタは電源電圧Ｖｃｃに、また
Ｑ１７とＱ１８のコレクタは前記差動増幅段３１のトラ
ンジスタＱ１４，Ｑ１５と抵抗Ｒ８，Ｒ９との接続ノー
ドに接続されるとともに、Ｑ１７，Ｑ１８のベースには
基準電圧Ｖr2が、またＱ１６，Ｑ１９のベースには制御
電圧Ｖcontが印加され、制御電圧Ｖcontに応じて共通の
抵抗Ｒ８，Ｒ９から分岐する電流を調整できるように構
成されている。

【００２４】上記実施例のリードアンプ回路は、カレン
トバイアス・カレントセンス方式の初段アンプ１１の後
段に帯域補償アンプ１３を接続してなるので、初段アン
プ１１のゲインの周波数特性が図２の符号ａのように高
周波帯域で劣化してしまうものが、帯域補償アンプ１３
の有する高周波側でピークを持つ特性により補償され
て、図２の符号ｂのような高周波側でピークを持つゲイ
ン特性または、図２に符号ｃで示すようにフラットな部
分が広いほぼ理想的なゲイン特性を有するリードアンプ
回路が実現されるという効果がある。

【００２５】この実施例のリードアンプは、ＭＲヘッド
ＭＲＨが端子Ｘ，Ｙに外付け素子として接続される。そ
して、その外付けされるＭＲヘッドがユーザーによって
異なるため、図１に符号Ｌで示すヘッドの寄生インダク
タンスの大きさもまちまちである。そこで、上記実施例
のリードアンプにおいては、上記制御電圧Ｖcontにより
抵抗Ｒ８，Ｒ９から帯域補償回路３２側へ分岐する電流
の量を調整することで見掛け上の負荷容量Ｃ２の大きさ
を変え、帯域補償回路３２による補正量すなわち帯域補
償アンプ１３によるゲインの周波数特性のピーク値（図
２のｂにおけるＰの高さ）をヘッドの寄生インダクタン
スの大きさに応じて調整することで、リードアンプ回路
全体としてのゲイン特性をさらに高周波側までフラット
な特性にすることができるようにしている。

【００２６】具体的には、上記制御電圧Ｖcontを下げる
と抵抗Ｒ８，Ｒ９から帯域補償回路３２側へ流れる電流
が増加して帯域補償アンプのゲイン特性のピーク値は高
くなり、上記制御電圧Ｖcontを上げると抵抗Ｒ８，Ｒ９
から帯域補償回路３２側へ流れる電流が減少して帯域補
償アンプのゲイン特性のピーク値は小さくなる。

【００２７】図３に本発明に係るリードアンプ回路の第
２の実施例を示す。なお、この実施例のリードアンプ回
路の初段アンプ１１及びレベルシフト回路１２は図１の
実施例と同じで良いので、回路構成の異なる帯域補償回
路１３のみ回路図として示す。

【００２８】図１に示されているリードアンプの帯域補
償回路１３は、制御電圧Ｖcontの僅かな変化で補償量が
大きく変わってしまう。そこで、図３の実施例において
は、制御電圧発生回路３４を設けることで制御電圧Ｖco
ntの大きな変化を内部で小さな電圧の変化に変えて微妙
な補償量の調整を可能にするとともに、直流レベル補償
回路を設けて抵抗Ｒ８，Ｒ９のうちロウ側の直流レベル
を補償する回路３３を設けて帯域補償回路による補償量
の大小にかかわらず抵抗Ｒ８，Ｒ９のロウ側の直流レベ
ルを一定にして、帯域補償回路による補償量の調整に伴
うアンプの動作電位の変動を防止している。

【００２９】上記直流レベル補償回路３３は、上記帯域
補償回路３２のエミッタ結合トランジスタＱ１６，Ｑ１
９と共に上記差動増幅段３１の定電流用トランジスタＱ
１４，Ｑ１５のコレクタにそのコレクタが接続された電
流調整用トランジスタＱ２１，Ｑ２２と、該トランジス
タＱ２１，Ｑ２２とエミッタ共通結合された差動トラン
ジスタＱ２０，Ｑ２３と、トランジスタＱ２０，Ｑ２１
の共通エミッタに接続され帯域補償回路３２と動作レベ
ルを合わせるためのトランジスタＱ２４，Ｑ２５と、該
トランジスタＱ２４，Ｑ２５と接地点との間に接続され
た定電流用トランジスタＱ２６，Ｑ２７およびエミッタ
抵抗Ｒ１２，Ｒ１３とから構成される。

【００３０】上記制御電圧発生回路３４は、互いにエミ
ッタが抵抗Ｒ１７，Ｒ１８を介して接続された一対の差
動トランジスタＱ３２，Ｑ３３と、上記抵抗Ｒ１７，Ｒ
１８の接続ノードと接地電位ＧＮＤとの間に接続された
定電流用トランジスタＱ３４およびエミッタ抵抗Ｒ１６
と、上記差動トランジスタＱ３２，Ｑ３３のコレクタと
電源電圧Ｖｃｃとの間に直列形態に接続されたトランジ
スタＱ３０，Ｑ３１とから構成され、上記差動トランジ
スタＱ３２，Ｑ３３のベースには基準電圧Ｖr3と制御電
圧Ｖcontがそれぞれ印加されている。そして、上記差動
トランジスタＱ３２のコレクタ電圧が上記帯域補償回路
３２のトランジスタＱ１７，Ｑ１８のベースと直流レベ
ル補償回路３３のトランジスタＱ２１，Ｑ２２のベース
に供給される一方、上記差動トランジスタＱ３３のコレ
クタ電圧が上記帯域補償回路３２のトランジスタＱ１
６，Ｑ１９のベースと直流レベル補償回路３３のトラン
ジスタＱ２０，Ｑ２３のベースに供給されている。

【００３１】また、この実施例の帯域補償アンプ１３に
は、上記トランジスタＱ３０，Ｑ３１のベースにバイア
ス電圧Ｖr4を与える直列形態の抵抗Ｒ１９，トランジス
タＱ３５および抵抗Ｒ１５と、上記バイアス電圧Ｖr4を
ベースに受けて上記差動増幅段３１のベース接地トラン
ジスタＱ１４，Ｑ１５のベースにＶr4よりもＶBEだけ低
いバイアス電圧Ｖr2を与えるトランジスタＱ２９と、Ｑ
２９のエミッタと接地点との間に接続された定電流用ト
ランジスタＱ２８およびエミッタ抵抗１５からなる定電
圧発生回路３５が設けられている。

【００３２】この実施例の帯域補償アンプ１３において
は、帯域補償回路３２のトランジスタＱ１６，Ｑ１７
（Ｑ１８，Ｑ１９）に流す電流の比によって帯域補償量
の大きさが変わる。しかし、トランジスタＱ１６，Ｑ１
７のベースレベルの調整は微小な電圧範囲の中で行わね
ばならない。この場合、トランジスタＱ１６，Ｑ１７の
エミッタ側に抵抗を入れてＱ１６，Ｑ１７の入力電圧範
囲を増大させる方法も考えられるが、かかる方法は回路
の直流電位の配分の上で難しい。そこで、この実施例で
は制御電圧発生回路３４を用い、制御電圧Ｖcontの比較
的大きな変化を内部で小さな電圧の変化に変えて微妙な
補償量の調整を可能にした。すなわち、制御電圧Ｖcont
により差動トランジスタＱ３２，Ｑ３３に流す電流の比
を変え、それを帯域補償回路３２の微妙な補償量調整レ
ベルとしたものである。制御電圧発生回路３４は、帯域
補償回路３２に比べて直流電流配分上余裕が生じるた
め、トランジスタＱ３２，Ｑ３３の入力電圧範囲を大き
くすることができるという利点がある。

【００３３】一方、直流レベル補償回路３３は、増幅動
作はせず、帯域補償回路３２と相補的な直流電流をトラ
ンジスタＱ２０〜Ｑ２３に流すことにより、差動増幅段
３１の抵抗Ｒ８，Ｒ９のうちロウ側の直流レベルが帯域
補償回路３２による補償量の大小にかかわらず一定にな
るようにして、帯域補償回路３２による補償量の調整に
伴うアンプの動作電位の変動を防止することができる。
すなわち、図１の実施例の回路においては帯域補償回路
３２による補償量によって抵抗Ｒ８，Ｒ９に流れる電流
が異なるため、抵抗Ｒ８，Ｒ９での電圧降下量（直流レ
ベル）が補償量に応じて変動するが、図３の実施例の回
路では直流レベル補償回路３３によって帯域補償回路３
２による補償量にかかわらず抵抗Ｒ８，Ｒ９に流れる電
流を一定にして抵抗Ｒ８，Ｒ９のロウ側の直流レベルを
一定にすることができる。ただし、この直流レベル補償
回路３３を省略して制御電圧発生回路３４からの電圧を
直接帯域補償回路３２のトランジスタＱ１６〜Ｑ１９の
ベースに供給するように構成することも可能である。

【００３４】なお、上記実施例のカレントバイアス・カ
レントセンス方式の初段アンプ１１は、図１に示されて
いる回路形式に限定されるものでなく、図４に示されて
いるような回路や図５〜図７に示すような回路であって
も良い。

【００３５】図４に示されているアンプは、ＭＲヘッド
が接続されるヘッド端子Ｘ，Ｙと、該ヘッド端子間に接
続されたＭＲヘッドＭＲＨにバイアス電流を流すヘッド
バイアス用トランジスタＴ２と、このトランジスタのコ
レクタに接続されＭＲヘッドに流れる電流の変化を検出
して電圧の変化に変換し、高周波特性を向上させるベー
ス接地型のトランジスタＴ１と、ＭＲヘッドに上記トラ
ンジスタＴ２，Ｔ１を介して直流バイアス電流を供給す
るカレントミラー接続されたＭＯＳＦＥＴＰ１，Ｐ２
と、上記ベース接地型のトランジスタＴ１のコレクタ端
子とＭＯＳＦＥＴＰ１のドレイン端子間に接続された負
荷抵抗Ｒ０と、上記ヘッドバイアス用トランジスタＴ２
のベースに負帰還をかけるフィードバック用アンプＦＢ
Ａ等から構成され、上記負荷抵抗Ｒ０の両端に発生する
電位差が読み出し信号として後段のアンプに供給され
る。

【００３６】図４に示されている初段アンプは、フィー
ドバック用アンプＦＢＡからヘッドバイアス用トランジ
スタＴ２のベースに負荷抵抗Ｒ０の両端の電位差を０に
するように負帰還をかけるため、アンプの負荷抵抗Ｒ０
には直流電流が流れないので、抵抗値を大きくしてアン
プのゲインを大きくすることができ、それによって入力
換算ノイズを低減することができる。

【００３７】また、ＭＯＳＦＥＴ Ｐ１は、そのゲート
及びドレインがＭＯＳＦＥＴ Ｐ２のゲートに共通結合
されることでＭＯＳＦＥＴ Ｐ２とカレントミラー結合
され、定電流源Ｓ１から与えられる定電流Ｉ１にそのサ
イズ比を乗じた例えばｎ×Ｉ１なる電流ＩｎをＭＲヘッ
ドＭＲＨのバイアス電流として流す。このとき、ＭＯＳ
ＦＥＴ Ｐ１のドレイン電位は、リードアンプの非反転
出力信号Ｖｏｐとして図示されない後段のアンプに供給
されるが、その直流電位Ｖｏｐは、電源電圧をＶｃｃ、
抵抗Ｒ１の抵抗値をｒ１、定電流Ｉ１の電流値をｉ１と
し、ＭＯＳＦＥＴ Ｐ１のゲート・ソース間電圧をＶGS
p1とするとき、 Ｖｏｐ=Ｖｃｃ−ｒ１×ｉ１−ＶGSp1 で表されるほぼ安定した電位となって、差動出力信号の
基準電圧となる。

【００３８】さらに、抵抗Ｒ２及びＭＯＳＦＥＴ Ｐ２
は、上記のように、抵抗Ｒ１，ＭＯＳＦＥＴ Ｐ１なら
びに定電流源Ｓ１とともにいわゆる第１の電流経路を構
成し、ＭＲヘッドＭＲＨに対して、適当な外部磁界ＥＭ
ｐが与えられたときに抵抗値ＲＭＲの変化の度合いが最
大となる動作点を与えるようなバイアス電流Ｉｎを流
す。なお、抵抗Ｒ２は、あわせてリードアンプの入力換
算ノイズを低減すべく作用する。

【００３９】磁気ディスク装置の図示されない磁気ディ
スクが回転し、その保持データに応じた外部磁界ＥＭの
変化によってＭＲヘッドＭＲＨに生じる抵抗値ＲＭＲの
変化は、ＭＲヘッドＭＲＨに流される電流の変化つまり
読み出し電流となるが、この交流電流は、高周波信号に
対するインピーダンスの小さなキャパシタＣ１を源泉と
して負荷抵抗Ｒ０に流され、その一端の電位つまり反転
出力信号Ｖｏｎの電位を交流的に変化させる。つまり、
負荷抵抗Ｒ０及びキャパシタＣ１は、ＭＲヘッドＭＲＨ
に対して読み出しデータに応じた交流電流を流すいわゆ
る第２の電流経路を構成するものであって、キャパシタ
Ｃ１は、あわせてＭＯＳＦＥＴ Ｐ１のドレインにおけ
る基準電圧のノイズを制御し、その電位を安定化させる
べく作用する。

【００４０】この実施例において、リードアンプは、さ
らに、非反転出力信号Ｖｏｐ及び反転出力信号Ｖｏｎつ
まりは負荷抵抗Ｒ０の両端における電圧を受けるフィー
ドバックアンプＦＢＡを含む。このフィードバックアン
プＦＢＡの出力信号は、上記トランジスタＴ２のベース
に供給され、フィードバックアンプＦＢＡの出力端子と
接地点との間には、キャパシタＣ２（第２のキャパシ
タ）が設けられる。このうち、フィードバックアンプＦ
ＢＡは、非反転出力信号Ｖｏｐ及び反転出力信号Ｖｏｎ
間の直流的な電位差を増幅し、トランジスタＴ２は、フ
ィードバックアンプＦＢＡの出力信号に従ってバイアス
電流の値を調整し、負荷抵抗Ｒ０の両端における直流電
圧つまり非反転出力信号Ｖｏｐ及び反転出力信号Ｖｏｎ
間の直流的な電位差がゼロとなるように、言い換えるな
らば負荷抵抗Ｒ０に直流的な電流が流れないように制御
する。また、キャパシタＣ２は、フィードバックアンプ
ＦＢＡを中心とするフィードバック系の周波数帯域を低
くし、ＭＲヘッドＭＲＨの読み出し電流に対応する非反
転出力信号Ｖｏｐ及び反転出力信号Ｖｏｎの交流成分に
対して帰還をかけないように作用する。

【００４１】つまり、この実施例のリードアンプでは、
ＭＲヘッドＭＲＨに所定のバイアス電流を流すための第
１の電流経路と、ＭＲヘッドＭＲＨの読み出し電流を流
すための第２の電流経路とが互いに独立して設けられる
とともに、第２の電流経路を構成する負荷抵抗Ｒ０の両
端における電位つまり非反転出力信号Ｖｏｐ及び反転出
力信号Ｖｏｎの直流電位がゼロとされ、負荷抵抗Ｒ０に
直流電流が流されない。このため、この実施例では、負
荷抵抗Ｒ０の抵抗値を、ＭＲヘッドＭＲＨのバイアス電
流によって制約されることなく任意に設定できるととも
に、逆にバイアス電流の値を、負荷抵抗Ｒ０に制御され
ることなく任意に設定でき、その調整領域を拡大するこ
とができる。

【００４２】周知のように、カレントバイアス・カレン
トセンス方式を採るリードアンプの利得Ｇは、負荷抵抗
Ｒ０の抵抗値をｒ０、ＭＲヘッドＭＲＨの抵抗値をＲm
r、トランジスタＴ２のエミッタ動作抵抗をｒｅとする
とき、 Ｇ=ｒ０／（Ｒmr＋ｒｅ） となり、負荷抵抗Ｒ０の抵抗値ｒ０に比例する。また、
リードアンプには、その入力換算ノイズの小さいことが
要求されるが、この入力換算ノイズが後段の増幅回路の
ノイズの影響を受けて大きくならないようにするために
は、リードアンプの利得Ｇをある程度まで大きくするこ
とが必須条件となる。

【００４３】この実施例のアンプでは、ＭＲヘッドＭＲ
Ｈのバイアス電流によって制約されることなく、負荷抵
抗Ｒ０の抵抗値を大きくすることができる。この結果、
ＭＲヘッドＭＲＨに効果的なバイアス電流を与え充分な
読み出し信号量を確保しつつ、アンプの利得Ｇを大きく
してその入力換算ノイズを低減することができる。

【００４４】図５には、この発明のリードアンプ回路に
使用して好適な初段アンプの他の実施例の回路図が、図
６には、初段アンプのさらに他のの実施例の回路図が示
されている。なお、これらの実施例は、前記図４の実施
例と基本的に同じ構成であるので、これと異なる部分に
ついてのみ説明を追加する。

【００４５】図５において、この実施例のリードアンプ
は、ＭＯＳＦＥＴ Ｐ１に電流ミラー結合されるもう１
個のＰチャンネルＭＯＳＦＥＴ Ｐ３を含む。ＭＯＳＦ
ＥＴＰ３のソースは、抵抗Ｒ３を介して電源電圧Ｖｃｃ
に結合され、そのドレインは、トランジスタＴ２のコレ
クタに共通結合される。

【００４６】これにより、ＭＯＳＦＥＴ Ｐ３は、抵抗
Ｒ３とともにもう一つの第１の電流経路を構成し、ＭＲ
ヘッドＭＲＨに対してそのサイズ比に応じたバイアス電
流Ｉｎ２を流す。前記実施例と同様に、ＭＯＳＦＥＴ
Ｐ２は、ＭＲヘッドＭＲＨに対してバイアス電流Ｉｎ１
を流し、ＭＲヘッドＭＲＨには、合計Ｉｎ１＋Ｉｎ２な
るバイアス電流が流される。

【００４７】前記図４の実施例の場合、ＭＲヘッドＭＲ
Ｈに対するバイアス電流の値をさらに大きくするために
は、ＭＯＳＦＥＴ Ｐ２のサイズを大きくする必要があ
るが、ＭＯＳＦＥＴ Ｐ２のサイズが大きくなること
は、他方でその寄生容量を増大させ、リードアンプの周
波数特性を劣化させる原因となる。この実施例のよう
に、ＭＯＳＦＥＴ Ｐ３及び抵抗Ｒ３からなるもう一つ
の第１の電流回路を設け、しかもその供給ノードとなる
ＭＯＳＦＥＴ Ｐ３のドレインをベース接地回路を構成
するトランジスタＴ１のＭＲヘッドＭＲＨ側つまりトラ
ンジスタＴ２のコレクタに結合することで、ＭＯＳＦＥ
Ｔ Ｐ３の寄生容量の影響を受けることなくバイアス電
流を大きく、つまりは相応してＭＯＳＦＥＴ Ｐ２のサ
イズを小さくし、リードアンプの周波数特性を改善する
ことができる。

【００４８】一方、図６の実施例は、前記図５のＭＯＳ
ＦＥＴ Ｐ３及び抵抗Ｒ３からなるもう一つの第１の電
流経路を、ＭＯＳＦＥＴ Ｐ４，抵抗Ｒ４ならびにフィ
ードバックアンプＦＢＡ２に置き換えたものであり、フ
ィードバックアンプＦＢＡ２の出力端子と電源電圧Ｖｃ
ｃとの間には、ノイズ消去及びフィードバック系の周波
数帯域を低くするためのキャパシタＣ３が設けられる。
フィードバックアンプＦＢＡ２は、ＭＯＳＦＥＴＰ１及
びＰ４のソース電位を一致させるべく作用し、ＭＲヘッ
ドＭＲＨには、ＭＯＳＦＥＴ Ｐ４のソース電位に対応
したバイアス電流Ｉｎ２が流されるため、図５の実施例
と同様な効果を得ることができる。

【００４９】図７には、この発明のリードアンプ回路に
使用して好適な初段アンプの他の実施例の回路図が示さ
れている。なお、この実施例は、前記図４の実施例と基
本的に同じ構成であるので、これと異なる部分について
のみ説明を追加する。

【００５０】図７において、この実施例のリードアンプ
回路は、複数個のＭＲヘッドＭＲＨ１〜ＭＲＨｉを備
え、リードアンプは、これらのＭＲヘッドＭＲＨ１〜Ｍ
ＲＨｉに対応してトランジスタＴ１のエミッタと接地点
との間に並列形態に設けられる複数個のトランジスタＴ
２１〜Ｔ２ｉを含む。トランジスタＴ２１〜Ｔ２ｉのベ
ースは、対応するＮチャンネルＭＯＳＦＥＴ Ｎ１１〜
Ｎ１ｉを介してフィードバックアンプＦＢＡの出力端子
に共通結合されるとともに、対応するＮチャンネルＭＯ
ＳＦＥＴ Ｎ２１〜Ｎ２ｉを介して接地点に結合され
る。このうち、ＭＯＳＦＥＴ Ｎ２１〜Ｎ２ｉのゲート
には、磁気ディスク装置の図示されない制御回路から対
応する反転制御信号Ｃ１Ｂ〜ＣｉＢがそれぞれ供給さ
れ、ＭＯＳＦＥＴ Ｎ１１〜Ｎ１ｉのゲートには、その
インバータＶ１〜Ｖｉによる反転信号がそれぞれ供給さ
れる。

【００５１】なお、反転制御信号Ｃ１Ｂ〜ＣｉＢは、通
常すべて電源電圧Ｖｃｃのようなハイレベルとされ、磁
気ディスクドライブ装置が読み出し動作を開始しその制
御回路によって対応するＭＲヘッドＭＲＨ１〜ＭＲＨｉ
が選択・指定されるとき、択一的に接地電位のようなロ
ウレベルとされる。

【００５２】反転制御信号Ｃ１Ｂ〜ＣｉＢがすべてハイ
レベルとされるとき、リードアンプでは、ＭＯＳＦＥＴ
Ｎ２１〜Ｎ２ｉがともにオン状態とされ、ＭＯＳＦＥ
ＴＮ１１〜Ｎ１ｉはすべてオフ状態とされる。このた
め、トランジスタＴ２１〜Ｔ２ｉはともにカットオフ状
態となり、読み出し動作は行われない。

【００５３】次に、磁気ディスク装置が読み出し動作を
開始し、反転制御信号Ｃ１Ｂ〜ＣｉＢが択一的にロウレ
ベルとされると、リードアンプでは、対応するＭＯＳＦ
ＥＴＮ２１〜Ｎ２ｉが択一的にオフ状態とされ、対応す
るＭＯＳＦＥＴ Ｎ１１〜Ｎ１ｉが択一的にオン状態と
される。このため、対応するトランジスタＴ２１〜Ｔ２
ｉが択一的にオン状態となり、このオン状態になったト
ランジスタＴ２１〜Ｔ２ｉを介して前記図４と同様なリ
ードアンプが構成される。

【００５４】一般に、磁気ディスク装置は複数の読み取
り用ヘッドを備え、これらの読み取り用ヘッドが択一的
に選択・指定される。リードアンプを図７の構成とする
ことで、複数個のＭＲヘッドＭＲＨ１〜ＭＲＨｉを択一
的に選択・指定しつつ、前記図４の実施例と同様な効果
を得ることができ、これによってリードアンプを含む磁
気ディスクドライブ装置の動作特性を改善できるものと
なる。

【００５５】図８には、上記実施例のリードアンプを備
え磁気ヘッドを駆動するリード・ライトＩＣの構成例が
示されている。この実施例のリード・ライトＩＣは同時
に複数の磁気ディスクをアクセスすることができるよう
に、複数のリード初段アンプ１１と複数のライトアンプ
２を備え、各アンプにそれぞれ読出し用ＭＲヘッドＭＲ
Ｈと書き込み用ヘッドＩＮＤが接続可能にされるととも
に、リード初段アンプ１１には帯域補償回路を備えたリ
ード後段アンプ１３が接続され、リード初段アンプ１１
で検出された信号を増幅、波形整形してリードデータと
して図外のマイクロプロセッサ等へ出力する。

【００５６】上記ライトアンプ２には、マイクロプロセ
ッサ等から供給されるライトデータを入力バッファ４で
受けてレベル変換回路５でレベル変換された信号（実施
例の書き込みデータ信号ＷＤ，／ＷＤ）が入力されて対
応するヘッドを駆動する。なお、図８において、６は上
記複数のＭＲヘッドのうちいずれのヘッドをバイアスさ
せるか選択したり動作モードを決定し内部の制御信号を
形成する制御回路、７は上記各アンプ１１，１３，２で
使用する基準電圧を発生する基準電圧発生回路である。

【００５７】以上説明したように、上記実施例は、ＭＲ
ヘッド対応のリードアンプ回路において、カレントバイ
アス・カレントセンス方式のアンプからなる初段アンプ
（１１）の後段に、差動トランジスタ対およびそのエミ
ッタ端子間に抵抗素子（Ｒ７）を有する差動増幅段（３
１）と、該差動増幅段に直流バイアス電流を供給する抵
抗（Ｒ８，Ｒ９）を共通にするように差動トランジスタ
対およびそのエミッタ端子間に容量素子（Ｃ２）を有す
る差動増幅型の帯域補償回路（３２）とを含む帯域補償
アンプ（１３）を接続するようにしたので、帯域補償ア
ンプによって初段アンプにおいてヘッドの寄生インダク
タンスにより劣化した分のゲインを補償してアンプの広
帯域化を図ることができるという効果がある。

【００５８】さらに、上記帯域補償回路には、制御電圧
によって上記差動増幅段の共通負荷抵抗から帯域補償回
路側に分岐する電流の量を調整可能な電流調整手段を設
けるようにしたので、接続されるヘッドの有する寄生イ
ンダンタクスの大きさに応じて帯域補償回路によるゲイ
ン補償量を調整することができるという効果がある。

【００５９】また、上記帯域補償回路には、制御電圧発
生回路を介して制御電圧を入力させるようにしたので、
直流電位の配分上、入力電圧範囲が狭くならざるを得な
い帯域補償回路に対して入力電圧範囲の広い制御電圧発
生回路によって形成される微妙な補償量調整レベルを与
えることができ、ゲイン補償量の調整が容易となるとい
う効果がある。

【００６０】さらに、上記帯域補償回路と並列に同一回
路構成で帯域補償回路と相補的な直流電流を流す直流レ
ベル補償回路を設けるようにしたので、差動増幅段の共
通負荷抵抗のうちロウ側の直流レベルが帯域補償回路に
よる補償量の大小にかかわらず一定になって、帯域補償
回路による補償量の調整に伴うアンプの動作電位の変動
を防止することができるという効果がある。

【００６１】また、初段アンプの後段にエミッタフォロ
ワ回路を介して上記帯域補償回路が接続するようにした
ので、帯域補償回路の動作に伴う初段アンプへの影響を
減らすことができる。

【００６２】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば前記
実施例では、初段アンプ１１と帯域補償アンプ１３との
間にエミッタフォロワ回路１２を入れているが、このエ
ミッタフォロワ回路を省略あるいは別の差動増幅回路と
置き換えることも可能である。

【００６３】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である磁気ヘ
ッドのリード・ライトＩＣに内蔵されるリードアンプに
適用した場合について説明したが、本発明はそれに限定
されるものでなく、リードアンプを備えた半導体集積回
路一般に利用することができる。

【００６４】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。

【００６５】すなわち、ＭＲヘッド対応のカレントバイ
アス・カレントセンス方式のリードアンプにおいて、ヘ
ッドの寄生インダクタンスにより劣化した分のゲインを
帯域補償アンプで補償してアンプの広帯域化を図ること
ができる。

【図面の簡単な説明】

【図１】本発明に係るリードアンプ回路の一実施例を示
す回路図である。

【図２】本発明に係るリードアンプ回路のゲインの周波
数特性を示す特性図である。

【図３】本発明に係るリードアンプ回路の他の実施例を
示す回路図である。

【図４】本発明に係るリードアンプ回路に好適な初段ア
ンプの他の実施例を示す回路図である。

【図５】本発明に係るリードアンプ回路に好適な初段ア
ンプの他の実施例を示す回路図である。

【図６】本発明に係るリードアンプ回路に好適な初段ア
ンプの他の実施例を示す回路図である。

【図７】本発明に係るリードアンプ回路に好適な初段ア
ンプの他の実施例を示す回路図である。

【図８】上記実施例のリードアンプ回路を備え磁気ヘッ
ドを駆動するリード・ライトＩＣの構成例を示すブロッ
ク図である。

【符号の説明】

１１ 初段アンプ １２ レベル変換回路（エミッタフォロワ回路） １３ 帯域補償アンプ ３１ 差動増幅段 ３２ 帯域補償回路 ３３ 直流レベル補償回路 ３４ 制御電圧発生回路 ＭＲＨ ＭＲヘッド（磁気抵抗ヘッド） Ｘ，Ｙ ヘッド端子 Ｑ１ ヘッドバイアス用トランジスタ ＦＢＡ フィードバック用アンプ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 磁気抵抗ヘッドが接続されるヘッド端子
   と、このヘッド端子に接続された磁気抵抗ヘッドにバイ
   アス電流を流す第１のトランジスタと、この第１トラン
   ジスタのコレクタ側に接続されてヘッドに流れる電流の
   変化を増幅するベース接地型の第２トランジスタとを備
   えた初段アンプの次段に、 一対の差動トランジスタおよびこの差動トランジスタ対
   のエミッタ端子間に接続された抵抗素子を有する差動増
   幅段と、該差動増幅段に直流バイアス電流を供給する抵
   抗を共通にするように一対の差動トランジスタとこの差
   動トランジスタ対のエミッタ端子間に接続された容量素
   子を有する差動増幅型の帯域補償回路とを含む帯域補償
   アンプを接続してなることを特徴とするリードアンプ回
   路。
2. 【請求項２】 上記帯域補償回路には、制御電圧によっ
   て上記差動増幅段に直流バイアス電流を供給する上記共
   通抵抗から上記帯域補償回路側に分岐する電流の量を調
   整可能な電流調整手段が設けられていることを特徴とす
   る請求項１に記載のリードアンプ回路。
3. 【請求項３】 上記帯域補償回路には、制御回路を介し
   て制御電圧が入力されるように構成されてなることを特
   徴とする請求項１または２に記載のリードアンプ回路。
4. 【請求項４】 上記帯域補償回路と並列に同一回路構成
   の直流レベル補償回路が設けられていることを特徴とす
   る請求項１、２または３に記載のリードアンプ回路。
5. 【請求項５】 上記初段アンプの後段にエミッタフォロ
   ワ回路を介して上記帯域補償回路が接続されていること
   を特徴とする請求項１、２、３または４に記載のリード
   アンプ回路。
6. 【請求項６】 請求項１〜５のいずれかに記載のリード
   アンプ回路と、書き込み用ヘッドを駆動して磁気データ
   の書き込みを行なうライトアンプ回路とが１つの半導体
   チップ上に形成されてなることを特徴とする磁気ヘッド
   駆動用の半導体集積回路。