JPH10198708A - Drawing verification system - Google Patents

Drawing verification system

Info

Publication number
JPH10198708A
JPH10198708A JP9013044A JP1304497A JPH10198708A JP H10198708 A JPH10198708 A JP H10198708A JP 9013044 A JP9013044 A JP 9013044A JP 1304497 A JP1304497 A JP 1304497A JP H10198708 A JPH10198708 A JP H10198708A
Authority
JP
Japan
Prior art keywords
stored
storage means
data indicating
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9013044A
Other languages
Japanese (ja)
Inventor
Yoichi Tachibana
要一 立花
Makoto Suzuki
鈴木  誠
Yasutaka Ito
康敬 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Zuken Inc
Original Assignee
Sony Corp
Zuken Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Zuken Inc filed Critical Sony Corp
Priority to JP9013044A priority Critical patent/JPH10198708A/en
Publication of JPH10198708A publication Critical patent/JPH10198708A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To automatically verify whether optional data, such as ambiguous data, are correctly reflected in production of a drawing, by judging whether the data showing the drawing are adaptive to data that show a prescribed condition. SOLUTION: A two-dimensional matrix table consists of the attributes of the frequency and impedances. In a rule book, the rules such as 'to draw in the shortest distance' and 'to shield' are defined to the pointers '1' and '2' respectively which are decided based on the two-dimensional matrix table. A rule is automatically decided based on the attribute of the network to be inputted and changed and outputted to be referred to for the check of a design rule. Thus, it's possible to automatically verify whether or not the items designated by a circuit designer based on his experiences and know-how are accurately reflected in a layout drawing for a printed circuit board.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、図面検証システム
に関し、さらに詳細には、電子・電気設計における回路
図やプリント基板レイアウト図あるいは地図などの任意
の図面を生成することのできるコンピュータにより支援
されたCADシステムに用いて好適な図面検証システム
であって、特に、当該CADシステムにより生成された
図面が所定の条件に従って適正に生成されているか否か
を検証することのできる図面検証システムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a drawing verification system, and more particularly, to a computer supported by a computer capable of generating an arbitrary drawing such as a circuit diagram, a printed circuit board layout diagram, or a map in electronic and electrical design. More particularly, the present invention relates to a drawing verification system suitable for use in a CAD system, and more particularly to a drawing verification system capable of verifying whether or not a drawing generated by the CAD system is properly generated according to predetermined conditions.

【0002】ここで、図面の「生成」とは、図面の作成
ならびに編集を含む処理を意味するものとする。
[0002] Here, "generation" of a drawing means a process including creation and editing of a drawing.

【0003】[0003]

【従来の技術】従来のCADシステムにおいては、回路
図からプリント基板レイアウト図を作成する際に、レイ
アウトの仕方次第で機能や性能などの品質が左右される
事項に関しては、回路設計担当者が事前のブレッドボー
ドによる実験や経験によってレイアウトを指定してい
た。
2. Description of the Related Art In a conventional CAD system, when a printed circuit board layout diagram is created from a circuit diagram, a circuit design person in charge of a function or performance depends on a layout method in advance. The layout was specified by breadboard experiments and experience.

【0004】こうして回路設計担当者により指定される
事項は、数値化が困難な曖昧な情報がほとんどであるの
で、こうした事項をプリント基板レイアウト図に反映さ
せるためには、例えば、図1に示すように回路設計担当
者により指定される事項を注意点として回路図にタイプ
打ちや手書きにより書き込んだり、あるいは、回路図デ
ータ上のコメントとして記憶させたりして、プリント基
板レイアウト図を作成するレイアウト設計の際に、レイ
アウト設計担当者がそれらを参照することができるよう
にする方法が採用されていた。
[0004] Since most of the items designated by the person in charge of circuit design are vague information that is difficult to quantify, in order to reflect such items in a printed circuit board layout diagram, for example, as shown in FIG. The items specified by the person in charge of circuit design should be noted on the circuit diagram by typing or handwriting, or stored as comments on the circuit diagram data to create a printed circuit board layout diagram. At that time, a method has been adopted that allows a layout designer to refer to them.

【0005】しかしながら、上記した従来の方法にあっ
ては、図1に示すように回路図にタイプ打ちや手書きに
より注意点として書き込まれたり、回路図データ上のコ
メントとして記入されたりする回路設計担当者により指
定される事項が、プリント基板レイアウト図に正確に反
映されているかを自動的に検証することができないもの
であり、こうした検証を行うには、例えば、回路図から
作成されたプリント基板レイアウト図と回路図にタイプ
打ちや手書きされた注意点とを、人手により突き合わせ
てチェックせざるを得ないという問題点があった。
However, in the above-described conventional method, as shown in FIG. 1, a circuit designer is in charge of writing in a circuit diagram as a cautionary point by typing or handwriting, or as a comment on circuit diagram data. It is not possible to automatically verify whether the items specified by the operator are accurately reflected in the printed circuit board layout drawing. To perform such verification, for example, a printed circuit board layout created from a circuit diagram There is a problem that the user must manually check the diagram and the cautionary notes that are typed or handwritten on the circuit diagram.

【0006】[0006]

【発明が解決しようとする課題】本発明は、従来の技術
の有するこのような問題点に鑑みてなされたものであ
り、その目的とするところは、上記した回路設計担当者
の経験やノウハウに基づき当該回路設計担当者により指
定される事項のようなあいまいなデータなどの任意のデ
ータを正確に反映して図面が生成されたか否かを、人手
によらずに自動的に検証することができるようにして、
短時間で高品質の図面を作成することができるようにし
た図面検証システムを提供しようとするものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems of the prior art, and has as its object to provide the above-described experience and know-how of a person in charge of circuit design. It is possible to automatically verify whether or not a drawing has been generated by accurately reflecting arbitrary data such as ambiguous data such as an item designated by the person in charge of circuit design, without manual intervention. Like so
An object of the present invention is to provide a drawing verification system capable of creating a high-quality drawing in a short time.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
に、本発明のうち請求項1に記載の発明は、図面が所定
の条件に従って適正に生成されているか否かを検証する
図面検証システムにおいて、図面を示すデータを記憶す
る第1の記憶手段と、所定の条件を示すデータを記憶す
る第2の記憶手段と、上記第1の記憶手段に記憶された
図面を示すデータが、上記第2の記憶手段に記憶された
所定の条件を示すデータに適合するか否かを判定する判
定手段とを有するようにしたものである。
In order to achieve the above object, according to the first aspect of the present invention, there is provided a drawing verification system for verifying whether or not a drawing is properly generated according to a predetermined condition. Wherein the first storage means for storing data indicating a drawing, the second storage means for storing data indicating a predetermined condition, and the data indicating a drawing stored in the first storage means are stored in the first storage means. And determining means for determining whether or not the data indicates predetermined conditions stored in the second storage means.

【0008】ここで、「図面」とは、地図などの種々の
図面を含むものであり、図面の「生成」とは、図面の作
成ならびに編集を含む処理を意味するものであり、「所
定の条件」とは、数値化が困難なあいまいな事項を含む
任意の事項を意味するものである。
[0008] Here, "drawings" include various drawings such as maps, and "generation" of drawings means processing including creation and editing of drawings. "Conditions" means any items including ambiguous items that are difficult to quantify.

【0009】また、「第1の記憶手段」と「第2の記憶
手段」とは、それぞれデータベースとして構築すること
ができ、物理的には単一の磁気ディスク内に格納するよ
うにしてもよい。
The "first storage means" and the "second storage means" can be respectively constructed as databases, and may be physically stored in a single magnetic disk. .

【0010】そして、例えば、請求項2に記載の発明の
ように、上記第2の記憶手段が、上記第1の記憶手段に
記憶された図面を示すデータの属性に応じて2次元以上
の次元を備えたマトリックス表と上記マトリックス表の
各セルにそれぞれ対応して設定された所定の条件を記憶
したルールブックとを有するようにし、上記判定手段
が、第1の記憶手段に記憶された図面を示すデータの属
性に基づいて、上記第2の記憶手段のマトリックス表の
セルを決定し、上記第1の記憶手段に記憶された図面を
示すデータが、上記決定されたセルに対応した上記ルー
ルブックに記憶された所定の条件に適合するか否かを判
定するようにしてもよい。
[0010] For example, as in the second aspect of the present invention, the second storage means may store two or more dimensions according to the attribute of data indicating a drawing stored in the first storage means. And a rule book storing predetermined conditions respectively set corresponding to each cell of the matrix table, and the determination unit stores the drawing stored in the first storage unit. The cell of the matrix table of the second storage means is determined based on the attribute of the data shown, and the data showing the drawing stored in the first storage means is stored in the rule book corresponding to the determined cell. It may be determined whether or not a predetermined condition stored in is stored.

【0011】ここで、「図面を示すデータの属性に応じ
て2次元以上の次元を備えたマトリックス表」とは、図
面を示すデータの属性に応じてマトリックスを構成する
構成要素たるセルが指定される一種のテーブルであり、
「ルールブック」とは、マトリックスの各セルに対応し
て記憶した所定の条件を記憶する記憶領域である。
Here, the "matrix table having two or more dimensions in accordance with the attribute of the data indicating the drawing" refers to a cell which is a constituent element of the matrix specified in accordance with the attribute of the data indicating the drawing. Is a kind of table,
The “rule book” is a storage area for storing predetermined conditions stored corresponding to each cell of the matrix.

【0012】また、本発明のうち請求項3に記載の発明
は、回路図からプリント基板レイアウト図が所定の条件
に従って適正に生成されているか否かを検証する図面検
証システムにおいて、プリント基板レイアウト図を示す
データを記憶する第1の記憶手段と、回路図からプリン
ト基板レイアウト図を生成する際の所定の条件を示すデ
ータを記憶する第2の記憶手段と、上記第1の記憶手段
に記憶されたプリント基板レイアウト図を示すデータ
が、上記第2の記憶手段に記憶された所定の条件を示す
データに適合するか否かを判定する判定手段とを有する
ようにしたものである。
According to a third aspect of the present invention, there is provided a drawing verification system for verifying whether or not a printed circuit board layout diagram is properly generated from a circuit diagram according to predetermined conditions. A first storage unit for storing data indicating predetermined conditions, a second storage unit for storing data indicating predetermined conditions when a printed circuit board layout diagram is generated from a circuit diagram, and the first storage unit. Determining means for determining whether or not the data indicating the printed circuit board layout diagram matches the data indicating the predetermined condition stored in the second storage means.

【0013】この本発明のうち請求項3に記載の発明
は、回路図から生成されたプリント基板レイアウト図
が、回路図からプリント基板レイアウト図を生成する際
の所定の条件に適合するように生成されているか否かを
判定するものである。
According to a third aspect of the present invention, a printed circuit board layout diagram generated from a circuit diagram is generated so as to conform to predetermined conditions when a printed circuit board layout diagram is generated from a circuit diagram. It is determined whether or not it has been performed.

【0014】ここで、「所定の条件」とは、回路設計担
当者の経験やノウハウに基づき当該回路設計担当者によ
り指定される事項を含む任意の事項を意味するものであ
る。また、本発明のうち請求項1に記載の発明と同様
に、「第1の記憶手段」と「第2の記憶手段」とは、そ
れぞれデータベースとして構築することができ、物理的
には単一の磁気ディスク内に格納するようにしてもよ
い。
Here, the "predetermined conditions" mean any items including items specified by the person in charge of circuit design based on the experience and know-how of the person in charge of circuit design. Further, similarly to the first aspect of the present invention, the "first storage means" and the "second storage means" can be constructed as databases, respectively, and are physically single. May be stored in a magnetic disk.

【0015】ここで、例えば、請求項4に記載の発明の
ように、上記第2の記憶手段が、上記第1の記憶手段に
記憶されたプリント基板レイアウト図を示すデータの属
性に応じて2次元以上の次元を備えたマトリックス表と
上記マトリックス表の各セルにそれぞれ対応して設定さ
れた所定の条件を記憶したルールブックとを有するよう
にし、上記判定手段が、上記第1の記憶手段に記憶され
たプリント基板レイアウト図を示すデータの属性に基づ
いて、上記第2の記憶手段のマトリックス表のセルを決
定し、上記第1の記憶手段に記憶されたプリント基板レ
イアウト図を示すデータが、上記決定されたセルに対応
した上記ルールブックに記憶された所定の条件に適合す
るか否かを判定するようにしてもよい。
Here, for example, as in the invention described in claim 4, the second storage means stores the data in accordance with the attribute of the data indicating the printed circuit board layout diagram stored in the first storage means. A matrix table having at least dimensions, and a rule book storing predetermined conditions set corresponding to each cell of the matrix table, wherein the determination unit stores the first storage unit in the first storage unit. A cell of the matrix table of the second storage means is determined based on the attribute of the data indicating the stored printed circuit board layout drawing, and the data indicating the printed circuit board layout drawing stored in the first storage means is: It may be determined whether or not a predetermined condition stored in the rule book corresponding to the determined cell is satisfied.

【0016】ここで、「プリント基板レイアウト図を示
すデータの属性に応じて2次元以上の次元を備えたマト
リックス表」とは、プリント基板レイアウト図を示すデ
ータの属性に応じてマトリックスを構成する構成要素た
るセルが指定される一種のテーブルであり、「ルールブ
ック」とは、マトリックスの各セルに対応して記憶した
所定の条件を記憶する記憶領域である。
Here, the "matrix table having two or more dimensions according to the attributes of the data indicating the printed circuit board layout diagram" is a configuration that forms a matrix according to the attributes of the data indicating the printed circuit board layout diagram. This is a type of table in which cells as elements are specified, and a “rule book” is a storage area for storing predetermined conditions stored corresponding to each cell of the matrix.

【0017】[0017]

【発明の実施の形態】以下、添付の図面に基づいて、本
発明による図面検証システムの実施の形態の一例を詳細
に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a drawing verification system according to the present invention will be described below in detail with reference to the accompanying drawings.

【0018】図2には、本発明による図面検証システム
を備えたCADシステムのブロック構成図が示されてお
り、このCADシステムにおいては、回路図ならびにプ
リント基板レイアウト図を生成することができる。
FIG. 2 is a block diagram of a CAD system provided with a drawing verification system according to the present invention. In this CAD system, a circuit diagram and a printed circuit board layout diagram can be generated.

【0019】このCADシステムは、中央処理装置(C
PU)10によって全体の動作の制御が行われるもので
ある。このCPU10には、バス・ラインを介して、後
述する各種処理を行うためにCPU10が実行するプロ
グラムを記憶したリード・オンリ・メモリ(ROM)1
2と、CPU10がROM12に記憶されたプログラム
を実行する際のワーキング・エリアとしてのランダム・
アクセス・メモリ(RAM)14と、後述するように回
路図を示す論理情報および図形情報、プリント基板レイ
アウト図を示す論理情報および図形情報、2次元マトリ
ックス表ならびにルールブックをデータベースとして記
憶した外部記憶装置としての磁気ディスク16と、CP
U10の制御に基づいて回路図を示す図形を表示するデ
ィスプレイを備えた第1グラフィックス表示装置18
と、CPU10の制御に基づいてプリント基板レイアウ
ト図を示す図形を表示するディスプレイを備えた第2グ
ラフィックス表示装置20と、第1グラフィックス表示
装置18ならびに第2グラフィックス表示装置20にお
ける表示内容の選択や編集の指示などを行う操作子とし
てのキーボード22およびマウス24とが接続されてい
る。
This CAD system has a central processing unit (C
The PU 10 controls the overall operation. The CPU 10 has a read-only memory (ROM) 1 via a bus line, which stores a program to be executed by the CPU 10 for performing various processes described below.
2 and a random area as a working area when the CPU 10 executes a program stored in the ROM 12.
Access memory (RAM) 14 and, as will be described later, logical information and graphic information indicating a circuit diagram, logical information and graphic information indicating a printed circuit board layout diagram, an external storage device storing a two-dimensional matrix table and a rule book as a database The magnetic disk 16 and the CP
A first graphics display device 18 having a display for displaying a figure showing a circuit diagram under the control of U10
A second graphics display device 20 having a display for displaying a figure showing a printed circuit board layout diagram based on the control of the CPU 10, and a display content of the first graphics display device 18 and the second graphics display device 20. A keyboard 22 and a mouse 24 as operators for performing selection and editing instructions are connected.

【0020】ここで、磁気ディスク16に記憶されたデ
ータベースは、上記したように、第1グラフィックス表
示装置18が表示する回路図における接続関係を示す論
理情報を記憶するデータベースA1と、第1グラフィッ
クス表示装置18が表示する回路図の図形の形状を示す
図形情報を記憶するデータベースA2と、第2グラフィ
ックス表示装置20が表示するプリント基板レイアウト
図における接続関係を示す論理情報を記憶するデータベ
ースB1と、第2グラフィックス表示装置18が表示す
るプリント基板レイアウト図の図形の形状を示す図形情
報を記憶するデータベースB2とを有して構成される。
As described above, the database stored on the magnetic disk 16 includes a database A1 for storing logical information indicating a connection relationship in a circuit diagram displayed by the first graphics display device 18, and a first graphic A2 that stores graphic information indicating the shape of a circuit diagram displayed by the graphics display device 18 and a database B1 that stores logical information indicating connection relationships in a printed circuit board layout diagram displayed by the second graphics display device 20 And a database B2 for storing graphic information indicating the graphic shape of the printed circuit board layout diagram displayed by the second graphics display device 18.

【0021】換言すれば、第1グラフィックス表示装置
18は、データベースA1に記憶された論理情報とデー
タベースA2に記憶された図形情報とに基づいて回路図
を表示し、第2グラフィックス表示装置20は、データ
ベースB1に記憶された論理情報とデータベースB2記
憶された図形情報とに基づいてプリント基板レイアウト
図を表示する。即ち、この実施の態様においては、CP
U10の制御に基づいて、第1グラフィックス表示装置
18を回路図用図形編集装置(回路図用グラフィックエ
ディタ)として使用し、第2グラフィックス表示装置2
0をプリント基板レイアウト図用図形編集装置(プリン
ト基板レイアウト用グラフィックエディタ)として使用
するものである。
In other words, the first graphics display device 18 displays a circuit diagram based on the logical information stored in the database A1 and the graphic information stored in the database A2, and the second graphics display device 20 Displays a printed circuit board layout diagram based on the logical information stored in the database B1 and the graphic information stored in the database B2. That is, in this embodiment, the CP
Based on the control of U10, the first graphics display device 18 is used as a circuit diagram graphic editing device (circuit diagram graphic editor), and the second graphics display device 2 is used.
0 is used as a figure editing device for a printed circuit board layout diagram (a graphic editor for printed circuit board layout).

【0022】なお、データベースA1に記憶された論理
情報とデータベースA2に記憶された図形情報とは、一
つのオブジェクトがそれぞれ固有の識別番号(ID)を
持っており、そのオブジェクト固有のIDによってオブ
ジェクトの論理情報と図形情報とが関係付けられるとい
う構造を備えている。
The logical information stored in the database A1 and the graphic information stored in the database A2 indicate that one object has a unique identification number (ID), and that the object has a unique ID. It has a structure in which logical information and graphic information are related.

【0023】また、データベースB1に記憶された論理
情報とデータベースA2に記憶された図形情報とにおい
ても、データベースA1に記憶された論理情報とデータ
ベースA2に記憶された図形情報と同様に、一つのオブ
ジェクトがそれぞれ固有の識別番号(ID)を持ってお
り、そのオブジェクト固有のIDによってオブジェクト
の論理情報と図形情報とが関係付けられるという構造を
備えている。
In the logical information stored in the database B1 and the graphic information stored in the database A2, as with the logical information stored in the database A1 and the graphic information stored in the database A2, one object Have a unique identification number (ID), and have a structure in which the logical information and the graphic information of the object are related by the unique ID of the object.

【0024】なお、主要なオブジェクトとしては、電子
回路の部品を表すオブジェクト(部品)、部品のID
(部品ID)、部品間の接続関係を表すオブジェクト
(ネット)、ネットのID(ネットID)などがある。
また、各オブジェクトは、属性を示すデータを複数保持
することができる。
The main objects are an object (part) representing a part of the electronic circuit, and a part ID.
(Part ID), an object (net) representing a connection relationship between parts, a net ID (net ID), and the like.
Further, each object can hold a plurality of data indicating attributes.

【0025】次に、図3に示すこのCADシステムにお
ける処理の流れの概要を参照しながら、このCADシス
テムにより実行される処理の一例に関して説明する。な
お、図3において、回路図用グラフィックエディタによ
る処理およびプリント基板レイアウト用グラフィックエ
ディタによる処理に関しては、従来より公知の処理であ
るので詳細な説明は省略する。
Next, an example of the processing executed by the CAD system will be described with reference to the outline of the processing flow in the CAD system shown in FIG. In FIG. 3, the processes performed by the graphic editor for circuit diagram and the processes performed by the graphic editor for printed circuit board layout are conventionally known processes, and thus detailed description is omitted.

【0026】まず、オペレーターが電源を投入してこの
CADシステムを起動すると、CPU10は、第1グラ
フィックス表示装置18(回路図用グラフィックエディ
タ)を起動し、回路図用グラフィックエディタによる処
理302を実行する。
First, when the operator turns on the power and starts the CAD system, the CPU 10 starts the first graphics display device 18 (a graphic editor for a circuit diagram) and executes a process 302 by the graphic editor for a circuit diagram. I do.

【0027】回路図用グラフィックエディタによる処理
302としては、まず、磁気ディスク16からデータベ
ースA1およびデータベースA2に記憶されている所望
の回路図データ(回路図の論理情報および図形情報)を
RAM14に読み込み、第1グラフィックス表示装置1
8の回路設計用グラフィックエディタウィンドウにその
内容、即ち、回路図を表示する。なお、ここでは、上記
した所望の回路図データを、「fileCIR」と称す
ることとする。
In the process 302 by the circuit diagram graphic editor, first, desired circuit diagram data (logic information and graphic information of the circuit diagram) stored in the databases A1 and A2 from the magnetic disk 16 is read into the RAM 14, First graphics display device 1
The content, that is, the circuit diagram, is displayed in the circuit design graphic editor window 8. Here, the above-described desired circuit diagram data is referred to as “fileCIR”.

【0028】次に、ネットの電気的な特性(ネット属
性)を示すデータを入力し、「fileCIR」を更新
して磁気ディスク16に記憶する。具体的には、キーボ
ード22あるいはマウス24を操作してネット属性の入
力を指示すると、図4に示すように、回路設計用グラフ
ィックエディタウィンドウ上にネット属性入力ダイヤロ
グが開き、所望のデータの入力が可能となる。なお、図
4に示す例においては、ネット属性として、「net
A」の周波数として「20K〜200K」が入力される
状態が示されている。
Next, data indicating the electrical characteristics (net attribute) of the net is input, and “fileCIR” is updated and stored on the magnetic disk 16. Specifically, when the keyboard 22 or the mouse 24 is operated to instruct the input of the net attribute, as shown in FIG. 4, a net attribute input dialog is opened on a graphic editor window for circuit design, and input of desired data is performed. Becomes possible. In the example shown in FIG. 4, "net" is used as the net attribute.
A state in which “20K to 200K” is input as the frequency of “A” is shown.

【0029】なお、「fileCIR」を更新して磁気
ディスク16に記憶する際に、更新した回路図データ
「fileCIR」に基づいて、回路図に対応するプリ
ント基板レイアウト図データ(プリント基板レイアウト
図の論理情報および図形情報)を生成し、それを磁気デ
ィスク16のデータベースB1およびデータベースB2
に格納する。上記した回路図に対応するプリント基板レ
イアウト図データを、ここでは「filePCB」と称
することとする。
When the "fileCIR" is updated and stored on the magnetic disk 16, based on the updated circuit diagram data "fileCIR", the printed circuit board layout diagram data (logic of the printed circuit board layout diagram) corresponding to the circuit diagram is displayed. Information and graphic information), which are stored in the database B1 and the database B2 of the magnetic disk 16.
To be stored. Here, the printed circuit board layout diagram data corresponding to the above-described circuit diagram is referred to as “filePCB”.

【0030】それから、CPU10は、第2グラフィッ
クス表示装置20(プリント基板レイアウト用グラフィ
ックエディタ)を起動し、プリント基板レイアウト用グ
ラフィックエディタによる処理304を実行する。
Then, the CPU 10 activates the second graphics display device 20 (graphics editor for printed circuit board layout) and executes the processing 304 by the graphic editor for printed circuit board layout.

【0031】プリント基板レイアウト用グラフィックエ
ディタによる処理304としては、まず、磁気ディスク
16からデータベースB1およびデータベースB2に記
憶されているプリント基板レイアウト図データ「fil
ePCB」をRAM14に読み込み、第2グラフィック
ス表示装置20の基板レイアウト用グラフィックエディ
タウィンドウにその内容、即ち、プリント基板レイアウ
ト図を表示する。
As the processing 304 by the graphic editor for printed circuit board layout, first, the printed circuit board layout drawing data “fil” stored in the database B1 and the database B2 from the magnetic disk 16 are stored.
"ePCB" is read into the RAM 14, and its contents, that is, a printed circuit board layout diagram is displayed in the graphic editor window for the board layout of the second graphics display device 20.

【0032】次に、ネットに対応する図形情報(以下、
「配線レイアウトデータ」と称する。)の入力、変更処
理を行い、「filePCB」を更新して磁気ディスク
16に記憶する。具体的には、キーボード22あるいは
マウス24により、配線レイアウトデータの入力や変更
を指示するものである。
Next, graphic information corresponding to the net (hereinafter referred to as "graphic information")
This is referred to as “wiring layout data”. ) Is input and changed, and “filePCB” is updated and stored in the magnetic disk 16. More specifically, the input or change of the wiring layout data is instructed by the keyboard 22 or the mouse 24.

【0033】それから、上記した入力、変更処理の対称
となったネットの属性を検出し、本発明による図面検証
システムにより実行される処理306を行う。
Then, the attribute of the net which has become symmetrical in the above input and change processing is detected, and the processing 306 executed by the drawing verification system according to the present invention is performed.

【0034】そして、後述する本発明による図面検証シ
ステムにより実行される処理306で得られたルールを
参照して、DRC(Design Rule Chec
k:デザインルールチェック)を実行する。このDRC
の実行の結果が不良ならば、配線変更処理を行って配線
レイアウトデータの入力、変更処理を再度行うことにな
り、このDRCの実行の結果が良好ならば、配線レイア
ウトデータの修正を行ってプリント基板レイアウト図デ
ータ「filePCB」を更新して磁気ディスク16に
記憶する。
The DRC (Design Rule Chec) is referred to with reference to a rule obtained in a process 306 executed by the drawing verification system according to the present invention described later.
k: design rule check). This DRC
If the result of the execution of the DRC is bad, the wiring change processing is performed to input and change the wiring layout data, and if the result of the DRC is good, the wiring layout data is corrected and printed. The board layout diagram data “filePCB” is updated and stored on the magnetic disk 16.

【0035】次に、本発明による図面検証システムによ
り実行される処理306に関して詳細に説明するものと
する。
Next, the process 306 executed by the drawing verification system according to the present invention will be described in detail.

【0036】ここで、本発明による図面検証システムに
おいては、ネットに対して与えられた2つの属性で構成
される2次元マトリックス表と、プリント基板を設計す
る際に守るべき注意事項(ルール)が定義されたルール
ブックとが、磁気ディスク16にデータベースとして設
けられている。ここで、ルールブックに定義されたルー
ルとは、例えば、回路設計担当者の経験やノウハウに基
づき当該回路設計担当者により指定される事項である。
Here, in the drawing verification system according to the present invention, a two-dimensional matrix table composed of two attributes given to the net and notes (rules) to be observed when designing the printed circuit board are described. The defined rule book is provided as a database on the magnetic disk 16. Here, the rules defined in the rule book are, for example, items specified by the circuit designer based on the experience and know-how of the circuit designer.

【0037】2次元マトリックス表の各セルと、あるセ
ルと他のセルとの間にはルールブックに定義されたルー
ルを指定するためのポインターが適宜設けられていて、
2つの属性の値が与えられると、2次元マトリックス表
上において当該値2つの属性の値の交点におけるルール
ブックへのポインターが決定され、ルールブック上にお
いて当該ポインターにより指定されるルールが自動的に
決定される。また、ある1つのポインターと他の1つの
ポインターとの間を結ぶ線分の2等分点にも、ポインタ
ーが適宜設けられている。
A pointer for designating a rule defined in a rule book is appropriately provided between each cell of the two-dimensional matrix table and a certain cell and another cell.
Given two attribute values, a pointer to the rule book at the intersection of the two attribute values on the two-dimensional matrix table is determined, and the rule specified by the pointer on the rule book is automatically set. It is determined. Further, a pointer is appropriately provided at a bisecting point of a line segment connecting one pointer and another pointer.

【0038】図5には、2次元マトリックス表とルール
ブックとの一例が示されている。図5に示す例において
は、2次元マトリックス表は、周波数とインピーダンス
との2つの属性により構成されており、ルールブック
は、2次元マトリックス表により決定される各ポインタ
ーにそれぞれ対応して、例えば、「ポインター1」に対
しては「最短で引く」、「ポインター2」に対しては
「シールドする」、「ポインター3」には「45度配線
する」、「ポインター4」に対しては「最低3mm離
す」、・・・のように各ルールが定義されている。
FIG. 5 shows an example of a two-dimensional matrix table and a rule book. In the example illustrated in FIG. 5, the two-dimensional matrix table includes two attributes of frequency and impedance. The rule book corresponds to each pointer determined by the two-dimensional matrix table, for example, For "pointer 1", "pull in the shortest time", for "pointer 2", "shield", for "pointer 3", "wire 45 degrees", and for "pointer 4", "lowest". Each rule is defined as follows.

【0039】そして、本発明による図面検証システムに
おいては、プリント基板レイアウト用グラフィックエデ
ィタによる処理304において検出された入力、変更処
理の対称となったネットに関して、当該ネットの属性に
基づいてルールを自動的に決定し、決定したルールがD
RCの処理において参照するため出力され、DRCを実
行する際に当該決定したルールを参照することにより、
上記したルール、即ち、回路設計担当者の経験やノウハ
ウに基づき当該回路設計担当者により指定される事項を
正確に反映してプリント基板レイアウト図が生成された
か否かを、人手によらずに自動的に検証することができ
るようにしており、これによってより直感的に短時間で
高品質のプリント基板レイアウト図を作成することがで
きるようになっている。
In the drawing verification system according to the present invention, a rule is automatically set on the basis of the attribute of the net for which the input and change processing is detected in the processing 304 by the graphic editor for printed circuit board layout. And the determined rule is D
It is output for reference in the processing of RC, and by referring to the determined rule when executing DRC,
The above-mentioned rule, that is, whether or not a printed circuit board layout diagram has been accurately generated based on the experience and know-how of the circuit designer and accurately reflects the items designated by the circuit designer, without manual intervention. This makes it possible to create a high-quality printed circuit board layout diagram more intuitively and in a short time.

【0040】具体的には、例えば、図5に示す例のよう
に、ネット「netA」に対して周波数とインピーダン
スとの2つの属性が与えられており、各属性の値がそれ
ぞれ「周波数=3」と「インピーダンス=4」とである
ものとし、ネット「netB」に対して周波数とインピ
ーダンスとの2つの属性が与えられており、各属性の値
がそれぞれ「周波数=2」と「インピーダンス=2」と
であるものとする。
More specifically, for example, as shown in FIG. 5, two attributes of frequency and impedance are given to the net “netA”, and the value of each attribute is “frequency = 3”. "And" impedance = 4 ", and two attributes of frequency and impedance are given to the net" netB ", and the values of the attributes are" frequency = 2 "and" impedance = 2 ", respectively. ".

【0041】従って、この場合には、ネット「net
A」に関しては、2次元マトリックス表上における「周
波数=3」と「インピーダンス=4」との交点より「ポ
インター1」が決定され、ネット「netA」に対して
適用すべきルールとして、「ポインター1」により指定
されるルールブック上のルール「最短で引く」が自動的
に決定されることになる。また、ネット「netB」に
関しては、2次元マトリックス表上における「周波数=
2」と「インピーダンス=2」との交点より「ポインタ
ー3」が決定され、ネット「netB」に対して適用す
べきルールとして、「ポインター3」により指定される
ルールブック上のルール「45度配線する」が自動的に
決定されることになる。さらに、2次元マトリックス表
上において、ネット「netA」に対して決定された
「ポインター1」とネット「netB」に対して決定さ
れた「ポインター3」との間を結ぶ線分Lの2等分点に
おける「ポインター4」が決定され、ネット「net
A」とネット「netB」との間の関係に対して適用す
べきルールとして、「ポインター4」により指定される
ルールブック上のルール「最低3mm離す」が自動的に
決定されることになる。
Therefore, in this case, the net "net
Regarding “A”, “Pointer 1” is determined from the intersection of “Frequency = 3” and “Impedance = 4” on the two-dimensional matrix table, and “Pointer 1” is a rule to be applied to the net “netA”. The rule "pull in the shortest time" in the rule book specified by "" is automatically determined. Further, regarding the net “netB”, “frequency =
“Pointer 3” is determined from the intersection of “impedance = 2” and “impedance = 2”. As a rule to be applied to the net “netB”, the rule “45-degree wiring” in the rule book specified by “pointer 3” "Do" is automatically determined. Further, on the two-dimensional matrix table, the bisecting of the line segment L connecting the “pointer 1” determined for the net “netA” and the “pointer 3” determined for the net “netB” The “pointer 4” at the point is determined and the net “net
As a rule to be applied to the relationship between “A” and the net “netB”, the rule “at least 3 mm away” in the rule book specified by “pointer 4” is automatically determined.

【0042】ここで、上記したようにネット「net
A」に対するルール「最短で引く」が決定され、ネット
「netB」に対するルール「45度配線する」が決定
され、ネット「netA」とネット「netB」との間
の関係に対するルール「最低3mm離す」が決定される
と、当該ルールがDRCの処理において参照するために
出力され、当該ルールを参照してDRCが実行されるこ
とになる。
Here, as described above, the net "net
A rule for “A” is determined, rule “45 degrees wiring” for net “netB” is determined, and rule for the relationship between net “netA” and net “netB” is “at least 3 mm away”. Is determined, the rule is output for reference in DRC processing, and the DRC is executed with reference to the rule.

【0043】そして、ネット「netA」の配線レイア
ウトデータに関する入力、変更処理にエラーがあった場
合には、このDRCにおいてエラーの表示を行い(図6
参照)、ネット「netA」の配線レイアウトデータに
関する入力、変更処理においてエラーがあったことを示
し、配線変更処理を行ってネット「netA」の配線レ
イアウトデータの入力、変更処理を再度行うことにな
る。図6に示す例においては、ネット「netA」に対
するルール「最短で引く」とネット「netA」とネッ
ト「netB」との間の関係に対するルール「最低3m
m離す」との双方に違反しているため、基板レイアウト
用グラフィックエディタウィンドウ中の2箇所にエラー
を示すマークの表示が行われるとともに、「最短で引
く」旨を示す「最短距離で引いて下さい。」および「最
低3mm離す」旨を示す「クリアランスを3mm以上取
ってください。」のメッセージがDRCエラー情報詳細
として表示される。
If there is an error in the input / change processing relating to the wiring layout data of the net "netA", an error is displayed on this DRC (FIG. 6).
This indicates that there was an error in the input / change processing regarding the wiring layout data of the net “netA”, and the wiring change processing is performed, and the input / change processing of the wiring layout data of the net “netA” is performed again. . In the example shown in FIG. 6, the rule “pull in the shortest time” for the net “netA” and the rule “minimum 3 m” for the relationship between the net “netA” and the net “netB”
Because it violates both of "move away", an error mark is displayed in two places in the graphic editor window for board layout, and "pull at the shortest distance" indicating "pull at the shortest" . "And" Please leave a clearance of 3 mm or more. "Are displayed as detailed DRC error information.

【0044】また、ネット「netB」の配線レイアウ
トデータに関する入力、変更処理にエラーがあった場合
にも、ネット「netA」の配線レイアウトデータに関
する入力、変更処理にエラーがあった場合と同様に、D
RCにおいてエラーの表示を行い(図7参照)、ネット
「netB」の配線レイアウトデータに関する入力、変
更処理においてエラーがあったことを示し、配線変更処
理を行ってネット「netB」の配線レイアウトデータ
の入力、変更処理を再度行うことになる。図7に示す例
においては、ネット「netB」に対するルール「45
度配線する」とネット「netA」とネット「net
B」との間の関係に対するルール「最低3mm離す」と
の双方に違反しているため、基板レイアウト用グラフィ
ックエディタウィンドウ中の2箇所にエラーを示すマー
クの表示が行われるとともに、「45度配線する」旨を
示す「45度配線して下さい。」および「最低3mm離
す」旨を示す「クリアランスを3mm以上取ってくださ
い。」のメッセージがDRCエラー情報詳細として表示
される。
Also, when there is an error in the input and change processing regarding the wiring layout data of the net “netB”, similarly to the case where there is an error in the input and change processing regarding the wiring layout data of the net “netA”, D
An error is displayed on the RC (see FIG. 7), indicating that there is an error in the input and change processing regarding the wiring layout data of the net “netB”, and the wiring change processing is performed to check the wiring layout data of the net “netB”. The input and change processing will be performed again. In the example shown in FIG. 7, the rule “45” for the net “netB” is used.
Wire "and net" netA "and net" net
B, which violates both the rule "at least 3 mm away" and the mark indicating an error is displayed at two places in the board layout graphic editor window, and the "45 degree wiring" The message "Please wire 45 degrees" and "Please leave a clearance of 3 mm or more."

【0045】このように、上記したルールを正確に反映
してプリント基板レイアウト図が生成されたか否かを自
動的に検証して表示することができるので、レイアウト
設計担当者は、より直感的に短時間で高品質のプリント
基板レイアウト図を作成することができる。
As described above, it is possible to automatically verify and display whether or not a printed circuit board layout diagram is generated by accurately reflecting the above-described rules, so that the layout designer can be more intuitive. A high-quality printed circuit board layout diagram can be created in a short time.

【0046】なお、上記した実施の形態においては、2
次元マトリックス表を参照することによりポインターを
決定するようにしたが、これに限られることなしに、3
種類以上の属性を与えるようにして、3次元以上のマト
リックス表によりルールブックのポインターを指定する
ようにしてもよい。この際に、属性の種類数とマトリッ
クスの次元数とは一致することが好ましい。
Note that, in the above-described embodiment, 2
The pointer is determined by referring to the dimension matrix table, but is not limited thereto.
A rule book pointer may be specified by a matrix table of three or more dimensions by giving attributes of more than types. At this time, it is preferable that the number of types of attributes and the number of dimensions of the matrix match.

【0047】また、上記した実施の形態においては、本
発明を回路図からプリント基板レイアウト図を設計する
際の図面の検証に用いた場合について説明したが、これ
に限られることなしに、区画整理事業を行う際における
区画整理事業完成予定地図などのような他の図面の検証
の際などに用いてよいことは勿論である。例えば、本発
明を区画整理事業を行う際における区画整理事業完成予
定地図の検証に用いる際には、建物の種類や建物間の距
離を属性として与え、銭湯などのように法令の要請によ
って所定の距離を開けなければいけないような事項に関
してルールとしてルールブックに記憶させるようにすれ
ばよい。
Further, in the above-described embodiment, the case where the present invention is used for verifying a drawing when designing a printed circuit board layout diagram from a circuit diagram has been described. However, the present invention is not limited to this. Of course, it may be used for verification of other drawings such as a map for completing a land readjustment project when conducting a business. For example, when the present invention is used for verification of a land readjustment project completion schedule map when conducting a land readjustment project, the type of building and the distance between the buildings are given as attributes, and a predetermined value such as a public bath is required by law. What is necessary is just to make it memorize | store in the rule book as a rule about the matter which needs to open a distance.

【0048】[0048]

【発明の効果】本発明は、以上説明したように構成され
ているので、回路設計担当者の経験やノウハウに基づき
当該回路設計担当者により指定される事項のようなあい
まいなデータなどの任意のデータを正確に反映して図面
が生成されたか否かを、人手によらずに自動的に検証す
るが可能となり、短時間で高品質の図面を作成すること
ができるようになるという優れた効果を奏するものであ
る。
Since the present invention is configured as described above, any arbitrary data such as ambiguous data such as items designated by the circuit designer based on the experience and know-how of the circuit designer is provided. An excellent effect that it is possible to automatically verify whether or not a drawing has been generated by accurately reflecting data, without human intervention, and to create a high-quality drawing in a short time. Is played.

【図面の簡単な説明】[Brief description of the drawings]

【図1】回路設計担当者により指定される事項を注意点
としてタイプ打ちした回路図の一例を示す説明図であ
る。
FIG. 1 is an explanatory diagram showing an example of a circuit diagram in which items designated by a person in charge of circuit design are typed as cautions;

【図2】本発明による図面検証システムを備えたCAD
システムのブロック構成図である。
FIG. 2 is a CAD equipped with a drawing verification system according to the present invention.
It is a block configuration diagram of a system.

【図3】CADシステムにおける処理の流れの概要を示
すフローチャートである。
FIG. 3 is a flowchart showing an outline of a processing flow in the CAD system.

【図4】回路設計用グラフィックエディタウィンドウ上
にネット属性入力ダイヤログを開いた状態を示す説明図
である。
FIG. 4 is an explanatory diagram showing a state where a net attribute input dialog is opened on a graphic editor window for circuit design.

【図5】2次元マトリックス表とルールブックとの一例
を示す説明図である。
FIG. 5 is an explanatory diagram showing an example of a two-dimensional matrix table and a rule book.

【図6】DRCにおけるエラーの表示の一例を示す説明
図である。
FIG. 6 is an explanatory diagram showing an example of error display in DRC.

【図7】DRCにおけるエラーの表示の一例を示す説明
図である。
FIG. 7 is an explanatory diagram showing an example of error display in DRC.

【符号の説明】[Explanation of symbols]

10 CPU 12 ROM 14 RAM 16 磁気ディスク 18 第1グラフィックス表示装置 20 第2グラフィックス表示装置 22 キーボード 24 マウス 302 回路図用グラフィックエディタによる処理 304 プリント基板レイアウト用グラフィックエ
ディタによる処理 306 本発明による図面検証システムにより実行
される処理
10 CPU 12 ROM 14 RAM 16 Magnetic Disk 18 First Graphics Display Device 20 Second Graphics Display Device 22 Keyboard 24 Mouse 302 Processing by Graphic Editor for Circuit Diagram 304 Processing by Graphic Editor for Printed Circuit Board Layout 306 Drawing Verification by the Present Invention Processing performed by the system

───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 康敬 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 ────────────────────────────────────────────────── ─── Continued from the front page (72) Inventor Yasutaka Ito 6-7-35 Kita Shinagawa, Shinagawa-ku, Tokyo Inside Sony Corporation

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 図面が所定の条件に従って適正に生成さ
れているか否かを検証する図面検証システムにおいて、 図面を示すデータを記憶する第1の記憶手段と、 所定の条件を示すデータを記憶する第2の記憶手段と、 前記第1の記憶手段に記憶された図面を示すデータが、
前記第2の記憶手段に記憶された所定の条件を示すデー
タに適合するか否かを判定する判定手段とを有すること
を特徴とする図面検証システム。
1. A drawing verification system for verifying whether a drawing is properly generated in accordance with a predetermined condition, a first storage means for storing data indicating a drawing, and storing data indicating a predetermined condition. A second storage unit, and data indicating a drawing stored in the first storage unit,
A determination unit for determining whether or not data indicating a predetermined condition stored in the second storage unit is satisfied.
【請求項2】 請求項1に記載の図面検証システムにお
いて、 前記第2の記憶手段は、前記第1の記憶手段に記憶され
た図面を示すデータの属性に応じて2次元以上の次元を
備えたマトリックス表と前記マトリックス表の各セルに
それぞれ対応して設定された所定の条件を記憶したルー
ルブックとを有し、 前記判定手段は、前記第1の記憶手段に記憶された図面
を示すデータの属性に基づいて、前記第2の記憶手段の
マトリックス表のセルを決定し、前記第1の記憶手段に
記憶された図面を示すデータが、前記決定されたセルに
対応した前記ルールブックに記憶された所定の条件に適
合するか否かを判定することを特徴とする図面検証シス
テム。
2. The drawing verification system according to claim 1, wherein said second storage means has two or more dimensions in accordance with an attribute of data indicating a drawing stored in said first storage means. A matrix table and a rule book storing predetermined conditions respectively set corresponding to each cell of the matrix table, wherein the determination unit stores data indicating a drawing stored in the first storage unit. The cell of the matrix table of the second storage means is determined based on the attribute of the second storage means, and the data indicating the drawing stored in the first storage means is stored in the rule book corresponding to the determined cell. A drawing verification system for determining whether or not the predetermined condition is satisfied.
【請求項3】 回路図からプリント基板レイアウト図が
所定の条件に従って適正に生成されているか否かを検証
する図面検証システムにおいて、 プリント基板レイアウト図を示すデータを記憶する第1
の記憶手段と、 回路図からプリント基板レイアウト図を生成する際の所
定の条件を示すデータを記憶する第2の記憶手段と、 前記第1の記憶手段に記憶されたプリント基板レイアウ
ト図を示すデータが、前記第2の記憶手段に記憶された
所定の条件を示すデータに適合するか否かを判定する判
定手段とを有することを特徴とする図面検証システム。
3. A drawing verification system for verifying whether or not a printed circuit board layout diagram is properly generated from a circuit diagram according to predetermined conditions, wherein a data indicating the printed circuit board layout diagram is stored.
Storage means for storing data indicating predetermined conditions when generating a printed circuit board layout diagram from a circuit diagram; and data indicating a printed circuit board layout chart stored in the first storage means. Determining means for determining whether or not the data indicates predetermined conditions stored in the second storage means.
【請求項4】 請求項3に記載の図面検証システムにお
いて、 前記第2の記憶手段は、前記第1の記憶手段に記憶され
たプリント基板レイアウト図を示すデータの属性に応じ
て2次元以上の次元を備えたマトリックス表と前記マト
リックス表の各セルにそれぞれ対応して設定された所定
の条件を記憶したルールブックとを有し、 前記判定手段は、前記第1の記憶手段に記憶されたプリ
ント基板レイアウト図を示すデータの属性に基づいて、
前記第2の記憶手段のマトリックス表のセルを決定し、
前記第1の記憶手段に記憶されたプリント基板レイアウ
ト図を示すデータが、前記決定されたセルに対応した前
記ルールブックに記憶された所定の条件に適合するか否
かを判定することを特徴とする図面検証システム。
4. The drawing verification system according to claim 3, wherein said second storage means has two or more dimensions according to an attribute of data indicating a printed circuit board layout diagram stored in said first storage means. A matrix table having dimensions and a rule book storing predetermined conditions set corresponding to each cell of the matrix table, wherein the determination unit includes a print unit stored in the first storage unit. Based on the attributes of the data showing the board layout diagram,
Determining cells of a matrix table of the second storage means;
Determining whether or not the data indicating the printed circuit board layout diagram stored in the first storage unit meets predetermined conditions stored in the rule book corresponding to the determined cell. Drawing verification system.
JP9013044A 1997-01-08 1997-01-08 Drawing verification system Pending JPH10198708A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9013044A JPH10198708A (en) 1997-01-08 1997-01-08 Drawing verification system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9013044A JPH10198708A (en) 1997-01-08 1997-01-08 Drawing verification system

Publications (1)

Publication Number Publication Date
JPH10198708A true JPH10198708A (en) 1998-07-31

Family

ID=11822128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9013044A Pending JPH10198708A (en) 1997-01-08 1997-01-08 Drawing verification system

Country Status (1)

Country Link
JP (1) JPH10198708A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6968515B2 (en) 2000-11-21 2005-11-22 Nec Electronics Corporation Semiconductor circuit designing apparatus and a semiconductor circuit designing method in which the number of steps in a circuit design and a layout design is reduced
WO2006033159A1 (en) * 2004-09-24 2006-03-30 Fujitsu Limited Program, method, and apparatus for assisting creation of business model chart
JP2010257098A (en) * 2009-04-23 2010-11-11 Nec Informatec Systems Ltd System, method and program for checking design rule

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6968515B2 (en) 2000-11-21 2005-11-22 Nec Electronics Corporation Semiconductor circuit designing apparatus and a semiconductor circuit designing method in which the number of steps in a circuit design and a layout design is reduced
WO2006033159A1 (en) * 2004-09-24 2006-03-30 Fujitsu Limited Program, method, and apparatus for assisting creation of business model chart
JP2010257098A (en) * 2009-04-23 2010-11-11 Nec Informatec Systems Ltd System, method and program for checking design rule
US8516431B2 (en) 2009-04-23 2013-08-20 Nec Informatec Systems, Ltd. Rule check system, design rule check method and design rule check program

Similar Documents

Publication Publication Date Title
US6289254B1 (en) Parts selection apparatus and parts selection system with CAD function
JPH01131963A (en) Automatic generating system for configuration connecting constitution
CN109918394A (en) Data query method, system, computer installation and computer readable storage medium
CN117195818B (en) Power supply design command generation method and device, electronic equipment and storage medium
CN114297739A (en) Identification processing method and device for layout verification, server and storage medium
TWI262411B (en) Integrated circuit design system
JPH10198708A (en) Drawing verification system
US9858374B1 (en) Method and system for displaying waveform results directly on a schematic
JP2998674B2 (en) Document creation support device for design work
JPH05128186A (en) Part number integrated modification processing system for circuit diagram
JP2969423B2 (en) Communication system between graphics display and text file display in CAD system
JP2002117089A (en) Design method for logic circuit
JPH01133176A (en) Logical circuit block segmenting system
JPH0827808B2 (en) Test data editing device
JPH0778190A (en) Supporting device for circuit design
JP2009245215A (en) Cad system and cad program
JPH0612556B2 (en) Circuit expression text creation system
JPH0636175B2 (en) CAD device with test data editing function
JPH0415873A (en) Control method for test pattern for logical circuit simulation
JPH0827806B2 (en) Test data editing device
JPH0468472A (en) Logical diagram input device
JP2003006268A (en) Layout inspection method and layout inspection apparatus
JPH04205566A (en) Verifying device for data designing mask pattern of semiconductor integrated circuit
JPH0620005A (en) Computer aided design system
JPH02236673A (en) Logical circuit diagram verifying device