JPH10191177A

JPH10191177A - 撮像素子の駆動制御方法、撮像装置、撮像制御装置及び撮像システム

Info

Publication number: JPH10191177A
Application number: JP9303128A
Authority: JP
Inventors: Hiroshi Fukui; 博福井
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-11-05
Filing date: 1997-11-05
Publication date: 1998-07-21
Anticipated expiration: 2017-11-05
Also published as: JP4161392B2

Abstract

(57)【要約】【課題】トリガ信号に同期した高速のランダムシャッ
タによる撮像動作を行い、所定の撮像範囲の有効電荷を
撮像信号として得ることができるようにした撮像素子の
駆動制御方法、撮像装置、撮像制御装置及び撮像システ
ムを提供する。【解決手段】撮像制御装置２０は、撮像装置１０に出
力する被写体の撮像を指定するトリガ信号のパルス幅を
可変設定するパルス幅可変設定部２７を備え、パルス幅
可変設定部２７により設定されたパルス幅のトリガ信号
ＭＴＲＩＧに基づいて上記撮像装置１０を制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば高速で移動
する物体を撮像する、主にファクトリーオートメーショ
ン(FA: Factory Automation)用として用いられるカメラ
装置等に適用される撮像素子の駆動制御方法、撮像装
置、撮像制御装置及び撮像システムに関する。

【０００２】

【従来の技術】本件出願人は、インターライントランス
ファ(IT: Interline Transfer)型の固体撮像素子（ＣＣ
Ｄイメージセンサ）の有効電荷蓄積時間を制御すること
により、メカニカルなアイリスを用いることなく露光時
間調節を行う電子シャッタ機能を有する撮像装置を特開
平４−１１９７７６号において提案している。

【０００３】この撮像装置では、図２０の（Ａ）に示す
垂直ブランキング信号ＶＢがローレベルとなる垂直ブラ
ンキング期間ＶＢＬＫに出力される図２０の（Ｂ）に示
すセンサゲート信号ＳＧにより、ＣＣＤイメージセンサ
の光電変換部の各画素に蓄積された電荷を垂直転送部に
読み出す。上記ＣＣＤイメージセンサの電荷蓄積時間
は、図２０の（Ｃ）に示すリセット信号ＲＴにより制御
されており、該ＣＣＤイメージセンサはこのリセット信
号ＲＴが供給されると画素に蓄積された電荷をオーバー
フロードレインに掃き捨てるようになっている。

【０００４】このため、上記リセット信号ＲＴが１水平
期間（１Ｈ）毎に供給されている間（電荷掃き捨て期間
ＴＩ）は、上記ＣＣＤイメージセンサには有効電荷が蓄
積されない。したがって、上記ＣＣＤイメージセンサに
供給する上記リセット信号ＲＴを停止したときから、該
ＣＣＤイメージセンサの光電変換部に有効電荷が蓄積さ
れることとなり、上記リセット信号ＲＴを停止するタイ
ミングを制御することにより、有効電荷蓄積時間ＴＥ、
すなわち、シャッタ速度を制御することができる。

【０００５】上記撮像装置は、このような電子シャッタ
機能を用いることにより、被写体の動きに応じて上記シ
ャッタ速度を可変することができるため、特に高速移動
体における画像の取り込みに有利である。

【０００６】ここで、例えばファクトリーオートメーシ
ョン(FA: Factory Automation)用の撮像装置として、例
えば図２１に示すような構成により、移動する物体の撮
像を行う撮像装置が知られている。この撮像装置では、
移動路２０１上を移動する物体２０２が撮像部２０３の
前に移動してくると、これを物体検出部２０４が検出
し、図２２の（Ａ）のタイミングｔ１１に立ち下がって
ローレベルになるトリガ信号ＴＲＩＧをシャッタ信号発
生回路２０５及び同期信号発生回路２０８に供給する。

【０００７】上記シャッタ信号発生回路２０５は、上記
トリガ信号ＴＲＩＧが供給されると、図２２の（Ｂ）に
示すように、上記トリガ信号ＴＲＩＧの立下がりタイミ
ングｔ１１で立ち上がるシャッタコントロール信号ＳＴ
ＣをＣＣＤ制御回路２０６に供給する。

【０００８】上記ＣＣＤ制御回路２０６は、上記ＣＣＤ
イメージセンサ２０７の光電変換部に蓄積された電荷を
オーバーフロードレインに掃き捨てるためのリセット信
号ＲＴを供給しており、上記トリガ信号ＴＲＩＧが供給
されると、上記ＣＣＤイメージセンサ２０７へのリセッ
ト信号ＲＴの供給を停止する。これにより、上記ＣＣＤ
イメージセンサ２０７の光電変換部の各画素に有効電荷
の蓄積が開始される。

【０００９】上記ＣＣＤ制御回路２０６には、同期信号
発生回路２０７から図２２の（Ｃ）に示すようにタイミ
ングｔ１１〜タイミングｔ１２の期間中ローレベルとな
る垂直同期信号ＶＤ及び図２２の（Ｄ）に示す水平同期
信号ＨＤが供給されている。上記ＣＣＤ制御回路２０５
は、上記シャッタコントロール信号ＳＴＣが供給される
と、図２２の（Ｃ）に示す垂直同期信号ＶＤの立ち下が
るタイミングｔ１１から、図２２の（Ｄ）に示す水平同
期信号ＨＤのパルス数を９発カウントした後、マスタク
ロックを所定数カウントしてから図２２の（Ｅ）に示す
タイミングｔ１３で立ち上がるセンサゲート信号ＳＧを
上記ＣＣＤイメージセンサ２０６に供給する。

【００１０】これにより、上記図２２の（Ｂ）に示すタ
イミングｔ１１で立ち上がるシャッタコントロール信号
ＳＴＣが上記ＣＣＤイメージセンサ２０７に供給されて
から、図２２の（Ｅ）に示すタイミングｔ１３で立ち上
がる上記センサゲート信号ＳＧが上記ＣＣＤイメージセ
ンサ２０７に供給されるまでの間、撮像レンズ２０９を
介して照射される撮像光に応じた電荷が該ＣＣＤイメー
ジセンサ２０７に蓄積されることとなり、このタイミン
グｔ１１〜タイミングｔ１３の間が有効電荷蓄積時間Ｔ
Ｅとなる。

【００１１】なお、図２２の（Ｆ）は、垂直ブランキン
グ期間ＶＢＬＫを示す。

【００１２】上記ＣＣＤイメージセンサ２０６から読み
出された電荷は、撮像信号として信号処理回路２１０に
供給される。上記信号処理回路２１０は、上記撮像信号
に同期信号を付加する等の信号処理を施し、これをビデ
オ信号として出力端子２１１を介して出力する。この出
力端子２１０を介して出力されるビデオ信号は、例えば
モニタに供給される。これにより、上記物体２０２を移
動させた場合における該物体２０２の状態を分析するこ
とができる。

【００１３】このように、この撮像装置では、物体検出
部２０４から供給されるトリガ信号ＴＲＩＧに応じて垂
直同期信号ＶＤを生成するとともに有効電荷の蓄積を開
始することにより、移動する物体２０２を撮像するよう
になっている。

【００１４】ところで、移動する物体の撮像を行う撮像
装置は、主としてＦＡ用として用いられているため、上
記図２１に示した物体２０２を高速で移動させ、例えば
１／１００００秒等の高速シャッタにより撮像を行いた
い場合がある。

【００１５】しかし、上記撮像装置では、センサゲート
信号ＳＧの出力タイミングがＣＣＤイメージセンサの画
素配列に基づいて予め設定され固定されており、例えば
垂直同期信号ＶＤの立ち下がりから水平同期信号ＨＤの
パルス数を９発カウントした後、クロックを所定数カウ
ントしたタイミングでセンサゲート信号ＳＧをＣＣＤイ
メージセンサに供給するようになっている。したがっ
て、トリガ信号ＴＲＩＧから垂直同期信号ＶＤを生成し
て撮像動作を行う上記撮像装置では、上記垂直同期信号
ＶＤの立ち下がりのタイミングから上記センサゲート信
号ＳＧが出力されるタイミングまでの時間以下には有効
電荷蓄積時間ＴＥを短縮することができず、１／１００
００秒等の高速シャッタによる撮像を行うことはできな
かった。

【００１６】また、画像処理機器を使用して、撮像装置
からのビデオ信号に画像処理を行いたい場合がある。一
般に画像処理機器は所定の同期信号を基準として動作す
るようになっている。このため、例えば複数の撮像装
置、映像記録再生装置等からのビデオ信号を合成する場
合などに、基準となる同期信号に同期したビデオ信号を
画像処理機器に供給する必要がある。

【００１７】このような場合、撮像装置は、任意のタイ
ミングで、例えば図２３の（Ａ）に示すように、トリガ
信号ＴＲＩＧが供給されると、所定の有効電荷蓄積時間
すなわち露光時間の後に、図２３の（Ｂ）に示すセンサ
ゲート信号ＳＧをＣＣＤイメージセンサに供給し、光電
変換部の各画素に蓄積した電荷を垂直転送部に読み出す
と同時に、垂直同期信号Ｖ−ＳＹＮＣを発生し、図２３
の（Ｃ）に示すように、発生した垂直同期信号Ｖ−ＳＹ
ＮＣに同期させて垂直転送部に読み出した電荷を撮像信
号ＶＩＤＥＯとして水平転送部を介して出力する。この
撮像装置では、図２４の（Ａ）に示すように、任意のタ
イミングすなわちランダムに供給されるトリガ信号ＴＲ
ＩＧに応じて、ランダムな間隔で図２４の（Ｂ）に示す
ようにビデオ信号ＶＩＤＥＯが出力されるため、一定周
期で垂直同期信号Ｖ−ＳＹＮＣを出力することができな
い。

【００１８】あるいは、この撮像装置は、例えば図２５
（Ｃ）に示すように、一定の周期の垂直同期信号Ｖ−Ｓ
ＹＮＣを発生しておき、図２５の（Ａ）に示すトリガ信
号ＴＲＩＧが供給されると、所定の露光時間の後に、図
２５の（Ｂ）に示すセンサゲート信号ＳＧをＣＣＤイメ
ージセンサに供給し、光電変換部の各画素に蓄積した電
荷を垂直転送部に読み出すと同時に、今まで発生してい
た垂直同期信号Ｖ−ＳＹＮＣと異なり、トリガ信号ＴＲ
ＩＧに基づくタイミングで垂直同期信号Ｖ−ＳＹＮＣを
発生するようになっている。

【００１９】

【発明が解決しようとする課題】ところで、このような
撮像装置からのビデオ信号を用いて処理を行う例えばフ
レームメモリ，モニタ等のビデオ処理機器では、その動
作を供給されるビデオ信号に同期させることが要求され
る。しかし、これらのビデオ処理機器においては、ラン
ダム周期の同期信号に同期させることは技術的に非常に
難しく一般的には行われていない。

【００２０】そこで、本発明の目的は、トリガ信号に同
期した高速のランダムシャッタによる撮像動作を行い、
所定の撮像範囲の有効電荷を撮像信号として得ることが
できるようにした撮像素子の駆動制御方法、撮像装置、
撮像制御装置及び撮像システムを提供することにある。

【００２１】また、本発明に他の目的は、任意の画像範
囲の撮像信号を得ることができるようにした撮像素子の
駆動制御方法、撮像装置、撮像制御装置及び撮像システ
ムを提供することにある。

【００２２】

【課題を解決するための手段】本発明では、それぞれ入
射された光量に応じた電荷を発生して蓄積する複数の受
光素子がマトリクス状に配置された受光部と、上記受光
部の各受光素子から読み出された電荷を転送する垂直転
送部と、上記垂直転送部を介して転送された電荷を出力
する水平転送部とを有するインターライントランスファ
型固体撮像素子の駆動制御を行うに当たり、第１のトリ
ガ信号に基づいて、ユーザにより可変設定可能なパルス
幅を有する第２のトリガ信号を生成する。上記第２のト
リガ信号の前縁のタイミングである第１のタイミングに
基づく第２のタイミングで、上記複数の受光素子に蓄積
された電荷を全て無効電荷として排除し、上記第２のタ
イミングから所定時間後の第３のタイミングで上記複数
の受光素子に蓄積された電荷を上記垂直転送部に読み出
す。上記第３のタイミングから第４のタイミングまでの
第１の期間に亘って、上記垂直転送部に転送された電荷
を第１の転送速度で垂直転送する。そして、上記第４の
タイミングから上記第２のトリガ信号の後縁に基づく第
５のタイミングまでの第２の期間に亘って、上記垂直転
送部の電荷を第１の転送速度よりも遅い第２の転送速度
で垂直転送することにより、上記第２の期間に上記水平
転送部に供給される電荷を有効電荷として上記水平転送
部から出力させる。これにより、インターライントラン
スファ型固体撮像素子の電子シャッタ機能を利用して、
第１のトリガ信号に同期した高速のランダムシャッタに
よる撮像動作を行い、第２のトリガ信号のパルス幅で決
定される画像範囲の有効電荷を撮像信号として得ること
ができる。

【００２３】すなわち、本発明は、それぞれ入射された
光量に応じた電荷を発生して蓄積する複数の受光素子が
マトリクス状に配置された受光部と、上記受光部の各受
光素子から読み出された電荷を転送する垂直転送部と、
上記垂直転送部を介して転送された電荷を出力する水平
転送部とを有するインターライントランスファ型固体撮
像素子の駆動制御方法であって、第１のトリガ信号に基
づいて、ユーザにより可変設定可能なパルス幅を有する
第２のトリガ信号を生成し、上記第２のトリガ信号の前
縁のタイミングである第１のタイミングに基づく第２の
タイミングで、上記複数の受光素子に蓄積された電荷を
全て無効電荷として排除し、上記第２のタイミングから
所定時間後の第３のタイミングで上記複数の受光素子に
蓄積された電荷を上記垂直転送部に読み出し、上記第３
のタイミングから第４のタイミングまでの第１の期間に
亘って、上記垂直転送部に転送された電荷を第１の転送
速度で垂直転送し、上記第４のタイミングから上記第２
のトリガ信号の後縁に基づく第５のタイミングまでの第
２の期間に亘って、上記垂直転送部の電荷を第１の転送
速度よりも遅い第２の転送速度で垂直転送することによ
り、上記第２の期間に上記水平転送部に供給される電荷
を有効電荷として上記水平転送部から出力させることを
特徴とする。本発明に係る撮像素子の駆動制御方法で
は、例えば、上記第２のトリガ信号のパルス幅の設定に
より、有効電荷として出力する画像範囲を変更する。

【００２４】本発明に係る撮像装置は、それぞれ入射さ
れた光量に応じた電荷を発生して蓄積する複数の受光素
子がマトリクス状に配置された受光部と、上記受光部の
各受光素子から読み出された電荷を転送する垂直転送部
と、上記垂直転送部を介して転送された電荷を出力する
水平転送部とを備えたインターライントランスファ型固
体撮像素子と、第１のトリガ信号に基づいて、ユーザに
より可変設定可能なパルス幅を有する第２のトリガ信号
を生成するパルス幅調整手段と、上記第２のトリガ信号
の前縁のタイミングである第１のタイミングに基づく第
２のタイミングで、上記複数の受光素子に蓄積された電
荷を全て無効電荷として排除し、上記第２のタイミング
から所定時間後の第３のタイミングで上記複数の受光素
子に蓄積された電荷を上記垂直転送部に読み出し、上記
第３のタイミングから第４のタイミングまでの第１の期
間に亘って、上記垂直転送部に転送された電荷を第１の
転送速度で垂直転送し、上記第４のタイミングから上記
第２のトリガ信号の後縁に基づく第５のタイミングまで
の第２の期間に亘って、上記垂直転送部の電荷を第１の
転送速度よりも遅い第２の転送速度で垂直転送すること
により、上記第２の期間に上記水平転送部に供給される
電荷を有効電荷として上記水平転送部から出力するよう
に上記インターライントランスファ型固体撮像素子を制
御する駆動制御手段とを備えたことを特徴とする。

【００２５】本発明に係る撮像装置において、上記駆動
制御手段は、例えば、標準テレビジョン方式に準拠した
標準垂直同期信号及び標準水平同期信号を生成し、上記
標準水平同期信号を上記インターライントランスファ型
固体撮像素子に出力する標準同期信号発生手段と、上記
第２のトリガ信号の前縁のタイミングを基準とした第２
のタイミングを与えるサブ垂直同期信号を発生し、上記
サブ垂直同期信号を上記インターライントランスファ型
固体撮像素子に出力するサブ同期信号発生手段と、上記
標準水平同期信号よりも周波数が高い高速水平同期信号
を上記第１の期間に亘って発生し、上記インターライン
トランスファ型固体撮像素子に出力する高速水平同期信
号発生手段を備える。また、上記サブ同期信号発生手段
は、例えば、上記第１のタイミングと同じ第２のタイミ
ングを与えるサブ垂直同期信号を発生する。

【００２６】また、本発明は、それぞれ入射された光量
に応じた電荷を発生して蓄積する複数の受光素子がマト
リクス状に配置された受光部と、上記受光部の各受光素
子から読み出された有効電荷を転送する垂直転送部と、
上記垂直転送部を介して転送された有効電荷を出力する
水平転送部とを有するインターライントランスファ型固
体撮像素子と、上記有効電荷に基づく撮像信号を出力す
る撮像手段とを備える撮像装置を制御する撮像制御装置
であって、第１のトリガ信号に基づいて、ユーザにより
可変設定可能なパルス幅を有する第２のトリガ信号を生
成して上記撮像装置に供給するパルス幅調整手段と、上
記第２のトリガ信号の前縁のタイミングである第１のタ
イミングに基づく第２のタイミングで、上記複数の受光
素子に蓄積された電荷を全て無効電荷として排除し、上
記第２のタイミングから所定時間後の第３のタイミング
で上記複数の受光素子に蓄積された電荷を上記垂直転送
部に読み出し、上記第３のタイミングから第４のタイミ
ングまでの第１の期間に亘って、上記垂直転送部に転送
された電荷を第１の転送速度で垂直転送し、上記第４の
タイミングから上記第２のトリガ信号の後縁に基づく第
５のタイミングまでの第２の期間に亘って、上記垂直転
送部の電荷を第１の転送速度よりも遅い第２の転送速度
で垂直転送することにより、上記第２の期間に上記水平
転送部に供給される電荷を有効電荷として上記水平転送
部から出力するように上記インターライントランスファ
型固体撮像素子を制御する駆動制御手段とを備えたこと
を特徴とする。

【００２７】本発明に係る撮像制御装置において、上記
駆動制御手段は、例えば、標準テレビジョン方式に準拠
した標準垂直同期信号及び標準水平同期信号を生成し、
上記標準水平同期信号を上記撮像装置に出力する標準同
期信号発生手段と、上記第２のトリガ信号の前縁のタイ
ミングを基準とした第２のタイミングを与えるサブ垂直
同期信号を発生し、上記サブ垂直同期信号を上記撮像装
置に出力するサブ同期信号発生手段と、上記標準水平同
期信号よりも周波数が高い高速水平同期信号を上記第１
の期間に亘って発生し、上記撮像装置に出力する高速水
平同期信号発生手段を備える。また、上記サブ同期信号
発生手段は、上記第１のタイミングと同じ第２のタイミ
ングを与えるサブ垂直同期信号を発生する。また、本発
明に係る撮像制御装置は、例えば、上記撮像装置から出
力された上記撮像信号を一時的に記憶する記憶手段と、
上記撮像信号を上記第２のトリガ信号に応じて上記記憶
手段に記憶するとともに、上記記憶手段に記憶された撮
像信号を上記記憶手段から読み出し静止画像信号として
出力する出力制御手段を設けてもよい。

【００２８】本発明に係る撮像システムは、それぞれ入
射された光量に応じた電荷を発生して蓄積する複数の受
光素子がマトリクス状に配置された受光部と、上記受光
部の各受光素子から読み出された有効電荷を転送する垂
直転送部と、上記垂直転送部を介して転送された有効電
荷を出力する水平転送部とを有するインターライントラ
ンスファ型固体撮像素子と、上記有効電荷に基づく撮像
信号を出力する撮像手段とを備える撮像装置と、第１の
トリガ信号に基づいて、ユーザにより可変設定可能なパ
ルス幅を有する第２のトリガ信号を生成して上記撮像装
置に供給するパルス幅調整手段と、上記第２のトリガ信
号の前縁のタイミングである第１のタイミングに基づく
第２のタイミングで、上記複数の受光素子に蓄積された
電荷を全て無効電荷として排除し、上記第２のタイミン
グから所定時間後の第３のタイミングで上記複数の受光
素子に蓄積された電荷を上記垂直転送部に読み出し、上
記第３のタイミングから第４のタイミングまでの第１の
期間に亘って、上記垂直転送部に転送された電荷を第１
の転送速度で垂直転送し、上記第４のタイミングから上
記第２のトリガ信号の後縁に基づく第５のタイミングま
での第２の期間に亘って、上記垂直転送部の電荷を第１
の転送速度よりも遅い第２の転送速度で垂直転送するこ
とにより、上記第２の期間に上記水平転送部に供給され
る電荷を有効電荷として上記水平転送部から出力するよ
うに上記インターライントランスファ型固体撮像素子を
制御する駆動制御手段とを備えた撮像制御装置とからな
ることを特徴とする。

【００２９】本発明に係る撮像システムにおいて、上記
駆動制御手段は、例えば、標準テレビジョン方式に準拠
した標準垂直同期信号及び標準水平同期信号を生成し、
上記標準水平同期信号を上記撮像装置に出力する標準同
期信号発生手段と、上記第２のトリガ信号の前縁のタイ
ミングを基準とした第２のタイミングを与えるサブ垂直
同期信号を発生し、上記サブ垂直同期信号を上記撮像装
置に出力するサブ同期信号発生手段と、上記標準水平同
期信号よりも周波数が高い高速水平同期信号を上記第１
の期間に亘って発生し、上記撮像装置に出力する高速水
平同期信号発生手段を備える。また、上記サブ同期信号
発生手段は、例えば、上記第１のタイミングと同じ第２
のタイミングを与えるサブ垂直同期信号を発生する。

【００３０】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。

【００３１】本発明に係る撮像システムは、例えば図１
に示すように構成される。この撮像システムは、ベルト
コンベア等からなる移送路１により移送される被検体２
を検出する物体センサ３の検出出力に基づいて、上記被
検体２を撮像装置１０により撮像して静止画として取り
込む撮像システムであって、上記物体センサ３の検出出
力に応じて上記撮像装置１０の動作制御を行って該撮像
装置１０からのビデオ信号を静止画像信号としてメモリ
２１に取り込む撮像制御装置２０と、上記撮像装置１０
からのビデオ信号が上記メモリ２１を介して静止画像信
号として供給される画像処理装置３０とを有する。

【００３２】この撮像システムにおいて、物体センサ３
は、移送路１により移送される被検体２を検出し、被検
体２が該物体センサ３の前面に到達したときに、トリガ
信号ＴＲＩＧを発生し、このトリガ信号ＴＲＩＧを上記
撮像制御装置２０に供給する。

【００３３】また、上記撮像装置１０は、図２に示すよ
うに、上記撮像制御装置２０から端子Ｃ１，Ｃ２を介し
て外部同期信号ＥＸＴ−ＶＤ，ＥＸＴ−ＨＤが供給され
る同期信号発生部１１Ａと、上記撮像制御装置２０から
端子Ｃ４を介して変調トリガ信号ＭＴＲＩＧが供給され
るサブ同期信号発生部１１Ｂ及びゲート信号発生部１２
と、このゲート信号発生部１２から供給されるゲート信
号ＧＡＴＥにより切り換え制御されるスイッチ回路１３
と、マスタクロック発生器１４から供給される約２８．
６ＭＨｚのマスタクロックＭＣＫにより動作するタイミ
ングジェネレータ１５と、このタイミングジェネレータ
１５から供給される各種タイミング信号等に応じて動作
するＣＣＤ駆動部１６により駆動されるＣＣＤイメージ
センサ１７と、このＣＣＤイメージセンサ１７による撮
像信号が相関２重サンプリング(CDS: Correlated doubl
e sampling )回路１８を介して供給されるプロセス部１
９とを備えてなる。

【００３４】上記ＣＣＤイメージセンサ１７は、図３に
示すような構造のインターライントランスファ(IT: Int
erline Transfer)型のＣＣＤイメージセンサであって、
奇数フィールドの各画素に相当する受光部Ｓ_ODD と偶数
フィールドの各画素に相当する受光部Ｓ_EVENと、各受光
部Ｓ_ODD，Ｓ_EVENに蓄積された電荷が読み出される垂直
転送部Ｖ_REGと、上記垂直転送部Ｖ_REG に読み出された
電荷を１水平ライン単位の撮像信号として出力する水平
転送部Ｈ_REG とから成り、受光部Ｓ_ODD ，Ｓ_EVENの下方
に形成された図示しないサブストレートの電位を制御す
ることにより、各受光部Ｓ_ODD ，Ｓ_EVENに蓄積された電
荷をそのサブストレートに掃き捨てて、電荷蓄積時間を
制御するようにした電子シャッタ機能を有する。

【００３５】上記同期信号発生部１１Ａは、上記タイミ
ングジェネレータ１５からマスタクロックＭＣＫを１／
２に分周した約１４．３ＭＨｚのクロックＣＬが供給さ
れており、このクロックＣＬに基づいて動作して、内部
信号ＶＤ，ＨＤを発生すると共に、上記クロックＣＬを
１／４に分周して周波数が約３．５ＭＨｚのＣＬ／４信
号を発生するようになっている。この同期信号発生部１
１Ａは、外部同期が可能な構成のもので、上記端子Ｃ
１，Ｃ２に外部同期信号ＥＸＴ−ＶＤ，ＥＸＴ−ＨＤが
供給されているときには、上記外部同期信号ＥＸＴ−Ｖ
Ｄ，ＥＸＴ−ＨＤに同期した内部同期信号ＶＤ，ＨＤを
発生する。そして、この同期信号発生部１１Ａに発生さ
れた内部同期信号ＶＤ，ＨＤ及びＣＬ／４信号が上記サ
ブ同期信号発生部１１Ｂに供給されている。さらに、上
記内部同期信号ＶＤ，ＨＤは、上記ゲート信号発生部１
２及びプロセス部１９に供給されている。

【００３６】また、上記サブ同期信号発生部１１Ｂは、
図４の（Ａ）に示すようなトリガ信号ＴＲＩＧのパルス
幅を可変することにより得られる例えば図４の（Ｂ）に
示すような変調トリガ信号ＭＴＲＩＧが上記端子Ｃ４に
供給される。このサブ同期信号発生部１１Ｂでは、上記
端子Ｃ４に供給される変調トリガ信号ＭＴＲＩＧの立ち
上がりタイミングｔ１を基準にして図４の（Ｄ）に示す
ような変調垂直同期信号ＴＧ−ＶＤを生成し、この変調
垂直同期信号ＴＧ−ＶＤに基づいて予め設定されたシャ
ッタ速度に応じた期間Ｔ１だけ図４の（Ｃ）に示すよう
に電子シャッタ制御信号Ｘ−ＳＵＢを停止するととも
に、上記期間Ｔ１経過後に所定の期間Ｔ２だけ上記ＣＬ
／４信号とし、上記各期間Ｔ１，Ｔ２以外は標準テレビ
ジョン方式に準拠する内部水平同期信号ＨＤとした変調
水平同期信号ＴＧ−ＨＤを生成する。

【００３７】そして、このサブ同期信号発生部１１Ｂに
より発生された変調垂直同期信号ＴＧ−ＶＤは上記タイ
ミングジェネレータ１５に供給され、また、上記変調水
平同期信号ＴＧ−ＨＤは上記スイッチ回路１３に供給さ
れ、さらに、電子シャッタ制御信号Ｘ−ＳＵＢは上記Ｃ
ＣＤ駆動部１６に供給されている。

【００３８】また、上記ゲート信号発生部１２は、上記
端子Ｃ４に供給される変調トリガ信号ＭＴＲＩＧの立ち
上がりエッジのタイミングｔ１を基準にして、内部水平
同期信号ＨＤを１６個カウントした１６Ｈ期間経過後
に、上記期間Ｔ２中の所定の期間Ｔ３（ここでは２１Ｈ
期間）だけ論理「Ｈ」となる図４の（Ｆ）に示すような
ゲート信号ＧＡＴＥを発生する。そして、このゲート信
号発生部１２で発生されたゲート信号ＧＡＴＥは、上記
スイッチ回路１３に供給されている。

【００３９】また、上記スイッチ回路１３は、上記撮像
制御装置２０から端子Ｃ４を介して標準テレビジョン方
式における水平同期周波数ｆ_Hの２〜７倍の周波数を有
する高速水平同期信号Ｈｉ−ＨＤが供給されており、上
記ゲート信号ＧＡＴＥが論理「Ｈ」となる期間Ｔ３だけ
上記高速水平同期信号Ｈｉ−ＨＤを選択し、また、上記
期間Ｔ３以外の期間は上記サブ同期信号発生部１１Ｂか
ら供給される変調水平同期信号ＴＧ−ＨＤを選択するよ
うになっている。このスイッチ回路１３により選択され
た上記高速水平同期信号Ｈｉ−ＨＤ及び変調水平同期信
号ＴＧ−ＨＤからなる図４の（Ｇ）に示すような変調水
平同期信号ＴＧ−ＨＤ’が上記タイミングジェネレータ
１５に供給されている。

【００４０】また、上記タイミングジェネレータ１５
は、上記サブ同期信号発生部１１Ｂから供給される変調
垂直同期信号ＴＧ−ＶＤと上記スイッチ回路１３により
選択された上記高速水平同期信号Ｈｉ−ＨＤ及び変調水
平同期信号ＴＧ−ＨＤに基づいて、上記ＣＣＤイメージ
センサ１７の駆動に必要な各種タイミング信号を生成し
て上記ＣＣＤ駆動部１６に供給する。

【００４１】また、上記ＣＣＤ駆動部１６は、上記各種
タイミング信号や電子シャッタ制御信号Ｘ−ＳＵＢに基
づいて図４の（Ｅ）に示すセンサゲート信号ＳＧやリセ
ット信号、水平転送パルス、垂直転送パルス等の駆動パ
ルスを生成して、上記ＣＣＤイメージセンサ１７を駆動
する。

【００４２】また、上記ＣＤＳ回路１８は、上記ＣＣＤ
イメージセンサ１７から２ライン同時読み出しされた撮
像信号に対して、タイミングジェネレータ１５から供給
されるサンプリングパルスに基づいていわゆる相関２重
サンプリングを行って、撮像信号の情報成分を取り出す
とともに、撮像信号に含まれているリセットノイズ等の
雑音を除去する。

【００４３】そして、上記プロセス部１９では、上記Ｃ
ＤＳ回路１８から供給された撮像信号にガンマ補正など
の所定の処理を施す。このプロセス部１９から出力され
る図４の（Ｈ）に示すようなビデオ信号ＶＩＤＥＯが端
子Ｃ５を介して上記撮像制御装置２０に供給される。

【００４４】上記撮像制御装置２０は、上記撮像装置１
０により得られたビデオ信号ＶＩＤＥＯが端子Ｃ５１を
介して供給されるメモリ２１と、このメモリ２１に対す
るデータの書き込み／読み出しを制御するメモリコント
ローラ２２を備える。また、この撮像制御装置２０は、
同期信号発生部２３、サブ同期信号発生部２４、高速水
平同期信号発生部２５、マスタクロック発生器２６及び
パルス幅可変設定部２７を備え、上記物体センサ３の検
出出力として得られたトリガ信号ＴＲＩＧが端子Ｃ２０
を介して上記パルス幅可変設定部２７に供給されるよう
になっている。このパルス幅可変設定部２７は、上記端
子Ｃ２０に供給されたトリガ信号ＴＲＩＧのパルス幅を
任意に可変設定するもので、その具体的な構成例を図５
に示すように、モノマルチバイブレータ２７Ａと、この
モノマルチバイブレータ２７Ａに接続された半固定抵抗
器２７ａとコンデンサ２７ｂによる時定数回路２７Ｂと
からなる。このパルス幅可変設定部２７は、モノマルチ
バイブレータ２７Ａが上記物体センサ３からのトリガ信
号ＴＲＩＧによりトリガされることにより、図６に示す
ように、時定数回路２７Ｂの時定数に応じたパルス幅Ｗ
の変調トリガパルス信号ＭＴＲＩＧを生成する。上記時
定数回路２７Ｂの時定数に応じた変調トリガ信号ＭＴＲ
ＩＧのパルス幅Ｗは、半固定抵抗器２７ａにより連続的
に可変設定できるようになっている。

【００４５】そして、上記変調トリガ信号ＭＴＲＩＧが
上記メモリコントローラ２２及びサブ同期信号発生部２
４に供給されると共に端子Ｃ４１から上記撮像装置１０
に供給されるようになっている。

【００４６】この撮像制御装置２０において、上記同期
信号発生部２３は、マスタクロック発生器２６から供給
される約２８．６ＭＨｚのマスタクロックＭＣＫに基づ
いて同期信号ＶＤ，ＨＤと、この水平同期信号ＨＤの２
倍の周波数の２ＦＨ信号及び上記マスタクロックＭＣＫ
を１／４に分周したＣＬ／４信号を発生する。この同期
信号発生部２３により発生された同期信号ＶＤ，ＨＤが
上記メモリコントローラ２２に供給されており、また、
垂直同期信号ＶＤ及び２ＦＨ信号が上記サブ同期信号発
生部２４に供給されており、また、ＣＬ／４信号が上記
高速水平同期信号発生部２５に供給されており、さら
に、水平同期信号ＨＤが端子Ｃ２１を介して外部同期信
号ＥＸＴ−ＨＤとして上記撮像装置１０に供給されるよ
うになっている。

【００４７】また、上記サブ同期信号発生部２４は、上
記撮像装置１０に供給する外部同期信号ＥＸＴ−ＶＤを
上記変調トリガ信号ＭＴＲＩＧ、垂直同期信号ＶＤ及び
２ＦＨ信号から生成するものであって、例えば図７に示
すように構成されている。

【００４８】この図７に示すサブ同期信号発生部２４
は、上記変調トリガ信号ＭＴＲＩＧ及び２ＦＨ信号が供
給されるエッジ検出回路１００と、上記２ＦＨ信号がそ
れぞれクロック入力端子ＣＬＫに供給される第１乃至第
３のカウンタ１１１，１１２，１１３を備える。

【００４９】上記エッジ検出回路１００は、上記２ＦＨ
信号がクロック入力端子ＣＫに供給される第１及び第２
のＤ型フリップフロップ１０１，１０２と、上記第１の
Ｄ型フリップフロップ１０１の非反転出力と第２のＤ型
フリップフロップ１０２の反転出力が供給されるＮＡＮ
Ｄゲート１０３とからなり、上記変調トリガ信号ＭＴＲ
ＩＧが上記第１のＤ型フリップフロップ１０１のデータ
入力端子Ｄに供給され、この第１のＤ型フリップフロッ
プ１０１の非反転出力が上記第２のＤ型フリップフロッ
プ１０２のデータ入力端子Ｄに供給されるようになって
いる。このような構成のエッジ検出回路１００は、上記
変調トリガ信号ＭＴＲＩＧの立ち上がりエッジを検出す
る。このエッジ検出回路１００の検出出力は、上記第１
のカウンタ１１１のロード端子ＬＤに供給されると共
に、Ｄ型フリップフロップ１１４のリセット端子Ｒに供
給される。

【００５０】上記第１のカウンタ１１１は、上記２ＦＨ
信号の立ち上がりエッジでカウントアップ動作を行う４
ビットのバイナリカウンタであって、上記エッジ検出回
路１００の検出出力が上記ロード端子ＬＤに供給される
ことにより、上記変調トリガ信号ＴＲＩＧの立ち上がり
エッジ毎に［１０００］がプリセットされ、上記２ＦＨ
信号の立ち上がりエッジ毎にアップカウントして、その
キャリー出力ＲＣを上記Ｄ型フリップフロップ１１４の
クロック入力端子ＣＫに供給する。

【００５１】上記Ｄ型フリップフロップ１１４は、その
データ入力端子Ｄに論理「Ｈ」が与えられており、上記
エッジ検出回路１００の検出出力が上記リセット端子Ｒ
に供給されることにより、上記変調トリガ信号ＭＴＲＩ
Ｇの立ち上がりエッジ毎にリセットされ、上記第１のカ
ウンタ１１１のキャリー出力ＲＣをクロックとして上記
データ入力端子Ｄの論理「Ｈ」をラッチして、その非反
転出力を第２及び第３のカウンタ１１２，１１３の各制
御入力端子ＳＰＥに供給すると共に、各Ｄ型フリップフ
ロップ１１６，１１９のリセット端子Ｒに供給する。

【００５２】上記第２のカウンタ１１２は、８ビットバ
イナリのプログラマブル・ダウン・カウンタであって、
その制御入力端子ＳＰＥが論理「Ｌ」となっている期間
すなわち、上記Ｄ型フリップフロップ１１４が上記変調
トリガ信号ＭＴＲＩＧの立ち上がりエッジのタイミング
ｔ１でリセットされ、上記第１のカウンタ１１１のキャ
リー出力ＲＣにより論理「Ｈ」を出力するまでの間、上
記２ＦＨ信号の立ち上がりエッジのタイミングで［１０
００１０００］がプリセットされ、その後上記制御入力
端子ＳＰＥが論理「Ｈ」になると上記２ＦＨ信号の立ち
上がりエッジ毎にダウンカウントして、そのカウント出
力ＣＯ／ＣＺをＮＡＮＤゲートによるインバータ１１５
を介して上記Ｄ型フリップフロップ１１６のクロック入
力端子ＣＫに供給する。

【００５３】上記Ｄ型フリップフロップ１１６は、その
データ入力端子Ｄに論理「Ｈ」が与えられており、上記
Ｄ型フリップフロップ１１４の出力が上記リセット端子
Ｒに供給されることにより、上記Ｄ型フリップフロップ
１１４の出力の立ち上がりエッジ毎にリセットされ、上
記第２のカウンタ１１２のカウント出力ＣＯ／ＣＺの反
転信号をクロックとして上記データ入力端子Ｄの論理
「Ｈ」をラッチして、その反転出力をＮＡＮＤゲート１
１７の一方の入力端子に供給する。

【００５４】そして、このＮＡＮＤゲート１１７は、も
う一方の入力端子に上記Ｄ型フリップフロップ１１４の
非反転出力が供給されており、このＤ型フリップフロッ
プ１１４の非反転出力と上記Ｄ型フリップフロップ１１
６の反転出力とのＮＡＮＤ出力として、図８の（Ａ）に
示す変調トリガ信号ＭＴＲＩＧの立ち上がりエッジのタ
イミングｔ１から７Ｈ経過後に９Ｈ期間だけ論理「Ｌ」
となる図８の（Ｂ）に示すような第１の垂直同期信号Ｖ
Ｄ１を生成する。

【００５５】上記ＮＡＮＤゲート１１７の出力すなわち
上記第１の垂直同期信号ＶＤ１は、各ＮＡＮＤゲート１
２１，１２９の各一方の入力端子に供給されていると共
に、Ｄ型フリップフロップ１２８のリセット端子Ｒに供
給されている。

【００５６】また、上記第３のカウンタ１１３は、８ビ
ットバイナリのプログラマブル・ダウン・カウンタであ
って、その制御入力端子ＳＰＥが論理「Ｌ」となってい
る期間すなわち、上記Ｄ型フリップフロップ１１４が上
記変調トリガ信号ＭＴＲＩＧの立ち上がりエッジのタイ
ミングｔ１でリセットされ、上記第１のカウンタ１１１
のキャリー出力ＲＣにより論理「Ｈ」を出力するまでの
間、上記２ＦＨ信号の立ち上がりエッジのタイミングで
［１００１０１００］がプリセットされ、その後上記制
御入力端子ＳＰＥが論理「Ｈ」になると上記２ＦＨ信号
の立ち上がりエッジ毎にダウンカウントして、そのカウ
ント出力ＣＯ／ＣＺをＮＡＮＤゲートによるインバータ
１１８を介して上記Ｄ型フリップフロップ１１９のクロ
ック入力端子ＣＫに供給する。

【００５７】上記Ｄ型フリップフロップ１１９は、その
データ入力端子Ｄに論理「Ｈ」が与えられており、上記
Ｄ型フリップフロップ１１４の出力が上記リセット端子
Ｒに供給されることにより、上記Ｄ型フリップフロップ
１１４の出力の立ち上がりエッジ毎にリセットされ、上
記第３のカウンタ１１３のカウント出力ＣＯ／ＣＺの反
転信号をクロックとして上記データ入力端子Ｄの論理
「Ｈ」をラッチして、その非反転出力をモノステーブル
マルチバイブレータ１２０のトリガ端子Ａに供給する。

【００５８】上記モノステーブルマルチバイブレータ１
２０は、上記Ｄ型フリップフロップ１１９の非反転出力
でトリガされることにより、その反転出力として、図８
の（Ｃ）に示すように、変調トリガ信号ＭＴＲＩＧの立
ち上がりエッジのタイミングｔ１から２８Ｈ経過後に９
Ｈ期間だけ論理「Ｌ」となる第２の垂直同期信号ＶＤ２
を生成する。

【００５９】このモノステーブルマルチバイブレータ１
２０の反転出力すなわち上記第２の垂直同期信号ＶＤ２
は、上記ＮＡＮＤゲート１２１の他方の入力端子に供給
されると共に、Ｄ型フリップフロップ１２８のクロック
入力端子ＣＫに供給されている。

【００６０】上記ＮＡＮＤゲート１２１は、上記ＮＡＮ
Ｄゲート１１７から供給される第１の垂直同期信号ＶＤ
１と上記モノステーブルマルチバイブレータ１２０から
供給される第２の垂直同期信号ＶＤ２のＮＡＮＤ出力を
ＮＡＮＤゲートによるインバータ１２２を介して図８の
（Ｄ）に示すような信号ＶＤ’としてＮＡＮＤゲート１
２３の一方の入力端子に供給する。

【００６１】上記ＮＡＮＤゲート１２３は、その他方の
入力端子に上記変調トリガ信号ＭＴＲＩＧの立ち下がり
エッジのタイミングｔ５でトリガされるモノステーブル
マルチバイブレータ１０５から出力されるパルス信号が
供給されており、このパルス信号と上記信号ＶＤ’との
ＮＡＮＤ出力として、図８の（Ｅ）に示すような信号Ｖ
Ｄ”を生成する。このＮＡＮＤゲート１２３により生成
された信号ＶＤ”は、ＮＡＮＤゲートによるインバータ
１２４を介してＤ型フリップフロップ１２７のデータ入
力端子Ｄに供給されている。

【００６２】上記Ｄ型フリップフロップ１２７は、その
クロック入力端子ＣＫに上記２ＦＨ信号が２段のモノス
テーブルマルチバイブレータ１２５，１２６で位相調整
されてクロック信号として供給されており、このクロッ
ク信号で上記信号ＶＤ”をラッチする。

【００６３】そして、このサブ同期信号発生部２４は、
上記Ｄ型フリップフロップ１２７によるラッチ出力を外
部同期信号ＥＸＴ−ＶＤとして端子Ｃ１１を介して上記
撮像装置１０に供給する。

【００６４】さらに、このサブ同期信号発生部２４にお
いて、上記Ｄ型フリップフロップ１２８は、そのデータ
入力端子Ｄに論理「Ｈ」が与えられており、上記ＮＡＮ
Ｄゲート１１７から供給される第１の垂直同期信号ＶＤ
１の立ち上がりエッジでリセットされ、上記モノステー
ブルマルチバイブレータ１２０から供給される第２の垂
直同期信号ＶＤ２をクロックとして上記データ入力端子
Ｄの論理「Ｈ」をラッチして、その反転出力を上記ＮＡ
ＮＤゲート１２９のもう一方の入力端子に供給する。

【００６５】そして、上記ＮＡＮＤゲート１２９は、上
記ＮＡＮＤゲート１１７から供給される第１の垂直同期
信号ＶＤ１と上記Ｄ型フリップフロップ１２８の反転出
力のＮＡＮＤ出力をＮＡＮＤゲートによるインバータ１
３０を介してゲート信号ＧＡＴＥとして上記高速水平同
期信号発生部２５に供給する。上記ゲート信号ＧＡＴＥ
は、図８の（Ｆ）に示すように、上記第１の垂直同期信
号ＶＤ１の立ち上がりエッジのタイミングから上記第２
の垂直同期信号ＶＤ２の立ち上がりエッジのタイミング
までの２１Ｈの期間Ｔ３中だけ論理「Ｈ」となる。

【００６６】上記高速水平同期信号発生部２５は、上記
撮像装置１０に供給する高速水平同期信号Ｈｉ−ＨＤを
上記ＣＬ／４信号から生成するものであって、例えば図
９に示すように構成されている。

【００６７】この図９に示す高速水平同期信号発生部２
５は、上記ＣＬ／４信号がクロック入力端子ＣＬＫに供
給されるカウンタ１５１と、このカウンタ１５１のプリ
セット値を設定する設定回路１５２を備える。

【００６８】上記カウンタ１５１は、８ビットバイナリ
のプログラマブル・ダウン・カウンタであって、その制
御入力端子ＳＰＥが論理「Ｌ」となっている期間に、上
記クロック入力端子ＣＬＫに供給されるＣＬ／４信号の
立ち上がりエッジのタイミングで上記設定回路１５２に
よる設定値がプリセットされ、その後上記制御入力端子
ＳＰＥが論理「Ｈ」になると上記ＣＬ／４信号の立ち上
がりエッジ毎にダウンカウントすることにより、そのカ
ウント出力ＣＯ／ＣＺとして水平同期信号ＨＤの２〜７
倍の周波数のパルスをＮＡＮＤゲート１５４の一方の入
力端子に供給する。

【００６９】上記ＮＡＮＤゲート１５４は、水平同期信
号ＨＤによりトリガされるモノステーブルマルチバイブ
レータ１５３の反転出力が他方の入力端子に供給されて
おり、このモノステーブルマルチバイブレータ１５３の
反転出力によりゲート制御されるようになっている。そ
して、このＮＡＮＤゲート１５４のＮＡＮＤ出力がＮＡ
ＮＤゲート１５６に供給されると共にＮＡＮＤゲートに
よるインバータ１５５を介して上記カウンタ１５１の制
御入力端子ＳＰＥに供給される。

【００７０】また、上記ＮＡＮＤゲート１５６は、上記
サブ同期信号発生部２４からゲート信号ＧＡＴＥが他方
の入力端子に供給されており、このゲート信号ＧＡＴＥ
によりゲート制御されるようになっている。そして、こ
のＮＡＮＤゲート１５６は、上記ＮＡＮＤゲート１５４
のＮＡＮＤ出力として供給される上記カウンタ１５１の
カウント出力ＣＯ／ＣＺを上記ゲート信号ＧＡＴＥが論
理「Ｈ」となっている２１Ｈの期間Ｔ３だけモノステー
ブルマルチバイブレータ１５７のトリガ入力端子Ｂに供
給する。

【００７１】このモノステーブルマルチバイブレータ１
５７は、上記２１Ｈの期間Ｔ３に上記カウンタ１５１の
カウント出力ＣＯ／ＣＺにより水平同期信号ＨＤの２〜
７倍の周波数でトリガされ、その反転出力を高速水平同
期信号Ｈｉ−ＨＤとして出力する。

【００７２】また、上記メモリ２１は、上記メモリコン
トローラ２２により上記変調トリガ信号ＭＴＲＩＧ及び
同期信号ＶＤ，ＨＤに基づいてデータの書き込み／読み
出しを制御され、上記端子Ｃ５１を介して供給されたビ
デオ信号ＶＩＤＥＯを取り込み、このビデオ信号を静止
画像信号として端子Ｃ５２から上記画像処理装置に供給
するようになっている。

【００７３】このよう構成の撮像制御装置２０では、上
記同期発生部２３が発生する標準テレビジョン方式に準
拠した水平同期信号ＨＤを外部水平同期信号ＥＸＴ−Ｈ
Ｄとして上記撮像装置１０に供給しており、上記物体セ
ンサ３が移送路１上の被検体２を検出してトリガ信号Ｔ
ＲＩＧを発生すると、そのトリガ信号ＴＲＩＧを上記撮
像装置１０に供給すると共に、上記トリガ信号ＴＲＩＧ
の上がりエッジのタイミングｔ１から７Ｈ経過後に９Ｈ
期間だけ論理「Ｌ」となる第１の垂直同期信号ＶＤ１と
２８Ｈ経過後に９Ｈ期間だけ論理「Ｌ」となる第２の垂
直同期信号ＶＤ２を標準テレビジョン方式の垂直同期信
号ＶＤに挿入した外部同期信号ＥＸＴ−ＶＤを上記サブ
同期信号発生部２４が上記撮像装置１０に供給し、さら
に、上記水平同期信号ＨＤの２〜７倍の周波数の高速水
平同期信号Ｈｉ−ＨＤを上記高速水平同期信号発生部２
５が上記撮像装置１０に供給する。

【００７４】そして、上記撮像装置１０では、上記撮像
制御装置２０から供給される外部同期信号ＥＸＴ−Ｖ
Ｄ，ＥＸＴ−ＨＤ、高速水平同期信号Ｈｉ−ＨＤ及び変
調トリガ信号ＭＴＲＩＧに基づいて、上記サブ同期信号
発生部１１Ｂで発生される変調垂直同期信号ＴＧ−ＶＤ
及びシャッタ制御信号Ｘ−ＳＵＢ、上記スイッチ回路１
３により選択された高速水平同期信号Ｈｉ−ＨＤ及び変
調水平同期信号ＴＧ−ＨＤからなる変調水平同期信号Ｔ
Ｇ−ＨＤ’に応じて撮像動作を行う。

【００７５】ここで、上記撮像装置１０におけるＣＣＤ
イメージセンサ１７は、その垂直転送動作の１サイクル
すなわち撮像電荷を１パケット送るのに約８．３μｓを
要するものであって、１Ｈ期間すなわち６３．５５６μ
ｓに可能な垂直転送動作のサイクル数が７．６６すなわ
ち７サイクルが限界であるため、上記高速水平同期信号
Ｈｉ−ＨＤの周波数は、水平同期信号ＨＤの２〜７倍の
周波数としてある。

【００７６】そして、この高速水平同期信号Ｈｉ−ＨＤ
が挿入される期間Ｔ３は２１Ｈあるので、上記期間Ｔ３
での垂直転送サイクルは、上記高速水平同期信号Ｈｉ−
ＨＤの周波数が２ｆ_Hのとき２１×２＝４２サイクルと
なり、また、上記高速水平同期信号Ｈｉ−ＨＤの周波数
が７ｆ_Hのとき２１×７＝１４７サイクルとなる。

【００７７】すなわち、上記高速水平同期信号Ｈｉ−Ｈ
Ｄの周波数が２ｆ_Hのときには、図１０に斜線を施して
示すように、上記期間Ｔ３中に、上記ＣＣＤイメージセ
ンサ１７の撮像面の上部が４２ライン読み出される。そ
して、上記期間Ｔ３の終了時に上述の４２ラインの読み
出しが終了しているので、正常サイクルに戻ってからス
タートのラインから正常な撮像信号が読み出されるこ
とになる。

【００７８】また、上記高速水平同期信号Ｈｉ−ＨＤの
周波数が７ｆ_Hのときには、図１１に斜線を施して示す
ように、上記期間Ｔ３中に、上記ＣＣＤイメージセンサ
１７の撮像面の上部が１４７ライン読み出される。そし
て、上記期間Ｔ３の終了時に上述の１４７ラインの読み
出しが終了しているので、正常サイクルに戻ってからス
タートのラインから正常な撮像信号が読み出されるこ
とになる。

【００７９】このように、上記高速水平同期信号Ｈｉ−
ＨＤの周波数を可変することで、撮りたい映像の位置を
自由に設定することができる。

【００８０】すなわち、上記撮像装置１０では、トリガ
信号ＴＲＩＧに基づいて生成される変調トリガ信号ＭＴ
ＲＩＧに応じて電子シャッタ機能を有するインターライ
ントランスファ型ＣＣＤイメージセンサ１７の電荷掃捨
部への電荷の掃き捨てを所定時間Ｔ１停止させ、上記所
定時間Ｔ１経過後に、受光部に蓄積された撮像電荷を有
効電荷として垂直転送部ＶＲＥＧに読み出し、この垂直
転送部ＶＲＥＧに読み出された撮像電荷を所定数の転送
サイクルだけ高速垂直転送した後に上記変調トリガ信号
ＭＴＲＩＧの後縁のタイミングｔ５まで標準テレビジョ
ン方式に対応した垂直転送を行う。そして、上記高速垂
直転送により所定数のラインの撮像電荷を除いた有効電
荷を上記変調トリガ信号ＭＴＲＩＧのパルス幅の応じた
ライン数分の撮像信号として標準テレビジョン方式に対
応した垂直転送により上記水平転送部ＨＲＥＧを介して
出力させる。これにより、上記インターライントランス
ファ型ＣＣＤイメージセンサ１７の電子シャッタ機能を
利用して、上記トリガ信号ＴＲＩＧに同期した高速のラ
ンダムシャッタによる撮像動作を行い、所定数のライン
以降の必要な有効電荷を撮像信号として得ることができ
る。

【００８１】そして、この撮像システムでは、上記撮像
制御装置２０の高速水平同期信号発生部２５において、
ＣＬ／４信号をカウントするカウンタ２０１に与えるプ
リセット値を設定回路２０２で変更することにより、水
平同期信号ＨＤの２〜７倍の周波数の高速水平同期信号
Ｈｉ−ＨＤを発生して、上記撮像装置１０に供給するこ
とにより撮りたい映像の開始水平ライン位置を自由に設
定することができる。

【００８２】また、撮りたい映像のサイズは、図８にお
ける映像終了タイミングｔ５を示す上記変調トリガ信号
ＭＴＲＩＧの立ち下がりエッジで決まる。すなわち、上
記ゲート信号ＧＡＴＥの立ち下がりのタイミングから上
記変調トリガ信号ＭＴＲＩＧの立ち下がりエッジまでの
期間が映像サイズとなる。

【００８３】ここで、例えば図１２に示すように、上記
ゲート信号ＧＡＴＥの期間Ｔ３に１００ライン転送し、
映像サイズを１００ラインとした場合には、映像出力タ
イミング時に５０ラインほど転送残りを生じるが、次の
ゲート信号ＧＡＴＥの期間Ｔ３に最初の１００ラインと
重なる形で転送されるので、撮りたい部分の映像信号に
影響を及ぼすことはない。

【００８４】なお、上記映像出力タイミング時に生じる
転送残りが撮りたい部分の映像信号に影響を及ぼすこと
のないライン数は、上記ゲート信号ＧＡＴＥの期間Ｔ３
の転送サイクル数で決まり、上記ゲート信号ＧＡＴＥの
期間Ｔ３に１００ライン転送する場合には１００ライン
までである。つまり、映像サイズは、図１３に示すよう
に、５０ラインまで短縮することができる。

【００８５】したがって、上記映像終了タイミングを示
す上記変調トリガ信号ＭＴＲＩＧのパルス幅の設定によ
り、映像サイズは、５０ラインから１５０ラインの範囲
で自由に設定することができる。

【００８６】一方、トリガサイクルは、上記映像終了タ
イミングを示す垂直同期信号ＶＤで決まり、この垂直同
期信号ＶＤのタイミングの直後まで短縮可能である。図
１４に示すように、ｎ＝１とすると、Ｎ＝４７ラインで
標準テレビジョン方式における周期（２６２．５ライ
ン：ＥＩＡ）に比べて１／５．６の周期での撮像動作を
行うことが可能である。

【００８７】なお、トリガ後、垂直同期信号ＶＤを２発
設定するのは、サブ同期信号発生部の構成上の問題で実
際の集積回路の動作に合わせたものである。

【００８８】また、この撮像システムでは、上述のよう
に上記高速水平同期信号Ｈｉ−ＨＤの周波数を可変する
ことで、撮りたい映像の開始水平ライン位置を自由に設
定することができるので、図１５の（Ａ），（Ｂ）に示
すように画面上の位置Ｌ≠Ｌ’が変動してしまうような
被検体２を、図１６の（Ａ），（Ｂ）に示すように、常
に映像信号上、同一タイミングで出力できるように自動
補正してＬ＝Ｌ’とすることが可能である。

【００８９】これには、上記撮像制御装置２０の高速水
平同期信号発生部２５において手動操作により上記カウ
ンタ１５１のプリセット値を設定する設定回路１５２に
換えて、例えば図１７に示すような構成の設定回路１５
２’を用いれば良い。

【００９０】この図１７に示す設定回路１５２’は、鋸
歯状波信号発生器１７１とサンプルパルス発生器１７２
とサンプルホールド回路１７３と電圧比較器１７４とＡ
／Ｄ変換器１７５とからなる。

【００９１】上記鋸歯状波信号発生器１７１は、図１８
に示すようにインバータ１８１，１８２、Ｄフリップフ
ロップ回路１８３，１８４，１８５及び鋸歯状波発生回
路１８６により構成される。この鋸歯状波信号発生器１
７１は、図１９の（Ａ）に示すような変調トリガ信号Ｔ
ＲＩＧがインバータ１８１を介してＤフリップフロップ
回路１８３のリセット端子Ｒに供給され、また、図１９
の（Ｂ）に示すような垂直同期信号ＶＤ”がＤフリップ
フロップ回路１８３，１８４の各クロック端子ＣＫに供
給されるとともに、上記垂直同期信号ＶＤ”がインバー
タ１８２を介してＤフリップフロップ回路１８５の各ク
ロック端子ＣＫに供給されるようになっている。Ｄフリ
ップフロップ回路１８３，１８４，１８５は、各データ
端子Ｄに論理「Ｈ」の電源が与えられている。Ｄフリッ
プフロップ回路１８３の出力端子ＱはＤフリップフロッ
プ回路１８４のリセット端子Ｒに接続され、Ｄフリップ
フロップ回路１８４の出力端子ＱはＤフリップフロップ
回路１８５のリセット端子Ｒと鋸歯状波発生回路１８６
のトリガ端子Ｔに接続され、Ｄフリップフロップ回路１
８５の出力端子Ｑは鋸歯状波発生回路１８６のリセット
端子Ｒに接続されている。

【００９２】このような構成の鋸歯状波信号発生器１７
１では、上記変調トリガ信号ＭＴＲＩＧが供給される毎
に、上記垂直同期信号ＶＤ”に基づいて映像サイズに対
応する撮像期間全体に亘る図１９の（Ｃ）に示すような
鋸歯状波信号ＳＷを発生する。この鋸歯状波信号発生器
１７１により発生された鋸歯状波信号ＳＷは、上記サン
プルホールド回路１７３に供給される。

【００９３】また、上記サンプルパルス発生器１７２
は、図１９の（Ｄ）示すようなビデオ信号が供給される
と、このビデオ信号について被検体の映像信号のエッジ
を検出することより、上記被検体が撮像画像のフレーム
内のどの位置にいるのかを示す図１９の（Ｅ）示すよう
なサンプルパルスＳＰを発生する。このサンプルパルス
発生器１７２により発生されたサンプルパルスＳＰは、
上記サンプルホールド回路１７３に供給される。

【００９４】また、上記サンプルホールド回路１７３
は、上記鋸歯状波信号発生器１７１から供給される鋸歯
状波信号を上記サンプルパルス発生器１７２から供給さ
れるサンプルパルスＳＰでサンプルホールドする。この
サンプルホールド回路１７３によるホールド出力は、上
記電圧比較器１７４に供給される。

【００９５】また、上記電圧比較器１７４は、上記サン
プルホールド回路１７３によるホールド出力を基準電圧
Ｖ_Zと比較する。この電圧比較器１７４による比較出力
は、上記Ａ／Ｄ変換器１７５に供給される。

【００９６】そして、上記Ａ／Ｄ変換器１７５は、上記
電圧比較器１７４による比較出力の信号レベルを８ビッ
トのデジタル値に変換して、このデジタル値をプリセッ
ト値として上記高速水平同期信号発生部２５のカウンタ
１５１に与える。

【００９７】このような構成の設定回路１５２’では、
被検体のタイミングが撮像スタートから早過ぎる場合、
上記サンプルホールド回路１７３によるホールド出力の
電圧が低くなり、上記電圧比較器１７４による比較出力
は上昇する。この電圧比較器１７４による比較出力の信
号レベルを上記Ａ／Ｄ変換器１７５によりデジタル化し
て得られる８ビットのデジタル値をプリセット値として
上記高速水平同期信号発生部２５のカウンタ１５１にプ
リセットすることにより、被検体２の位相は、撮像スタ
ートのタイミングから遅れ、上記鋸歯状波信号ＳＷのセ
ンタに近づくことになる。逆に、被検体２のタイミング
が撮像スタートから遅過ぎる場合、上記サンプルホール
ド回路１７３によるホールド出力の電圧が高くなり、上
記電圧比較器１７４による比較出力は低下する。この電
圧比較器１７４による比較出力の信号レベルを上記Ａ／
Ｄ変換器１７５によりデジタル化して得られる８ビット
のデジタル値をプリセット値として上記高速水平同期信
号発生部２５のカウンタ１５１にプリセットすることに
より、被検体２の位相は、撮像スタートのタイミングに
近づき、上記鋸歯状波信号ＳＷのセンタに近づくことに
なる。

【００９８】したがって、上記電圧比較器１７５に与え
る基準電圧Ｖ_Zを上記鋸歯状波信号ＳＷのセンタで得ら
れる電圧に設定しておくことにより、上記設定回路で被
検体を常に映像信号の中央に持ってくることができる。

【００９９】このように映像信号の一部を利用してサン
プリングパルスＳＰを作成し、被検体２が撮像部のどの
位置にいるかを検出し、これでゲート期間Ｔ３の高速水
平同期信号Ｈｉ−ＨＤの周波数を制御することによっ
て、被検体２を常に映像信号上の同一タイミングで出力
するように自動補正することができる。

【０１００】

【発明の効果】本発明に係る撮像素子の駆動制御方法で
は、第１のトリガ信号に基づいて、ユーザにより可変設
定可能なパルス幅を有する第２のトリガ信号を生成し、
上記第２のトリガ信号の前縁のタイミングである第１の
タイミングに基づく第２のタイミングで、インターライ
ントランスファ型固体撮像素子の複数の受光素子に蓄積
された電荷を全て無効電荷として排除し、上記第２のタ
イミングから所定時間後の第３のタイミングで上記複数
の受光素子に蓄積された電荷を垂直転送部に読み出し、
上記第３のタイミングから第４のタイミングまでの第１
の期間に亘って、上記垂直転送部に転送された電荷を第
１の転送速度で垂直転送し、上記第４のタイミングから
上記第２のトリガ信号の後縁に基づく第５のタイミング
までの第２の期間に亘って、上記垂直転送部の電荷を第
１の転送速度よりも遅い第２の転送速度で垂直転送する
ことにより、上記第２の期間に水平転送部に供給される
電荷を有効電荷として上記水平転送部から出力させるこ
とにより、インターライントランスファ型固体撮像素子
の電子シャッタ機能を利用して、第１のトリガ信号に同
期した高速のランダムシャッタによる撮像動作を行い、
第２のトリガ信号のパルス幅で決定される画像範囲の有
効電荷を撮像信号として得ることができる。また、本発
明に係る撮像素子の駆動制御方法では、上記第２のトリ
ガ信号のパルス幅の設定により、撮像信号として出力す
るライン数を変更して、任意の画像範囲の有効電荷を撮
像信号として得ることができる。

【０１０１】また、本発明に係る撮像装置では、パルス
幅調整手段により第１のトリガ信号に基づいて生成され
る第２のトリガ信号の前縁のタイミングである第１のタ
イミングに基づく第２のタイミングで、上記複数の受光
素子に蓄積された電荷を全て無効電荷として排除し、上
記第２のタイミングから所定時間後の第３のタイミング
で上記複数の受光素子に蓄積された電荷を上記垂直転送
部に読み出し、上記第３のタイミングから第４のタイミ
ングまでの第１の期間に亘って、上記垂直転送部に転送
された電荷を第１の転送速度で垂直転送し、上記第４の
タイミングから上記第２のトリガ信号の後縁に基づく第
５のタイミングまでの第２の期間に亘って、上記垂直転
送部の電荷を第１の転送速度よりも遅い第２の転送速度
で垂直転送することにより、上記第２の期間に上記水平
転送部に供給される電荷を有効電荷として上記水平転送
部から出力するように上記インターライントランスファ
型固体撮像素子を制御する駆動制御手段を備えるので、
上記インターライントランスファ型固体撮像素子の電子
シャッタ機能を利用して、第１のトリガ信号に同期した
高速のランダムシャッタによる撮像動作を行い、第２の
トリガ信号のパルス幅で決定される画像範囲の有効電荷
を撮像信号として得ることができる。また、本発明に係
る撮像装置では、上記パルス幅調整手段で第２のトリガ
信号のパルス幅を設定することにより、撮像信号として
出力するライン数を変更して、任意の画像範囲の有効電
荷を撮像信号として得ることができる。

【０１０２】また、本発明に係る撮像制御装置では、駆
動制御手段によりインターライントランスファ型固体撮
像素子を制御して、第１のトリガ信号に同期した高速の
ランダムシャッタによる撮像動作を行い、第２のトリガ
信号のパルス幅で決定される画像範囲の有効電荷を撮像
信号として得ることができる。

【０１０３】さらに、本発明に係る撮像システムでは、
撮像装置の動作を撮像制御装置により制御して、上記撮
像装置の電子シャッタ機能を利用して第１のトリガ信号
に同期した高速のランダムシャッタによる撮像動作を行
い、第２のトリガ信号のパルス幅で決定される必要なラ
イン以降の有効電荷の有効電荷を撮像信号として得るこ
とができる。

【図面の簡単な説明】

【図１】本発明を適用した撮像システムの全体構成を示
すブロック図である。

【図２】上記撮像システムに用いた撮像装置の構成を示
すブロック図である。

【図３】上記撮像装置におけるＣＣＤイメージセンサの
構成を模式的に示す平面図である。

【図４】上記撮像装置の動作を示すタイミングチャート
である。

【図５】上記撮像システムに用いた撮像制御装置におけ
るパルス幅可変設定部の具体的な構成例を示す回路図で
ある。

【図６】上記パルス幅可変設定部の動作を示すタイムチ
ャートである。

【図７】上記撮像システムに用いた撮像制御装置におけ
るサブ同期信号発生部の具体的な構成を示す回路図であ
る。

【図８】上記サブ同期信号発生部の動作を示すタイミン
グチャートである。

【図９】上記撮像制御装置における高速水平同期信号発
生部の具体的な構成を示す回路図である。

【図１０】上記撮像装置におけるＣＣＤイメージセンサ
により撮像した画像の読み出し開始位置を可変するため
の原理を説明する図である。

【図１１】同じく、上記画像の読み出し開始位置を可変
するための原理を説明する図である。

【図１２】上記撮像装置におけるＣＣＤイメージセンサ
から読み出される撮像信号の画像サイズを説明する図で
ある。

【図１３】同じく、上記画像サイズを説明する図であ
る。

【図１４】上記撮像装置による撮像動作のトリガサイク
ルを説明する図である。

【図１５】上記撮像装置により撮像された被検体の位置
が画面上でずれた状態を示す図である。

【図１６】上記撮像装置により撮像された被検体の位置
が画面上でずれた状態にあるものを同じタイミングで出
力するように自動補正した状態を示す図である。

【図１７】上記自動補正を行う機能を備えた高速水平同
期信号発生部の設定回路の構成を示すブロック図であ
る。

【図１８】上記設定回路の鋸歯状波発生器の構成を示す
回路図である。

【図１９】上記設定回路の動作を説明するためのタイミ
ングチャートである。

【図２０】従来の撮像装置の動作を示すタイミングチャ
ートである。

【図２１】従来の撮像装置の構成を示すブロック図であ
る。

【図２２】従来の撮像装置の撮像動作における有効電荷
蓄積期間を示すタイムチャートである。

【図２３】従来の撮像装置の動作を示すタイミングチャ
ートである。

【図２４】従来の撮像装置の動作を示すタイミングチャ
ートである。

【図２５】従来の撮像装置の動作を示すタイミングチャ
ートである。

【符号の説明】

１移送路、２被検体、３物体センサ、１０撮像
装置、１１Ａ同期信号発生部、１１Ｂサブ同期信号
発生部、１２ゲート信号発生部、１３スイッチ回
路、１５タイミングジェネレータ、１６ＣＣＤ駆動
部、１７ＣＣＤイメージセンサ、２０撮像制御装
置、２１メモリ、２２メモリコントローラ、２３
同期信号発生部、２４サブ同期信号発生部、２５高
速水平同期信号発生部、２７パルス幅可変設定部、３
０画像処理装置

Claims

【特許請求の範囲】

【請求項１】それぞれ入射された光量に応じた電荷を
発生して蓄積する複数の受光素子がマトリクス状に配置
された受光部と、上記受光部の各受光素子から読み出さ
れた電荷を転送する垂直転送部と、上記垂直転送部を介
して転送された電荷を出力する水平転送部とを有するイ
ンターライントランスファ型固体撮像素子の駆動制御方
法であって、第１のトリガ信号に基づいて、ユーザにより可変設定可
能なパルス幅を有する第２のトリガ信号を生成し、上記第２のトリガ信号の前縁のタイミングである第１の
タイミングに基づく第２のタイミングで、上記複数の受
光素子に蓄積された電荷を全て無効電荷として排除し、上記第２のタイミングから所定時間後の第３のタイミン
グで上記複数の受光素子に蓄積された電荷を上記垂直転
送部に読み出し、上記第３のタイミングから第４のタイミングまでの第１
の期間に亘って、上記垂直転送部に転送された電荷を第
１の転送速度で垂直転送し、上記第４のタイミングから上記第２のトリガ信号の後縁
に基づく第５のタイミングまでの第２の期間に亘って、
上記垂直転送部の電荷を第１の転送速度よりも遅い第２
の転送速度で垂直転送することにより、上記第２の期間に上記水平転送部に供給される電荷を有
効電荷として上記水平転送部から出力させることを特徴
とする撮像素子の駆動制御方法。
【請求項２】上記第２のトリガ信号のパルス幅の設定
により、有効電荷として出力する画像範囲を変更するこ
とを特徴する請求項１記載の撮像素子の駆動制御方法。
【請求項３】上記第２のタイミングは第１のタイミン
グと同じであることを特徴とする請求項１記載の撮像素
子の駆動制御方法。
【請求項４】それぞれ入射された光量に応じた電荷を
発生して蓄積する複数の受光素子がマトリクス状に配置
された受光部と、上記受光部の各受光素子から読み出さ
れた電荷を転送する垂直転送部と、上記垂直転送部を介
して転送された電荷を出力する水平転送部とを備えたイ
ンターライントランスファ型固体撮像素子と、第１のトリガ信号に基づいて、ユーザにより可変設定可
能なパルス幅を有する第２のトリガ信号を生成するパル
ス幅調整手段と、上記第２のトリガ信号の前縁のタイミングである第１の
タイミングに基づく第２のタイミングで、上記複数の受
光素子に蓄積された電荷を全て無効電荷として排除し、
上記第２のタイミングから所定時間後の第３のタイミン
グで上記複数の受光素子に蓄積された電荷を上記垂直転
送部に読み出し、上記第３のタイミングから第４のタイ
ミングまでの第１の期間に亘って、上記垂直転送部に転
送された電荷を第１の転送速度で垂直転送し、上記第４
のタイミングから上記第２のトリガ信号の後縁に基づく
第５のタイミングまでの第２の期間に亘って、上記垂直
転送部の電荷を第１の転送速度よりも遅い第２の転送速
度で垂直転送することにより、上記第２の期間に上記水
平転送部に供給される電荷を有効電荷として上記水平転
送部から出力するように上記インターライントランスフ
ァ型固体撮像素子を制御する駆動制御手段とを備えたこ
とを特徴とする撮像装置。
【請求項５】上記駆動制御手段は、標準テレビジョン
方式に準拠した標準垂直同期信号及び標準水平同期信号
を生成し、上記標準水平同期信号を上記インターライン
トランスファ型固体撮像素子に出力する標準同期信号発
生手段と、上記第２のトリガ信号の前縁のタイミングを
基準とした第２のタイミングを与えるサブ垂直同期信号
を発生し、上記サブ垂直同期信号を上記インターライン
トランスファ型固体撮像素子に出力するサブ同期信号発
生手段と、上記標準水平同期信号よりも周波数が高い高
速水平同期信号を上記第１の期間に亘って発生し、上記
インターライントランスファ型固体撮像素子に出力する
高速水平同期信号発生手段を備えることを特徴とする請
求項４記載の撮像装置。
【請求項６】上記サブ同期信号発生手段は、上記第１
のタイミングと同じ第２のタイミングを与えるサブ垂直
同期信号を発生することを特徴とする請求項５記載の撮
像装置。
【請求項７】それぞれ入射された光量に応じた電荷を
発生して蓄積する複数の受光素子がマトリクス状に配置
された受光部と、上記受光部の各受光素子から読み出さ
れた有効電荷を転送する垂直転送部と、上記垂直転送部
を介して転送された有効電荷を出力する水平転送部とを
有するインターライントランスファ型固体撮像素子と、
上記有効電荷に基づく撮像信号を出力する撮像手段とを
備える撮像装置を制御する撮像制御装置であって、第１のトリガ信号に基づいて、ユーザにより可変設定可
能なパルス幅を有する第２のトリガ信号を生成して上記
撮像装置に供給するパルス幅調整手段と、上記第２のトリガ信号の前縁のタイミングである第１の
タイミングに基づく第２のタイミングで、上記複数の受
光素子に蓄積された電荷を全て無効電荷として排除し、
上記第２のタイミングから所定時間後の第３のタイミン
グで上記複数の受光素子に蓄積された電荷を上記垂直転
送部に読み出し、上記第３のタイミングから第４のタイ
ミングまでの第１の期間に亘って、上記垂直転送部に転
送された電荷を第１の転送速度で垂直転送し、上記第４
のタイミングから上記第２のトリガ信号の後縁に基づく
第５のタイミングまでの第２の期間に亘って、上記垂直
転送部の電荷を第１の転送速度よりも遅い第２の転送速
度で垂直転送することにより、上記第２の期間に上記水
平転送部に供給される電荷を有効電荷として上記水平転
送部から出力するように上記インターライントランスフ
ァ型固体撮像素子を制御する駆動制御手段とを備えたこ
とを特徴とする撮像制御装置。
【請求項８】上記駆動制御手段は、標準テレビジョン
方式に準拠した標準垂直同期信号及び標準水平同期信号
を生成し、上記標準水平同期信号を上記撮像装置に出力
する標準同期信号発生手段と、上記第２のトリガ信号の
前縁のタイミングを基準とした第２のタイミングを与え
るサブ垂直同期信号を発生し、上記サブ垂直同期信号を
上記撮像装置に出力するサブ同期信号発生手段と、上記
標準水平同期信号よりも周波数が高い高速水平同期信号
を上記第１の期間に亘って発生し、上記撮像装置に出力
する高速水平同期信号発生手段を備えることを特徴とす
る請求項７記載の撮像制御装置。
【請求項９】上記サブ同期信号発生手段は、上記第１
のタイミングと同じ第２のタイミングを与えるサブ垂直
同期信号を発生することを特徴とする請求項８記載の撮
像制御装置。
【請求項１０】上記撮像装置から出力された上記撮像
信号を一時的に記憶する記憶手段と、上記撮像信号を上記第２のトリガ信号に応じて上記記憶
手段に記憶するとともに、上記記憶手段に記憶された撮
像信号を上記記憶手段から読み出し静止画像信号として
出力する出力制御手段とをさらに設けたことを特徴とす
る請求項７記載の撮像制御装置。
【請求項１１】それぞれ入射された光量に応じた電荷を
発生して蓄積する複数の受光素子がマトリクス状に配置
された受光部と、上記受光部の各受光素子から読み出さ
れた有効電荷を転送する垂直転送部と、上記垂直転送部
を介して転送された有効電荷を出力する水平転送部とを
有するインターライントランスファ型固体撮像素子と、
上記有効電荷に基づく撮像信号を出力する撮像手段とを
備える撮像装置と、第１のトリガ信号に基づいて、ユーザにより可変設定可
能なパルス幅を有する第２のトリガ信号を生成して上記
撮像装置に供給するパルス幅調整手段と、上記第２のト
リガ信号の前縁のタイミングである第１のタイミングに
基づく第２のタイミングで、上記複数の受光素子に蓄積
された電荷を全て無効電荷として排除し、上記第２のタ
イミングから所定時間後の第３のタイミングで上記複数
の受光素子に蓄積された電荷を上記垂直転送部に読み出
し、上記第３のタイミングから第４のタイミングまでの
第１の期間に亘って、上記垂直転送部に転送された電荷
を第１の転送速度で垂直転送し、上記第４のタイミング
から上記第２のトリガ信号の後縁に基づく第５のタイミ
ングまでの第２の期間に亘って、上記垂直転送部の電荷
を第１の転送速度よりも遅い第２の転送速度で垂直転送
することにより、上記第２の期間に上記水平転送部に供
給される電荷を有効電荷として上記水平転送部から出力
するように上記インターライントランスファ型固体撮像
素子を制御する駆動制御手段とを備えた撮像制御装置と
からなることを特徴とする撮像システム。
【請求項１２】上記駆動制御手段は、標準テレビジョ
ン方式に準拠した標準垂直同期信号及び標準水平同期信
号を生成し、上記標準水平同期信号を上記撮像装置に出
力する標準同期信号発生手段と、上記第２のトリガ信号
の前縁のタイミングを基準とした第２のタイミングを与
えるサブ垂直同期信号を発生し、上記サブ垂直同期信号
を上記撮像装置に出力するサブ同期信号発生手段と、上
記標準水平同期信号よりも周波数が高い高速水平同期信
号を上記第１の期間に亘って発生し、上記撮像装置に出
力する高速水平同期信号発生手段を備えることを特徴と
する請求項１１記載の撮像システム。
【請求項１３】上記サブ同期信号発生手段は、上記第
１のタイミングと同じ第２のタイミングを与えるサブ垂
直同期信号を発生することを特徴とする請求項１２記載
の撮像システム。