JP4161392B2 - 撮像素子の駆動制御方法、撮像装置、撮像制御装置及び撮像システム - Google Patents
撮像素子の駆動制御方法、撮像装置、撮像制御装置及び撮像システム Download PDFInfo
- Publication number
- JP4161392B2 JP4161392B2 JP30312897A JP30312897A JP4161392B2 JP 4161392 B2 JP4161392 B2 JP 4161392B2 JP 30312897 A JP30312897 A JP 30312897A JP 30312897 A JP30312897 A JP 30312897A JP 4161392 B2 JP4161392 B2 JP 4161392B2
- Authority
- JP
- Japan
- Prior art keywords
- timing
- signal
- light receiving
- transfer unit
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば高速で移動する物体を撮像する、主にファクトリーオートメーション(FA: Factory Automation)用として用いられるカメラ装置等に適用される撮像素子の駆動制御方法、撮像装置、撮像制御装置及び撮像システムに関する。
【０００２】
【従来の技術】
本件出願人は、インターライントランスファ(IT: Interline Transfer)型の固体撮像素子（ＣＣＤイメージセンサ）の有効電荷蓄積時間を制御することにより、メカニカルなアイリスを用いることなく露光時間調節を行う電子シャッタ機能を有する撮像装置を特開平４−１１９７７６号において提案している。
【０００３】
この撮像装置では、図２０の（Ａ）に示す垂直ブランキング信号ＶＢがローレベルとなる垂直ブランキング期間ＶＢＬＫに出力される図２０の（Ｂ）に示すセンサゲート信号ＳＧにより、ＣＣＤイメージセンサの光電変換部の各画素に蓄積された電荷を垂直転送部に読み出す。上記ＣＣＤイメージセンサの電荷蓄積時間は、図２０の（Ｃ）に示すリセット信号ＲＴにより制御されており、該ＣＣＤイメージセンサはこのリセット信号ＲＴが供給されると画素に蓄積された電荷をオーバーフロードレインに掃き捨てるようになっている。
【０００４】
このため、上記リセット信号ＲＴが１水平期間（１Ｈ）毎に供給されている間（電荷掃き捨て期間ＴＩ）は、上記ＣＣＤイメージセンサには有効電荷が蓄積されない。したがって、上記ＣＣＤイメージセンサに供給する上記リセット信号ＲＴを停止したときから、該ＣＣＤイメージセンサの光電変換部に有効電荷が蓄積されることとなり、上記リセット信号ＲＴを停止するタイミングを制御することにより、有効電荷蓄積時間ＴＥ、すなわち、シャッタ速度を制御することができる。
【０００５】
上記撮像装置は、このような電子シャッタ機能を用いることにより、被写体の動きに応じて上記シャッタ速度を可変することができるため、特に高速移動体における画像の取り込みに有利である。
【０００６】
ここで、例えばファクトリーオートメーション(FA: Factory Automation)用の撮像装置として、例えば図２１に示すような構成により、移動する物体の撮像を行う撮像装置が知られている。この撮像装置では、移動路２０１上を移動する物体２０２が撮像部２０３の前に移動してくると、これを物体検出部２０４が検出し、図２２の（Ａ）のタイミングｔ１１に立ち下がってローレベルになるトリガ信号ＴＲＩＧをシャッタ信号発生回路２０５及び同期信号発生回路２０８に供給する。
【０００７】
上記シャッタ信号発生回路２０５は、上記トリガ信号ＴＲＩＧが供給されると、図２２の（Ｂ）に示すように、上記トリガ信号ＴＲＩＧの立下がりタイミングｔ１１で立ち上がるシャッタコントロール信号ＳＴＣをＣＣＤ制御回路２０６に供給する。
【０００８】
上記ＣＣＤ制御回路２０６は、上記ＣＣＤイメージセンサ２０７の光電変換部に蓄積された電荷をオーバーフロードレインに掃き捨てるためのリセット信号ＲＴを供給しており、上記トリガ信号ＴＲＩＧが供給されると、上記ＣＣＤイメージセンサ２０７へのリセット信号ＲＴの供給を停止する。これにより、上記ＣＣＤイメージセンサ２０７の光電変換部の各画素に有効電荷の蓄積が開始される。
【０００９】
上記ＣＣＤ制御回路２０６には、同期信号発生回路２０７から図２２の（Ｃ）に示すようにタイミングｔ１１〜タイミングｔ１２の期間中ローレベルとなる垂直同期信号ＶＤ及び図２２の（Ｄ）に示す水平同期信号ＨＤが供給されている。上記ＣＣＤ制御回路２０５は、上記シャッタコントロール信号ＳＴＣが供給されると、図２２の（Ｃ）に示す垂直同期信号ＶＤの立ち下がるタイミングｔ１１から、図２２の（Ｄ）に示す水平同期信号ＨＤのパルス数を９発カウントした後、マスタクロックを所定数カウントしてから図２２の（Ｅ）に示すタイミングｔ１３で立ち上がるセンサゲート信号ＳＧを上記ＣＣＤイメージセンサ２０６に供給する。
【００１０】
これにより、上記図２２の（Ｂ）に示すタイミングｔ１１で立ち上がるシャッタコントロール信号ＳＴＣが上記ＣＣＤイメージセンサ２０７に供給されてから、図２２の（Ｅ）に示すタイミングｔ１３で立ち上がる上記センサゲート信号ＳＧが上記ＣＣＤイメージセンサ２０７に供給されるまでの間、撮像レンズ２０９を介して照射される撮像光に応じた電荷が該ＣＣＤイメージセンサ２０７に蓄積されることとなり、このタイミングｔ１１〜タイミングｔ１３の間が有効電荷蓄積時間ＴＥとなる。
【００１１】
なお、図２２の（Ｆ）は、垂直ブランキング期間ＶＢＬＫを示す。
【００１２】
上記ＣＣＤイメージセンサ２０６から読み出された電荷は、撮像信号として信号処理回路２１０に供給される。上記信号処理回路２１０は、上記撮像信号に同期信号を付加する等の信号処理を施し、これをビデオ信号として出力端子２１１を介して出力する。この出力端子２１０を介して出力されるビデオ信号は、例えばモニタに供給される。これにより、上記物体２０２を移動させた場合における該物体２０２の状態を分析することができる。
【００１３】
このように、この撮像装置では、物体検出部２０４から供給されるトリガ信号ＴＲＩＧに応じて垂直同期信号ＶＤを生成するとともに有効電荷の蓄積を開始することにより、移動する物体２０２を撮像するようになっている。
【００１４】
ところで、移動する物体の撮像を行う撮像装置は、主としてＦＡ用として用いられているため、上記図２１に示した物体２０２を高速で移動させ、例えば１／１００００秒等の高速シャッタにより撮像を行いたい場合がある。
【００１５】
しかし、上記撮像装置では、センサゲート信号ＳＧの出力タイミングがＣＣＤイメージセンサの画素配列に基づいて予め設定され固定されており、例えば垂直同期信号ＶＤの立ち下がりから水平同期信号ＨＤのパルス数を９発カウントした後、クロックを所定数カウントしたタイミングでセンサゲート信号ＳＧをＣＣＤイメージセンサに供給するようになっている。したがって、トリガ信号ＴＲＩＧから垂直同期信号ＶＤを生成して撮像動作を行う上記撮像装置では、上記垂直同期信号ＶＤの立ち下がりのタイミングから上記センサゲート信号ＳＧが出力されるタイミングまでの時間以下には有効電荷蓄積時間ＴＥを短縮することができず、１／１００００秒等の高速シャッタによる撮像を行うことはできなかった。
【００１６】
また、画像処理機器を使用して、撮像装置からのビデオ信号に画像処理を行いたい場合がある。一般に画像処理機器は所定の同期信号を基準として動作するようになっている。このため、例えば複数の撮像装置、映像記録再生装置等からのビデオ信号を合成する場合などに、基準となる同期信号に同期したビデオ信号を画像処理機器に供給する必要がある。
【００１７】
このような場合、撮像装置は、任意のタイミングで、例えば図２３の（Ａ）に示すように、トリガ信号ＴＲＩＧが供給されると、所定の有効電荷蓄積時間すなわち露光時間の後に、図２３の（Ｂ）に示すセンサゲート信号ＳＧをＣＣＤイメージセンサに供給し、光電変換部の各画素に蓄積した電荷を垂直転送部に読み出すと同時に、垂直同期信号Ｖ−ＳＹＮＣを発生し、図２３の（Ｃ）に示すように、発生した垂直同期信号Ｖ−ＳＹＮＣに同期させて垂直転送部に読み出した電荷を撮像信号ＶＩＤＥＯとして水平転送部を介して出力する。この撮像装置では、図２４の（Ａ）に示すように、任意のタイミングすなわちランダムに供給されるトリガ信号ＴＲＩＧに応じて、ランダムな間隔で図２４の（Ｂ）に示すようにビデオ信号ＶＩＤＥＯが出力されるため、一定周期で垂直同期信号Ｖ−ＳＹＮＣを出力することができない。
【００１８】
あるいは、この撮像装置は、例えば図２５（Ｃ）に示すように、一定の周期の垂直同期信号Ｖ−ＳＹＮＣを発生しておき、図２５の（Ａ）に示すトリガ信号ＴＲＩＧが供給されると、所定の露光時間の後に、図２５の（Ｂ）に示すセンサゲート信号ＳＧをＣＣＤイメージセンサに供給し、光電変換部の各画素に蓄積した電荷を垂直転送部に読み出すと同時に、今まで発生していた垂直同期信号Ｖ−ＳＹＮＣと異なり、トリガ信号ＴＲＩＧに基づくタイミングで垂直同期信号Ｖ−ＳＹＮＣを発生するようになっている。
【００１９】
【発明が解決しようとする課題】
ところで、このような撮像装置からのビデオ信号を用いて処理を行う例えばフレームメモリ，モニタ等のビデオ処理機器では、その動作を供給されるビデオ信号に同期させることが要求される。しかし、これらのビデオ処理機器においては、ランダム周期の同期信号に同期させることは技術的に非常に難しく一般的には行われていない。
【００２０】
そこで、本発明の目的は、トリガ信号に同期した高速のランダムシャッタによる撮像動作を行い、所定の撮像範囲の有効電荷を撮像信号として得ることができるようにした撮像素子の駆動制御方法、撮像装置、撮像制御装置及び撮像システムを提供することにある。
【００２１】
また、本発明に他の目的は、任意の画像範囲の撮像信号を得ることができるようにした撮像素子の駆動制御方法、撮像装置、撮像制御装置及び撮像システムを提供することにある。
【００２２】
【課題を解決するための手段】
本発明では、それぞれ入射された光量に応じた電荷を発生して蓄積する複数の受光素子がマトリクス状に配置された受光部と、上記受光部の各受光素子から読み出された電荷を転送する垂直転送部と、上記垂直転送部を介して転送された電荷を出力する水平転送部とを有するインターライントランスファ型固体撮像素子の駆動制御を行うに当たり、第１のトリガ信号に基づいて、ユーザにより可変設定可能でかつ１フィールド以内のパルス幅を有し、前縁が上記第１のトリガ信号の前縁と一致する第２のトリガ信号を生成する。上記第２のトリガ信号の前縁のタイミングである第１のタイミングと同じ第２のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、上記第２のタイミングから所定時間後の第３のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出す。上記第３のタイミングから可変設定可能な第４のタイミングまでの第１の期間に亘って、上記垂直転送部に転送された電荷を第１の転送速度で垂直転送する。そして、上記第４のタイミングから上記第２のトリガ信号の後縁に基づく第５のタイミングまでの第２の期間に亘って、上記垂直転送部の電荷を第１の転送速度よりも遅い第２の転送速度で垂直転送することにより、上記第２の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力させる。これにより、これにより、インターライントランスファ型固体撮像素子の電子シャッタ機能を利用して、第１のトリガ信号に同期した高速のランダムシャッタによる撮像動作を行い、第２のトリガ信号のパルス幅で決定される画像範囲の有効電荷を撮像信号として得ることができる。
【００２３】
すなわち、本発明は、それぞれ入射された光量に応じた電荷を発生して蓄積する複数の受光素子がマトリクス状に配置された受光部と、上記受光部の各受光素子から読み出された電荷を転送する垂直転送部と、上記垂直転送部を介して転送された電荷を出力する水平転送部とを有するインターライントランスファ型固体撮像素子の駆動制御方法であって、第１のトリガ信号に基づいて、ユーザにより可変設定可能でかつ１フィールド以内のパルス幅を有し、前縁が上記第１のトリガ信号の前縁と一致する第２のトリガ信号を生成し、
上記第２のトリガ信号の前縁のタイミングである第１のタイミングと同じ第２のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、上記第２のタイミングから所定時間後の第３のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出し、上記第３のタイミングから可変設定可能な第４のタイミングまでの第１の期間に亘って、上記垂直転送部に転送された電荷を第１の転送速度で垂直転送し、上記第４のタイミングから上記第２のトリガ信号の後縁に基づく第５のタイミングまでの第２の期間に亘って、上記垂直転送部の電荷を第１の転送速度よりも遅い第２の転送速度で垂直転送することにより、上記第２の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力させることを特徴とする。本発明に係る撮像素子の駆動制御方法では、例えば、上記第２のトリガ信号のパルス幅の設定により、有効電荷として出力する画像範囲を変更する。
【００２４】
本発明に係る撮像装置は、それぞれ入射された光量に応じた電荷を発生して蓄積する複数の受光素子がマトリクス状に配置された受光部と、上記受光部の各受光素子から読み出された電荷を転送する垂直転送部と、上記垂直転送部を介して転送された電荷を出力する水平転送部とを備えたインターライントランスファ型固体撮像素子と、第１のトリガ信号に基づいてパルス幅調整手段により生成されユーザにより可変設定可能でかつ１フィールド以内のパルス幅を有し、前縁が上記第１のトリガ信号の前縁と一致する第２のトリガ信号の前縁のタイミングである第１のタイミングと同じ第２のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、上記第２のタイミングから所定時間後の第３のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出し、上記第３のタイミングから可変設定可能な第４のタイミングまでの第１の期間に亘って、上記垂直転送部に転送された電荷を第１の転送速度で垂直転送し、上記第４のタイミングから上記第２のトリガ信号の後縁に基づく第５のタイミングまでの第２の期間に亘って、上記垂直転送部の電荷を第１の転送速度よりも遅い第２の転送速度で垂直転送することにより、上記第２の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力するように上記インターライントランスファ型固体撮像素子を制御する駆動制御手段とを備え、上記駆動制御手段は、標準テレビジョン方式に準拠した標準垂直同期信号及び標準水平同期信号を生成し、上記標準水平同期信号を上記インターライントランスファ型固体撮像素子に出力する標準同期信号発生手段と、上記第２のトリガ信号の前縁のタイミングを基準とした上記第１のタイミングと同じ第２のタイミングを与えるサブ垂直同期信号を発生し、上記サブ垂直同期信号を上記インターライントランスファ型固体撮像素子に出力するサブ同期信号発生手段と、上記標準水平同期信号よりも周波数が高い高速水平同期信号を上記第１の期間に亘って発生し、上記インタートランスファ型固体撮像素子に出力する高速水平同期信号発生手段を備えることを特徴とする。
【００２６】
また、本発明は、それぞれ入射された光量に応じた電荷を発生して蓄積する複数の受光素子がマトリクス状に配列された受光部と、上記受光部の各受光素子から読み出された有効電荷を転送する垂直転送部と、上記垂直転送部を介して転送された有効電荷を出力する水平転送部とを有するインターライントランスファ型固体撮像素子と、上記有効電荷に基づく撮像信号を出力する撮像手段とを備える撮像装置を制御する撮像制御装置であって、
第１のトリガ信号に基づいて、ユーザにより可変設定可能でかつ１フィールド以内のパルス幅を有し、前縁が上記第１のトリガ信号の前縁と一致する第２のトリガ信号を生成して上記撮像装置に供給するパルス幅調整手段と、上記第２のトリガ信号の前縁のタイミングである第１のタイミングと同じ第２のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、上記第１のタイミングから所定時間後の第３のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出し、上記第３のタイミングから可変設定可能な第４のタイミングまでの第１の期間に亘って、上記垂直転送部に転送された電荷を第１の伝送速度で垂直転送し、上記第４のタイミングから上記第２のトリガ信号の後縁に基づく第５のタイミングまでの第２の期間に亘って、上記垂直転送部の電荷を第１の転送速度よりも遅い第２の転送速度で垂直転送することにより、上記第２の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力するように上記インターライントランスファ型固体撮像素子を制御する駆動制御手段とを備え、上記駆動制御手段は、標準テレビジョン方式に準拠した標準垂直同期信号及び標準水平同期信号を生成し、上記標準水平同期信号を上記撮像装置に出力する標準同期信号発生手段と、上記第２のトリガ信号の前縁のタイミングを基準とした第１のタイミングと同じ第２のタイミングを与えるサブ垂直同期信号を発生し、上記サブ垂直同期信号を上記撮像装置に出力するサブ同期信号発生手段と、上記標準水平同期信号よりも周波数が高い高速水平同期信号を上記第１の期間に亘って発生し、上記撮像装置に出力する高速水平同期信号発生手段とを備えたことを特徴とする。
【００２７】
本発明は、それぞれ入射された光量に応じた電荷を発生して蓄積する複数の受光素子がマトリクス状に配列された受光部と、上記受光部の各受光素子から読み出された有効電荷を転送する垂直転送部と、上記垂直転送部を介して転送された有効電荷を出力する水平転送部とを有するインターライントランスファ型固体撮像素子と、上記有効電荷に基づく撮像信号を出力する撮像手段とを備える撮像装置を制御する撮像制御装置であって、第１のトリガ信号に基づいて、ユーザにより可変設定可能でかつ１フィールド以内のパルス幅を有し、前縁が上記第１のトリガ信号の前縁と一致する第２のトリガ信号を生成して上記撮像装置に供給するパルス幅調整手段と、上記第２のトリガ信号の前縁のタイミングである第１のタイミングと同じ第２のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、上記第１のタイミングから所定時間後の第３のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出し、上記第３のタイミングから可変設定可能な第４のタイミングまでの第１の期間に亘って、上記垂直転送部に転送された電荷を第１の伝送速度で垂直転送し、上記第４のタイミングから上記第２のトリガ信号の後縁に基づく第５のタイミングまでの第２の期間に亘って、上記垂直転送部の電荷を第１の転送速度よりも遅い第２の転送速度で垂直転送することにより、上記第２の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力するように上記インターライントランスファ型固体撮像素子を制御する駆動制御手段と、
上記撮像装置から出力された上記撮像信号を一時的に記憶する記憶手段と、上記撮像信号を上記第２のトリガ信号に応じて上記記憶手段に記憶するとともに、上記記憶手段に記憶された撮像信号を上記記憶手段から読み出し静止画像信号として出力する出力制御手段とを備えたことを特徴とする。
【００２８】
本発明に係る撮像システムは、それぞれ入射された光量に応じた電荷を発生して蓄積する複数の受光素子がマトリクス状に配置された受光部と、上記受光部の各受光素子から読み出された有効電荷を転送する垂直転送部と、上記垂直転送部を介して転送された有効電荷を出力する水平転送部とを有するインターライントランスファ型固体撮像素子と、上記有効電荷に基づく撮像信号を出力する撮像手段とを備える撮像装置と、第１のトリガ信号に基づいて、ユーザにより可変設定可能でかつ１フィールド以内のパルス幅を有し、前縁が上記第１のトリガ信号の前縁と一致する第２のトリガ信号を生成して上記撮像装置に供給するパルス幅調整手段と、上記第２のトリガ信号の前縁のタイミングである第１のタイミングと同じ第２のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、上記第１のタイミングから所定時間後の第３のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出し、上記第３のタイミングから、可変設定可能な第４のタイミングまでの第１の期間に亘って、上記垂直転送部に転送された電荷を第１の転送速度で垂直転送し、上記第４のタイミングから上記第２のトリガ信号の後縁に基づく第５のタイミングまでの第２の期間に亘って、上記垂直転送部の電荷を第１の転送速度よりも遅い第２の転送速度で垂直転送することにより、上記第２の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力するように上記インターライントランスファ型固体撮像素子を制御する駆動制御手段とを備えた撮像制御装置とからなり、上記駆動制御手段は、標準テレビジョン方式に準拠した標準垂直同期信号及び標準水平同期信号を生成し、上記標準水平同期信号を上記撮像装置に出力する標準同期信号発生手段と、上記第２のトリガ信号の前縁のタイミングを基準とした第１のタイミングと同じ第２のタイミングを与えるサブ垂直同期信号を発生し、上記サブ垂直同期信号を上記撮像装置に出力するサブ同期信号発生手段と、上記標準水平同期信号よりも周波数が高い高速水平同期信号を上記第１の期間に亘って発生し、上記撮像装置に出力する高速水平同期信号発生手段を備えることを特徴とする。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００３１】
本発明に係る撮像システムは、例えば図１に示すように構成される。この撮像システムは、ベルトコンベア等からなる移送路１により移送される被検体２を検出する物体センサ３の検出出力に基づいて、上記被検体２を撮像装置１０により撮像して静止画として取り込む撮像システムであって、上記物体センサ３の検出出力に応じて上記撮像装置１０の動作制御を行って該撮像装置１０からのビデオ信号を静止画像信号としてメモリ２１に取り込む撮像制御装置２０と、上記撮像装置１０からのビデオ信号が上記メモリ２１を介して静止画像信号として供給される画像処理装置３０とを有する。
【００３２】
この撮像システムにおいて、物体センサ３は、移送路１により移送される被検体２を検出し、被検体２が該物体センサ３の前面に到達したときに、トリガ信号ＴＲＩＧを発生し、このトリガ信号ＴＲＩＧを上記撮像制御装置２０に供給する。
【００３３】
また、上記撮像装置１０は、図２に示すように、上記撮像制御装置２０から端子Ｃ１，Ｃ２を介して外部同期信号ＥＸＴ−ＶＤ，ＥＸＴ−ＨＤが供給される同期信号発生部１１Ａと、上記撮像制御装置２０から端子Ｃ４を介して変調トリガ信号ＭＴＲＩＧが供給されるサブ同期信号発生部１１Ｂ及びゲート信号発生部１２と、このゲート信号発生部１２から供給されるゲート信号ＧＡＴＥにより切り換え制御されるスイッチ回路１３と、マスタクロック発生器１４から供給される約２８．６ＭＨｚのマスタクロックＭＣＫにより動作するタイミングジェネレータ１５と、このタイミングジェネレータ１５から供給される各種タイミング信号等に応じて動作するＣＣＤ駆動部１６により駆動されるＣＣＤイメージセンサ１７と、このＣＣＤイメージセンサ１７による撮像信号が相関２重サンプリング(CDS: Correlated double sampling )回路１８を介して供給されるプロセス部１９とを備えてなる。
【００３４】
上記ＣＣＤイメージセンサ１７は、図３に示すような構造のインターライントランスファ(IT: Interline Transfer)型のＣＣＤイメージセンサであって、奇数フィールドの各画素に相当する受光部ＳODD と偶数フィールドの各画素に相当する受光部ＳEVENと、各受光部ＳODD，ＳEVENに蓄積された電荷が読み出される垂直転送部ＶREGと、上記垂直転送部ＶREG に読み出された電荷を１水平ライン単位の撮像信号として出力する水平転送部ＨREG とから成り、受光部ＳODD ，ＳEVENの下方に形成された図示しないサブストレートの電位を制御することにより、各受光部ＳODD ，ＳEVENに蓄積された電荷をそのサブストレートに掃き捨てて、電荷蓄積時間を制御するようにした電子シャッタ機能を有する。
【００３５】
上記同期信号発生部１１Ａは、上記タイミングジェネレータ１５からマスタクロックＭＣＫを１／２に分周した約１４．３ＭＨｚのクロックＣＬが供給されており、このクロックＣＬに基づいて動作して、内部信号ＶＤ，ＨＤを発生すると共に、上記クロックＣＬを１／４に分周して周波数が約３．５ＭＨｚのＣＬ／４信号を発生するようになっている。この同期信号発生部１１Ａは、外部同期が可能な構成のもので、上記端子Ｃ１，Ｃ２に外部同期信号ＥＸＴ−ＶＤ，ＥＸＴ−ＨＤが供給されているときには、上記外部同期信号ＥＸＴ−ＶＤ，ＥＸＴ−ＨＤに同期した内部同期信号ＶＤ，ＨＤを発生する。そして、この同期信号発生部１１Ａに発生された内部同期信号ＶＤ，ＨＤ及びＣＬ／４信号が上記サブ同期信号発生部１１Ｂに供給されている。さらに、上記内部同期信号ＶＤ，ＨＤは、上記ゲート信号発生部１２及びプロセス部１９に供給されている。
【００３６】
また、上記サブ同期信号発生部１１Ｂは、図４の（Ａ）に示すようなトリガ信号ＴＲＩＧのパルス幅を可変することにより得られる例えば図４の（Ｂ）に示すような変調トリガ信号ＭＴＲＩＧが上記端子Ｃ４に供給される。このサブ同期信号発生部１１Ｂでは、上記端子Ｃ４に供給される変調トリガ信号ＭＴＲＩＧの立ち上がりタイミングｔ１を基準にして図４の（Ｄ）に示すような変調垂直同期信号ＴＧ−ＶＤを生成し、この変調垂直同期信号ＴＧ−ＶＤに基づいて予め設定されたシャッタ速度に応じた期間Ｔ１だけ図４の（Ｃ）に示すように電子シャッタ制御信号Ｘ−ＳＵＢを停止するとともに、上記期間Ｔ１経過後に所定の期間Ｔ２だけ上記ＣＬ／４信号とし、上記各期間Ｔ１，Ｔ２以外は標準テレビジョン方式に準拠する内部水平同期信号ＨＤとした変調水平同期信号ＴＧ−ＨＤを生成する。
【００３７】
そして、このサブ同期信号発生部１１Ｂにより発生された変調垂直同期信号ＴＧ−ＶＤは上記タイミングジェネレータ１５に供給され、また、上記変調水平同期信号ＴＧ−ＨＤは上記スイッチ回路１３に供給され、さらに、電子シャッタ制御信号Ｘ−ＳＵＢは上記ＣＣＤ駆動部１６に供給されている。
【００３８】
また、上記ゲート信号発生部１２は、上記端子Ｃ４に供給される変調トリガ信号ＭＴＲＩＧの立ち上がりエッジのタイミングｔ１を基準にして、内部水平同期信号ＨＤを１６個カウントした１６Ｈ期間経過後に、上記期間Ｔ２中の所定の期間Ｔ３（ここでは２１Ｈ期間）だけ論理「Ｈ」となる図４の（Ｆ）に示すようなゲート信号ＧＡＴＥを発生する。そして、このゲート信号発生部１２で発生されたゲート信号ＧＡＴＥは、上記スイッチ回路１３に供給されている。
【００３９】
また、上記スイッチ回路１３は、上記撮像制御装置２０から端子Ｃ４を介して標準テレビジョン方式における水平同期周波数ｆH の２〜７倍の周波数を有する高速水平同期信号Ｈｉ−ＨＤが供給されており、上記ゲート信号ＧＡＴＥが論理「Ｈ」となる期間Ｔ３だけ上記高速水平同期信号Ｈｉ−ＨＤを選択し、また、上記期間Ｔ３以外の期間は上記サブ同期信号発生部１１Ｂから供給される変調水平同期信号ＴＧ−ＨＤを選択するようになっている。このスイッチ回路１３により選択された上記高速水平同期信号Ｈｉ−ＨＤ及び変調水平同期信号ＴＧ−ＨＤからなる図４の（Ｇ）に示すような変調水平同期信号ＴＧ−ＨＤ’が上記タイミングジェネレータ１５に供給されている。
【００４０】
また、上記タイミングジェネレータ１５は、上記サブ同期信号発生部１１Ｂから供給される変調垂直同期信号ＴＧ−ＶＤと上記スイッチ回路１３により選択された上記高速水平同期信号Ｈｉ−ＨＤ及び変調水平同期信号ＴＧ−ＨＤに基づいて、上記ＣＣＤイメージセンサ１７の駆動に必要な各種タイミング信号を生成して上記ＣＣＤ駆動部１６に供給する。
【００４１】
また、上記ＣＣＤ駆動部１６は、上記各種タイミング信号や電子シャッタ制御信号Ｘ−ＳＵＢに基づいて図４の（Ｅ）に示すセンサゲート信号ＳＧやリセット信号、水平転送パルス、垂直転送パルス等の駆動パルスを生成して、上記ＣＣＤイメージセンサ１７を駆動する。
【００４２】
また、上記ＣＤＳ回路１８は、上記ＣＣＤイメージセンサ１７から２ライン同時読み出しされた撮像信号に対して、タイミングジェネレータ１５から供給されるサンプリングパルスに基づいていわゆる相関２重サンプリングを行って、撮像信号の情報成分を取り出すとともに、撮像信号に含まれているリセットノイズ等の雑音を除去する。
【００４３】
そして、上記プロセス部１９では、上記ＣＤＳ回路１８から供給された撮像信号にガンマ補正などの所定の処理を施す。このプロセス部１９から出力される図４の（Ｈ）に示すようなビデオ信号ＶＩＤＥＯが端子Ｃ５を介して上記撮像制御装置２０に供給される。
【００４４】
上記撮像制御装置２０は、上記撮像装置１０により得られたビデオ信号ＶＩＤＥＯが端子Ｃ５１を介して供給されるメモリ２１と、このメモリ２１に対するデータの書き込み／読み出しを制御するメモリコントローラ２２を備える。また、この撮像制御装置２０は、同期信号発生部２３、サブ同期信号発生部２４、高速水平同期信号発生部２５、マスタクロック発生器２６及びパルス幅可変設定部２７を備え、上記物体センサ３の検出出力として得られたトリガ信号ＴＲＩＧが端子Ｃ２０を介して上記パルス幅可変設定部２７に供給されるようになっている。このパルス幅可変設定部２７は、上記端子Ｃ２０に供給されたトリガ信号ＴＲＩＧのパルス幅を任意に可変設定するもので、その具体的な構成例を図５に示すように、モノマルチバイブレータ２７Ａと、このモノマルチバイブレータ２７Ａに接続された半固定抵抗器２７ａとコンデンサ２７ｂによる時定数回路２７Ｂとからなる。このパルス幅可変設定部２７は、モノマルチバイブレータ２７Ａが上記物体センサ３からのトリガ信号ＴＲＩＧによりトリガされることにより、図６に示すように、時定数回路２７Ｂの時定数に応じたパルス幅Ｗの変調トリガパルス信号ＭＴＲＩＧを生成する。上記時定数回路２７Ｂの時定数に応じた変調トリガ信号ＭＴＲＩＧのパルス幅Ｗは、半固定抵抗器２７ａにより連続的に可変設定できるようになっている。
【００４５】
そして、上記変調トリガ信号ＭＴＲＩＧが上記メモリコントローラ２２及びサブ同期信号発生部２４に供給されると共に端子Ｃ４１から上記撮像装置１０に供給されるようになっている。
【００４６】
この撮像制御装置２０において、上記同期信号発生部２３は、マスタクロック発生器２６から供給される約２８．６ＭＨｚのマスタクロックＭＣＫに基づいて同期信号ＶＤ，ＨＤと、この水平同期信号ＨＤの２倍の周波数の２ＦＨ信号及び上記マスタクロックＭＣＫを１／４に分周したＣＬ／４信号を発生する。この同期信号発生部２３により発生された同期信号ＶＤ，ＨＤが上記メモリコントローラ２２に供給されており、また、垂直同期信号ＶＤ及び２ＦＨ信号が上記サブ同期信号発生部２４に供給されており、また、ＣＬ／４信号が上記高速水平同期信号発生部２５に供給されており、さらに、水平同期信号ＨＤが端子Ｃ２１を介して外部同期信号ＥＸＴ−ＨＤとして上記撮像装置１０に供給されるようになっている。
【００４７】
また、上記サブ同期信号発生部２４は、上記撮像装置１０に供給する外部同期信号ＥＸＴ−ＶＤを上記変調トリガ信号ＭＴＲＩＧ、垂直同期信号ＶＤ及び２ＦＨ信号から生成するものであって、例えば図７に示すように構成されている。
【００４８】
この図７に示すサブ同期信号発生部２４は、上記変調トリガ信号ＭＴＲＩＧ及び２ＦＨ信号が供給されるエッジ検出回路１００と、上記２ＦＨ信号がそれぞれクロック入力端子ＣＬＫに供給される第１乃至第３のカウンタ１１１，１１２，１１３を備える。
【００４９】
上記エッジ検出回路１００は、上記２ＦＨ信号がクロック入力端子ＣＫに供給される第１及び第２のＤ型フリップフロップ１０１，１０２と、上記第１のＤ型フリップフロップ１０１の非反転出力と第２のＤ型フリップフロップ１０２の反転出力が供給されるＮＡＮＤゲート１０３とからなり、上記変調トリガ信号ＭＴＲＩＧが上記第１のＤ型フリップフロップ１０１のデータ入力端子Ｄに供給され、この第１のＤ型フリップフロップ１０１の非反転出力が上記第２のＤ型フリップフロップ１０２のデータ入力端子Ｄに供給されるようになっている。このような構成のエッジ検出回路１００は、上記変調トリガ信号ＭＴＲＩＧの立ち上がりエッジを検出する。このエッジ検出回路１００の検出出力は、上記第１のカウンタ１１１のロード端子ＬＤに供給されると共に、Ｄ型フリップフロップ１１４のリセット端子Ｒに供給される。
【００５０】
上記第１のカウンタ１１１は、上記２ＦＨ信号の立ち上がりエッジでカウントアップ動作を行う４ビットのバイナリカウンタであって、上記エッジ検出回路１００の検出出力が上記ロード端子ＬＤに供給されることにより、上記変調トリガ信号ＴＲＩＧの立ち上がりエッジ毎に［１０００］がプリセットされ、上記２ＦＨ信号の立ち上がりエッジ毎にアップカウントして、そのキャリー出力ＲＣを上記Ｄ型フリップフロップ１１４のクロック入力端子ＣＫに供給する。
【００５１】
上記Ｄ型フリップフロップ１１４は、そのデータ入力端子Ｄに論理「Ｈ」が与えられており、上記エッジ検出回路１００の検出出力が上記リセット端子Ｒに供給されることにより、上記変調トリガ信号ＭＴＲＩＧの立ち上がりエッジ毎にリセットされ、上記第１のカウンタ１１１のキャリー出力ＲＣをクロックとして上記データ入力端子Ｄの論理「Ｈ」をラッチして、その非反転出力を第２及び第３のカウンタ１１２，１１３の各制御入力端子ＳＰＥに供給すると共に、各Ｄ型フリップフロップ１１６，１１９のリセット端子Ｒに供給する。
【００５２】
上記第２のカウンタ１１２は、８ビットバイナリのプログラマブル・ダウン・カウンタであって、その制御入力端子ＳＰＥが論理「Ｌ」となっている期間すなわち、上記Ｄ型フリップフロップ１１４が上記変調トリガ信号ＭＴＲＩＧの立ち上がりエッジのタイミングｔ１でリセットされ、上記第１のカウンタ１１１のキャリー出力ＲＣにより論理「Ｈ」を出力するまでの間、上記２ＦＨ信号の立ち上がりエッジのタイミングで［１０００１０００］がプリセットされ、その後上記制御入力端子ＳＰＥが論理「Ｈ」になると上記２ＦＨ信号の立ち上がりエッジ毎にダウンカウントして、そのカウント出力ＣＯ／ＣＺをＮＡＮＤゲートによるインバータ１１５を介して上記Ｄ型フリップフロップ１１６のクロック入力端子ＣＫに供給する。
【００５３】
上記Ｄ型フリップフロップ１１６は、そのデータ入力端子Ｄに論理「Ｈ」が与えられており、上記Ｄ型フリップフロップ１１４の出力が上記リセット端子Ｒに供給されることにより、上記Ｄ型フリップフロップ１１４の出力の立ち上がりエッジ毎にリセットされ、上記第２のカウンタ１１２のカウント出力ＣＯ／ＣＺの反転信号をクロックとして上記データ入力端子Ｄの論理「Ｈ」をラッチして、その反転出力をＮＡＮＤゲート１１７の一方の入力端子に供給する。
【００５４】
そして、このＮＡＮＤゲート１１７は、もう一方の入力端子に上記Ｄ型フリップフロップ１１４の非反転出力が供給されており、このＤ型フリップフロップ１１４の非反転出力と上記Ｄ型フリップフロップ１１６の反転出力とのＮＡＮＤ出力として、図８の（Ａ）に示す変調トリガ信号ＭＴＲＩＧの立ち上がりエッジのタイミングｔ１から７Ｈ経過後に９Ｈ期間だけ論理「Ｌ」となる図８の（Ｂ）に示すような第１の垂直同期信号ＶＤ１を生成する。
【００５５】
上記ＮＡＮＤゲート１１７の出力すなわち上記第１の垂直同期信号ＶＤ１は、各ＮＡＮＤゲート１２１，１２９の各一方の入力端子に供給されていると共に、Ｄ型フリップフロップ１２８のリセット端子Ｒに供給されている。
【００５６】
また、上記第３のカウンタ１１３は、８ビットバイナリのプログラマブル・ダウン・カウンタであって、その制御入力端子ＳＰＥが論理「Ｌ」となっている期間すなわち、上記Ｄ型フリップフロップ１１４が上記変調トリガ信号ＭＴＲＩＧの立ち上がりエッジのタイミングｔ１でリセットされ、上記第１のカウンタ１１１のキャリー出力ＲＣにより論理「Ｈ」を出力するまでの間、上記２ＦＨ信号の立ち上がりエッジのタイミングで［１００１０１００］がプリセットされ、その後上記制御入力端子ＳＰＥが論理「Ｈ」になると上記２ＦＨ信号の立ち上がりエッジ毎にダウンカウントして、そのカウント出力ＣＯ／ＣＺをＮＡＮＤゲートによるインバータ１１８を介して上記Ｄ型フリップフロップ１１９のクロック入力端子ＣＫに供給する。
【００５７】
上記Ｄ型フリップフロップ１１９は、そのデータ入力端子Ｄに論理「Ｈ」が与えられており、上記Ｄ型フリップフロップ１１４の出力が上記リセット端子Ｒに供給されることにより、上記Ｄ型フリップフロップ１１４の出力の立ち上がりエッジ毎にリセットされ、上記第３のカウンタ１１３のカウント出力ＣＯ／ＣＺの反転信号をクロックとして上記データ入力端子Ｄの論理「Ｈ」をラッチして、その非反転出力をモノステーブルマルチバイブレータ１２０のトリガ端子Ａに供給する。
【００５８】
上記モノステーブルマルチバイブレータ１２０は、上記Ｄ型フリップフロップ１１９の非反転出力でトリガされることにより、その反転出力として、図８の（Ｃ）に示すように、変調トリガ信号ＭＴＲＩＧの立ち上がりエッジのタイミングｔ１から２８Ｈ経過後に９Ｈ期間だけ論理「Ｌ」となる第２の垂直同期信号ＶＤ２を生成する。
【００５９】
このモノステーブルマルチバイブレータ１２０の反転出力すなわち上記第２の垂直同期信号ＶＤ２は、上記ＮＡＮＤゲート１２１の他方の入力端子に供給されると共に、Ｄ型フリップフロップ１２８のクロック入力端子ＣＫに供給されている。
【００６０】
上記ＮＡＮＤゲート１２１は、上記ＮＡＮＤゲート１１７から供給される第１の垂直同期信号ＶＤ１と上記モノステーブルマルチバイブレータ１２０から供給される第２の垂直同期信号ＶＤ２のＮＡＮＤ出力をＮＡＮＤゲートによるインバータ１２２を介して図８の（Ｄ）に示すような信号ＶＤ’としてＮＡＮＤゲート１２３の一方の入力端子に供給する。
【００６１】
上記ＮＡＮＤゲート１２３は、その他方の入力端子に上記変調トリガ信号ＭＴＲＩＧの立ち下がりエッジのタイミングｔ５でトリガされるモノステーブルマルチバイブレータ１０５から出力されるパルス信号が供給されており、このパルス信号と上記信号ＶＤ’とのＮＡＮＤ出力として、図８の（Ｅ）に示すような信号ＶＤ”を生成する。このＮＡＮＤゲート１２３により生成された信号ＶＤ”は、ＮＡＮＤゲートによるインバータ１２４を介してＤ型フリップフロップ１２７のデータ入力端子Ｄに供給されている。
【００６２】
上記Ｄ型フリップフロップ１２７は、そのクロック入力端子ＣＫに上記２ＦＨ信号が２段のモノステーブルマルチバイブレータ１２５，１２６で位相調整されてクロック信号として供給されており、このクロック信号で上記信号ＶＤ”をラッチする。
【００６３】
そして、このサブ同期信号発生部２４は、上記Ｄ型フリップフロップ１２７によるラッチ出力を外部同期信号ＥＸＴ−ＶＤとして端子Ｃ１１を介して上記撮像装置１０に供給する。
【００６４】
さらに、このサブ同期信号発生部２４において、上記Ｄ型フリップフロップ１２８は、そのデータ入力端子Ｄに論理「Ｈ」が与えられており、上記ＮＡＮＤゲート１１７から供給される第１の垂直同期信号ＶＤ１の立ち上がりエッジでリセットされ、上記モノステーブルマルチバイブレータ１２０から供給される第２の垂直同期信号ＶＤ２をクロックとして上記データ入力端子Ｄの論理「Ｈ」をラッチして、その反転出力を上記ＮＡＮＤゲート１２９のもう一方の入力端子に供給する。
【００６５】
そして、上記ＮＡＮＤゲート１２９は、上記ＮＡＮＤゲート１１７から供給される第１の垂直同期信号ＶＤ１と上記Ｄ型フリップフロップ１２８の反転出力のＮＡＮＤ出力をＮＡＮＤゲートによるインバータ１３０を介してゲート信号ＧＡＴＥとして上記高速水平同期信号発生部２５に供給する。上記ゲート信号ＧＡＴＥは、図８の（Ｆ）に示すように、上記第１の垂直同期信号ＶＤ１の立ち上がりエッジのタイミングから上記第２の垂直同期信号ＶＤ２の立ち上がりエッジのタイミングまでの２１Ｈの期間Ｔ３中だけ論理「Ｈ」となる。
【００６６】
上記高速水平同期信号発生部２５は、上記撮像装置１０に供給する高速水平同期信号Ｈｉ−ＨＤを上記ＣＬ／４信号から生成するものであって、例えば図９に示すように構成されている。
【００６７】
この図９に示す高速水平同期信号発生部２５は、上記ＣＬ／４信号がクロック入力端子ＣＬＫに供給されるカウンタ１５１と、このカウンタ１５１のプリセット値を設定する設定回路１５２を備える。
【００６８】
上記カウンタ１５１は、８ビットバイナリのプログラマブル・ダウン・カウンタであって、その制御入力端子ＳＰＥが論理「Ｌ」となっている期間に、上記クロック入力端子ＣＬＫに供給されるＣＬ／４信号の立ち上がりエッジのタイミングで上記設定回路１５２による設定値がプリセットされ、その後上記制御入力端子ＳＰＥが論理「Ｈ」になると上記ＣＬ／４信号の立ち上がりエッジ毎にダウンカウントすることにより、そのカウント出力ＣＯ／ＣＺとして水平同期信号ＨＤの２〜７倍の周波数のパルスをＮＡＮＤゲート１５４の一方の入力端子に供給する。
【００６９】
上記ＮＡＮＤゲート１５４は、水平同期信号ＨＤによりトリガされるモノステーブルマルチバイブレータ１５３の反転出力が他方の入力端子に供給されており、このモノステーブルマルチバイブレータ１５３の反転出力によりゲート制御されるようになっている。そして、このＮＡＮＤゲート１５４のＮＡＮＤ出力がＮＡＮＤゲート１５６に供給されると共にＮＡＮＤゲートによるインバータ１５５を介して上記カウンタ１５１の制御入力端子ＳＰＥに供給される。
【００７０】
また、上記ＮＡＮＤゲート１５６は、上記サブ同期信号発生部２４からゲート信号ＧＡＴＥが他方の入力端子に供給されており、このゲート信号ＧＡＴＥによりゲート制御されるようになっている。そして、このＮＡＮＤゲート１５６は、上記ＮＡＮＤゲート１５４のＮＡＮＤ出力として供給される上記カウンタ１５１のカウント出力ＣＯ／ＣＺを上記ゲート信号ＧＡＴＥが論理「Ｈ」となっている２１Ｈの期間Ｔ３だけモノステーブルマルチバイブレータ１５７のトリガ入力端子Ｂに供給する。
【００７１】
このモノステーブルマルチバイブレータ１５７は、上記２１Ｈの期間Ｔ３に上記カウンタ１５１のカウント出力ＣＯ／ＣＺにより水平同期信号ＨＤの２〜７倍の周波数でトリガされ、その反転出力を高速水平同期信号Ｈｉ−ＨＤとして出力する。
【００７２】
また、上記メモリ２１は、上記メモリコントローラ２２により上記変調トリガ信号ＭＴＲＩＧ及び同期信号ＶＤ，ＨＤに基づいてデータの書き込み／読み出しを制御され、上記端子Ｃ５１を介して供給されたビデオ信号ＶＩＤＥＯを取り込み、このビデオ信号を静止画像信号として端子Ｃ５２から上記画像処理装置に供給するようになっている。
【００７３】
このよう構成の撮像制御装置２０では、上記同期発生部２３が発生する標準テレビジョン方式に準拠した水平同期信号ＨＤを外部水平同期信号ＥＸＴ−ＨＤとして上記撮像装置１０に供給しており、上記物体センサ３が移送路１上の被検体２を検出してトリガ信号ＴＲＩＧを発生すると、そのトリガ信号ＴＲＩＧを上記撮像装置１０に供給すると共に、上記トリガ信号ＴＲＩＧの上がりエッジのタイミングｔ１から７Ｈ経過後に９Ｈ期間だけ論理「Ｌ」となる第１の垂直同期信号ＶＤ１と２８Ｈ経過後に９Ｈ期間だけ論理「Ｌ」となる第２の垂直同期信号ＶＤ２を標準テレビジョン方式の垂直同期信号ＶＤに挿入した外部同期信号ＥＸＴ−ＶＤを上記サブ同期信号発生部２４が上記撮像装置１０に供給し、さらに、上記水平同期信号ＨＤの２〜７倍の周波数の高速水平同期信号Ｈｉ−ＨＤを上記高速水平同期信号発生部２５が上記撮像装置１０に供給する。
【００７４】
そして、上記撮像装置１０では、上記撮像制御装置２０から供給される外部同期信号ＥＸＴ−ＶＤ，ＥＸＴ−ＨＤ、高速水平同期信号Ｈｉ−ＨＤ及び変調トリガ信号ＭＴＲＩＧに基づいて、上記サブ同期信号発生部１１Ｂで発生される変調垂直同期信号ＴＧ−ＶＤ及びシャッタ制御信号Ｘ−ＳＵＢ、上記スイッチ回路１３により選択された高速水平同期信号Ｈｉ−ＨＤ及び変調水平同期信号ＴＧ−ＨＤからなる変調水平同期信号ＴＧ−ＨＤ’に応じて撮像動作を行う。
【００７５】
ここで、上記撮像装置１０におけるＣＣＤイメージセンサ１７は、その垂直転送動作の１サイクルすなわち撮像電荷を１パケット送るのに約８．３μｓを要するものであって、１Ｈ期間すなわち６３．５５６μｓに可能な垂直転送動作のサイクル数が７．６６すなわち７サイクルが限界であるため、上記高速水平同期信号Ｈｉ−ＨＤの周波数は、水平同期信号ＨＤの２〜７倍の周波数としてある。
【００７６】
そして、この高速水平同期信号Ｈｉ−ＨＤが挿入される期間Ｔ３は２１Ｈあるので、上記期間Ｔ３での垂直転送サイクルは、上記高速水平同期信号Ｈｉ−ＨＤの周波数が２ｆH のとき２１×２＝４２サイクルとなり、また、上記高速水平同期信号Ｈｉ−ＨＤの周波数が７ｆH のとき２１×７＝１４７サイクルとなる。
【００７７】
すなわち、上記高速水平同期信号Ｈｉ−ＨＤの周波数が２ｆH のときには、図１０に斜線を施して示すように、上記期間Ｔ３中に、上記ＣＣＤイメージセンサ１７の撮像面の上部が４２ライン読み出される。そして、上記期間Ｔ３の終了時に上述の４２ラインの読み出しが終了しているので、正常サイクルに戻ってからスタート▲１▼のラインから正常な撮像信号が読み出されることになる。
【００７８】
また、上記高速水平同期信号Ｈｉ−ＨＤの周波数が７ｆH のときには、図１１に斜線を施して示すように、上記期間Ｔ３中に、上記ＣＣＤイメージセンサ１７の撮像面の上部が１４７ライン読み出される。そして、上記期間Ｔ３の終了時に上述の１４７ラインの読み出しが終了しているので、正常サイクルに戻ってからスタート▲２▼のラインから正常な撮像信号が読み出されることになる。
【００７９】
このように、上記高速水平同期信号Ｈｉ−ＨＤの周波数を可変することで、撮りたい映像の位置を自由に設定することができる。
【００８０】
すなわち、上記撮像装置１０では、トリガ信号ＴＲＩＧに基づいて生成される変調トリガ信号ＭＴＲＩＧに応じて電子シャッタ機能を有するインターライントランスファ型ＣＣＤイメージセンサ１７の電荷掃捨部への電荷の掃き捨てを所定時間Ｔ１停止させ、上記所定時間Ｔ１経過後に、受光部に蓄積された撮像電荷を有効電荷として垂直転送部ＶＲＥＧに読み出し、この垂直転送部ＶＲＥＧに読み出された撮像電荷を所定数の転送サイクルだけ高速垂直転送した後に上記変調トリガ信号ＭＴＲＩＧの後縁のタイミングｔ５まで標準テレビジョン方式に対応した垂直転送を行う。そして、上記高速垂直転送により所定数のラインの撮像電荷を除いた有効電荷を上記変調トリガ信号ＭＴＲＩＧのパルス幅の応じたライン数分の撮像信号として標準テレビジョン方式に対応した垂直転送により上記水平転送部ＨＲＥＧを介して出力させる。これにより、上記インターライントランスファ型ＣＣＤイメージセンサ１７の電子シャッタ機能を利用して、上記トリガ信号ＴＲＩＧに同期した高速のランダムシャッタによる撮像動作を行い、所定数のライン以降の必要な有効電荷を撮像信号として得ることができる。
【００８１】
そして、この撮像システムでは、上記撮像制御装置２０の高速水平同期信号発生部２５において、ＣＬ／４信号をカウントするカウンタ２０１に与えるプリセット値を設定回路２０２で変更することにより、水平同期信号ＨＤの２〜７倍の周波数の高速水平同期信号Ｈｉ−ＨＤを発生して、上記撮像装置１０に供給することにより撮りたい映像の開始水平ライン位置を自由に設定することができる。
【００８２】
また、撮りたい映像のサイズは、図８における映像終了タイミングｔ５を示す上記変調トリガ信号ＭＴＲＩＧの立ち下がりエッジで決まる。すなわち、上記ゲート信号ＧＡＴＥの立ち下がりのタイミングから上記変調トリガ信号ＭＴＲＩＧの立ち下がりエッジまでの期間が映像サイズとなる。
【００８３】
ここで、例えば図１２に示すように、上記ゲート信号ＧＡＴＥの期間Ｔ３に１００ライン転送し、映像サイズを１００ラインとした場合には、映像出力タイミング時に５０ラインほど転送残りを生じるが、次のゲート信号ＧＡＴＥの期間Ｔ３に最初の１００ラインと重なる形で転送されるので、撮りたい部分の映像信号に影響を及ぼすことはない。
【００８４】
なお、上記映像出力タイミング時に生じる転送残りが撮りたい部分の映像信号に影響を及ぼすことのないライン数は、上記ゲート信号ＧＡＴＥの期間Ｔ３の転送サイクル数で決まり、上記ゲート信号ＧＡＴＥの期間Ｔ３に１００ライン転送する場合には１００ラインまでである。つまり、映像サイズは、図１３に示すように、５０ラインまで短縮することができる。
【００８５】
したがって、上記映像終了タイミングを示す上記変調トリガ信号ＭＴＲＩＧのパルス幅の設定により、映像サイズは、５０ラインから１５０ラインの範囲で自由に設定することができる。
【００８６】
一方、トリガサイクルは、上記映像終了タイミングを示す垂直同期信号ＶＤで決まり、この垂直同期信号ＶＤのタイミングの直後まで短縮可能である。図１４に示すように、ｎ＝１とすると、Ｎ＝４７ラインで標準テレビジョン方式における周期（２６２．５ライン：ＥＩＡ）に比べて１／５．６の周期での撮像動作を行うことが可能である。
【００８７】
なお、トリガ後、垂直同期信号ＶＤを２発設定するのは、サブ同期信号発生部の構成上の問題で実際の集積回路の動作に合わせたものである。
【００８８】
また、この撮像システムでは、上述のように上記高速水平同期信号Ｈｉ−ＨＤの周波数を可変することで、撮りたい映像の開始水平ライン位置を自由に設定することができるので、図１５の（Ａ），（Ｂ）に示すように画面上の位置Ｌ≠Ｌ’が変動してしまうような被検体２を、図１６の（Ａ），（Ｂ）に示すように、常に映像信号上、同一タイミングで出力できるように自動補正してＬ＝Ｌ’とすることが可能である。
【００８９】
これには、上記撮像制御装置２０の高速水平同期信号発生部２５において手動操作により上記カウンタ１５１のプリセット値を設定する設定回路１５２に換えて、例えば図１７に示すような構成の設定回路１５２’を用いれば良い。
【００９０】
この図１７に示す設定回路１５２’は、鋸歯状波信号発生器１７１とサンプルパルス発生器１７２とサンプルホールド回路１７３と電圧比較器１７４とＡ／Ｄ変換器１７５とからなる。
【００９１】
上記鋸歯状波信号発生器１７１は、図１８に示すようにインバータ１８１，１８２、Ｄフリップフロップ回路１８３，１８４，１８５及び鋸歯状波発生回路１８６により構成される。この鋸歯状波信号発生器１７１は、図１９の（Ａ）に示すような変調トリガ信号ＴＲＩＧがインバータ１８１を介してＤフリップフロップ回路１８３のリセット端子Ｒに供給され、また、図１９の（Ｂ）に示すような垂直同期信号ＶＤ”がＤフリップフロップ回路１８３，１８４の各クロック端子ＣＫに供給されるとともに、上記垂直同期信号ＶＤ”がインバータ１８２を介してＤフリップフロップ回路１８５の各クロック端子ＣＫに供給されるようになっている。Ｄフリップフロップ回路１８３，１８４，１８５は、各データ端子Ｄに論理「Ｈ」の電源が与えられている。Ｄフリップフロップ回路１８３の出力端子ＱはＤフリップフロップ回路１８４のリセット端子Ｒに接続され、
Ｄフリップフロップ回路１８４の出力端子ＱはＤフリップフロップ回路１８５のリセット端子Ｒと鋸歯状波発生回路１８６のトリガ端子Ｔに接続され、Ｄフリップフロップ回路１８５の出力端子Ｑは鋸歯状波発生回路１８６のリセット端子Ｒに接続されている。
【００９２】
このような構成の鋸歯状波信号発生器１７１では、上記変調トリガ信号ＭＴＲＩＧが供給される毎に、上記垂直同期信号ＶＤ”に基づいて映像サイズに対応する撮像期間全体に亘る図１９の（Ｃ）に示すような鋸歯状波信号ＳＷを発生する。この鋸歯状波信号発生器１７１により発生された鋸歯状波信号ＳＷは、上記サンプルホールド回路１７３に供給される。
【００９３】
また、上記サンプルパルス発生器１７２は、図１９の（Ｄ）示すようなビデオ信号が供給されると、このビデオ信号について被検体の映像信号のエッジを検出することより、上記被検体が撮像画像のフレーム内のどの位置にいるのかを示す図１９の（Ｅ）示すようなサンプルパルスＳＰを発生する。このサンプルパルス発生器１７２により発生されたサンプルパルスＳＰは、上記サンプルホールド回路１７３に供給される。
【００９４】
また、上記サンプルホールド回路１７３は、上記鋸歯状波信号発生器１７１から供給される鋸歯状波信号を上記サンプルパルス発生器１７２から供給されるサンプルパルスＳＰでサンプルホールドする。このサンプルホールド回路１７３によるホールド出力は、上記電圧比較器１７４に供給される。
【００９５】
また、上記電圧比較器１７４は、上記サンプルホールド回路１７３によるホールド出力を基準電圧ＶZ と比較する。この電圧比較器１７４による比較出力は、上記Ａ／Ｄ変換器１７５に供給される。
【００９６】
そして、上記Ａ／Ｄ変換器１７５は、上記電圧比較器１７４による比較出力の信号レベルを８ビットのデジタル値に変換して、このデジタル値をプリセット値として上記高速水平同期信号発生部２５のカウンタ１５１に与える。
【００９７】
このような構成の設定回路１５２’では、被検体のタイミングが撮像スタートから早過ぎる場合、上記サンプルホールド回路１７３によるホールド出力の電圧が低くなり、上記電圧比較器１７４による比較出力は上昇する。この電圧比較器１７４による比較出力の信号レベルを上記Ａ／Ｄ変換器１７５によりデジタル化して得られる８ビットのデジタル値をプリセット値として上記高速水平同期信号発生部２５のカウンタ１５１にプリセットすることにより、被検体２の位相は、撮像スタートのタイミングから遅れ、上記鋸歯状波信号ＳＷのセンタに近づくことになる。逆に、被検体２のタイミングが撮像スタートから遅過ぎる場合、上記サンプルホールド回路１７３によるホールド出力の電圧が高くなり、上記電圧比較器１７４による比較出力は低下する。この電圧比較器１７４による比較出力の信号レベルを上記Ａ／Ｄ変換器１７５によりデジタル化して得られる８ビットのデジタル値をプリセット値として上記高速水平同期信号発生部２５のカウンタ１５１にプリセットすることにより、被検体２の位相は、撮像スタートのタイミングに近づき、上記鋸歯状波信号ＳＷのセンタに近づくことになる。
【００９８】
したがって、上記電圧比較器１７５に与える基準電圧ＶZ を上記鋸歯状波信号ＳＷのセンタで得られる電圧に設定しておくことにより、上記設定回路で被検体を常に映像信号の中央に持ってくることができる。
【００９９】
このように映像信号の一部を利用してサンプリングパルスＳＰを作成し、被検体２が撮像部のどの位置にいるかを検出し、これでゲート期間Ｔ３の高速水平同期信号Ｈｉ−ＨＤの周波数を制御することによって、被検体２を常に映像信号上の同一タイミングで出力するように自動補正することができる。
【０１００】
【発明の効果】
本発明に係る撮像素子の駆動制御方法では、第１のトリガ信号に基づいて、ユーザにより可変設定可能でかつ１フィールド以内のパルス幅を有し、前縁が上記第１のトリガ信号の前縁と一致する第２のトリガ信号を生成し、上記第２のトリガ信号の前縁のタイミングである第１のタイミングと同じ第２のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、上記第２のタイミングから所定時間後の第３のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出し、上記第３のタイミングから可変設定可能な第４のタイミングまでの第１の期間に亘って、上記垂直転送部に転送された電荷を第１の転送速度で垂直転送し、上記第４のタイミングから上記第２のトリガ信号の後縁に基づく第５のタイミングまでの第２の期間に亘って、上記垂直転送部の電荷を第１の転送速度よりも遅い第２の転送速度で垂直転送することにより、上記第２の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力させることにより、インターライントランスファ型固体撮像素子の電子シャッタ機能を利用して、第１のトリガ信号に同期した高速なランダムシャッタによる撮像動作を行い、第２のトリガ信号のパルス幅で決定される画像範囲の有効電荷を撮像信号として得ることができる。また、本発明に係る撮像素子の駆動制御方法では、上記第２のトリガ信号のパルス幅の設定により、撮像信号として出力するライン数を変更して、任意の画像範囲の有効電荷を撮像信号として得ることが出来る。
【０１０１】
また、本発明に係る撮像装置では、それぞれ入射された光量に応じた電荷を発生して蓄積する複数の受光素子がマトリクス状に配置された受光部と、上記受光部の各受光素子から読み出された電荷を転送する垂直転送部と、上記垂直転送部を介して転送された電荷を出力する水平転送部とを備えたインターライントランスファ型固体撮像素子と、第１のトリガ信号に基づいてパルス幅調整手段により生成されユーザにより可変設定可能でかつ１フィールド以内のパルス幅を有し、前縁が上記第１のトリガ信号の前縁と一致する第２のトリガ信号の前縁のタイミングである第１のタイミングと同じ第２のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、上記第２のタイミングから所定時間後の第３のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出し、上記第３のタイミングから可変設定可能な第４のタイミングまでの第１の期間に亘って、上記垂直転送部に転送された電荷を第１の転送速度で垂直転送し、上記第４のタイミングから上記第２のトリガ信号の後縁に基づく第５のタイミングまでの第２の期間に亘って、上記垂直転送部の電荷を第１の転送速度よりも遅い第２の転送速度で垂直転送することにより、上記第２の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力するように上記インターライントランスファ型固体撮像素子を制御する駆動制御手段とを備えるので、インターライントランスファ型固体撮像素子の電子シャッタ機能を利用して、第１のトリガ信号に同期した高速なランダムシャッタによる撮像動作を行い、第２のトリガ信号のパルス幅で決定される画像範囲の有効電荷を撮像信号として得ることができる。また、本発明に係る撮像装置では、外部のパルス幅調整手段で第２のトリガ信号のパルス幅を設定することにより、撮像信号として出力するライン数を変更して、任意の画像範囲の有効電荷を撮像信号として得ることが出来る。
【０１０２】
また、本発明に係る撮像制御装置では、駆動制御手段によりインターライントランスファ型固体撮像素子を制御して、第１のトリガ信号に同期した高速のランダムシャッタによる撮像動作を行い、第２のトリガ信号のパルス幅で決定される画像範囲の有効電荷を撮像信号として得ることができる。
【０１０３】
さらに、本発明に係る撮像システムでは、撮像装置の動作を撮像制御装置により制御して、上記撮像装置の電子シャッタ機能を利用して第１のトリガ信号に同期した高速のランダムシャッタによる撮像動作を行い、第２のトリガ信号のパルス幅で決定される必要なライン以降の有効電荷の有効電荷を撮像信号として得ることができる。
【図面の簡単な説明】
【図１】本発明を適用した撮像システムの全体構成を示すブロック図である。
【図２】上記撮像システムに用いた撮像装置の構成を示すブロック図である。
【図３】上記撮像装置におけるＣＣＤイメージセンサの構成を模式的に示す平面図である。
【図４】上記撮像装置の動作を示すタイミングチャートである。
【図５】上記撮像システムに用いた撮像制御装置におけるパルス幅可変設定部の具体的な構成例を示す回路図である。
【図６】上記パルス幅可変設定部の動作を示すタイムチャートである。
【図７】上記撮像システムに用いた撮像制御装置におけるサブ同期信号発生部の具体的な構成を示す回路図である。
【図８】上記サブ同期信号発生部の動作を示すタイミングチャートである。
【図９】上記撮像制御装置における高速水平同期信号発生部の具体的な構成を示す回路図である。
【図１０】上記撮像装置におけるＣＣＤイメージセンサにより撮像した画像の読み出し開始位置を可変するための原理を説明する図である。
【図１１】同じく、上記画像の読み出し開始位置を可変するための原理を説明する図である。
【図１２】上記撮像装置におけるＣＣＤイメージセンサから読み出される撮像信号の画像サイズを説明する図である。
【図１３】同じく、上記画像サイズを説明する図である。
【図１４】上記撮像装置による撮像動作のトリガサイクルを説明する図である。
【図１５】上記撮像装置により撮像された被検体の位置が画面上でずれた状態を示す図である。
【図１６】上記撮像装置により撮像された被検体の位置が画面上でずれた状態にあるものを同じタイミングで出力するように自動補正した状態を示す図である。
【図１７】上記自動補正を行う機能を備えた高速水平同期信号発生部の設定回路の構成を示すブロック図である。
【図１８】上記設定回路の鋸歯状波発生器の構成を示す回路図である。
【図１９】上記設定回路の動作を説明するためのタイミングチャートである。
【図２０】従来の撮像装置の動作を示すタイミングチャートである。
【図２１】従来の撮像装置の構成を示すブロック図である。
【図２２】従来の撮像装置の撮像動作における有効電荷蓄積期間を示すタイムチャートである。
【図２３】従来の撮像装置の動作を示すタイミングチャートである。
【図２４】従来の撮像装置の動作を示すタイミングチャートである。
【図２５】従来の撮像装置の動作を示すタイミングチャートである。
【符号の説明】
１ 移送路、２ 被検体、３ 物体センサ、１０ 撮像装置、１１Ａ 同期信号発生部、１１Ｂ サブ同期信号発生部、１２ ゲート信号発生部、１３ スイッチ回路、１５ タイミングジェネレータ、１６ ＣＣＤ駆動部、１７ ＣＣＤイメージセンサ、２０ 撮像制御装置、２１ メモリ、２２ メモリコントローラ、２３ 同期信号発生部、２４ サブ同期信号発生部、２５ 高速水平同期信号発生部、２７ パルス幅可変設定部、３０ 画像処理装置
【発明の属する技術分野】
本発明は、例えば高速で移動する物体を撮像する、主にファクトリーオートメーション(FA: Factory Automation)用として用いられるカメラ装置等に適用される撮像素子の駆動制御方法、撮像装置、撮像制御装置及び撮像システムに関する。
【０００２】
【従来の技術】
本件出願人は、インターライントランスファ(IT: Interline Transfer)型の固体撮像素子（ＣＣＤイメージセンサ）の有効電荷蓄積時間を制御することにより、メカニカルなアイリスを用いることなく露光時間調節を行う電子シャッタ機能を有する撮像装置を特開平４−１１９７７６号において提案している。
【０００３】
この撮像装置では、図２０の（Ａ）に示す垂直ブランキング信号ＶＢがローレベルとなる垂直ブランキング期間ＶＢＬＫに出力される図２０の（Ｂ）に示すセンサゲート信号ＳＧにより、ＣＣＤイメージセンサの光電変換部の各画素に蓄積された電荷を垂直転送部に読み出す。上記ＣＣＤイメージセンサの電荷蓄積時間は、図２０の（Ｃ）に示すリセット信号ＲＴにより制御されており、該ＣＣＤイメージセンサはこのリセット信号ＲＴが供給されると画素に蓄積された電荷をオーバーフロードレインに掃き捨てるようになっている。
【０００４】
このため、上記リセット信号ＲＴが１水平期間（１Ｈ）毎に供給されている間（電荷掃き捨て期間ＴＩ）は、上記ＣＣＤイメージセンサには有効電荷が蓄積されない。したがって、上記ＣＣＤイメージセンサに供給する上記リセット信号ＲＴを停止したときから、該ＣＣＤイメージセンサの光電変換部に有効電荷が蓄積されることとなり、上記リセット信号ＲＴを停止するタイミングを制御することにより、有効電荷蓄積時間ＴＥ、すなわち、シャッタ速度を制御することができる。
【０００５】
上記撮像装置は、このような電子シャッタ機能を用いることにより、被写体の動きに応じて上記シャッタ速度を可変することができるため、特に高速移動体における画像の取り込みに有利である。
【０００６】
ここで、例えばファクトリーオートメーション(FA: Factory Automation)用の撮像装置として、例えば図２１に示すような構成により、移動する物体の撮像を行う撮像装置が知られている。この撮像装置では、移動路２０１上を移動する物体２０２が撮像部２０３の前に移動してくると、これを物体検出部２０４が検出し、図２２の（Ａ）のタイミングｔ１１に立ち下がってローレベルになるトリガ信号ＴＲＩＧをシャッタ信号発生回路２０５及び同期信号発生回路２０８に供給する。
【０００７】
上記シャッタ信号発生回路２０５は、上記トリガ信号ＴＲＩＧが供給されると、図２２の（Ｂ）に示すように、上記トリガ信号ＴＲＩＧの立下がりタイミングｔ１１で立ち上がるシャッタコントロール信号ＳＴＣをＣＣＤ制御回路２０６に供給する。
【０００８】
上記ＣＣＤ制御回路２０６は、上記ＣＣＤイメージセンサ２０７の光電変換部に蓄積された電荷をオーバーフロードレインに掃き捨てるためのリセット信号ＲＴを供給しており、上記トリガ信号ＴＲＩＧが供給されると、上記ＣＣＤイメージセンサ２０７へのリセット信号ＲＴの供給を停止する。これにより、上記ＣＣＤイメージセンサ２０７の光電変換部の各画素に有効電荷の蓄積が開始される。
【０００９】
上記ＣＣＤ制御回路２０６には、同期信号発生回路２０７から図２２の（Ｃ）に示すようにタイミングｔ１１〜タイミングｔ１２の期間中ローレベルとなる垂直同期信号ＶＤ及び図２２の（Ｄ）に示す水平同期信号ＨＤが供給されている。上記ＣＣＤ制御回路２０５は、上記シャッタコントロール信号ＳＴＣが供給されると、図２２の（Ｃ）に示す垂直同期信号ＶＤの立ち下がるタイミングｔ１１から、図２２の（Ｄ）に示す水平同期信号ＨＤのパルス数を９発カウントした後、マスタクロックを所定数カウントしてから図２２の（Ｅ）に示すタイミングｔ１３で立ち上がるセンサゲート信号ＳＧを上記ＣＣＤイメージセンサ２０６に供給する。
【００１０】
これにより、上記図２２の（Ｂ）に示すタイミングｔ１１で立ち上がるシャッタコントロール信号ＳＴＣが上記ＣＣＤイメージセンサ２０７に供給されてから、図２２の（Ｅ）に示すタイミングｔ１３で立ち上がる上記センサゲート信号ＳＧが上記ＣＣＤイメージセンサ２０７に供給されるまでの間、撮像レンズ２０９を介して照射される撮像光に応じた電荷が該ＣＣＤイメージセンサ２０７に蓄積されることとなり、このタイミングｔ１１〜タイミングｔ１３の間が有効電荷蓄積時間ＴＥとなる。
【００１１】
なお、図２２の（Ｆ）は、垂直ブランキング期間ＶＢＬＫを示す。
【００１２】
上記ＣＣＤイメージセンサ２０６から読み出された電荷は、撮像信号として信号処理回路２１０に供給される。上記信号処理回路２１０は、上記撮像信号に同期信号を付加する等の信号処理を施し、これをビデオ信号として出力端子２１１を介して出力する。この出力端子２１０を介して出力されるビデオ信号は、例えばモニタに供給される。これにより、上記物体２０２を移動させた場合における該物体２０２の状態を分析することができる。
【００１３】
このように、この撮像装置では、物体検出部２０４から供給されるトリガ信号ＴＲＩＧに応じて垂直同期信号ＶＤを生成するとともに有効電荷の蓄積を開始することにより、移動する物体２０２を撮像するようになっている。
【００１４】
ところで、移動する物体の撮像を行う撮像装置は、主としてＦＡ用として用いられているため、上記図２１に示した物体２０２を高速で移動させ、例えば１／１００００秒等の高速シャッタにより撮像を行いたい場合がある。
【００１５】
しかし、上記撮像装置では、センサゲート信号ＳＧの出力タイミングがＣＣＤイメージセンサの画素配列に基づいて予め設定され固定されており、例えば垂直同期信号ＶＤの立ち下がりから水平同期信号ＨＤのパルス数を９発カウントした後、クロックを所定数カウントしたタイミングでセンサゲート信号ＳＧをＣＣＤイメージセンサに供給するようになっている。したがって、トリガ信号ＴＲＩＧから垂直同期信号ＶＤを生成して撮像動作を行う上記撮像装置では、上記垂直同期信号ＶＤの立ち下がりのタイミングから上記センサゲート信号ＳＧが出力されるタイミングまでの時間以下には有効電荷蓄積時間ＴＥを短縮することができず、１／１００００秒等の高速シャッタによる撮像を行うことはできなかった。
【００１６】
また、画像処理機器を使用して、撮像装置からのビデオ信号に画像処理を行いたい場合がある。一般に画像処理機器は所定の同期信号を基準として動作するようになっている。このため、例えば複数の撮像装置、映像記録再生装置等からのビデオ信号を合成する場合などに、基準となる同期信号に同期したビデオ信号を画像処理機器に供給する必要がある。
【００１７】
このような場合、撮像装置は、任意のタイミングで、例えば図２３の（Ａ）に示すように、トリガ信号ＴＲＩＧが供給されると、所定の有効電荷蓄積時間すなわち露光時間の後に、図２３の（Ｂ）に示すセンサゲート信号ＳＧをＣＣＤイメージセンサに供給し、光電変換部の各画素に蓄積した電荷を垂直転送部に読み出すと同時に、垂直同期信号Ｖ−ＳＹＮＣを発生し、図２３の（Ｃ）に示すように、発生した垂直同期信号Ｖ−ＳＹＮＣに同期させて垂直転送部に読み出した電荷を撮像信号ＶＩＤＥＯとして水平転送部を介して出力する。この撮像装置では、図２４の（Ａ）に示すように、任意のタイミングすなわちランダムに供給されるトリガ信号ＴＲＩＧに応じて、ランダムな間隔で図２４の（Ｂ）に示すようにビデオ信号ＶＩＤＥＯが出力されるため、一定周期で垂直同期信号Ｖ−ＳＹＮＣを出力することができない。
【００１８】
あるいは、この撮像装置は、例えば図２５（Ｃ）に示すように、一定の周期の垂直同期信号Ｖ−ＳＹＮＣを発生しておき、図２５の（Ａ）に示すトリガ信号ＴＲＩＧが供給されると、所定の露光時間の後に、図２５の（Ｂ）に示すセンサゲート信号ＳＧをＣＣＤイメージセンサに供給し、光電変換部の各画素に蓄積した電荷を垂直転送部に読み出すと同時に、今まで発生していた垂直同期信号Ｖ−ＳＹＮＣと異なり、トリガ信号ＴＲＩＧに基づくタイミングで垂直同期信号Ｖ−ＳＹＮＣを発生するようになっている。
【００１９】
【発明が解決しようとする課題】
ところで、このような撮像装置からのビデオ信号を用いて処理を行う例えばフレームメモリ，モニタ等のビデオ処理機器では、その動作を供給されるビデオ信号に同期させることが要求される。しかし、これらのビデオ処理機器においては、ランダム周期の同期信号に同期させることは技術的に非常に難しく一般的には行われていない。
【００２０】
そこで、本発明の目的は、トリガ信号に同期した高速のランダムシャッタによる撮像動作を行い、所定の撮像範囲の有効電荷を撮像信号として得ることができるようにした撮像素子の駆動制御方法、撮像装置、撮像制御装置及び撮像システムを提供することにある。
【００２１】
また、本発明に他の目的は、任意の画像範囲の撮像信号を得ることができるようにした撮像素子の駆動制御方法、撮像装置、撮像制御装置及び撮像システムを提供することにある。
【００２２】
【課題を解決するための手段】
本発明では、それぞれ入射された光量に応じた電荷を発生して蓄積する複数の受光素子がマトリクス状に配置された受光部と、上記受光部の各受光素子から読み出された電荷を転送する垂直転送部と、上記垂直転送部を介して転送された電荷を出力する水平転送部とを有するインターライントランスファ型固体撮像素子の駆動制御を行うに当たり、第１のトリガ信号に基づいて、ユーザにより可変設定可能でかつ１フィールド以内のパルス幅を有し、前縁が上記第１のトリガ信号の前縁と一致する第２のトリガ信号を生成する。上記第２のトリガ信号の前縁のタイミングである第１のタイミングと同じ第２のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、上記第２のタイミングから所定時間後の第３のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出す。上記第３のタイミングから可変設定可能な第４のタイミングまでの第１の期間に亘って、上記垂直転送部に転送された電荷を第１の転送速度で垂直転送する。そして、上記第４のタイミングから上記第２のトリガ信号の後縁に基づく第５のタイミングまでの第２の期間に亘って、上記垂直転送部の電荷を第１の転送速度よりも遅い第２の転送速度で垂直転送することにより、上記第２の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力させる。これにより、これにより、インターライントランスファ型固体撮像素子の電子シャッタ機能を利用して、第１のトリガ信号に同期した高速のランダムシャッタによる撮像動作を行い、第２のトリガ信号のパルス幅で決定される画像範囲の有効電荷を撮像信号として得ることができる。
【００２３】
すなわち、本発明は、それぞれ入射された光量に応じた電荷を発生して蓄積する複数の受光素子がマトリクス状に配置された受光部と、上記受光部の各受光素子から読み出された電荷を転送する垂直転送部と、上記垂直転送部を介して転送された電荷を出力する水平転送部とを有するインターライントランスファ型固体撮像素子の駆動制御方法であって、第１のトリガ信号に基づいて、ユーザにより可変設定可能でかつ１フィールド以内のパルス幅を有し、前縁が上記第１のトリガ信号の前縁と一致する第２のトリガ信号を生成し、
上記第２のトリガ信号の前縁のタイミングである第１のタイミングと同じ第２のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、上記第２のタイミングから所定時間後の第３のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出し、上記第３のタイミングから可変設定可能な第４のタイミングまでの第１の期間に亘って、上記垂直転送部に転送された電荷を第１の転送速度で垂直転送し、上記第４のタイミングから上記第２のトリガ信号の後縁に基づく第５のタイミングまでの第２の期間に亘って、上記垂直転送部の電荷を第１の転送速度よりも遅い第２の転送速度で垂直転送することにより、上記第２の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力させることを特徴とする。本発明に係る撮像素子の駆動制御方法では、例えば、上記第２のトリガ信号のパルス幅の設定により、有効電荷として出力する画像範囲を変更する。
【００２４】
本発明に係る撮像装置は、それぞれ入射された光量に応じた電荷を発生して蓄積する複数の受光素子がマトリクス状に配置された受光部と、上記受光部の各受光素子から読み出された電荷を転送する垂直転送部と、上記垂直転送部を介して転送された電荷を出力する水平転送部とを備えたインターライントランスファ型固体撮像素子と、第１のトリガ信号に基づいてパルス幅調整手段により生成されユーザにより可変設定可能でかつ１フィールド以内のパルス幅を有し、前縁が上記第１のトリガ信号の前縁と一致する第２のトリガ信号の前縁のタイミングである第１のタイミングと同じ第２のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、上記第２のタイミングから所定時間後の第３のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出し、上記第３のタイミングから可変設定可能な第４のタイミングまでの第１の期間に亘って、上記垂直転送部に転送された電荷を第１の転送速度で垂直転送し、上記第４のタイミングから上記第２のトリガ信号の後縁に基づく第５のタイミングまでの第２の期間に亘って、上記垂直転送部の電荷を第１の転送速度よりも遅い第２の転送速度で垂直転送することにより、上記第２の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力するように上記インターライントランスファ型固体撮像素子を制御する駆動制御手段とを備え、上記駆動制御手段は、標準テレビジョン方式に準拠した標準垂直同期信号及び標準水平同期信号を生成し、上記標準水平同期信号を上記インターライントランスファ型固体撮像素子に出力する標準同期信号発生手段と、上記第２のトリガ信号の前縁のタイミングを基準とした上記第１のタイミングと同じ第２のタイミングを与えるサブ垂直同期信号を発生し、上記サブ垂直同期信号を上記インターライントランスファ型固体撮像素子に出力するサブ同期信号発生手段と、上記標準水平同期信号よりも周波数が高い高速水平同期信号を上記第１の期間に亘って発生し、上記インタートランスファ型固体撮像素子に出力する高速水平同期信号発生手段を備えることを特徴とする。
【００２６】
また、本発明は、それぞれ入射された光量に応じた電荷を発生して蓄積する複数の受光素子がマトリクス状に配列された受光部と、上記受光部の各受光素子から読み出された有効電荷を転送する垂直転送部と、上記垂直転送部を介して転送された有効電荷を出力する水平転送部とを有するインターライントランスファ型固体撮像素子と、上記有効電荷に基づく撮像信号を出力する撮像手段とを備える撮像装置を制御する撮像制御装置であって、
第１のトリガ信号に基づいて、ユーザにより可変設定可能でかつ１フィールド以内のパルス幅を有し、前縁が上記第１のトリガ信号の前縁と一致する第２のトリガ信号を生成して上記撮像装置に供給するパルス幅調整手段と、上記第２のトリガ信号の前縁のタイミングである第１のタイミングと同じ第２のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、上記第１のタイミングから所定時間後の第３のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出し、上記第３のタイミングから可変設定可能な第４のタイミングまでの第１の期間に亘って、上記垂直転送部に転送された電荷を第１の伝送速度で垂直転送し、上記第４のタイミングから上記第２のトリガ信号の後縁に基づく第５のタイミングまでの第２の期間に亘って、上記垂直転送部の電荷を第１の転送速度よりも遅い第２の転送速度で垂直転送することにより、上記第２の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力するように上記インターライントランスファ型固体撮像素子を制御する駆動制御手段とを備え、上記駆動制御手段は、標準テレビジョン方式に準拠した標準垂直同期信号及び標準水平同期信号を生成し、上記標準水平同期信号を上記撮像装置に出力する標準同期信号発生手段と、上記第２のトリガ信号の前縁のタイミングを基準とした第１のタイミングと同じ第２のタイミングを与えるサブ垂直同期信号を発生し、上記サブ垂直同期信号を上記撮像装置に出力するサブ同期信号発生手段と、上記標準水平同期信号よりも周波数が高い高速水平同期信号を上記第１の期間に亘って発生し、上記撮像装置に出力する高速水平同期信号発生手段とを備えたことを特徴とする。
【００２７】
本発明は、それぞれ入射された光量に応じた電荷を発生して蓄積する複数の受光素子がマトリクス状に配列された受光部と、上記受光部の各受光素子から読み出された有効電荷を転送する垂直転送部と、上記垂直転送部を介して転送された有効電荷を出力する水平転送部とを有するインターライントランスファ型固体撮像素子と、上記有効電荷に基づく撮像信号を出力する撮像手段とを備える撮像装置を制御する撮像制御装置であって、第１のトリガ信号に基づいて、ユーザにより可変設定可能でかつ１フィールド以内のパルス幅を有し、前縁が上記第１のトリガ信号の前縁と一致する第２のトリガ信号を生成して上記撮像装置に供給するパルス幅調整手段と、上記第２のトリガ信号の前縁のタイミングである第１のタイミングと同じ第２のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、上記第１のタイミングから所定時間後の第３のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出し、上記第３のタイミングから可変設定可能な第４のタイミングまでの第１の期間に亘って、上記垂直転送部に転送された電荷を第１の伝送速度で垂直転送し、上記第４のタイミングから上記第２のトリガ信号の後縁に基づく第５のタイミングまでの第２の期間に亘って、上記垂直転送部の電荷を第１の転送速度よりも遅い第２の転送速度で垂直転送することにより、上記第２の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力するように上記インターライントランスファ型固体撮像素子を制御する駆動制御手段と、
上記撮像装置から出力された上記撮像信号を一時的に記憶する記憶手段と、上記撮像信号を上記第２のトリガ信号に応じて上記記憶手段に記憶するとともに、上記記憶手段に記憶された撮像信号を上記記憶手段から読み出し静止画像信号として出力する出力制御手段とを備えたことを特徴とする。
【００２８】
本発明に係る撮像システムは、それぞれ入射された光量に応じた電荷を発生して蓄積する複数の受光素子がマトリクス状に配置された受光部と、上記受光部の各受光素子から読み出された有効電荷を転送する垂直転送部と、上記垂直転送部を介して転送された有効電荷を出力する水平転送部とを有するインターライントランスファ型固体撮像素子と、上記有効電荷に基づく撮像信号を出力する撮像手段とを備える撮像装置と、第１のトリガ信号に基づいて、ユーザにより可変設定可能でかつ１フィールド以内のパルス幅を有し、前縁が上記第１のトリガ信号の前縁と一致する第２のトリガ信号を生成して上記撮像装置に供給するパルス幅調整手段と、上記第２のトリガ信号の前縁のタイミングである第１のタイミングと同じ第２のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、上記第１のタイミングから所定時間後の第３のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出し、上記第３のタイミングから、可変設定可能な第４のタイミングまでの第１の期間に亘って、上記垂直転送部に転送された電荷を第１の転送速度で垂直転送し、上記第４のタイミングから上記第２のトリガ信号の後縁に基づく第５のタイミングまでの第２の期間に亘って、上記垂直転送部の電荷を第１の転送速度よりも遅い第２の転送速度で垂直転送することにより、上記第２の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力するように上記インターライントランスファ型固体撮像素子を制御する駆動制御手段とを備えた撮像制御装置とからなり、上記駆動制御手段は、標準テレビジョン方式に準拠した標準垂直同期信号及び標準水平同期信号を生成し、上記標準水平同期信号を上記撮像装置に出力する標準同期信号発生手段と、上記第２のトリガ信号の前縁のタイミングを基準とした第１のタイミングと同じ第２のタイミングを与えるサブ垂直同期信号を発生し、上記サブ垂直同期信号を上記撮像装置に出力するサブ同期信号発生手段と、上記標準水平同期信号よりも周波数が高い高速水平同期信号を上記第１の期間に亘って発生し、上記撮像装置に出力する高速水平同期信号発生手段を備えることを特徴とする。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００３１】
本発明に係る撮像システムは、例えば図１に示すように構成される。この撮像システムは、ベルトコンベア等からなる移送路１により移送される被検体２を検出する物体センサ３の検出出力に基づいて、上記被検体２を撮像装置１０により撮像して静止画として取り込む撮像システムであって、上記物体センサ３の検出出力に応じて上記撮像装置１０の動作制御を行って該撮像装置１０からのビデオ信号を静止画像信号としてメモリ２１に取り込む撮像制御装置２０と、上記撮像装置１０からのビデオ信号が上記メモリ２１を介して静止画像信号として供給される画像処理装置３０とを有する。
【００３２】
この撮像システムにおいて、物体センサ３は、移送路１により移送される被検体２を検出し、被検体２が該物体センサ３の前面に到達したときに、トリガ信号ＴＲＩＧを発生し、このトリガ信号ＴＲＩＧを上記撮像制御装置２０に供給する。
【００３３】
また、上記撮像装置１０は、図２に示すように、上記撮像制御装置２０から端子Ｃ１，Ｃ２を介して外部同期信号ＥＸＴ−ＶＤ，ＥＸＴ−ＨＤが供給される同期信号発生部１１Ａと、上記撮像制御装置２０から端子Ｃ４を介して変調トリガ信号ＭＴＲＩＧが供給されるサブ同期信号発生部１１Ｂ及びゲート信号発生部１２と、このゲート信号発生部１２から供給されるゲート信号ＧＡＴＥにより切り換え制御されるスイッチ回路１３と、マスタクロック発生器１４から供給される約２８．６ＭＨｚのマスタクロックＭＣＫにより動作するタイミングジェネレータ１５と、このタイミングジェネレータ１５から供給される各種タイミング信号等に応じて動作するＣＣＤ駆動部１６により駆動されるＣＣＤイメージセンサ１７と、このＣＣＤイメージセンサ１７による撮像信号が相関２重サンプリング(CDS: Correlated double sampling )回路１８を介して供給されるプロセス部１９とを備えてなる。
【００３４】
上記ＣＣＤイメージセンサ１７は、図３に示すような構造のインターライントランスファ(IT: Interline Transfer)型のＣＣＤイメージセンサであって、奇数フィールドの各画素に相当する受光部ＳODD と偶数フィールドの各画素に相当する受光部ＳEVENと、各受光部ＳODD，ＳEVENに蓄積された電荷が読み出される垂直転送部ＶREGと、上記垂直転送部ＶREG に読み出された電荷を１水平ライン単位の撮像信号として出力する水平転送部ＨREG とから成り、受光部ＳODD ，ＳEVENの下方に形成された図示しないサブストレートの電位を制御することにより、各受光部ＳODD ，ＳEVENに蓄積された電荷をそのサブストレートに掃き捨てて、電荷蓄積時間を制御するようにした電子シャッタ機能を有する。
【００３５】
上記同期信号発生部１１Ａは、上記タイミングジェネレータ１５からマスタクロックＭＣＫを１／２に分周した約１４．３ＭＨｚのクロックＣＬが供給されており、このクロックＣＬに基づいて動作して、内部信号ＶＤ，ＨＤを発生すると共に、上記クロックＣＬを１／４に分周して周波数が約３．５ＭＨｚのＣＬ／４信号を発生するようになっている。この同期信号発生部１１Ａは、外部同期が可能な構成のもので、上記端子Ｃ１，Ｃ２に外部同期信号ＥＸＴ−ＶＤ，ＥＸＴ−ＨＤが供給されているときには、上記外部同期信号ＥＸＴ−ＶＤ，ＥＸＴ−ＨＤに同期した内部同期信号ＶＤ，ＨＤを発生する。そして、この同期信号発生部１１Ａに発生された内部同期信号ＶＤ，ＨＤ及びＣＬ／４信号が上記サブ同期信号発生部１１Ｂに供給されている。さらに、上記内部同期信号ＶＤ，ＨＤは、上記ゲート信号発生部１２及びプロセス部１９に供給されている。
【００３６】
また、上記サブ同期信号発生部１１Ｂは、図４の（Ａ）に示すようなトリガ信号ＴＲＩＧのパルス幅を可変することにより得られる例えば図４の（Ｂ）に示すような変調トリガ信号ＭＴＲＩＧが上記端子Ｃ４に供給される。このサブ同期信号発生部１１Ｂでは、上記端子Ｃ４に供給される変調トリガ信号ＭＴＲＩＧの立ち上がりタイミングｔ１を基準にして図４の（Ｄ）に示すような変調垂直同期信号ＴＧ−ＶＤを生成し、この変調垂直同期信号ＴＧ−ＶＤに基づいて予め設定されたシャッタ速度に応じた期間Ｔ１だけ図４の（Ｃ）に示すように電子シャッタ制御信号Ｘ−ＳＵＢを停止するとともに、上記期間Ｔ１経過後に所定の期間Ｔ２だけ上記ＣＬ／４信号とし、上記各期間Ｔ１，Ｔ２以外は標準テレビジョン方式に準拠する内部水平同期信号ＨＤとした変調水平同期信号ＴＧ−ＨＤを生成する。
【００３７】
そして、このサブ同期信号発生部１１Ｂにより発生された変調垂直同期信号ＴＧ−ＶＤは上記タイミングジェネレータ１５に供給され、また、上記変調水平同期信号ＴＧ−ＨＤは上記スイッチ回路１３に供給され、さらに、電子シャッタ制御信号Ｘ−ＳＵＢは上記ＣＣＤ駆動部１６に供給されている。
【００３８】
また、上記ゲート信号発生部１２は、上記端子Ｃ４に供給される変調トリガ信号ＭＴＲＩＧの立ち上がりエッジのタイミングｔ１を基準にして、内部水平同期信号ＨＤを１６個カウントした１６Ｈ期間経過後に、上記期間Ｔ２中の所定の期間Ｔ３（ここでは２１Ｈ期間）だけ論理「Ｈ」となる図４の（Ｆ）に示すようなゲート信号ＧＡＴＥを発生する。そして、このゲート信号発生部１２で発生されたゲート信号ＧＡＴＥは、上記スイッチ回路１３に供給されている。
【００３９】
また、上記スイッチ回路１３は、上記撮像制御装置２０から端子Ｃ４を介して標準テレビジョン方式における水平同期周波数ｆH の２〜７倍の周波数を有する高速水平同期信号Ｈｉ−ＨＤが供給されており、上記ゲート信号ＧＡＴＥが論理「Ｈ」となる期間Ｔ３だけ上記高速水平同期信号Ｈｉ−ＨＤを選択し、また、上記期間Ｔ３以外の期間は上記サブ同期信号発生部１１Ｂから供給される変調水平同期信号ＴＧ−ＨＤを選択するようになっている。このスイッチ回路１３により選択された上記高速水平同期信号Ｈｉ−ＨＤ及び変調水平同期信号ＴＧ−ＨＤからなる図４の（Ｇ）に示すような変調水平同期信号ＴＧ−ＨＤ’が上記タイミングジェネレータ１５に供給されている。
【００４０】
また、上記タイミングジェネレータ１５は、上記サブ同期信号発生部１１Ｂから供給される変調垂直同期信号ＴＧ−ＶＤと上記スイッチ回路１３により選択された上記高速水平同期信号Ｈｉ−ＨＤ及び変調水平同期信号ＴＧ−ＨＤに基づいて、上記ＣＣＤイメージセンサ１７の駆動に必要な各種タイミング信号を生成して上記ＣＣＤ駆動部１６に供給する。
【００４１】
また、上記ＣＣＤ駆動部１６は、上記各種タイミング信号や電子シャッタ制御信号Ｘ−ＳＵＢに基づいて図４の（Ｅ）に示すセンサゲート信号ＳＧやリセット信号、水平転送パルス、垂直転送パルス等の駆動パルスを生成して、上記ＣＣＤイメージセンサ１７を駆動する。
【００４２】
また、上記ＣＤＳ回路１８は、上記ＣＣＤイメージセンサ１７から２ライン同時読み出しされた撮像信号に対して、タイミングジェネレータ１５から供給されるサンプリングパルスに基づいていわゆる相関２重サンプリングを行って、撮像信号の情報成分を取り出すとともに、撮像信号に含まれているリセットノイズ等の雑音を除去する。
【００４３】
そして、上記プロセス部１９では、上記ＣＤＳ回路１８から供給された撮像信号にガンマ補正などの所定の処理を施す。このプロセス部１９から出力される図４の（Ｈ）に示すようなビデオ信号ＶＩＤＥＯが端子Ｃ５を介して上記撮像制御装置２０に供給される。
【００４４】
上記撮像制御装置２０は、上記撮像装置１０により得られたビデオ信号ＶＩＤＥＯが端子Ｃ５１を介して供給されるメモリ２１と、このメモリ２１に対するデータの書き込み／読み出しを制御するメモリコントローラ２２を備える。また、この撮像制御装置２０は、同期信号発生部２３、サブ同期信号発生部２４、高速水平同期信号発生部２５、マスタクロック発生器２６及びパルス幅可変設定部２７を備え、上記物体センサ３の検出出力として得られたトリガ信号ＴＲＩＧが端子Ｃ２０を介して上記パルス幅可変設定部２７に供給されるようになっている。このパルス幅可変設定部２７は、上記端子Ｃ２０に供給されたトリガ信号ＴＲＩＧのパルス幅を任意に可変設定するもので、その具体的な構成例を図５に示すように、モノマルチバイブレータ２７Ａと、このモノマルチバイブレータ２７Ａに接続された半固定抵抗器２７ａとコンデンサ２７ｂによる時定数回路２７Ｂとからなる。このパルス幅可変設定部２７は、モノマルチバイブレータ２７Ａが上記物体センサ３からのトリガ信号ＴＲＩＧによりトリガされることにより、図６に示すように、時定数回路２７Ｂの時定数に応じたパルス幅Ｗの変調トリガパルス信号ＭＴＲＩＧを生成する。上記時定数回路２７Ｂの時定数に応じた変調トリガ信号ＭＴＲＩＧのパルス幅Ｗは、半固定抵抗器２７ａにより連続的に可変設定できるようになっている。
【００４５】
そして、上記変調トリガ信号ＭＴＲＩＧが上記メモリコントローラ２２及びサブ同期信号発生部２４に供給されると共に端子Ｃ４１から上記撮像装置１０に供給されるようになっている。
【００４６】
この撮像制御装置２０において、上記同期信号発生部２３は、マスタクロック発生器２６から供給される約２８．６ＭＨｚのマスタクロックＭＣＫに基づいて同期信号ＶＤ，ＨＤと、この水平同期信号ＨＤの２倍の周波数の２ＦＨ信号及び上記マスタクロックＭＣＫを１／４に分周したＣＬ／４信号を発生する。この同期信号発生部２３により発生された同期信号ＶＤ，ＨＤが上記メモリコントローラ２２に供給されており、また、垂直同期信号ＶＤ及び２ＦＨ信号が上記サブ同期信号発生部２４に供給されており、また、ＣＬ／４信号が上記高速水平同期信号発生部２５に供給されており、さらに、水平同期信号ＨＤが端子Ｃ２１を介して外部同期信号ＥＸＴ−ＨＤとして上記撮像装置１０に供給されるようになっている。
【００４７】
また、上記サブ同期信号発生部２４は、上記撮像装置１０に供給する外部同期信号ＥＸＴ−ＶＤを上記変調トリガ信号ＭＴＲＩＧ、垂直同期信号ＶＤ及び２ＦＨ信号から生成するものであって、例えば図７に示すように構成されている。
【００４８】
この図７に示すサブ同期信号発生部２４は、上記変調トリガ信号ＭＴＲＩＧ及び２ＦＨ信号が供給されるエッジ検出回路１００と、上記２ＦＨ信号がそれぞれクロック入力端子ＣＬＫに供給される第１乃至第３のカウンタ１１１，１１２，１１３を備える。
【００４９】
上記エッジ検出回路１００は、上記２ＦＨ信号がクロック入力端子ＣＫに供給される第１及び第２のＤ型フリップフロップ１０１，１０２と、上記第１のＤ型フリップフロップ１０１の非反転出力と第２のＤ型フリップフロップ１０２の反転出力が供給されるＮＡＮＤゲート１０３とからなり、上記変調トリガ信号ＭＴＲＩＧが上記第１のＤ型フリップフロップ１０１のデータ入力端子Ｄに供給され、この第１のＤ型フリップフロップ１０１の非反転出力が上記第２のＤ型フリップフロップ１０２のデータ入力端子Ｄに供給されるようになっている。このような構成のエッジ検出回路１００は、上記変調トリガ信号ＭＴＲＩＧの立ち上がりエッジを検出する。このエッジ検出回路１００の検出出力は、上記第１のカウンタ１１１のロード端子ＬＤに供給されると共に、Ｄ型フリップフロップ１１４のリセット端子Ｒに供給される。
【００５０】
上記第１のカウンタ１１１は、上記２ＦＨ信号の立ち上がりエッジでカウントアップ動作を行う４ビットのバイナリカウンタであって、上記エッジ検出回路１００の検出出力が上記ロード端子ＬＤに供給されることにより、上記変調トリガ信号ＴＲＩＧの立ち上がりエッジ毎に［１０００］がプリセットされ、上記２ＦＨ信号の立ち上がりエッジ毎にアップカウントして、そのキャリー出力ＲＣを上記Ｄ型フリップフロップ１１４のクロック入力端子ＣＫに供給する。
【００５１】
上記Ｄ型フリップフロップ１１４は、そのデータ入力端子Ｄに論理「Ｈ」が与えられており、上記エッジ検出回路１００の検出出力が上記リセット端子Ｒに供給されることにより、上記変調トリガ信号ＭＴＲＩＧの立ち上がりエッジ毎にリセットされ、上記第１のカウンタ１１１のキャリー出力ＲＣをクロックとして上記データ入力端子Ｄの論理「Ｈ」をラッチして、その非反転出力を第２及び第３のカウンタ１１２，１１３の各制御入力端子ＳＰＥに供給すると共に、各Ｄ型フリップフロップ１１６，１１９のリセット端子Ｒに供給する。
【００５２】
上記第２のカウンタ１１２は、８ビットバイナリのプログラマブル・ダウン・カウンタであって、その制御入力端子ＳＰＥが論理「Ｌ」となっている期間すなわち、上記Ｄ型フリップフロップ１１４が上記変調トリガ信号ＭＴＲＩＧの立ち上がりエッジのタイミングｔ１でリセットされ、上記第１のカウンタ１１１のキャリー出力ＲＣにより論理「Ｈ」を出力するまでの間、上記２ＦＨ信号の立ち上がりエッジのタイミングで［１０００１０００］がプリセットされ、その後上記制御入力端子ＳＰＥが論理「Ｈ」になると上記２ＦＨ信号の立ち上がりエッジ毎にダウンカウントして、そのカウント出力ＣＯ／ＣＺをＮＡＮＤゲートによるインバータ１１５を介して上記Ｄ型フリップフロップ１１６のクロック入力端子ＣＫに供給する。
【００５３】
上記Ｄ型フリップフロップ１１６は、そのデータ入力端子Ｄに論理「Ｈ」が与えられており、上記Ｄ型フリップフロップ１１４の出力が上記リセット端子Ｒに供給されることにより、上記Ｄ型フリップフロップ１１４の出力の立ち上がりエッジ毎にリセットされ、上記第２のカウンタ１１２のカウント出力ＣＯ／ＣＺの反転信号をクロックとして上記データ入力端子Ｄの論理「Ｈ」をラッチして、その反転出力をＮＡＮＤゲート１１７の一方の入力端子に供給する。
【００５４】
そして、このＮＡＮＤゲート１１７は、もう一方の入力端子に上記Ｄ型フリップフロップ１１４の非反転出力が供給されており、このＤ型フリップフロップ１１４の非反転出力と上記Ｄ型フリップフロップ１１６の反転出力とのＮＡＮＤ出力として、図８の（Ａ）に示す変調トリガ信号ＭＴＲＩＧの立ち上がりエッジのタイミングｔ１から７Ｈ経過後に９Ｈ期間だけ論理「Ｌ」となる図８の（Ｂ）に示すような第１の垂直同期信号ＶＤ１を生成する。
【００５５】
上記ＮＡＮＤゲート１１７の出力すなわち上記第１の垂直同期信号ＶＤ１は、各ＮＡＮＤゲート１２１，１２９の各一方の入力端子に供給されていると共に、Ｄ型フリップフロップ１２８のリセット端子Ｒに供給されている。
【００５６】
また、上記第３のカウンタ１１３は、８ビットバイナリのプログラマブル・ダウン・カウンタであって、その制御入力端子ＳＰＥが論理「Ｌ」となっている期間すなわち、上記Ｄ型フリップフロップ１１４が上記変調トリガ信号ＭＴＲＩＧの立ち上がりエッジのタイミングｔ１でリセットされ、上記第１のカウンタ１１１のキャリー出力ＲＣにより論理「Ｈ」を出力するまでの間、上記２ＦＨ信号の立ち上がりエッジのタイミングで［１００１０１００］がプリセットされ、その後上記制御入力端子ＳＰＥが論理「Ｈ」になると上記２ＦＨ信号の立ち上がりエッジ毎にダウンカウントして、そのカウント出力ＣＯ／ＣＺをＮＡＮＤゲートによるインバータ１１８を介して上記Ｄ型フリップフロップ１１９のクロック入力端子ＣＫに供給する。
【００５７】
上記Ｄ型フリップフロップ１１９は、そのデータ入力端子Ｄに論理「Ｈ」が与えられており、上記Ｄ型フリップフロップ１１４の出力が上記リセット端子Ｒに供給されることにより、上記Ｄ型フリップフロップ１１４の出力の立ち上がりエッジ毎にリセットされ、上記第３のカウンタ１１３のカウント出力ＣＯ／ＣＺの反転信号をクロックとして上記データ入力端子Ｄの論理「Ｈ」をラッチして、その非反転出力をモノステーブルマルチバイブレータ１２０のトリガ端子Ａに供給する。
【００５８】
上記モノステーブルマルチバイブレータ１２０は、上記Ｄ型フリップフロップ１１９の非反転出力でトリガされることにより、その反転出力として、図８の（Ｃ）に示すように、変調トリガ信号ＭＴＲＩＧの立ち上がりエッジのタイミングｔ１から２８Ｈ経過後に９Ｈ期間だけ論理「Ｌ」となる第２の垂直同期信号ＶＤ２を生成する。
【００５９】
このモノステーブルマルチバイブレータ１２０の反転出力すなわち上記第２の垂直同期信号ＶＤ２は、上記ＮＡＮＤゲート１２１の他方の入力端子に供給されると共に、Ｄ型フリップフロップ１２８のクロック入力端子ＣＫに供給されている。
【００６０】
上記ＮＡＮＤゲート１２１は、上記ＮＡＮＤゲート１１７から供給される第１の垂直同期信号ＶＤ１と上記モノステーブルマルチバイブレータ１２０から供給される第２の垂直同期信号ＶＤ２のＮＡＮＤ出力をＮＡＮＤゲートによるインバータ１２２を介して図８の（Ｄ）に示すような信号ＶＤ’としてＮＡＮＤゲート１２３の一方の入力端子に供給する。
【００６１】
上記ＮＡＮＤゲート１２３は、その他方の入力端子に上記変調トリガ信号ＭＴＲＩＧの立ち下がりエッジのタイミングｔ５でトリガされるモノステーブルマルチバイブレータ１０５から出力されるパルス信号が供給されており、このパルス信号と上記信号ＶＤ’とのＮＡＮＤ出力として、図８の（Ｅ）に示すような信号ＶＤ”を生成する。このＮＡＮＤゲート１２３により生成された信号ＶＤ”は、ＮＡＮＤゲートによるインバータ１２４を介してＤ型フリップフロップ１２７のデータ入力端子Ｄに供給されている。
【００６２】
上記Ｄ型フリップフロップ１２７は、そのクロック入力端子ＣＫに上記２ＦＨ信号が２段のモノステーブルマルチバイブレータ１２５，１２６で位相調整されてクロック信号として供給されており、このクロック信号で上記信号ＶＤ”をラッチする。
【００６３】
そして、このサブ同期信号発生部２４は、上記Ｄ型フリップフロップ１２７によるラッチ出力を外部同期信号ＥＸＴ−ＶＤとして端子Ｃ１１を介して上記撮像装置１０に供給する。
【００６４】
さらに、このサブ同期信号発生部２４において、上記Ｄ型フリップフロップ１２８は、そのデータ入力端子Ｄに論理「Ｈ」が与えられており、上記ＮＡＮＤゲート１１７から供給される第１の垂直同期信号ＶＤ１の立ち上がりエッジでリセットされ、上記モノステーブルマルチバイブレータ１２０から供給される第２の垂直同期信号ＶＤ２をクロックとして上記データ入力端子Ｄの論理「Ｈ」をラッチして、その反転出力を上記ＮＡＮＤゲート１２９のもう一方の入力端子に供給する。
【００６５】
そして、上記ＮＡＮＤゲート１２９は、上記ＮＡＮＤゲート１１７から供給される第１の垂直同期信号ＶＤ１と上記Ｄ型フリップフロップ１２８の反転出力のＮＡＮＤ出力をＮＡＮＤゲートによるインバータ１３０を介してゲート信号ＧＡＴＥとして上記高速水平同期信号発生部２５に供給する。上記ゲート信号ＧＡＴＥは、図８の（Ｆ）に示すように、上記第１の垂直同期信号ＶＤ１の立ち上がりエッジのタイミングから上記第２の垂直同期信号ＶＤ２の立ち上がりエッジのタイミングまでの２１Ｈの期間Ｔ３中だけ論理「Ｈ」となる。
【００６６】
上記高速水平同期信号発生部２５は、上記撮像装置１０に供給する高速水平同期信号Ｈｉ−ＨＤを上記ＣＬ／４信号から生成するものであって、例えば図９に示すように構成されている。
【００６７】
この図９に示す高速水平同期信号発生部２５は、上記ＣＬ／４信号がクロック入力端子ＣＬＫに供給されるカウンタ１５１と、このカウンタ１５１のプリセット値を設定する設定回路１５２を備える。
【００６８】
上記カウンタ１５１は、８ビットバイナリのプログラマブル・ダウン・カウンタであって、その制御入力端子ＳＰＥが論理「Ｌ」となっている期間に、上記クロック入力端子ＣＬＫに供給されるＣＬ／４信号の立ち上がりエッジのタイミングで上記設定回路１５２による設定値がプリセットされ、その後上記制御入力端子ＳＰＥが論理「Ｈ」になると上記ＣＬ／４信号の立ち上がりエッジ毎にダウンカウントすることにより、そのカウント出力ＣＯ／ＣＺとして水平同期信号ＨＤの２〜７倍の周波数のパルスをＮＡＮＤゲート１５４の一方の入力端子に供給する。
【００６９】
上記ＮＡＮＤゲート１５４は、水平同期信号ＨＤによりトリガされるモノステーブルマルチバイブレータ１５３の反転出力が他方の入力端子に供給されており、このモノステーブルマルチバイブレータ１５３の反転出力によりゲート制御されるようになっている。そして、このＮＡＮＤゲート１５４のＮＡＮＤ出力がＮＡＮＤゲート１５６に供給されると共にＮＡＮＤゲートによるインバータ１５５を介して上記カウンタ１５１の制御入力端子ＳＰＥに供給される。
【００７０】
また、上記ＮＡＮＤゲート１５６は、上記サブ同期信号発生部２４からゲート信号ＧＡＴＥが他方の入力端子に供給されており、このゲート信号ＧＡＴＥによりゲート制御されるようになっている。そして、このＮＡＮＤゲート１５６は、上記ＮＡＮＤゲート１５４のＮＡＮＤ出力として供給される上記カウンタ１５１のカウント出力ＣＯ／ＣＺを上記ゲート信号ＧＡＴＥが論理「Ｈ」となっている２１Ｈの期間Ｔ３だけモノステーブルマルチバイブレータ１５７のトリガ入力端子Ｂに供給する。
【００７１】
このモノステーブルマルチバイブレータ１５７は、上記２１Ｈの期間Ｔ３に上記カウンタ１５１のカウント出力ＣＯ／ＣＺにより水平同期信号ＨＤの２〜７倍の周波数でトリガされ、その反転出力を高速水平同期信号Ｈｉ−ＨＤとして出力する。
【００７２】
また、上記メモリ２１は、上記メモリコントローラ２２により上記変調トリガ信号ＭＴＲＩＧ及び同期信号ＶＤ，ＨＤに基づいてデータの書き込み／読み出しを制御され、上記端子Ｃ５１を介して供給されたビデオ信号ＶＩＤＥＯを取り込み、このビデオ信号を静止画像信号として端子Ｃ５２から上記画像処理装置に供給するようになっている。
【００７３】
このよう構成の撮像制御装置２０では、上記同期発生部２３が発生する標準テレビジョン方式に準拠した水平同期信号ＨＤを外部水平同期信号ＥＸＴ−ＨＤとして上記撮像装置１０に供給しており、上記物体センサ３が移送路１上の被検体２を検出してトリガ信号ＴＲＩＧを発生すると、そのトリガ信号ＴＲＩＧを上記撮像装置１０に供給すると共に、上記トリガ信号ＴＲＩＧの上がりエッジのタイミングｔ１から７Ｈ経過後に９Ｈ期間だけ論理「Ｌ」となる第１の垂直同期信号ＶＤ１と２８Ｈ経過後に９Ｈ期間だけ論理「Ｌ」となる第２の垂直同期信号ＶＤ２を標準テレビジョン方式の垂直同期信号ＶＤに挿入した外部同期信号ＥＸＴ−ＶＤを上記サブ同期信号発生部２４が上記撮像装置１０に供給し、さらに、上記水平同期信号ＨＤの２〜７倍の周波数の高速水平同期信号Ｈｉ−ＨＤを上記高速水平同期信号発生部２５が上記撮像装置１０に供給する。
【００７４】
そして、上記撮像装置１０では、上記撮像制御装置２０から供給される外部同期信号ＥＸＴ−ＶＤ，ＥＸＴ−ＨＤ、高速水平同期信号Ｈｉ−ＨＤ及び変調トリガ信号ＭＴＲＩＧに基づいて、上記サブ同期信号発生部１１Ｂで発生される変調垂直同期信号ＴＧ−ＶＤ及びシャッタ制御信号Ｘ−ＳＵＢ、上記スイッチ回路１３により選択された高速水平同期信号Ｈｉ−ＨＤ及び変調水平同期信号ＴＧ−ＨＤからなる変調水平同期信号ＴＧ−ＨＤ’に応じて撮像動作を行う。
【００７５】
ここで、上記撮像装置１０におけるＣＣＤイメージセンサ１７は、その垂直転送動作の１サイクルすなわち撮像電荷を１パケット送るのに約８．３μｓを要するものであって、１Ｈ期間すなわち６３．５５６μｓに可能な垂直転送動作のサイクル数が７．６６すなわち７サイクルが限界であるため、上記高速水平同期信号Ｈｉ−ＨＤの周波数は、水平同期信号ＨＤの２〜７倍の周波数としてある。
【００７６】
そして、この高速水平同期信号Ｈｉ−ＨＤが挿入される期間Ｔ３は２１Ｈあるので、上記期間Ｔ３での垂直転送サイクルは、上記高速水平同期信号Ｈｉ−ＨＤの周波数が２ｆH のとき２１×２＝４２サイクルとなり、また、上記高速水平同期信号Ｈｉ−ＨＤの周波数が７ｆH のとき２１×７＝１４７サイクルとなる。
【００７７】
すなわち、上記高速水平同期信号Ｈｉ−ＨＤの周波数が２ｆH のときには、図１０に斜線を施して示すように、上記期間Ｔ３中に、上記ＣＣＤイメージセンサ１７の撮像面の上部が４２ライン読み出される。そして、上記期間Ｔ３の終了時に上述の４２ラインの読み出しが終了しているので、正常サイクルに戻ってからスタート▲１▼のラインから正常な撮像信号が読み出されることになる。
【００７８】
また、上記高速水平同期信号Ｈｉ−ＨＤの周波数が７ｆH のときには、図１１に斜線を施して示すように、上記期間Ｔ３中に、上記ＣＣＤイメージセンサ１７の撮像面の上部が１４７ライン読み出される。そして、上記期間Ｔ３の終了時に上述の１４７ラインの読み出しが終了しているので、正常サイクルに戻ってからスタート▲２▼のラインから正常な撮像信号が読み出されることになる。
【００７９】
このように、上記高速水平同期信号Ｈｉ−ＨＤの周波数を可変することで、撮りたい映像の位置を自由に設定することができる。
【００８０】
すなわち、上記撮像装置１０では、トリガ信号ＴＲＩＧに基づいて生成される変調トリガ信号ＭＴＲＩＧに応じて電子シャッタ機能を有するインターライントランスファ型ＣＣＤイメージセンサ１７の電荷掃捨部への電荷の掃き捨てを所定時間Ｔ１停止させ、上記所定時間Ｔ１経過後に、受光部に蓄積された撮像電荷を有効電荷として垂直転送部ＶＲＥＧに読み出し、この垂直転送部ＶＲＥＧに読み出された撮像電荷を所定数の転送サイクルだけ高速垂直転送した後に上記変調トリガ信号ＭＴＲＩＧの後縁のタイミングｔ５まで標準テレビジョン方式に対応した垂直転送を行う。そして、上記高速垂直転送により所定数のラインの撮像電荷を除いた有効電荷を上記変調トリガ信号ＭＴＲＩＧのパルス幅の応じたライン数分の撮像信号として標準テレビジョン方式に対応した垂直転送により上記水平転送部ＨＲＥＧを介して出力させる。これにより、上記インターライントランスファ型ＣＣＤイメージセンサ１７の電子シャッタ機能を利用して、上記トリガ信号ＴＲＩＧに同期した高速のランダムシャッタによる撮像動作を行い、所定数のライン以降の必要な有効電荷を撮像信号として得ることができる。
【００８１】
そして、この撮像システムでは、上記撮像制御装置２０の高速水平同期信号発生部２５において、ＣＬ／４信号をカウントするカウンタ２０１に与えるプリセット値を設定回路２０２で変更することにより、水平同期信号ＨＤの２〜７倍の周波数の高速水平同期信号Ｈｉ−ＨＤを発生して、上記撮像装置１０に供給することにより撮りたい映像の開始水平ライン位置を自由に設定することができる。
【００８２】
また、撮りたい映像のサイズは、図８における映像終了タイミングｔ５を示す上記変調トリガ信号ＭＴＲＩＧの立ち下がりエッジで決まる。すなわち、上記ゲート信号ＧＡＴＥの立ち下がりのタイミングから上記変調トリガ信号ＭＴＲＩＧの立ち下がりエッジまでの期間が映像サイズとなる。
【００８３】
ここで、例えば図１２に示すように、上記ゲート信号ＧＡＴＥの期間Ｔ３に１００ライン転送し、映像サイズを１００ラインとした場合には、映像出力タイミング時に５０ラインほど転送残りを生じるが、次のゲート信号ＧＡＴＥの期間Ｔ３に最初の１００ラインと重なる形で転送されるので、撮りたい部分の映像信号に影響を及ぼすことはない。
【００８４】
なお、上記映像出力タイミング時に生じる転送残りが撮りたい部分の映像信号に影響を及ぼすことのないライン数は、上記ゲート信号ＧＡＴＥの期間Ｔ３の転送サイクル数で決まり、上記ゲート信号ＧＡＴＥの期間Ｔ３に１００ライン転送する場合には１００ラインまでである。つまり、映像サイズは、図１３に示すように、５０ラインまで短縮することができる。
【００８５】
したがって、上記映像終了タイミングを示す上記変調トリガ信号ＭＴＲＩＧのパルス幅の設定により、映像サイズは、５０ラインから１５０ラインの範囲で自由に設定することができる。
【００８６】
一方、トリガサイクルは、上記映像終了タイミングを示す垂直同期信号ＶＤで決まり、この垂直同期信号ＶＤのタイミングの直後まで短縮可能である。図１４に示すように、ｎ＝１とすると、Ｎ＝４７ラインで標準テレビジョン方式における周期（２６２．５ライン：ＥＩＡ）に比べて１／５．６の周期での撮像動作を行うことが可能である。
【００８７】
なお、トリガ後、垂直同期信号ＶＤを２発設定するのは、サブ同期信号発生部の構成上の問題で実際の集積回路の動作に合わせたものである。
【００８８】
また、この撮像システムでは、上述のように上記高速水平同期信号Ｈｉ−ＨＤの周波数を可変することで、撮りたい映像の開始水平ライン位置を自由に設定することができるので、図１５の（Ａ），（Ｂ）に示すように画面上の位置Ｌ≠Ｌ’が変動してしまうような被検体２を、図１６の（Ａ），（Ｂ）に示すように、常に映像信号上、同一タイミングで出力できるように自動補正してＬ＝Ｌ’とすることが可能である。
【００８９】
これには、上記撮像制御装置２０の高速水平同期信号発生部２５において手動操作により上記カウンタ１５１のプリセット値を設定する設定回路１５２に換えて、例えば図１７に示すような構成の設定回路１５２’を用いれば良い。
【００９０】
この図１７に示す設定回路１５２’は、鋸歯状波信号発生器１７１とサンプルパルス発生器１７２とサンプルホールド回路１７３と電圧比較器１７４とＡ／Ｄ変換器１７５とからなる。
【００９１】
上記鋸歯状波信号発生器１７１は、図１８に示すようにインバータ１８１，１８２、Ｄフリップフロップ回路１８３，１８４，１８５及び鋸歯状波発生回路１８６により構成される。この鋸歯状波信号発生器１７１は、図１９の（Ａ）に示すような変調トリガ信号ＴＲＩＧがインバータ１８１を介してＤフリップフロップ回路１８３のリセット端子Ｒに供給され、また、図１９の（Ｂ）に示すような垂直同期信号ＶＤ”がＤフリップフロップ回路１８３，１８４の各クロック端子ＣＫに供給されるとともに、上記垂直同期信号ＶＤ”がインバータ１８２を介してＤフリップフロップ回路１８５の各クロック端子ＣＫに供給されるようになっている。Ｄフリップフロップ回路１８３，１８４，１８５は、各データ端子Ｄに論理「Ｈ」の電源が与えられている。Ｄフリップフロップ回路１８３の出力端子ＱはＤフリップフロップ回路１８４のリセット端子Ｒに接続され、
Ｄフリップフロップ回路１８４の出力端子ＱはＤフリップフロップ回路１８５のリセット端子Ｒと鋸歯状波発生回路１８６のトリガ端子Ｔに接続され、Ｄフリップフロップ回路１８５の出力端子Ｑは鋸歯状波発生回路１８６のリセット端子Ｒに接続されている。
【００９２】
このような構成の鋸歯状波信号発生器１７１では、上記変調トリガ信号ＭＴＲＩＧが供給される毎に、上記垂直同期信号ＶＤ”に基づいて映像サイズに対応する撮像期間全体に亘る図１９の（Ｃ）に示すような鋸歯状波信号ＳＷを発生する。この鋸歯状波信号発生器１７１により発生された鋸歯状波信号ＳＷは、上記サンプルホールド回路１７３に供給される。
【００９３】
また、上記サンプルパルス発生器１７２は、図１９の（Ｄ）示すようなビデオ信号が供給されると、このビデオ信号について被検体の映像信号のエッジを検出することより、上記被検体が撮像画像のフレーム内のどの位置にいるのかを示す図１９の（Ｅ）示すようなサンプルパルスＳＰを発生する。このサンプルパルス発生器１７２により発生されたサンプルパルスＳＰは、上記サンプルホールド回路１７３に供給される。
【００９４】
また、上記サンプルホールド回路１７３は、上記鋸歯状波信号発生器１７１から供給される鋸歯状波信号を上記サンプルパルス発生器１７２から供給されるサンプルパルスＳＰでサンプルホールドする。このサンプルホールド回路１７３によるホールド出力は、上記電圧比較器１７４に供給される。
【００９５】
また、上記電圧比較器１７４は、上記サンプルホールド回路１７３によるホールド出力を基準電圧ＶZ と比較する。この電圧比較器１７４による比較出力は、上記Ａ／Ｄ変換器１７５に供給される。
【００９６】
そして、上記Ａ／Ｄ変換器１７５は、上記電圧比較器１７４による比較出力の信号レベルを８ビットのデジタル値に変換して、このデジタル値をプリセット値として上記高速水平同期信号発生部２５のカウンタ１５１に与える。
【００９７】
このような構成の設定回路１５２’では、被検体のタイミングが撮像スタートから早過ぎる場合、上記サンプルホールド回路１７３によるホールド出力の電圧が低くなり、上記電圧比較器１７４による比較出力は上昇する。この電圧比較器１７４による比較出力の信号レベルを上記Ａ／Ｄ変換器１７５によりデジタル化して得られる８ビットのデジタル値をプリセット値として上記高速水平同期信号発生部２５のカウンタ１５１にプリセットすることにより、被検体２の位相は、撮像スタートのタイミングから遅れ、上記鋸歯状波信号ＳＷのセンタに近づくことになる。逆に、被検体２のタイミングが撮像スタートから遅過ぎる場合、上記サンプルホールド回路１７３によるホールド出力の電圧が高くなり、上記電圧比較器１７４による比較出力は低下する。この電圧比較器１７４による比較出力の信号レベルを上記Ａ／Ｄ変換器１７５によりデジタル化して得られる８ビットのデジタル値をプリセット値として上記高速水平同期信号発生部２５のカウンタ１５１にプリセットすることにより、被検体２の位相は、撮像スタートのタイミングに近づき、上記鋸歯状波信号ＳＷのセンタに近づくことになる。
【００９８】
したがって、上記電圧比較器１７５に与える基準電圧ＶZ を上記鋸歯状波信号ＳＷのセンタで得られる電圧に設定しておくことにより、上記設定回路で被検体を常に映像信号の中央に持ってくることができる。
【００９９】
このように映像信号の一部を利用してサンプリングパルスＳＰを作成し、被検体２が撮像部のどの位置にいるかを検出し、これでゲート期間Ｔ３の高速水平同期信号Ｈｉ−ＨＤの周波数を制御することによって、被検体２を常に映像信号上の同一タイミングで出力するように自動補正することができる。
【０１００】
【発明の効果】
本発明に係る撮像素子の駆動制御方法では、第１のトリガ信号に基づいて、ユーザにより可変設定可能でかつ１フィールド以内のパルス幅を有し、前縁が上記第１のトリガ信号の前縁と一致する第２のトリガ信号を生成し、上記第２のトリガ信号の前縁のタイミングである第１のタイミングと同じ第２のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、上記第２のタイミングから所定時間後の第３のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出し、上記第３のタイミングから可変設定可能な第４のタイミングまでの第１の期間に亘って、上記垂直転送部に転送された電荷を第１の転送速度で垂直転送し、上記第４のタイミングから上記第２のトリガ信号の後縁に基づく第５のタイミングまでの第２の期間に亘って、上記垂直転送部の電荷を第１の転送速度よりも遅い第２の転送速度で垂直転送することにより、上記第２の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力させることにより、インターライントランスファ型固体撮像素子の電子シャッタ機能を利用して、第１のトリガ信号に同期した高速なランダムシャッタによる撮像動作を行い、第２のトリガ信号のパルス幅で決定される画像範囲の有効電荷を撮像信号として得ることができる。また、本発明に係る撮像素子の駆動制御方法では、上記第２のトリガ信号のパルス幅の設定により、撮像信号として出力するライン数を変更して、任意の画像範囲の有効電荷を撮像信号として得ることが出来る。
【０１０１】
また、本発明に係る撮像装置では、それぞれ入射された光量に応じた電荷を発生して蓄積する複数の受光素子がマトリクス状に配置された受光部と、上記受光部の各受光素子から読み出された電荷を転送する垂直転送部と、上記垂直転送部を介して転送された電荷を出力する水平転送部とを備えたインターライントランスファ型固体撮像素子と、第１のトリガ信号に基づいてパルス幅調整手段により生成されユーザにより可変設定可能でかつ１フィールド以内のパルス幅を有し、前縁が上記第１のトリガ信号の前縁と一致する第２のトリガ信号の前縁のタイミングである第１のタイミングと同じ第２のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、上記第２のタイミングから所定時間後の第３のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出し、上記第３のタイミングから可変設定可能な第４のタイミングまでの第１の期間に亘って、上記垂直転送部に転送された電荷を第１の転送速度で垂直転送し、上記第４のタイミングから上記第２のトリガ信号の後縁に基づく第５のタイミングまでの第２の期間に亘って、上記垂直転送部の電荷を第１の転送速度よりも遅い第２の転送速度で垂直転送することにより、上記第２の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力するように上記インターライントランスファ型固体撮像素子を制御する駆動制御手段とを備えるので、インターライントランスファ型固体撮像素子の電子シャッタ機能を利用して、第１のトリガ信号に同期した高速なランダムシャッタによる撮像動作を行い、第２のトリガ信号のパルス幅で決定される画像範囲の有効電荷を撮像信号として得ることができる。また、本発明に係る撮像装置では、外部のパルス幅調整手段で第２のトリガ信号のパルス幅を設定することにより、撮像信号として出力するライン数を変更して、任意の画像範囲の有効電荷を撮像信号として得ることが出来る。
【０１０２】
また、本発明に係る撮像制御装置では、駆動制御手段によりインターライントランスファ型固体撮像素子を制御して、第１のトリガ信号に同期した高速のランダムシャッタによる撮像動作を行い、第２のトリガ信号のパルス幅で決定される画像範囲の有効電荷を撮像信号として得ることができる。
【０１０３】
さらに、本発明に係る撮像システムでは、撮像装置の動作を撮像制御装置により制御して、上記撮像装置の電子シャッタ機能を利用して第１のトリガ信号に同期した高速のランダムシャッタによる撮像動作を行い、第２のトリガ信号のパルス幅で決定される必要なライン以降の有効電荷の有効電荷を撮像信号として得ることができる。
【図面の簡単な説明】
【図１】本発明を適用した撮像システムの全体構成を示すブロック図である。
【図２】上記撮像システムに用いた撮像装置の構成を示すブロック図である。
【図３】上記撮像装置におけるＣＣＤイメージセンサの構成を模式的に示す平面図である。
【図４】上記撮像装置の動作を示すタイミングチャートである。
【図５】上記撮像システムに用いた撮像制御装置におけるパルス幅可変設定部の具体的な構成例を示す回路図である。
【図６】上記パルス幅可変設定部の動作を示すタイムチャートである。
【図７】上記撮像システムに用いた撮像制御装置におけるサブ同期信号発生部の具体的な構成を示す回路図である。
【図８】上記サブ同期信号発生部の動作を示すタイミングチャートである。
【図９】上記撮像制御装置における高速水平同期信号発生部の具体的な構成を示す回路図である。
【図１０】上記撮像装置におけるＣＣＤイメージセンサにより撮像した画像の読み出し開始位置を可変するための原理を説明する図である。
【図１１】同じく、上記画像の読み出し開始位置を可変するための原理を説明する図である。
【図１２】上記撮像装置におけるＣＣＤイメージセンサから読み出される撮像信号の画像サイズを説明する図である。
【図１３】同じく、上記画像サイズを説明する図である。
【図１４】上記撮像装置による撮像動作のトリガサイクルを説明する図である。
【図１５】上記撮像装置により撮像された被検体の位置が画面上でずれた状態を示す図である。
【図１６】上記撮像装置により撮像された被検体の位置が画面上でずれた状態にあるものを同じタイミングで出力するように自動補正した状態を示す図である。
【図１７】上記自動補正を行う機能を備えた高速水平同期信号発生部の設定回路の構成を示すブロック図である。
【図１８】上記設定回路の鋸歯状波発生器の構成を示す回路図である。
【図１９】上記設定回路の動作を説明するためのタイミングチャートである。
【図２０】従来の撮像装置の動作を示すタイミングチャートである。
【図２１】従来の撮像装置の構成を示すブロック図である。
【図２２】従来の撮像装置の撮像動作における有効電荷蓄積期間を示すタイムチャートである。
【図２３】従来の撮像装置の動作を示すタイミングチャートである。
【図２４】従来の撮像装置の動作を示すタイミングチャートである。
【図２５】従来の撮像装置の動作を示すタイミングチャートである。
【符号の説明】
１ 移送路、２ 被検体、３ 物体センサ、１０ 撮像装置、１１Ａ 同期信号発生部、１１Ｂ サブ同期信号発生部、１２ ゲート信号発生部、１３ スイッチ回路、１５ タイミングジェネレータ、１６ ＣＣＤ駆動部、１７ ＣＣＤイメージセンサ、２０ 撮像制御装置、２１ メモリ、２２ メモリコントローラ、２３ 同期信号発生部、２４ サブ同期信号発生部、２５ 高速水平同期信号発生部、２７ パルス幅可変設定部、３０ 画像処理装置
Claims (6)
- それぞれ入射された光量に応じた電荷を発生して蓄積する複数の受光素子がマトリクス状に配置された受光部と、上記受光部の各受光素子から読み出された電荷を転送する垂直転送部と、上記垂直転送部を介して転送された電荷を出力する水平転送部とを有するインターライントランスファ型固体撮像素子の駆動制御方法であって、
第１のトリガ信号に基づいて、ユーザにより可変設定可能でかつ１フィールド以内のパルス幅を有し、前縁が上記第１のトリガ信号の前縁と一致する第２のトリガ信号を生成し、
上記第２のトリガ信号の前縁のタイミングである第１のタイミングと同じ第２のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、
上記第２のタイミングから所定時間後の第３のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出し、
上記第３のタイミングから可変設定可能な第４のタイミングまでの第１の期間に亘って、上記垂直転送部に転送された電荷を第１の転送速度で垂直転送し、
上記第４のタイミングから上記第２のトリガ信号の後縁に基づく第５のタイミングまでの第２の期間に亘って、上記垂直転送部の電荷を第１の転送速度よりも遅い第２の転送速度で垂直転送することにより、
上記第２の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力させる
ことを特徴とする撮像素子の駆動制御方法。 - 上記第３のタイミングから可変設定可能な第４のタイミングまでの第１の期間に亘って、標準テレビジョン方式に準拠した標準水平同期信号よりも周波数が高い高速水平同期信号を発生して、上記インタートランスファ型固体撮像素子に出力することにより上記垂直転送部に転送された電荷を第１の転送速度で垂直転送する
ことを特徴とする請求項１記載の撮像素子の駆動制御方法。 - それぞれ入射された光量に応じた電荷を発生して蓄積する複数の受光素子がマトリクス状に配置された受光部と、上記受光部の各受光素子から読み出された電荷を転送する垂直転送部と、上記垂直転送部を介して転送された電荷を出力する水平転送部とを備えたインターライントランスファ型固体撮像素子と、
第１のトリガ信号に基づいてパルス幅調整手段により生成されユーザにより可変設定可能でかつ１フィールド以内のパルス幅を有し、前縁が上記第１のトリガ信号の前縁と一致する第２のトリガ信号の前縁のタイミングである第１のタイミングと同じ第２のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、上記第２のタイミングから所定時間後の第３のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出し、上記第３のタイミングから可変設定可能な第４のタイミングまでの第１の期間に亘って、上記垂直転送部に転送された電荷を第１の転送速度で垂直転送し、上記第４のタイミングから上記第２のトリガ信号の後縁に基づく第５のタイミングまでの第２の期間に亘って、上記垂直転送部の電荷を第１の転送速度よりも遅い第２の転送速度で垂直転送することにより、上記第２の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力するように上記インターライントランスファ型固体撮像素子を制御する駆動制御手段とを備え、
上記駆動制御手段は、標準テレビジョン方式に準拠した標準垂直同期信号及び標準水平同期信号を生成し、上記標準水平同期信号を上記インターライントランスファ型固体撮像素子に出力する標準同期信号発生手段と、上記第２のトリガ信号の前縁のタイミングを基準とした上記第１のタイミングと同じ第２のタイミングを与えるサブ垂直同期信号を発生し、上記サブ垂直同期信号を上記インターライントランスファ型固体撮像素子に出力するサブ同期信号発生手段と、上記標準水平同期信号よりも周波数が高い高速水平同期信号を上記第１の期間に亘って発生し、上記インタートランスファ型固体撮像素子に出力する高速水平同期信号発生手段を備えることを特徴とする撮像装置。 - それぞれ入射された光量に応じた電荷を発生して蓄積する複数の受光素子がマトリクス状に配列された受光部と、上記受光部の各受光素子から読み出された有効電荷を転送する垂直転送部と、上記垂直転送部を介して転送された有効電荷を出力する水平転送部とを有するインターライントランスファ型固体撮像素子と、上記有効電荷に基づく撮像信号を出力する撮像手段とを備える撮像装置を制御する撮像制御装置であって、
第１のトリガ信号に基づいて、ユーザにより可変設定可能でかつ１フィールド以内のパルス幅を有し、前縁が上記第１のトリガ信号の前縁と一致する第２のトリガ信号を生成して上記撮像装置に供給するパルス幅調整手段と、
上記第２のトリガ信号の前縁のタイミングである第１のタイミングと同じ第２のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、上記第２のタイミングから所定時間後の第３のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出し、上記第３のタイミングから可変設定可能な第４のタイミングまでの第１の期間に亘って、上記垂直転送部に転送された電荷を第１の伝送速度で垂直転送し、上記第４のタイミングから上記第２のトリガ信号の後縁に基づく第５のタイミングまでの第２の期間に亘って、上記垂直転送部の電荷を第１の転送速度よりも遅い第２の転送速度で垂直転送することにより、上記第２の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力するように上記インターライントランスファ型固体撮像素子を制御する駆動制御手段とを備え、
上記駆動制御手段は、標準テレビジョン方式に準拠した標準垂直同期信号及び標準水平同期信号を生成し、上記標準水平同期信号を上記撮像装置に出力する標準同期信号発生手段と、上記第２のトリガ信号の前縁のタイミングを基準とした第１のタイミングと同じ第２のタイミングを与えるサブ垂直同期信号を発生し、上記サブ垂直同期信号を上記撮像装置に出力するサブ同期信号発生手段と、上記標準水平同期信号よりも周波数が高い高速水平同期信号を上記第１の期間に亘って発生し、上記撮像装置に出力する高速水平同期信号発生手段とを備えたことを特徴とする撮像制御装置。 - それぞれ入射された光量に応じた電荷を発生して蓄積する複数の受光素子がマトリクス状に配列された受光部と、上記受光部の各受光素子から読み出された有効電荷を転送する垂直転送部と、上記垂直転送部を介して転送された有効電荷を出力する水平転送部とを有するインターライントランスファ型固体撮像素子と、上記有効電荷に基づく撮像信号を出力する撮像手段とを備える撮像装置を制御する撮像制御装置であって、
第１のトリガ信号に基づいて、ユーザにより可変設定可能でかつ１フィールド以内のパルス幅を有し、前縁が上記第１のトリガ信号の前縁と一致する第２のトリガ信号を生成して上記撮像装置に供給するパルス幅調整手段と、
上記第２のトリガ信号の前縁のタイミングである第１のタイミングと同じ第２のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、上記第２のタイミングから所定時間後の第３のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出し、上記第３のタイミングから可変設定可能な第４のタイミングまでの第１の期間に亘って、上記垂直転送部に転送された電荷を第１の伝送速度で垂直転送し、上記第４のタイミングから上記第２のトリガ信号の後縁に基づく第５のタイミングまでの第２の期間に亘って、上記垂直転送部の電荷を第１の転送速度よりも遅い第２の転送速度で垂直転送することにより、上記第２の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力するように上記インターライントランスファ型固体撮像素子を制御する駆動制御手段と、
上記撮像装置から出力された上記撮像信号を一時的に記憶する記憶手段と、
上記撮像信号を上記第２のトリガ信号に応じて上記記憶手段に記憶するとともに、上記記憶手段に記憶された撮像信号を上記記憶手段から読み出し静止画像信号として出力する出力制御手段とを備えたことを特徴とする撮像制御装置。 - それぞれ入射された光量に応じた電荷を発生して蓄積する複数の受光素子がマトリクス状に配置された受光部と、上記受光部の各受光素子から読み出された有効電荷を転送する垂直転送部と、上記垂直転送部を介して転送された有効電荷を出力する水平転送部とを有するインターライントランスファ型固体撮像素子と、上記有効電荷に基づく撮像信号を出力する撮像手段とを備える撮像装置と、
第１のトリガ信号に基づいて、ユーザにより可変設定可能でかつ１フィールド以内のパルス幅を有し、前縁が上記第１のトリガ信号の前縁と一致する第２のトリガ信号を生成して上記撮像装置に供給するパルス幅調整手段と、上記第２のトリガ信号の前縁のタイミングである第１のタイミングと同じ第２のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、上記第２のタイミングから所定時間後の第３のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出し、上記第３のタイミングから、可変設定可能な第４のタイミングまでの第１の期間に亘って、上記垂直転送部に転送された電荷を第１の転送速度で垂直転送し、上記第４のタイミングから上記第２のトリガ信号の後縁に基づく第５のタイミングまでの第２の期間に亘って、上記垂直転送部の電荷を第１の転送速度よりも遅い第２の転送速度で垂直転送することにより、上記第２の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力するように上記インターライントランスファ型固体撮像素子を制御する駆動制御手段とを備えた撮像制御装置とからなり、
上記駆動制御手段は、標準テレビジョン方式に準拠した標準垂直同期信号及び標準水平同期信号を生成し、上記標準水平同期信号を上記撮像装置に出力する標準同期信号発生手段と、上記第２のトリガ信号の前縁のタイミングを基準とした第１のタイミングと同じ第２のタイミングを与えるサブ垂直同期信号を発生し、上記サブ垂直同期信号を上記撮像装置に出力するサブ同期信号発生手段と、上記標準水平同期信号よりも周波数が高い高速水平同期信号を上記第１の期間に亘って発生し、上記撮像装置に出力する高速水平同期信号発生手段を備えることを特徴とする撮像システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30312897A JP4161392B2 (ja) | 1996-11-05 | 1997-11-05 | 撮像素子の駆動制御方法、撮像装置、撮像制御装置及び撮像システム |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29303196 | 1996-11-05 | ||
| JP8-293031 | 1996-11-05 | ||
| JP30312897A JP4161392B2 (ja) | 1996-11-05 | 1997-11-05 | 撮像素子の駆動制御方法、撮像装置、撮像制御装置及び撮像システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10191177A JPH10191177A (ja) | 1998-07-21 |
| JP4161392B2 true JP4161392B2 (ja) | 2008-10-08 |
Family
ID=26559222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30312897A Expired - Lifetime JP4161392B2 (ja) | 1996-11-05 | 1997-11-05 | 撮像素子の駆動制御方法、撮像装置、撮像制御装置及び撮像システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4161392B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3681152B2 (ja) * | 1999-02-25 | 2005-08-10 | 株式会社日立国際電気 | テレビカメラの制御方法及びテレビカメラ |
| JP2006270866A (ja) * | 2005-03-25 | 2006-10-05 | Sony Corp | 撮像装置、撮像方法、撮像制御装置及び撮像制御方法 |
-
1997
- 1997-11-05 JP JP30312897A patent/JP4161392B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10191177A (ja) | 1998-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3704712B2 (ja) | 撮像装置及び撮像システム | |
| JP4006763B2 (ja) | 撮像装置及びその制御装置 | |
| JP2010074283A (ja) | 撮像素子駆動ユニットおよび撮像装置 | |
| JP2007116675A (ja) | 撮像装置 | |
| JPH07114470B2 (ja) | 固体撮像装置 | |
| JP4161392B2 (ja) | 撮像素子の駆動制御方法、撮像装置、撮像制御装置及び撮像システム | |
| US6028630A (en) | Driving control method for imaging element, imaging control method, imaging control device, imaging system and imaging device | |
| JP2006270866A (ja) | 撮像装置、撮像方法、撮像制御装置及び撮像制御方法 | |
| JP2004320180A (ja) | 撮像装置およびその制御方法 | |
| JP3840678B2 (ja) | 撮像制御装置及び撮像システム | |
| JP2009044592A (ja) | 固体撮像素子駆動装置及び撮像装置 | |
| JP3684580B2 (ja) | 固体撮像装置 | |
| JP4591411B2 (ja) | 撮像装置 | |
| JP3757943B2 (ja) | 固体撮像装置 | |
| JP4700855B2 (ja) | 撮像装置 | |
| JPH04356879A (ja) | 固体撮像装置 | |
| JP2010074547A (ja) | 撮像素子駆動ユニットおよび撮像装置 | |
| JP2003333429A (ja) | 撮像素子の駆動制御方法，撮像装置及び撮像システム | |
| JP4999958B2 (ja) | 撮影装置 | |
| JP2002369082A (ja) | 撮像装置 | |
| JP3259353B2 (ja) | 固体撮像装置 | |
| JPH10191179A (ja) | 撮像制御方法、撮像制御装置、撮像システム及び撮像装置 | |
| WO1998020674A1 (fr) | Procede de commande d'attaque, procede de commande de prise d'image, dispositif de commande de prise d'image, systeme de prise d'image et dispositif de prise d'image pour element de prise d'image | |
| JP2619122B2 (ja) | 固体撮像装置の駆動方法 | |
| JP2010098474A (ja) | 撮像素子駆動ユニットおよびカメラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040420 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080714 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |