JP4161392B2 - 撮像素子の駆動制御方法、撮像装置、撮像制御装置及び撮像システム - Google Patents
撮像素子の駆動制御方法、撮像装置、撮像制御装置及び撮像システム Download PDFInfo
- Publication number
- JP4161392B2 JP4161392B2 JP30312897A JP30312897A JP4161392B2 JP 4161392 B2 JP4161392 B2 JP 4161392B2 JP 30312897 A JP30312897 A JP 30312897A JP 30312897 A JP30312897 A JP 30312897A JP 4161392 B2 JP4161392 B2 JP 4161392B2
- Authority
- JP
- Japan
- Prior art keywords
- timing
- signal
- light receiving
- transfer unit
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の属する技術分野】
本発明は、例えば高速で移動する物体を撮像する、主にファクトリーオートメーション(FA: Factory Automation)用として用いられるカメラ装置等に適用される撮像素子の駆動制御方法、撮像装置、撮像制御装置及び撮像システムに関する。
【0002】
【従来の技術】
本件出願人は、インターライントランスファ(IT: Interline Transfer)型の固体撮像素子(CCDイメージセンサ)の有効電荷蓄積時間を制御することにより、メカニカルなアイリスを用いることなく露光時間調節を行う電子シャッタ機能を有する撮像装置を特開平4−119776号において提案している。
【0003】
この撮像装置では、図20の(A)に示す垂直ブランキング信号VBがローレベルとなる垂直ブランキング期間VBLKに出力される図20の(B)に示すセンサゲート信号SGにより、CCDイメージセンサの光電変換部の各画素に蓄積された電荷を垂直転送部に読み出す。上記CCDイメージセンサの電荷蓄積時間は、図20の(C)に示すリセット信号RTにより制御されており、該CCDイメージセンサはこのリセット信号RTが供給されると画素に蓄積された電荷をオーバーフロードレインに掃き捨てるようになっている。
【0004】
このため、上記リセット信号RTが1水平期間(1H)毎に供給されている間(電荷掃き捨て期間TI)は、上記CCDイメージセンサには有効電荷が蓄積されない。したがって、上記CCDイメージセンサに供給する上記リセット信号RTを停止したときから、該CCDイメージセンサの光電変換部に有効電荷が蓄積されることとなり、上記リセット信号RTを停止するタイミングを制御することにより、有効電荷蓄積時間TE、すなわち、シャッタ速度を制御することができる。
【0005】
上記撮像装置は、このような電子シャッタ機能を用いることにより、被写体の動きに応じて上記シャッタ速度を可変することができるため、特に高速移動体における画像の取り込みに有利である。
【0006】
ここで、例えばファクトリーオートメーション(FA: Factory Automation)用の撮像装置として、例えば図21に示すような構成により、移動する物体の撮像を行う撮像装置が知られている。この撮像装置では、移動路201上を移動する物体202が撮像部203の前に移動してくると、これを物体検出部204が検出し、図22の(A)のタイミングt11に立ち下がってローレベルになるトリガ信号TRIGをシャッタ信号発生回路205及び同期信号発生回路208に供給する。
【0007】
上記シャッタ信号発生回路205は、上記トリガ信号TRIGが供給されると、図22の(B)に示すように、上記トリガ信号TRIGの立下がりタイミングt11で立ち上がるシャッタコントロール信号STCをCCD制御回路206に供給する。
【0008】
上記CCD制御回路206は、上記CCDイメージセンサ207の光電変換部に蓄積された電荷をオーバーフロードレインに掃き捨てるためのリセット信号RTを供給しており、上記トリガ信号TRIGが供給されると、上記CCDイメージセンサ207へのリセット信号RTの供給を停止する。これにより、上記CCDイメージセンサ207の光電変換部の各画素に有効電荷の蓄積が開始される。
【0009】
上記CCD制御回路206には、同期信号発生回路207から図22の(C)に示すようにタイミングt11〜タイミングt12の期間中ローレベルとなる垂直同期信号VD及び図22の(D)に示す水平同期信号HDが供給されている。上記CCD制御回路205は、上記シャッタコントロール信号STCが供給されると、図22の(C)に示す垂直同期信号VDの立ち下がるタイミングt11から、図22の(D)に示す水平同期信号HDのパルス数を9発カウントした後、マスタクロックを所定数カウントしてから図22の(E)に示すタイミングt13で立ち上がるセンサゲート信号SGを上記CCDイメージセンサ206に供給する。
【0010】
これにより、上記図22の(B)に示すタイミングt11で立ち上がるシャッタコントロール信号STCが上記CCDイメージセンサ207に供給されてから、図22の(E)に示すタイミングt13で立ち上がる上記センサゲート信号SGが上記CCDイメージセンサ207に供給されるまでの間、撮像レンズ209を介して照射される撮像光に応じた電荷が該CCDイメージセンサ207に蓄積されることとなり、このタイミングt11〜タイミングt13の間が有効電荷蓄積時間TEとなる。
【0011】
なお、図22の(F)は、垂直ブランキング期間VBLKを示す。
【0012】
上記CCDイメージセンサ206から読み出された電荷は、撮像信号として信号処理回路210に供給される。上記信号処理回路210は、上記撮像信号に同期信号を付加する等の信号処理を施し、これをビデオ信号として出力端子211を介して出力する。この出力端子210を介して出力されるビデオ信号は、例えばモニタに供給される。これにより、上記物体202を移動させた場合における該物体202の状態を分析することができる。
【0013】
このように、この撮像装置では、物体検出部204から供給されるトリガ信号TRIGに応じて垂直同期信号VDを生成するとともに有効電荷の蓄積を開始することにより、移動する物体202を撮像するようになっている。
【0014】
ところで、移動する物体の撮像を行う撮像装置は、主としてFA用として用いられているため、上記図21に示した物体202を高速で移動させ、例えば1/10000秒等の高速シャッタにより撮像を行いたい場合がある。
【0015】
しかし、上記撮像装置では、センサゲート信号SGの出力タイミングがCCDイメージセンサの画素配列に基づいて予め設定され固定されており、例えば垂直同期信号VDの立ち下がりから水平同期信号HDのパルス数を9発カウントした後、クロックを所定数カウントしたタイミングでセンサゲート信号SGをCCDイメージセンサに供給するようになっている。したがって、トリガ信号TRIGから垂直同期信号VDを生成して撮像動作を行う上記撮像装置では、上記垂直同期信号VDの立ち下がりのタイミングから上記センサゲート信号SGが出力されるタイミングまでの時間以下には有効電荷蓄積時間TEを短縮することができず、1/10000秒等の高速シャッタによる撮像を行うことはできなかった。
【0016】
また、画像処理機器を使用して、撮像装置からのビデオ信号に画像処理を行いたい場合がある。一般に画像処理機器は所定の同期信号を基準として動作するようになっている。このため、例えば複数の撮像装置、映像記録再生装置等からのビデオ信号を合成する場合などに、基準となる同期信号に同期したビデオ信号を画像処理機器に供給する必要がある。
【0017】
このような場合、撮像装置は、任意のタイミングで、例えば図23の(A)に示すように、トリガ信号TRIGが供給されると、所定の有効電荷蓄積時間すなわち露光時間の後に、図23の(B)に示すセンサゲート信号SGをCCDイメージセンサに供給し、光電変換部の各画素に蓄積した電荷を垂直転送部に読み出すと同時に、垂直同期信号V−SYNCを発生し、図23の(C)に示すように、発生した垂直同期信号V−SYNCに同期させて垂直転送部に読み出した電荷を撮像信号VIDEOとして水平転送部を介して出力する。この撮像装置では、図24の(A)に示すように、任意のタイミングすなわちランダムに供給されるトリガ信号TRIGに応じて、ランダムな間隔で図24の(B)に示すようにビデオ信号VIDEOが出力されるため、一定周期で垂直同期信号V−SYNCを出力することができない。
【0018】
あるいは、この撮像装置は、例えば図25(C)に示すように、一定の周期の垂直同期信号V−SYNCを発生しておき、図25の(A)に示すトリガ信号TRIGが供給されると、所定の露光時間の後に、図25の(B)に示すセンサゲート信号SGをCCDイメージセンサに供給し、光電変換部の各画素に蓄積した電荷を垂直転送部に読み出すと同時に、今まで発生していた垂直同期信号V−SYNCと異なり、トリガ信号TRIGに基づくタイミングで垂直同期信号V−SYNCを発生するようになっている。
【0019】
【発明が解決しようとする課題】
ところで、このような撮像装置からのビデオ信号を用いて処理を行う例えばフレームメモリ,モニタ等のビデオ処理機器では、その動作を供給されるビデオ信号に同期させることが要求される。しかし、これらのビデオ処理機器においては、ランダム周期の同期信号に同期させることは技術的に非常に難しく一般的には行われていない。
【0020】
そこで、本発明の目的は、トリガ信号に同期した高速のランダムシャッタによる撮像動作を行い、所定の撮像範囲の有効電荷を撮像信号として得ることができるようにした撮像素子の駆動制御方法、撮像装置、撮像制御装置及び撮像システムを提供することにある。
【0021】
また、本発明に他の目的は、任意の画像範囲の撮像信号を得ることができるようにした撮像素子の駆動制御方法、撮像装置、撮像制御装置及び撮像システムを提供することにある。
【0022】
【課題を解決するための手段】
本発明では、それぞれ入射された光量に応じた電荷を発生して蓄積する複数の受光素子がマトリクス状に配置された受光部と、上記受光部の各受光素子から読み出された電荷を転送する垂直転送部と、上記垂直転送部を介して転送された電荷を出力する水平転送部とを有するインターライントランスファ型固体撮像素子の駆動制御を行うに当たり、第1のトリガ信号に基づいて、ユーザにより可変設定可能でかつ1フィールド以内のパルス幅を有し、前縁が上記第1のトリガ信号の前縁と一致する第2のトリガ信号を生成する。上記第2のトリガ信号の前縁のタイミングである第1のタイミングと同じ第2のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、上記第2のタイミングから所定時間後の第3のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出す。上記第3のタイミングから可変設定可能な第4のタイミングまでの第1の期間に亘って、上記垂直転送部に転送された電荷を第1の転送速度で垂直転送する。そして、上記第4のタイミングから上記第2のトリガ信号の後縁に基づく第5のタイミングまでの第2の期間に亘って、上記垂直転送部の電荷を第1の転送速度よりも遅い第2の転送速度で垂直転送することにより、上記第2の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力させる。これにより、これにより、インターライントランスファ型固体撮像素子の電子シャッタ機能を利用して、第1のトリガ信号に同期した高速のランダムシャッタによる撮像動作を行い、第2のトリガ信号のパルス幅で決定される画像範囲の有効電荷を撮像信号として得ることができる。
【0023】
すなわち、本発明は、それぞれ入射された光量に応じた電荷を発生して蓄積する複数の受光素子がマトリクス状に配置された受光部と、上記受光部の各受光素子から読み出された電荷を転送する垂直転送部と、上記垂直転送部を介して転送された電荷を出力する水平転送部とを有するインターライントランスファ型固体撮像素子の駆動制御方法であって、第1のトリガ信号に基づいて、ユーザにより可変設定可能でかつ1フィールド以内のパルス幅を有し、前縁が上記第1のトリガ信号の前縁と一致する第2のトリガ信号を生成し、
上記第2のトリガ信号の前縁のタイミングである第1のタイミングと同じ第2のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、上記第2のタイミングから所定時間後の第3のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出し、上記第3のタイミングから可変設定可能な第4のタイミングまでの第1の期間に亘って、上記垂直転送部に転送された電荷を第1の転送速度で垂直転送し、上記第4のタイミングから上記第2のトリガ信号の後縁に基づく第5のタイミングまでの第2の期間に亘って、上記垂直転送部の電荷を第1の転送速度よりも遅い第2の転送速度で垂直転送することにより、上記第2の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力させることを特徴とする。本発明に係る撮像素子の駆動制御方法では、例えば、上記第2のトリガ信号のパルス幅の設定により、有効電荷として出力する画像範囲を変更する。
【0024】
本発明に係る撮像装置は、それぞれ入射された光量に応じた電荷を発生して蓄積する複数の受光素子がマトリクス状に配置された受光部と、上記受光部の各受光素子から読み出された電荷を転送する垂直転送部と、上記垂直転送部を介して転送された電荷を出力する水平転送部とを備えたインターライントランスファ型固体撮像素子と、第1のトリガ信号に基づいてパルス幅調整手段により生成されユーザにより可変設定可能でかつ1フィールド以内のパルス幅を有し、前縁が上記第1のトリガ信号の前縁と一致する第2のトリガ信号の前縁のタイミングである第1のタイミングと同じ第2のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、上記第2のタイミングから所定時間後の第3のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出し、上記第3のタイミングから可変設定可能な第4のタイミングまでの第1の期間に亘って、上記垂直転送部に転送された電荷を第1の転送速度で垂直転送し、上記第4のタイミングから上記第2のトリガ信号の後縁に基づく第5のタイミングまでの第2の期間に亘って、上記垂直転送部の電荷を第1の転送速度よりも遅い第2の転送速度で垂直転送することにより、上記第2の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力するように上記インターライントランスファ型固体撮像素子を制御する駆動制御手段とを備え、上記駆動制御手段は、標準テレビジョン方式に準拠した標準垂直同期信号及び標準水平同期信号を生成し、上記標準水平同期信号を上記インターライントランスファ型固体撮像素子に出力する標準同期信号発生手段と、上記第2のトリガ信号の前縁のタイミングを基準とした上記第1のタイミングと同じ第2のタイミングを与えるサブ垂直同期信号を発生し、上記サブ垂直同期信号を上記インターライントランスファ型固体撮像素子に出力するサブ同期信号発生手段と、上記標準水平同期信号よりも周波数が高い高速水平同期信号を上記第1の期間に亘って発生し、上記インタートランスファ型固体撮像素子に出力する高速水平同期信号発生手段を備えることを特徴とする。
【0026】
また、本発明は、それぞれ入射された光量に応じた電荷を発生して蓄積する複数の受光素子がマトリクス状に配列された受光部と、上記受光部の各受光素子から読み出された有効電荷を転送する垂直転送部と、上記垂直転送部を介して転送された有効電荷を出力する水平転送部とを有するインターライントランスファ型固体撮像素子と、上記有効電荷に基づく撮像信号を出力する撮像手段とを備える撮像装置を制御する撮像制御装置であって、
第1のトリガ信号に基づいて、ユーザにより可変設定可能でかつ1フィールド以内のパルス幅を有し、前縁が上記第1のトリガ信号の前縁と一致する第2のトリガ信号を生成して上記撮像装置に供給するパルス幅調整手段と、上記第2のトリガ信号の前縁のタイミングである第1のタイミングと同じ第2のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、上記第1のタイミングから所定時間後の第3のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出し、上記第3のタイミングから可変設定可能な第4のタイミングまでの第1の期間に亘って、上記垂直転送部に転送された電荷を第1の伝送速度で垂直転送し、上記第4のタイミングから上記第2のトリガ信号の後縁に基づく第5のタイミングまでの第2の期間に亘って、上記垂直転送部の電荷を第1の転送速度よりも遅い第2の転送速度で垂直転送することにより、上記第2の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力するように上記インターライントランスファ型固体撮像素子を制御する駆動制御手段とを備え、上記駆動制御手段は、標準テレビジョン方式に準拠した標準垂直同期信号及び標準水平同期信号を生成し、上記標準水平同期信号を上記撮像装置に出力する標準同期信号発生手段と、上記第2のトリガ信号の前縁のタイミングを基準とした第1のタイミングと同じ第2のタイミングを与えるサブ垂直同期信号を発生し、上記サブ垂直同期信号を上記撮像装置に出力するサブ同期信号発生手段と、上記標準水平同期信号よりも周波数が高い高速水平同期信号を上記第1の期間に亘って発生し、上記撮像装置に出力する高速水平同期信号発生手段とを備えたことを特徴とする。
【0027】
本発明は、それぞれ入射された光量に応じた電荷を発生して蓄積する複数の受光素子がマトリクス状に配列された受光部と、上記受光部の各受光素子から読み出された有効電荷を転送する垂直転送部と、上記垂直転送部を介して転送された有効電荷を出力する水平転送部とを有するインターライントランスファ型固体撮像素子と、上記有効電荷に基づく撮像信号を出力する撮像手段とを備える撮像装置を制御する撮像制御装置であって、第1のトリガ信号に基づいて、ユーザにより可変設定可能でかつ1フィールド以内のパルス幅を有し、前縁が上記第1のトリガ信号の前縁と一致する第2のトリガ信号を生成して上記撮像装置に供給するパルス幅調整手段と、上記第2のトリガ信号の前縁のタイミングである第1のタイミングと同じ第2のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、上記第1のタイミングから所定時間後の第3のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出し、上記第3のタイミングから可変設定可能な第4のタイミングまでの第1の期間に亘って、上記垂直転送部に転送された電荷を第1の伝送速度で垂直転送し、上記第4のタイミングから上記第2のトリガ信号の後縁に基づく第5のタイミングまでの第2の期間に亘って、上記垂直転送部の電荷を第1の転送速度よりも遅い第2の転送速度で垂直転送することにより、上記第2の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力するように上記インターライントランスファ型固体撮像素子を制御する駆動制御手段と、
上記撮像装置から出力された上記撮像信号を一時的に記憶する記憶手段と、上記撮像信号を上記第2のトリガ信号に応じて上記記憶手段に記憶するとともに、上記記憶手段に記憶された撮像信号を上記記憶手段から読み出し静止画像信号として出力する出力制御手段とを備えたことを特徴とする。
【0028】
本発明に係る撮像システムは、それぞれ入射された光量に応じた電荷を発生して蓄積する複数の受光素子がマトリクス状に配置された受光部と、上記受光部の各受光素子から読み出された有効電荷を転送する垂直転送部と、上記垂直転送部を介して転送された有効電荷を出力する水平転送部とを有するインターライントランスファ型固体撮像素子と、上記有効電荷に基づく撮像信号を出力する撮像手段とを備える撮像装置と、第1のトリガ信号に基づいて、ユーザにより可変設定可能でかつ1フィールド以内のパルス幅を有し、前縁が上記第1のトリガ信号の前縁と一致する第2のトリガ信号を生成して上記撮像装置に供給するパルス幅調整手段と、上記第2のトリガ信号の前縁のタイミングである第1のタイミングと同じ第2のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、上記第1のタイミングから所定時間後の第3のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出し、上記第3のタイミングから、可変設定可能な第4のタイミングまでの第1の期間に亘って、上記垂直転送部に転送された電荷を第1の転送速度で垂直転送し、上記第4のタイミングから上記第2のトリガ信号の後縁に基づく第5のタイミングまでの第2の期間に亘って、上記垂直転送部の電荷を第1の転送速度よりも遅い第2の転送速度で垂直転送することにより、上記第2の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力するように上記インターライントランスファ型固体撮像素子を制御する駆動制御手段とを備えた撮像制御装置とからなり、上記駆動制御手段は、標準テレビジョン方式に準拠した標準垂直同期信号及び標準水平同期信号を生成し、上記標準水平同期信号を上記撮像装置に出力する標準同期信号発生手段と、上記第2のトリガ信号の前縁のタイミングを基準とした第1のタイミングと同じ第2のタイミングを与えるサブ垂直同期信号を発生し、上記サブ垂直同期信号を上記撮像装置に出力するサブ同期信号発生手段と、上記標準水平同期信号よりも周波数が高い高速水平同期信号を上記第1の期間に亘って発生し、上記撮像装置に出力する高速水平同期信号発生手段を備えることを特徴とする。
【0030】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【0031】
本発明に係る撮像システムは、例えば図1に示すように構成される。この撮像システムは、ベルトコンベア等からなる移送路1により移送される被検体2を検出する物体センサ3の検出出力に基づいて、上記被検体2を撮像装置10により撮像して静止画として取り込む撮像システムであって、上記物体センサ3の検出出力に応じて上記撮像装置10の動作制御を行って該撮像装置10からのビデオ信号を静止画像信号としてメモリ21に取り込む撮像制御装置20と、上記撮像装置10からのビデオ信号が上記メモリ21を介して静止画像信号として供給される画像処理装置30とを有する。
【0032】
この撮像システムにおいて、物体センサ3は、移送路1により移送される被検体2を検出し、被検体2が該物体センサ3の前面に到達したときに、トリガ信号TRIGを発生し、このトリガ信号TRIGを上記撮像制御装置20に供給する。
【0033】
また、上記撮像装置10は、図2に示すように、上記撮像制御装置20から端子C1,C2を介して外部同期信号EXT−VD,EXT−HDが供給される同期信号発生部11Aと、上記撮像制御装置20から端子C4を介して変調トリガ信号MTRIGが供給されるサブ同期信号発生部11B及びゲート信号発生部12と、このゲート信号発生部12から供給されるゲート信号GATEにより切り換え制御されるスイッチ回路13と、マスタクロック発生器14から供給される約28.6MHzのマスタクロックMCKにより動作するタイミングジェネレータ15と、このタイミングジェネレータ15から供給される各種タイミング信号等に応じて動作するCCD駆動部16により駆動されるCCDイメージセンサ17と、このCCDイメージセンサ17による撮像信号が相関2重サンプリング(CDS: Correlated double sampling )回路18を介して供給されるプロセス部19とを備えてなる。
【0034】
上記CCDイメージセンサ17は、図3に示すような構造のインターライントランスファ(IT: Interline Transfer)型のCCDイメージセンサであって、奇数フィールドの各画素に相当する受光部SODD と偶数フィールドの各画素に相当する受光部SEVENと、各受光部SODD,SEVENに蓄積された電荷が読み出される垂直転送部VREGと、上記垂直転送部VREG に読み出された電荷を1水平ライン単位の撮像信号として出力する水平転送部HREG とから成り、受光部SODD ,SEVENの下方に形成された図示しないサブストレートの電位を制御することにより、各受光部SODD ,SEVENに蓄積された電荷をそのサブストレートに掃き捨てて、電荷蓄積時間を制御するようにした電子シャッタ機能を有する。
【0035】
上記同期信号発生部11Aは、上記タイミングジェネレータ15からマスタクロックMCKを1/2に分周した約14.3MHzのクロックCLが供給されており、このクロックCLに基づいて動作して、内部信号VD,HDを発生すると共に、上記クロックCLを1/4に分周して周波数が約3.5MHzのCL/4信号を発生するようになっている。この同期信号発生部11Aは、外部同期が可能な構成のもので、上記端子C1,C2に外部同期信号EXT−VD,EXT−HDが供給されているときには、上記外部同期信号EXT−VD,EXT−HDに同期した内部同期信号VD,HDを発生する。そして、この同期信号発生部11Aに発生された内部同期信号VD,HD及びCL/4信号が上記サブ同期信号発生部11Bに供給されている。さらに、上記内部同期信号VD,HDは、上記ゲート信号発生部12及びプロセス部19に供給されている。
【0036】
また、上記サブ同期信号発生部11Bは、図4の(A)に示すようなトリガ信号TRIGのパルス幅を可変することにより得られる例えば図4の(B)に示すような変調トリガ信号MTRIGが上記端子C4に供給される。このサブ同期信号発生部11Bでは、上記端子C4に供給される変調トリガ信号MTRIGの立ち上がりタイミングt1を基準にして図4の(D)に示すような変調垂直同期信号TG−VDを生成し、この変調垂直同期信号TG−VDに基づいて予め設定されたシャッタ速度に応じた期間T1だけ図4の(C)に示すように電子シャッタ制御信号X−SUBを停止するとともに、上記期間T1経過後に所定の期間T2だけ上記CL/4信号とし、上記各期間T1,T2以外は標準テレビジョン方式に準拠する内部水平同期信号HDとした変調水平同期信号TG−HDを生成する。
【0037】
そして、このサブ同期信号発生部11Bにより発生された変調垂直同期信号TG−VDは上記タイミングジェネレータ15に供給され、また、上記変調水平同期信号TG−HDは上記スイッチ回路13に供給され、さらに、電子シャッタ制御信号X−SUBは上記CCD駆動部16に供給されている。
【0038】
また、上記ゲート信号発生部12は、上記端子C4に供給される変調トリガ信号MTRIGの立ち上がりエッジのタイミングt1を基準にして、内部水平同期信号HDを16個カウントした16H期間経過後に、上記期間T2中の所定の期間T3(ここでは21H期間)だけ論理「H」となる図4の(F)に示すようなゲート信号GATEを発生する。そして、このゲート信号発生部12で発生されたゲート信号GATEは、上記スイッチ回路13に供給されている。
【0039】
また、上記スイッチ回路13は、上記撮像制御装置20から端子C4を介して標準テレビジョン方式における水平同期周波数fH の2〜7倍の周波数を有する高速水平同期信号Hi−HDが供給されており、上記ゲート信号GATEが論理「H」となる期間T3だけ上記高速水平同期信号Hi−HDを選択し、また、上記期間T3以外の期間は上記サブ同期信号発生部11Bから供給される変調水平同期信号TG−HDを選択するようになっている。このスイッチ回路13により選択された上記高速水平同期信号Hi−HD及び変調水平同期信号TG−HDからなる図4の(G)に示すような変調水平同期信号TG−HD’が上記タイミングジェネレータ15に供給されている。
【0040】
また、上記タイミングジェネレータ15は、上記サブ同期信号発生部11Bから供給される変調垂直同期信号TG−VDと上記スイッチ回路13により選択された上記高速水平同期信号Hi−HD及び変調水平同期信号TG−HDに基づいて、上記CCDイメージセンサ17の駆動に必要な各種タイミング信号を生成して上記CCD駆動部16に供給する。
【0041】
また、上記CCD駆動部16は、上記各種タイミング信号や電子シャッタ制御信号X−SUBに基づいて図4の(E)に示すセンサゲート信号SGやリセット信号、水平転送パルス、垂直転送パルス等の駆動パルスを生成して、上記CCDイメージセンサ17を駆動する。
【0042】
また、上記CDS回路18は、上記CCDイメージセンサ17から2ライン同時読み出しされた撮像信号に対して、タイミングジェネレータ15から供給されるサンプリングパルスに基づいていわゆる相関2重サンプリングを行って、撮像信号の情報成分を取り出すとともに、撮像信号に含まれているリセットノイズ等の雑音を除去する。
【0043】
そして、上記プロセス部19では、上記CDS回路18から供給された撮像信号にガンマ補正などの所定の処理を施す。このプロセス部19から出力される図4の(H)に示すようなビデオ信号VIDEOが端子C5を介して上記撮像制御装置20に供給される。
【0044】
上記撮像制御装置20は、上記撮像装置10により得られたビデオ信号VIDEOが端子C51を介して供給されるメモリ21と、このメモリ21に対するデータの書き込み/読み出しを制御するメモリコントローラ22を備える。また、この撮像制御装置20は、同期信号発生部23、サブ同期信号発生部24、高速水平同期信号発生部25、マスタクロック発生器26及びパルス幅可変設定部27を備え、上記物体センサ3の検出出力として得られたトリガ信号TRIGが端子C20を介して上記パルス幅可変設定部27に供給されるようになっている。このパルス幅可変設定部27は、上記端子C20に供給されたトリガ信号TRIGのパルス幅を任意に可変設定するもので、その具体的な構成例を図5に示すように、モノマルチバイブレータ27Aと、このモノマルチバイブレータ27Aに接続された半固定抵抗器27aとコンデンサ27bによる時定数回路27Bとからなる。このパルス幅可変設定部27は、モノマルチバイブレータ27Aが上記物体センサ3からのトリガ信号TRIGによりトリガされることにより、図6に示すように、時定数回路27Bの時定数に応じたパルス幅Wの変調トリガパルス信号MTRIGを生成する。上記時定数回路27Bの時定数に応じた変調トリガ信号MTRIGのパルス幅Wは、半固定抵抗器27aにより連続的に可変設定できるようになっている。
【0045】
そして、上記変調トリガ信号MTRIGが上記メモリコントローラ22及びサブ同期信号発生部24に供給されると共に端子C41から上記撮像装置10に供給されるようになっている。
【0046】
この撮像制御装置20において、上記同期信号発生部23は、マスタクロック発生器26から供給される約28.6MHzのマスタクロックMCKに基づいて同期信号VD,HDと、この水平同期信号HDの2倍の周波数の2FH信号及び上記マスタクロックMCKを1/4に分周したCL/4信号を発生する。この同期信号発生部23により発生された同期信号VD,HDが上記メモリコントローラ22に供給されており、また、垂直同期信号VD及び2FH信号が上記サブ同期信号発生部24に供給されており、また、CL/4信号が上記高速水平同期信号発生部25に供給されており、さらに、水平同期信号HDが端子C21を介して外部同期信号EXT−HDとして上記撮像装置10に供給されるようになっている。
【0047】
また、上記サブ同期信号発生部24は、上記撮像装置10に供給する外部同期信号EXT−VDを上記変調トリガ信号MTRIG、垂直同期信号VD及び2FH信号から生成するものであって、例えば図7に示すように構成されている。
【0048】
この図7に示すサブ同期信号発生部24は、上記変調トリガ信号MTRIG及び2FH信号が供給されるエッジ検出回路100と、上記2FH信号がそれぞれクロック入力端子CLKに供給される第1乃至第3のカウンタ111,112,113を備える。
【0049】
上記エッジ検出回路100は、上記2FH信号がクロック入力端子CKに供給される第1及び第2のD型フリップフロップ101,102と、上記第1のD型フリップフロップ101の非反転出力と第2のD型フリップフロップ102の反転出力が供給されるNANDゲート103とからなり、上記変調トリガ信号MTRIGが上記第1のD型フリップフロップ101のデータ入力端子Dに供給され、この第1のD型フリップフロップ101の非反転出力が上記第2のD型フリップフロップ102のデータ入力端子Dに供給されるようになっている。このような構成のエッジ検出回路100は、上記変調トリガ信号MTRIGの立ち上がりエッジを検出する。このエッジ検出回路100の検出出力は、上記第1のカウンタ111のロード端子LDに供給されると共に、D型フリップフロップ114のリセット端子Rに供給される。
【0050】
上記第1のカウンタ111は、上記2FH信号の立ち上がりエッジでカウントアップ動作を行う4ビットのバイナリカウンタであって、上記エッジ検出回路100の検出出力が上記ロード端子LDに供給されることにより、上記変調トリガ信号TRIGの立ち上がりエッジ毎に[1000]がプリセットされ、上記2FH信号の立ち上がりエッジ毎にアップカウントして、そのキャリー出力RCを上記D型フリップフロップ114のクロック入力端子CKに供給する。
【0051】
上記D型フリップフロップ114は、そのデータ入力端子Dに論理「H」が与えられており、上記エッジ検出回路100の検出出力が上記リセット端子Rに供給されることにより、上記変調トリガ信号MTRIGの立ち上がりエッジ毎にリセットされ、上記第1のカウンタ111のキャリー出力RCをクロックとして上記データ入力端子Dの論理「H」をラッチして、その非反転出力を第2及び第3のカウンタ112,113の各制御入力端子SPEに供給すると共に、各D型フリップフロップ116,119のリセット端子Rに供給する。
【0052】
上記第2のカウンタ112は、8ビットバイナリのプログラマブル・ダウン・カウンタであって、その制御入力端子SPEが論理「L」となっている期間すなわち、上記D型フリップフロップ114が上記変調トリガ信号MTRIGの立ち上がりエッジのタイミングt1でリセットされ、上記第1のカウンタ111のキャリー出力RCにより論理「H」を出力するまでの間、上記2FH信号の立ち上がりエッジのタイミングで[10001000]がプリセットされ、その後上記制御入力端子SPEが論理「H」になると上記2FH信号の立ち上がりエッジ毎にダウンカウントして、そのカウント出力CO/CZをNANDゲートによるインバータ115を介して上記D型フリップフロップ116のクロック入力端子CKに供給する。
【0053】
上記D型フリップフロップ116は、そのデータ入力端子Dに論理「H」が与えられており、上記D型フリップフロップ114の出力が上記リセット端子Rに供給されることにより、上記D型フリップフロップ114の出力の立ち上がりエッジ毎にリセットされ、上記第2のカウンタ112のカウント出力CO/CZの反転信号をクロックとして上記データ入力端子Dの論理「H」をラッチして、その反転出力をNANDゲート117の一方の入力端子に供給する。
【0054】
そして、このNANDゲート117は、もう一方の入力端子に上記D型フリップフロップ114の非反転出力が供給されており、このD型フリップフロップ114の非反転出力と上記D型フリップフロップ116の反転出力とのNAND出力として、図8の(A)に示す変調トリガ信号MTRIGの立ち上がりエッジのタイミングt1から7H経過後に9H期間だけ論理「L」となる図8の(B)に示すような第1の垂直同期信号VD1を生成する。
【0055】
上記NANDゲート117の出力すなわち上記第1の垂直同期信号VD1は、各NANDゲート121,129の各一方の入力端子に供給されていると共に、D型フリップフロップ128のリセット端子Rに供給されている。
【0056】
また、上記第3のカウンタ113は、8ビットバイナリのプログラマブル・ダウン・カウンタであって、その制御入力端子SPEが論理「L」となっている期間すなわち、上記D型フリップフロップ114が上記変調トリガ信号MTRIGの立ち上がりエッジのタイミングt1でリセットされ、上記第1のカウンタ111のキャリー出力RCにより論理「H」を出力するまでの間、上記2FH信号の立ち上がりエッジのタイミングで[10010100]がプリセットされ、その後上記制御入力端子SPEが論理「H」になると上記2FH信号の立ち上がりエッジ毎にダウンカウントして、そのカウント出力CO/CZをNANDゲートによるインバータ118を介して上記D型フリップフロップ119のクロック入力端子CKに供給する。
【0057】
上記D型フリップフロップ119は、そのデータ入力端子Dに論理「H」が与えられており、上記D型フリップフロップ114の出力が上記リセット端子Rに供給されることにより、上記D型フリップフロップ114の出力の立ち上がりエッジ毎にリセットされ、上記第3のカウンタ113のカウント出力CO/CZの反転信号をクロックとして上記データ入力端子Dの論理「H」をラッチして、その非反転出力をモノステーブルマルチバイブレータ120のトリガ端子Aに供給する。
【0058】
上記モノステーブルマルチバイブレータ120は、上記D型フリップフロップ119の非反転出力でトリガされることにより、その反転出力として、図8の(C)に示すように、変調トリガ信号MTRIGの立ち上がりエッジのタイミングt1から28H経過後に9H期間だけ論理「L」となる第2の垂直同期信号VD2を生成する。
【0059】
このモノステーブルマルチバイブレータ120の反転出力すなわち上記第2の垂直同期信号VD2は、上記NANDゲート121の他方の入力端子に供給されると共に、D型フリップフロップ128のクロック入力端子CKに供給されている。
【0060】
上記NANDゲート121は、上記NANDゲート117から供給される第1の垂直同期信号VD1と上記モノステーブルマルチバイブレータ120から供給される第2の垂直同期信号VD2のNAND出力をNANDゲートによるインバータ122を介して図8の(D)に示すような信号VD’としてNANDゲート123の一方の入力端子に供給する。
【0061】
上記NANDゲート123は、その他方の入力端子に上記変調トリガ信号MTRIGの立ち下がりエッジのタイミングt5でトリガされるモノステーブルマルチバイブレータ105から出力されるパルス信号が供給されており、このパルス信号と上記信号VD’とのNAND出力として、図8の(E)に示すような信号VD”を生成する。このNANDゲート123により生成された信号VD”は、NANDゲートによるインバータ124を介してD型フリップフロップ127のデータ入力端子Dに供給されている。
【0062】
上記D型フリップフロップ127は、そのクロック入力端子CKに上記2FH信号が2段のモノステーブルマルチバイブレータ125,126で位相調整されてクロック信号として供給されており、このクロック信号で上記信号VD”をラッチする。
【0063】
そして、このサブ同期信号発生部24は、上記D型フリップフロップ127によるラッチ出力を外部同期信号EXT−VDとして端子C11を介して上記撮像装置10に供給する。
【0064】
さらに、このサブ同期信号発生部24において、上記D型フリップフロップ128は、そのデータ入力端子Dに論理「H」が与えられており、上記NANDゲート117から供給される第1の垂直同期信号VD1の立ち上がりエッジでリセットされ、上記モノステーブルマルチバイブレータ120から供給される第2の垂直同期信号VD2をクロックとして上記データ入力端子Dの論理「H」をラッチして、その反転出力を上記NANDゲート129のもう一方の入力端子に供給する。
【0065】
そして、上記NANDゲート129は、上記NANDゲート117から供給される第1の垂直同期信号VD1と上記D型フリップフロップ128の反転出力のNAND出力をNANDゲートによるインバータ130を介してゲート信号GATEとして上記高速水平同期信号発生部25に供給する。上記ゲート信号GATEは、図8の(F)に示すように、上記第1の垂直同期信号VD1の立ち上がりエッジのタイミングから上記第2の垂直同期信号VD2の立ち上がりエッジのタイミングまでの21Hの期間T3中だけ論理「H」となる。
【0066】
上記高速水平同期信号発生部25は、上記撮像装置10に供給する高速水平同期信号Hi−HDを上記CL/4信号から生成するものであって、例えば図9に示すように構成されている。
【0067】
この図9に示す高速水平同期信号発生部25は、上記CL/4信号がクロック入力端子CLKに供給されるカウンタ151と、このカウンタ151のプリセット値を設定する設定回路152を備える。
【0068】
上記カウンタ151は、8ビットバイナリのプログラマブル・ダウン・カウンタであって、その制御入力端子SPEが論理「L」となっている期間に、上記クロック入力端子CLKに供給されるCL/4信号の立ち上がりエッジのタイミングで上記設定回路152による設定値がプリセットされ、その後上記制御入力端子SPEが論理「H」になると上記CL/4信号の立ち上がりエッジ毎にダウンカウントすることにより、そのカウント出力CO/CZとして水平同期信号HDの2〜7倍の周波数のパルスをNANDゲート154の一方の入力端子に供給する。
【0069】
上記NANDゲート154は、水平同期信号HDによりトリガされるモノステーブルマルチバイブレータ153の反転出力が他方の入力端子に供給されており、このモノステーブルマルチバイブレータ153の反転出力によりゲート制御されるようになっている。そして、このNANDゲート154のNAND出力がNANDゲート156に供給されると共にNANDゲートによるインバータ155を介して上記カウンタ151の制御入力端子SPEに供給される。
【0070】
また、上記NANDゲート156は、上記サブ同期信号発生部24からゲート信号GATEが他方の入力端子に供給されており、このゲート信号GATEによりゲート制御されるようになっている。そして、このNANDゲート156は、上記NANDゲート154のNAND出力として供給される上記カウンタ151のカウント出力CO/CZを上記ゲート信号GATEが論理「H」となっている21Hの期間T3だけモノステーブルマルチバイブレータ157のトリガ入力端子Bに供給する。
【0071】
このモノステーブルマルチバイブレータ157は、上記21Hの期間T3に上記カウンタ151のカウント出力CO/CZにより水平同期信号HDの2〜7倍の周波数でトリガされ、その反転出力を高速水平同期信号Hi−HDとして出力する。
【0072】
また、上記メモリ21は、上記メモリコントローラ22により上記変調トリガ信号MTRIG及び同期信号VD,HDに基づいてデータの書き込み/読み出しを制御され、上記端子C51を介して供給されたビデオ信号VIDEOを取り込み、このビデオ信号を静止画像信号として端子C52から上記画像処理装置に供給するようになっている。
【0073】
このよう構成の撮像制御装置20では、上記同期発生部23が発生する標準テレビジョン方式に準拠した水平同期信号HDを外部水平同期信号EXT−HDとして上記撮像装置10に供給しており、上記物体センサ3が移送路1上の被検体2を検出してトリガ信号TRIGを発生すると、そのトリガ信号TRIGを上記撮像装置10に供給すると共に、上記トリガ信号TRIGの上がりエッジのタイミングt1から7H経過後に9H期間だけ論理「L」となる第1の垂直同期信号VD1と28H経過後に9H期間だけ論理「L」となる第2の垂直同期信号VD2を標準テレビジョン方式の垂直同期信号VDに挿入した外部同期信号EXT−VDを上記サブ同期信号発生部24が上記撮像装置10に供給し、さらに、上記水平同期信号HDの2〜7倍の周波数の高速水平同期信号Hi−HDを上記高速水平同期信号発生部25が上記撮像装置10に供給する。
【0074】
そして、上記撮像装置10では、上記撮像制御装置20から供給される外部同期信号EXT−VD,EXT−HD、高速水平同期信号Hi−HD及び変調トリガ信号MTRIGに基づいて、上記サブ同期信号発生部11Bで発生される変調垂直同期信号TG−VD及びシャッタ制御信号X−SUB、上記スイッチ回路13により選択された高速水平同期信号Hi−HD及び変調水平同期信号TG−HDからなる変調水平同期信号TG−HD’に応じて撮像動作を行う。
【0075】
ここで、上記撮像装置10におけるCCDイメージセンサ17は、その垂直転送動作の1サイクルすなわち撮像電荷を1パケット送るのに約8.3μsを要するものであって、1H期間すなわち63.556μsに可能な垂直転送動作のサイクル数が7.66すなわち7サイクルが限界であるため、上記高速水平同期信号Hi−HDの周波数は、水平同期信号HDの2〜7倍の周波数としてある。
【0076】
そして、この高速水平同期信号Hi−HDが挿入される期間T3は21Hあるので、上記期間T3での垂直転送サイクルは、上記高速水平同期信号Hi−HDの周波数が2fH のとき21×2=42サイクルとなり、また、上記高速水平同期信号Hi−HDの周波数が7fH のとき21×7=147サイクルとなる。
【0077】
すなわち、上記高速水平同期信号Hi−HDの周波数が2fH のときには、図10に斜線を施して示すように、上記期間T3中に、上記CCDイメージセンサ17の撮像面の上部が42ライン読み出される。そして、上記期間T3の終了時に上述の42ラインの読み出しが終了しているので、正常サイクルに戻ってからスタート▲1▼のラインから正常な撮像信号が読み出されることになる。
【0078】
また、上記高速水平同期信号Hi−HDの周波数が7fH のときには、図11に斜線を施して示すように、上記期間T3中に、上記CCDイメージセンサ17の撮像面の上部が147ライン読み出される。そして、上記期間T3の終了時に上述の147ラインの読み出しが終了しているので、正常サイクルに戻ってからスタート▲2▼のラインから正常な撮像信号が読み出されることになる。
【0079】
このように、上記高速水平同期信号Hi−HDの周波数を可変することで、撮りたい映像の位置を自由に設定することができる。
【0080】
すなわち、上記撮像装置10では、トリガ信号TRIGに基づいて生成される変調トリガ信号MTRIGに応じて電子シャッタ機能を有するインターライントランスファ型CCDイメージセンサ17の電荷掃捨部への電荷の掃き捨てを所定時間T1停止させ、上記所定時間T1経過後に、受光部に蓄積された撮像電荷を有効電荷として垂直転送部VREGに読み出し、この垂直転送部VREGに読み出された撮像電荷を所定数の転送サイクルだけ高速垂直転送した後に上記変調トリガ信号MTRIGの後縁のタイミングt5まで標準テレビジョン方式に対応した垂直転送を行う。そして、上記高速垂直転送により所定数のラインの撮像電荷を除いた有効電荷を上記変調トリガ信号MTRIGのパルス幅の応じたライン数分の撮像信号として標準テレビジョン方式に対応した垂直転送により上記水平転送部HREGを介して出力させる。これにより、上記インターライントランスファ型CCDイメージセンサ17の電子シャッタ機能を利用して、上記トリガ信号TRIGに同期した高速のランダムシャッタによる撮像動作を行い、所定数のライン以降の必要な有効電荷を撮像信号として得ることができる。
【0081】
そして、この撮像システムでは、上記撮像制御装置20の高速水平同期信号発生部25において、CL/4信号をカウントするカウンタ201に与えるプリセット値を設定回路202で変更することにより、水平同期信号HDの2〜7倍の周波数の高速水平同期信号Hi−HDを発生して、上記撮像装置10に供給することにより撮りたい映像の開始水平ライン位置を自由に設定することができる。
【0082】
また、撮りたい映像のサイズは、図8における映像終了タイミングt5を示す上記変調トリガ信号MTRIGの立ち下がりエッジで決まる。すなわち、上記ゲート信号GATEの立ち下がりのタイミングから上記変調トリガ信号MTRIGの立ち下がりエッジまでの期間が映像サイズとなる。
【0083】
ここで、例えば図12に示すように、上記ゲート信号GATEの期間T3に100ライン転送し、映像サイズを100ラインとした場合には、映像出力タイミング時に50ラインほど転送残りを生じるが、次のゲート信号GATEの期間T3に最初の100ラインと重なる形で転送されるので、撮りたい部分の映像信号に影響を及ぼすことはない。
【0084】
なお、上記映像出力タイミング時に生じる転送残りが撮りたい部分の映像信号に影響を及ぼすことのないライン数は、上記ゲート信号GATEの期間T3の転送サイクル数で決まり、上記ゲート信号GATEの期間T3に100ライン転送する場合には100ラインまでである。つまり、映像サイズは、図13に示すように、50ラインまで短縮することができる。
【0085】
したがって、上記映像終了タイミングを示す上記変調トリガ信号MTRIGのパルス幅の設定により、映像サイズは、50ラインから150ラインの範囲で自由に設定することができる。
【0086】
一方、トリガサイクルは、上記映像終了タイミングを示す垂直同期信号VDで決まり、この垂直同期信号VDのタイミングの直後まで短縮可能である。図14に示すように、n=1とすると、N=47ラインで標準テレビジョン方式における周期(262.5ライン:EIA)に比べて1/5.6の周期での撮像動作を行うことが可能である。
【0087】
なお、トリガ後、垂直同期信号VDを2発設定するのは、サブ同期信号発生部の構成上の問題で実際の集積回路の動作に合わせたものである。
【0088】
また、この撮像システムでは、上述のように上記高速水平同期信号Hi−HDの周波数を可変することで、撮りたい映像の開始水平ライン位置を自由に設定することができるので、図15の(A),(B)に示すように画面上の位置L≠L’が変動してしまうような被検体2を、図16の(A),(B)に示すように、常に映像信号上、同一タイミングで出力できるように自動補正してL=L’とすることが可能である。
【0089】
これには、上記撮像制御装置20の高速水平同期信号発生部25において手動操作により上記カウンタ151のプリセット値を設定する設定回路152に換えて、例えば図17に示すような構成の設定回路152’を用いれば良い。
【0090】
この図17に示す設定回路152’は、鋸歯状波信号発生器171とサンプルパルス発生器172とサンプルホールド回路173と電圧比較器174とA/D変換器175とからなる。
【0091】
上記鋸歯状波信号発生器171は、図18に示すようにインバータ181,182、Dフリップフロップ回路183,184,185及び鋸歯状波発生回路186により構成される。この鋸歯状波信号発生器171は、図19の(A)に示すような変調トリガ信号TRIGがインバータ181を介してDフリップフロップ回路183のリセット端子Rに供給され、また、図19の(B)に示すような垂直同期信号VD”がDフリップフロップ回路183,184の各クロック端子CKに供給されるとともに、上記垂直同期信号VD”がインバータ182を介してDフリップフロップ回路185の各クロック端子CKに供給されるようになっている。Dフリップフロップ回路183,184,185は、各データ端子Dに論理「H」の電源が与えられている。Dフリップフロップ回路183の出力端子QはDフリップフロップ回路184のリセット端子Rに接続され、
Dフリップフロップ回路184の出力端子QはDフリップフロップ回路185のリセット端子Rと鋸歯状波発生回路186のトリガ端子Tに接続され、Dフリップフロップ回路185の出力端子Qは鋸歯状波発生回路186のリセット端子Rに接続されている。
【0092】
このような構成の鋸歯状波信号発生器171では、上記変調トリガ信号MTRIGが供給される毎に、上記垂直同期信号VD”に基づいて映像サイズに対応する撮像期間全体に亘る図19の(C)に示すような鋸歯状波信号SWを発生する。この鋸歯状波信号発生器171により発生された鋸歯状波信号SWは、上記サンプルホールド回路173に供給される。
【0093】
また、上記サンプルパルス発生器172は、図19の(D)示すようなビデオ信号が供給されると、このビデオ信号について被検体の映像信号のエッジを検出することより、上記被検体が撮像画像のフレーム内のどの位置にいるのかを示す図19の(E)示すようなサンプルパルスSPを発生する。このサンプルパルス発生器172により発生されたサンプルパルスSPは、上記サンプルホールド回路173に供給される。
【0094】
また、上記サンプルホールド回路173は、上記鋸歯状波信号発生器171から供給される鋸歯状波信号を上記サンプルパルス発生器172から供給されるサンプルパルスSPでサンプルホールドする。このサンプルホールド回路173によるホールド出力は、上記電圧比較器174に供給される。
【0095】
また、上記電圧比較器174は、上記サンプルホールド回路173によるホールド出力を基準電圧VZ と比較する。この電圧比較器174による比較出力は、上記A/D変換器175に供給される。
【0096】
そして、上記A/D変換器175は、上記電圧比較器174による比較出力の信号レベルを8ビットのデジタル値に変換して、このデジタル値をプリセット値として上記高速水平同期信号発生部25のカウンタ151に与える。
【0097】
このような構成の設定回路152’では、被検体のタイミングが撮像スタートから早過ぎる場合、上記サンプルホールド回路173によるホールド出力の電圧が低くなり、上記電圧比較器174による比較出力は上昇する。この電圧比較器174による比較出力の信号レベルを上記A/D変換器175によりデジタル化して得られる8ビットのデジタル値をプリセット値として上記高速水平同期信号発生部25のカウンタ151にプリセットすることにより、被検体2の位相は、撮像スタートのタイミングから遅れ、上記鋸歯状波信号SWのセンタに近づくことになる。逆に、被検体2のタイミングが撮像スタートから遅過ぎる場合、上記サンプルホールド回路173によるホールド出力の電圧が高くなり、上記電圧比較器174による比較出力は低下する。この電圧比較器174による比較出力の信号レベルを上記A/D変換器175によりデジタル化して得られる8ビットのデジタル値をプリセット値として上記高速水平同期信号発生部25のカウンタ151にプリセットすることにより、被検体2の位相は、撮像スタートのタイミングに近づき、上記鋸歯状波信号SWのセンタに近づくことになる。
【0098】
したがって、上記電圧比較器175に与える基準電圧VZ を上記鋸歯状波信号SWのセンタで得られる電圧に設定しておくことにより、上記設定回路で被検体を常に映像信号の中央に持ってくることができる。
【0099】
このように映像信号の一部を利用してサンプリングパルスSPを作成し、被検体2が撮像部のどの位置にいるかを検出し、これでゲート期間T3の高速水平同期信号Hi−HDの周波数を制御することによって、被検体2を常に映像信号上の同一タイミングで出力するように自動補正することができる。
【0100】
【発明の効果】
本発明に係る撮像素子の駆動制御方法では、第1のトリガ信号に基づいて、ユーザにより可変設定可能でかつ1フィールド以内のパルス幅を有し、前縁が上記第1のトリガ信号の前縁と一致する第2のトリガ信号を生成し、上記第2のトリガ信号の前縁のタイミングである第1のタイミングと同じ第2のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、上記第2のタイミングから所定時間後の第3のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出し、上記第3のタイミングから可変設定可能な第4のタイミングまでの第1の期間に亘って、上記垂直転送部に転送された電荷を第1の転送速度で垂直転送し、上記第4のタイミングから上記第2のトリガ信号の後縁に基づく第5のタイミングまでの第2の期間に亘って、上記垂直転送部の電荷を第1の転送速度よりも遅い第2の転送速度で垂直転送することにより、上記第2の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力させることにより、インターライントランスファ型固体撮像素子の電子シャッタ機能を利用して、第1のトリガ信号に同期した高速なランダムシャッタによる撮像動作を行い、第2のトリガ信号のパルス幅で決定される画像範囲の有効電荷を撮像信号として得ることができる。また、本発明に係る撮像素子の駆動制御方法では、上記第2のトリガ信号のパルス幅の設定により、撮像信号として出力するライン数を変更して、任意の画像範囲の有効電荷を撮像信号として得ることが出来る。
【0101】
また、本発明に係る撮像装置では、それぞれ入射された光量に応じた電荷を発生して蓄積する複数の受光素子がマトリクス状に配置された受光部と、上記受光部の各受光素子から読み出された電荷を転送する垂直転送部と、上記垂直転送部を介して転送された電荷を出力する水平転送部とを備えたインターライントランスファ型固体撮像素子と、第1のトリガ信号に基づいてパルス幅調整手段により生成されユーザにより可変設定可能でかつ1フィールド以内のパルス幅を有し、前縁が上記第1のトリガ信号の前縁と一致する第2のトリガ信号の前縁のタイミングである第1のタイミングと同じ第2のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、上記第2のタイミングから所定時間後の第3のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出し、上記第3のタイミングから可変設定可能な第4のタイミングまでの第1の期間に亘って、上記垂直転送部に転送された電荷を第1の転送速度で垂直転送し、上記第4のタイミングから上記第2のトリガ信号の後縁に基づく第5のタイミングまでの第2の期間に亘って、上記垂直転送部の電荷を第1の転送速度よりも遅い第2の転送速度で垂直転送することにより、上記第2の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力するように上記インターライントランスファ型固体撮像素子を制御する駆動制御手段とを備えるので、インターライントランスファ型固体撮像素子の電子シャッタ機能を利用して、第1のトリガ信号に同期した高速なランダムシャッタによる撮像動作を行い、第2のトリガ信号のパルス幅で決定される画像範囲の有効電荷を撮像信号として得ることができる。また、本発明に係る撮像装置では、外部のパルス幅調整手段で第2のトリガ信号のパルス幅を設定することにより、撮像信号として出力するライン数を変更して、任意の画像範囲の有効電荷を撮像信号として得ることが出来る。
【0102】
また、本発明に係る撮像制御装置では、駆動制御手段によりインターライントランスファ型固体撮像素子を制御して、第1のトリガ信号に同期した高速のランダムシャッタによる撮像動作を行い、第2のトリガ信号のパルス幅で決定される画像範囲の有効電荷を撮像信号として得ることができる。
【0103】
さらに、本発明に係る撮像システムでは、撮像装置の動作を撮像制御装置により制御して、上記撮像装置の電子シャッタ機能を利用して第1のトリガ信号に同期した高速のランダムシャッタによる撮像動作を行い、第2のトリガ信号のパルス幅で決定される必要なライン以降の有効電荷の有効電荷を撮像信号として得ることができる。
【図面の簡単な説明】
【図1】本発明を適用した撮像システムの全体構成を示すブロック図である。
【図2】上記撮像システムに用いた撮像装置の構成を示すブロック図である。
【図3】上記撮像装置におけるCCDイメージセンサの構成を模式的に示す平面図である。
【図4】上記撮像装置の動作を示すタイミングチャートである。
【図5】上記撮像システムに用いた撮像制御装置におけるパルス幅可変設定部の具体的な構成例を示す回路図である。
【図6】上記パルス幅可変設定部の動作を示すタイムチャートである。
【図7】上記撮像システムに用いた撮像制御装置におけるサブ同期信号発生部の具体的な構成を示す回路図である。
【図8】上記サブ同期信号発生部の動作を示すタイミングチャートである。
【図9】上記撮像制御装置における高速水平同期信号発生部の具体的な構成を示す回路図である。
【図10】上記撮像装置におけるCCDイメージセンサにより撮像した画像の読み出し開始位置を可変するための原理を説明する図である。
【図11】同じく、上記画像の読み出し開始位置を可変するための原理を説明する図である。
【図12】上記撮像装置におけるCCDイメージセンサから読み出される撮像信号の画像サイズを説明する図である。
【図13】同じく、上記画像サイズを説明する図である。
【図14】上記撮像装置による撮像動作のトリガサイクルを説明する図である。
【図15】上記撮像装置により撮像された被検体の位置が画面上でずれた状態を示す図である。
【図16】上記撮像装置により撮像された被検体の位置が画面上でずれた状態にあるものを同じタイミングで出力するように自動補正した状態を示す図である。
【図17】上記自動補正を行う機能を備えた高速水平同期信号発生部の設定回路の構成を示すブロック図である。
【図18】上記設定回路の鋸歯状波発生器の構成を示す回路図である。
【図19】上記設定回路の動作を説明するためのタイミングチャートである。
【図20】従来の撮像装置の動作を示すタイミングチャートである。
【図21】従来の撮像装置の構成を示すブロック図である。
【図22】従来の撮像装置の撮像動作における有効電荷蓄積期間を示すタイムチャートである。
【図23】従来の撮像装置の動作を示すタイミングチャートである。
【図24】従来の撮像装置の動作を示すタイミングチャートである。
【図25】従来の撮像装置の動作を示すタイミングチャートである。
【符号の説明】
1 移送路、2 被検体、3 物体センサ、10 撮像装置、11A 同期信号発生部、11B サブ同期信号発生部、12 ゲート信号発生部、13 スイッチ回路、15 タイミングジェネレータ、16 CCD駆動部、17 CCDイメージセンサ、20 撮像制御装置、21 メモリ、22 メモリコントローラ、23 同期信号発生部、24 サブ同期信号発生部、25 高速水平同期信号発生部、27 パルス幅可変設定部、30 画像処理装置
Claims (6)
- それぞれ入射された光量に応じた電荷を発生して蓄積する複数の受光素子がマトリクス状に配置された受光部と、上記受光部の各受光素子から読み出された電荷を転送する垂直転送部と、上記垂直転送部を介して転送された電荷を出力する水平転送部とを有するインターライントランスファ型固体撮像素子の駆動制御方法であって、
第1のトリガ信号に基づいて、ユーザにより可変設定可能でかつ1フィールド以内のパルス幅を有し、前縁が上記第1のトリガ信号の前縁と一致する第2のトリガ信号を生成し、
上記第2のトリガ信号の前縁のタイミングである第1のタイミングと同じ第2のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、
上記第2のタイミングから所定時間後の第3のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出し、
上記第3のタイミングから可変設定可能な第4のタイミングまでの第1の期間に亘って、上記垂直転送部に転送された電荷を第1の転送速度で垂直転送し、
上記第4のタイミングから上記第2のトリガ信号の後縁に基づく第5のタイミングまでの第2の期間に亘って、上記垂直転送部の電荷を第1の転送速度よりも遅い第2の転送速度で垂直転送することにより、
上記第2の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力させる
ことを特徴とする撮像素子の駆動制御方法。 - 上記第3のタイミングから可変設定可能な第4のタイミングまでの第1の期間に亘って、標準テレビジョン方式に準拠した標準水平同期信号よりも周波数が高い高速水平同期信号を発生して、上記インタートランスファ型固体撮像素子に出力することにより上記垂直転送部に転送された電荷を第1の転送速度で垂直転送する
ことを特徴とする請求項1記載の撮像素子の駆動制御方法。 - それぞれ入射された光量に応じた電荷を発生して蓄積する複数の受光素子がマトリクス状に配置された受光部と、上記受光部の各受光素子から読み出された電荷を転送する垂直転送部と、上記垂直転送部を介して転送された電荷を出力する水平転送部とを備えたインターライントランスファ型固体撮像素子と、
第1のトリガ信号に基づいてパルス幅調整手段により生成されユーザにより可変設定可能でかつ1フィールド以内のパルス幅を有し、前縁が上記第1のトリガ信号の前縁と一致する第2のトリガ信号の前縁のタイミングである第1のタイミングと同じ第2のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、上記第2のタイミングから所定時間後の第3のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出し、上記第3のタイミングから可変設定可能な第4のタイミングまでの第1の期間に亘って、上記垂直転送部に転送された電荷を第1の転送速度で垂直転送し、上記第4のタイミングから上記第2のトリガ信号の後縁に基づく第5のタイミングまでの第2の期間に亘って、上記垂直転送部の電荷を第1の転送速度よりも遅い第2の転送速度で垂直転送することにより、上記第2の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力するように上記インターライントランスファ型固体撮像素子を制御する駆動制御手段とを備え、
上記駆動制御手段は、標準テレビジョン方式に準拠した標準垂直同期信号及び標準水平同期信号を生成し、上記標準水平同期信号を上記インターライントランスファ型固体撮像素子に出力する標準同期信号発生手段と、上記第2のトリガ信号の前縁のタイミングを基準とした上記第1のタイミングと同じ第2のタイミングを与えるサブ垂直同期信号を発生し、上記サブ垂直同期信号を上記インターライントランスファ型固体撮像素子に出力するサブ同期信号発生手段と、上記標準水平同期信号よりも周波数が高い高速水平同期信号を上記第1の期間に亘って発生し、上記インタートランスファ型固体撮像素子に出力する高速水平同期信号発生手段を備えることを特徴とする撮像装置。 - それぞれ入射された光量に応じた電荷を発生して蓄積する複数の受光素子がマトリクス状に配列された受光部と、上記受光部の各受光素子から読み出された有効電荷を転送する垂直転送部と、上記垂直転送部を介して転送された有効電荷を出力する水平転送部とを有するインターライントランスファ型固体撮像素子と、上記有効電荷に基づく撮像信号を出力する撮像手段とを備える撮像装置を制御する撮像制御装置であって、
第1のトリガ信号に基づいて、ユーザにより可変設定可能でかつ1フィールド以内のパルス幅を有し、前縁が上記第1のトリガ信号の前縁と一致する第2のトリガ信号を生成して上記撮像装置に供給するパルス幅調整手段と、
上記第2のトリガ信号の前縁のタイミングである第1のタイミングと同じ第2のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、上記第2のタイミングから所定時間後の第3のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出し、上記第3のタイミングから可変設定可能な第4のタイミングまでの第1の期間に亘って、上記垂直転送部に転送された電荷を第1の伝送速度で垂直転送し、上記第4のタイミングから上記第2のトリガ信号の後縁に基づく第5のタイミングまでの第2の期間に亘って、上記垂直転送部の電荷を第1の転送速度よりも遅い第2の転送速度で垂直転送することにより、上記第2の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力するように上記インターライントランスファ型固体撮像素子を制御する駆動制御手段とを備え、
上記駆動制御手段は、標準テレビジョン方式に準拠した標準垂直同期信号及び標準水平同期信号を生成し、上記標準水平同期信号を上記撮像装置に出力する標準同期信号発生手段と、上記第2のトリガ信号の前縁のタイミングを基準とした第1のタイミングと同じ第2のタイミングを与えるサブ垂直同期信号を発生し、上記サブ垂直同期信号を上記撮像装置に出力するサブ同期信号発生手段と、上記標準水平同期信号よりも周波数が高い高速水平同期信号を上記第1の期間に亘って発生し、上記撮像装置に出力する高速水平同期信号発生手段とを備えたことを特徴とする撮像制御装置。 - それぞれ入射された光量に応じた電荷を発生して蓄積する複数の受光素子がマトリクス状に配列された受光部と、上記受光部の各受光素子から読み出された有効電荷を転送する垂直転送部と、上記垂直転送部を介して転送された有効電荷を出力する水平転送部とを有するインターライントランスファ型固体撮像素子と、上記有効電荷に基づく撮像信号を出力する撮像手段とを備える撮像装置を制御する撮像制御装置であって、
第1のトリガ信号に基づいて、ユーザにより可変設定可能でかつ1フィールド以内のパルス幅を有し、前縁が上記第1のトリガ信号の前縁と一致する第2のトリガ信号を生成して上記撮像装置に供給するパルス幅調整手段と、
上記第2のトリガ信号の前縁のタイミングである第1のタイミングと同じ第2のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、上記第2のタイミングから所定時間後の第3のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出し、上記第3のタイミングから可変設定可能な第4のタイミングまでの第1の期間に亘って、上記垂直転送部に転送された電荷を第1の伝送速度で垂直転送し、上記第4のタイミングから上記第2のトリガ信号の後縁に基づく第5のタイミングまでの第2の期間に亘って、上記垂直転送部の電荷を第1の転送速度よりも遅い第2の転送速度で垂直転送することにより、上記第2の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力するように上記インターライントランスファ型固体撮像素子を制御する駆動制御手段と、
上記撮像装置から出力された上記撮像信号を一時的に記憶する記憶手段と、
上記撮像信号を上記第2のトリガ信号に応じて上記記憶手段に記憶するとともに、上記記憶手段に記憶された撮像信号を上記記憶手段から読み出し静止画像信号として出力する出力制御手段とを備えたことを特徴とする撮像制御装置。 - それぞれ入射された光量に応じた電荷を発生して蓄積する複数の受光素子がマトリクス状に配置された受光部と、上記受光部の各受光素子から読み出された有効電荷を転送する垂直転送部と、上記垂直転送部を介して転送された有効電荷を出力する水平転送部とを有するインターライントランスファ型固体撮像素子と、上記有効電荷に基づく撮像信号を出力する撮像手段とを備える撮像装置と、
第1のトリガ信号に基づいて、ユーザにより可変設定可能でかつ1フィールド以内のパルス幅を有し、前縁が上記第1のトリガ信号の前縁と一致する第2のトリガ信号を生成して上記撮像装置に供給するパルス幅調整手段と、上記第2のトリガ信号の前縁のタイミングである第1のタイミングと同じ第2のタイミングで、上記複数の受光素子に蓄積された電荷を全て無効電荷として排除し、上記第2のタイミングから所定時間後の第3のタイミングで上記複数の受光素子に蓄積された電荷を上記垂直転送部に読み出し、上記第3のタイミングから、可変設定可能な第4のタイミングまでの第1の期間に亘って、上記垂直転送部に転送された電荷を第1の転送速度で垂直転送し、上記第4のタイミングから上記第2のトリガ信号の後縁に基づく第5のタイミングまでの第2の期間に亘って、上記垂直転送部の電荷を第1の転送速度よりも遅い第2の転送速度で垂直転送することにより、上記第2の期間に上記水平転送部に供給される電荷を有効電荷として上記水平転送部から出力するように上記インターライントランスファ型固体撮像素子を制御する駆動制御手段とを備えた撮像制御装置とからなり、
上記駆動制御手段は、標準テレビジョン方式に準拠した標準垂直同期信号及び標準水平同期信号を生成し、上記標準水平同期信号を上記撮像装置に出力する標準同期信号発生手段と、上記第2のトリガ信号の前縁のタイミングを基準とした第1のタイミングと同じ第2のタイミングを与えるサブ垂直同期信号を発生し、上記サブ垂直同期信号を上記撮像装置に出力するサブ同期信号発生手段と、上記標準水平同期信号よりも周波数が高い高速水平同期信号を上記第1の期間に亘って発生し、上記撮像装置に出力する高速水平同期信号発生手段を備えることを特徴とする撮像システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30312897A JP4161392B2 (ja) | 1996-11-05 | 1997-11-05 | 撮像素子の駆動制御方法、撮像装置、撮像制御装置及び撮像システム |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8-293031 | 1996-11-05 | ||
JP29303196 | 1996-11-05 | ||
JP30312897A JP4161392B2 (ja) | 1996-11-05 | 1997-11-05 | 撮像素子の駆動制御方法、撮像装置、撮像制御装置及び撮像システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10191177A JPH10191177A (ja) | 1998-07-21 |
JP4161392B2 true JP4161392B2 (ja) | 2008-10-08 |
Family
ID=26559222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30312897A Expired - Lifetime JP4161392B2 (ja) | 1996-11-05 | 1997-11-05 | 撮像素子の駆動制御方法、撮像装置、撮像制御装置及び撮像システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4161392B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3681152B2 (ja) * | 1999-02-25 | 2005-08-10 | 株式会社日立国際電気 | テレビカメラの制御方法及びテレビカメラ |
JP2006270866A (ja) * | 2005-03-25 | 2006-10-05 | Sony Corp | 撮像装置、撮像方法、撮像制御装置及び撮像制御方法 |
-
1997
- 1997-11-05 JP JP30312897A patent/JP4161392B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10191177A (ja) | 1998-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3704712B2 (ja) | 撮像装置及び撮像システム | |
JP4006763B2 (ja) | 撮像装置及びその制御装置 | |
JP2010074283A (ja) | 撮像素子駆動ユニットおよび撮像装置 | |
JP2007116675A (ja) | 撮像装置 | |
JPH07114470B2 (ja) | 固体撮像装置 | |
JP4161392B2 (ja) | 撮像素子の駆動制御方法、撮像装置、撮像制御装置及び撮像システム | |
US6028630A (en) | Driving control method for imaging element, imaging control method, imaging control device, imaging system and imaging device | |
JP2006270866A (ja) | 撮像装置、撮像方法、撮像制御装置及び撮像制御方法 | |
JP2004320180A (ja) | 撮像装置およびその制御方法 | |
JP3840678B2 (ja) | 撮像制御装置及び撮像システム | |
JP2009044592A (ja) | 固体撮像素子駆動装置及び撮像装置 | |
JP3684580B2 (ja) | 固体撮像装置 | |
JP4591411B2 (ja) | 撮像装置 | |
JP3757943B2 (ja) | 固体撮像装置 | |
JP4700855B2 (ja) | 撮像装置 | |
JPH04356879A (ja) | 固体撮像装置 | |
JP2010074547A (ja) | 撮像素子駆動ユニットおよび撮像装置 | |
JP2003333429A (ja) | 撮像素子の駆動制御方法,撮像装置及び撮像システム | |
JP4999958B2 (ja) | 撮影装置 | |
JP2002369082A (ja) | 撮像装置 | |
JP3259353B2 (ja) | 固体撮像装置 | |
JPH10191179A (ja) | 撮像制御方法、撮像制御装置、撮像システム及び撮像装置 | |
WO1998020674A1 (fr) | Procede de commande d'attaque, procede de commande de prise d'image, dispositif de commande de prise d'image, systeme de prise d'image et dispositif de prise d'image pour element de prise d'image | |
JP2619122B2 (ja) | 固体撮像装置の駆動方法 | |
JP2010098474A (ja) | 撮像素子駆動ユニットおよびカメラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080714 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |