JPH10189988A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH10189988A
JPH10189988A JP34916596A JP34916596A JPH10189988A JP H10189988 A JPH10189988 A JP H10189988A JP 34916596 A JP34916596 A JP 34916596A JP 34916596 A JP34916596 A JP 34916596A JP H10189988 A JPH10189988 A JP H10189988A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
silicon film
concentration
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34916596A
Other languages
Japanese (ja)
Other versions
JP3338756B2 (en
Inventor
Naoki Makita
直樹 牧田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18401915&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH10189988(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP34916596A priority Critical patent/JP3338756B2/en
Publication of JPH10189988A publication Critical patent/JPH10189988A/en
Application granted granted Critical
Publication of JP3338756B2 publication Critical patent/JP3338756B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress fluctuations of element characteristics, while reducing the cost by forming an active layer of silicon crystallized through fusing/ hardening process employing energy beam irradiation and setting the moisture content at a specified level or below. SOLUTION: An underlying silicon oxide 102 is deposited on a glass substrate 101 by sputtering, with the concentration of H2 O being set at 1×10<20> /cm<3> or below. An amorphous silicon (a-Si) 103 is then deposited by low pressure CVD or plasma CVD. It is heat treated at about 450 deg.C, in order to discharge hydrogen in the silicon oxide and the a-Si 103 is crystallized by irradiating a laser beam 107. When an active matrix substrate thus obtained in employed in a liquid crystal display panel, uneven display die to nonuniformity in TFT characteristics can be suppressed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、結晶性ケイ素膜を
活性領域とする薄膜トランジスタ(以下、TFTとい
う)等の薄膜半導体素子を用いた半導体装置およびその
製造方法に関する。特に、液晶表示装置用のアクティブ
マトリクス基板や薄膜集積回路一般、イメージセンサ
ー、ドライバー内蔵型サーマルヘッドや三次元ICなど
に利用できる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device using a thin film semiconductor element such as a thin film transistor (hereinafter referred to as TFT) having a crystalline silicon film as an active region and a method for manufacturing the same. In particular, it can be used for active matrix substrates for liquid crystal display devices, general thin film integrated circuits, image sensors, thermal heads with built-in drivers, and three-dimensional ICs.

【0002】[0002]

【従来の技術】近年、大型で高解像度の液晶表示装置
や、低コスト化のためドライバー回路を同一基板上に形
成したモノリシック型のアクティブマトリクス液晶表示
装置、薄膜集積回路、高速で高解像度の密着型イメージ
センサー、ドライバー内蔵型サーマルヘッド、三次元I
Cなどへの実現に向けて、ガラス等の絶縁基板上や、絶
縁膜上に高性能な薄膜半導体素子を形成する試みがなさ
れている。これらの装置に用いられる半導体素子には、
薄膜状のケイ素半導体を用いるのが一般的である。薄膜
状のケイ素半導体としては、非晶質ケイ素半導体(a−
Si)からなるものと結晶性を有するケイ素半導体から
なるものの2つに大別される。
2. Description of the Related Art In recent years, large-sized, high-resolution liquid crystal display devices, monolithic active-matrix liquid crystal display devices in which driver circuits are formed on the same substrate for cost reduction, thin-film integrated circuits, high-speed, high-resolution contact Type image sensor, thermal head with built-in driver, 3D I
In order to realize C or the like, attempts have been made to form a high-performance thin film semiconductor element on an insulating substrate such as glass or on an insulating film. Semiconductor devices used in these devices include:
It is common to use a thin film silicon semiconductor. An amorphous silicon semiconductor (a-
It is roughly classified into two, that is, one made of Si) and one made of a crystalline silicon semiconductor.

【0003】非晶質ケイ素半導体は作製温度が低く、気
相法で比較的容易に作製することが可能で量産性に富む
ため、最も一般的に用いられているが、半導体膜の移動
度、導電性等の物性が結晶性を有するケイ素半導体に比
べて劣るため、今後より高速特性を得るためには、結晶
性を有するケイ素半導体からなる半導体装置の作製方法
の確立が強く求められていた。尚、結晶性を有するケイ
素半導体としては、多結晶ケイ素、微結晶ケイ素、結晶
成分を含む非晶質ケイ素等が知られている。
[0003] Amorphous silicon semiconductors are most commonly used because they have a low fabrication temperature, can be relatively easily fabricated by a gas phase method, and have high mass productivity. Since the physical properties such as conductivity are inferior to those of a crystalline silicon semiconductor, establishment of a method for manufacturing a semiconductor device made of a crystalline silicon semiconductor has been strongly demanded in order to obtain higher speed characteristics in the future. As the silicon semiconductor having crystallinity, polycrystalline silicon, microcrystalline silicon, amorphous silicon containing a crystal component, and the like are known.

【0004】これら結晶性を有する薄膜状のケイ素半導
体を得る方法としては、次の3つの方法が知られてい
る。
The following three methods are known as methods for obtaining these thin film silicon semiconductors having crystallinity.

【0005】(1)成膜時に結晶性を有する膜を直接成
膜する。
(1) A film having crystallinity is directly formed at the time of film formation.

【0006】(2)非晶質の半導体膜を成膜しておき、
熱エネルギーを加えることにより結晶性を有せしめる。
(2) An amorphous semiconductor film is formed in advance,
Crystallinity is imparted by applying heat energy.

【0007】(3)非晶質の半導体膜を成膜しておき、
エネルギービームを照射することにより結晶性を有せし
める。
(3) An amorphous semiconductor film is formed in advance,
It is made crystalline by irradiating it with an energy beam.

【0008】しかしながら、上記(1)の方法では、成
膜工程と同時に結晶化が進行するので、大粒径の結晶性
ケイ素を得ることが難しく、それにはケイ素膜の厚膜化
が不可欠となる。だが、厚膜化したからといっても基本
的には膜厚と同程度の結晶粒径しか得られず、この方法
により良好な結晶性を有するケイ素膜を作製することは
原理的にまず不可能である。また、成膜温度が600℃
以上と高いので、安価なガラス基板が使用できないとい
うコストの問題もある。
However, in the above method (1), crystallization proceeds at the same time as the film forming step, so that it is difficult to obtain crystalline silicon having a large grain size, and it is necessary to increase the thickness of the silicon film. . However, even if the film is made thicker, basically only a crystal grain size equal to the film thickness can be obtained, and it is theoretically impossible to produce a silicon film having good crystallinity by this method. It is possible. The film forming temperature is 600 ° C.
Since the above is high, there is also a cost problem that an inexpensive glass substrate cannot be used.

【0009】上記(2)の方法は、結晶化に際し600
℃以上の高温にて数十時間にわたる加熱処理が必要であ
るため、生産性に非常に乏しい。また、固相結晶化現象
を利用するため、結晶粒は基板面に平行に拡がり数μm
の粒径を持つものさえ現れるが、成長した結晶粒同士が
ぶつかり合って粒界が形成されるため、その粒界はキャ
リアに対するトラップ準位として働き、TFTの移動度
を低下させる大きな原因となっている。さらに、それぞ
れの結晶粒は双晶構造を示し、一つの結晶粒内において
も所謂双晶欠陥と呼ばれる結晶欠陥が多量に存在してい
る。
The method (2) is used for crystallization of 600
Since heat treatment for several tens of hours is required at a high temperature of not less than ℃, productivity is very poor. In addition, since the solid-phase crystallization phenomenon is used, the crystal grains spread in parallel with the substrate surface by several μm.
However, since the grown crystal grains collide with each other to form a grain boundary, the grain boundary acts as a trap level for carriers, which is a major cause of lowering the mobility of the TFT. ing. Furthermore, each crystal grain exhibits a twin crystal structure, and a large amount of crystal defects called so-called twin crystal defects are present even within one crystal grain.

【0010】このため、現在は上記(3)の方法が主流
となっている。上記(3)の方法では溶融固化過程を利
用し結晶化するので個々の結晶粒内の結晶性は非常に良
好である。また、照射光の波長を選ぶことで、アニール
の対象であるケイ素膜のみを効率的に加熱し、下層のガ
ラス基板への熱的損傷を防ぐことができると共に、上記
(2)の方法のような長時間にわたる処理が必要でな
い。装置面でも高出力のエキシマレーザーアニール装置
などが開発され、大面積基板に対しても対応可能になり
つつある。上記(3)の方法を利用して半導体素子を作
製する方法が、特開平4−11722号公報で提案され
ている。この公報では、下地膜\ケイ素膜\保護膜を積
層形成し、ケイ素膜の上層部分は溶融するが下層部分は
溶融しないような強度のレーザー光を照射して、ケイ素
膜を結晶化している。
For this reason, the above method (3) is predominant at present. In the above method (3), the crystallization is carried out by utilizing the melt-solidification process, so that the crystallinity in each crystal grain is very good. In addition, by selecting the wavelength of the irradiation light, only the silicon film to be annealed can be efficiently heated to prevent thermal damage to the underlying glass substrate, and the method of the above (2) can be used. No long-term processing is required. In terms of equipment, high-output excimer laser annealing equipment has been developed, and it is becoming possible to support large-area substrates. A method of manufacturing a semiconductor device using the method (3) has been proposed in Japanese Patent Application Laid-Open No. Hei 4-11722. In this gazette, a base film, a silicon film, and a protective film are laminated and formed, and the silicon film is crystallized by irradiating a laser beam having such an intensity that the upper layer of the silicon film is melted but the lower layer is not melted.

【0011】[0011]

【発明が解決しようとする課題】薄膜半導体装置に現在
要求されている特性レベルを考えると、ケイ素膜の結晶
化方法としては、上記(3)の方法が最良である。しか
しながら、ケイ素膜自体を瞬時たりとも溶融させるとい
うことは、不純物汚染に対しては大きなウイークポイン
トとなる。特にガラス基板を用いた場合には、ガラス基
板中に含まれるアルカリ金属類や、アルミ、ホウ素、ヒ
素などの不純物汚染が問題となる。このため、特開平4
−11722号公報でも述べられているように、ガラス
基板を用いた際には、特に下地膜としてまず酸化ケイ素
膜を形成し、その上にケイ素膜を形成してレーザー照射
により結晶化している。
Considering the characteristic level currently required for the thin film semiconductor device, the above method (3) is the best method for crystallizing the silicon film. However, melting the silicon film itself even momentarily is a great weak point against impurity contamination. In particular, when a glass substrate is used, alkali metals contained in the glass substrate and impurity contamination such as aluminum, boron, and arsenic pose a problem. For this reason, Japanese Unexamined Patent Publication No.
As described in Japanese Patent No. 11722, particularly when a glass substrate is used, a silicon oxide film is first formed as a base film, a silicon film is formed thereon, and crystallized by laser irradiation.

【0012】しかし、これらの方法で不純物汚染はある
程度防止できるものの、ケイ素膜がレーザー照射により
溶融した際に、ケイ素膜と接している下地膜としての酸
化ケイ素(SiO2)膜の上層部分が、同時に溶融して
しまう。この結果、特にケイ素膜下層領域においては、
下地膜としての酸化ケイ素(SiO2)膜との成分が入
り混じり、膜中に多数の酸素原子が取り込まれる。
However, although impurity contamination can be prevented to some extent by these methods, when the silicon film is melted by laser irradiation, the upper layer portion of the silicon oxide (SiO 2 ) film as a base film which is in contact with the silicon film is It melts at the same time. As a result, especially in the silicon film lower layer region,
Components with a silicon oxide (SiO 2 ) film as a base film are mixed and a large number of oxygen atoms are taken into the film.

【0013】このように多数の酸素原子が混入したケイ
素膜を活性領域に用い、半導体素子を作製すると、過飽
和の酸素原子が数個集合してクラスターとなり、これが
ドナーを形成する。イオン化したドナーは、キャリアの
散乱中心ともなるため、ケイ素膜そのものの移動度を低
下させ、素子特性を悪化させる。このように、ケイ素膜
中の酸素ドナーは半導体素子に悪影響を及ぼすため、で
きる限り低減するべきものである。単結晶シリコン基板
を用いたIC製造プロセスでは、酸化膜の形成工程や不
純物の拡散工程など1000℃以上の高温処理工程があ
るため、サーマルドナーは分解してしまう。しかし、特
にガラス基板上に半導体装置を形成する場合は、最高が
600℃程度のプロセスであり、1000℃以上の高温
プロセスが無く、最後までサーマルドナーが残ってしま
う。
When a semiconductor element is manufactured by using a silicon film containing a large number of oxygen atoms for the active region, several supersaturated oxygen atoms are aggregated to form a cluster, which forms a donor. Since the ionized donor also serves as a scattering center of carriers, it reduces the mobility of the silicon film itself and deteriorates the device characteristics. As described above, the oxygen donor in the silicon film has an adverse effect on the semiconductor element, and therefore should be reduced as much as possible. In the IC manufacturing process using a single-crystal silicon substrate, a thermal donor is decomposed because of a high-temperature treatment step of 1000 ° C. or more such as an oxide film formation step and an impurity diffusion step. However, particularly when a semiconductor device is formed on a glass substrate, the maximum process is about 600 ° C., there is no high temperature process of 1000 ° C. or higher, and the thermal donor remains until the end.

【0014】特開平4−11722号公報では、上述の
問題点に対して、ケイ素膜結晶化の際のレーザー照射
を、ケイ素膜の下層部分は溶融しないような強度(エネ
ルギー)にて行うことで、下層の下地SiO2膜よりの
酸素原子の混入を防いでいる。しかしながら、結晶化の
際の照射エネルギーに対してケイ素膜の結晶性も向上す
るため、要求される素子特性が低い場合には有効である
が、より高性能な半導体装置に対する要求に対してはフ
ォローできない。その点で根本的な解決策とはなってお
らず、当面の妥協策としての意味合いが強い。
In Japanese Patent Application Laid-Open No. 4-11722, in order to solve the above-mentioned problem, the laser irradiation at the time of crystallization of the silicon film is performed with such an intensity (energy) that the lower layer portion of the silicon film is not melted. In addition, oxygen atoms are prevented from being mixed into the lower underlying SiO 2 film. However, since the crystallinity of the silicon film also improves with respect to the irradiation energy during crystallization, it is effective when the required device characteristics are low, but it follows the demand for higher performance semiconductor devices. Can not. In that respect, it is not a fundamental solution and has a strong implication as an immediate compromise.

【0015】実際に、本発明者らが、特開平4−117
22号公報により提示されているように、10〜20W
の連続発振アルゴンレーザーを走査速度0.5〜20c
m/secで照射して、TFTを作製して評価したとこ
ろ、液晶表示装置のドライバー回路などの薄膜集積回路
を構成する半導体素子としては、十分な性能のものが全
く得られないことがわかった。したがって、本発明者ら
は、より高性能な半導体装置を得るため、前記公報で述
べられている範囲外のエネルギー、すなわち、より大き
なエネルギーでのレーザー照射を行い、TFTの特性向
上を試みた。このとき、前記公報で述べられているよう
な酸素ドナーが原因と思われる移動度の低下は見られ
ず、ケイ素膜結晶化時のレーザー照射エネルギーを大き
くしていくにしたがい、逆に移動度が向上した。
In fact, the inventors of the present invention have disclosed in Japanese Unexamined Patent Publication No. 4-117.
10-20W, as presented by No. 22 publication
Scanning speed of 0.5 to 20c with continuous oscillation argon laser
Irradiation at m / sec to produce a TFT and evaluate it, it was found that a semiconductor element constituting a thin film integrated circuit such as a driver circuit of a liquid crystal display device could not attain a sufficient performance at all. . Therefore, the present inventors have attempted to improve the characteristics of the TFT by performing laser irradiation with energy outside the range described in the above-mentioned publication, that is, higher energy, in order to obtain a semiconductor device with higher performance. At this time, there is no decrease in mobility that is considered to be caused by the oxygen donor as described in the above publication, and as the laser irradiation energy at the time of crystallization of the silicon film is increased, conversely, the mobility is Improved.

【0016】しかし、ここで新たな問題が生じた。照射
エネルギーを大きくし、半導体膜の移動度が向上するに
したがい、TFTのトランジスタ特性がマイナス側にシ
フトする現象が現れた。この現象は、特開平4−117
22号公報で提示されているような低エネルギー照射で
結晶化を行った場合には、全く見られなかった現象であ
り、ケイ素膜結晶化のためのエネルギーをある一定値以
上にしたときに初めて顕在化する。このときのケイ素膜
を調べたところ、結晶化のための照射エネルギーを大き
くするにしたがい、その結晶性は向上するのであるが、
ケイ素膜自身がN型化していることがわかった。TFT
の活性領域がN型化すると、閾値電圧V THがマイナス方
向にずれ、オフ動作領域でのリーク電流が増大する。し
かし、トレードオフの関係で活性領域の結晶性が向上す
るのでオン特性は向上し、電流駆動能力は増すといった
上記の矛盾した現象が見られた訳である。このため、よ
り結晶性を向上させるために、さらなる照射エネルギー
ビームの出力アップを行うことはできず、ケイ素膜のN
型化防止のため、比較的低エネルギーでビーム照射を行
わざるを得ない。よって、要求される素子特性を満足す
るだけの十分な高品質結晶性ケイ素膜、そして高性能半
導体装置を実現することができなかった。
However, a new problem has arisen here. Irradiation
Increased energy and improved mobility of semiconductor film
Accordingly, the transistor characteristics of the TFT are shifted to the negative side.
The phenomenon of shifting appeared. This phenomenon is described in JP-A-4-117.
With low energy irradiation as suggested in JP 22
This phenomenon was not seen at all when crystallization was performed.
Energy for crystallizing the silicon film below a certain value.
It only becomes apparent when you raise it. Silicon film at this time
Investigation revealed that the irradiation energy for crystallization was increased.
As the temperature increases, the crystallinity improves.
It was found that the silicon film itself was N-type. TFT
Threshold voltage V THIs minus
The leak current in the off operation region increases. I
However, the crystallinity of the active region is improved due to the trade-off relationship.
Therefore, the ON characteristics are improved and the current drive capability is increased.
The above contradictory phenomenon was found. Because of this
Additional irradiation energy to improve the crystallinity
The beam output cannot be increased, and the N
Beam irradiation is performed with relatively low energy to prevent mold
I have no choice. Therefore, satisfy the required element characteristics.
Enough high quality crystalline silicon film and high performance
The conductor device could not be realized.

【0017】また、同時にこのときのケイ素膜表面のラ
フネスの大きさも大きな問題となる。すなわち、非晶質
ケイ素膜は、強光のエネルギーにより、その融点141
4℃以上まで瞬時に加熱され、数十nsec.程度の冷
却期間にて室温付近まで冷却され固化される。この際
の、あまりにも固化速度が速いので、ケイ素膜は過冷却
状態となり、一瞬にして固化される結果、一般的に結晶
粒径は100〜200nm程度と非常に小さくなる。こ
の現象は、特に3つの結晶粒がぶつかり合った三極点で
顕著となる。この結晶成長に起因する山状の盛り上がり
を以後「リッジ」と呼ぶ。
At the same time, the magnitude of the roughness of the silicon film surface at this time also poses a serious problem. That is, the amorphous silicon film has a melting point of 141 due to the energy of strong light.
Heated instantaneously to 4 ° C. or higher, for several tens of nsec. It is cooled to around room temperature and solidified in about a cooling period. At this time, since the solidification rate is too fast, the silicon film is in a supercooled state and solidifies in an instant, and as a result, the crystal grain size is generally very small, about 100 to 200 nm. This phenomenon is particularly remarkable at the three poles where three crystal grains collide. The mountain-shaped swelling caused by the crystal growth is hereinafter referred to as "ridge".

【0018】図8に、実際に強光照射により結晶化され
た結晶性ケイ素膜の表面状態の原子間顕微鏡(AFM)
像を示す。図8において、X−Y方向のフルスケールは
1μmであり、Z方向のフルスケールは50nmであ
る。このような結晶性ケイ素膜により、MOS型トラン
ジスタなど半導体装置の活性領域を作製すると、結晶性
ケイ素膜表面のリッジに電界集中が起こる。すなわち、
上層の絶縁膜の耐圧低下につながりリーク電流発生の原
因となる。したがって、半導体装置としての信頼性が大
きく低下し、実用に耐える半導体装置を得ることが非常
に困難になる。
FIG. 8 shows an atomic force microscope (AFM) of the surface state of a crystalline silicon film which was actually crystallized by intense light irradiation.
An image is shown. In FIG. 8, the full scale in the XY direction is 1 μm, and the full scale in the Z direction is 50 nm. When an active region of a semiconductor device such as a MOS transistor is formed with such a crystalline silicon film, an electric field is concentrated on a ridge on the surface of the crystalline silicon film. That is,
This lowers the withstand voltage of the upper insulating film and causes a leak current. Therefore, the reliability of the semiconductor device is significantly reduced, and it is very difficult to obtain a semiconductor device that can be used practically.

【0019】さらに、エネルギービーム照射による結晶
化工程の残る課題として、得られる結晶性ケイ素膜の膜
質(結晶性)不均一性がある。すなわち、光源として、
基板上のケイ素膜に一括照射できるだけの大面積、高出
力のものが無く、小面積のビームを順次走査することで
対応しているのが一般的である。したがって、当然のこ
とながら、順次走査に伴う結晶性の不均一性が存在し、
それが素子特性にそのまま反映され、素子間の特性ばら
つきを生じさせる原因となる。このとき、本来の活性領
域結晶性に起因する素子間特性ばらつきにプラスして、
上記の活性領域のN型化によるばらつきが加算される訳
である。その結果、TFTにおいては、特に閾値電圧V
THが安定せずに素子間で大きくばらつくことになる。こ
のTFTを画素スイッチング素子としたアクティブマト
リクス型液晶表示装置においては、結晶化のためのエネ
ルギービーム順次走査に起因するばらつきが、活性領域
のN型化により強調されるため、表示(コントラスト)
むらが不良として現れていた。
Furthermore, as a problem that remains in the crystallization process by irradiation with energy beams, there is a non-uniformity in film quality (crystallinity) of the obtained crystalline silicon film. That is, as a light source,
In general, there is no large-area, high-output device capable of collectively irradiating the silicon film on the substrate, and this is generally achieved by sequentially scanning a small-area beam. Therefore, of course, there is a non-uniformity of crystallinity accompanying the sequential scanning,
This is reflected as it is in the element characteristics, which causes variation in characteristics between elements. At this time, in addition to the characteristic variation between elements due to the original active region crystallinity,
That is, the variation due to the N-type active region is added. As a result, in the TFT, particularly, the threshold voltage V
TH will not be stable and will vary widely between elements. In an active matrix type liquid crystal display device using this TFT as a pixel switching element, the variation caused by the energy beam sequential scanning for crystallization is emphasized by the N-type active region, so that display (contrast) is performed.
The unevenness appeared as a defect.

【0020】さらに、上記の液晶表示装置用アクティブ
マトリクス基板においては、一般的に液晶容量と並列に
補助容量が設けられている。画素電極をスイッチングす
る画素TFTのチャネル部と共にその補助容量成分とし
て一方の電極として、上記結晶性ケイ素膜を用いた場
合、そのリッジによる表面積率の変化のため、容量は設
計値からずれることになり、上記TFT素子間の特性ば
らつきに加えて、表示むらやフリッカーなどの表示不良
を引き起こす原因となる。
Further, in the active matrix substrate for a liquid crystal display device described above, an auxiliary capacitance is generally provided in parallel with the liquid crystal capacitance. When the crystalline silicon film is used as one of the electrodes as the auxiliary capacitance component together with the channel portion of the pixel TFT which switches the pixel electrode, the capacitance deviates from the design value due to the change in the surface area ratio due to the ridge. In addition to the characteristic variations among the TFT elements, it causes display defects such as display unevenness and flicker.

【0021】本発明は、上述のような問題点に鑑みて創
出されたものであり、絶縁表面を有する基板上に、高性
能で高安定性、且つ高信頼性を有する半導体装置を提供
することを目的としたものである。また、結晶性ケイ素
膜に複数のTFTを有するアクティブマトリクス基板な
どの半導体装置においては、上述の順次走査により結晶
化される際の素子特性ばらつきを低減し、低コスト化が
図れる簡便なプロセスにて、均一性が良好な半導体装置
を実現するものである。
The present invention has been made in view of the above problems, and provides a semiconductor device having high performance, high stability, and high reliability on a substrate having an insulating surface. It is intended for. Also, in a semiconductor device such as an active matrix substrate having a plurality of TFTs on a crystalline silicon film, a simple process that can reduce element characteristics variation when crystallized by the above-described sequential scanning and reduce cost can be achieved. The present invention realizes a semiconductor device having good uniformity.

【0022】[0022]

【課題を解決するための手段】本発明は、より大型でよ
り高解像度のアクティブマトリクス液晶表示装置や、同
一基板上に駆動用のドライバを作り込むドライバモノリ
シック型アクティブマトリクス液晶表示装置、高速で高
解像度の密着イメージセンサ、ドライバー内蔵型サーマ
ルヘッド、三次元ICなどを実現するために、エネルギ
ービームの順次走査により結晶化された結晶性ケイ素を
活性領域に用いた際に生じる、素子特性の不安定性およ
び不均一性の問題点を解決するものである。具体的に
は、本発明は以下の特徴を有する。
SUMMARY OF THE INVENTION The present invention provides an active matrix liquid crystal display device having a larger size and higher resolution, a driver monolithic type active matrix liquid crystal display device having a driver for driving on the same substrate, and a high speed and high resolution. Instability of device characteristics caused when crystalline silicon crystallized by sequential scanning of energy beam is used for active region to realize contact image sensor with high resolution, thermal head with built-in driver, three-dimensional IC, etc. And to solve the problem of non-uniformity. Specifically, the present invention has the following features.

【0023】(1)基板上に、酸化ケイ素を主成分とす
る下地膜と接して成る結晶性を有するケイ素膜を、活性
領域とする薄膜半導体素子が形成された半導体装置であ
って、前記活性領域は、エネルギービーム照射による溶
融固化過程にて結晶化された結晶性ケイ素膜であり、前
記下地膜は、膜中に含有する水分(H2O)濃度が約1
×1020個/cm3以下となる絶縁膜であることを特徴
とする。
(1) A semiconductor device in which a thin film semiconductor element having, as an active region, a crystalline silicon film formed in contact with a base film containing silicon oxide as a main component is formed on a substrate. The region is a crystalline silicon film crystallized in a melting and solidifying process by energy beam irradiation, and the underlayer film has a moisture (H 2 O) concentration of about 1 in the film.
It is characterized by being an insulating film of not more than × 10 20 / cm 3 .

【0024】(2)前記下地膜の膜中に含有する水分
(H2O)の濃度が、さらに約1×1019個/cm3以下
であることを特徴とする。
(2) The concentration of water (H 2 O) contained in the underlayer film is about 1 × 10 19 pieces / cm 3 or less.

【0025】(3)基板上に、酸化ケイ素を主成分とす
る下地膜と接して成る結晶性を有するケイ素膜を、活性
領域とする薄膜半導体素子が形成された半導体装置であ
って、前記活性領域は、エネルギービーム照射による溶
融固化過程にて結晶化された結晶性ケイ素膜であり、前
記下地膜は、膜中に含有するSiOH基の濃度が約1×
1021個/cm3以下となる絶縁膜であることを特徴と
する。
(3) A semiconductor device in which a thin film semiconductor element having, as an active region, a crystalline silicon film formed in contact with a base film containing silicon oxide as a main component is formed on a substrate. The region is a crystalline silicon film crystallized in the melting and solidification process by energy beam irradiation, and the underlying film has a SiOH group concentration of about 1 ×.
It is an insulating film having a density of 10 21 / cm 3 or less.

【0026】(4)基板上に、酸化ケイ素を主成分とす
る下地膜と接して成る結晶性を有するケイ素膜を、活性
領域とする薄膜半導体素子が形成された半導体装置であ
って、前記活性領域は、エネルギービーム照射による溶
融固化過程にて結晶化された結晶性ケイ素膜であり、前
記下地膜は、膜中に含有する水分(H2O)濃度が約1
×1020個/cm3以下で、且つ膜中に含有するSiO
H基の濃度が約1×1021個/cm3以下となる絶縁膜
であることを特徴とする。
(4) A semiconductor device in which a thin film semiconductor element having, as an active region, a crystalline silicon film formed in contact with a base film containing silicon oxide as a main component is formed on a substrate. The region is a crystalline silicon film crystallized in a melting and solidifying process by energy beam irradiation, and the underlayer film has a moisture (H 2 O) concentration of about 1 in the film.
× 10 20 / cm 3 or less, SiO where and contained in the film
The insulating film is characterized in that the concentration of H groups is about 1 × 10 21 pieces / cm 3 or less.

【0027】(5)基板上に構成され、酸化ケイ素を主
成分とする下地膜と接して成る複数の薄膜トランジスタ
を有する半導体装置において、該複数の薄膜トランジス
タのチャネル領域は、パルスレーザー光の順次走査照射
により結晶化された結晶性ケイ素膜よりなり、前記チャ
ネル領域と接して下層に形成された下地膜は、膜中に含
有する水分(H2O)濃度が約1×1020個/cm3以下
となる絶縁膜及び/又は膜中に含有するSiOH基の濃
度が約1×1021個/cm3以下となる絶縁膜で構成さ
れることを特徴とする。
(5) In a semiconductor device having a plurality of thin film transistors formed on a substrate and in contact with a base film containing silicon oxide as a main component, the channel regions of the plurality of thin film transistors are sequentially scanned and irradiated with pulsed laser light. The underlying film made of a crystalline silicon film crystallized by the above, which is formed in a lower layer in contact with the channel region, has a water (H 2 O) concentration of about 1 × 10 20 pieces / cm 3 or less. The insulating film and / or the insulating film having a concentration of SiOH groups contained in the film is about 1 × 10 21 / cm 3 or less.

【0028】ここで、前記複数の薄膜トランジスタは、
画素電極を有するアクティブマトリクス基板において、
各画素電極をスイッチングする画素スイッチング用の薄
膜トランジスタに用いるのが好適である。
Here, the plurality of thin film transistors are:
In an active matrix substrate having a pixel electrode,
It is suitable to be used for a pixel switching thin film transistor that switches each pixel electrode.

【0029】また、前記複数の薄膜トランジスタは、同
一基板上にアクティブマトリクスとドライバー回路とが
形成されたドライバーモノリシック型アクティブマトリ
クス基板において、ドライバー回路を構成する薄膜トラ
ンジスタに用いるのが好適である。
Further, it is preferable that the plurality of thin film transistors are used as thin film transistors forming a driver circuit in a driver monolithic active matrix substrate in which an active matrix and a driver circuit are formed on the same substrate.

【0030】(6)基板上に構成され、酸化ケイ素を主
成分とする下地膜と接して成る複数の画素電極を駆動す
る薄膜トランジスタを有し、各薄膜トランジスタには前
記画素電極による液晶容量と並列に補助容量成分が接続
されてなる半導体装置において、膜中に含有する水分
(H2O)濃度が約1×1020個/cm3以下となる絶縁
膜及び/又は膜中に含有するSiOH基の濃度が約1×
1021個/cm3以下となる絶縁膜よりなる下地膜上の
結晶性ケイ素膜を用いて、前記薄膜トランジスタのチャ
ネル領域と、その薄膜トランジスタに接続された前記補
助容量成分の一方の電極とを構成したことを特徴とす
る。
(6) A thin film transistor which is formed on a substrate and drives a plurality of pixel electrodes formed in contact with a base film containing silicon oxide as a main component is provided, and each thin film transistor is arranged in parallel with the liquid crystal capacitance of the pixel electrode. In a semiconductor device to which an auxiliary capacitance component is connected, an insulating film having a water (H 2 O) concentration of about 1 × 10 20 / cm 3 or less in a film and / or a SiOH group contained in the film. Concentration is about 1 ×
A channel region of the thin film transistor and one electrode of the auxiliary capacitance component connected to the thin film transistor were formed using a crystalline silicon film on a base film formed of an insulating film having a density of 10 21 / cm 3 or less. It is characterized by the following.

【0031】(7)基板上に、膜中に含有する水分(H
2O)濃度が約1×1020個/cm3以下となる絶縁膜を
形成する工程と、該絶縁膜上にケイ素膜を形成する工程
と、該ケイ素膜にエネルギービームを照射し、溶融固化
過程において結晶化させる工程と、該ケイ素膜を活性領
域に用いて、薄膜半導体装置を完成させる工程と、を少
なくとも有することを特徴とする。
(7) Water (H) contained in the film is formed on the substrate.
2 O) a step of forming an insulating film having a concentration of about 1 × 10 20 pieces / cm 3 or less, a step of forming a silicon film on the insulating film, and irradiating the silicon film with an energy beam to melt and solidify The method is characterized by including at least a step of crystallizing in the process and a step of using the silicon film as an active region to complete a thin film semiconductor device.

【0032】(8)基板上に、膜中に含有するSiOH
基濃度が約1×1021個/cm3以下となる絶縁膜を形
成する工程と、該絶縁膜上にケイ素膜を形成する工程
と、該ケイ素膜にエネルギービームを照射し、溶融固化
過程において結晶化させる工程と、該ケイ素膜を活性領
域に用いて、薄膜半導体装置を完成させる工程と、を少
なくとも有することを特徴とする。
(8) On the substrate, SiOH contained in the film
In the step of forming an insulating film having a base concentration of about 1 × 10 21 pieces / cm 3 or less, forming a silicon film on the insulating film, irradiating the silicon film with an energy beam, and melting and solidifying the same. The method is characterized by including at least a crystallization step and a step of using the silicon film as an active region to complete a thin-film semiconductor device.

【0033】(9)前記下地膜は基板温度150℃以上
のスパッタリング法により形成されるケイ素膜であるこ
とを特徴とする。
(9) The base film is a silicon film formed by a sputtering method at a substrate temperature of 150 ° C. or higher.

【0034】(10)前記下地膜は、SiH4ガスとN2
Oガスを材料としてプラズマCVD法により形成され、
その後に550℃以上の加熱処理を施された酸化ケイ素
膜であることを特徴とする。
(10) The base film is formed of SiH 4 gas and N 2
Formed by a plasma CVD method using O gas as a material,
It is a silicon oxide film subjected to a heat treatment at 550 ° C. or more thereafter.

【0035】(11)前記下地膜は、TEOSなどの有
機シラン系ガスと酸素ガスを材料としてプラズマCVD
法により形成され、その後の550℃以上の加熱処理を
施された酸化ケイ素膜であることを特徴とする。
(11) The base film is formed by plasma CVD using an organic silane-based gas such as TEOS and an oxygen gas.
It is a silicon oxide film formed by a method and subjected to a subsequent heat treatment at 550 ° C. or higher.

【0036】(12) 前記下地膜上に非晶質ケイ素膜
を形成し、加熱することにより固相状態において結晶化
させる工程と、該結晶化されたケイ素膜に対しエネルギ
ービームを照射して熔融固化させることで、ケイ素膜を
再結晶化する工程とを有することを特徴とする。
(12) A step of forming an amorphous silicon film on the base film and crystallizing it in a solid state by heating, and irradiating the crystallized silicon film with an energy beam for melting. And a step of recrystallizing the silicon film by solidifying.

【0037】(13)前記下地膜上に非晶質ケイ素膜を
形成し、加熱することにより固相状態において結晶化さ
せる工程と、該結晶化されたケイ素膜に対し、エネルギ
ービームを照射して熔融固化させることで、該ケイ素膜
を再結晶化する工程と、を少なくとも有することを特徴
とする。
(13) A step of forming an amorphous silicon film on the base film and crystallizing it in a solid state by heating, and irradiating the crystallized silicon film with an energy beam. And a step of recrystallizing the silicon film by melting and solidifying.

【0038】そして、前記下地膜上に非晶質ケイ素膜を
形成し、該非晶質ケイ素膜を加熱することにより固相状
態において結晶化させる工程は、その結晶化を助長する
触媒元素を導入した後、行われることを特徴とする。
In the step of forming an amorphous silicon film on the base film and crystallizing the amorphous silicon film in a solid phase by heating, a catalyst element which promotes the crystallization is introduced. It is characterized in that it is performed later.

【0039】(14)前記非晶質ケイ素膜を加熱するこ
とにより固相状態において結晶化させる工程は、該非晶
質ケイ素膜に、その結晶化を助長する触媒元素を選択的
に導入し、加熱処理により、該触媒元素が選択的に導入
された領域から、その周辺部へと横方向に結晶成長させ
ることにより行われ、該横方向に結晶成長させた領域を
用いて、半導体装置の活性領域を形成することを特徴と
する。
(14) In the step of crystallizing the amorphous silicon film in a solid state by heating, the catalyst element which promotes the crystallization is selectively introduced into the amorphous silicon film, and the amorphous silicon film is heated. The treatment is performed by laterally growing crystals from the region into which the catalytic element has been selectively introduced to the peripheral portion thereof, and using the laterally grown regions, the active region of the semiconductor device is used. Is formed.

【0040】前記触媒元素として、Ni、Co、Pd、
Pt、Cu、Ag、Au、In、Sn、Al、Sbから
選ばれた一種または複数種類の元素を用いるのが好まし
い。特に、Ni元素を用いることが好ましい。
As the catalyst element, Ni, Co, Pd,
It is preferable to use one or more elements selected from Pt, Cu, Ag, Au, In, Sn, Al, and Sb. In particular, it is preferable to use the Ni element.

【0041】前記ケイ素膜を結晶化するためのエネルギ
ービームとして、波長400nm以下のレーザー光を用
いるのが好ましい。前記レーザー光として、波長308
nmのXeClエキシマレーザー光を用いるのが好まし
い。
It is preferable to use a laser beam having a wavelength of 400 nm or less as an energy beam for crystallizing the silicon film. As the laser light, a wavelength 308
It is preferable to use a XeCl excimer laser beam of nm.

【0042】(15)前記エネルギービームは、前記ケ
イ素膜に照射されるエネルギー密度が250〜400m
J/cm2のパルスレーザーであることを特徴とする。
(15) The energy beam applied to the silicon film has an energy density of 250 to 400 m.
It is characterized in that it is a J / cm 2 pulsed laser.

【0043】前記エネルギービームはエキシマレーザー
光であって、そのビーム形状が照射面(ケイ素膜表面)
において長尺形状となるように設計されており、該ビー
ム形状の長尺方向に対して垂直方向に順次走査すること
で、複数の半導体素子の活性領域を同時に結晶化するの
が好ましい。
The energy beam is an excimer laser beam whose beam shape is the irradiation surface (silicon film surface).
It is preferable that the active regions of a plurality of semiconductor elements are simultaneously crystallized by sequentially scanning in a direction perpendicular to the longitudinal direction of the beam shape.

【0044】以下に上記特徴による作用を説明する。The operation of the above features will be described below.

【0045】本発明者らが、レーザー照射により溶融結
晶化された結晶性ケイ素膜の抵抗値、キャリア濃度を調
べたところ、下地膜による依存性が大きいことがわかっ
た。より深く調べると、図6および図7に示すように、
下地膜の膜中の水分(H2O)濃度と、SiOH基濃度
により、その上層の結晶性ケイ素膜の抵抗値(キャリア
濃度)が変化するのがわかった。このときのキャリアタ
イプをホール効果測定にて調べると明らかにNタイプで
あり、このNタイプキャリアの発生原因は、ケイ素膜へ
のレーザー光照射のため下地膜より溶出しケイ素膜中に
拡散した酸素クラスターによるサーマルドナーであるこ
とが判明した。すなわち、下地膜の酸化ケイ素膜より混
入する酸素ドナーは、酸化ケイ素膜の成分酸素よりもむ
しろ、上層ケイ素膜のレーザー結晶化時に膜中から放出
されるH2Oや、不安定な結合状態のSiOH基により
主に形成されていることになる。下地膜から来る酸素ド
ナーの影響は、前記特開平4−11722号公報でも述
べられているが、ケイ素膜そのものの移動度の低下現象
よりもむしろ、TFTにおいて閾値電圧VTHをマイナス
方向にシフトさせ、オフ動作領域でのリーク電流を増大
させるといった非常に大きな悪影響を及ぼしていること
がわかった。
When the present inventors examined the resistance value and carrier concentration of the crystalline silicon film melt-crystallized by laser irradiation, it was found that the dependence on the underlying film was large. Upon closer inspection, as shown in FIGS. 6 and 7,
It was found that the resistance value (carrier concentration) of the upper crystalline silicon film changes depending on the moisture (H 2 O) concentration and the SiOH group concentration in the underlying film. When the carrier type at this time is examined by Hall effect measurement, it is clearly N type, and the cause of generation of this N type carrier is oxygen that is eluted from the base film due to laser light irradiation to the silicon film and diffused in the silicon film. It was found to be a thermal donor by clusters. In other words, the oxygen donor mixed from the silicon oxide film of the base film is not the component oxygen of the silicon oxide film, but H 2 O released from the film during the laser crystallization of the upper silicon film and the unstable bonding state. It is mainly formed of SiOH groups. Effect of oxygen donors coming from the underlying film is said is also described in JP-A-4-11722 and JP-rather than decrease phenomenon of the mobility of the silicon film itself, shifting the threshold voltage V TH in the negative direction in the TFT It was found that it had a very bad effect such as increasing the leak current in the off operation region.

【0046】特に、基板上に複数のTFTを有する液晶
表示用アクティブマトリクス基板のような半導体装置で
は、上記の酸素ドナーはTFT特性をばらつかせる大き
な原因ともなる。すなわち、酸素ドナーを発生させる一
次原因は、ケイ素膜の溶融固化による結晶化工程であ
り、上述のように課題として、得られる結晶性ケイ素膜
の膜質(結晶性)不均一性がある。特に、ケイ素膜中に
取り込まれる上記酸素ドナーの数は、結晶化工程に大き
く依存し、より高エネルギーが与えられ結晶化された局
所領域では、酸素ドナー濃度が相対的に高くなるため、
本来の素子間の特性ばらつきにプラスして、酸素ドナー
によるばらつきが加算される。その結果、特に閾値電圧
THが大きくばらつき、TFTを画素スイッチング素子
とするアクティブマトリクス型液晶表示装置において
は、結晶化のためのエネルギービーム順次走査に起因す
る素子間特性ばらつきが強調されるため、表示(コント
ラスト)むらが不良として現れることがわかった。
In particular, in a semiconductor device such as an active matrix substrate for liquid crystal display having a plurality of TFTs on the substrate, the oxygen donors described above are a major cause of variations in TFT characteristics. That is, the primary cause of the generation of oxygen donors is a crystallization step by melting and solidifying the silicon film. As described above, the problem is the non-uniformity of film quality (crystallinity) of the obtained crystalline silicon film. In particular, the number of oxygen donors incorporated in the silicon film largely depends on the crystallization process, and the oxygen donor concentration becomes relatively high in the local region where higher energy is applied and the crystallization is performed.
In addition to the original characteristic variation between the elements, the variation due to the oxygen donor is added. As a result, in particular, the threshold voltage V TH largely varies, and in an active matrix type liquid crystal display device using TFTs as pixel switching elements, variations in characteristics between elements due to energy beam sequential scanning for crystallization are emphasized. It was found that display (contrast) unevenness appeared as a defect.

【0047】さらに、本発明者らが調べたところ、レー
ザー照射により熔融結晶化された結晶性ケイ素膜の表面
ラフネスもまた下地膜による依存性が大きいことがわか
った。すなわち、ケイ素膜がレーザー照射によりその融
点まで瞬時に加熱される際に、その下層の酸化ケイ素膜
にH2OやSiOH基が多量に存在していれば、それら
がケイ素膜を通って、雰囲気中に突沸し、それがケイ素
膜の表面ラフネスをさらに大きくしていることがわかっ
た。
Further, the present inventors have examined and found that the surface roughness of the crystalline silicon film melt-crystallized by the laser irradiation also largely depends on the underlying film. That is, when the silicon film is instantaneously heated to its melting point by laser irradiation, if a large amount of H 2 O or SiOH groups is present in the silicon oxide film underneath, they pass through the silicon film and become It was found that it bumped into the inside, which further increased the surface roughness of the silicon film.

【0048】本発明の大まかな主旨は、酸化ケイ素を主
成分とする下地膜を有し、エネルギービーム照射による
溶融固化過程にて結晶化された結晶性ケイ素膜を活性領
域とする薄膜半導体装置において、前記下地膜を、膜中
に含有する水分(H2O)濃度が約1×1020個/cm3
以下、あるいは膜中に含有するSiOH基の濃度が約1
×1021個/cm3以下となるように構成することであ
る。このような構成でTFTなどの半導体装置を作成す
ると、素子特性を向上するために、エネルギー密度が2
50〜400mJ/cm2にエネルギービームの出力ア
ップを図った場合の、活性領域のケイ素膜のN型化現象
は低減され、素子特性も安定する。したがって、ケイ素
膜に十分なエネルギーを与え結晶化することができるた
め、活性領域の結晶性が大きく向上し、その結果、電流
駆動能力を電界移動度で50〜200cm2/Vsに飛
躍的に向上できる。一方、TFTにおいては閾値電圧V
THのマイナスシフト、オフ動作時のリーク電流の増大な
どの弊害を生じず、従来両立できなかった高性能で且つ
高信頼性、高安定性の半導体装置を実現することができ
る。
The outline of the present invention is a thin film semiconductor device having an underlying film containing silicon oxide as a main component and having a crystalline silicon film crystallized in the melting and solidification process by energy beam irradiation as an active region. The undercoat film has a water (H 2 O) concentration of about 1 × 10 20 / cm 3.
Below, or the concentration of SiOH groups contained in the film is about 1
X 10 21 pieces / cm 3 or less. When a semiconductor device such as a TFT is manufactured with such a configuration, the energy density is reduced to 2 in order to improve element characteristics.
When the energy beam output is increased to 50 to 400 mJ / cm 2 , the N-type phenomenon of the silicon film in the active region is reduced, and the device characteristics are stable. Therefore, since sufficient energy can be applied to the silicon film to crystallize it, the crystallinity of the active region is greatly improved, and as a result, the current driving capability is dramatically improved to 50 to 200 cm 2 / Vs in electric field mobility. it can. On the other hand, in the TFT, the threshold voltage V
It is possible to realize a high-performance, highly-reliable, and highly-stable semiconductor device that has not been compatible with the related art, without causing adverse effects such as a negative shift of TH and an increase in leakage current during an off operation.

【0049】具体的に、本発明者らが行った実験結果を
図6および図7に示す。図6は、下地膜(酸化ケイ素
膜)の膜中の水分(H2O)濃度に対するレーザー結晶
化後のケイ素膜の比抵抗を示したものであり、横軸は下
地膜の膜中のH2O濃度(個/cm3)を示し、縦軸はケ
イ素の比抵抗(Ω・cm)を示す。図7は下地膜(酸化
ケイ素膜)のSiOH基の濃度に対するレーザー結晶化
後のケイ素膜の比抵抗を示したものであり、横軸は下地
膜の膜中のSiOH基の濃度(個/cm3)を示し、縦
軸はケイ素の比抵抗(Ω・cm)を示す。実験サンプル
は、ガラス基板上に下地膜を形成し、その上に非晶質ケ
イ素膜を形成した後、レーザー照射を行い、結晶化した
ものである。使用したレーザー光は波長308nmのX
eClエキシマレーザーで、ケイ素膜に照射されるエネ
ルギー密度は330mJ/cm2と、標準よりかなり高
いエネルギーで照射を行った。また、酸化ケイ素膜にお
ける膜中水分(H2O)濃度およびSiOH基の濃度
は、FTIRスペクトルから算出したものであり、H2
O濃度は3400cm-1付近のH2OのOH伸縮振動の
吸収、SiOH基の濃度は3650cm-1付近のSiO
H結合のOH伸縮振動の吸収から計算した。H2Oの存
在は、1620cm-1付近のH−O−Hの変角振動によ
る吸収により、別途確認できる。
Specifically, the results of the experiments conducted by the present inventors are shown in FIGS. 6 and 7. FIG. 6 shows the specific resistance of the silicon film after laser crystallization with respect to the moisture (H 2 O) concentration in the base film (silicon oxide film), and the horizontal axis represents H in the base film. The 2 O concentration (number / cm 3 ) is shown, and the vertical axis shows the specific resistance of silicon (Ω · cm). FIG. 7 shows the specific resistance of the silicon film after laser crystallization with respect to the concentration of SiOH groups in the underlying film (silicon oxide film). The horizontal axis represents the concentration of SiOH groups in the underlying film (number / cm). 3 ), and the vertical axis shows the specific resistance (Ω · cm) of silicon. The experimental sample is formed by forming a base film on a glass substrate, forming an amorphous silicon film on the base film, and then performing laser irradiation to crystallize the film. The laser light used is X with a wavelength of 308 nm.
The silicon film was irradiated with an eCl excimer laser at an energy density of 330 mJ / cm 2 , which was considerably higher than the standard. The concentration of film moisture (H 2 O) concentration and SiOH groups in the silicon oxide film, which was calculated from FTIR spectra, H 2
O concentration is around 3400 cm -1 , absorption of OH stretching vibration of H 2 O, and SiOH group concentration is around 3650 cm -1.
It was calculated from the absorption of the OH stretching vibration of the H bond. The presence of H 2 O can be separately confirmed by the absorption due to the bending vibration of H—O—H near 1620 cm −1 .

【0050】図6から、ケイ素膜の比抵抗は、H2O濃
度が約1×1020個/cm3を境にして、これ以上の値
では大きく減少する。約1×1020個/cm3以下の値
でも、H2O濃度が大きくなるに連れ、緩やかな減少傾
向を示すが、H2O濃度が約1×1020個/cm3以上と
なった際に、その傾きが変化し急激にケイ素膜の比抵抗
が減少する。よって、下地膜のH2O濃度が約1×10
20個/cm3以下であれば、ケイ素膜の抵抗値は、ほぼ
飽和し、その変化が小さくなる。これはイントリンシッ
クに近い状態となり、膜中のキャリャ濃度が極めて少な
くなっていることを意味している。また、経験的な値と
して、結晶性ケイ素膜を活性領域としてTFTを作製し
た場合、そのケイ素膜の比抵抗が大体1×106Ω・c
m以上のときエンハンス型の特性を示し、それ以下の値
ではデプレッション型となることが多い。図6より、H
2O濃度が1×1020個/cm3のときにそのケイ素膜の
比抵抗が大体1×106Ω・cmとなっていることがわ
かる。
From FIG. 6, the specific resistance of the silicon film is greatly reduced when the H 2 O concentration is about 1 × 10 20 pieces / cm 3 or more as a boundary value. Even when the value is about 1 × 10 20 pieces / cm 3 or less, the H 2 O concentration shows a gradual decrease tendency as the H 2 O concentration increases, but the H 2 O concentration becomes about 1 × 10 20 pieces / cm 3 or more. At that time, the slope changes and the resistivity of the silicon film sharply decreases. Therefore, the H 2 O concentration of the base film is about 1 × 10
When it is 20 pieces / cm 3 or less, the resistance value of the silicon film is almost saturated, and its change is small. This means that the state is close to intrinsic and the carrier concentration in the film is extremely low. As an empirical value, when a TFT is manufactured using a crystalline silicon film as an active region, the specific resistance of the silicon film is approximately 1 × 10 6 Ω · c.
When it is m or more, it exhibits an enhanced type characteristic, and when it is less than m, it is often a depletion type. According to FIG.
It can be seen that when the 2 O concentration is 1 × 10 20 / cm 3 , the specific resistance of the silicon film is approximately 1 × 10 6 Ω · cm.

【0051】さらに、図6から、ケイ素膜の比抵抗が完
全に飽和するのは、下地膜のH2O濃度が約1×1019
個/cm3以下であることがわかる。したがって、下地
膜に含有されるH2Oの影響が、素子特性としてほぼ完
全に問題なくなるのはこの値以下であり、本発明におけ
るレーザー結晶化によるケイ素膜の下地酸化ケイ素膜の
2O濃度の、より最適値としては、1×1019個/c
3以下であることが望ましい。H2O濃度は低いほど望
ましいが、現実的な作製可能な下限値は1×1017個/
cm3程度である。
Further, it can be seen from FIG. 6 that the specific resistance of the silicon film is completely saturated when the H 2 O concentration of the underlying film is about 1 × 10 19
It can be seen that the number is less than the number of pieces / cm 3 . Therefore, it is below this value that the effect of H 2 O contained in the underlying film is almost completely eliminated as a device characteristic, and the H 2 O concentration of the underlying silicon oxide film of the silicon film by laser crystallization in the present invention is less than this value. The more optimal value is 1 × 10 19 / c
m 3 or less. The lower the H 2 O concentration, the better, but the realistic lower limit of production is 1 × 10 17 /
cm 3 .

【0052】また、図7から、下地膜のSiOH基の濃
度もまたケイ素膜の比抵抗に影響を及ぼしていることが
わかる。図7から、ケイ素膜の比抵抗と下地膜のSiO
H基の濃度の関係は、SiOH基の濃度が約1×1021
個/cm3を境にして、これ以上の値では急激な減少傾
向を示す。すすなわち、下地膜のSiOH基の濃度が約
1×1021個/cm3以下であれば、ケイ素膜の抵抗値
はほぼ飽和し、イントリンシックに近い状態となり、膜
中のキャリャ濃度が極めて少なくなる。さらに、本発明
の効果をより引き出すためには、水分(H2O)濃度と
SiOH基の濃度を同時制御することが最も有効で、下
地膜としての酸化ケイ素膜の水分(H2O)濃度が約1
×1020個/cm3以下で、且つSiOH基の濃度が約
1×1021個/cm3以下とすることがより望ましい。
SiOH濃度は低いほど望ましいが、現実的な作製可能
な下限値は1×1018個/cm3程度である。
Further, it can be seen from FIG. 7 that the concentration of SiOH groups in the underlayer also affects the specific resistance of the silicon film. FIG. 7 shows that the specific resistance of the silicon film and the SiO2
The relationship of the H group concentration is that the SiOH group concentration is about 1 × 10 21.
If the value is larger than the number of pieces / cm 3 , a sharp decrease tendency is shown. That is, when the concentration of the SiOH group in the underlayer is about 1 × 10 21 / cm 3 or less, the resistance value of the silicon film is almost saturated and becomes almost intrinsic, and the carrier concentration in the film is extremely low. Become. In order to further bring out the effects of the present invention, it is most effective to simultaneously control the water (H 2 O) concentration and the SiOH group concentration, and the water (H 2 O) concentration of the silicon oxide film as the base film is most effective. Is about 1
More preferably, it is not more than × 10 20 / cm 3 and the concentration of SiOH groups is not more than about 1 × 10 21 / cm 3 .
The lower the SiOH concentration, the better, but the realistic lower limit of production is about 1 × 10 18 / cm 3 .

【0053】ケイ素膜の表面ラフネスの値も、上記下地
膜の膜中に含有するH2O濃度およびSiOH基の濃度
に依存する。具体的には、これらの濃度が高くなるに連
れ、表面ラフネスが増大するのであるが、その変動領域
は、主に本発明による上記の濃度範囲外にある。したが
って、本発明の下地膜を使用することで、従来のレーザ
ー結晶化工程で見られるリッジと呼ばれる結晶粒界部で
の盛り上がりによる表面ラフネスは低減される。すなわ
ち、リッジは結晶成長過程メカニズムそのものに起因す
るものではあるが、非晶質ケイ素膜の膜中の水素や下地
膜より噴出したH2Oなどの不純物が、それをより顕在
化しているのである。実際には、AMF(原子間力顕微
鏡)で測定した結果、その平均表面粗さRaは、従来は
6〜7nm程度であったのに対し、本発明では4〜5n
mに低減されていた。
The value of the surface roughness of the silicon film also depends on the concentration of H 2 O and the concentration of SiOH groups contained in the underlayer film. Specifically, as these densities increase, the surface roughness increases, but the fluctuation region is mainly outside the above-described concentration range according to the present invention. Therefore, by using the underlayer film of the present invention, the surface roughness due to the bulge at a crystal grain boundary called a ridge, which is observed in a conventional laser crystallization process, is reduced. That is, although the ridge is caused by the crystal growth process itself, impurities such as hydrogen in the amorphous silicon film and H 2 O spouted from the base film are more prominent. . Actually, as a result of measurement with an AMF (atomic force microscope), the average surface roughness Ra was about 6 to 7 nm in the past, but 4 to 5 n in the present invention.
m.

【0054】本発明は、特に、複数のTFTを有する半
導体装置において有効である。すなわち、パルスレーザ
ー光の順次走査照射により結晶化された結晶性ケイ素膜
によりチャネル領域が形成された複数個のTFTにおい
ては、上述のように、パルスレーザー光の順次走査照射
に起因する結晶性ばらつきが存在するが、これにプラス
して、下地膜よりケイ素膜中に混入した酸素ドナーによ
るばらつきが加算されるからである。したがって、本発
明を複数個のTFTを有する半導体装置に適用し、チャ
ネル領域下層の下地膜を膜中に含有する水分(H2O)
濃度が約1×1020個/cm3以下、あるいは膜中に含
有するSiOH基の濃度が約1×1021個/cm3以下
となる絶縁膜で構成することにより、高性能で且つ信頼
性の高いTFTが得られるだけでなく、TFTの素子間
での特性ばらつきが大きく低減できる。
The present invention is particularly effective for a semiconductor device having a plurality of TFTs. That is, in a plurality of TFTs in which a channel region is formed by a crystalline silicon film crystallized by pulsed laser beam sequential scanning irradiation, as described above, crystallinity variations due to pulsed laser beam sequential scanning irradiation are caused. However, in addition to this, variations due to oxygen donors mixed in the silicon film from the base film are added. Therefore, when the present invention is applied to a semiconductor device having a plurality of TFTs, the moisture (H 2 O) contained in the underlying film below the channel region is contained in the film.
High performance and reliability by using an insulating film with a concentration of about 1 × 10 20 / cm 3 or less, or a concentration of SiOH groups contained in the film of about 1 × 10 21 / cm 3 or less It is possible to obtain not only a high TFT, but also a large variation in characteristics between TFT elements.

【0055】さらに本発明の適用装置としては、数10
万個以上の非常に多数のTFTをマトリクス状に配置す
る半導体装置、特に液晶表示用のアクティブマトリクス
基板に対して有効である。液晶表示用のアクティブマト
リクス基板は、各画素電極に接続されてなる画素スイッ
チング用TFTにより構成されているが、その特性がば
らつくと表示むら(コントラストむら)を引き起こす。
人間の目は非常にシビアであり、微妙なTFT特性の違
いが各画素電極の電圧変化として現れ、それが表示むら
として識別される。したがって、素子間のTFT特性の
均一性は、非常に高いレベルが要求される。本発明は、
このような高い均一性が求められる複数のTFT素子に
対して非常に有効であり、液晶表示装置で従来見られて
いたパルスレーザー光の順次走査照射に起因する縞状の
コントラストむらを大きく低減することができ、高表示
品位の液晶表示装置が実現できるようになる。
Furthermore, as an application device of the present invention,
This is effective for a semiconductor device in which an extremely large number of TFTs of 10,000 or more are arranged in a matrix, particularly an active matrix substrate for a liquid crystal display. The active matrix substrate for liquid crystal display is composed of pixel switching TFTs connected to each pixel electrode, and if the characteristics of the TFTs vary, display unevenness (contrast unevenness) is caused.
The human eye is very severe, and a subtle difference in TFT characteristics appears as a voltage change of each pixel electrode, which is identified as display unevenness. Therefore, a very high level of uniformity of TFT characteristics between elements is required. The present invention
It is very effective for a plurality of TFT elements requiring such high uniformity, and greatly reduces the striped contrast unevenness caused by the sequential scanning irradiation of the pulse laser light, which has been conventionally seen in the liquid crystal display device. Therefore, a high display quality liquid crystal display device can be realized.

【0056】また、マトリクス状に配列された画素電極
をスイッチングする画素TFTに加え、この画素TFT
を駆動するドライバー回路を同一基板上に有するドライ
バーモノリシック型アクティブマトリクス半導体装置に
おいては、画素TFTに加え、そのドライバー回路を構
成する複数のTFTにおいても、特にシフトレジスタ回
路などで非常に高い特性均一性が要求される。これらの
TFTの特性がばらつくと、ライン毎の駆動波形が異な
ってしまい、この場合も画面上に縞状表示むらが現れ
る。前述のように人間の目は非常にシビアであり、微妙
な表示むらも判別できる能力があるが、本発明をこれら
TFTにも適用することで、ドライバー回路を構成する
複数のTFTにおいても、基板全体にわたって優れた特
性均一性が得られる。その結果、画素TFTを駆動する
ドライバー回路特性が安定し、液晶表示装置においてド
ライバー回路特性のばらつきに起因する表示むらなどの
不良を低減することができる。
In addition to the pixel TFTs for switching the pixel electrodes arranged in a matrix, the pixel TFTs
In a driver monolithic active matrix semiconductor device having a driver circuit for driving a pixel on the same substrate, in addition to the pixel TFT, a plurality of TFTs constituting the driver circuit have very high characteristic uniformity especially in a shift register circuit and the like. Is required. If the characteristics of these TFTs vary, the drive waveforms for each line will differ, and in this case also, uneven stripe display will appear on the screen. As described above, the human eye is very severe and has the ability to discriminate subtle display unevenness. However, by applying the present invention to these TFTs, even a plurality of TFTs constituting a driver circuit can be used as a substrate. Excellent property uniformity is obtained throughout. As a result, the characteristics of the driver circuit for driving the pixel TFT are stabilized, and defects such as display unevenness due to variations in the driver circuit characteristics in the liquid crystal display device can be reduced.

【0057】さて、本発明は、ケイ素膜のN型化現象を
抑えて素子特性の均一性を向上する効果に加えて、前述
のようにレーザー結晶化によるケイ素膜の表面ラフネス
を低減する効果がある。液晶表示用のアクティブマトリ
クス基板においては、画素TFTの活性領域と同一層
で、画素電極による液晶容量と並列に接続された補助容
量(Cs)の一方の電極を構成し、ゲート絶縁膜で容量
を形成する方法が用いられている。すなわち、ゲートパ
ルス信号がオフされた際に発生する画素電極部での電圧
降下現象を緩和するため、液晶容量と並列に補助容量
(Cs)を設けているのであるが、この補助容量(C
s)の容量値の画面内のばらつきは、画面上にフリッカ
ーなどの表面むらを引き起こす原因となる。従来の強光
照射により得られる結晶性ケイ素膜を用い、補助容量
(Cs)の一方の電極を作製した場合には、リッジによ
る表面ラフネスの絶対値が大きく、補助容量(Cs)の
容量値がばらつき、良好な表示品位の液晶表示装置を得
ることは難しかった。それに対して、本発明を用いた場
合には、ケイ素膜の表面ラフネスが低減されるため、補
助容量(Cs)の容量値のばらつきを抑えることがで
き、表示むらのない高表示品位の液晶表示装置が得られ
る。
In the present invention, in addition to the effect of suppressing the N-type phenomenon of the silicon film and improving the uniformity of device characteristics, the effect of reducing the surface roughness of the silicon film due to the laser crystallization as described above is obtained. is there. In an active matrix substrate for liquid crystal display, one electrode of an auxiliary capacitance (Cs) connected in parallel with a liquid crystal capacitance formed by a pixel electrode is formed in the same layer as an active region of a pixel TFT, and a gate insulating film forms a capacitance. A method of forming is used. That is, in order to mitigate the voltage drop phenomenon in the pixel electrode portion that occurs when the gate pulse signal is turned off, the auxiliary capacitance (Cs) is provided in parallel with the liquid crystal capacitance.
The variation in the capacitance value of s) within the screen causes the surface unevenness such as flicker on the screen. When one electrode of the auxiliary capacitance (Cs) is manufactured using a crystalline silicon film obtained by conventional strong light irradiation, the absolute value of the surface roughness due to the ridge is large, and the capacitance value of the auxiliary capacitance (Cs) is large. It was difficult to obtain a liquid crystal display device having variations and good display quality. On the other hand, when the present invention is used, the surface roughness of the silicon film is reduced, so that the variation in the capacitance value of the auxiliary capacitance (Cs) can be suppressed, and a high display quality liquid crystal display without display unevenness can be obtained. The device is obtained.

【0058】本発明の条件を満たす酸化ケイ素膜の作製
方法としては、様々な方法が考えられるが、本発明が特
に目的とする液晶表示装置用のアクティブマトリクス基
板を対象として考えると、下記3つの方法が最も優れて
いる。第1の方法として、基板温度150℃以上300
℃以下でのスパッタリング法により形成する方法があ
る。この場合、150℃以下では酸化ケイ素膜の膜質が
良くなく膜中H2O含有量が大きくなる。300℃以上
では酸素欠損のあるSiが増え、膜中固定電荷密度が大
きくなる恐れがある。第2の方法として、SiH4ガス
とN2Oガスを材料としてプラズマCVD法により形成
し、その後に550℃以上600℃以下の加熱処理を施
す方法がある。ここで550℃以下では膜中のH2O、
SiOH基が十分に放出されず、600℃以上では基板
としてガラスを用いた場合、ガラス基板が軟化する恐れ
がある。第3の方法として、TEOSなどの有機シラン
系ガスと酸素ガスを材料としてプラズマCVD法により
形成し、その後に550℃以上600℃以下の加熱処理
を施す方法がある。ここで550℃以下では同じく、膜
中に存在するH2O、SiOH基が膜外に十分放出され
ず、600℃以上ではガラス基板が軟化する恐れがあ
る。
Various methods can be considered for producing a silicon oxide film which satisfies the conditions of the present invention. Considering the active matrix substrate for a liquid crystal display device, which is a particular object of the present invention, the following three methods can be considered. The method is the best. As a first method, a substrate temperature of 150 ° C. or higher and 300
There is a method in which the film is formed by a sputtering method at a temperature of not more than ° C. In this case, if the temperature is lower than 150 ° C., the quality of the silicon oxide film is not good, and the H 2 O content in the film becomes large. If the temperature is higher than 300 ° C., Si with oxygen deficiency increases, and the fixed charge density in the film may increase. A second method is a method in which SiH 4 gas and N 2 O gas are used as materials and is formed by a plasma CVD method, and then heat treatment is performed at 550 ° C. or more and 600 ° C. or less. Here, at 550 ° C. or lower, H 2 O in the film,
SiOH groups are not sufficiently released, and when glass is used as the substrate at 600 ° C. or higher, the glass substrate may be softened. A third method is a method in which an organic silane-based gas such as TEOS and an oxygen gas are used as materials and formed by a plasma CVD method, and then heat treatment is performed at 550 ° C. or higher and 600 ° C. or lower. At 550 ° C. or lower, similarly, H 2 O and SiOH groups existing in the film are not sufficiently released outside the film, and at 600 ° C. or higher, the glass substrate may be softened.

【0059】以上3つの方法の何れかで作成することが
特に望ましい。これらの方法であれば、本発明における
下地膜としての酸化ケイ素膜の条件を十分に満たすこと
ができ、量産性に富み、大型基板上に均一性よく酸化ケ
イ素膜を形成することができる。
It is particularly desirable to make it by any of the above three methods. According to these methods, the conditions of the silicon oxide film as the base film in the present invention can be sufficiently satisfied, the mass productivity is high, and the silicon oxide film can be uniformly formed on a large substrate.

【0060】本発明は、半導体装置の高性能化と高信頼
性、安定性、素子間均一性の両立を目的とするが、より
その効果を高めるために、本発明による下地膜上にまず
非晶質ケイ素膜を形成し、加熱することにより固相状態
において結晶化させ、その後、エネルギービーム照射し
溶融固化させることで、このケイ素膜を再結晶化する方
法がより有効である。非晶質ケイ素膜を加熱処理により
固相結晶化した結晶性ケイ素膜は、結晶性が悪く、その
ままではTFTのチャネル領域としては不適であるが、
均一性が良好なため、溶融固化結晶化時の種結晶を作っ
ておくという意味で有効である。次に、この結晶性ケイ
素膜にエネルギービームを照射した場合には、その結晶
情報をある程度は残した状態で再結晶化され、固相結晶
化による良好な均一性が反映される。また、種結晶から
再結晶化されるため、非晶質ケイ素膜を直接エネルギー
ビーム照射により結晶化する場合よりも、個々の結晶粒
径をより大きくすることができ、半導体装置の高性能化
が行える。
The present invention aims at achieving high performance of a semiconductor device and at the same time achieving high reliability, stability, and uniformity between elements. However, in order to further enhance the effect, first, a non-film is formed on a base film according to the present invention. A more effective method is to recrystallize this silicon film by forming a crystalline silicon film, heating it to crystallize it in a solid state, and then irradiating it with an energy beam to melt and solidify it. A crystalline silicon film obtained by solid-phase crystallization of an amorphous silicon film by heat treatment has poor crystallinity and is unsuitable as a TFT channel region as it is,
Since the uniformity is good, it is effective in that a seed crystal is prepared during the melt-solidification crystallization. Next, when the crystalline silicon film is irradiated with an energy beam, the crystalline silicon film is recrystallized with a certain amount of crystal information left, and good uniformity due to solid-phase crystallization is reflected. Further, since the amorphous silicon film is recrystallized from the seed crystal, the individual crystal grain size can be made larger than that in the case where the amorphous silicon film is crystallized by direct energy beam irradiation, and the performance of the semiconductor device is improved. You can do it.

【0061】前記固相結晶化工程は、非晶質ケイ素膜
に、その結晶化を助長する触媒元素を導入した後、行わ
れることが望ましい。この方法により、加熱温度の低温
化および処理時間の短縮、そして結晶性の向上が図れ
る。具体的には、非晶質ケイ素膜の表面にニッケルやパ
ラジウム等の金属元素を微量に導入させ、しかる後に加
熱することで、550℃、4時間程度の処理時間で結晶
化が終了する。これに対し、通常の触媒元素を用いない
固相結晶化には、600℃以上で数十時間にわたる熱処
理が必要である。また、触媒元素により結晶化した結晶
性ケイ素膜は、通常の固相成長法で結晶化した結晶性ケ
イ素膜の一つの粒内が双晶構造であるのに対して、その
粒内は何本もの柱状結晶ネットワークで構成されてお
り、それぞれの柱状結晶内部はほぼ単結晶状態となって
いる。
The solid phase crystallization step is desirably performed after introducing a catalytic element for promoting crystallization into the amorphous silicon film. According to this method, the heating temperature can be lowered, the processing time can be shortened, and the crystallinity can be improved. Specifically, by introducing a trace amount of a metal element such as nickel or palladium onto the surface of the amorphous silicon film and then heating, the crystallization is completed at 550 ° C. for about 4 hours. In contrast, heat treatment at 600 ° C. or more for several tens of hours is required for ordinary solid-phase crystallization without using a catalyst element. In addition, the crystalline silicon film crystallized by the catalytic element has a twin structure in one grain of the crystalline silicon film crystallized by the usual solid phase growth method, whereas It is composed of a columnar crystal network, and the inside of each columnar crystal is almost in a single crystal state.

【0062】この触媒元素により結晶化された結晶性ケ
イ素膜は、エネルギービーム照射による再結晶化工程と
非常に相性が良い。エネルギービーム照射による再結晶
化工程では、最初の結晶性がある程度反映され、通常の
固相結晶化による結晶性ケイ素膜では、双晶構造を反映
して、結晶欠陥の多い結晶性ケイ素膜となる。これに対
して、触媒元素による固相結晶化ケイ素膜の場合は、エ
ネルギービーム照射による再結晶化によって、それぞれ
の柱状結晶が結合し、広範囲にわたって非常に結晶性が
良好な結晶性ケイ素膜が得られる。
The crystalline silicon film crystallized by this catalytic element is very compatible with the recrystallization step by energy beam irradiation. In the recrystallization process by energy beam irradiation, the initial crystallinity is reflected to some extent, and in the crystalline silicon film by the usual solid phase crystallization, the twin crystal structure is reflected and the crystalline silicon film has many crystal defects. . On the other hand, in the case of a solid-phase crystallized silicon film using a catalytic element, the columnar crystals are combined by recrystallization by irradiation with an energy beam, and a crystalline silicon film having very good crystallinity over a wide range is obtained. Can be

【0063】さらに、非晶質ケイ素膜の一部に選択的に
触媒元素を導入し加熱することで、まず選択的に触媒元
素が導入された領域のみが結晶化し、その後、その導入
領域から横方向(基板と平行な方向)に結晶成長を行わ
せることができる。この横方向の結晶成長領域の内部で
は、成長方向がほぼ一方向に揃った柱状結晶がひしめき
合っており、触媒元素が直接導入されランダムに結晶核
の発生が起こった領域に比べて、結晶性が良好な領域と
なっている。よって、この横方向結晶成長領域の結晶性
ケイ素膜を、TFTのチャネル領域など半導体素子の能
動領域に用いることにより、より半導体装置の高性能化
が行える。
Further, by selectively introducing the catalytic element into a part of the amorphous silicon film and heating it, only the region where the catalytic element is selectively introduced is crystallized, and then the lateral region is introduced from the introduced region. Crystal growth can be performed in a direction (direction parallel to the substrate). Inside this lateral crystal growth region, columnar crystals whose growth directions are almost aligned in one direction are crowded, and the crystallinity is lower than that of the region where the catalytic element is directly introduced and crystal nuclei are generated randomly. It is a good area. Therefore, by using the crystalline silicon film in the lateral crystal growth region as an active region of a semiconductor element such as a channel region of a TFT, the performance of a semiconductor device can be further improved.

【0064】本発明に利用できる触媒元素の種類として
は、Ni、Co、Pd、Pt、Cu、Ag、Au、I
n、Sn、Al、Sbを利用することができるが、それ
らの中でも、特にNiを用いた場合に最も顕著な効果を
得ることができる。この理由については、未だよくわか
っていないが、一応次のようなモデルを考えている。触
媒元素は単独では作用せず、ケイ素膜と結合しシリサイ
ド化することで結晶成長に作用する。そのときの結晶構
造が、非晶質ケイ素膜結晶化時に一種の鋳型のように作
用し、非晶質ケイ素膜の結晶化を促すといったモデルで
ある。Niは2つのSiとNiSi2のシリサイドを形
成する。NiSi2は螢石型の結晶構造を示し、その結
晶構造は、単結晶ケイ素のダイヤモンド構造と非常に類
似したものである。しかも、NiSi2はその格子定数
が5.406Åであり、結晶シリコンのダイヤモンド構
造での格子定数5.430Åに非常に近い値をもつ。よ
って、NiSi2は、非晶質ケイ素膜を結晶化させるた
めの鋳型としては最高のものであり、本発明における触
媒元素としては、特にNiを用いるのが最も望ましい。
The types of catalyst elements that can be used in the present invention include Ni, Co, Pd, Pt, Cu, Ag, Au and I.
n, Sn, Al, and Sb can be used. Among them, the most remarkable effect can be obtained particularly when Ni is used. The reason for this has not been fully understood, but we are considering the following model. The catalyst element does not act alone, but acts on crystal growth by bonding to the silicon film to form silicide. This is a model in which the crystal structure at that time acts like a kind of template during crystallization of the amorphous silicon film to promote crystallization of the amorphous silicon film. Ni forms silicide of two Si and NiSi2. NiSi 2 exhibits a fluorite-type crystal structure, which is very similar to the diamond structure of single crystal silicon. Moreover, NiSi 2 has a lattice constant of 5.406 °, which is very close to the lattice constant of 5.430 ° in the crystalline silicon diamond structure. Therefore, NiSi 2 is the best as a template for crystallizing the amorphous silicon film, and Ni is most preferably used as the catalyst element in the present invention.

【0065】本発明におけるケイ素膜を結晶化するため
のエネルギービームとしては、波長400nm以下のエ
キシマレーザー光を用いることが望ましい。波長が40
0nm以下であれば、ケイ素膜がその波長域に対して大
きな吸収係数を持つため、そのエネルギーを効率的にケ
イ素膜に与えられ、良好な結晶性ケイ素膜が得られると
ともに、下層のガラス基板などへの熱的ダメージも比較
的小さくて済む。その中でも、XeClエキシマレーザ
ー光であれば、発振出力が高く、安定性が高いため、そ
のビームサイズをある程度拡げることができ、大面積基
板のケイ素膜のアニール手段としては最も適している。
本発明で使用されるレーザー光は、エネルギー密度が2
50〜400mJ/cm2の高エネルギーのパルスレー
ザーであることが望ましい。
In the present invention, it is desirable to use an excimer laser beam having a wavelength of 400 nm or less as an energy beam for crystallizing a silicon film. Wavelength is 40
When the thickness is 0 nm or less, the silicon film has a large absorption coefficient for the wavelength range, so that the energy can be efficiently given to the silicon film, a good crystalline silicon film can be obtained, and the lower glass substrate, etc. The thermal damage to is relatively small. Among them, XeCl excimer laser light has a high oscillation output and high stability, so that its beam size can be expanded to some extent, and is most suitable as a means for annealing a silicon film on a large-area substrate.
The laser light used in the present invention has an energy density of 2
It is desirable to use a pulse laser having a high energy of 50 to 400 mJ / cm 2 .

【0066】さらに、前記エキシマレーザー光は、その
ビーム形状が照射面において長尺形状となるように設計
されたものを用い、ビーム形状の長尺方向に対して垂直
方向に順次走査することで、複数の半導体素子の活性領
域を同時に結晶化することが望ましい。なぜなら、走査
照射においては、走査方向に対して垂直方向の均一性は
比較的良好なため、その方向へとビームサイズを拡げる
ことで、大型基板などに対して、より均一な処理が可能
となり、工程の処理効率も高くなるからである。
Further, the excimer laser beam is designed so that its beam shape becomes long on the irradiation surface, and is sequentially scanned in a direction perpendicular to the long direction of the beam shape. It is desirable to simultaneously crystallize the active regions of a plurality of semiconductor elements. Because in scanning irradiation, the uniformity in the direction perpendicular to the scanning direction is relatively good, so by expanding the beam size in that direction, it becomes possible to perform more uniform processing on large substrates, etc. This is because the processing efficiency of the process also increases.

【0067】[0067]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

(実施例1)本発明を用いた第1の実施例について説明
する。本実施例では、本発明を利用し、ガラス基板上に
液晶表示装置用のアクティブマトリクス基板を作製する
際の工程について説明を行う。このアクティブマトリク
ス基板においては、各画素をスイッチングするための素
子としてN型TFTが形成される。
(Embodiment 1) A first embodiment using the present invention will be described. In this example, the steps of manufacturing an active matrix substrate for a liquid crystal display device over a glass substrate using the present invention will be described. In this active matrix substrate, an N-type TFT is formed as an element for switching each pixel.

【0068】図1は本実施例のアクティブマトリクス基
板において、任意のTFTの作製工程を示す断面図であ
り、(A)→(E)の順にしたがって作製工程が順次進
行する。実際には、アクティブマトリクス基板では、基
板上に何十万個ものTFTが配置され、同時工程にて形
成されるのであるが、本実施例では、説明の簡略上任意
の1個のTFTにおいて説明を行う。図1(E)に示す
のが、本実施例にて作製したアクティブマトリクス基板
での画素TFT121の完成図である。実際には、画素
TFT121と同様の工程にて、複数個の画素TFTが
基板上に同時形成される。
FIG. 1 is a cross-sectional view showing a process for fabricating an arbitrary TFT on the active matrix substrate of this embodiment. The fabricating process proceeds sequentially in the order of (A) → (E). Actually, in an active matrix substrate, hundreds of thousands of TFTs are arranged on the substrate and are formed in a simultaneous process. I do. FIG. 1E shows a completed view of the pixel TFT 121 on the active matrix substrate manufactured in this embodiment. Actually, a plurality of pixel TFTs are simultaneously formed on the substrate in the same process as the pixel TFT 121.

【0069】まず、図1(A)に示すように、ガラス基
板101上に例えばスパッタリング法によって厚さ30
0nm程度の酸化ケイ素からなる下地膜102を形成す
る。酸化ケイ素膜を形成するときのスパッタリング条件
としては、石英ターゲットを用い、基板を200℃に加
熱した状態で、Ar/O2混合ガス中にて行った。この
ときの酸化ケイ素膜の膜中のH2O濃度は、5×1018
個/cm3程度であり、SiOH基の濃度は、2×10
19個/cm3程度であった。
First, as shown in FIG. 1A, a glass substrate 101 having a thickness of 30 is formed by, for example, a sputtering method.
A base film 102 of about 0 nm made of silicon oxide is formed. The sputtering conditions for forming the silicon oxide film were as follows: a quartz target was used and the substrate was heated to 200 ° C. in an Ar / O 2 mixed gas. At this time, the H 2 O concentration in the silicon oxide film was 5 × 10 18
The number of particles / cm 3 is approximately, and the concentration of SiOH groups is 2 × 10.
It was about 19 pieces / cm 3 .

【0070】次に、減圧CVD法やプラズマCVD法な
どによって、厚さ20〜100nm、例えば30nmの
非晶質ケイ素(a−Si)膜103を成膜する。プラズ
マCVD法により前記a−Si膜103を成膜した場合
には、その膜中に多量の水素を含有し、後のレーザー照
射時の膜剥がれの原因となるため、ここで450℃程度
の温度で数時間熱処理を行い、膜中の水素を放出してお
く必要がある。
Next, an amorphous silicon (a-Si) film 103 having a thickness of 20 to 100 nm, for example, 30 nm is formed by the low pressure CVD method or the plasma CVD method. When the a-Si film 103 is formed by the plasma CVD method, a large amount of hydrogen is contained in the film, which causes film peeling during the subsequent laser irradiation. It is necessary to perform a heat treatment for several hours to release hydrogen in the film.

【0071】その後、図1(B)に示すように、レーザ
ー光107を照射し、a−Si膜103を結晶化する。
このときのレーザー光としては、XeClエキシマレー
ザー(波長308nm、パルス幅40nsec)を用い
た。レーザー光107の照射条件は、照射時に基板を2
00〜500℃、例えば400℃に加熱し、エネルギー
密度250〜400mJ/cm2、例えば320mJ/
cm2とした。レーザー光107は、基板表面における
ビームサイズが150mm×1mmの長尺矩形状となる
ように、ホモジナイザーによって成型されており、その
長辺方向に対して垂直方向に順次走査した。このときの
順次走査に伴うビームのオーバーラップ量は、90%と
設定したため、a−Si膜103の任意の一点に対し
て、それぞれ10回レーザー照射されることになる。こ
の工程により、a−Si膜103はその融点以上に加熱
され、溶融し固化することで良好な結晶性を有する結晶
性ケイ素膜103aとなる。このときの結晶性ケイ素膜
103aの比抵抗を測定すると、5×106Ω・cm程
度であった。
Thereafter, as shown in FIG. 1B, laser light 107 is irradiated to crystallize the a-Si film 103.
As the laser light at this time, a XeCl excimer laser (wavelength 308 nm, pulse width 40 nsec) was used. The irradiation conditions of the laser beam 107 are as follows.
Energy density of 250 to 400 mJ / cm 2 , for example, 320 mJ /
cm 2 . The laser light 107 was molded by a homogenizer so that the beam size on the surface of the substrate was a long rectangular shape with a size of 150 mm × 1 mm, and was sequentially scanned in the direction perpendicular to the long side direction. At this time, the overlap amount of the beam accompanying the sequential scanning is set to 90%, so that any one point of the a-Si film 103 is irradiated with the laser beam ten times. By this step, the a-Si film 103 is heated to a temperature equal to or higher than its melting point, melted and solidified, and becomes a crystalline silicon film 103a having good crystallinity. The specific resistance of the crystalline silicon film 103a measured at this time was about 5 × 10 6 Ω · cm.

【0072】次に、前記結晶性ケイ素膜103aの不要
な部分を除去することで、図1(C)に示すような素子
間分離を行って、後にTFTの活性領域(ソース領域、
ドレイン領域、チャネル領域)を構成する島状の結晶性
ケイ素膜108を形成する。
Next, by removing unnecessary portions of the crystalline silicon film 103a, isolation between elements is performed as shown in FIG. 1C, and the active region (source region,
An island-shaped crystalline silicon film 108 constituting the drain region and the channel region) is formed.

【0073】引き続いて、図1(D)に示すように、活
性領域となる上記島状の結晶性ケイ素膜108を覆うよ
うに厚さ20〜150nm、ここでは100nmの酸化
ケイ素膜をゲート絶縁膜109として成膜する。酸化ケ
イ素膜の形成には、ここではTEOS(Tetra E
thoxy Ortho Silicate)を原料と
し、酸素とともに基板温度150〜600℃、好ましく
は300〜450℃で、RFプラズマCVD法で分解・
堆積した。あるいはTEOSを原料としてオゾンガスと
ともに減圧CVD法もしくは常圧CVD法によって、基
板温度を350〜600℃、好ましくは400〜550
℃として形成してもよい。
Subsequently, as shown in FIG. 1D, a silicon oxide film having a thickness of 20 to 150 nm, here 100 nm, is covered with a gate insulating film so as to cover the island-shaped crystalline silicon film 108 serving as an active region. The film is formed as 109. Here, TEOS (Tetra E) is used to form the silicon oxide film.
(Ortho Silicate) and oxygen together with oxygen at a substrate temperature of 150 to 600 ° C., preferably 300 to 450 ° C., by RF plasma CVD.
Deposited. Alternatively, the substrate temperature is 350 to 600 ° C., preferably 400 to 550, using TEOS as a raw material together with ozone gas by a low pressure CVD method or a normal pressure CVD method.
C. may be formed.

【0074】引き続いて、スパッタリング法によって、
厚さ300〜600nm、例えば400nmのアルミニ
ウムを成膜する。そして、アルミニウム膜をパターニン
グして、ゲート電極110を形成する。さらに、このア
ルミニウムの電極の表面を陽極酸化して、表面に酸化物
層111を形成する。この状態が図1(D)に相当す
る。陽極酸化は、酒石酸が1〜5%含まれたエチレング
リコール溶液中で行い、最初一定電流で220Vまで電
圧を上げ、その状態で1時間保持して終了させる。得ら
れた酸化物層111の厚さは200nmである。なお、
この酸化物層111は、後のイオンドーピング工程にお
いて、オフセットゲート領域を形成する厚さとなるの
で、オフセットゲート領域の長さを上記陽極酸化工程で
決めることができる。
Subsequently, by the sputtering method,
An aluminum film having a thickness of 300 to 600 nm, for example, 400 nm is formed. Then, the gate electrode 110 is formed by patterning the aluminum film. Further, the surface of the aluminum electrode is anodized to form an oxide layer 111 on the surface. This state corresponds to FIG. The anodization is performed in an ethylene glycol solution containing tartaric acid at 1 to 5%, and the voltage is first increased to 220 V at a constant current, and the state is maintained for 1 hour to complete the process. The thickness of the obtained oxide layer 111 is 200 nm. In addition,
Since the oxide layer 111 has a thickness for forming an offset gate region in a later ion doping process, the length of the offset gate region can be determined in the anodic oxidation process.

【0075】次に、イオンドーピング法によって、ゲー
ト電極110とその周囲の酸化物層111をマスクとし
て活性領域に不純物(リン)を注入する。ドーピングガ
スとして、フォスフィン(PH3)を用い、加速電圧を
60〜90kV、例えば80kV、ドーズ量を1×10
15〜8×1015cm-2、例えば2×1015cm-2とす
る。この工程により、不純物が注入された領域は後にT
FTのソース領域114とドレイン領域115となり、
ゲート電極110およびその周囲の酸化物層111にマ
スクされ不純物が注入されない領域は、後にTFTのチ
ャネル領域113となる。
Next, an impurity (phosphorus) is implanted into the active region by ion doping using the gate electrode 110 and the oxide layer 111 around it as a mask. Phosphine (PH 3 ) is used as the doping gas, the acceleration voltage is 60 to 90 kV, for example, 80 kV, and the dose is 1 × 10 4
It is set to 15 to 8 × 10 15 cm -2 , for example, 2 × 10 15 cm -2 . By this step, the region into which the impurity is implanted will be T
A source region 114 and a drain region 115 of the FT,
A region which is masked by the gate electrode 110 and the oxide layer 111 around the gate electrode 110 and is not implanted with impurities will later become a channel region 113 of the TFT.

【0076】その後、図1(D)に示すように、レーザ
ー光112の照射によってアニールを行い、イオン注入
した不純物の活性化を行うと同時に、上記の不純物導入
工程で結晶性が劣化した部分の結晶性を改善させる。こ
の際、使用するレーザーとしてはXeClエキシマレー
ザー(波長308nm、パルス幅40nsec)を用
い、エネルギー密度150〜400mJ/cm2、好ま
しくは200〜250mJ/cm2で照射を行った。こ
うして形成されたN型不純物(リン)が注入されたソー
ス領域114、ドレイン領域115のシート抵抗は、2
00〜800Ω/□であった。
Thereafter, as shown in FIG. 1D, annealing is performed by irradiation with a laser beam 112 to activate the ion-implanted impurities and, at the same time, to remove the portions whose crystallinity has deteriorated in the above-described impurity introducing step. Improves crystallinity. At this time, a XeCl excimer laser (wavelength 308 nm, pulse width 40 nsec) was used as a laser, and irradiation was performed at an energy density of 150 to 400 mJ / cm 2 , preferably 200 to 250 mJ / cm 2 . The sheet resistance of the source region 114 and the drain region 115 into which the N-type impurities (phosphorus) thus formed are injected is 2
It was 00 to 800 Ω / □.

【0077】そして、図1(E)に示すように、厚さ6
00nm程度の酸化ケイ素膜を層間絶縁膜116として
形成する。この酸化ケイ素膜は、TEOSを原料とし
て、これと酸素とのプラズマCVD法、もしくはオゾン
との減圧CVD法あるいは常圧CVD法によって形成す
れば、段差被覆性に優れた良好な層間絶縁膜が得られ
る。
Then, as shown in FIG.
A silicon oxide film of about 00 nm is formed as the interlayer insulating film 116. When this silicon oxide film is formed from TEOS as a raw material by a plasma CVD method with oxygen and oxygen, or a low pressure CVD method with ozone or a normal pressure CVD method, a good interlayer insulating film excellent in step coverage is obtained. Can be

【0078】次に、層間絶縁膜116にコンタクトホー
ルを形成して、ソース電極117と画素電極120を形
成する。ソース電極117は、金属材料、例えば、窒化
チタンとアルミニウムの二層膜によって形成する。窒化
チタン膜は、アルミニウムが半導体層に拡散するのを防
止する目的のバリア膜として設けられる。画素電極12
0はITOなど透明導電膜により形成される。
Next, a contact hole is formed in the interlayer insulating film 116, and a source electrode 117 and a pixel electrode 120 are formed. The source electrode 117 is formed of a metal material, for example, a two-layer film of titanium nitride and aluminum. The titanium nitride film is provided as a barrier film for the purpose of preventing aluminum from diffusing into the semiconductor layer. Pixel electrode 12
0 is formed of a transparent conductive film such as ITO.

【0079】そして最後に、1気圧の水素雰囲気で35
0℃、1時間程度のアニールを行い、図1(E)に示す
N型の画素TFT121を完成させる。前記アニール処
理により、画素TFT121の活性領域/ゲート絶縁膜
の界面へ水素原子を供給し、TFT特性を劣化させる不
対結合手を低減する効果がある。なお、さらに画素TF
T121を保護する目的で、必要な箇所のみSiH4
NH3を原料ガスとしたプラズマCVD法により形成さ
れた窒化ケイ素膜でカバーしてもよい。
Finally, in a hydrogen atmosphere of 1 atm, 35
Annealing is performed at 0 ° C. for about 1 hour to complete the N-type pixel TFT 121 shown in FIG. The annealing process supplies hydrogen atoms to the interface between the active region of the pixel TFT 121 and the gate insulating film, and has the effect of reducing dangling bonds that degrade TFT characteristics. In addition, the pixel TF
For the purpose of protecting T121, a necessary portion may be covered with a silicon nitride film formed by a plasma CVD method using SiH 4 and NH 3 as source gases.

【0080】以上の実施例にしたがって作製した各TF
Tは、パネル内において、電界効果移動度で50〜70
cm2/Vs、閾値電圧2〜2.5Vという良好な特性
を示した。特に、パネル内でのTFTの閾値電圧のばら
つきは、最大最小差で0.5V程度と非常に良好な均一
性を示した。その結果、本実施例にて作製したアクティ
ブマトリクス基板を用い、液晶表示パネルを作製し、全
面表示を行った結果、TFT特性の不均一性に起因する
表示むらは大きく低減され、高表示品位の液晶表示装置
が実現できた。
Each TF produced according to the above embodiment
T is a field effect mobility of 50 to 70 in the panel.
Good characteristics such as cm 2 / Vs and a threshold voltage of 2 to 2.5 V were exhibited. In particular, the variation in the threshold voltage of the TFTs within the panel showed a very good uniformity of about 0.5 V in terms of the maximum and minimum differences. As a result, a liquid crystal display panel was manufactured using the active matrix substrate manufactured in this example, and the entire display was performed. As a result, display unevenness caused by non-uniformity of TFT characteristics was greatly reduced, and high display quality was obtained. A liquid crystal display device was realized.

【0081】(実施例2)本発明を用いた第2の実施例
について説明する。本実施例でも、本発明を利用し、ガ
ラス基板上に液晶表示装置用のアクティブマトリクス基
板を作製する際の工程について説明を行う。このアクテ
ィブマトリクス基板においては、各画素電極をスイッチ
ングするための素子としてN型TFTが形成され、その
ドレイン領域側には画素電極による液晶容量と並列に補
助容量(Cs)が設けられている。
(Second Embodiment) A second embodiment using the present invention will be described. In this embodiment, steps of manufacturing an active matrix substrate for a liquid crystal display device on a glass substrate using the present invention will be described. In this active matrix substrate, an N-type TFT is formed as an element for switching each pixel electrode, and an auxiliary capacitance (Cs) is provided in parallel with the liquid crystal capacitance of the pixel electrode on the drain region side thereof.

【0082】図2は、本実施例で説明するアクティブマ
トリクス基板において、任意の一画素部分の構成を示す
平面図である。図3は、図2のA−A'で切ったTFT
の作製工程を示す断面図であり、(A)→(E)の順に
したがって作製工程が順次進行する。図2および図3
(E)が本実施例にて作製した画素TFTおよびその補
助容量(Cs)部の完成図であり、スイッチング用のN
型の画素TFT221と補助容量(Cs)224を示
す。
FIG. 2 is a plan view showing the structure of an arbitrary pixel portion in the active matrix substrate described in this embodiment. FIG. 3 shows a TFT cut along the line AA ′ in FIG.
FIG. 4 is a cross-sectional view showing a manufacturing process of (A), and the manufacturing process sequentially proceeds in the order of (A) → (E). 2 and 3
(E) is a completed view of the pixel TFT and the auxiliary capacitance (Cs) part manufactured in the present example, and the switching N
A pixel TFT 221 and a storage capacitor (Cs) 224.

【0083】まず、図3(A)に示すように、ガラス基
板201上にプラズマCVD法によって厚さ300nm
程度の酸化ケイ素からなる下地膜202を形成する。こ
のときの成膜条件としては、材料ガスとしてTEOS
(Tetra EthoxyOrtho Silica
te)を原料とし、酸素とともに1Torr程度の減圧
雰囲気下、基板温度300〜400℃にてRFプラズマ
法で分解・堆積した。その後、不活性ガス雰囲気中に
て、基板温度500〜600℃、例えば600℃で数時
間アニール処理を行った。上記加熱処理工程において、
膜中に含有される水分(H2O)は放出されるととも
に、SiOH基の結合も切れてOH成分が膜外に放出さ
れる。その結果、加熱処理前の酸化ケイ素膜の水分(H
2O)濃度が4×1020個/cm3程度、SiOH基の濃
度が3×1021個/cm3程度であったのに対し、加熱
処理後の酸化ケイ素膜のH2O濃度は2×1019個/c
3程度に、またSiOH基の濃度は4×1020個/c
3程度に低減された。
First, as shown in FIG. 3A, a 300 nm-thick
A base film 202 made of silicon oxide is formed. The film forming conditions at this time are as follows: TEOS is used as a material gas.
(Tetra Ethoxy Ortho Silica
te) was used as a raw material, and was decomposed and deposited by an RF plasma method at a substrate temperature of 300 to 400 ° C. under a reduced pressure atmosphere of about 1 Torr together with oxygen. After that, the substrate was annealed at a substrate temperature of 500 to 600 ° C., for example, 600 ° C. for several hours in an inert gas atmosphere. In the heat treatment step,
The water (H 2 O) contained in the film is released, and at the same time, the bond of the SiOH group is broken, and the OH component is released outside the film. As a result, the water content (H
2 O) The concentration of about 4 × 10 20 / cm 3 and the concentration of SiOH groups were about 3 × 10 21 / cm 3 , whereas the H 2 O concentration of the silicon oxide film after the heat treatment was 2 × 10 19 pieces / c
m 3 , and the concentration of SiOH groups is 4 × 10 20 / c
m 3 .

【0084】そして、酸化ケイ素膜の下地膜202上
に、減圧CVD法あるいはプラズマCVD法によって、
厚さ40nmの真性(I型)の非晶質ケイ素膜(a−S
i膜)203を成膜する。プラズマCVD法により前記
a−Si膜203を成膜した場合には、その膜中に多量
の水素を含有し、後のレーザー照射時の膜剥がれの原因
となるため、ここで450℃程度の温度で数時間熱処理
を行い、膜中の水素を放出しておく必要がある。
Then, a low pressure CVD method or a plasma CVD method is performed on the underlying film 202 of the silicon oxide film.
Intrinsic (I-type) amorphous silicon film (a-S) having a thickness of 40 nm
An i film 203 is formed. When the a-Si film 203 is formed by the plasma CVD method, a large amount of hydrogen is contained in the film, which causes film peeling during the subsequent laser irradiation. It is necessary to perform a heat treatment for several hours to release hydrogen in the film.

【0085】その後、図3(A)に示すように、レーザ
ー光207を照射し、a−Si膜203を結晶化する。
このときのレーザー光としては、XeClエキシマレー
ザー(波長308nm、パルス幅40nsec)を用い
た。レーザー光207の照射条件は、照射時に基板を2
00〜500℃、例えば400℃に加熱し、エネルギー
密度200〜350mJ/cm2、例えば330mJ/
cm2とした。レーザー光207は、基板面に対して順
次走査され、a−Si膜203の任意の一点に対して、
それぞれ10回レーザー照射されるように走査ピッチを
設定した。この工程により、a−Si膜203はその融
点以上に加熱され、溶融し固化することで良好な結晶性
を有する結晶性ケイ素膜203aとなる。ここで原子間
力顕微鏡(AFM)により、結晶性ケイ素膜203aの
表面の平均面粗さRaを測定すると、4〜5nm程度で
あった。
Then, as shown in FIG. 3A, laser light 207 is irradiated to crystallize the a-Si film 203.
At this time, a XeCl excimer laser (wavelength 308 nm, pulse width 40 nsec) was used as the laser light. The irradiation conditions of the laser beam 207 are as follows.
It is heated to 00 to 500 ° C., for example, 400 ° C., and has an energy density of 200 to 350 mJ / cm 2 , for example, 330 mJ /
cm 2 . The laser light 207 is sequentially scanned on the substrate surface, and an arbitrary point on the a-Si film 203 is
The scanning pitch was set so that laser irradiation was performed 10 times each. By this step, the a-Si film 203 is heated to its melting point or higher, melted and solidified to become the crystalline silicon film 203a having good crystallinity. Here, the average surface roughness Ra of the surface of the crystalline silicon film 203a measured by an atomic force microscope (AFM) was about 4 to 5 nm.

【0086】次に、前記結晶性ケイ素膜203aの不要
な部分を除去することで、図3(B)に示すような素子
間分離を行って、後にTFTの活性領域(ソース領域、
ドレイン領域、チャネル領域)および補助容量(Cs)
の下部電極を構成する島状の結晶性ケイ素膜208を形
成する。このときの状態を基板上方より見ると、図2に
示されているように、島状の結晶性ケイ素膜208が形
成されている。
Next, unnecessary portions of the crystalline silicon film 203a are removed to perform element isolation as shown in FIG. 3 (B), and thereafter, an active region (source region,
Drain region, channel region) and auxiliary capacitance (Cs)
Forming an island-shaped crystalline silicon film 208 which constitutes the lower electrode of FIG. When the state at this time is viewed from above the substrate, an island-shaped crystalline silicon film 208 is formed as shown in FIG.

【0087】次に、図3(C)に示すように、活性領域
となる上記島状の結晶性ケイ素膜208上にフォトレジ
ストを塗布し、露光・現像してマスク204とする。す
なわち、マスク204により、後にTFTのチャネル領
域となる部分のみが覆われた状態となっている。そし
て、イオンドーピング法によって、フォトレジストのマ
スク204をマスクとして不純物(リン)を注入する。
ドーピングガスとして、フォスフィン(PH3)を用
い、加速電圧を5〜30kV、例えば、15kV、ドー
ズ量を1×1015〜8×1015cm-2、例えば2×10
15cm-2とする。この工程により、不純物が注入された
領域は後の画素TFT221のソース領域214とな
り、また画素TFT221のドレイン領域215と補助
容量(Cs)224の下部電極を形成する。フォトレジ
ストのマスク204にマスクされ不純物が注入されない
領域は、上述のように後にTFT221のチャネル領域
213となる。
Next, as shown in FIG. 3C, a photoresist is applied onto the island-shaped crystalline silicon film 208 to be an active region, and is exposed and developed to form a mask 204. That is, the mask 204 covers only a portion which will be a channel region of the TFT later. Then, impurities (phosphorus) are implanted by ion doping using the photoresist mask 204 as a mask.
Phosphine (PH 3 ) is used as the doping gas, the acceleration voltage is 5 to 30 kV, for example, 15 kV, and the dose amount is 1 × 10 15 to 8 × 10 15 cm −2 , for example, 2 × 10.
15 cm -2 . By this step, the region into which the impurities are injected becomes the source region 214 of the pixel TFT 221 later, and the drain region 215 of the pixel TFT 221 and the lower electrode of the auxiliary capacitance (Cs) 224 are formed. The region which is masked by the photoresist mask 204 and into which impurities are not implanted will later become the channel region 213 of the TFT 221 as described above.

【0088】次に、図3(D)に示すように、フォトレ
ジストのマスク204を除去し、島状の結晶性ケイ素膜
208を覆うように厚さ20〜150nm、ここでは1
00nmの酸化ケイ素膜をゲート絶縁膜209として成
膜する。酸化ケイ素膜の形成には、ここではTEOS
(Tetra Ethoxy Ortho Silic
ate)を原料とし、酸素とともに基板温度150〜6
00℃、好ましくは300〜400℃で、RFプラズマ
CVD法で分解・堆積した。成膜後、ゲート絶縁膜20
9自身のバルク特性および結晶性ケイ素膜\ゲート絶縁
膜の界面特性を向上するために、不活性ガス雰囲気下で
400〜600℃で数時間のアニールを行った。同時
に、このアニール処理により、ソース領域214および
ドレイン領域215にドーピングされた不純物が活性化
され、ソース領域214およびドレイン領域215が低
抵抗化された結果、そのシート抵抗は800〜1000
Ω/□となった。
Next, as shown in FIG. 3D, the photoresist mask 204 is removed, and the island-shaped crystalline silicon film 208 is covered with a thickness of 20 to 150 nm, in this case 1
A 00 nm silicon oxide film is formed as the gate insulating film 209. Here, TEOS is used for forming the silicon oxide film.
(Tetra Ethoxy Ortho Silic
ate) as a raw material, and a substrate temperature of 150 to 6 together with oxygen.
It was decomposed and deposited by RF plasma CVD at 00 ° C, preferably 300 to 400 ° C. After the film formation, the gate insulating film 20
In order to improve the bulk property of 9 itself and the interface property of the crystalline silicon film / gate insulating film, annealing was performed at 400 to 600 ° C. for several hours in an inert gas atmosphere. At the same time, the annealing treatment activates the impurities doped in the source region 214 and the drain region 215, and lowers the resistance of the source region 214 and the drain region 215. As a result, the sheet resistance thereof is 800 to 1000.
Became Ω / □.

【0089】引き続いて、スパッタリング法によって、
厚さ300〜500nm、例えば400nmのアルミニ
ウムを成膜する。そして、アルミニウム膜をパターニン
グして、ゲート電極210aと補助容量(Cs)224
の上部電極210bを形成する。ここでゲート電極21
0aは平面的に見れば、図2に示すように、第n番目の
ゲートバスラインを構成しており、補助容量(Cs)部
の上部電極210bは第n+1番目のゲートバスライン
を構成している。
Subsequently, by the sputtering method,
Aluminum is deposited to a thickness of 300 to 500 nm, for example 400 nm. Then, the aluminum film is patterned to form a gate electrode 210a and a storage capacitor (Cs) 224.
Of the upper electrode 210b is formed. Here, the gate electrode 21
2a, as viewed in plan, as shown in FIG. 2, forms the n-th gate bus line, and the upper electrode 210b of the storage capacitor (Cs) part forms the (n + 1) th gate bus line. I have.

【0090】そして、次に図3(E)に示すように、厚
さ500nm程度の酸化ケイ素膜を層間絶縁膜216と
して形成する。この酸化ケイ素膜は、TEOSを原料と
して、これと酸素とのプラズマCVD法、もしくはオゾ
ンとの減圧CVD法あるいは常圧CVD法によって形成
すれば、段差被覆性に優れた良好な層間絶縁膜が得られ
る。
Then, as shown in FIG. 3E, a silicon oxide film having a thickness of about 500 nm is formed as an interlayer insulating film 216. When this silicon oxide film is formed from TEOS as a raw material by a plasma CVD method with oxygen and oxygen, or a low pressure CVD method with ozone or a normal pressure CVD method, a good interlayer insulating film excellent in step coverage is obtained. To be

【0091】次に、層間絶縁膜216にコンタクトホー
ルを形成して、ソース電極217と画素電極220を形
成する。ソース電極217は、金属材料、例えば、窒化
チタンとアルミニウムの二層膜によって形成する。窒化
チタン膜は、アルミニウムが半導体層に拡散するのを防
止する目的のバリア膜として設けられる。画素電極22
0はITOなど透明導電膜により形成される。このとき
の状態を基板上方より見れば、図2のようにソース電極
217はTFT221に映像信号を伝達するソースバス
ラインを構成しており、各バスライン間に画素電極22
0が配置されている。
Next, contact holes are formed in the interlayer insulating film 216 to form the source electrode 217 and the pixel electrode 220. The source electrode 217 is formed of a metal material, for example, a two-layer film of titanium nitride and aluminum. The titanium nitride film is provided as a barrier film for preventing aluminum from diffusing into the semiconductor layer. Pixel electrode 22
0 is formed of a transparent conductive film such as ITO. When the state at this time is viewed from above the substrate, as shown in FIG. 2, the source electrode 217 constitutes a source bus line for transmitting a video signal to the TFT 221, and the pixel electrode 22 is provided between each bus line.
0 is arranged.

【0092】そして最後に、1気圧の水素雰囲気で35
0℃、1時間程度のアニールを行い、図3(E)に示す
画素TFT221を完成させる。前記アニール処理によ
り、画素TFT221の活性領域/ゲート絶縁膜の界面
へ水素原子を供給し、TFT特性を劣化させる不対結合
手を低減する効果がある。なお、さらに画素TFT22
1を保護する目的で、必要な箇所のみSiH4とNH3
原料ガスとしたプラズマCVD法により形成された窒化
ケイ素膜でカバーしてもよい。
Finally, in a hydrogen atmosphere of 1 atm.
Annealing is performed at 0 ° C. for about 1 hour to complete the pixel TFT 221 shown in FIG. The annealing treatment has the effect of supplying hydrogen atoms to the interface between the active region of the pixel TFT 221 and the gate insulating film to reduce dangling bonds that deteriorate the TFT characteristics. Furthermore, the pixel TFT 22
For the purpose of protecting No. 1, the silicon nitride film formed by the plasma CVD method using SiH 4 and NH 3 as source gases may be covered only at a necessary portion.

【0093】以上の実施例にしたがって作製した各TF
Tは、パネル内において、電界効果移動度で70〜90
cm2/Vs、閾値電圧2〜2.5Vという良好な特性
を示した。また、各画素TFT221は、パネル内での
TFT閾値電圧のばらつきが0.5V程度と非常に良好
な均一性を示すのに加えて、そのチャネル領域213と
その補助容量(Cs)224の下部電極においては、そ
の表面平均粗さRaが共に4〜5nm程度に抑えられ、
ゲート絶縁膜209を介したリーク電流はほとんどな
く、それぞれの容量の不均一性も小さく抑えられる。そ
の結果、本実施例にて作製したアクティブマトリクス基
板を用い、液晶表示パネルを作製し、全面表示を行った
結果、TFT特性の不均一性に起因する表示むらは大き
く低減され、高表示品位の液晶表示装置が実現できた。
Each TF manufactured according to the above embodiment
T is a field effect mobility of 70 to 90 in the panel.
Good characteristics of cm 2 / Vs and a threshold voltage of 2 to 2.5 V were shown. In addition, each pixel TFT 221 has a very good uniformity with a variation in TFT threshold voltage of about 0.5 V in the panel, and also has a lower electrode of its channel region 213 and its auxiliary capacitance (Cs) 224. In the above, both of the surface average roughness Ra are suppressed to about 4 to 5 nm,
There is almost no leakage current through the gate insulating film 209, and the non-uniformity of each capacitance can be suppressed to be small. As a result, a liquid crystal display panel was manufactured using the active matrix substrate manufactured in this example, and the entire display was performed. As a result, display unevenness caused by non-uniformity of TFT characteristics was greatly reduced, and high display quality was obtained. A liquid crystal display device was realized.

【0094】(実施例3)本発明を用いた第3の実施例
について説明する。本実施例では、アクティブマトリク
ス型液晶表示装置の周辺駆動回路や、一般の薄膜集積回
路を形成するNチャネル型TFTとPチャネル型TFT
を相補型に構成したCMOS構造の回路をガラス基板上
に作製する工程について、説明を行う。
(Embodiment 3) A third embodiment using the present invention will be described. In this embodiment, an N-channel type TFT and a P-channel type TFT which form a peripheral driving circuit of an active matrix type liquid crystal display device and a general thin film integrated circuit.
A process of manufacturing a CMOS circuit having a complementary structure on a glass substrate will be described.

【0095】図4は、本実施例で説明するTFTの作製
工程の概要を示す平面図である。図5は、図4のB−
B'で切った断面図であり、(A)→(F)の順にした
がって工程が順次進行する。図5(F)に示すのが、本
実施例によるCMOS回路の完成図であり、N型TFT
322とP型TFT323により構成される。
FIG. 4 is a plan view showing the outline of the manufacturing process of the TFT described in this embodiment. FIG. 5 is a cross-sectional view of FIG.
It is a sectional view taken along the line B ′, and the steps sequentially proceed in the order of (A) → (F). FIG. 5F shows a completed view of the CMOS circuit according to the present embodiment, which is an N-type TFT.
322 and a P-type TFT 323.

【0096】まず、図5(A)に示すように、ガラス基
板301上にプラズマCVD法によって厚さ300nm
程度の酸化ケイ素からなる下地膜302を形成する。こ
のときの成膜条件としては、材料ガスとしてシラン(S
iH4)と、N2Oを用い、0.5〜1.5Torrの減
圧雰囲気、例えば0.8Torrに設定し、基板温度3
00〜350℃にてRFプラズマにより分解・堆積させ
た。その後、不活性ガス雰囲気中にて、基板温度500
〜600℃、例えば580℃で数時間アニール処理を行
った。このようにして得られた膜は、厳密には幾分かの
SiOHの成分を有している。上記加熱処理工程におい
て、膜中に含有されるH2Oは放出されると共に、Si
OH基の結合も切れてOH成分が膜外に放出される。そ
の結果、得られる酸化ケイ素膜のH2O濃度は、1×1
19個/cm3程度に、SiOH基の濃度は、1×10
20個/cm3程度になった。そして、酸化ケイ素膜から
なる下地膜302上に、減圧CVD法あるいはプラズマ
CVD法によって、厚さ20〜100nm、例えば50
nmの真性(I型)の非晶質ケイ素膜(a−Si膜)3
03を成膜する。
First, as shown in FIG. 5A, a glass substrate 301 having a thickness of 300 nm is formed by a plasma CVD method.
A base film 302 made of silicon oxide is formed. The film formation conditions at this time are as follows: silane (S
iH 4 ) and N 2 O, and a reduced pressure atmosphere of 0.5 to 1.5 Torr, for example, 0.8 Torr, and a substrate temperature of 3
It was decomposed and deposited by RF plasma at 00 to 350 ° C. Thereafter, the substrate temperature is set to 500 in an inert gas atmosphere.
Annealing treatment was performed at ˜600 ° C., for example, 580 ° C. for several hours. Strictly speaking, the film thus obtained has some components of SiOH. In the heat treatment step, H 2 O contained in the film is released and Si
The bond of the OH group is also broken and the OH component is released to the outside of the film. As a result, the H 2 O concentration of the obtained silicon oxide film was 1 × 1
0 to about 19 / cm 3, the concentration of SiOH groups, 1 × 10
It became about 20 pieces / cm 3 . Then, a thickness of 20 to 100 nm, for example 50, is formed on the base film 302 made of a silicon oxide film by a low pressure CVD method or a plasma CVD method.
nm intrinsic (I-type) amorphous silicon film (a-Si film) 3
03 is formed.

【0097】次に、a−Si膜303上に感光性樹脂
(フォトレジスト)を塗布し、露光・現像してマスク3
04とする。フォトレジストのマスク304のスルーホ
ールにより、領域300においてスリット状にa−Si
膜303が露呈される。即ち、図5(A)の状態を上面
から見ると、図4のように領域300でa−Si膜30
3が露呈しており、他の部分はフォトレジストによりマ
スクされている状態となっている。
Next, a photosensitive resin (photoresist) is applied on the a-Si film 303, and is exposed and developed to form a mask 3
04. Due to the through holes in the photoresist mask 304, a-Si
The membrane 303 is exposed. That is, when the state of FIG. 5A is viewed from above, the a-Si film 30 is formed in the region 300 as shown in FIG.
3 is exposed, and the other portion is masked by the photoresist.

【0098】次に、図5(A)に示すように、基板30
1表面にニッケルを触媒元素305として薄膜蒸着す
る。本実施例では、蒸着ソースと基板間の距離を通常よ
り大きくして、蒸着レートを低下させることで、ニッケ
ルよりなる触媒元素305の膜厚が1〜2nm程度とな
るように制御した。このときのガラス基板301上にお
ける触媒元素305によるニッケルの面密度を実際に測
定すると、1×1013atoms/cm2程度であっ
た。そして、フォトレジストのマスク304を除去する
ことで、マスク304上のニッケルよりなる触媒元素3
05がリフトオフされ、領域300のa−Si膜303
において、選択的にニッケルのような触媒元素305の
微量添加が行われたことになる。そして、これを不活性
雰囲気下、例えば加熱温度550℃で16時間アニール
して結晶化させる。
Next, as shown in FIG.
1 Nickel is deposited as a catalyst element 305 on the surface by thin film deposition. In this embodiment, the thickness of the catalyst element 305 made of nickel is controlled to be about 1 to 2 nm by increasing the distance between the deposition source and the substrate to be larger than usual and reducing the deposition rate. The surface density of nickel on the glass substrate 301 due to the catalytic element 305 at this time was actually measured and found to be about 1 × 10 13 atoms / cm 2 . Then, by removing the photoresist mask 304, the catalyst element 3 made of nickel on the mask 304 is removed.
05 is lifted off, and the a-Si film 303 in the region 300 is removed.
In this case, a small amount of the catalytic element 305 such as nickel was selectively added. Then, this is annealed in an inert atmosphere, for example, at a heating temperature of 550 ° C. for 16 hours to be crystallized.

【0099】この際、領域300においては、a−Si
膜303表面に添加されたニッケルを核としてガラス基
板301に対して垂直方向にa−Si膜303の結晶化
が起こり、結晶性ケイ素膜303bが形成される。そし
て、領域300の周辺領域では、図4及び図5(B)に
おいて、矢印306で示すように、領域300から横方
向(基板と平行な方向)に結晶成長が行われ、横方向に
結晶成長した結晶性ケイ素膜303cが形成される。ま
た、それ以外のケイ素膜の領域は、そのまま非晶質ケイ
素膜領域303dとして残る。この横方向結晶成長した
結晶性ケイ素膜303c中のニッケル濃度は5×1016
atoms/cm3程度であった。なお、上記結晶成長
に際し、矢印306で示される基板と平行な方向の結晶
成長の距離は、80μm程度であった。
At this time, in the region 300, a-Si
The a-Si film 303 is crystallized in the direction perpendicular to the glass substrate 301 using nickel added to the surface of the film 303 as a nucleus, and a crystalline silicon film 303b is formed. In the peripheral region of the region 300, crystal growth is performed in the lateral direction (direction parallel to the substrate) from the region 300 as indicated by an arrow 306 in FIGS. 4 and 5B, and the crystal growth is performed in the lateral direction. The formed crystalline silicon film 303c is formed. The remaining silicon film region remains as the amorphous silicon film region 303d. The concentration of nickel in the laterally grown crystalline silicon film 303c is 5 × 10 16.
It was about atoms / cm 3 . In the crystal growth, the crystal growth distance in the direction parallel to the substrate indicated by arrow 306 was about 80 μm.

【0100】その後、図5(C)に示すように、レーザ
ー光307を照射し、ケイ素膜の再結晶化を行う。この
ときのレーザー光としては、XeClエキシマレーザー
(波長308nm、パルス幅40nsec)を用いた。
レーザー光307の照射条件は、照射時に基板を200
〜500℃、例えば400℃に加熱し、エネルギー密度
250〜400mJ/cm2、例えば350mJ/cm2
とした。レーザー光307は、基板面に対して順次走査
され、ケイ素膜303の任意の一点に対して、それぞれ
10回レーザー照射されるように走査ピッチを設定し
た。この工程により、結晶性ケイ素領域303bおよび
303cはその融点以上に加熱され、溶融し固化するこ
とで、一部を種結晶として再結合し、さらに良好な結晶
性を有する結晶性ケイ素膜303b'および303c'と
なる。また、a−Si領域303dは、結晶化され結晶
性ケイ素膜303aとなる。
Then, as shown in FIG. 5C, laser light 307 is irradiated to recrystallize the silicon film. As the laser light at this time, a XeCl excimer laser (wavelength 308 nm, pulse width 40 nsec) was used.
The irradiation condition of the laser beam 307 is such that the substrate is set to 200 at the time of irradiation.
To 500 ° C., then heated for example to 400 ° C., the energy density 250~400mJ / cm 2, for example, 350 mJ / cm 2
And The laser beam 307 was sequentially scanned on the substrate surface, and the scanning pitch was set such that an arbitrary point on the silicon film 303 was irradiated with laser 10 times. By this step, the crystalline silicon regions 303b and 303c are heated to a temperature equal to or higher than their melting points, melted and solidified to recombine a part of them as seed crystals, and the crystalline silicon films 303b ′ and It becomes 303c '. Further, the a-Si region 303d is crystallized to become the crystalline silicon film 303a.

【0101】その後、図5(D)に示すように、結晶性
ケイ素膜303c'領域が、後のTFTの活性領域(ソ
ース領域、ドレイン領域、チャネル領域)を構成する島
状の結晶性ケイ素膜308n、308pとなるように、
それ以外の結晶性ケイ素膜をエッチング除去して素子間
分離を行う。
Thereafter, as shown in FIG. 5D, the crystalline silicon film 303c 'is formed into an island-shaped crystalline silicon film constituting an active region (a source region, a drain region, and a channel region) of a later TFT. 308n and 308p,
The other crystalline silicon film is removed by etching to separate the elements.

【0102】次に、島状の結晶性ケイ素膜308n、3
08pを覆うように厚さ20〜150nm、ここでは1
00nmの酸化ケイ素膜をゲート絶縁膜309として成
膜する。酸化ケイ素膜の形成には、ここではTEOS
(Tetra EthoxyOrtho Silica
te)を原料とし、酸素とともに基板温度150〜60
0℃、好ましくは300〜400℃で、RFプラズマC
VD法で分解・堆積した。成膜後、ゲート絶縁膜309
自身のバルク特性および島状の結晶性ケイ素膜308
n、308p\ゲート絶縁膜309の界面特性を向上す
るために、不活性ガス雰囲気下で500〜600℃で数
時間のアニールを行った。
Next, the island-shaped crystalline silicon films 308n, 3n
08p to a thickness of 20 to 150 nm, here 1
A 00 nm silicon oxide film is formed as the gate insulating film 309. Here, TEOS is used for forming the silicon oxide film.
(Tetra Ethoxy Ortho Silica
te) as a raw material, and a substrate temperature of 150 to 60 together with oxygen.
RF plasma C at 0 ° C., preferably 300-400 ° C.
Decomposed and deposited by VD method. After the film formation, the gate insulating film 309 is formed.
Own bulk properties and island-like crystalline silicon film 308
In order to improve the interface characteristics of the gate insulating film 309, annealing was performed at 500 to 600 ° C. for several hours in an inert gas atmosphere.

【0103】次に、図5(E)に示すように、スパッタ
リング法によって厚さ400〜800nm、例えば50
0nmのアルミニウム(0.1〜2%のシリコンを含
む)を成膜し、アルミニウム膜をパターニングして、ゲ
ート電極310n、310pを形成する。
Next, as shown in FIG. 5E, a thickness of 400 to 800 nm, for example, 50
A 0 nm aluminum (including 0.1 to 2% silicon) film is formed, and the aluminum film is patterned to form gate electrodes 310n and 310p.

【0104】次に、イオンドーピング法によって、活性
領域となる島状の結晶性ケイ素膜308n、308pに
ゲート電極310n、310pをマスクとして不純物
(リン、およびホウ素)を注入する。ドーピングガスと
して、フォスフィン(PH3)およびジボラン(B
26)を用い、前者の場合は、加速電圧を60〜90k
V、例えば80kV、後者の場合は、40kV〜80k
V、例えば65kVとし、ドーズ量は1×1015〜8×
1015cm-2、例えばリンを2×1015cm-2、ホウ素
を5×1015cm-2とする。この工程により、ゲート電
極310n、310pにマスクされ不純物が注入されな
い領域は後にTFTのチャネル領域313n、313p
となる。ドーピングに際しては、ドーピングが不要な領
域をフォトレジストで覆うことによって、それぞれの元
素を選択的にドーピングを行う。この結果、N型の不純
物を注入したソース領域314nとドレイン領域315
n、P型の不純物を注入したソース領域314pとドレ
イン領域315pが形成され、図5(E)及び(F)に
示すように、N型TFT322とP型TFT323とを
形成することができる。この状態を基板上方より見ると
図4のようになっており、ここで活性領域を構成する島
状の結晶性ケイ素膜308nおよび308pにおいて、
矢印306で示した結晶成長方向キャリアの移動方向
(ソース→ドレイン方向)は平行となるように配置して
ある。このような配置を採ることで、さらに高移動度を
有するTFTが得られる。
Next, by ion doping, impurities (phosphorus and boron) are implanted into the island-shaped crystalline silicon films 308n and 308p to be the active regions by using the gate electrodes 310n and 310p as masks. Phosphine (PH 3 ) and diborane (B) are used as doping gases.
2 H 6 ), in the former case, the acceleration voltage is 60 to 90 k.
V, for example 80 kV, 40 kV to 80 k in the latter case
V, for example, 65 kV, and the dose amount is 1 × 10 15 to 8 ×
10 15 cm -2 , for example, phosphorus is 2 × 10 15 cm -2 and boron is 5 × 10 15 cm -2 . By this step, regions which are masked by the gate electrodes 310n and 310p and into which impurities are not implanted are later formed in the channel regions 313n and 313p of the TFT.
Becomes At the time of doping, each element is selectively doped by covering a region where doping is unnecessary with a photoresist. As a result, the source region 314n and the drain region 315 in which N-type impurities are implanted are formed.
A source region 314p and a drain region 315p into which n-type and P-type impurities are implanted are formed, so that an N-type TFT 322 and a P-type TFT 323 can be formed as shown in FIGS. This state is seen from above the substrate as shown in FIG. 4, in which the island-shaped crystalline silicon films 308n and 308p forming the active region are
The crystal growth direction indicated by arrow 306 is arranged so that the carrier movement direction (source → drain direction) is parallel. By adopting such an arrangement, a TFT having higher mobility can be obtained.

【0105】その後、図5(E)に示すように、レーザ
ー光312の照射によってアニールを行い、イオン注入
した不純物の活性化を行う。レーザー光としては、Xe
Clエキシマレーザー(波長308nm、パルス幅40
nsec)を用い、レーザー光の照射条件としては、エ
ネルギー密度250mJ/cm2で一か所につき4ショ
ット照射した。
Thereafter, as shown in FIG. 5E, annealing is performed by irradiation with a laser beam 312 to activate the ion-implanted impurities. As the laser light, Xe
Cl excimer laser (wavelength 308 nm, pulse width 40
nsec), and the laser beam was irradiated at an energy density of 250 mJ / cm 2 for four shots per location.

【0106】続いて、図5(F)に示すように、厚さ6
00nmの酸化ケイ素膜を層間絶縁膜316として、T
EOSを原料としたプラズマCVD法によって形成し、
これにコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの二層膜によってTFT
のソース電極・配線317、ソースとドレイン電極・配
線318、ドレイン電極・配線319を形成する。そし
て最後に、1気圧の水素雰囲気下で350℃、1時間程
度のアニールを行い、N型TFT322とP型TFT3
23を完成させる。
Subsequently, as shown in FIG.
The silicon oxide film of 00 nm is used as the interlayer insulating film 316, and T
Formed by a plasma CVD method using EOS as a raw material,
A contact hole is formed in this, and the TFT is made of a metal material, for example, a bilayer film of titanium nitride and aluminum.
The source electrode / wiring 317, the source / drain electrode / wiring 318, and the drain electrode / wiring 319 are formed. Finally, annealing is performed at 350 ° C. for about one hour in a hydrogen atmosphere at 1 atm, so that the N-type TFT 322 and the P-type TFT 3
23 is completed.

【0107】以上の実施例にしたがって作製したCMO
S構造回路において、それぞれのTFTの電界効果移動
度はN型TFTで150〜200cm2/Vs、P型T
FTで100〜130cm2/Vsと高く、閾値電圧は
N型TFTで1.5〜2V、P型TFTで−2〜−2.
5Vと非常に良好な特性を示す。さらに、繰り返し測定
に伴う特性劣化もほとんどなく、信頼性の高いCMOS
構造回路が得られた。
The CMO fabricated according to the above embodiment
In the S structure circuit, the field effect mobility of each TFT is 150 to 200 cm 2 / Vs for the N-type TFT, and the P-type T
The FT has a high value of 100 to 130 cm 2 / Vs, and the threshold voltage is 1.5 to 2 V for the N-type TFT and -2 to -2.
It shows a very good characteristic of 5V. Furthermore, there is almost no characteristic deterioration due to repeated measurement, and a highly reliable CMOS
A structural circuit was obtained.

【0108】以上、本発明に基づく実施例3例につき具
体的に説明したが、本発明は上述の実施例に限定される
ものではなく、本発明の技術的思想に基づく各種の変形
が可能である。
Although the third embodiment according to the present invention has been specifically described above, the present invention is not limited to the above-mentioned embodiments, and various modifications based on the technical idea of the present invention are possible. is there.

【0109】例えば、上記実施例で成説明した酸化ケイ
素膜の下地膜の形成方法以外に、スパッタリング法で
は、単結晶シリコンをターゲットに用い、酸素雰囲気中
で行う反応性スパッタリングでも可能であるし、熱CV
D法により形成し、成膜後、必要な熱処理を施してもよ
い。
For example, in addition to the method of forming the underlayer of the silicon oxide film described in the above embodiment, in the sputtering method, reactive sputtering performed in an oxygen atmosphere using single crystal silicon as a target is also possible. Thermal CV
It may be formed by the method D, and may be subjected to a necessary heat treatment after the film formation.

【0110】また、a−Si膜の結晶化に際しては、X
eClエキシマレ−ザ−を用いたが、それ以外の様々な
強光照射により結晶化された場合にも勿論、同様の効果
があり、波長248nmのKrFエキシマレーザーや、
波長488nmの連続発振Arレーザーなどにおいても
同様である。
When the a-Si film is crystallized, X
Although an eCl excimer laser was used, the same effect can be obtained when crystallized by various other strong light irradiation, and a KrF excimer laser having a wavelength of 248 nm or,
The same applies to a continuous oscillation Ar laser having a wavelength of 488 nm.

【0111】また、上記第3実施例では、固相結晶成長
法としては、触媒元素を選択的に導入し、結晶化する方
法を用いたが、触媒元素をa−Si膜全面に導入する方
法もプロセス簡略化の面で有効である。また、触媒元素
を用いず通常の固相結晶成長法を用いても同様の効果が
得られる。上記第3実施例では、触媒元素であるニッケ
ルを微量導入する方法として、a−Si膜表面に蒸着法
によりニッケル薄膜を形成する方法を採用したが、その
他にも様々な手法を用いることができる。例えば、a−
Si膜表面にニッケル塩を溶かせた水溶液を塗布する方
法や、スパッタリング法やメッキ法により薄膜形成する
方法、イオンドーピング法により直接導入する方法など
も利用できる。さらに、結晶化を助長する不純物金属元
素としては、ニッケル以外にコバルト、パラジウム、白
金、銅、銀、金、インジウム、スズ、アルミニウム、ア
ンチモンを用いても効果が得られる。
In the third embodiment, the solid-phase crystal growth method employs a method in which a catalytic element is selectively introduced and crystallized, but a method in which the catalytic element is introduced over the entire a-Si film. Is also effective in terms of process simplification. Further, the same effect can be obtained by using a normal solid phase crystal growth method without using a catalytic element. In the third embodiment, as a method of introducing a trace amount of nickel as a catalyst element, a method of forming a nickel thin film on the surface of an a-Si film by a vapor deposition method is employed, but various other methods can be used. . For example, a-
A method of applying an aqueous solution of nickel salt on the surface of the Si film, a method of forming a thin film by a sputtering method or a plating method, a method of directly introducing it by an ion doping method, or the like can be used. Further, as the impurity metal element that promotes crystallization, cobalt, palladium, platinum, copper, silver, gold, indium, tin, aluminum, or antimony can be used in addition to nickel.

【0112】さらに、本発明の応用としては、液晶表示
用のアクティブマトリクス型基板以外に、例えば、密着
型イメージセンサー、ドライバー内蔵型のサーマルヘッ
ド、有機系EL等を発光素子としたドライバー内蔵型の
光書き込み素子や表示素子、三次元IC等が考えられ
る。本発明を用いることで、これらの素子の高速、高解
像度化等の高性能化が実現される。さらに本発明は、上
述の実施例で説明したMOS型トランジスタに限らず、
結晶性半導体を素子材としたバイポーラトランジスタや
静電誘導トランジスタをはじめとして幅広く半導体プロ
セス全般に応用することができる。
Further, as an application of the present invention, in addition to an active matrix type substrate for liquid crystal display, for example, a contact type image sensor, a thermal head with a built-in driver, and a driver built-in type using an organic EL as a light emitting element. An optical writing element, a display element, a three-dimensional IC, etc. can be considered. By using the present invention, high performance such as high speed and high resolution of these elements can be realized. Further, the present invention is not limited to the MOS type transistor described in the above embodiment,
It can be widely applied to all semiconductor processes including a bipolar transistor and an electrostatic induction transistor using a crystalline semiconductor as an element material.

【0113】[0113]

【発明の効果】本発明を用いることにより、エネルギー
ビーム照射による溶融固化過程にて結晶化された結晶性
ケイ素膜を素子材料とする半導体装置全般において、従
来の問題点を解決でき、高性能で且つ信頼性、安定性の
高く、また、複数の素子間の特性均一性が良好な薄膜半
導体装置を実現することができる。特に液晶表示装置に
おいては、パネル内において個々のTFTの特性を均一
化でき、レーザー順次走査に起因する表示不良のない高
表示レベルな液晶表示装置が得られる。さらに、薄膜集
積回路を構成するTFTにおいては、要求される高性能
で且つ高信頼性を満足し、特にN型TFTとP型TFT
を有するCMOS回路では、閾値電圧VTHの絶対値をほ
ぼ同程度にできるため、従来必要であったチャネルドー
プなどの閾値電圧VTHのコントロールプロセスを行う必
要がなくなる。
By using the present invention, the conventional problems can be solved in general semiconductor devices using a crystalline silicon film crystallized in a melting and solidifying process by energy beam irradiation as an element material, and high performance can be achieved. Further, it is possible to realize a thin film semiconductor device having high reliability and stability, and having excellent property uniformity among a plurality of elements. Particularly in the liquid crystal display device, the characteristics of individual TFTs can be made uniform in the panel, and a high display level liquid crystal display device without display defects due to laser sequential scanning can be obtained. Further, in a TFT that constitutes a thin film integrated circuit, the required high performance and high reliability are satisfied, and particularly, N-type TFT and P-type TFT
With a CMOS circuit having, since it almost as the absolute value of the threshold voltage V TH, there is no need to perform the control process of the threshold voltage V TH, such as conventionally required channel doping.

【0114】そして、同一基板上にアクティブマトリク
ス部と周辺駆動回路部を構成するフルドライバモノリシ
ック型のアクティブマトリクス基板を簡便な製造プロセ
スにて実現でき、モジュールのコンパクト化、高性能
化、低コスト化が図れる。
Then, a full driver monolithic active matrix substrate which constitutes an active matrix portion and a peripheral drive circuit portion on the same substrate can be realized by a simple manufacturing process, and the module can be made compact, high performance and low cost. Can be achieved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の実施例の作製工程を示す。FIG. 1 shows a manufacturing process of a first embodiment.

【図2】第2の実施例の概要を示す。FIG. 2 shows an outline of a second embodiment.

【図3】第2の実施例の作製工程を示す。FIG. 3 shows a manufacturing process of a second embodiment.

【図4】第3の実施例の概要を示す。FIG. 4 shows an outline of a third embodiment.

【図5】第3の実施例の作製工程を示す。FIG. 5 shows a manufacturing process of a third embodiment.

【図6】下地膜膜中H2O濃度とケイ素膜抵抗値との関
係を示す。
FIG. 6 shows the relationship between the H 2 O concentration in a base film and the resistance of a silicon film.

【図7】下地膜の膜中SiOH基の濃度とケイ素膜抵抗
値との関係を示す。
FIG. 7 shows the relationship between the concentration of SiOH groups in the underlying film and the resistance of the silicon film.

【図8】レーザー照射により結晶化されたケイ素膜表面
のAFM像を示す。
FIG. 8 shows an AFM image of a silicon film surface crystallized by laser irradiation.

【符号の説明】[Explanation of symbols]

101、201、301 ガラス基板 102、202、302 下地膜 103、203、303 非晶質ケイ素(a−
Si)膜 204、304 マスク 305 触媒元素 306 矢印 107、207、307 レーザー光 108、208、308 活性領域(島状の結
晶性ケイ素膜) 109、209、309 ゲート絶縁膜 110、210a310 ゲート電極 210b 上部電極 111 酸化物層 112、 312 レーザー光 113、213、313 チャネル領域 114、214、314 ソース領域 115、215、315 ドレイン領域 116、216、316 層間絶縁膜 117、217 ソース電極 317 ソース電極・配線 318 ソースとドレイン電極・配線 319 ドレイン電極・配線 120、220 画素電極 121、221 画素TFT 322 N型TFT 323 P型TFT 224 補助容量(Cs)
101, 201, 301 Glass substrate 102, 202, 302 Base film 103, 203, 303 Amorphous silicon (a-
Si) film 204, 304 mask 305 catalytic element 306 arrow 107, 207, 307 laser light 108, 208, 308 active region (island-like crystalline silicon film) 109, 209, 309 gate insulating film 110, 210a 310 gate electrode 210b upper part Electrode 111 Oxide layer 112, 312 Laser light 113, 213, 313 Channel region 114, 214, 314 Source region 115, 215, 315 Drain region 116, 216, 316 Interlayer insulating film 117, 217 Source electrode 317 Source electrode / wiring 318 Source and drain electrodes / wirings 319 Drain electrodes / wirings 120, 220 Pixel electrodes 121, 221 Pixel TFTs 322 N-type TFTs 323 P-type TFTs 224 Storage capacitors (Cs)

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 基板上に、酸化ケイ素を主成分とする下
地膜と接して成る結晶性を有するケイ素膜を、活性領域
とする薄膜半導体素子が形成された半導体装置であっ
て、 前記活性領域は、エネルギービーム照射による溶融固化
過程にて結晶化された結晶性ケイ素膜であり、前記下地
膜は、膜中に含有する水分(H2O)濃度が約1×10
20個/cm3以下となる絶縁膜であることを特徴とする
半導体装置。
1. A semiconductor device in which a thin film semiconductor element having, as an active region, a crystalline silicon film formed in contact with a base film containing silicon oxide as a main component is formed on a substrate, wherein the active region is formed. Is a crystalline silicon film crystallized in the process of melting and solidifying by energy beam irradiation, and the underlayer film has a water (H 2 O) concentration of about 1 × 10
A semiconductor device comprising an insulating film having a density of 20 pieces / cm 3 or less.
【請求項2】 前記下地膜の膜中に含有する水分(H2
O)の濃度が、さらに約1×1019個/cm3以下であ
ることを特徴とする前記請求項1記載の半導体装置。
2. The water content (H 2
2. The semiconductor device according to claim 1, wherein the concentration of O) is further about 1 × 10 19 / cm 3 or less.
【請求項3】 基板上に、酸化ケイ素を主成分とする下
地膜と接して成る結晶性を有するケイ素膜を、活性領域
とする薄膜半導体素子が形成された半導体装置であっ
て、 前記活性領域は、エネルギービーム照射による溶融固化
過程にて結晶化された結晶性ケイ素膜であり、前記下地
膜は、膜中に含有するSiOH基の濃度が約1×1021
個/cm3以下となる絶縁膜であることを特徴とする半
導体装置。
3. A semiconductor device in which a thin film semiconductor element having a crystalline silicon film in contact with a base film containing silicon oxide as a main component as an active region is formed on a substrate. Is a crystalline silicon film crystallized in the melting and solidification process by energy beam irradiation, and the base film has a SiOH group concentration of about 1 × 10 21.
2. A semiconductor device comprising an insulating film having a density of not more than 3 pieces / cm 3 .
【請求項4】 基板上に、酸化ケイ素を主成分とする下
地膜と接して成る結晶性を有するケイ素膜を、活性領域
とする薄膜半導体素子が形成された半導体装置であっ
て、 前記活性領域は、エネルギービーム照射による溶融固化
過程にて結晶化された結晶性ケイ素膜であり、前記下地
膜は、膜中に含有する水分(H2O)濃度が約1×10
20個/cm3以下で、且つ膜中に含有するSiOH基の
濃度が約1×1021個/cm3以下となる絶縁膜である
ことを特徴とする半導体装置。
4. A semiconductor device in which a thin film semiconductor element having a crystalline silicon film in contact with a base film mainly composed of silicon oxide as an active region is formed on a substrate. Is a crystalline silicon film crystallized in the process of melting and solidifying by energy beam irradiation, and the underlayer film has a water (H 2 O) concentration of about 1 × 10
A semiconductor device, which is an insulating film having 20 / cm 3 or less and a concentration of SiOH groups contained in the film of about 1 × 10 21 / cm 3 or less.
【請求項5】 基板上に構成され、酸化ケイ素を主成分
とする下地膜と接して成る複数の薄膜トランジスタを有
する半導体装置において、 該複数の薄膜トランジスタのチャネル領域は、パルスレ
ーザー光の順次走査照射により結晶化された結晶性ケイ
素膜よりなり、前記チャネル領域と接して下層に形成さ
れた下地膜は、膜中に含有する水分(H2O)濃度が約
1×1020個/cm3以下となる絶縁膜及び/又は膜中
に含有するSiOH基の濃度が約1×1021個/cm3
以下となる絶縁膜で構成されることを特徴とする半導体
装置。
5. A semiconductor device having a plurality of thin film transistors formed on a substrate and in contact with a base film containing silicon oxide as a main component, wherein channel regions of the plurality of thin film transistors are sequentially scanned and irradiated with pulsed laser light. The underlying film made of a crystallized crystalline silicon film and formed as a lower layer in contact with the channel region has a water (H 2 O) concentration of about 1 × 10 20 / cm 3 or less. The concentration of the SiOH group contained in the insulating film and / or the film is about 1 × 10 21 / cm 3
A semiconductor device comprising an insulating film described below.
【請求項6】 基板上に構成され、酸化ケイ素を主成分
とする下地膜と接して成る複数の画素電極を駆動する薄
膜トランジスタを有し、各薄膜トランジスタには前記画
素電極による液晶容量と並列に補助容量成分が接続され
てなる半導体装置において、 膜中に含有する水分(H2O)濃度が約1×1020個/
cm3以下となる絶縁膜及び/又は膜中に含有するSi
OH基の濃度が約1×1021個/cm3以下となる絶縁
膜よりなる下地膜上の結晶性ケイ素膜を用いて、前記薄
膜トランジスタのチャネル領域と、その薄膜トランジス
タに接続された前記補助容量成分の一方の電極とを構成
したことを特徴とする半導体装置。
6. A thin film transistor formed on a substrate and driving a plurality of pixel electrodes formed in contact with a base film containing silicon oxide as a main component, wherein each thin film transistor assists in parallel with a liquid crystal capacitance by the pixel electrode. In a semiconductor device in which capacitive components are connected, the concentration of water (H 2 O) contained in the film is about 1 × 10 20 pieces /
cm 3 or less of insulating film and / or Si contained in the film.
A channel region of the thin film transistor and a storage capacitor component connected to the thin film transistor are formed by using a crystalline silicon film on a base film made of an insulating film having an OH group concentration of about 1 × 10 21 / cm 3 or less. A semiconductor device comprising: one of the electrodes.
【請求項7】 基板上に、膜中に含有する水分(H
2O)濃度が約1×1020個/cm3以下となる絶縁膜を
形成する工程と、 該絶縁膜上にケイ素膜を形成する工程と、 該ケイ素膜にエネルギービームを照射し、溶融固化過程
において結晶化させる工程と、 該ケイ素膜を活性領域に用いて、薄膜半導体装置を完成
させる工程と、を少なくとも有することを特徴とする半
導体装置の製造方法。
7. The water content (H) contained in the film on the substrate.
2 O) a step of forming an insulating film having a concentration of about 1 × 10 20 / cm 3 or less; a step of forming a silicon film on the insulating film; A method of manufacturing a semiconductor device, comprising at least a step of crystallizing in a process and a step of using a silicon film as an active region to complete a thin film semiconductor device.
【請求項8】 基板上に、膜中に含有するSiOH基濃
度が約1×1021個/cm3以下となる絶縁膜を形成す
る工程と、 該絶縁膜上にケイ素膜を形成する工程と、 該ケイ素膜にエネルギービームを照射し、溶融固化過程
において結晶化させる工程と、 該ケイ素膜を活性領域に用いて、薄膜半導体装置を完成
させる工程と、を少なくとも有することを特徴とする半
導体装置の製造方法。
8. A step of forming on the substrate an insulating film having a concentration of SiOH groups contained in the film of about 1 × 10 21 pieces / cm 3 or less, and a step of forming a silicon film on the insulating film. A semiconductor device comprising: a step of irradiating the silicon film with an energy beam to crystallize in a melt-solidification process; and a step of using the silicon film as an active region to complete a thin-film semiconductor device. Manufacturing method.
【請求項9】 前記下地膜は基板温度150℃以上のス
パッタリング法により形成されるケイ素膜であることを
特徴とする前記請求項7あるいは8記載の半導体装置の
製造方法。
9. The method according to claim 7, wherein the base film is a silicon film formed by a sputtering method at a substrate temperature of 150 ° C. or higher.
【請求項10】 前記下地膜は、SiH4ガスとN2Oガ
スを材料としてプラズマCVD法により形成され、その
後に550℃以上の加熱処理を施された酸化ケイ素膜で
あることを特徴とする前記請求項7あるいは8記載の半
導体装置の製造方法。
10. The base film is a silicon oxide film which is formed by a plasma CVD method using SiH 4 gas and N 2 O gas as materials and is then subjected to heat treatment at 550 ° C. or higher. 9. The method of manufacturing a semiconductor device according to claim 7 or 8.
【請求項11】 前記下地膜は、TEOSなどの有機シ
ラン系ガスと酸素ガスを材料としてプラズマCVD法に
より形成され、その後の550℃以上の加熱処理を施さ
れた酸化ケイ素膜であることを特徴とする前記請求項7
あるいは8記載の半導体装置の製造方法。
11. A silicon oxide film formed by a plasma CVD method using an organic silane-based gas such as TEOS and an oxygen gas as materials, and then subjected to a heat treatment at 550 ° C. or higher. Said claim 7
Alternatively, the method for manufacturing a semiconductor device according to item 8.
【請求項12】 前記下地膜上に非晶質ケイ素膜を形成
し、加熱することにより固相状態において結晶化させる
工程と、 該結晶化されたケイ素膜に対しエネルギービームを照射
して熔融固化させることで、ケイ素膜を再結晶化する工
程とを有することを特徴とする前記請求項7あるいは8
記載の半導体装置の製造方法。
12. A step of forming an amorphous silicon film on the base film and crystallizing the amorphous silicon film in a solid state by heating, and irradiating the crystallized silicon film with an energy beam to solidify it. 9. The step of recrystallizing the silicon film by performing the above process.
A method for manufacturing a semiconductor device as described above.
【請求項13】 前記下地膜上に非晶質ケイ素膜を形成
し、該非晶質ケイ素膜を加熱することにより固相状態に
おいて結晶化させる工程は、該非晶質ケイ素膜に、その
結晶化を助長する触媒元素を導入した後、行われること
を特徴とする前記請求項12記載の半導体装置の製造方
法。
13. The step of forming an amorphous silicon film on the base film and crystallizing the amorphous silicon film in a solid state by heating the amorphous silicon film, 13. The method of manufacturing a semiconductor device according to claim 12, wherein the method is performed after introducing a promoting catalytic element.
【請求項14】 前記非晶質ケイ素膜を加熱することに
より固相状態において結晶化させる工程は、該非晶質ケ
イ素膜に、その結晶化を助長する触媒元素を選択的に導
入し、加熱処理により、該触媒元素が選択的に導入され
た領域から、その周辺部へと横方向に結晶成長させるこ
とにより行われ、該横方向に結晶成長させた領域を用い
て、半導体装置の活性領域を形成することを特徴とする
前記請求項13記載の半導体装置の製造方法。
14. The step of crystallizing the amorphous silicon film in a solid state by heating the amorphous silicon film, selectively introducing a catalytic element for promoting the crystallization into the amorphous silicon film, and performing a heat treatment. By performing crystal growth in the lateral direction from the region where the catalytic element is selectively introduced, to the periphery thereof, the active region of the semiconductor device is formed using the region where the crystal is grown in the lateral direction. 14. The method for manufacturing a semiconductor device according to claim 13, wherein the method is formed.
【請求項15】 前記エネルギービームは、前記ケイ素
膜に照射されるエネルギー密度が250〜400mJ/
cm2のパルスレーザーであることを特徴とする前記請
求項7あるいは8記載の半導体装置の製造方法。
15. The energy beam applied to the silicon film has an energy density of 250 to 400 mJ /.
9. The method for manufacturing a semiconductor device according to claim 7, wherein the pulse laser is a cm 2 pulse laser.
JP34916596A 1996-12-27 1996-12-27 Semiconductor device and method of manufacturing the same Expired - Fee Related JP3338756B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34916596A JP3338756B2 (en) 1996-12-27 1996-12-27 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34916596A JP3338756B2 (en) 1996-12-27 1996-12-27 Semiconductor device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH10189988A true JPH10189988A (en) 1998-07-21
JP3338756B2 JP3338756B2 (en) 2002-10-28

Family

ID=18401915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34916596A Expired - Fee Related JP3338756B2 (en) 1996-12-27 1996-12-27 Semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3338756B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283176A (en) * 2007-04-13 2008-11-20 Semiconductor Energy Lab Co Ltd Photovoltaic device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283176A (en) * 2007-04-13 2008-11-20 Semiconductor Energy Lab Co Ltd Photovoltaic device and manufacturing method thereof

Also Published As

Publication number Publication date
JP3338756B2 (en) 2002-10-28

Similar Documents

Publication Publication Date Title
KR100290270B1 (en) Semiconductor device and method for fabricating the same
US6013544A (en) Method for fabricating a semiconductor device
US7262469B2 (en) Semiconductor device and method for manufacturing the same
JP3072005B2 (en) Semiconductor device and manufacturing method thereof
JP3389022B2 (en) Semiconductor device
JPH086053A (en) Liquid crystal display device
JP3277082B2 (en) Semiconductor device and manufacturing method thereof
JPWO2006038351A1 (en) Crystalline semiconductor film and manufacturing method thereof
KR20010039906A (en) Semiconductor device and method for fabricating the device
JP3317482B2 (en) Semiconductor device and manufacturing method thereof
JP3377160B2 (en) Semiconductor device and manufacturing method thereof
JP3319963B2 (en) Method for manufacturing semiconductor device
JP3107345B2 (en) Method for manufacturing semiconductor device
JP3927756B2 (en) Manufacturing method of semiconductor device
JP3357798B2 (en) Semiconductor device and method of manufacturing the same
JP3338756B2 (en) Semiconductor device and method of manufacturing the same
JP3269734B2 (en) Semiconductor device and manufacturing method thereof
JP2003068642A (en) Semiconductor device and method for manufacturing the same
JP3403927B2 (en) Method for manufacturing semiconductor device
JP3204489B2 (en) Method for manufacturing semiconductor device
JP3192555B2 (en) Method for manufacturing semiconductor device
JPH08148425A (en) Semiconductor device and manufacture thereof
JPH1174198A (en) Semiconductor thin film, manufacture thereof, and thin-film semiconductor device
JP3390622B2 (en) Semiconductor device
JP3090855B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20070809

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080809

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080809

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20090809

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090809

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20100809

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20110809

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20110809

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120809

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120809

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130809

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees