JP3390622B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP3390622B2
JP3390622B2 JP04180397A JP4180397A JP3390622B2 JP 3390622 B2 JP3390622 B2 JP 3390622B2 JP 04180397 A JP04180397 A JP 04180397A JP 4180397 A JP4180397 A JP 4180397A JP 3390622 B2 JP3390622 B2 JP 3390622B2
Authority
JP
Japan
Prior art keywords
film
silicon film
width
region
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP04180397A
Other languages
Japanese (ja)
Other versions
JPH10242050A (en
Inventor
直樹 牧田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP04180397A priority Critical patent/JP3390622B2/en
Publication of JPH10242050A publication Critical patent/JPH10242050A/en
Application granted granted Critical
Publication of JP3390622B2 publication Critical patent/JP3390622B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、薄膜半導体素子の
活性領域に用いられる結晶性を有する半導体薄膜に関
し、特にパルスレーザー光の順次走査照射により結晶化
された結晶性半導体薄膜に関する。また、この半導体薄
膜を活性領域とする半導体装置およびその製造方法に関
し、特に液晶表示装置用のアクティブマトリクス基板や
薄膜集積回路一般、イメージセンサーや三次元ICなど
に利用できる。 【0002】 【従来の技術】近年、大型で高解像度の液晶表示装置
や、低コスト化のためドライバー回路を同一基板上に形
成したモノリシック型の液晶表示装置、高速で高解像度
の密着型イメージセンサー、三次元ICなどへの実現に
向けて、ガラス等の絶縁基板上や、絶縁膜上に高性能な
半導体素子を形成する試みがなされている。これらの装
置に用いられる半導体素子には、薄膜状のケイ素半導体
を用いるのが一般的である。薄膜状のケイ素半導体とし
ては、非晶質ケイ素半導体(a−Si)からなるものと
結晶性を有するケイ素半導体からなるものの2つに大別
される。 【0003】非晶質ケイ素半導体は作製温度が低く、気
相法で比較的容易に作製することが可能で量産性に富む
ため、最も一般的に用いられているが、導電性等の物性
が結晶性を有するケイ素半導体に比べて劣るため、今後
より高速特性を得るためには、結晶性を有するケイ素半
導体からなる半導体装置の作製方法の確立が強く求めら
れている。尚、結晶性を有するケイ素半導体としては、
多結晶ケイ素、微結晶ケイ素、結晶成分を含む非晶質ケ
イ素等が知られている。 【0004】これら結晶性を有する薄膜状のケイ素半導
体を得る方法としては、主に次の3つの方法が知られて
いる。 【0005】(1)成膜時に結晶性を有する膜を直接成
膜する。 【0006】(2)非晶質の半導体膜を成膜しておき、
熱エネルギーを加えることにより結晶性を有せしめる。 【0007】(3)非晶質の半導体膜を成膜しておき、
レーザー光のエネルギーにより結晶性を有せしめる。 【0008】しかしながら、上記(1)の方法では、成
膜工程と同時に結晶化が進行するので、大粒径の結晶性
ケイ素を得ることが難しく、それにはケイ素膜の厚膜化
が不可欠となる。だが、厚膜化したからといっても基本
的には膜厚と同程度の結晶粒径しか得られず、この方法
により良好な結晶性を有するケイ素膜を作製することは
原理的に不可能である。また、成膜温度が600℃以上
と高いので、安価なガラス基板が使用できないというコ
ストの問題もある。 【0009】上記(2)の方法は、結晶化に際し600
℃以上の高温にて数十時間にわたる加熱処理が必要であ
るため、生産性に非常に乏しい。また、固相結晶化現象
を利用するため、結晶粒は基板面に平行に拡がり数μm
の粒径を持つものさえ現れるが、成長した結晶粒同士が
ぶつかり合って粒界が形成されるため、その粒界はキャ
リアに対するトラップ準位として働き、薄膜トランジス
タ(以下、TFTという)の移動度を低下させる大きな
原因となっている。さらに、それぞれの結晶粒は双晶構
造を示し、一つの結晶粒内においても所謂双晶欠陥と呼
ばれる結晶欠陥が多量に存在している。 【0010】このため、現在は上記(3)の方法が主流
となっている。上記(3)の方法では溶融固化過程を利
用し結晶化するので、個々の結晶粒内の結晶性は非常に
良好である。また、照射光の波長を選ぶことで、アニー
ルの対象であるケイ素膜のみを効率的に加熱し、下層の
ガラス基板への熱的損傷を防ぐことができると共に、上
記(2)の方法のような長時間にわたる処理が必要でな
いという利点がある。装置面でも高出力のエキシマレー
ザーアニール装置などが開発され、大面積基板に対して
も対応可能になりつつある。上記(3)の方法を利用し
て半導体素子を作製する方法が、特開平8−51074
号公報および特開平8−201846号公報で提案され
ている。 【0011】特開平8−51074号公報では、パルス
レーザービームにおける長軸方向および短軸方向のプロ
ファイル(エネルギー強度分布)を最適化し、非晶質ケ
イ素膜に対して、少なくとも短軸方向に結晶化する領域
が重複し得る送りピッチで走査するものである。特開平
8−201846号公報では、液晶表示装置用のドライ
バモノリッシック型アクティブマトリクス基板のドライ
バTFTを対象に、パルスレーザービームをその一部が
重なるようにずらして、ビームのエッジ部分が必ず活性
領域のケイ素膜を照射するようにしている。また、パル
スレーザービームのずらし方向に対する半導体薄膜の幅
を、ずらし量以上あるいはずらし量の整数倍として照射
することも提案している。両者とも、レーザー走査によ
り結晶化されたケイ素膜の膜質(結晶性)均一性向上を
目的とするものである。 【0012】 【発明が解決しようとする課題】上記(3)の方法は、
上述のように、絶縁膜上のケイ素膜の結晶化法として
は、最も優れているが、均一性において大きな課題を残
している。すなわち、光源となるレーザー発振器とし
て、(300〜500mm)×(400〜500mm)
の大面積基板を一括照射行うだけの出力を有するものは
未だ開発されておらず、現在は基板面に対して面積10
0〜200mm2程度のビーム面積を持つものしか無
い。したがって、上記特開平8−51074号公報およ
び特開平8−201846号公報で提案されているよう
に、小面積のレーザービームを基板(ケイ素膜)に対し
て、一定量ずらせながら順次走査することで対応してい
る。 【0013】このとき、順次走査に伴う結晶性の不均一
性が大きな問題となるため、さらに上記特開平8−51
074号公報および特開平8−201846号公報で提
案されているように、パルスレーザービームをその一部
が重なるようにずらして照射する方法や、結晶化する領
域が重複し得る送りピッチで走査する方法が一般的に用
いられている。 【0014】このようなパルスレーザービームをその一
部が重なるようにずらして照射する方法では、対象とな
るケイ素膜の任意の一点において、複数回のレーザー照
射が行われることになり、すなわち複数回の溶融固化過
程を繰り返してケイ素膜が結晶化されることになる。こ
のとき、最終的に形成される結晶性ケイ素膜の結晶性に
最も影響を与えるレーザー照射は、その任意の点に対し
て最初に行われるレーザー照射であり、最初の溶融固化
で形成された結晶性は、その後に同程度のエネルギーの
レーザー照射を繰り返し行い溶融固化させても完全にそ
の情報はリセットされない。すなわち、パルスレーザー
の順次走査による結晶化工程においては、ケイ素膜上の
任意の点において生じる最初の照射による結晶性のばら
つきが、最終的に膜全体の結晶性ばらつきとなって顕在
化する。 【0015】したがって、上記特開平8−51074号
公報および特開平8−201846号公報で開示されて
いる技術では、本発明の目的とする基板全面にわたって
膜質均一性の高い結晶性ケイ素膜を得ることはできな
い。言うまでもなく、結晶性ケイ素膜の結晶性のばらつ
きは、それを活性領域として半導体素子を構成した場
合、その素子特性にそのまま反映され、素子間の特性ば
らつきを生じさせる原因となる。特に、人間の目で実際
に官能評価されるような液晶表示装置用のアクティブマ
トリクス基板などは、素子特性の不均一性が表示(コン
トラスト)むらとなって現れ、非常に高い素子特性の均
一性が要求される。したがって、その活性領域を形成す
るケイ素膜は、微妙な膜質のばらつきも許されないほど
の非常に厳密な均一性が要求される。 【0016】また、レーザー照射による溶融固化過程で
結晶化された結晶性ケイ素膜は、その結晶化の機構上、
比較的大きな表面ラフネスが生じる。すなわち、非晶質
ケイ素膜は、レーザーのエネルギーにより、その融点1
414℃以上まで瞬時に加熱され、数十nsec.程度
の冷却時間にて室温付近まで冷却され固化される。この
際、あまりにも固化速度が速いので、ケイ素膜は過冷却
状態となり、一瞬にして固化される結果、一般的に結晶
粒径は100〜200nm程度と非常に小さくなると共
に、結晶粒がぶつかり合った点、すなわち結晶粒界は山
状に盛り上がる。この現象は、特に3つの結晶粒がぶつ
かり合った三極点で顕著となる。図8に、実際に強光照
射により結晶化された結晶性ケイ素膜の表面状態の原子
間力顕微鏡(AFM)像を描写したスケッチを示す。図
8において、X−Y方向のフルスケールは1μmであ
り、Z方向のフルスケールは50nmである。 【0017】この表面ラフネスの大きさは結晶粒径に依
存し、一般に結晶粒径が大きくなれば、局所的な表面ラ
フネスも大きくなる。すなわち、ケイ素膜の結晶性が不
均一であると、局所的な表面ラフネスもまた不均一とな
る。実際には上述のようにパルスレーザーの順次走査に
より結晶化された結晶性ケイ素膜では、基板内での膜質
(結晶性)ばらつきが生じているため、ケイ素膜の表面
ラフネスもその影響を受けて不均一となっている。上記
の液晶表示装置用のアクティブマトリクス基板において
は、一般的に液晶容量と並列に補助容量が設けられてい
る。画素TFTのチャネル部と共にその補助容量成分の
電極として、上記結晶性ケイ素膜を用いた場合、その表
面ラフネスによる表面積率の変化のため、容量の大きさ
は設計値からずれることになり、上記TFT素子間の特
性ばらつきに加えて、表示むらやフリッカーなどの表示
不良を引き起こす原因となる。 【0018】本発明は、上述の問題点を解決し、パルス
レーザー走査照射により溶融固化過程で結晶化された結
晶性ケイ素膜において、基板全面にわたって高い膜質均
一性を持ち、かつ表面ラフネスの小さい半導体薄膜、そ
れを用いた半導体装置およびその製造方法を確立するこ
とを目的とする。 【0019】 【課題を解決するための手段】本発明は、高品質で且つ
基板全面にわたって高い膜質均一性を持ち、かつ表面ラ
フネスのない結晶性ケイ素膜を実現するものである。さ
らに、この結晶性ケイ素膜を薄膜半導体素子の素子材に
用いることにより、複数の半導体素子を有するアクティ
ブマトリクス基板などの半導体装置において、低コスト
化が図れる簡便なプロセスにて、均一性が良好な半導体
装置を実現できる。具体的には、本発明は以下の特徴を
有する。 【0020】(1)絶縁表面を有する基板上に構成され
た結晶性を有する半導体薄膜であって、該半導体薄膜
は、前記基板上に形成されたケイ素膜にパルスレーザー
光を順次走査照射して結晶化された結晶性ケイ素膜であ
り、該結晶性ケイ素膜はパルスレーザー光の走査方向に
おけるビーム強度プロファイルの走査進行方向側での立
ち上がり領域の幅(R)以下の値に、レーザー光の順次
走査間隔(P)が設定されたパルスレーザー光により結
晶化されたことを特徴とする。 【0021】(2)前記立ち上がり領域の幅(R)はケ
イ素膜を結晶化する強度範囲であることを特徴とする。 【0022】(3)前記レーザー光の走査方向における
ビーム強度プロファイルは概略台形状となるようなレー
ザー光であることを特徴とする。 【0023】ここで、パルスレーザー光は、波長400
nm以下のエキシマレーザー光であることが好ましい。 【0024】(4)前記パルスレーザー光は、そのビー
ム形状が照射面(ケイ素膜表面)において長尺形状とな
るように設計されており、該ビーム形状の長尺方向に対
して垂直方向に順次走査することにより、結晶化された
ことを特徴とする。 【0025】(5)絶縁表面を有する基板上に構成され
た複数の薄膜トランジスタを有する半導体装置におい
て、前記基板上に形成されたケイ素薄膜を、レーザー光
の順次走査間隔(P)がパルスレーザー光の走査方向に
おけるビーム強度プロファイルの進行方向側での立ち上
がり領域の幅(R)以下の値に設定されたパルスレーザ
ー光により結晶し、該結晶性ケイ素膜に複数の薄膜トラ
ンジスタの活性領域が構成されていることを特徴とす
る。 【0026】ここで、前記複数の薄膜トランジスタは、
画素電極を有するアクティブマトリクス基板にて、各画
素電極に接続されてなる画素スイッチング用の薄膜とい
うに用いるのが好適である。 【0027】また、前記複数の薄膜トランジスタは、同
一基板上にアクティブマトリクス部とドライバー回路と
が同時形成されたドライバモノリシック型アクティブマ
トリクス基板にて、ドライバー回路を構成する薄膜トラ
ンジスタに用いるのが好適である。 【0028】(6)絶縁表面を有する基板上に、複数の
画素電極と該各画素電極を駆動する薄膜トランジスタを
それぞれ備え、各薄膜トランジスタには該画素電極によ
る液晶容量と並列に他の容量成分が接続されてなる半導
体装置において、前記基板上のケイ素薄膜を、レーザー
光の順次走査間隔(P)がパルスレーザー光の走査方向
におけるビーム強度プロファイルの進行方向側での立ち
上がり領域の幅(R)以下の値に設定されたパルスレー
ザー光により結晶し、該結晶性ケイ素膜に薄膜トランジ
スタのチャネル領域と、その薄膜トランジスタに接続さ
れた該容量成分の一方の電極とが構成されたことを特徴
とする。 【0029】(7)絶縁表面を有する基板上に非晶質ケ
イ素膜を形成する工程と、該非晶質ケイ素膜に対して、
パルスレーザー光を順次走査照射し結晶化する際、パル
スレーザー光の順次走査間隔(P)を、レーザー光の走
査方向におけるビーム強度プロファイルの走査進行方向
側での立ち上がり領域の幅(R)以下(P<R)の値に
設定し、レーザー光の照射を行う工程と、前記工程にて
得られたケイ素膜を、複数の薄膜トランジスタの素子領
域にパターニング形成し、薄膜トランジスタを作製する
工程と、を有することを特徴とする。 【0030】(8)絶縁表面を有する基板上に非晶質ケ
イ素膜を形成し、加熱することにより固相状態において
結晶化させる工程と、該ケイ素膜に対して、パルスレー
ザー光を順次走査照射し再結晶化する際、パルスレーザ
ー光の順次走査間隔(P)を、レーザー光の走査方向に
おけるビーム強度プロファイルにおいて、該ケイ素膜が
再結晶化する強度範囲における、走査進行方向側での立
ち上がり領域の幅(R)以下(P<R)の値に設定し、
レーザー光の照射を行う工程と、前記工程にて得られた
ケイ素膜を、複数の薄膜トランジスタの素子領域となる
ようにパターニング形成し、薄膜トランジスタを作製す
る工程と、を有することを特徴とする。 【0031】(9)レーザー光の順次走査間隔(P)の
設定を、レーザー光の走査前に非晶質ケイ素膜にレーザ
ー光照射を行い、レーザー走査方向におけるケイ素膜が
結晶化される領域の長さと、レーザー光のビームプロフ
ァイルとから上記立ち上がり領域の幅(R)を決定し、
該立ち上がり領域の幅(R)以下に順次走査間隔(P)
を設定することを特徴とする。 【0032】前記非晶質ケイ素膜を加熱することにより
固相状態において結晶化させる工程は、非晶質ケイ素膜
に、その結晶化を助長する触媒元素を導入した後に行わ
れることが好ましい。 【0033】また、前記非晶質ケイ素膜を加熱すること
により固相状態において結晶化させる工程は、該非晶質
ケイ素膜に、その結晶化を助長する触媒元素を選択的に
導入し、加熱処理により、該触媒元素が選択的に導入さ
れた領域から、その周辺部へと横方向に結晶成長させる
ことにより行われ、前記ケイ素膜を複数の薄膜トランジ
スタの素子領域となるようにパターニング形成する工程
は、前記触媒元素が選択的に導入された領域から、その
周辺部へと横方向に結晶成長させた領域のケイ素膜を用
いて、少なくとも素子領域内のチャネル領域が形成され
るように行うことが好ましい。 【0034】前記触媒元素として、Ni元素を用いるこ
とが好ましい。 【0035】本発明者らは、パルスレーザー順次走査に
より結晶化された高品質結晶性ケイ素膜において、残る
課題である高品質で基板全面にわたって高い膜質均一性
の向上が図れないか、かつ表面ラフネスの低減を図れな
いか、そして液晶表示装置において、そのTFT活性領
域の結晶化時のレーザー光走査照射に起因する表示不良
を何とかなくせないかと、日夜実験に明け暮れた。その
結果、ケイ素膜の結晶化工程において、ケイ素膜の任意
の点において最初に照射されるレーザーパルスのエネル
ギー分布が、ケイ素膜の膜質(結晶性)をばらつかせる
一因であることを突き止め、上記方法により解決できる
ことを見出した。 【0036】本発明の概要は、絶縁基板上に構成され、
パルスレーザー光の順次走査照射により結晶化された結
晶性を有するケイ素膜において、パルスレーザー光の走
査方向におけるビーム強度プロファイルにおいて、ケイ
素膜が結晶化する強度範囲における、走査進行方向側で
の立ち上がり領域の幅(R)以下の値に、レーザー光の
順次走査間隔(P)を設定し、結晶化工程を行うもので
ある。このように構成することで、ケイ素膜の任意の一
点では、どの点を取って見ても、まず、弱い強度のレー
ザーエネルギーにより溶融、結晶化され、引き続き、次
のより強い強度のレーザーエネルギーにより再結晶化さ
れることになる。すなわち、ケイ素膜の任意の一点に当
たる最初のレーザーエネルギーの強度分布をできる限り
小さく抑え、さらに2回目以降の照射でより強いエネル
ギーのレーザー光を照射して、そのばらつきをより低減
する訳である。 【0037】この結果、上記特開平8−51074号公
報および特開平8−201846号公報におけるレーザ
ー光をずらして照射する際の問題点が解決される。そし
て、実際にこのようにして得られた結晶性ケイ素膜の膜
質をラマン分光法により評価したところ、従来膜に比べ
て優れた膜質均一性を有していることがわかった。 【0038】具体的に、特開平8−51074号公報お
よび特開平8−201846号公報と比較して、本発明
の概略を説明する。特開平8−51074号公報では、
レーザー走査方向に対して先行する領域に、対象となる
ケイ素膜の結晶化に必要なエネルギーよりも小さいエネ
ルギー強度分布部分を持たせていることを開示してい
る。しかし、ケイ素膜の結晶化に必要とするエネルギー
より小さいエネルギー分布の幅と、レーザーパルスの走
査ピッチの関係については、結晶化が重複し得る範囲内
としか記載がない。また、結晶化に必要なエネルギーよ
りもより小さなエネルギーと述べられており、本発明と
は着眼点が根本的に異なっている。 【0039】すなわち、特開平8−51074号公報で
は、まず小さいエネルギーでレーザー照射され、非晶質
ケイ素状態のまま変化しない領域を作り、次に来る高エ
ネルギーのレーザー照射により結晶化することで均一性
の向上を図ろうとしているが、実際のレーザーパルスの
照射時間は数十ナノ秒という超短時間であり、溶融しな
い限り(即ち、結晶化しない限り)は非晶質ケイ素膜に
大きな影響を与えない。したがって、非晶質ケイ素膜に
結晶化しない程度の低エネルギーにてレーザー照射を行
うことは、別段特別な意味合いを持たず、特開平8−5
1074号公報の技術的なメリットは、あくまでも一般
的に行われている結晶化領域を重複させ、繰り返しレー
ザー照射を行うようにした順次走査にある。 【0040】特開平8−201846号公報は、対象の
ケイ素膜に対してパルスレーザービームのエッジ部分を
必ず照射するものである。一見、本発明に近いものに見
られるが、相違点を明確にすることで本発明のポイント
が明瞭となるため、図7を用いて説明を行う。図7にお
いて(A)はレーザービームの走査方向701における
強度プロファイル700を示し、(B)はレーザービー
ムが照射された際のケイ素膜の断面図を示す。一般に言
われるプロファイルの幅とは、プロファイル700にお
いて、最大強度値の半分の強度でのビーム幅(すなわ
ち、半値全幅)702を示すものである。特開平8−2
01846号公報でいうビームのエッジ(立ち上がり)
部分とは、一般的にはビームの立ち上がりの始点から最
大強度までの幅(第1エッジ幅)703で示される領域
である。または、最大強度から、最大強度の半分の強度
までの幅(第2エッジ幅)704で表される領域とな
る。すなわち、特開平8−201846号公報では、パ
ルスレーザーの強度プロファイル700の走査方向70
1における順次走査で、第1エッジ幅703あるいは第
2エッジ幅704以下の走査ピッチにより行うことを意
味している。 【0041】しかしながら、図7(A)の強度プロファ
イル700において、対象となるケイ素膜の溶融閾値が
705であるとすると、溶融閾値705におけるビーム
幅(溶融幅)706が実際に結晶化に寄与する範囲であ
り、結晶化されたケイ素膜の領域幅は図7(B)におい
てビーム幅(溶融幅)706と同一の溶融幅711とな
る。ここで、712は結晶化されたケイ素膜、713は
非晶質ケイ素膜を示している。また、このときのパルス
レーザービームの溶融閾値705に基づくビーム幅(溶
融幅)706によるケイ素膜の溶融幅711は、設定さ
れるレーザー強度707や、対象となるケイ素膜の膜質
や膜厚、さらに下地膜、被覆膜の材質(熱容量)等によ
り大きく変化する。 【0042】以上のようなプロファイルのレーザービー
ムで特開平8−201846号公報のように、例えば第
1エッジ幅703あるいは第2エッジ幅704で示され
る走査ピッチで、走査方向701の方向へレーザービー
ム700を走査すると、走査方向701側の非晶質ケイ
素膜713の一部は、プロファイル700のピーク強度
領域で示されるビーム幅(最大強度幅)708により結
晶化されることになる。このピーク強度領域で結晶化さ
れたケイ素膜は、引き続き行われるレーザー照射によ
り、これ以上の大きなエネルギーが加わることはなく、
その結晶性が保たれ、エッジ部分で結晶化された結晶性
と大きく異なり、これが基板内における膜質の不均一性
の原因となる。すなわち、特開平8−201846号公
報でも、非晶質ケイ素膜に小さいエネルギーでレーザー
照射することで、非晶質ケイ素状態のままでも微小な核
などができ、後の結晶化に影響を及ぼすであろうという
観点に立って考えられているが、実際には上述したよう
に溶融しない限りは非晶質ケイ素膜に大きな状態変化は
生じない。したがって、レーザービーム700の第1エ
ッジ幅703あるいは第2エッジ幅704をケイ素膜に
照射するのでは無く、エッジ部により結晶化する必要が
ある。このためには、溶融閾値705におけるビーム幅
(溶融幅)706に対してエッジ領域の幅(立ち上がり
領域の幅)709を設定し、この立ち上がり領域の幅7
09以下の値に走査ピッチを設定してレーザービーム7
00の順次走査を行わなければならない。これが、本発
明のポイントである。 【0043】前記レーザービームの走査方向におけるビ
ーム強度プロファイルとしては、図7に示したような概
略台形状となるようなレーザー光を用いることが望まし
い。このような形状のレーザービームであれば、ケイ素
膜の任意の一点に対して、まずレーザービームの立ち上
がり(エッジ)領域で結晶化された後、より高いエネル
ギーを均一に何回か照射され、立ち上がり領域内の強度
分布に伴う不均一性が緩和されると共に、光源であるレ
ーザー発信器の出力ばらつきに対しても許容度が大きく
なる。 【0044】前記パルスレーザー光としては、該レーザ
ー光の波長が400nm以下であれば、ケイ素膜がその
波長域に対して大きな吸収係数を持つため、そのエネル
ギーを効率的にケイ素膜に与えられ、良好な結晶性ケイ
素膜が得られるとともに、下層のガラス基板などへの熱
的ダメージも非常に小さくて済む。さらに、これら波長
400nm以下のレーザー光の中でも、特に波長308
nmのXeClエキシマレーザー光は、発振出力が高
く、安定性が高いため、そのビームサイズをある程度拡
げることができ、大面積基板のケイ素膜のアニール手段
としては最も適している。 【0045】また、前記パルスレーザー光としては、そ
のビーム形状が照射面において長尺形状となるように設
計されたものを用い、該ビーム形状の長尺方向に対して
垂直方向に順次走査することで、ケイ素膜を結晶化する
ことが望ましい。なぜなら、走査照射においては、走査
方向に対して垂直方向の均一性は比較的良好なため、そ
の方向へとビームサイズを拡げることで、大型基板など
に対して、より均一な処理が可能となり、工程の処理効
率も高くなるからである。 【0046】このように、本発明の結晶性ケイ素薄膜
は、基板全面にわたって優れた膜質均一性を有してお
り、絶縁表面を有する基板上に構成された複数のTFT
の活性領域など、特に特性均一性が要求される場合に有
効である。最たる例が液晶表示装置用アクティブマトリ
クス基板であり、実際に人間の目で判断される分野であ
るため、その画素TFTにおいては非常に高い素子特性
均一性が要求される。本発明を液晶表示装置用アクティ
ブマトリクス基板の画素TFTに用いることで、完全に
レーザー光走査起因によるコントラストむらなどの表示
不良を無くすことができ、非常に高表示品位の液晶表示
装置が実現できるようになる。 【0047】また、マトリクス状に配列された画素TF
Tに加え、この画素TFTを駆動するドライバー回路を
同一基板上に有するドライバモノリシック型のアクティ
ブマトリクス半導体装置においては、画素TFTに加
え、そのドライバー回路を構成する複数のTFTにおい
ても、特にシフトレジスタ回路などで非常に高い特性均
一性が要求される。これらのTFT特性がばらつくと、
ライン毎の駆動波形が異なってしまい、この場合も画面
上に縞状表示むらと現れる。前述のように人間の目は非
常にシビアであり、微妙な表示むらも判別できる能力が
ある。本発明をこれらTFTにも適用することで、ドラ
イバー回路を構成する複数のTFTのチャネル領域は、
レーザー走査に起因する結晶性ばらつきにかかわらず、
全て同様な状態の結晶性を有するため、TFT素子全体
にわたって優れた特性均一性が得られる。その結果、画
素TFTを駆動するドライバー回路特性が安定し、液晶
表示装置においてドライバー回路特性のばらつきに起因
する表示むらなどの不良を低減することができる。 【0048】さて、本発明による結晶性ケイ素膜は、基
板全面にわたって良好な膜質均一性を有するため、レー
ザー結晶化によるケイ素膜の表面ラフネスの局所的ばら
つきもまた小さく抑えることができる。液晶表示用のア
クティブマトリクス基板においては、画素用TFTの活
性領域と同一層で、液晶画素容量と並列に接続された補
助容量(Cs)の一方の電極部を構成し、ゲート絶縁膜
で容量を形成する方法が多く用いられている。すなわ
ち、ゲートパルス信号がオフされた際に発生する画素電
極部での電圧降下現象を緩和するため、液晶画素容量と
並列に補助容量(Cs)を設けているのであるが、この
補助容量(Cs)の画面内でのばらつきは、画面上にフ
リッカーなどの表示むらを引き起こす原因となる。従来
の強光照射により得られる結晶性ケイ素膜を用い補助容
量(Cs)の電極を作製した場合には、その表面ラフネ
スが局所的にばらつき、その結果、補助容量(Cs)の
容量値がばらつき、良好な表示品位の液晶表示装置を得
ることは難しかった。それに対して、本発明を用いた場
合には、ケイ素膜の表面ラフネスが低減されるため、C
s容量のばらつきを抑えることができ、表示むらの無い
高表示品位の液晶表示装置が得られる。 【0049】本発明の半導体装置の製造方法としては、
基板上に非晶質ケイ素膜を形成した後、該ケイ素膜に対
して、パルスレーザー光を順次走査照射し結晶化する
際、パルスレーザー光の順次走査間隔(P)を、該レー
ザー光の走査方向におけるビーム強度プロファイルにお
いて、ケイ素膜が溶融し結晶化し得る強度範囲におけ
る、走査進行方向側での立ち上がり領域の幅(R)以下
(P<R)の値となるように、レーザー光を順次走査
し、ケイ素膜を結晶化する方法である。そして、得られ
たケイ素膜を、複数のTFTの素子領域となるようにパ
ターニング形成し、TFTを作製する。このような製造
方法を用いることで、基板全面にわたって素子間均一性
の良好な高性能TFTが、特に簡便な方法にて得られ
る。 【0050】ここで、上記立ち上がり領域の幅(R)
は、上述したように、実際に設定されるレーザーエネル
ギー強度や、対象となるケイ素膜の膜質や膜厚、さらに
下地膜、被覆膜により変動する。したがって、本発明の
効果を最大限に引き出すには、まず実際に照射を行うレ
ーザー強度で対象となる非晶質ケイ素膜に一回だけ照射
を行い、そのときに溶融(結晶化)された幅(結晶化さ
れると膜色が異なり確認できる)を測定すると共に、プ
ロファイラーなどの測定機器を用い、レーザー光のビー
ムプロファイルを調べ、両者から上記立ち上がり領域の
幅(R)を算出し、この立ち上がり領域の幅(R)以下
に順次走査間隔(P)を設定することが望ましい。この
ようにして一度設定を行うと、2回目以降、条件を変え
ずに処理を続ける場合などは特に上記確認をする必要は
ない。 【0051】レーザー照射に対するスタート膜として
は、上述の非晶質ケイ素膜以外に、工程数は増えるが、
固相結晶化した結晶性ケイ素膜を用いることも有効な手
段である。非晶質ケイ素膜を加熱処理により固相結晶化
した結晶性ケイ素膜は、結晶性が悪く、そのままではT
FTのチャネル領域としては不適であるが、均一性が良
好なため、レーザー結晶化時の種結晶を作っておくとい
う意味では有効である。結晶性ケイ素膜にレーザー光を
照射した場合には、その結晶情報をある程度残した状態
で再結晶化される。固相結晶化による結晶性ケイ素は、
良好な均一性を有しているため、レーザー照射による再
結晶化後も、その均一性がある程度反映される。よっ
て、本発明における半導体装置の製造方法において、固
相結晶化による結晶性ケイ素膜に対して、レーザーを順
次走査し、再結晶化することで、本発明の目的とする素
子特性の均一性をさらに向上できる。 【0052】この固相結晶化工程としては、非晶質ケイ
素膜に、その結晶化を助長する触媒元素を導入した後、
行われることが望ましい。この方法により、加熱温度の
低温化および処理時間の短縮、そして結晶性の向上が図
れる。具体的には、非晶質ケイ素膜の表面にニッケルや
パラジウム等の金属元素を微量に導入させ、しかる後に
加熱することで、550℃、4時間程度の処理時間で結
晶化が終了する。これに対し、通常の触媒元素を用いな
い固相結晶化には、600℃以上で数十時間にわたる熱
処理が必要である。また、触媒元素により結晶化した結
晶性ケイ素膜は、通常の固相成長法で結晶化した結晶性
ケイ素膜の一つの粒内が双晶構造であるのに対して、そ
の粒内は何本もの柱状結晶ネットワークで構成されてお
り、それぞれの柱状結晶内部はほぼ単結晶状態となって
いる。 【0053】この触媒元素により結晶化された結晶性ケ
イ素膜は、レーザー照射による再結晶化工程と非常に相
性が良い。レーザー照射による再結晶化工程では、最初
の結晶性がある程度反映され、通常の固相結晶化による
結晶性ケイ素膜では、双晶構造を反映して、結晶欠陥の
多い結晶性ケイ素膜となる。これに対して、触媒元素に
よる固相結晶化ケイ素膜の場合は、レーザー照射により
再結晶化によって、それぞれの柱状結晶が結合し、広範
囲にわたって非常に結晶性が良好な結晶性ケイ素膜が得
られる。 【0054】さらに、非晶質ケイ素膜の一部に選択的に
触媒元素を導入し加熱することで、まず選択的に触媒元
素が導入された領域のみが結晶化し、その後、その導入
領域から横方向(基板と平行な方向)に結晶成長を行わ
せることができる。この横方向結晶成長領域の内部で
は、成長方向がほぼ一方向に揃った柱状結晶がひしめき
合っており、触媒元素が直接導入されランダムに結晶核
の発生が起こった領域に比べて、結晶性が良好な領域と
なっている。よって、この横方向結晶成長領域の結晶性
ケイ素膜をTFTのチャネル領域に用いることにより、
より半導体装置の高性能化が行える。このとき、ケイ素
膜における横方向への結晶成長方向と、TFTにおける
キャリアの移動方向とが、概略平行となるように構成す
れば、原理的にはキャリアの移動方向に結晶粒界が存在
せず、キャリアの散乱確立が減少するため、より高移動
度なTFTを実現できる。 【0055】本発明に利用できる触媒元素の種類として
は、Ni、Co、Pd、Pt、Cu、Ag、Au、I
n、Sn、Al、Sbを利用することができる。これら
から選ばれた一種または複数種類の元素であれば、微量
で結晶化助長の効果があり、それらの中でも、特にNi
を用いた場合に最も顕著な効果を得ることができる。こ
の理由については、次のようなモデルを考えている。触
媒元素は単独では作用せず、ケイ素膜と結合しシリサイ
ド化することで結晶成長に作用する。そのときの結晶構
造が、非晶質ケイ素膜結晶化時に一種の鋳型のように作
用し、非晶質ケイ素膜の結晶化を促すといったモデルで
ある。Niは2つのSiとNiSi2のシリサイドを形
成する。NiSi2は螢石型の結晶構造を示し、その結
晶構造は、単結晶ケイ素のダイヤモンド構造と非常に類
似したものである。しかも、NiSi2はその格子定数
が5.406Åであり、結晶シリコンのダイヤモンド構
造での格子定数5.430Åに非常に近い値をもつ。よ
って、NiSi2は、非晶質ケイ素膜を結晶化させるた
めの鋳型としては最適のものであり、本発明における触
媒元素としては、特にNiを用いるのが最も望ましい。 【0056】 【発明の実施の形態】 (実施例1)本発明を用いた第1の実施例について説明
する。本実施例では、本発明を利用し、ガラス基板上に
高品質な結晶性ケイ素膜を作製する際の工程において、
説明を行う。 【0057】以下において、図1に本実施例の概要を示
し、図1(A)が本実施例で使用するレーザービームの
走査方向における強度プロファイル、図1(B)が基板
側面から見た際の断面図、図1(C)が基板上方より見
た平面図である。 【0058】まず、図1(B)に示すように、ガラス基
板101上に例えばスパッタリング法によって厚さ30
0nm程度の酸化ケイ素からなる下地膜102を形成す
る。この酸化ケイ素膜は、ガラス基板からの不純物の拡
散を防ぐために設けられる。次に、減圧CVD法やプラ
ズマCVD法などによって、厚さ20〜100nm、例
えば30nmの非晶質ケイ素(a−Si)膜103を成
膜する。プラズマCVD法により前記a−Si膜103
を成膜した場合には、その膜中に多量の水素を含有し、
後のレーザー照射時の膜剥がれの原因となるため、ここ
で450℃程度の温度で数時間熱処理を行い、膜中の水
素を放出しておく必要がある。 【0059】次に、レーザー光107を走査し、a−S
i膜103の結晶化を行う。このときのレーザー光とし
ては、XeClエキシマレーザー(波長308nm、パ
ルス幅40nsec)を用いた。レーザー光107の照
射条件は、照射時に基板を200〜500℃、例えば4
00℃に加熱し、エネルギー密度200〜350mJ/
cm2、例えば300mJ/cm2とした。レーザー光1
07は、基板表面におけるビームサイズが150mm×
1mmの長尺矩形状となるように、ホモジナイザーによ
って成型されており、そのビーム形状の長尺方向に対し
て垂直方向、即ち短辺方向に順次走査される。 【0060】まず、ガラス基板101上のa−Si膜1
03に一回のレーザー光照射を行う。図1(A)の走査
方向130に対して台形状の強度プロファイル131を
持つレーザー光により、a−Si膜103は結晶化さ
れ、結晶性ケイ素膜103aとなる。このとき、図1
(A)において、a−Si膜103の溶融閾値の強度が
ライン132であるとすると、その強度値でのビーム幅
が実際に結晶化に寄与する範囲であり、結晶化されたケ
イ素膜103aの幅は、結晶化幅133となる。このと
きの走査方向130に対するa−Si膜103の結晶化
幅133を実際に測定する。本実施例において結晶化幅
133が0.85mmであった。この状態を基板上方よ
り見ると、正確な実際の値は異なるが、図1(C)のよ
うに、長尺矩形状のビームサイズを反映してa−Si膜
が結晶化され、結晶性ケイ素膜103aとなっている。 【0061】ここで、レーザー光の強度プロファイル1
31は、事前にプロファイラーなどの測定機器により計
測されており、ピークトップにあたるフラット領域の最
大強度幅134が予め決定されている。もし、このよう
な測定装置がない場合には、結晶化が行われる最低のエ
ネルギーまでレーザー光の強度を落とし、そのときに結
晶化されたケイ素膜の幅を調べることで、大体のフラッ
ト領域の最大強度幅134を知ることができる。すなわ
ち、このようなエネルギーにおいては、ケイ素膜の結晶
化幅133とビームプロファイルトップのフラット領域
の最大強度幅134がほぼ同一となるからである。台形
状の強度プロファイル131は走査方向130に対して
対称な形状のものを用いる。 【0062】そして、本発明のポイントとなるレーザー
強度プロファイル131における結晶化閾値強度以上に
おける立ち上がり領域の幅(R)135を算出する。す
なわち、a−Si膜103の結晶化幅133から、レー
ザー強度プロファイルピークトップにあたるフラット領
域の最大強度幅134を引き、さらにその値を2で割っ
て得られる値である。本実施例では、ピークフラット領
域の最大強度幅134が0.7mmであったので、結晶
化閾値強度以上における立ち上がり領域の幅(R)13
5の値は0.075mmとなる。 【0063】次に、実際にレーザー光を走査照射し、目
的とする結晶性ケイ素膜を形成するのであるが、このと
きのパルスレーザーの走査間隔(P)136を、結晶化
閾値強度以上における立ち上がり領域の幅(R)135
の値0.075mm以下となるように設定する。本実施
例では、走査間隔(P)136を0.05mmに設定し
た。 【0064】次に、図1に走査方向130で示す方向に
レーザー光を順次走査し、a−Si膜103を順次結晶
化していく。このようにすることで、ケイ素膜の任意の
1点について見れば、立ち上がり領域の幅(R)135
の範囲内の強度分布を有するレーザー光がまず照射さ
れ、2回目以降により大きなエネルギーを有するレーザ
ー光が照射が20回程度照射されることになる。すなわ
ち、最初に結晶化される段階で結晶性の大きな分布が生
じず、さらにより高いエネルギーのレーザー照射により
全体的に結晶性の向上が図れるため、その結果、得られ
た結晶性ケイ素膜は、優れた膜質均一性を有するものと
なる。実際に、ラマン分光法にて結晶Siのフォノンピ
ークを任意に基板内100点測定し、その均一性を評価
した結果、そのピーク半値全幅は4.6〜4.8cm-1
の範囲内であり、非常に良好な均一性を示した。これに
対し、従来の膜では、同様の測定にてピーク半値全幅は
4.6〜5.1cm-1程度を示す。 【0065】本実施例では、事前にレーザー強度プロフ
ァイルにおける結晶化閾値強度以上における立ち上がり
領域の幅(R)135を測定し、その値を目安にしてレ
ーザー走査間隔(P)136を設定する。しかしなが
ら、この立ち上がり領域の幅(R)135は、用いられ
るレーザー強度や、対象となるケイ素膜の膜質や膜厚に
より大きく変化する。したがって、レーザー強度やケイ
素膜の膜質や膜厚などの条件変更を行わない限りは、立
ち上がり領域の幅(R)135の値として、一度設定し
た値を用いて連続処理を行ってもよいが、条件変更した
場合には、立ち上がり領域の幅(R)135を測定し直
し、走査間隔(P)136を再設定する必要がある。 【0066】(実施例2)本発明を用いた第2の実施例
について説明する。本実施例では、本発明を利用し、ガ
ラス基板上に液晶表示装置用のアクティブマトリクス基
板を作製する際の工程について、説明を行う。このアク
ティブマトリクス基板においては、各画素電極をスイッ
チングするための素子としてN型TFTが形成されてい
る。 【0067】実際のアクティブマトリクス基板では数十
万個以上の画素電極とTFTが配列しているが、本実施
例では、説明の簡略上、任意の画素TFT一つに注目し
て説明を行う。以下において、図2に示すのが、本実施
例のアクティブマトリクス基板の任意の画素TFTの作
製工程を示す断面図であり、(A)→(E)の順にした
がって作製工程が順次進行する。そして、図2(E)に
示すのが、画素TFT221の完成図である。 【0068】まず、図2(A)に示すように、ガラス基
板201上に例えばスパッタリング法によって厚さ30
0nm程度の酸化ケイ素からなる下地膜202を形成す
る。この酸化ケイ素膜は、ガラス基板からの不純物の拡
散を防ぐために設けられる。次に、減圧CVD法やプラ
ズマCVD法などによって、厚さ20〜100nm、例
えば30nmの非晶質ケイ素(a−Si)膜203を成
膜する。プラズマCVD法により前記a−Si膜203
を成膜した場合には、その膜中に多量の水素を含有し、
後のレーザー照射時の膜剥がれの原因となるため、ここ
で450℃程度の温度で数時間熱処理を行い、膜中の水
素を放出しておく必要がある。 【0069】次に、図2(B)に示すように、第1実施
例で述べた方法と同様の方法を用い、a−Si膜203
にXeClエキシマレーザー(波長308nm、パルス
幅40nsec)光207を順次走査照射し、a−Si
膜203の結晶化を行う。この工程により、ケイ素膜は
溶融・固化され、基板全面にわたって膜質均一性の良好
な結晶性ケイ素膜203aになる。 【0070】次に、前記結晶性ケイ素膜203aの画素
TFTを形成する部分を残し、その他の部分を除去する
ことで、図2(C)に示すような素子間分離を行って、
後にTFTの活性領域(ソース領域、ドレイン領域、チ
ャネル領域)を構成する島状のケイ素膜208を形成す
る。 【0071】引き続き、図2(D)に示すように、上記
の活性領域となる島状のケイ素膜208を覆うように厚
さ20〜150nm、ここでは100nmの酸化ケイ素
膜をゲート絶縁膜209として成膜する。酸化ケイ素膜
の形成には、ここではTEOS(Tetra Etho
xy Ortho Silicate)を原料とし、酸
素とともに基板温度150〜600℃、好ましくは30
0〜450℃で、RFプラズマCVD法で分解・堆積し
た。あるいはTEOSを原料としてオゾンガスとともに
減圧CVD法もしくは常圧CVD法によって、基板温度
を350〜600℃、好ましくは400〜550℃とし
て形成してもよい。 【0072】引き続いて、スパッタリング法によって、
厚さ300〜600nm、例えば400nmのアルミニ
ウムを成膜する。そして、アルミニウム膜をパターニン
グして、ゲート電極210を形成する。ゲート電極21
0は、同層で形成されるゲートバスラインとつながって
おり、これよりゲート信号が入力される。さらに、この
アルミニウムの電極の表面を陽極酸化して、表面に酸化
物層211を形成する。この状態が図2(D)に相当す
る。陽極酸化は、酒石酸が1〜5%含まれたエチレング
リコール溶液中で行い、最初一定電流で220Vまで電
圧を上げ、その状態で1時間保持して終了させる。この
ようにして得られた酸化物層211の厚さは200nm
である。なお、この酸化物層211は、後のイオンドー
ピング工程において、オフセットゲート領域を形成する
厚さとなるので、オフセットゲート領域の長さを上記陽
極酸化工程で決めることができる。オフセットゲート領
域は、TFTオフ動作時のリーク電流を低減する目的で
設けられる。 【0073】次に、図2(D)に示すように、イオンド
ーピング法によって、ゲート電極210とその周囲の酸
化物層211をマスクとして活性領域に不純物イオン
(リン)212を注入する。ドーピングガスとして、フ
ォスフィン(PH3)を用い、加速電圧を60〜90k
V、例えば80kV、ドーズ量を1×1015〜8×10
15cm-2、例えば2×1015cm-2とする。この工程に
より、不純物が注入された領域は後にTFTのソース領
域214、ドレイン領域215となり、ゲート電極21
0およびその周囲の酸化物層211にマスクされ不純物
が注入されない領域は、後にTFTのチャネル領域21
3を形成する。 【0074】その後、レーザー光の照射によってアニー
ルを行い、イオン注入した不純物の活性化を行うと同時
に、上記の不純物導入工程で結晶性が劣化した部分の結
晶性を改善させる。この際、使用するレーザーとしては
XeClエキシマレーザー(波長308nm、パルス幅
40nsec)を用い、エネルギー密度150〜400
mJ/cm2、好ましくは200〜250mJ/cm2
照射を行った。こうして形成されたN型不純物イオン
(リン)を注入したソース領域214、ドレイン領域2
15のシート抵抗は、200〜800Ω/□であった。 【0075】そして、図2(E)に示すように、厚さ6
00nm程度の酸化ケイ素膜を層間絶縁膜216として
形成する。この酸化ケイ素膜は、TEOSを原料とし
て、これと酸素とのプラズマCVD法、もしくはオゾン
との減圧CVD法あるいは常圧CVD法によって形成す
れば、段差被覆性に優れた良好な層間絶縁膜が得られ
る。 【0076】次に、層間絶縁膜216にコンタクトホー
ルを形成して、ソース電極217と画素電極220を形
成する。ソース電極217は、金属材料、例えば、窒化
チタンとアルミニウムの二層膜によって形成する。窒化
チタン膜は、アルミニウムが半導体層に拡散するのを防
止する目的のバリア膜として設けられる。また、ソース
電極217と同層でソースバスラインが形成され、該バ
スラインを介してソース電極217に映像信号が入力さ
れる。画素電極220はITOなど透明導電膜により形
成される。 【0077】そして最後に、1気圧の水素雰囲気で35
0℃、1時間程度のアニールを行い、図2(E)に示す
N型の画素TFT221を完成させる。このアニール処
理により、画素TFT221の活性領域/ゲート絶縁膜
の界面へ水素原子を供給し、TFT特性を劣化させる不
対結合手を低減する効果がある。なお、さらに画素TF
T221を保護する目的で、必要な箇所のみSiH4
NH3を原料ガスとしたプラズマCVD法により形成さ
れた窒化ケイ素膜でカバーしてもよい。 【0078】以上の実施例にしたがって作製した各TF
Tは、全パネルにおいて、電界効果移動度で60〜80
cm2/Vs、閾値電圧1.5〜2Vという良好な特性
を示した。また、パネル内のTFTの均一性は電界効果
移動度で±8%程度、閾値電圧で±0.2V程度と非常
に良好であった。その結果、本実施例にて作製したアク
ティブマトリクス基板を用い、液晶表示パネルを作製
し、全面表示を行った結果、TFT特性の不均一性に起
因する表示むらは大きく低減され、高表示品位の液晶表
示装置が実現できた。 【0079】(実施例3)本発明を用いた第3の実施例
について説明する。本実施例でも、本発明を利用し、ガ
ラス基板上に液晶表示装置用のアクティブマトリクス基
板を作製する際の工程について、説明を行う。このアク
ティブマトリクス基板においては、各画素電極をスイッ
チングするための素子としてN型TFTが形成され、そ
のドレイン領域側には画素液晶容量と並列に補助容量C
sが設けられている。 【0080】図3は、本実施例で説明するアクティブマ
トリクス基板において、任意の一画素部分の構成を示す
平面図である。図4は、図3のA−A'で切った断面図
であり、(A)→(E)の順にしたがって工程が順次進
行する。図3および図4(E)が本実施例にて作製した
画素TFTおよびその補助容量(Cs)部の完成図であ
り、画素スイッチング用のN型の画素TFT321、補
助容量(Cs)324を示す。 【0081】まず、図4(A)に示すように、ガラス基
板301上にプラズマCVD法によって厚さ300nm
程度の酸化ケイ素膜からなる下地膜302を形成する。
そして、この下地膜302上に、減圧CVD法あるいは
プラズマCVD法によって、厚さ30nm程度の真性
(I型)の非晶質ケイ素膜(a−Si膜)303を成膜
する。プラズマCVD法により前記a−Si膜303を
成膜した場合には、その膜中に多量の水素を含有し、後
のレーザー照射時の膜剥がれの原因となるため、ここで
450℃程度の温度で数時間熱処理を行い、膜中の水素
を放出しておく必要がある。 【0082】次に、第1実施例で述べた方法と同様の方
法を用い、a−Si膜303にXeClエキシマレーザ
ー(波長308nm、パルス幅40nsec)光307
を順次走査照射し、a−Si膜303の結晶化を行う。
この工程により、ケイ素膜は溶融・固化され、基板全面
にわたって膜質均一性の良好な結晶性ケイ素膜303a
になる。ここで、原子間力顕微鏡(AFM)により、結
晶性ケイ素膜303a表面の平均面粗さRaを測定する
と、5〜6nm程度の値であり、基板全体においてほぼ
同様の値を示した。従来法によって作成された結晶性ケ
イ素膜表面の平均面粗さRaは、絶対値(平均値)とし
ては本実施例とほぼ同様の値であるが、5〜9nmの範
囲内にわたって、特に絶対値が大きくなる方向に対して
大きくばらつく。この主なばらつきは局所的なばらつき
であり、本発明では、こういった局所的な特異点・異常
点などに起因するばらつきが大きく低減される。 【0083】次に、前記結晶性ケイ素膜303aの画素
TFT及び補助容量(Cs)を形成する部分を残し、そ
の他の部分を除去することで、図4(B)に示すような
素子間分離を行って、後に画素TFTの活性領域(ソー
ス領域、ドレイン領域、チャネル領域)および補助容量
(Cs)の下部電極を構成する島状の結晶性ケイ素膜3
08を形成する。このときの状態を基板上方より見る
と、図3に示されるような形状に島状のケイ素膜308
が形成されている。 【0084】次に、図4(C)に示すように、上記島状
の結晶性ケイ素膜308上にフォトレジストを塗布し、
露光・現像してマスク304とする。すなわち、マスク
304により、後にTFTのチャネル領域となる部分の
みが覆われた状態となっている。そして、イオンドーピ
ング法によって、フォトレジストのマスク304をマス
クとして不純物イオン(リン)312を注入する。ドー
ピングガスとして、フォスフィン(PH3)を用い、加
速電圧を5〜30kV、例えば15kV、ドーズ量を1
×1015〜8×1015cm-2、例えば2×1015cm-2
とする。この工程により、不純物イオンが注入された領
域は後の画素TFT321のソース領域314となり、
また画素TFT321のドレイン領域315aと補助容
量(Cs)324の下部電極315bを形成する。フォ
トレジストのマスク304にマスクされ不純物イオンが
注入されない領域は、上述のように後に画素TFT32
1のチャネル領域313となる。 【0085】次に、図4(D)に示すように、フォトレ
ジストのマスク304を除去し、島状の結晶性ケイ素膜
308を覆うように厚さ20〜150nm、ここでは1
00nmの酸化ケイ素膜をゲート絶縁膜309として成
膜する。酸化ケイ素膜の形成には、ここではTEOS
(Tetra Ethoxy Ortho Silic
ate)を原料とし、酸素とともに基板温度150〜6
00℃、好ましくは300〜400℃で、RFプラズマ
CVD法で分解・堆積した。成膜後、ゲート絶縁膜30
9自身のバルク特性および結晶性ケイ素膜\ゲート絶縁
膜の界面特性を向上するために、不活性ガス雰囲気下で
400〜600℃で数時間のアニールを行った。同時
に、このアニール処理により、ソース領域314および
ドレイン領域315a、下部電極315bにドーピング
された不純物が活性化され、ソース領域314およびド
レイン領域315a、下部電極315bが低抵抗化され
た結果、そのシート抵抗は800〜1000Ω/□とな
った。 【0086】引き続いて、スパッタリング法によって、
厚さ300〜500nm、例えば400nmのアルミニ
ウムを成膜する。そして、アルミニウム膜をパターニン
グして、ゲート電極310aと補助容量(Cs)324
の上部電極310bを形成する。ここで、ゲート電極3
10aは平面的に見れば、図3に示すように、第n番目
のゲートバスラインを構成しており、補助容量(Cs)
の上部電極310bは第n+1番目のゲートバスライン
を構成する。 【0087】そして、図4(E)に示すように、厚さ5
00nm程度の酸化ケイ素膜を層間絶縁膜316として
形成する。この酸化ケイ素膜は、TEOSを原料とし
て、これと酸素とのプラズマCVD法、もしくはオゾン
との減圧CVD法あるいは常圧CVD法によって形成す
れば、段差被覆性に優れた良好な層間絶縁膜が得られ
る。 【0088】次に、層間絶縁膜316にコンタクトホー
ルを形成して、ソース電極317と画素電極320を形
成する。ソース電極317は、金属材料、例えば、窒化
チタンとアルミニウムの二層膜によって形成する。窒化
チタン膜は、アルミニウムが半導体層に拡散するのを防
止する目的のバリア膜として設けられる。画素電極32
0はITOなど透明導電膜により形成される。このとき
の状態を基板上方より見れば、図3のようにソース電極
317は、このTFT321に映像信号を伝達するソー
スバスラインを構成しており、各バスライン間に画素電
極320が配置されている。 【0089】そして最後に、1気圧の水素雰囲気で35
0℃、1時間程度のアニールを行い、図4(E)に示す
画素TFT321および補助容量(Cs)324を完成
させる。このアニール処理により、画素TFT321の
活性領域/ゲート絶縁膜の界面へ水素原子を供給し、T
FT特性を劣化させる不対結合手を低減する効果があ
る。なお、さらに画素TFT321を保護する目的で、
必要な箇所のみプラズマCVD法により形成された窒化
ケイ素膜でカバーしてもよい。 【0090】以上の実施例にしたがって作製したTFT
は、第2実施例と同様の良好な特性を示すのに加えて、
そのチャネル領域313とその補助容量(Cs)324
の下部電極315bにおいては、その表面平均粗さRa
が共に5〜6nm程度の範囲内に全て抑えられ、ゲート
絶縁膜309を介したリーク電流はほとんど無く、それ
ぞれの容量の不均一性も小さく抑えられる。その結果、
本実施例にて作製したアクティブマトリクス基板を用
い、液晶表示パネルを作製し、全面表示を行った結果、
信頼性が高く、表示むらの無い高表示品位の液晶表示装
置が実現できた。 【0091】(実施例4)本発明を用いた第4の実施例
について説明する。本実施例では、薄膜集積回路の基礎
となる、N型TFTとP型TFTを相補型に構成したC
MOS構造の回路を作製する場合についての説明を行
う。 【0092】図5は、本実施例で説明するCMOS回路
(N型TFT422とP型TFT423)の作製工程の
概要を示す平面図である。実際には、基板上に何万とい
う複数の素子が同時形成されるのであるが、本実施例で
は、ある任意のCMOS回路に注目して説明を行う。図
6は、図5のB−B'で切ったCMOS回路の作製工程
を示す断面図であり、(A)→(F)の順にしたがって
工程が順次進行する。図6(F)に示すのが、本実施例
による任意のCMOS回路の完成図であり、N型TFT
422とP型TFT423により構成される。 【0093】まず、図6(A)に示すように、ガラス基
板401上に例えばスパッタリング法によって厚さ30
0nm程度の酸化ケイ素からなる下地膜402を形成す
る。この酸化ケイ素膜は、ガラス基板からの不純物の拡
散を防ぐために設けられる。次に、減圧CVD法あるい
はプラズマCVD法によって、厚さ20〜100nm、
例えば50nmの真性(I型)の非晶質ケイ素膜(a−
Si膜)403を成膜する。 【0094】次に、a−Si膜403上に感光性樹脂
(フォトレジスト)を塗布し、露光・現像してマスク4
04とする。このとき、フォトレジストマスク404の
スルーホールにより、領域400においてスリット状に
a−Si膜403が露呈される。即ち、図6(A)の状
態を上面から見ると、図5のように領域400でa−S
i膜403が露呈しており、他の部分はフォトレジスト
によりマスクされている状態となっている。 【0095】次に、図6(A)に示すように、ガラス基
板401の表面にニッケルを薄膜蒸着し、ニッケル薄膜
405を形成する。本実施例では、蒸着ソースと基板間
の距離を通常より大きくして、蒸着レートを低下させる
ことで、ニッケル薄膜405の厚さが1nm程度以下と
なるように制御した。このときのa−Si膜403上に
おけるニッケルの面密度を実際に測定すると、1×10
13atoms/cm2程度であった。そして、フォトレ
ジストマスク404を除去することで、マスク404上
のニッケル薄膜405がリフトオフされ、領域400の
a−Si膜403において、選択的にニッケル405の
微量添加が行われたことになる。そして、これを不活性
雰囲気下、例えば加熱温度550℃で16時間アニール
して結晶化させる。 【0096】この際、図6(B)に示すように、領域4
00においては、a−Si膜403表面に添加されたニ
ッケルを核としてガラス基板401に対して垂直方向に
ケイ素膜403の結晶化が起こり、結晶性ケイ素膜40
3bが形成される。そして、領域400の周辺領域で
は、図5および図6(B)において、矢印406で示す
ように、領域400から横方向(基板と平行な方向)に
結晶成長が行われ、横方向結晶成長した結晶性ケイ素膜
403cが形成される。また、それ以外の領域は、その
まま非晶質ケイ素膜領域403として残る。なお、上記
結晶成長に際し、矢印406で示される基板と平行な方
向の結晶成長の距離は、80μm程度であった。 【0097】その後、図6(C)に示すように、レーザ
ー光407を照射し、ケイ素膜403の再結晶化を行
う。このときのレーザー光としては、XeClエキシマ
レーザー(波長308nm、パルス幅40nsec)を
用いた。このときのレーザー光407の照射条件は、照
射時に基板を200〜500℃、例えば400℃に加熱
し、エネルギー密度200〜350mJ/cm2、例え
ば280mJ/cm2とした。レーザー光407は、基
板表面におけるビームサイズが100mm×1.3mm
の長尺矩形状となるように、ホモジナイザーによって成
型されており、その短辺方向(走査方向)に対して対称
形状の台形状となる強度プロファイルを有している。 【0098】ここで、本発明を適用するために、まず第
1実施例のように、非晶質領域403のケイ素膜に対し
て一回のレーザー照射を行い、実際の結晶化幅を測定す
る。本実施例の条件で測定された結晶化幅は1.1mm
幅であった。また、ビームプロファイラーにより、事前
に調べたレーザー光407の強度プロファイルにおける
ピークトップのフラット領域幅は0.9mmであった。
すなわち、本実施例においては、レーザー強度プロファ
イルにおける結晶化閾値強度以上における立ち上がり領
域の幅は、0.1mmであり、その値から、本実施例に
おけるレーザー走査ピッチを0.08mm(80μm)
と設定した。上記工程により、結晶性ケイ素領域403
bおよび403cは、一部を種結晶として再結合し、さ
らに良好な結晶性ケイ素領域403b'および403c'
となる。また、a−Si領域403は、結晶化され結晶
性ケイ素膜403aとなる。 【0099】次に、図5および図6(D)に示すよう
に、高品質結晶性ケイ素膜403c'領域に、後のN型
TFT422とP型TFT423を形成する部分を残
し、その他の部分をエッチング除去してTFTの活性領
域(ソース領域、ドレイン領域、チャネル領域)を構成
する島状の結晶性ケイ素膜408n、408pとなるよ
うに、素子間分離を行う。このときガラス基板401を
上方より見ると、図5のように各TFTの活性領域とな
る島状の結晶性ケイ素膜408がそれぞれ配置されてい
る。図5において、各TFTの活性領域となる島状の結
晶性ケイ素膜408の内、後に形成されるソース領域4
14n、414pと、ドレイン領域415n、415
p、チャネル領域413n、413pを表す。図5から
わかるように、本実施例では、矢印406で示すニッケ
ルによる結晶成長方向とチャネル方向(キャリアの移動
方向;紙面上で左右方向)とが、ほぼ平行となるように
配置されている。このように配置することで、TFTの
電界効果移動度が向上し、より高い駆動能力を有するT
FTが得られる。 【0100】次に、図6(E)に示すように、上記の活
性領域となる島状の結晶性ケイ素膜408nおよび40
8pを覆うように厚さ100nmの酸化ケイ素膜をゲー
ト絶縁膜409として成膜する。酸化ケイ素膜の形成に
は、ここではTEOSを原料とし、酸素とともに基板温
度300〜400℃で、RFプラズマCVD法で分解・
堆積した。成膜後、ゲート絶縁膜409自身のバルク特
性および結晶性ケイ素膜\ゲート絶縁膜の界面特性を向
上するために、不活性ガス雰囲気下で400〜600℃
で数時間のアニールを行った。 【0101】引き続いて、図6(E)に示すように、ス
パッタリング法によって厚さ400〜800nm、例え
ば500nmのアルミニウム(0.1〜2%のシリコン
を含む)を成膜し、該アルミニウム膜をパターニングし
て、ゲート電極410n、410pを形成する。 【0102】次に、イオンドーピング法によって、活性
領域408n、408pにゲート電極410n、410
pをマスクとして不純物イオン(リン、およびホウ素)
412を注入する。ドーピングガスとして、フォスフィ
ン(PH3)およびジボラン(B26)を用い、前者の
場合は、加速電圧を60〜90kV、例えば80kV、
後者の場合は、40kV〜80kV、例えば65kVと
し、ドーズ量は1×1015〜8×1015cm-2、例えば
リンを2×1015cm-2、ホウ素を5×1015cm-2とす
る。この工程により、ゲート電極410n、410pに
マスクされ不純物イオンが注入されない領域は、後にT
FTのチャネル領域413n、413pとなる。ドーピ
ングに際しては、ドーピングが不要な領域をフォトレジ
ストで覆うことによって、それぞれの元素を選択的にド
ーピングを行う。この結果、N型の不純物が注入された
ソース領域414nとドレイン領域415n、P型の不
純物が注入されたソース領域414pとドレイン領域4
15pが形成され、図6(E)および(F)に示すよう
に、Nチャネル型TFT422とPチャネル型TFT4
23とを形成することができる。 【0103】その後、レーザー光の照射によってアニー
ルを行い、イオン注入した不純物の活性化を行う。レー
ザー光としては、XeClエキシマレーザー(波長30
8nm、パルス幅40nsec)を用い、レーザー光の
照射条件としては、エネルギー密度250mJ/cm2
で一か所につき4ショット照射した。 【0104】続いて、図6(F)に示すように、厚さ6
00nmの酸化ケイ素膜を層間絶縁膜416として、T
EOSを原料としたプラズマCVD法によって形成し、
これにコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの二層膜によってTFT
の電極・配線417、418、419を形成する。そし
て最後に、1気圧の水素雰囲気下で350℃、1時間程
度のアニールを行い、CMOS回路を構成するN型TF
T422とP型TFT423を完成させる。 【0105】以上の実施例にしたがって作製したCMO
S構造回路において、それぞれのTFTの電界効果移動
度はN型TFTで150〜180cm2/Vs、P型T
FTで80〜100cm2/Vsと高く、閾値電圧はN
型TFTで0.5〜1V、P型TFTで−2.5〜−3
Vと非常に良好な特性を示した。また、基板内のTFT
の均一性は、N型TFT、P型TFT共に、電界効果移
動度で±10%程度、閾値電圧で±0.2V以下と非常
に良好であった。 【0106】以上、本発明に基づく実施例4例につき具
体的に説明したが、本発明は上述の実施例に限定される
ものではなく、本発明の技術的思想に基づく各種の変形
が可能である。 【0107】例えば、前述の4例の実施例において、レ
ーザー順次走査方向における強度プロファイルとして対
称形状をもつ台形状のものを用いた。しかしながら、レ
ーザーの進行方向側において、強度の傾斜を有するプロ
ファイルであれば、どのようなビームプロファイルのレ
ーザー光に対しても本発明を適用でき、その効果を得る
ことができる。 【0108】また、前述の4例の実施例においては、X
eClエキシマレ−ザ−を用いて、a−Si膜を結晶
化、あるいは固相結晶成長ケイ素膜を再結晶化した。本
発明は、それ以外の様々なパルスレーザー光照射により
結晶化された場合にも勿論、同様の効果があり、波長2
48nmのKrFエキシマレーザーなどを用いた場合に
も同様に適用可能である。 【0109】また、上記第4実施例では、固相結晶成長
法としては、触媒元素を選択的に用い、横方向に結晶成
長を行わせる方法を用いたが、触媒元素を用いず通常の
固相結晶成長法を用いても同様の効果が得られる。ま
た、触媒元素を選択導入せず、ケイ素膜全面に導入し、
そのまま結晶成長させる方法を用いてもよい。この場合
には、触媒元素による優れた効果が得られると共に、マ
スク形成などの余分なプロセスを必要としない。 【0110】また、触媒元素であるニッケルを導入する
方法としては、第4実施例で述べた蒸着法以外にも、そ
の他、様々な手法を用いることができる。例えば、ニッ
ケル塩を溶かせた水溶液を塗布する方法や、ニッケル塩
を溶かせたSOG(スピンオングラス)材料よりなるS
iO2膜から拡散させる方法も有効であるし、スパッタ
リング法やメッキ法により薄膜形成する方法や、イオン
ドーピング法により直接導入する方法なども利用でき
る。さらに、結晶化を助長する不純物金属元素として
は、ニッケル以外にコバルト、パラジウム、白金、銅、
銀、金、インジウム、スズ、アルミニウム、アンチモン
を用いても効果が得られる。 【0111】さらに、本発明の応用としては、液晶表示
用のアクティブマトリクス型基板以外に、例えば、密着
型イメージセンサー、ドライバー内蔵型のサーマルヘッ
ド、有機系EL等を発光素子としたドライバー内蔵型の
光書き込み素子や表示素子、三次元IC等が考えられ
る。本発明を用いることで、これらの素子の高速、高解
像度化等の高性能化が実現される。さらに本発明は、上
述の実施例で説明したMOS型トランジスタに限らず、
結晶性半導体を素子材としたバイポーラトランジスタや
静電誘導トランジスタをはじめとして幅広く半導体プロ
セス全般に応用することができる。 【0112】 【発明の効果】本発明を用いることにより、パルスレー
ザー光により結晶化された高品質な結晶性ケイ素膜にお
いて、特にその膜質均一性を向上することができる。そ
して、該半導体薄膜を素子材料とする半導体装置全般に
おいて、結晶化の不均一性に支配されず、複数の素子間
の特性安定化が図れ、高性能で且つ信頼性、安定性の高
い薄膜半導体装置を実現することができる。特に液晶表
示装置においては、パネル内において個々のTFTの特
性を均一化でき、レーザー順次走査に起因する表示不良
のない高表示レベルな液晶表示装置が、簡便な製造プロ
セスにて得られる。さらに、周辺駆動回路部を構成する
TFTに要求される高性能化・高集積化・特性均一化が
図れ、同一基板上にアクティブマトリクス部と周辺駆動
回路部を構成するフルドライバモノリシック型のアクテ
ィブマトリクス基板を実現でき、モジュールのコンパク
ト化、高性能化、低コスト化が図れる。
DETAILED DESCRIPTION OF THE INVENTION [0001] The present invention relates to a thin film semiconductor device.
Crystalline semiconductor thin film used for active region
Crystallization, especially by sequential scanning irradiation of pulsed laser light
To a crystalline semiconductor thin film. Also, this semiconductor thin film
Semiconductor device having film as active region and method for manufacturing the same
Especially for active matrix substrates for liquid crystal displays
Thin film integrated circuits in general, image sensors, 3D ICs, etc.
Available to [0002] 2. Description of the Related Art Recently, large and high-resolution liquid crystal display devices have been developed.
Also, the driver circuit is formed on the same substrate to reduce the cost.
Monolithic liquid crystal display device, high speed and high resolution
Realization of close-contact image sensors, three-dimensional ICs, etc.
High performance on an insulating substrate such as glass or an insulating film.
Attempts have been made to form semiconductor devices. These devices
The semiconductor element used for the device includes a thin-film silicon semiconductor.
Is generally used. Thin silicon semiconductor
Is composed of an amorphous silicon semiconductor (a-Si)
Crystalline silicon semiconductors
Is done. [0003] Amorphous silicon semiconductors have a low production temperature, and
It can be manufactured relatively easily by the phase method and has high productivity.
Therefore, it is most commonly used, but the physical properties such as conductivity
Is inferior to crystalline silicon semiconductors.
In order to obtain higher speed characteristics, it is necessary to use crystalline silicon
There is a strong need to establish a method for manufacturing semiconductor devices made of conductors
Have been. In addition, as a silicon semiconductor having crystallinity,
Polycrystalline silicon, microcrystalline silicon, amorphous silicon containing crystalline components
Iran and the like are known. [0004] These crystalline silicon semiconductors in the form of thin films
The following three main methods of obtaining the body are known.
I have. (1) A film having crystallinity is directly formed at the time of film formation.
Film. (2) An amorphous semiconductor film is formed,
Crystallinity is imparted by applying heat energy. (3) An amorphous semiconductor film is formed in advance,
Crystallinity is imparted by the energy of laser light. However, in the method (1),
Crystallization proceeds at the same time as the film process, so large particle size crystallinity
It is difficult to obtain silicon, which requires thickening of the silicon film
Becomes indispensable. However, even if it is thicker, it is basic
In general, only a grain size comparable to the film thickness can be obtained.
To produce a silicon film with better crystallinity
In principle impossible. In addition, the film formation temperature is 600 ° C.
Is expensive, so that cheap glass substrates cannot be used.
There is also a strike problem. The method (2) is used for crystallization of 600
Heat treatment for several tens of hours at a high temperature of
Therefore, productivity is very poor. Also, the solid-phase crystallization phenomenon
Crystal grains spread parallel to the substrate surface and
Even those with a grain size of
Since the collisions form a grain boundary, the grain boundary is
Acts as a trap level for the rear, forming a thin film transistor
(Hereinafter referred to as TFT) mobility
Cause. Furthermore, each crystal grain has a twin structure.
Structure, so-called twin defects within one crystal grain.
A large number of crystal defects are present. For this reason, the method (3) is mainly used at present.
It has become. In the above method (3), the melt solidification process is used.
Crystallinity within each individual grain
Good. Also, by selecting the wavelength of the irradiation light,
Efficiently heats only the silicon film that is the object of
In addition to preventing thermal damage to the glass substrate,
Long-term processing like the method (2) is not necessary.
There is an advantage that. Excimerlay with high output in terms of equipment
Laser annealing equipment was developed for large area substrates.
Is becoming available. Using the method of (3) above
Japanese Patent Laid-Open No. Hei 8-51074
And Japanese Patent Application Laid-Open No. Hei 8-201846.
ing. In Japanese Patent Application Laid-Open No. Hei 8-51074, a pulse
Long and short axis professional laser beam
Optimize the file (energy intensity distribution)
A region that crystallizes at least in the minor axis direction with respect to the iodine film
Scans at a feed pitch that can overlap. JP
Japanese Patent Application Laid-Open No. 8-201846 discloses a dry liquid crystal display device.
Drying a monolithic active matrix substrate
A part of the pulse laser beam is applied to the TFT
Be sure to shift so that the edge of the beam is active
The silicon film in the region is irradiated. Also Pal
Of semiconductor thin film with respect to shift direction of laser beam
Irradiate as more than the shift amount or an integral multiple of the shift amount
It also suggests that you do. Both use laser scanning.
Improve film quality (crystallinity) uniformity of recrystallized silicon film
It is the purpose. [0012] The method of the above (3) is as follows.
As described above, as a method of crystallizing a silicon film on an insulating film,
Is the best, but leaves significant challenges in uniformity
are doing. In other words, a laser oscillator as a light source
And (300-500mm) × (400-500mm)
That have the output required to irradiate a large area substrate at once
It has not been developed yet and currently has an area of 10
0-200mmTwoOnly those with a moderate beam area
No. Therefore, Japanese Patent Application Laid-Open No. 8-51074 and
And JP-A-8-201846.
Then, a small area laser beam is applied to the substrate (silicon film)
And scanning sequentially while shifting by a certain amount.
You. At this time, the non-uniformity of the crystallinity due to the sequential scanning.
Is a serious problem.
No. 074 and JP-A-8-201846.
As suggested, a pulsed laser beam is part of it
Irradiation so that they overlap,
Scanning at a feed pitch where the areas can overlap is commonly used
It has been. [0014] Such a pulsed laser beam is one of them.
In the method of irradiating so that the parts overlap,
Laser irradiation at any one point on the silicon film
Injection, i.e., several times of solidification
The process is repeated to crystallize the silicon film. This
The crystallinity of the finally formed crystalline silicon film
The most influential laser radiation is at any point
Is the first laser irradiation, and the first
The crystallinity formed in
Even if laser irradiation is repeated and solidified by melting,
Information is not reset. That is, pulsed laser
In the crystallization step by sequential scanning of
Crystallinity rose from initial irradiation at any point
The sticking is finally manifested as a variation in the crystallinity of the entire film
Become Therefore, the above-mentioned Japanese Patent Application Laid-Open No. 8-51074 is disclosed.
Gazette and Japanese Patent Application Laid-Open No. Hei 8-201846.
In some technologies, the entire surface of the substrate
A crystalline silicon film with high film quality uniformity cannot be obtained.
No. Needless to say, the crystalline variation of the crystalline silicon film
When a semiconductor device is configured using it as an active region,
In this case, the characteristics of the device
It may cause flicker. Especially in the human eye
Active matrix for liquid crystal display devices
Non-uniformity of element characteristics is displayed on a trix substrate (con
(Trust) Appears to be uneven and has extremely high
Oneness is required. Thus, forming its active region
Silicon film has a delicate variation in film quality
Very strict uniformity is required. In the process of melting and solidifying by laser irradiation,
Crystallized crystalline silicon film, due to its crystallization mechanism,
A relatively large surface roughness results. That is, amorphous
The silicon film has a melting point of 1 due to the energy of the laser.
It is instantaneously heated to 414 ° C. or more, and several tens of nsec. degree
Cools to near room temperature in the cooling time of and solidifies. this
The silicon film is supercooled because the solidification rate is too fast
As a result of being solidified in a moment,
When the particle size becomes very small, about 100 to 200 nm,
At the point where the crystal grains collide,
Swell in shape. This phenomenon occurs especially when three crystal grains collide.
It becomes remarkable at the interlocking three poles. FIG. 8 shows that
Atoms in the surface state of crystalline silicon film crystallized by irradiation
1 shows a sketch depicting an atomic force microscope (AFM) image. Figure
8, the full scale in the XY directions is 1 μm.
The full scale in the Z direction is 50 nm. The magnitude of the surface roughness depends on the crystal grain size.
In general, as the grain size increases, the local surface roughness increases.
Funes also increase. That is, the crystallinity of the silicon film is poor.
If uniform, the local surface roughness will also be uneven.
You. Actually, as described above, pulsed laser
The more crystallized crystalline silicon film, the better the film quality in the substrate
(Crystallinity) Due to variations, the surface of the silicon film
The roughness is also uneven due to the influence. the above
Active matrix substrates for liquid crystal display devices
Is generally provided with an auxiliary capacitor in parallel with the liquid crystal capacitor.
You. Together with the channel portion of the pixel TFT,
When the above crystalline silicon film was used as an electrode,
Large capacitance due to surface roughness change due to surface roughness
Is deviated from the design value, and the characteristics
In addition to gender variation, display such as display unevenness and flicker
It causes a defect. The present invention solves the above-mentioned problems and provides a pulse
The crystals crystallized in the melting and solidification process by laser scanning irradiation
In a crystalline silicon film, a high film quality
Semiconductor thin film with uniformity and small surface roughness
To establish a semiconductor device using the same and a method of manufacturing the same.
aimed to. [0019] SUMMARY OF THE INVENTION The present invention provides high quality and
High film quality uniformity over the entire substrate and surface roughness
This realizes a crystalline silicon film having no funnel. Sa
Furthermore, this crystalline silicon film is used as a device material for thin film semiconductor devices.
The use of an active device having a plurality of semiconductor elements
Low cost for semiconductor devices such as matrix substrates
Semiconductor with good uniformity by simple process
The device can be realized. Specifically, the present invention has the following features:
Have. (1) Constructed on a substrate having an insulating surface
Semiconductor thin film having an improved crystallinity.
Is a pulse laser on the silicon film formed on the substrate.
A crystalline silicon film crystallized by sequentially irradiating light
The crystalline silicon film is moved in the scanning direction of the pulsed laser light.
Of the beam intensity profile in the scanning direction
In order to reduce the width of the rising area (R) or less,
A pulse laser beam with a set scanning interval (P)
It is characterized by being crystallized. (2) The width (R) of the rising region is
It is characterized by a strength range in which the iodine film is crystallized. (3) In the scanning direction of the laser light
The beam intensity profile is roughly trapezoidal.
The light. Here, the pulse laser beam has a wavelength of 400
It is preferably an excimer laser beam of nm or less. (4) The pulse laser beam is
Is long on the irradiation surface (silicon film surface).
The beam shape is designed to
Crystallized by sequentially scanning in the vertical direction
It is characterized by the following. (5) On a substrate having an insulating surface
Semiconductor device having a plurality of thin film transistors
The silicon thin film formed on the substrate
Scanning interval (P) in the scanning direction of pulsed laser light
Of the beam intensity profile in the direction of travel
Pulse laser set to a value less than the width (R) of the beam area
-Crystallized by light, and a plurality of thin film
The active region of the transistor
You. Here, the plurality of thin film transistors are:
Each active matrix substrate with pixel electrodes
A thin film for pixel switching connected to the element electrodes
It is preferable to use it. Further, the plurality of thin film transistors are the same.
Active matrix and driver circuit on one substrate
Driver monolithic type active
The thin film transformer that constitutes the driver circuit is
It is preferably used for a transistor. (6) On a substrate having an insulating surface, a plurality of
A pixel electrode and a thin film transistor for driving each pixel electrode.
Each thin film transistor is provided with the pixel electrode.
A semiconductor that has another capacitor connected in parallel with the liquid crystal capacitor
In the body device, the silicon thin film on the substrate is
The light sequential scanning interval (P) is the scanning direction of the pulsed laser light
Of the beam intensity profile in the direction of travel
Pulse rate set to a value equal to or less than the width (R) of the rising area
Crystallized by laser light, and a thin film transistor
Connected to the channel region of the
And one of the electrodes of the capacitance component is formed.
And (7) An amorphous film is formed on a substrate having an insulating surface.
Forming an i-film, and for the amorphous silicon film,
When crystallizing by sequentially scanning and irradiating pulsed laser light,
The scanning interval (P) of the laser beam is
Scanning direction of beam intensity profile in scanning direction
The width of the rising region on the side (R) or less (P <R)
Setting and irradiating with laser light,
The obtained silicon film is applied to a plurality of thin film transistor element regions.
Patterning and forming thin film transistors
And a step. (8) An amorphous film is formed on a substrate having an insulating surface.
In the solid state by forming an iodine film and heating
A step of crystallizing and a pulse laser for the silicon film.
Pulsed laser when re-crystallizing by sequentially irradiating laser light
-Set the sequential scanning interval (P) of light in the scanning direction of laser light.
In the beam intensity profile in
Stand on the scanning direction in the intensity range for recrystallization.
Set to a value less than the width (R) of the rising area (P <R),
A step of irradiating a laser beam, and obtained in the above step
Silicon film becomes element area of multiple thin film transistors
To form a thin film transistor.
And (9) The sequential scanning interval (P) of the laser beam
Set the laser on the amorphous silicon film before scanning with the laser beam.
-Irradiation of light, silicon film in the laser scanning direction
The length of the area to be crystallized and the beam profile of the laser beam
From the file, the width (R) of the rising region is determined,
Scanning interval (P) below the width (R) of the rising area
Is set. By heating the amorphous silicon film,
The step of crystallizing in the solid state is an amorphous silicon film
After the introduction of a catalytic element that promotes its crystallization
Preferably. Further, heating the amorphous silicon film
The step of crystallizing in the solid state by the
Selective catalytic elements that promote crystallization on silicon film
And heat treatment to selectively introduce the catalytic element.
Crystal growth laterally from the selected region to its periphery
The silicon film is formed by a plurality of thin film transistors.
For patterning so as to be an element region of a star
Is from the region where the catalyst element is selectively introduced,
Use the silicon film in the region where the crystal is grown laterally to the periphery
And at least a channel region in the element region is formed.
It is preferable to carry out as follows. As the catalyst element, Ni element is used.
Is preferred. The present inventors have proposed a pulse laser sequential scanning.
Remains in more crystallized high quality crystalline silicon film
The challenge is high quality, high film quality uniformity over the entire substrate
Improvement of surface roughness and reduction of surface roughness
In the liquid crystal display device, the TFT active area
Defects caused by laser beam scanning irradiation during crystallization of the region
I was experimenting day and night to find a way to get rid of it. That
As a result, in the crystallization step of the silicon film,
Energy of the laser pulse first irradiated at the point
Energy distribution varies the film quality (crystallinity) of the silicon film
Identify the cause and solve it with the above method
I found that. An outline of the present invention is constituted on an insulating substrate,
Crystallized crystal by pulsed laser beam
Of a pulsed laser beam in a crystalline silicon film
In the beam intensity profile in the scan direction,
In the scanning direction in the intensity range where the base film crystallizes
Of the laser light to a value less than the width (R) of the rising region of
A crystallization process is performed by setting a sequential scanning interval (P).
is there. With this configuration, any one of the silicon films can be formed.
In terms of points, no matter which point you take,
Is melted and crystallized by the
Recrystallized by higher intensity laser energy
Will be. In other words, any point on the silicon film
As low as possible the intensity distribution of the first laser energy
Keep it small, and more energy in the second and subsequent irradiation
Irradiation of laser beam of energy to reduce the variation
That's why. As a result, Japanese Patent Application Laid-Open No. Hei 8-51074
And Japanese Patent Application Laid-Open No. 8-201846
-The problem of irradiation with shifted light is solved. Soshi
The crystalline silicon film actually obtained in this way
The quality was evaluated by Raman spectroscopy.
It was found that the film had excellent film quality uniformity. Specifically, JP-A-8-51074 and
And Japanese Patent Application Laid-Open No. 8-201846
Will be described briefly. In JP-A-8-51074,
Target area in the area preceding the laser scanning direction
Energy smaller than the energy required for crystallization of the silicon film
And that it has a lug intensity distribution part.
You. However, the energy required to crystallize a silicon film
Smaller energy distribution width and laser pulse running
Regarding the relationship of the inspection pitch, within the range where crystallization can overlap
There is only mention. Also, the energy required for crystallization
Energy is stated to be smaller than
Are fundamentally different in their point of view. That is, in JP-A-8-51074,
Is first irradiated with laser with small energy,
Create a region that does not change in the silicon state, and
Uniformity by crystallization by laser irradiation of energy
To improve the actual laser pulse
The irradiation time is as short as tens of nanoseconds,
Unless (ie, unless crystallized), the amorphous silicon film
Has no significant effect. Therefore, the amorphous silicon film
Laser irradiation with low energy that does not cause crystallization
Has no special significance, and is disclosed in
The technical merits of No. 1074 are just general
Crystallization regions that are being performed
In the sequential scanning in which laser irradiation is performed. Japanese Patent Application Laid-Open No. Hei 8-201846 discloses the subject
Edge of pulsed laser beam to silicon film
Irradiation is always required. At first glance, look at something close to the present invention.
However, the point of the present invention is to clarify the differences.
Will be described with reference to FIG. In FIG.
(A) is in the scanning direction 701 of the laser beam.
7 shows an intensity profile 700, and FIG.
1 shows a cross-sectional view of a silicon film when irradiated with a laser beam. Generally speaking
The width of the profile
The beam width at half the maximum intensity value (i.e.,
(Full width at half maximum) 702. JP-A-8-2
Beam edge (rising) referred to in JP 01846
The part is generally the point from the start of the beam rise.
A region indicated by a width (first edge width) 703 up to a large intensity
It is. Or, from the maximum intensity, half the intensity of the maximum intensity
Area (a second edge width) 704
You. That is, in Japanese Patent Application Laid-Open No. Hei 8-201846,
Scanning direction 70 of the intensity profile 700 of the loose laser
1, the first edge width 703 or the
2 Means that scanning is performed at a scanning pitch of 704 or less in edge width.
I taste. However, the intensity profile shown in FIG.
In the file 700, the melting threshold of the target silicon film is
705, the beam at the melting threshold 705
The width (melt width) 706 is a range that actually contributes to crystallization.
The region width of the crystallized silicon film is shown in FIG.
The beam width (melt width) 706 is the same as the melt width 711.
You. Here, 712 is a crystallized silicon film, and 713 is
3 shows an amorphous silicon film. Also, the pulse at this time
Beam width based on the laser beam melting threshold 705 (melting
The melting width 711 of the silicon film according to (melting width) 706 is set.
Laser intensity 707 and target silicon film quality
And film thickness, as well as the material (heat capacity) of the base film and coating film
Changes significantly. The laser beam having the above profile
For example, as disclosed in JP-A-8-201846,
Indicated by the first edge width 703 or the second edge width 704
Laser beam in the scanning direction 701 at a scanning pitch
When scanning the memory 700, the amorphous silicon in the scanning direction 701 side is scanned.
Part of the base film 713 has a peak intensity of the profile 700.
The beam width (maximum intensity width) 708 indicated by the region
It will be crystallized. Crystallized in this peak intensity region
The silicon film that has been removed is
No more energy is added,
Its crystallinity is maintained and crystallized at the edges
This is largely different from the film quality non-uniformity in the substrate.
Cause. That is, JP-A-8-201846
According to the report, amorphous silicon film is laserized with small energy
Irradiation allows microscopic nuclei to remain in the amorphous silicon state
And it will affect later crystallization
It is considered from the viewpoint, but actually as described above
Unless it melts in the amorphous silicon film, a large state change
Does not occur. Therefore, the first beam of the laser beam 700
Edge width 703 or second edge width 704 to silicon film
It is necessary to crystallize at the edge instead of irradiating
is there. For this, the beam width at the melting threshold 705
(Melting width) 706 to edge area width (rise
709) is set, and the width 7 of the rising area is set.
The scanning pitch is set to a value less than
00 must be scanned sequentially. This is the original
It is the point of Ming. In the scanning direction of the laser beam,
The beam intensity profile is as shown in FIG.
It is desirable to use laser light that has a substantially trapezoidal shape.
No. If the laser beam has such a shape, silicon
For a given point on the film, first raise the laser beam
After being crystallized in the edge (edge) region, higher energy
Energy evenly several times, the intensity in the rising area
The non-uniformity associated with the distribution is alleviated, and the light source
Large tolerance for variations in the output of the user transmitter
Become. As the pulse laser light, the laser
-If the wavelength of light is 400 nm or less, the silicon film
Since it has a large absorption coefficient in the wavelength range, its energy
Energy to the silicon film efficiently
A base film is obtained, and heat is applied to the underlying glass substrate, etc.
The target damage is very small. In addition, these wavelengths
Of the laser light having a wavelength of 400 nm or less, a wavelength of 308
nm XeCl excimer laser light has high oscillation output.
The beam size to a certain extent
Means for annealing a silicon film on a large area substrate
As the most suitable. The pulsed laser light may be
Beam shape is long on the irradiation surface.
Using the measured one, in the longitudinal direction of the beam shape
Crystallize silicon film by scanning sequentially in the vertical direction
It is desirable. Because, in scanning irradiation, scanning
Because the uniformity in the direction perpendicular to the direction is relatively good,
The beam size is expanded in the direction of
Process can be more uniform,
This is because the rate increases. Thus, the crystalline silicon thin film of the present invention
Has excellent film quality uniformity over the entire substrate
A plurality of TFTs formed on a substrate having an insulating surface
This is especially useful when uniformity of characteristics is
It is effective. The best example is an active matrix for liquid crystal display devices.
Board, which is an area that is actually judged by human eyes.
Therefore, the pixel TFT has very high device characteristics
Uniformity is required. The present invention relates to an activator for a liquid crystal display.
By using it for the pixel TFT of the sub-matrix substrate,
Display of uneven contrast caused by laser beam scanning
LCDs with very high display quality that eliminate defects
The device can be realized. The pixels TF arranged in a matrix
In addition to T, a driver circuit for driving this pixel TFT
Driver monolithic active on the same board
In a matrix semiconductor device, in addition to the pixel TFT,
Of the TFTs that make up the driver circuit
However, especially in shift register circuits, etc.
Oneness is required. When these TFT characteristics vary,
The drive waveform for each line differs, and in this case
Appears as striped display unevenness on top. As mentioned above, human eyes are non-
It is always severe and has the ability to distinguish subtle display irregularities.
is there. By applying the present invention to these TFTs as well,
The channel regions of the plurality of TFTs constituting the inverter circuit are:
Regardless of crystallinity variation caused by laser scanning,
Since all have the same state of crystallinity, the whole TFT element
Excellent characteristic uniformity over a wide range. As a result,
The characteristics of the driver circuit for driving the TFT
Due to variations in driver circuit characteristics in display devices
Defects such as display unevenness can be reduced. Now, the crystalline silicon film according to the present invention has
Because of good film quality uniformity over the entire plate,
Variation of surface roughness of silicon film by laser crystallization
Sticking can also be kept small. A for LCD display
In active matrix substrates, the TFT
In the same layer as the active region, a complementary
One electrode portion of the storage capacitor (Cs) is formed, and a gate insulating film is formed.
In many cases, a method of forming a capacitor by using the above method is used. Sand
That is, the pixel voltage generated when the gate pulse signal is turned off
To mitigate the voltage drop at the pole,
The auxiliary capacitance (Cs) is provided in parallel.
The variation in the auxiliary capacitance (Cs) within the screen is displayed on the screen.
It causes display unevenness such as licker. Conventional
Using a crystalline silicon film obtained by intense light irradiation
In the case of producing an electrode having an amount (Cs),
Of the auxiliary capacitance (Cs)
A liquid crystal display device with good display quality with variable capacitance values
It was difficult to do. On the other hand, when the present invention is used,
In this case, since the surface roughness of the silicon film is reduced,
s Capacitance variation can be suppressed and there is no display unevenness
A liquid crystal display device with high display quality can be obtained. As a method of manufacturing a semiconductor device of the present invention,
After forming an amorphous silicon film on a substrate, the silicon film is
And then sequentially scan and irradiate pulsed laser light to crystallize
At this time, the sequential scanning interval (P) of the pulsed laser light is
Beam intensity profile in the scanning direction of the laser light.
In the strength range where the silicon film can melt and crystallize.
Less than the width (R) of the rising area on the scanning direction side
Scan sequentially with laser light so that (P <R)
Then, the silicon film is crystallized. And obtained
The silicon film is patterned so as to be element regions of a plurality of TFTs.
The TFT is formed by turning. Such manufacturing
By using the method, uniformity between elements over the entire substrate
High-performance TFT with good quality can be obtained by a particularly simple method.
You. Here, the width (R) of the rising region
Is the laser energy actually set as described above.
Energy, the quality and thickness of the target silicon film,
It varies depending on the base film and the coating film. Therefore, the present invention
To maximize the effect, first perform the actual irradiation.
Irradiate target amorphous silicon film only once with laser intensity
And then melted (crystallized) the width (crystallized
Can be confirmed if the film color is different).
Using a measuring device such as a profiler,
Check the profile of the rising
The width (R) is calculated and is equal to or smaller than the width (R) of the rising area.
It is desirable to set the sequential scanning interval (P). this
Once the settings have been made as above, change the conditions from the second time on.
If you want to continue processing without
Absent. As a starting film for laser irradiation
In addition to the above amorphous silicon film, the number of steps increases,
It is also an effective method to use a crystalline silicon film that has been solid-phase crystallized.
It is a step. Solid phase crystallization of amorphous silicon film by heat treatment
The crystalline silicon film obtained has poor crystallinity, and
Although not suitable as an FT channel region, it has good uniformity.
It is good to make seed crystals for laser crystallization
It is effective in a sense. Laser light on crystalline silicon film
When irradiated, the crystal information remains to some extent
Is recrystallized. Crystalline silicon by solid-phase crystallization,
Since it has good uniformity, laser irradiation
Even after crystallization, the uniformity is reflected to some extent. Yo
Therefore, in the method of manufacturing a semiconductor device according to the present invention,
Laser is applied to crystalline silicon film by phase crystallization.
Subsequent scanning and recrystallization allow the target element of the present invention to be obtained.
The uniformity of element characteristics can be further improved. In the solid phase crystallization step, an amorphous silicon
After introducing a catalytic element that promotes its crystallization into the base film,
It is desirable that this be done. By this method, the heating temperature
Lower temperature, shorter processing time, and improved crystallinity
It is. Specifically, nickel or nickel on the surface of the amorphous silicon film
Introduce trace amounts of metal elements such as palladium, and then
By heating, 550 ° C and treatment time of about 4 hours
The crystallization ends. On the other hand, do not use ordinary catalyst elements.
For solid phase crystallization, heat over tens of hours at 600 ° C or higher
Action is required. In addition, the crystals crystallized by the catalyst element
The crystalline silicon film is a crystalline silicon crystallized by the usual solid phase growth method.
While one grain of the silicon film has a twin structure,
Is composed of a number of columnar crystal networks.
The interior of each columnar crystal is almost single crystal.
I have. The crystalline catalyst crystallized by this catalytic element
The iodine film is very compatible with the recrystallization process by laser irradiation.
Good nature. In the recrystallization process by laser irradiation,
Reflects the crystallinity of
In the crystalline silicon film, reflecting the twin structure,
A large amount of crystalline silicon film is obtained. In contrast, catalyst elements
In the case of solid-phase crystallized silicon film,
By recrystallization, each columnar crystal binds
Crystalline silicon film with very good crystallinity
Can be Further, selectively forming part of the amorphous silicon film
By introducing a catalyst element and heating, the catalyst
Only the region where the element is introduced crystallizes, and then
Crystal growth in the lateral direction (parallel to the substrate) from the region
Can be made. Inside this lateral crystal growth region
Are columnar crystals whose growth directions are almost aligned in one direction.
The catalyst elements are directly introduced and the crystal nuclei are randomly
Region with better crystallinity than the region where
Has become. Therefore, the crystallinity of this lateral crystal growth region
By using the silicon film for the channel region of the TFT,
The performance of the semiconductor device can be further improved. At this time, silicon
The lateral crystal growth direction in the film and the TFT
The carrier movement direction is configured to be approximately parallel.
In principle, there is a grain boundary in the direction of carrier movement
Higher, higher mobility due to reduced carrier scattering probability
A high level of TFT can be realized. As the types of catalyst elements that can be used in the present invention,
Are Ni, Co, Pd, Pt, Cu, Ag, Au, I
n, Sn, Al, and Sb can be used. these
Trace amounts of one or more elements selected from
Has the effect of promoting crystallization, and among them, Ni
The most remarkable effect can be obtained when is used. This
For the reason, we are considering the following model. Touch
The medium element does not act alone, it binds to the silicon film and
The formation of a metal acts on crystal growth. Crystal structure at that time
Structure works like a kind of mold when crystallizing the amorphous silicon film.
Model that promotes crystallization of the amorphous silicon film
is there. Ni is two Si and NiSiTwoShaped silicide
To achieve. NiSiTwoShows a fluorite-type crystal structure.
The crystal structure is very similar to the diamond structure of single crystal silicon.
It is similar. Moreover, NiSiTwoIs its lattice constant
Is 5.406%, which is a diamond structure of crystalline silicon.
It has a value very close to the lattice constant of 5.430 °. Yo
The NiSiTwoIs used to crystallize an amorphous silicon film.
It is most suitable as a mold for
Most preferably, Ni is used as the medium element. [0056] BEST MODE FOR CARRYING OUT THE INVENTION (Embodiment 1) A first embodiment using the present invention will be described.
I do. In this embodiment, the present invention is used to
In the process of producing a high-quality crystalline silicon film,
Give an explanation. FIG. 1 shows an outline of this embodiment.
FIG. 1A shows the laser beam used in this embodiment.
Intensity profile in scanning direction, FIG. 1 (B) shows substrate
FIG. 1C is a cross-sectional view when viewed from the side, and FIG.
FIG. First, as shown in FIG.
A thickness of 30 is formed on the plate 101 by, for example, a sputtering method.
A base film 102 made of silicon oxide having a thickness of about 0 nm is formed.
You. This silicon oxide film spreads impurities from the glass substrate.
Provided to prevent scattering. Next, low pressure CVD or plastic
20 ~ 100nm thickness by Zuma CVD method etc.
For example, an amorphous silicon (a-Si) film 103 having a thickness of 30 nm is formed.
Film. The a-Si film 103 is formed by a plasma CVD method.
When a film is formed, a large amount of hydrogen is contained in the film,
Since this may cause film peeling during laser irradiation later,
Heat treatment at a temperature of about 450 ° C for several hours.
It is necessary to release the element. Next, the laser beam 107 is scanned, and a-S
The i-film 103 is crystallized. The laser light at this time
XeCl excimer laser (wavelength 308 nm, laser
A loose width of 40 nsec) was used. Illumination of laser light 107
The irradiation conditions are as follows.
Heat to 00 ° C, energy density 200-350mJ /
cmTwo, For example, 300 mJ / cmTwoAnd Laser light 1
07 means that the beam size on the substrate surface is 150 mm ×
Use a homogenizer to form a 1 mm long rectangular shape.
It is molded in the long direction of the beam shape
In the vertical direction, that is, in the short side direction. First, a-Si film 1 on glass substrate 101
03 is irradiated once with laser light. Scanning of FIG. 1 (A)
A trapezoidal intensity profile 131 for the direction 130
The a-Si film 103 is crystallized by the laser light
As a result, a crystalline silicon film 103a is formed. At this time, FIG.
In (A), the intensity of the melting threshold of the a-Si film 103 is
Given the line 132, the beam width at that intensity value
Is the range that actually contributes to crystallization, and the crystallized
The width of the i-type film 103a becomes the crystallization width 133. This and
Of the a-Si film 103 in the scanning direction 130
The width 133 is actually measured. In this embodiment, the crystallization width
133 was 0.85 mm. This state is above the substrate
Looking at the results, the exact actual values are different, but as shown in FIG.
A-Si film reflecting the long rectangular beam size
Is crystallized to form a crystalline silicon film 103a. Here, laser light intensity profile 1
31 is measured in advance by a measuring device such as a profiler.
Measured in the flat area at the peak top.
The large intensity width 134 is determined in advance. If like this
In the absence of a suitable measuring device, the lowest possible crystallization
Reduce the intensity of the laser light to
By examining the width of the crystallized silicon film,
The maximum intensity width 134 of the target area can be known. Sand
At such energy, the crystal of the silicon film
Area 133 and flat area of beam profile top
This is because the maximum intensity width 134 is substantially the same. Trapezoid
Shape intensity profile 131 with respect to the scanning direction 130
Use a symmetric shape. The laser which is the point of the present invention
Above the crystallization threshold intensity in the intensity profile 131
Then, the width (R) 135 of the rising region is calculated. You
That is, from the crystallization width 133 of the a-Si film 103, the laser
Flat area at the top of the intensity profile
Subtract the maximum intensity width 134 of the region and divide that value by 2.
It is the value obtained by In this embodiment, the peak flat area
Since the maximum intensity width 134 of the region was 0.7 mm,
(R) 13 of the rising region above the threshold strength
The value of 5 is 0.075 mm. Next, the laser beam is actually scanned and irradiated,
The desired crystalline silicon film is formed.
The scanning interval (P) 136 of the pulsed laser during crystallization
The width (R) 135 of the rising region above the threshold intensity
Is set to be 0.075 mm or less. This implementation
In the example, the scanning interval (P) 136 is set to 0.05 mm.
Was. Next, in the direction indicated by the scanning direction 130 in FIG.
The laser beam is sequentially scanned, and the a-Si film 103 is sequentially crystallized.
It will become. By doing so, any of the silicon film
Looking at one point, the width (R) 135 of the rising region
Laser light with an intensity distribution within the range
Laser with higher energy after the second time
-Light is irradiated about 20 times. Sand
First, a large distribution of crystallinity occurs at the stage of initial crystallization.
Laser irradiation with even higher energy
As a result, the crystallinity can be improved as a whole.
Crystalline silicon film has excellent film quality uniformity.
Become. In fact, the phonon peak of crystalline Si was determined by Raman spectroscopy.
Arbitrarily measure 100 points in the substrate and evaluate its uniformity
As a result, the full width at half maximum of the peak was 4.6 to 4.8 cm.-1
And showed very good uniformity. to this
On the other hand, in the conventional film, the full width at half maximum
4.6-5.1cm-1Show the degree. In this embodiment, the laser intensity profile is set in advance.
Rise above the crystallization threshold intensity in the file
Measure the width (R) 135 of the area, and use that value as a guide to
A user scanning interval (P) 136 is set. But
The width (R) 135 of the rising region is used
Laser intensity and the quality and thickness of the target silicon film
It changes more greatly. Therefore, laser intensity and
Unless conditions such as film quality and film thickness are changed,
Once set as the value of the rising area width (R) 135
May be used for continuous processing, but the conditions were changed.
In this case, the width (R) 135 of the rising region is measured again.
Then, it is necessary to reset the scanning interval (P) 136. (Embodiment 2) A second embodiment using the present invention
Will be described. In this embodiment, utilizing the present invention,
Active matrix substrate for liquid crystal display on glass substrate
The steps for manufacturing a plate will be described. This access
In a passive matrix substrate, each pixel electrode is
An N-type TFT is formed as an element for
You. In an actual active matrix substrate, several tens
Although more than ten thousand pixel electrodes and TFTs are arranged, this implementation
For the sake of simplicity, the example focuses on one arbitrary pixel TFT.
Will be explained. In the following, FIG.
Example of TFT of arbitrary pixel on active matrix substrate
It is sectional drawing which shows a manufacturing process, It was in order of (A)-> (E).
Accordingly, the manufacturing process sequentially proceeds. And in FIG. 2 (E)
Shown is a completed view of the pixel TFT 221. First, as shown in FIG.
On the plate 201, for example, a thickness of 30 by a sputtering method.
A base film 202 made of silicon oxide having a thickness of about 0 nm is formed.
You. This silicon oxide film spreads impurities from the glass substrate.
Provided to prevent scattering. Next, low pressure CVD or plastic
20 ~ 100nm thickness by Zuma CVD method etc.
For example, an amorphous silicon (a-Si) film 203 having a thickness of 30 nm is formed.
Film. A-Si film 203 by plasma CVD
When a film is formed, a large amount of hydrogen is contained in the film,
Since this may cause film peeling during laser irradiation later,
Heat treatment at a temperature of about 450 ° C for several hours.
It is necessary to release the element. Next, as shown in FIG.
Using the same method as described in the example, the a-Si film 203 is used.
XeCl excimer laser (wavelength 308 nm, pulse
(Width 40 nsec) Light 207 is sequentially scanned and irradiated, and a-Si
The film 203 is crystallized. By this process, the silicon film
Melted and solidified, good film quality uniformity over the entire substrate
It becomes a crystalline silicon film 203a. Next, the pixel of the crystalline silicon film 203a
Leave the part where TFT is formed and remove other parts
As a result, the elements are separated as shown in FIG.
Later, the active region of the TFT (source region, drain region, chip)
Forming an island-shaped silicon film 208 constituting a channel region).
You. Subsequently, as shown in FIG.
Is formed so as to cover the island-shaped silicon film 208 serving as an active region.
20-150 nm, here 100 nm silicon oxide
A film is formed as the gate insulating film 209. Silicon oxide film
Here, TEOS (Tetra Etho
xy Ortho Silicate)
Substrate temperature 150-600 ° C, preferably 30
Decomposed and deposited by RF plasma CVD at 0-450 ° C
Was. Or TEOS as a raw material together with ozone gas
Substrate temperature by low pressure CVD method or normal pressure CVD method
From 350 to 600 ° C, preferably from 400 to 550 ° C
May be formed. Subsequently, by the sputtering method,
Aluminum having a thickness of 300 to 600 nm, for example, 400 nm
Is formed. Then, the aluminum film is patterned
Then, a gate electrode 210 is formed. Gate electrode 21
0 is connected to the gate bus line formed in the same layer
The gate signal is input from this. Furthermore, this
Anodize the surface of the aluminum electrode to oxidize the surface
The material layer 211 is formed. This state corresponds to FIG.
You. Anodizing is an ethylene oxide containing 1 to 5% tartaric acid.
Perform in a recall solution and first charge at a constant current up to 220V.
The pressure is increased and the state is maintained for one hour to complete the operation. this
The thickness of the oxide layer 211 thus obtained is 200 nm
It is. Note that this oxide layer 211 is
Forming an offset gate region in the ping process
Thickness, so the length of the offset gate area must be
It can be determined in the extreme oxidation step. Offset gate area
The area is for the purpose of reducing the leak current at the time of TFT off operation.
Provided. Next, as shown in FIG.
Gate electrode 210 and its surrounding acid
Ions in the active region using the oxide layer 211 as a mask
(Phosphorus) 212 is injected. As doping gas,
OSPHIN (PHThree) And the accelerating voltage is 60 to 90 k
V, for example, 80 kV, and the dose amount is 1 × 10Fifteen~ 8 × 10
Fifteencm-2, For example, 2 × 10Fifteencm-2And In this process
Thus, the region into which the impurities are implanted later becomes the source region of the TFT.
Region 214 and a drain region 215 to form the gate electrode 21
0 and impurities masked by the oxide layer 211 therearound.
Is implanted later in the TFT channel region 21.
Form 3 Thereafter, annealing is performed by irradiation with laser light.
At the same time as activation of the ion-implanted impurity.
In addition, the result of the above-mentioned impurity introduction process
Improves crystallinity. In this case, the laser used
XeCl excimer laser (wavelength 308 nm, pulse width
40 nsec) and an energy density of 150 to 400
mJ / cmTwo, Preferably 200 to 250 mJ / cmTwoso
Irradiation was performed. N-type impurity ions thus formed
(Phosphorus) -implanted source region 214 and drain region 2
The sheet resistance of No. 15 was 200 to 800 Ω / □. Then, as shown in FIG.
A silicon oxide film of about 00 nm is used as the interlayer insulating film 216.
Form. This silicon oxide film is made of TEOS as a raw material.
And the plasma CVD method of this and oxygen, or ozone
Formed by a low pressure CVD method or a normal pressure CVD method.
A good interlayer insulating film with excellent step coverage
You. Next, a contact hole is formed on the interlayer insulating film 216.
To form a source electrode 217 and a pixel electrode 220.
To achieve. The source electrode 217 is made of a metal material, for example, nitrided.
It is formed by a two-layer film of titanium and aluminum. Nitriding
The titanium film prevents aluminum from diffusing into the semiconductor layer.
It is provided as a barrier film for the purpose of stopping. Also source
A source bus line is formed in the same layer as the electrode 217,
A video signal is input to the source electrode 217 through the line.
It is. The pixel electrode 220 is formed of a transparent conductive film such as ITO.
Is done. Finally, in a hydrogen atmosphere of 1 atm.
Annealing is performed at 0 ° C. for about 1 hour, as shown in FIG.
The N-type pixel TFT 221 is completed. This annealing process
The active region of the pixel TFT 221 / gate insulating film
Supply of hydrogen atoms to the interface of
This has the effect of reducing the number of pairs. Note that the pixel TF
For the purpose of protecting T221, only necessary parts are SiHFourWhen
NHThreeFormed by a plasma CVD method using
May be covered with the silicon nitride film. Each TF manufactured according to the above embodiment
T is 60 to 80 in field effect mobility in all panels.
cmTwo/ Vs, good threshold voltage of 1.5 to 2V
showed that. In addition, the uniformity of the TFT in the panel depends on the electric field effect.
Mobility of about ± 8%, threshold voltage of about ± 0.2V
Was good. As a result, the accessor fabricated in this example was
Liquid crystal display panel manufactured using active matrix substrate
As a result of performing full-screen display, non-uniformity of TFT characteristics
The display unevenness is greatly reduced, and a high display quality LCD
The display device was realized. (Embodiment 3) Third embodiment using the present invention
Will be described. In this embodiment, too, the present invention is utilized to
Active matrix substrate for liquid crystal display on glass substrate
The steps for manufacturing a plate will be described. This access
In a passive matrix substrate, each pixel electrode is
An N-type TFT is formed as an element for
Of the storage capacitor C in parallel with the pixel liquid crystal capacitor on the drain region side.
s is provided. FIG. 3 shows an active mask described in this embodiment.
Shows the configuration of any one pixel part on a trix substrate
It is a top view. FIG. 4 is a sectional view taken along line AA ′ of FIG.
And the process proceeds sequentially according to the order of (A) → (E).
Run. FIGS. 3 and 4E are manufactured in this example.
FIG. 5 is a completed view of a pixel TFT and its auxiliary capacitance (Cs) part.
And an N-type pixel TFT 321 for pixel switching.
The auxiliary capacity (Cs) 324 is shown. First, as shown in FIG.
300 nm thick on a plate 301 by plasma CVD
A base film 302 made of a silicon oxide film is formed.
Then, a low pressure CVD method or
Intrinsic thickness of about 30nm by plasma CVD
Forming (I-type) amorphous silicon film (a-Si film) 303
I do. The a-Si film 303 is formed by a plasma CVD method.
When a film is formed, a large amount of hydrogen is contained in the film,
Here, it may cause film peeling during laser irradiation.
Heat treatment at a temperature of about 450 ° C for several hours
Must be released. Next, a method similar to the method described in the first embodiment is used.
XeCl excimer laser on a-Si film 303
-(Wavelength 308 nm, pulse width 40 nsec) light 307
Are sequentially scanned and irradiated to crystallize the a-Si film 303.
Through this process, the silicon film is melted and solidified,
Crystalline silicon film 303a having good film quality uniformity over
become. Here, the results were obtained by an atomic force microscope (AFM).
The average surface roughness Ra of the surface of the crystalline silicon film 303a
And a value of about 5 to 6 nm, which is almost
Similar values were shown. Crystalline chips made by conventional methods
The average surface roughness Ra of the surface of the silicon film is defined as an absolute value (average value).
Are almost the same as those in this embodiment, but in the range of 5 to 9 nm.
Over the enclosure, especially in the direction where the absolute value increases
It varies greatly. The main variation is local variation
In the present invention, these local singularities and abnormalities
Variations due to points and the like are greatly reduced. Next, the pixel of the crystalline silicon film 303a
Leave the part where the TFT and the storage capacitor (Cs) are formed,
By removing the other part of, as shown in FIG.
Isolation between elements is performed, and the active region (source) of the pixel TFT is later formed.
Region, drain region, channel region) and storage capacitor
Island-shaped crystalline silicon film 3 constituting lower electrode of (Cs)
08 is formed. This state is viewed from above the substrate
And an island-shaped silicon film 308 having a shape as shown in FIG.
Is formed. Next, as shown in FIG.
A photoresist is applied on the crystalline silicon film 308 of
Exposure and development are performed to form a mask 304. That is, the mask
304, the portion which will later become the channel region of the TFT
Only the state is covered. And Ion Dopi
Masking the photoresist mask 304 by the
As a step, impurity ions (phosphorus) 312 are implanted. Do
Phosphine (PH)Three)
The speed voltage is 5 to 30 kV, for example, 15 kV, and the dose is 1
× 10Fifteen~ 8 × 10Fifteencm-2, For example, 2 × 10Fifteencm-2
And By this step, the region where the impurity ions are implanted is
The area becomes the source area 314 of the pixel TFT 321 later,
The drain region 315a of the pixel TFT 321 and the auxiliary capacitor
An amount (Cs) 324 of the lower electrode 315b is formed. Pho
Impurity ions are masked by the photoresist mask 304
The region not implanted is the pixel TFT 32
One channel region 313 is obtained. Next, as shown in FIG.
The distaste mask 304 is removed to form an island-shaped crystalline silicon film.
20 to 150 nm, so that it covers 1
A silicon oxide film of 00 nm was formed as the gate insulating film 309.
Film. Here, TEOS is used for forming the silicon oxide film.
(Tetra Ethoxy Ortho Silic
ate) as a raw material and a substrate temperature of 150 to 6 together with oxygen.
RF plasma at 00 ° C, preferably 300-400 ° C
Decomposed and deposited by CVD. After the film formation, the gate insulating film 30
9 own bulk properties and crystalline silicon film ケ イ 素 gate insulation
Under an inert gas atmosphere to improve the interface characteristics of the film
Annealing was performed at 400 to 600 ° C. for several hours. simultaneous
In addition, the source region 314 and
Doping in drain region 315a and lower electrode 315b
The activated impurity is activated, and the source region 314 and the
The resistance of the rain region 315a and the lower electrode 315b is reduced.
As a result, the sheet resistance becomes 800 to 1000 Ω / □.
Was. Subsequently, by the sputtering method,
Aluminum having a thickness of 300 to 500 nm, for example, 400 nm
Is formed. Then, the aluminum film is patterned
The gate electrode 310a and the storage capacitor (Cs) 324
Of the upper electrode 310b is formed. Here, the gate electrode 3
10a is an n-th element in a plan view, as shown in FIG.
And the auxiliary bus (Cs)
Upper electrode 310b is the (n + 1) th gate bus line
Is configured. Then, as shown in FIG.
A silicon oxide film of about 00 nm is used as the interlayer insulating film 316.
Form. This silicon oxide film is made of TEOS as a raw material.
And the plasma CVD method of this and oxygen, or ozone
Formed by a low pressure CVD method or a normal pressure CVD method.
A good interlayer insulating film with excellent step coverage
You. Next, a contact hole is formed on the interlayer insulating film 316.
To form a source electrode 317 and a pixel electrode 320.
To achieve. The source electrode 317 is made of a metal material, for example, nitrided.
It is formed by a two-layer film of titanium and aluminum. Nitriding
The titanium film prevents aluminum from diffusing into the semiconductor layer.
It is provided as a barrier film for the purpose of stopping. Pixel electrode 32
0 is formed of a transparent conductive film such as ITO. At this time
When the state is viewed from above the substrate, as shown in FIG.
A source 317 transmits a video signal to the TFT 321.
Bus lines, and a pixel
A pole 320 is located. Finally, in a hydrogen atmosphere of 1 atm.
Annealing is performed at 0 ° C. for about 1 hour, and as shown in FIG.
Completion of pixel TFT 321 and storage capacitor (Cs) 324
Let it. By this annealing process, the pixel TFT 321
By supplying hydrogen atoms to the interface between the active region and the gate insulating film, T
This has the effect of reducing dangling bonds that degrade FT characteristics.
You. In order to further protect the pixel TFT 321,
Nitriding formed only by necessary parts by plasma CVD
It may be covered with a silicon film. The TFT manufactured according to the above embodiment
Shows good characteristics similar to those of the second embodiment,
The channel region 313 and its storage capacitance (Cs) 324
Lower electrode 315b has a surface average roughness Ra
Are all suppressed within the range of about 5 to 6 nm, and the gate
There is almost no leakage current through the insulating film 309,
The non-uniformity of each capacity can also be kept small. as a result,
Using the active matrix substrate manufactured in this example
As a result of producing a liquid crystal display panel and performing full display,
High-reliability, high-quality LCD display with no display unevenness
Installation was realized. (Embodiment 4) Fourth embodiment using the present invention
Will be described. In this embodiment, the basics of a thin film integrated circuit
A C in which an N-type TFT and a P-type TFT are configured to be complementary
A description will be given of the case of manufacturing a circuit having a MOS structure.
U. FIG. 5 shows a CMOS circuit described in this embodiment.
(N-type TFT 422 and P-type TFT 423)
It is a top view showing an outline. In fact, tens of thousands
In this embodiment, a plurality of elements are formed at the same time.
Will be described focusing on an arbitrary CMOS circuit. Figure
6 is a manufacturing process of the CMOS circuit cut along the line BB 'in FIG.
FIG. 3 is a cross-sectional view showing (A) → (F),
The process proceeds sequentially. FIG. 6F shows the present embodiment.
Is a completed view of an arbitrary CMOS circuit by N-type TFT
422 and a P-type TFT 423. First, as shown in FIG.
The thickness of 30 is formed on the plate 401 by, for example, a sputtering method.
A base film 402 made of silicon oxide having a thickness of about 0 nm is formed.
You. This silicon oxide film spreads impurities from the glass substrate.
Provided to prevent scattering. Next, a low pressure CVD method or
Is a thickness of 20 to 100 nm by a plasma CVD method,
For example, a 50 nm intrinsic (I-type) amorphous silicon film (a-
(Si film) 403 is formed. Next, a photosensitive resin is formed on the a-Si film 403.
(Photoresist) is applied, and exposed and developed to form a mask 4
04. At this time, the photoresist mask 404
Through-hole, slit-like in region 400
The a-Si film 403 is exposed. That is, the state shown in FIG.
When the state is viewed from the top, as shown in FIG.
The i-film 403 is exposed, and the other parts are photoresist
Is in a state of being masked. Next, as shown in FIG.
A thin nickel film is deposited on the surface of the plate 401 by nickel deposition.
405 is formed. In this embodiment, between the deposition source and the substrate
The deposition distance longer than usual to reduce the deposition rate
As a result, the thickness of the nickel thin film 405 is reduced to about 1 nm or less.
It controlled so that it might become. At this time, on the a-Si film 403
The actual measurement of the areal density of nickel at 1 × 10
13atoms / cmTwoIt was about. And the photo
By removing the dying mask 404, the mask 404
Of the region 400 is lifted off.
In the a-Si film 403, nickel 405 is selectively deposited.
This means that a small amount was added. And inactivate this
Annealed in an atmosphere, for example, at a heating temperature of 550 ° C. for 16 hours
To crystallize. At this time, as shown in FIG.
00, the nickel added to the surface of the a-Si film 403
Vertically with respect to the glass substrate 401
Crystallization of the silicon film 403 occurs and the crystalline silicon film 40
3b is formed. And in the peripheral area of the area 400
Is indicated by an arrow 406 in FIGS. 5 and 6B.
From the region 400 in the lateral direction (the direction parallel to the substrate)
A crystalline silicon film that has undergone crystal growth and has grown laterally
403c is formed. In other areas,
It remains as an amorphous silicon film region 403 as it is. The above
The direction parallel to the substrate indicated by arrow 406 during crystal growth
The distance of the crystal growth in the direction was about 80 μm. Thereafter, as shown in FIG.
Irradiate light 407 to recrystallize the silicon film 403.
U. The laser light at this time was XeCl excimer.
Laser (wavelength 308nm, pulse width 40nsec)
Using. The irradiation condition of the laser beam 407 at this time is
The substrate is heated to 200 to 500 ° C, for example, 400 ° C during irradiation
And an energy density of 200 to 350 mJ / cmTwo,example
280mJ / cmTwoAnd The laser beam 407 is
The beam size on the plate surface is 100 mm x 1.3 mm
With a homogenizer so that
Symmetrical with respect to the short side direction (scan direction)
It has a trapezoidal strength profile. Here, in order to apply the present invention, first,
As in one embodiment, the silicon film in the amorphous region 403
Laser irradiation once to measure the actual crystallization width.
You. The crystallization width measured under the conditions of this example is 1.1 mm
It was width. In addition, beam profiler allows
In the intensity profile of the laser beam 407 examined in
The flat region width at the peak top was 0.9 mm.
That is, in this embodiment, the laser intensity profile
Region above the crystallization threshold intensity in Ill
The width of the area is 0.1 mm.
0.08mm (80μm) laser scanning pitch
Was set. By the above steps, the crystalline silicon region 403
b and 403c are partially recombined as seed crystals,
Better crystalline silicon regions 403b 'and 403c'
Becomes Further, the a-Si region 403 is crystallized and
Becomes the conductive silicon film 403a. Next, as shown in FIG. 5 and FIG.
Then, the high-quality crystalline silicon film 403c '
A portion for forming the TFT 422 and the P-type TFT 423 is left.
And remove the other parts by etching to remove the active area of the TFT.
Configure regions (source region, drain region, channel region)
Island-shaped crystalline silicon films 408n and 408p
As described above, isolation between elements is performed. At this time, the glass substrate 401
When viewed from above, as shown in FIG.
Island-shaped crystalline silicon films 408 are respectively arranged.
You. In FIG. 5, an island-shaped connection serving as an active region of each TFT is shown.
Source region 4 formed later in crystalline silicon film 408
14n, 414p and drain regions 415n, 415
p represents channel regions 413n and 413p. From FIG.
As can be seen, in this embodiment, the nickel
Direction of crystal growth and channel direction (carrier movement
Direction; left-right direction on the paper)
Are located. By arranging in this way, the TFT
T with improved field effect mobility and higher driving capability
FT is obtained. Next, as shown in FIG.
Island-shaped crystalline silicon films 408 n and 40 serving as conductive regions
A 100 nm thick silicon oxide film to cover 8p.
The insulating film 409 is formed. For forming silicon oxide film
Here, TEOS is used as a raw material, and the substrate temperature is set together with oxygen.
Decomposed by RF plasma CVD method at 300-400 ° C
Deposited. After the film formation, the bulk characteristics of the gate insulating film 409 itself are reduced.
Of crystalline and crystalline silicon film \ interface characteristics of gate insulating film
400-600 ° C under an inert gas atmosphere
For several hours. Subsequently, as shown in FIG.
400-800 nm thick by the sputtering method, for example
500 nm aluminum (0.1-2% silicon)
Is formed, and the aluminum film is patterned.
Thus, gate electrodes 410n and 410p are formed. Next, by ion doping, the active
The gate electrodes 410n and 410 are provided in the regions 408n and 408p.
Impurity ions (phosphorus and boron) using p as a mask
412 is injected. Phosphine as doping gas
(PHThree) And diborane (BTwoH6) Using the former
In this case, the acceleration voltage is set to 60 to 90 kV, for example, 80 kV,
In the latter case, 40 kV to 80 kV, for example, 65 kV
And the dose is 1 × 10Fifteen~ 8 × 10Fifteencm-2For example
2 × 10 phosphorusFifteencm-2, Boron 5 × 10Fifteencm-2Toss
You. By this step, the gate electrodes 410n and 410p
The region which is masked and into which the impurity ions are not implanted is formed later by T
FT channel regions 413n and 413p are obtained. Dopi
When performing doping, areas where doping is not required
Each element can be selectively doped by covering with
Perform a grouping. As a result, N-type impurities were implanted.
Source region 414n and drain region 415n,
The source region 414p and the drain region 4 into which a pure substance is implanted.
15p is formed, as shown in FIGS. 6 (E) and (F).
N-channel TFT 422 and P-channel TFT 4
23 can be formed. Thereafter, annealing is performed by laser light irradiation.
To activate the ion-implanted impurities. Leh
XeCl excimer laser (wavelength 30)
8 nm, pulse width 40 nsec)
Irradiation conditions were energy density of 250 mJ / cmTwo
Irradiated 4 shots per location. Subsequently, as shown in FIG.
A silicon oxide film having a thickness of
Formed by a plasma CVD method using EOS as a raw material,
A contact hole is formed in this, and a metal material, such as
For example, a TFT with a two-layer film of titanium nitride and aluminum
Of electrodes / wirings 417, 418, and 419 are formed. Soshi
Finally, under hydrogen atmosphere of 1 atm at 350 ° C for about 1 hour
N-type TF constituting the CMOS circuit
T422 and P-type TFT 423 are completed. The CMO fabricated according to the above embodiment
Field effect movement of each TFT in S structure circuit
The degree is 150-180cm with N-type TFTTwo/ Vs, P type T
80-100cm in FTTwo/ Vs and the threshold voltage is N
0.5 to 1 V for P-type TFT, -2.5 to -3 for P-type TFT
V and very good characteristics. Also, the TFT in the substrate
The uniformity of the field effect transfer is the same for both N-type and P-type TFTs.
Extremely ± 10% in mobility and ± 0.2V or less in threshold voltage
Was good. As described above, according to the fourth embodiment of the present invention,
Although described physically, the present invention is limited to the above-described embodiment.
Various modifications based on the technical idea of the present invention
Is possible. For example, in the above four embodiments,
Paired as an intensity profile in the
A trapezoidal shape having a nominal shape was used. However,
In the direction of travel of the user,
What is the profile of the beam profile if it is a file?
The present invention can also be applied to laser light to obtain its effect.
be able to. In the above four embodiments, X
Crystallize a-Si film using eCl excimer laser
Or recrystallized solid phase crystal growth silicon film. Book
The invention is based on various other pulsed laser beam irradiation
Of course, the same effect can be obtained even when crystallized.
When using a 48nm KrF excimer laser, etc.
Is similarly applicable. In the fourth embodiment, the solid-phase crystal growth
The method is to selectively use catalytic elements and form crystals in the lateral direction.
Length was used, but without using a catalyst element,
The same effect can be obtained by using the solid phase crystal growth method. Ma
In addition, without selectively introducing the catalyst element,
A method of growing a crystal as it is may be used. in this case
In addition to the excellent effects obtained by the catalytic element,
No extra process such as mask formation is required. Also, nickel as a catalytic element is introduced.
As a method, other than the vapor deposition method described in the fourth embodiment,
In addition, various methods can be used. For example, Ni
How to apply an aqueous solution of Kel salt
S made of SOG (spin-on-glass) material
iOTwoDiffusion from the film is also effective,
A method of forming a thin film by the ring method or plating method, ion
It is also possible to use a method of direct introduction by doping method
You. Furthermore, as an impurity metal element that promotes crystallization,
Is, apart from nickel, cobalt, palladium, platinum, copper,
Silver, gold, indium, tin, aluminum, antimony
The effect can also be obtained by using. Further, as an application of the present invention, a liquid crystal display
Other than the active matrix substrate for
Image sensor and thermal head with built-in driver
Driver and built-in driver with light emitting element
Optical writing elements, display elements, three-dimensional ICs, etc.
You. By using the present invention, high-speed, high-resolution
Higher performance such as image resolution is realized. Furthermore, the present invention
Not limited to the MOS transistor described in the above embodiment,
Bipolar transistors using crystalline semiconductors as element materials,
A wide range of semiconductor professionals including static induction transistors
It can be applied to all processes. [0112] According to the present invention, the pulse rate
High quality crystalline silicon film crystallized by laser light
In particular, the uniformity of the film quality can be improved. So
Thus, in general semiconductor devices using the semiconductor thin film as an element material,
Is not governed by non-uniformity of crystallization.
Characteristics, high performance, high reliability and high stability
A thin film semiconductor device can be realized. Especially the liquid crystal table
In the display device, the characteristics of each TFT in the panel
Display defects due to laser sequential scanning
Liquid crystal display devices with no display
Obtained in Seth. Furthermore, configure the peripheral drive circuit section
High performance, high integration and uniform characteristics required for TFT
Active matrix and peripheral drive on the same substrate
Full driver monolithic actuator that constitutes the circuit section
Module can be realized, and the module is compact.
, Higher performance, and lower cost.

【図面の簡単な説明】 【図1】第1の実施例の概要を示す。 【図2】第2の実施例の作製工程を示す。 【図3】第3の実施例の概要を示す。 【図4】第3の実施例の作製工程を示す。 【図5】第4の実施例の概要を示す。 【図6】第4の実施例の作製工程を示す。 【図7】本発明の概要を示す。 【図8】ケイ素膜表面おける原子間力顕微鏡(AFM)
像を示す。 【符号の説明】 101、201、301、401 ガラス基板 102、202、302、402 下地膜 103、203、303、403 非晶質ケイ素
(a−Si)膜 304、404 マスク 405 ニッケル薄膜 406 矢印 107、207、307、407 レーザー光 208、308、408 島状の結晶性ケイ素膜 209、309、409 ゲート絶縁膜 210、310、410 ゲート電極 211 酸化物層 212、312、412 不純物イオン 213、313、413 チャネル領域 214、314、414 ソース領域 215、315、415 ドレイン領域 216、316、416 層間絶縁膜 217、317 ソース電極 417、418、419 電極・配線 220、320 画素電極 221、321 画素TFT 422 N型TFT 423 P型TFT 324 補助容量(Cs)
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 shows an outline of a first embodiment. FIG. 2 shows a manufacturing process of a second embodiment. FIG. 3 shows an outline of a third embodiment. FIG. 4 shows a manufacturing process of a third embodiment. FIG. 5 shows an outline of a fourth embodiment. FIG. 6 shows a manufacturing process of a fourth embodiment. FIG. 7 shows an outline of the present invention. FIG. 8: Atomic force microscope (AFM) on a silicon film surface
An image is shown. DESCRIPTION OF SYMBOLS 101, 201, 301, 401 Glass substrates 102, 202, 302, 402 Underlayers 103, 203, 303, 403 Amorphous silicon (a-Si) film 304, 404 Mask 405 Nickel thin film 406 Arrow 107 , 207, 307, 407 laser light 208, 308, 408 island-shaped crystalline silicon films 209, 309, 409 gate insulating films 210, 310, 410 gate electrode 211 oxide layers 212, 312, 412 impurity ions 213, 313, 413 Channel region 214, 314, 414 Source region 215, 315, 415 Drain region 216, 316, 416 Interlayer insulating film 217, 317 Source electrode 417, 418, 419 Electrode / wiring 220, 320 Pixel electrode 221, 321 Pixel TFT 422 N Type TFT 423 P type TFT 324 Auxiliary capacitance (Cs)

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平8−45840(JP,A) 特開 平8−241872(JP,A) 特開 平8−330598(JP,A) 特開 平8−330602(JP,A) 特開 平8−340118(JP,A) 特開 平9−45926(JP,A) 特開 昭64−76715(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/20 H01L 21/268 H01L 21/336 H01L 29/786 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-8-45840 (JP, A) JP-A-8-241872 (JP, A) JP-A-8-330598 (JP, A) 330602 (JP, A) JP-A-8-340118 (JP, A) JP-A-9-45926 (JP, A) JP-A-64-76715 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/20 H01L 21/268 H01L 21/336 H01L 29/786

Claims (1)

(57)【特許請求の範囲】 【請求項1】絶縁表面を有する基板上に、複数の画素電
極と該各画素電極を駆動する薄膜トランジスタをそれぞ
れ備え、各薄膜トランジスタには画素電極による液晶容
量と並列に他の容量成分が接続されてなる半導体装置に
おいて、 絶縁表面を有する基板上に構成された結晶性を有する半
導体薄膜であって、該半導体薄膜は、前記基板上に形成
されたケイ素膜に、そのビーム形状が照射面(ケイ素膜
表面)において長尺形状となるように設計されている
ルスレーザー光を、該ビーム形状の長尺方向に対して垂
直方向に順次走査照射して溶融固化させることで結晶化
された結晶性ケイ素膜であり、 該結晶性ケイ素膜はパルスレーザー光の走査方向におけ
るビーム強度プロファイルの走査進行方向側での立ち上
がり領域の幅(R)以下の値に、レーザー光の順次走査
間隔(P)が設定されたパルスレーザー光により結晶化
され、前記立ち上がり領域の幅(R)はケイ素膜を溶解
し結晶化する強度範囲である半導体薄膜を用いて、各チ
ャネル領域と、その薄膜トランジスタに接続された容量
成分の一方の電極とが構成されていることを特徴とする
半導体装置。
(57) [Claim 1] A plurality of pixel electrodes are provided on a substrate having an insulating surface.
And a thin film transistor that drives each pixel electrode
Each thin film transistor has a liquid crystal capacitor
Semiconductor devices that have other capacitance components connected in parallel with the
A semiconductor thin film having crystallinity formed on a substrate having an insulating surface, wherein the semiconductor thin film is formed on a silicon film formed on the substrate by applying a beam shape to an irradiation surface (silicon film).
A pulse laser beam designed to have a long shape on the surface) is perpendicular to the long direction of the beam shape.
A crystalline silicon film crystallized by being sequentially irradiated and melted and solidified by scanning in a direct direction , wherein the crystalline silicon film has a rising region on a scanning progress direction side of a beam intensity profile in a scanning direction of a pulsed laser beam. The width (R) is crystallized by a pulsed laser beam having a value equal to or smaller than the width (R) and the sequential scanning interval (P) of the laser beam. The width (R) of the rising region is within an intensity range in which the silicon film is dissolved and crystallized. Using a semiconductor thin film , each chip
Channel region and the capacitance connected to the thin film transistor
A semiconductor device, comprising: one electrode of a component .
JP04180397A 1997-02-26 1997-02-26 Semiconductor device Expired - Lifetime JP3390622B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04180397A JP3390622B2 (en) 1997-02-26 1997-02-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04180397A JP3390622B2 (en) 1997-02-26 1997-02-26 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH10242050A JPH10242050A (en) 1998-09-11
JP3390622B2 true JP3390622B2 (en) 2003-03-24

Family

ID=12618502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04180397A Expired - Lifetime JP3390622B2 (en) 1997-02-26 1997-02-26 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3390622B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208771A (en) 1999-01-11 2000-07-28 Hitachi Ltd Semiconductor device, liquid cystal display device, and their manufacturing

Also Published As

Publication number Publication date
JPH10242050A (en) 1998-09-11

Similar Documents

Publication Publication Date Title
US5981974A (en) Semiconductor device and method for fabricating the same
US6013544A (en) Method for fabricating a semiconductor device
JP3072005B2 (en) Semiconductor device and manufacturing method thereof
US5619044A (en) Semiconductor device formed with seed crystals on a layer thereof
US20050059222A1 (en) Method of forming polycrystalline semiconductor layer and thin film transistor using the same
JP3389022B2 (en) Semiconductor device
JPWO2006038351A1 (en) Crystalline semiconductor film and manufacturing method thereof
JP3277082B2 (en) Semiconductor device and manufacturing method thereof
JP3715848B2 (en) Manufacturing method of semiconductor device
JP3317482B2 (en) Semiconductor device and manufacturing method thereof
JP3377160B2 (en) Semiconductor device and manufacturing method thereof
JP2005005410A (en) Crystalline thin film and its manufacturing method, element using same, circuit constituted by using the element, as well as device including the element or the circuit
JP3319963B2 (en) Method for manufacturing semiconductor device
JP3927756B2 (en) Manufacturing method of semiconductor device
JP3390622B2 (en) Semiconductor device
JP3107345B2 (en) Method for manufacturing semiconductor device
JP3357798B2 (en) Semiconductor device and method of manufacturing the same
JP3192555B2 (en) Method for manufacturing semiconductor device
JP3269734B2 (en) Semiconductor device and manufacturing method thereof
JP3338756B2 (en) Semiconductor device and method of manufacturing the same
JP3392677B2 (en) Semiconductor thin film, semiconductor device and method of manufacturing the same
JP3204489B2 (en) Method for manufacturing semiconductor device
JP2001320056A (en) Manufacturing method for thin-film transistor and thin- film semiconductor device
JP3403927B2 (en) Method for manufacturing semiconductor device
JP4268326B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080117

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100117

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110117

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120117

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130117

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130117

Year of fee payment: 10

SG99 Written request for registration of restore

Free format text: JAPANESE INTERMEDIATE CODE: R316G99

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term