JP2001320056A - Manufacturing method for thin-film transistor and thin- film semiconductor device - Google Patents

Manufacturing method for thin-film transistor and thin- film semiconductor device

Info

Publication number
JP2001320056A
JP2001320056A JP2000137557A JP2000137557A JP2001320056A JP 2001320056 A JP2001320056 A JP 2001320056A JP 2000137557 A JP2000137557 A JP 2000137557A JP 2000137557 A JP2000137557 A JP 2000137557A JP 2001320056 A JP2001320056 A JP 2001320056A
Authority
JP
Japan
Prior art keywords
thin film
gate electrode
semiconductor thin
gate
irradiating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000137557A
Other languages
Japanese (ja)
Inventor
Yasushi Shimogaichi
康 下垣内
Hisao Hayashi
久雄 林
Masato Takatoku
真人 高徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000137557A priority Critical patent/JP2001320056A/en
Publication of JP2001320056A publication Critical patent/JP2001320056A/en
Pending legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve a process for crystallizing a semiconductor thin-film by laser irradiation which is used for an active layer of a bottom gate type thin-film transistor. SOLUTION: This manufacturing method comprises a gate electrode forming process where a gate electrode 5 is formed on an insulating substrate 1, a gate insulating film forming process where gate insulating films 3 and 4 are so formed as to cover the gate electrode 5, a semiconductor thin-film forming process for forming a semiconductor thin-film 2 on the gate insulating films 3 and 4, a crystallizing process where the semiconductor thin-film 2 is irradiated with laser beam 50 for crystallization, and an impurity introducing process where an impurity is selectively introduced into the semiconductor thin-film 2. In the crystallizing process, the laser beam 50 of wavelength 300 nm or shorter is projected to crystallize the semiconductor thin-film 2.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は薄膜トランジスタの
製造方法及び薄膜半導体装置に関する。より詳しくは、
多結晶シリコンなどを活性層とするボトムゲート型の薄
膜トランジスタを絶縁基板上に集積形成した薄膜半導体
装置の製造技術に関する。
The present invention relates to a method for manufacturing a thin film transistor and a thin film semiconductor device. More specifically,
The present invention relates to a technique for manufacturing a thin-film semiconductor device in which a bottom-gate thin-film transistor using polycrystalline silicon or the like as an active layer is integrated on an insulating substrate.

【0002】[0002]

【従来の技術】薄膜半道体装置は表示用としてアクティ
ブマトリクス型液晶ディスプレなどの駆動基板に好適で
あり、現在盛んに開発が進められている。特に、多結晶
シリコン薄膜トランジスタは小型で高精細のアクティブ
マトリクス型カラー液晶表示装置が実現でき、注目を集
めている。透明なガラスなどからなる絶縁基板上に画素
スイッチング素子として薄膜トランジスタを形成する
為、従来の半導体技術では電極材料や抵抗材料としての
み活用されていた多結晶シリコン薄膜を活性層に利用す
る技術である。市場で求められる画像品位を実現する為
の高密度設計が可能な高性能のスイッチング素子用薄膜
トランジスタを実現できる唯一の技術である。これは同
時に、従来外付けのICを用いていた周辺回路部を画素
アレイ部と同一基板上に同一プロセスで形成することも
可能にした。非晶質シリコン薄膜トランジスタでは実現
できなかった高精細でかつ周辺回路部一体型のアクティ
ブマトリクス液晶ディスプレイが実現できる。
2. Description of the Related Art Thin-film semi-semiconductor devices are suitable for driving substrates such as active matrix type liquid crystal displays for display, and are currently being actively developed. In particular, polycrystalline silicon thin film transistors have been attracting attention because they can realize small and high-definition active matrix color liquid crystal display devices. In order to form a thin film transistor as a pixel switching element on an insulating substrate made of a transparent glass or the like, in the conventional semiconductor technology, a polycrystalline silicon thin film that has been used only as an electrode material or a resistance material is used as an active layer. This is the only technology that can realize a high-performance thin film transistor for a switching element that can be designed with high density to achieve the image quality required in the market. At the same time, it has also become possible to form a peripheral circuit portion using an external IC in the same process on the same substrate as the pixel array portion. It is possible to realize an active matrix liquid crystal display with high definition and a peripheral circuit unit integrated type, which cannot be realized with an amorphous silicon thin film transistor.

【0003】多結晶シリコンは非晶質シリコンに比べキ
ャリア移動度が大きい為、多結晶シリコン薄膜トランジ
スタの電流駆動能力が高くなり、高速駆動が必要な水平
走査回路及び垂直走査回路などの周辺回路部を画素スイ
ッチング用の薄膜トランジスタと同一基板上に同時に作
り込むことができる。従って、表示用薄膜半導体装置か
ら外部に取り出す信号線の本数を大幅に削減することが
できる。又、Nチャネル型及びPチャネル型の薄膜トラ
ンジスタを集積形成したCMOS回路をオンチップ化で
き、レベルシフト回路の内蔵が可能になりタイミング系
信号の低電圧駆動ができる。
Since polycrystalline silicon has a higher carrier mobility than amorphous silicon, the current driving capability of the polycrystalline silicon thin film transistor is increased, and peripheral circuit portions such as a horizontal scanning circuit and a vertical scanning circuit which require high-speed driving are required. It can be simultaneously formed on the same substrate as the pixel switching thin film transistor. Therefore, the number of signal lines to be taken out from the display thin film semiconductor device to the outside can be significantly reduced. Also, a CMOS circuit in which N-channel and P-channel thin film transistors are integrated can be formed on-chip, a level shift circuit can be built in, and low-voltage driving of timing signals can be performed.

【0004】薄膜トランジスタのデバイス技術及びプロ
セス技術としては、従来から1000℃以上の処理温度
を採用した高温プロセス技術が確立されている。この高
温プロセスの特徴は、石英など高耐熱性基板の上に成膜
された半導体薄膜を固相成長により改質する点である。
固相成長法は1000℃以上の温度で半導体薄膜を熱処
理する方法であり、成膜段階では微小なシリコン結晶の
集合である多結晶シリコンに含まれる一個一個の結晶粒
を大きくする。この固相成長法により得られた多結晶シ
リコンは100cm2 /v.s程度の高いキャリア移動
度が得られる。この様な高温プロセスを実施する為には
耐熱性に優れた基板の採用が必須であり、従来から高価
な石英などを用いていた。しかしながら、石英は製造コ
スト低減化の観点からは不利である。
As a thin film transistor device technology and a process technology, a high temperature process technology employing a processing temperature of 1000 ° C. or higher has been established. The feature of this high temperature process is that a semiconductor thin film formed on a high heat resistant substrate such as quartz is modified by solid phase growth.
The solid phase growth method is a method in which a semiconductor thin film is heat-treated at a temperature of 1000 ° C. or higher. In a film formation stage, individual crystal grains contained in polycrystalline silicon, which is a collection of minute silicon crystals, are enlarged. The polycrystalline silicon obtained by this solid-phase growth method is 100 cm 2 / v. A high carrier mobility of about s can be obtained. In order to carry out such a high-temperature process, it is essential to use a substrate having excellent heat resistance, and conventionally expensive quartz or the like has been used. However, quartz is disadvantageous from the viewpoint of reducing manufacturing costs.

【0005】上述した高温プロセスに代えて、600℃
以下の処理温度を採用した低温プロセスが開発されてい
る。薄膜半導体装置の製造工程を低温プロセス化する方
法の一環として、レーザビームを用いたレーザアニール
が注目を集めている。これは、ガラスなどの低耐熱性絶
縁基板上に成膜された非晶質シリコンや多結晶シリコン
など非単結晶性の半導体薄膜にレーザビームを照射して
局部的に加熱溶融した後、その冷却過程で半導体薄膜を
結晶化するものである。この結晶化した半導体薄膜を活
性層(チャネル領域)として多結晶シリコン薄膜トラン
ジスタを集積形成する。結晶化した半導体薄膜はキャリ
アの移動度が高くなる為、ある程度薄膜トランジスタを
高性能化できる。
[0005] Instead of the high temperature process described above,
Low temperature processes employing the following processing temperatures have been developed. Laser annealing using a laser beam has attracted attention as a part of a method for making a manufacturing process of a thin film semiconductor device a low-temperature process. This involves irradiating a laser beam onto a non-single-crystal semiconductor thin film such as amorphous silicon or polycrystalline silicon formed on a low heat-resistant insulating substrate such as glass, and then locally heating and melting it, and then cooling it. In the process, the semiconductor thin film is crystallized. Using the crystallized semiconductor thin film as an active layer (channel region), a polycrystalline silicon thin film transistor is integrated and formed. Since the crystallized semiconductor thin film has high carrier mobility, the performance of the thin film transistor can be improved to some extent.

【0006】ところで、薄膜トランジスタは従来トップ
ゲート型の構造が主流である。トップゲート構造は絶縁
基板の上に半導体薄膜を成膜し、更にゲート絶縁膜を介
して上方にゲート電極を形成する。低温プロセスでは低
コストの大型ガラス板を絶縁基板に使用する。このガラ
ス板にはNaなどの不純物金属が多く含まれている為、
薄膜トランジスタを駆動する電圧に応じてNaなどが局
在化する。その電界によって薄膜トランジスタの特性が
変動するという信頼性上の問題がある。これに対し、近
年低温プロセスに適したボトムゲート型の構造が開発さ
れている。これは、ガラス板などの絶縁基板上に金属膜
などからなるゲート電極を配置し、その上にゲート絶縁
膜を介して半導体薄膜を形成している。ゲート電極がガ
ラス板中の電界を遮蔽する効果があり、構造的な観点か
ら信頼性上トップゲート型に比べボトムゲート型の方が
優れている。
[0006] By the way, conventionally, the thin film transistor mainly has a top gate type structure. In the top gate structure, a semiconductor thin film is formed on an insulating substrate, and a gate electrode is formed above via a gate insulating film. In the low-temperature process, a low-cost large glass plate is used as an insulating substrate. Since this glass plate contains a lot of impurity metals such as Na,
Na and the like are localized according to the voltage for driving the thin film transistor. There is a reliability problem that the characteristics of the thin film transistor fluctuate due to the electric field. On the other hand, in recent years, a bottom gate type structure suitable for a low-temperature process has been developed. In this method, a gate electrode made of a metal film or the like is arranged on an insulating substrate such as a glass plate, and a semiconductor thin film is formed thereon via a gate insulating film. The gate electrode has an effect of shielding the electric field in the glass plate, and the bottom gate type is superior to the top gate type in terms of reliability from a structural point of view.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、ボトム
ゲート構造はレーザアニールによる結晶化を行う時に大
きな問題がある。再結晶化する半導体薄膜は、概ねチャ
ネル領域となる部分がゲート電極の直上に位置し、ソー
ス領域及びドレイン領域となる部分はガラス板上にあ
る。この為、レーザビームの照射によりエネルギーを与
えた時、ガラス板上と金属ゲート電極上では熱の伝導状
態や放散状態に相違が出てくる。よって、最適なレーザ
エネルギーがチャネル領域とソース領域及びドレイン領
域で異なる為、大きなキャリア移動度が得られる最適エ
ネルギーでのレーザ照射ができなくなる。即ち、レーザ
アニールによる再結晶化を行う場合、金属ゲート電極上
の半導体薄膜とガラス板上の半導体薄膜の両者に同時に
レーザビームを照射する訳であるが、一旦溶融化して冷
却過程で固化する間に、金属ゲート電極上では熱がゲー
ト配線を伝わって水平方向に放散する為、比較的短時間
に固化する。この為、金属ゲート電極上とガラス板上と
では再結晶化した半導体薄膜の結晶粒が異なり、キャリ
ア移動度が均一でなくなる。極端に言うと、金属ゲート
電極上の半導体薄膜の結晶粒径を大きくしようとする
と、ガラス板上の半導体薄膜は照射エネルギーが高くな
り過ぎて蒸発することがある。逆に、ガラス板上の半導
体薄膜の結晶状態を正常にしようとすると、金属ゲート
電極上の半導体薄膜は結晶粒径が小さくなってしまう。
つまり、レーザアニールの時に、金属ゲート電極上とガ
ラスなどの絶縁基板上の両方において、半導体薄膜に最
適なエネルギーでレーザ光を照射させようとすると、プ
ロセスマージンが非常に狭くなってしまうという課題が
ある。ここで、プロセスマージンとは、レーザ光の照射
エネルギー密度に関して製造プロセス上許容できる範囲
を表わす。従来、このプロセスマージンが狭い為、レー
ザ光の照射エネルギー密度の変動を厳しく抑える必要が
あり、多大な困難を伴っていた。
However, the bottom gate structure has a serious problem when performing crystallization by laser annealing. In the semiconductor thin film to be recrystallized, a portion to be a channel region is located directly above a gate electrode, and portions to be a source region and a drain region are on a glass plate. For this reason, when energy is given by laser beam irradiation, a difference appears in the heat conduction state and the heat dissipation state on the glass plate and on the metal gate electrode. Therefore, the optimal laser energy differs between the channel region, the source region, and the drain region, so that laser irradiation with the optimal energy at which large carrier mobility is obtained cannot be performed. That is, when recrystallization is performed by laser annealing, both the semiconductor thin film on the metal gate electrode and the semiconductor thin film on the glass plate are irradiated with a laser beam at the same time. In addition, on the metal gate electrode, heat is transmitted in the gate wiring and dissipated in the horizontal direction, so that the heat is solidified in a relatively short time. For this reason, the crystal grain of the recrystallized semiconductor thin film differs between the metal gate electrode and the glass plate, and the carrier mobility is not uniform. In an extreme case, when attempting to increase the crystal grain size of the semiconductor thin film on the metal gate electrode, the semiconductor thin film on the glass plate may have too high irradiation energy and evaporate. Conversely, if the crystal state of the semiconductor thin film on the glass plate is to be made normal, the semiconductor thin film on the metal gate electrode has a small crystal grain size.
In other words, at the time of laser annealing, if a semiconductor thin film is irradiated with laser light at an optimum energy on both a metal gate electrode and an insulating substrate such as glass, the process margin becomes extremely narrow. is there. Here, the process margin indicates an allowable range of the irradiation energy density of the laser beam in the manufacturing process. Conventionally, since the process margin is narrow, it is necessary to severely suppress the fluctuation of the irradiation energy density of the laser beam, which has been accompanied by great difficulty.

【0008】[0008]

【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明はボトムゲート型の薄膜トランジスタ
の活性層に用いる半導体薄膜のレーザ光照射による結晶
化工程を改善することを目的とする。かかる目的を達成
するために以下の手段を講じた。即ち、本発明は、絶縁
基板上にゲート電極を形成するゲート電極形成工程と、
該ゲート電極を被覆するようにゲート絶縁膜を形成する
ゲート絶縁膜形成工程と、該ゲート絶縁膜の上に半導体
薄膜を形成する半導体薄膜形成工程と、該半導体薄膜に
レーザ光を照射してその結晶化を図る結晶化工程と、該
半導体薄膜に選択的に不純物を導入する不純物導入工程
とからなる薄膜トランジスタの製造方法において、前記
結晶化工程は、波長が300nm以下のレーザ光を照射
して該半導体薄膜を結晶化することを特徴とする。好ま
しくは、前記結晶化工程は、KrFエキシマレーザ光源
から放射される波長が248nmのレーザ光を照射して
該半導体薄膜を結晶化する。又、前記ゲート電極形成工
程は、厚みが10nm以上のゲート電極を形成する。
又、前記ゲート電極形成工程は、金属アルミニウムから
なるゲート電極を形成する。
SUMMARY OF THE INVENTION In view of the above-mentioned problems of the prior art, an object of the present invention is to improve a crystallization process of a semiconductor thin film used for an active layer of a bottom gate type thin film transistor by laser light irradiation. . The following measures were taken in order to achieve this purpose. That is, the present invention provides a gate electrode forming step of forming a gate electrode on an insulating substrate,
Forming a gate insulating film so as to cover the gate electrode; forming a semiconductor thin film on the gate insulating film; and irradiating the semiconductor thin film with laser light. In a method for manufacturing a thin film transistor comprising a crystallization step for crystallization and an impurity introduction step for selectively introducing an impurity into the semiconductor thin film, the crystallization step is performed by irradiating a laser beam having a wavelength of 300 nm or less. The method is characterized in that a semiconductor thin film is crystallized. Preferably, in the crystallization step, the semiconductor thin film is crystallized by irradiating a laser beam having a wavelength of 248 nm emitted from a KrF excimer laser light source. In the gate electrode forming step, a gate electrode having a thickness of 10 nm or more is formed.
In the gate electrode forming step, a gate electrode made of metal aluminum is formed.

【0009】本発明によれは、波長が300nm以下の
レーザ光を照射してボトムゲート型薄膜トランジスタの
半導体薄膜を結晶化している。例えば、KrFエキシマ
レーザ光源から放射される波長が248nmのレーザ光
を用いている。これに対し、従来はXeClエキシマレ
ーザ光源から放射される波長が308nmのレーザ光が
半導体薄膜の結晶化に多用されていた。レーザ光の波長
が短くなればなるほど、半導体薄膜の表面での吸収が多
くなり、内部に侵入しにくくなる。従って、波長が短い
ほどレーザ光の吸収による発熱も半導体薄膜の表面に限
定され、その下側に位置する金属ゲート電極やガラス等
からなる絶縁基板に伝達しにくくなる。換言すると、波
長が短くなるほどレーザ光の照射による熱的影響は半導
体薄膜の裏側に及ばなくなり、金属ゲート電極とガラス
基板との間で差がなくなる。従って、波長が300nm
以下のレーザ光を用いることにより、金属ゲート電極上
のチャネル領域とガラス基板上のソース/ドレイン領域
上とで、結晶状態の差が少なくなり、均一な多結晶が得
られる。これに対し、波長が300nm以上のレーザ光
を使用すると、レーザ光の吸収が半導体薄膜の表面部位
のみでなく内部でも行われるため、熱的な条件が半導体
薄膜裏側の下地条件によって左右される。換言すると、
金属ゲート電極上とガラス基板上とで結晶化状態が異な
るため、特性的に均一な薄膜トランジスタを集積形成す
ることが難しくなる。
According to the present invention, a semiconductor thin film of a bottom-gate thin film transistor is crystallized by irradiating a laser beam having a wavelength of 300 nm or less. For example, a laser beam having a wavelength of 248 nm emitted from a KrF excimer laser light source is used. On the other hand, conventionally, laser light having a wavelength of 308 nm emitted from a XeCl excimer laser light source has been frequently used for crystallization of a semiconductor thin film. As the wavelength of the laser beam becomes shorter, the absorption at the surface of the semiconductor thin film increases, and the laser beam hardly penetrates into the inside. Therefore, as the wavelength is shorter, the heat generated by the absorption of the laser light is also limited to the surface of the semiconductor thin film, and it is difficult to transmit the heat to the metal gate electrode and the insulating substrate made of glass or the like located therebelow. In other words, as the wavelength becomes shorter, the thermal effect of the laser light irradiation does not reach the back side of the semiconductor thin film, and the difference between the metal gate electrode and the glass substrate disappears. Therefore, the wavelength is 300 nm
By using the following laser light, the difference in crystal state between the channel region on the metal gate electrode and the source / drain region on the glass substrate is reduced, and uniform polycrystal is obtained. On the other hand, when a laser beam having a wavelength of 300 nm or more is used, the laser beam is absorbed not only at the surface of the semiconductor thin film but also inside the semiconductor thin film. In other words,
Since the crystallization state is different between the metal gate electrode and the glass substrate, it is difficult to integrally form thin film transistors with uniform characteristics.

【0010】[0010]

【発明の実施の形態】以下図面を参照して本発明の実施
の形態を詳細に説明する。図1は本発明の基本的な概念
を表した模式図である。(a)は本発明にかかる薄膜ト
ランジスタの製造方法を示している。基本的に、薄膜ト
ランジスタは、ゲート電極形成工程とゲート絶縁膜形成
工程と半導体薄膜形成工程と結晶化工程と不純物導入工
程とにより作成される。先ずゲート電極形成工程では、
ガラスなどからなる絶縁基板1上にゲート電極5を形成
する。具体的には、金属を例えばスパッタリングで成膜
しゲート電極の形状に合わせてエッチングする。次にゲ
ート絶縁膜形成工程を行い、ゲート電極5を被覆するよ
うにゲート絶縁膜を堆積する。例えば、プラズマCVD
法でゲート窒化膜3を50nm程度の厚みで堆積し、同
じくプラズマCVD法でゲート酸化膜4を100nmの
厚みで堆積する。ゲート窒化膜3は例えば窒化シリコン
からなりゲート酸化膜4は例えば酸化シリコンからな
る。続いて半導体薄膜形成工程を行い、ゲート窒化膜3
とゲート酸化膜4の積層構造からなるゲート絶縁膜の上
に半導体薄膜2を成膜する。例えば、プラズマCVD法
で非晶質シリコンからなる半導体薄膜2を40nmの厚
みで堆積する。この後結晶化工程を行い、 半導体薄膜
2にレーザ光50を照射してその結晶化を図る。具体的
には、非晶質シリコンを多結晶シリコンに転換する。こ
の後不純物導入工程を行い、結晶化された半導体薄膜2
に選択的に不純物を導入する。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a schematic diagram illustrating the basic concept of the present invention. (A) shows a method for manufacturing a thin film transistor according to the present invention. Basically, a thin film transistor is formed by a gate electrode forming step, a gate insulating film forming step, a semiconductor thin film forming step, a crystallization step, and an impurity introducing step. First, in the gate electrode forming step,
A gate electrode 5 is formed on an insulating substrate 1 made of glass or the like. Specifically, a metal film is formed by, for example, sputtering, and is etched according to the shape of the gate electrode. Next, a gate insulating film forming step is performed, and a gate insulating film is deposited so as to cover the gate electrode 5. For example, plasma CVD
A gate nitride film 3 is deposited to a thickness of about 50 nm by the method, and a gate oxide film 4 is deposited to a thickness of 100 nm by the plasma CVD method. The gate nitride film 3 is made of, for example, silicon nitride, and the gate oxide film 4 is made of, for example, silicon oxide. Subsequently, a semiconductor thin film forming step is performed, and the gate nitride film 3 is formed.
The semiconductor thin film 2 is formed on a gate insulating film having a laminated structure of the gate oxide film 4 and the gate oxide film 4. For example, a semiconductor thin film 2 made of amorphous silicon is deposited to a thickness of 40 nm by a plasma CVD method. Thereafter, a crystallization step is performed, and the semiconductor thin film 2 is irradiated with a laser beam 50 to achieve crystallization. Specifically, amorphous silicon is converted to polycrystalline silicon. Thereafter, an impurity introducing step is performed, and the crystallized semiconductor thin film 2 is formed.
To selectively introduce impurities.

【0011】本発明の特徴事項として、結晶化工程は、
波長が300nm以下のレーザ光50を照射して半導体
薄膜2を結晶化する。例えば、KrFエキシマレーザ光
源から放射される波長が248nmのレーザ光を照射し
て半導体薄膜2を結晶化する。場合によっては、発振波
長が126nmのArエキシマレーザ光源、発振波長
が175nmのArClエキシマレーザ光源、発振波長
が193nmのArFエキシマレーザ光源、発振波長が
222nmのKrClエキシマレーザ光源、発振波長が
282nmのXeBrエキシマレーザ光源を用いること
が出来る。いずれのレーザ光源もパルス発振型である。
これに対し発振波長が308nmのXeClエキシマレ
ーザ光源や発振波長が353nmのXeFエキシマレー
ザ光源は、いずれも波長が300nmを越えるので本発
明の技術的範囲から除かれる。波長が300nm以下の
レーザ光50はシリコンなどからなる半導体薄膜2の表
面で大部分が吸収されるため、下地の影響を受けること
なく、半導体薄膜2を均一に結晶化できる。このため、
半導体薄膜2の下に位置するゲート電極5は熱容量を小
さくする必要がなくなり、その厚みを10nm以上にで
きる。ゲート電極5は厚くなるほど電気抵抗が下がるの
で、回路的に好ましい。実際の製品では、ゲート電極5
の膜厚は30乃至150nmに設定する。又、波長が3
00nm以下のレーザ光50を用いると発熱が半導体薄
膜2の表面に限定されるので、下地のゲート電極5は過
熱状態にならず、高融点金属に代えてアルミニウムを用
いることができる。アルミニウムは高融点金属よりも電
気抵抗が低いので回路的には好ましい。尚、ゲート電極
5の材料としてMo,Mo/Ta,Crなどの高融点金
属を用いても良いことは言うまでもない。
[0011] As a feature of the present invention, the crystallization step comprises:
The semiconductor thin film 2 is crystallized by irradiating a laser beam 50 having a wavelength of 300 nm or less. For example, the semiconductor thin film 2 is crystallized by irradiating laser light having a wavelength of 248 nm emitted from a KrF excimer laser light source. In some cases, an Ar 2 excimer laser light source having an oscillation wavelength of 126 nm, an ArCl excimer laser light source having an oscillation wavelength of 175 nm, an ArF excimer laser light source having an oscillation wavelength of 193 nm, a KrCl excimer laser light source having an oscillation wavelength of 222 nm, and an oscillation wavelength of 282 nm A XeBr excimer laser light source can be used. Each laser light source is of a pulse oscillation type.
On the other hand, a XeCl excimer laser light source having an oscillation wavelength of 308 nm and a XeF excimer laser light source having an oscillation wavelength of 353 nm are all excluded from the technical scope of the present invention since the wavelengths exceed 300 nm. Most of the laser light 50 having a wavelength of 300 nm or less is absorbed by the surface of the semiconductor thin film 2 made of silicon or the like, so that the semiconductor thin film 2 can be uniformly crystallized without being affected by the base. For this reason,
The gate electrode 5 located under the semiconductor thin film 2 does not need to have a small heat capacity, and can have a thickness of 10 nm or more. Since the electrical resistance decreases as the gate electrode 5 becomes thicker, it is preferable in terms of a circuit. In an actual product, the gate electrode 5
Is set to 30 to 150 nm. Also, if the wavelength is 3
When a laser beam 50 having a thickness of 00 nm or less is used, heat generation is limited to the surface of the semiconductor thin film 2, so that the underlying gate electrode 5 does not become overheated, and aluminum can be used instead of the high melting point metal. Aluminum is preferable in terms of circuit because it has lower electric resistance than the high melting point metal. Needless to say, a high melting point metal such as Mo, Mo / Ta, or Cr may be used as the material of the gate electrode 5.

【0012】(a)では、ゲート電極5が配置されてい
る部分を領域MTLで表してある。又、ゲート電極5が
配されておらずガラスなどからなる基板1の表面がその
まま半導体薄膜2の下に位置する部分を領域GLSで表
してある。ここで、(b)は、領域MTL及びGLSに
ついて、レーザ光(KrF)エネルギーと結晶粒経との
関係を示すグラフである。図示のように、直下にゲート
電極5が配されている領域MTLでは、レーザ光エネル
ギーを270mJ/cmにすると、1000nm程度
の最大結晶粒経が得られる。一方、直下にガラス基板1
の表面が位置する領域GLSでは、レーザ光エネルギー
を260mJ/cm程度にすると最大結晶粒経が得ら
れる。領域MTLとGLSとで最大結晶粒経が得られる
レーザ光エネルギーの範囲に大差はなく、ほとんど同じ
レーザ光照射条件でいずれの領域MTL,GLSでも最
適な結晶状態が得られる。KrFレーザ光は波長が24
8nmと短いため、半導体薄膜2の表面でほとんど吸収
され、下地の影響を受けにくくなる。このため、領域M
TLとGLSとで最適なレーザ光の照射条件の差が小さ
くなり、プロセスマージンを比較的大きくとれる。例え
ば、領域MTLで500nmの粒経を確保し、領域GL
Sで1000nmに近い粒経を確保するためには、レー
ザ光エネルギーを250〜270mJ/cmの範囲で
制御すれば良い。
In FIG. 2A, a portion where the gate electrode 5 is arranged is represented by a region MTL. A portion where the gate electrode 5 is not provided and the surface of the substrate 1 made of glass or the like is directly located under the semiconductor thin film 2 is represented by a region GLS. Here, (b) is a graph showing the relationship between the laser beam (KrF) energy and the crystal grain size for the regions MTL and GLS. As shown in the figure, in the region MTL where the gate electrode 5 is disposed immediately below, when the laser beam energy is set to 270 mJ / cm 2 , a maximum crystal grain size of about 1000 nm is obtained. On the other hand, immediately below the glass substrate 1
In the region GLS where the surface is located, the maximum crystal grain size can be obtained by setting the laser light energy to about 260 mJ / cm 2 . There is no significant difference in the range of the laser beam energy at which the maximum crystal grain diameter can be obtained between the regions MTL and GLS, and the optimum crystal state can be obtained in any of the regions MTL and GLS under almost the same laser beam irradiation conditions. KrF laser light has a wavelength of 24
Since it is as short as 8 nm, it is almost absorbed on the surface of the semiconductor thin film 2 and is less affected by the underlayer. Therefore, the area M
The difference in the optimum laser beam irradiation conditions between TL and GLS is reduced, and a relatively large process margin can be obtained. For example, a grain size of 500 nm is secured in the region MTL and the region GL is secured.
In order to secure a particle diameter close to 1000 nm in S, the laser beam energy may be controlled in the range of 250 to 270 mJ / cm 2 .

【0013】(c)は、参考例としてXeClエキシマ
レーザ光源を用いた場合を表している。XeClエキシ
マレーザ光源の発振波長は308nmである。図示のよ
うに、領域GLSでは、KrFレーザ光と大差なく、エ
ネルギーが260mJ/cm あたりで、1000nm
に達する最大結晶粒経が得られる。これに対し、ゲート
電極5が配されている領域MTLでは、最大結晶粒経が
得られるレーザ光エネルギーが大きく上方にシフトして
おり、図示の例では290mJ/cmとなっている。
波長が300nmを超えると、レーザ光が半導体薄膜2
の表面ばかりでなく内部でも吸収されるため、 発熱が
ゲート電極5に近い下側部分でも起きる。従って、金属
ゲート電極5に流れ出す熱損失が大きくなり、その分最
適な結晶粒経を得るためのレーザ光エネルギーが大きく
なってしまう。この様に、領域MTLとGLSとでレー
ザ光の最適照射条件が異なると、プロセスマージンが狭
くなり制御が困難になる。例えば、領域GLSで100
0nmに近い結晶粒経を確保しつつ領域MTLで500
nm以上の結晶粒経を確保しようとすると、レーザ光エ
ネルギー範囲は255乃至275mJ/cm程度とな
り、 (b)に示した場合に比べかなり狭くなってしま
う。
(C) shows a XeCl excimer as a reference example.
This shows a case where a laser light source is used. XeCl exci
The oscillation wavelength of the laser light source is 308 nm. As shown
As described above, in the region GLS, there is no much difference from the KrF laser beam,
Energy is 260mJ / cm 2Around 1000nm
Is obtained. In contrast, the gate
In the region MTL where the electrode 5 is arranged, the maximum crystal grain size is
The resulting laser light energy shifts significantly upwards
290 mJ / cm in the illustrated example.2It has become.
If the wavelength exceeds 300 nm, the laser light
Heat is absorbed not only on the surface but also inside
This also occurs in the lower portion near the gate electrode 5. Therefore, metal
The heat loss flowing out to the gate electrode 5 increases,
Large laser light energy to obtain suitable grain size
turn into. As described above, the region MTL and the GLS
If the optimum irradiation conditions of the light are different, the process margin will be narrow.
And control becomes difficult. For example, 100 in the area GLS
500 in region MTL while maintaining a crystal grain size close to 0 nm
When trying to secure a crystal grain size of
Energy range from 255 to 275 mJ / cm2About
It is much narrower than the case shown in (b).
U.

【0014】図2は、本発明にかかる薄膜トランジスタ
の製造方法の一例を示す工程図である。まず(a)に示
すように、ガラス等からなる絶縁基板1の上にAl,T
a,Mo,W,Cr,Cuまたはこれらの合金を30乃
至150nmの厚みで形成し、パタニングしてゲート電
極5に加工する。
FIG. 2 is a process chart showing an example of a method for manufacturing a thin film transistor according to the present invention. First, as shown in (a), Al, T is placed on an insulating substrate 1 made of glass or the like.
a, Mo, W, Cr, Cu or an alloy thereof is formed in a thickness of 30 to 150 nm, and is patterned to be processed into the gate electrode 5.

【0015】次いで(b)に示すように、ゲート電極5
の上にゲート絶縁膜を形成する。本例では、ゲート絶縁
膜はゲート窒化膜3(SiNx )/ゲート酸化膜4(S
iO 2 )の二層構造を用いた。ゲート窒化膜3はSiH
4 ガスとNH3 ガスの混合物を原料気体として用い、プ
ラズマCVD法(PCVD法)で成膜した。尚、プラズ
マCVDに変えて常圧CVD、減圧CVDを用いてもよ
い。本実施例では、ゲート窒化膜3を50nmの厚みで
堆積した。ゲート窒化膜3の成膜に連続してゲート酸化
膜4を約100nmの厚みで成膜する。さらにゲート酸
化膜4の上に連続的に非晶質シリコンからなる半導体薄
膜2を約40nmの厚みで成膜した。二層構造のゲート
絶縁膜と非晶質半導体薄膜2は成膜チャンバの真空系を
破らず連続成膜した。以上の成膜でプラズマCVD法を
用いた場合には、400乃至450℃の温度で窒素雰囲
気中1時間程度加熱処理を行い、非晶質半導体薄膜2に
含有されていた水素を放出する。いわゆる脱水素アニー
ルを行なう。次いでレーザ光50を照射し、非晶質半導
体薄膜2を結晶化する。レーザ光50としては発振波長
が248nmのKrFエキシマレーザビームを用いるこ
とができる。いわゆるレーザアニールは600℃以下の
プロセス温度で半導体薄膜を結晶化するための有力な手
段である。本実施例では、パルス状に励起されたレーザ
光50を非晶質半導体薄膜2に照射して結晶化を行な
う。具体的には、レーザ光源から発したレーザ光50を
整形して所定の照射領域で所定の強度分布を有するレー
ザ光を形成する整形工程と、予め基板1に成膜された半
導体薄膜2に対して照射領域が部分的に重なるように走
査しながらレーザ光50を繰り返し照射する照射工程を
行なう。
Next, as shown in FIG.
A gate insulating film on the substrate. In this example, the gate insulation
The film is a gate nitride film 3 (SiNx) / Gate oxide film 4 (S
iO Two) Was used. The gate nitride film 3 is made of SiH
FourGas and NHThreeUse a gas mixture as the source gas
The film was formed by a plasma CVD method (PCVD method). In addition, Plas
Normal pressure CVD or reduced pressure CVD may be used instead of
No. In this embodiment, the gate nitride film 3 has a thickness of 50 nm.
Deposited. Gate oxidation is performed successively after the formation of the gate nitride film 3.
The film 4 is formed with a thickness of about 100 nm. Further gate acid
Semiconductor thin film made of amorphous silicon continuously on the oxide film 4
The film 2 was formed with a thickness of about 40 nm. Double-layer gate
The insulating film and the amorphous semiconductor thin film 2 are connected to a vacuum system of a film forming chamber.
A continuous film was formed without breaking. Plasma CVD method with the above film formation
If used, a nitrogen atmosphere at a temperature of 400 to 450 ° C.
Heat treatment in air for about 1 hour to form amorphous semiconductor thin film 2
Releases the hydrogen contained. So-called dehydrogenation annie
Do Next, a laser beam 50 is applied to the amorphous semiconductor.
The body thin film 2 is crystallized. Oscillation wavelength as laser light 50
Use a 248 nm KrF excimer laser beam.
Can be. What is called laser annealing is 600 ° C or less.
A powerful tool for crystallizing semiconductor thin films at process temperatures
It is a step. In this embodiment, a laser excited in a pulse
Light 50 is applied to the amorphous semiconductor thin film 2 to perform crystallization.
U. Specifically, the laser light 50 emitted from the laser light source is
Rays that are shaped and have a predetermined intensity distribution in a predetermined irradiation area
A shaping step for forming the light;
Run so that the irradiation area partially overlaps the conductor thin film 2
Irradiation step of repeatedly irradiating the laser beam 50 while inspecting
Do.

【0016】(c)に示すように、前工程で結晶化され
た多結晶半導体薄膜2の上に例えばプラズマCVD法で
SiO2 を約100nm乃至300nmの厚みで形成す
る。このSiO2 を所定の形状にパタニングしてストッ
パー膜16に加工する。この場合、裏面露光技術を用い
てゲート電極5と整合するようにストッパー膜16をパ
タニングしている。ストッパー膜16の直下に位置する
多結晶半導体薄膜2の部分はチャネル領域Chとして保
護される。続いて、ストッパー膜16をマスクとしてイ
オンドーピングにより不純物(たとえばP+イオン)を
半導体薄膜2に注入し、LDD領域を形成する。この時
のドーズ量は例えば6×1012乃至5×1013/cm2
である。さらにストッパー膜16及びその両側のLDD
領域を被覆するようにフォトレジストをパタニング形成
したあと、これをマスクとして不純物(たとえばP+イ
オン)を高濃度で注入し、ソース領域S及びドレイン領
域Dを形成する。不純物注入には、例えばイオンドーピ
ングを用いることができる。これは質量分離をかけるこ
となく電界加速で不純物を注入するものであり、本実施
例では1×1015/cm2 程度のドーズ量で不純物を注
入し、ソース領域S及びドレイン領域Dを形成した。
尚、図示しないが、Pチャネルの薄膜トランジスタを形
成する場合には、Nチャネル型薄膜トランジスタの領域
をフォトレジストで被覆したあと、不純物をP+イオン
からB+イオンに切換えドーズ量1×1015/cm2
度でイオンドーピングすればよい。
As shown in FIG. 1C, SiO 2 is formed to a thickness of about 100 nm to 300 nm on the polycrystalline semiconductor thin film 2 crystallized in the previous step, for example, by a plasma CVD method. This SiO 2 is patterned into a predetermined shape and processed into a stopper film 16. In this case, the stopper film 16 is patterned so as to be aligned with the gate electrode 5 using the back surface exposure technique. The portion of the polycrystalline semiconductor thin film 2 located immediately below the stopper film 16 is protected as a channel region Ch. Subsequently, impurities (for example, P + ions) are implanted into the semiconductor thin film 2 by ion doping using the stopper film 16 as a mask to form an LDD region. The dose at this time is, for example, 6 × 10 12 to 5 × 10 13 / cm 2.
It is. Further, the stopper film 16 and the LDD on both sides thereof
After patterning a photoresist so as to cover the region, impurities (for example, P + ions) are implanted at a high concentration using the photoresist as a mask to form a source region S and a drain region D. For example, ion doping can be used for the impurity implantation. This is to implant impurities by electric field acceleration without applying mass separation. In this embodiment, the impurities are implanted at a dose of about 1 × 10 15 / cm 2 to form the source region S and the drain region D. .
Although not shown, in the case of forming a P-channel thin film transistor, after the region of the N-channel thin film transistor is covered with a photoresist, the impurity is switched from P + ions to B + ions and the dose is about 1 × 10 15 / cm 2. Ion doping.

【0017】このあと、多結晶半導体薄膜2に注入され
た不純物を活性化する。例えば、KrFエキシマレーザ
光源を用いたレーザ活性化アニールが行なわれる。即
ち、KrFエキシマレーザのパルスを走査しながらガラ
ス基板1に照射して、多結晶半導体薄膜2に注入されて
いた不純物を活性化する。
Thereafter, the impurities implanted in the polycrystalline semiconductor thin film 2 are activated. For example, laser activation annealing using a KrF excimer laser light source is performed. That is, the glass substrate 1 is irradiated with the pulse of the KrF excimer laser while scanning, thereby activating the impurities injected into the polycrystalline semiconductor thin film 2.

【0018】最後に(d)に示すように、SiO2 を約
200nmの厚みで成膜し、層間絶縁膜6とする。層間
絶縁膜6の形成後、SiNx をプラズマCVD法で約2
00乃至400nm成膜し、パシベーション膜(キャッ
プ膜)8とする。この段階で窒素ガス又はフォーミング
ガス中又は真空中雰囲気下で350℃程度の加熱処理を
1時間行い、層間絶縁膜6に含まれる水素原子を半導体
薄膜2中に拡散させる。この後、コンタクトホールを開
口し、Mo,Alなどを200乃至400nmの厚みで
スパッタした後、所定の形状にパタニングして配線電極
7に加工する。さらに、アクリル樹脂などからなる平坦
化層10を1μm程度の厚みで塗布したあと、コンタク
トホールを開口する。平坦化層10の上にITOやIX
O等からなる透明導電膜をスパッタした後、所定の形状
にパタニングして画素電極11に加工する。
Finally, as shown in FIG. 1D, a film of SiO 2 is formed to a thickness of about 200 nm to form an interlayer insulating film 6. After the formation of the interlayer insulating film 6, SiN x is applied for about 2
The passivation film (cap film) 8 is formed to a thickness of 00 to 400 nm. At this stage, heat treatment at about 350 ° C. is performed for one hour in an atmosphere of nitrogen gas, forming gas, or vacuum to diffuse hydrogen atoms contained in the interlayer insulating film 6 into the semiconductor thin film 2. Thereafter, a contact hole is opened, and Mo, Al, or the like is sputtered with a thickness of 200 to 400 nm, and then patterned into a predetermined shape to process the wiring electrode 7. Further, after a flattening layer 10 made of an acrylic resin or the like is applied with a thickness of about 1 μm, a contact hole is opened. ITO or IX on the flattening layer 10
After sputtering a transparent conductive film made of O or the like, it is patterned into a predetermined shape and processed into the pixel electrode 11.

【0019】ライン状のレーザ光(ラインビーム)を用
いた結晶化アニールを図3に模式的に示す。ラインビー
ムの長手寸法は例えば300mmで幅寸法は例えば0.
38mmである。ガラス等からなる絶縁基板1のY方向
に沿ってライン状に整形されたレーザ光50を半導体薄
膜が予め成膜された絶縁基板1の表面側から照射する。
このとき照射領域に対して相対的に絶縁基板1をX方向
(走査方向)に移動する。ここでは、KrFエキシマレ
ーザ光源から放射されたラインビーム50を間欠的かつ
部分的にオーバラップしながら照射している。すなわ
ち、絶縁基板1はラインビーム50に対し相対的にX方
向にステージを介して走査される。ラインビーム50の
幅寸法より小さいピッチでステージをワンショット毎に
移動し、基板1の全体にラインビーム50が照射できる
ようにして結晶化アニールを行なう。
FIG. 3 schematically shows crystallization annealing using a linear laser beam (line beam). The line beam has a longitudinal dimension of, for example, 300 mm and a width dimension of, for example, 0.1 mm.
38 mm. A laser beam 50 shaped into a line along the Y direction of the insulating substrate 1 made of glass or the like is irradiated from the surface side of the insulating substrate 1 on which a semiconductor thin film has been formed in advance.
At this time, the insulating substrate 1 is moved in the X direction (scanning direction) relatively to the irradiation area. Here, the line beam 50 emitted from the KrF excimer laser light source is emitted intermittently and partially overlapping. That is, the insulating substrate 1 is scanned via the stage in the X direction relative to the line beam 50. The stage is moved for each one shot at a pitch smaller than the width dimension of the line beam 50, and crystallization annealing is performed so that the line beam 50 can be applied to the entire substrate 1.

【0020】図4は、本発明に用いるレーザ照射装置の
一例を示す模式図である。本レーザ照射装置は、KrF
レーザ発振器(レーザ光源)51にて発振したレーザ光
50をアッテネータ52を用いて適当なエネルギー強度
に調節する。更に、ホモジナイザなどを含む光学系53
により、レーザ光50は例えば長尺形状に整形される。
そして、チャンバ54の中のXYステージ55上に置か
れた絶縁基板1にレーザ光50を照射する。尚、絶縁基
板1の上には予め処理対象となる半導体薄膜2が成膜さ
れている。チャンバ54内は、窒素雰囲気、大気雰囲
気、その他のガス雰囲気、あるいはドライポンプなどに
より作られた真空雰囲気となっている。場合によって
は、チャンバ54を用いずXYステージ55のみで大気
雰囲気下結晶化アニールを行なってもよい。絶縁基板1
の上に例えば非晶質シリコンからなる半導体薄膜2を適
当な方法で成膜しておくと、レーザ光50の照射によ
り、非晶質シリコンは多結晶シリコンに転換される。本
レーザ照射装置の出力は1J以上であり、好ましくは2
J以上である。又、発振周波数は200Hz乃至300
Hzである。パルス発振したレーザ光の時間幅は例えば
数十nsecである。例えば出力が1Jで発振周波数が
200Hzとすると、本レーザ照射装置の出力は200
Wとなる。この程度であれば、比較的大面積の半導体薄
膜を効率よく結晶化することができる。
FIG. 4 is a schematic view showing an example of a laser irradiation apparatus used in the present invention. This laser irradiation device uses KrF
A laser beam 50 oscillated by a laser oscillator (laser light source) 51 is adjusted to an appropriate energy intensity using an attenuator 52. Further, an optical system 53 including a homogenizer and the like
Thereby, the laser beam 50 is shaped into, for example, a long shape.
Then, the insulating substrate 1 placed on the XY stage 55 in the chamber 54 is irradiated with the laser beam 50. Note that a semiconductor thin film 2 to be processed is formed on the insulating substrate 1 in advance. The inside of the chamber 54 is a nitrogen atmosphere, an air atmosphere, another gas atmosphere, or a vacuum atmosphere created by a dry pump or the like. In some cases, the crystallization annealing may be performed in the air atmosphere using only the XY stage 55 without using the chamber 54. Insulating substrate 1
When a semiconductor thin film 2 made of, for example, amorphous silicon is formed thereon by an appropriate method, the amorphous silicon is converted into polycrystalline silicon by irradiation with the laser beam 50. The output of this laser irradiation device is 1 J or more, preferably 2
J or more. The oscillation frequency is 200Hz to 300Hz.
Hz. The time width of the pulsed laser light is, for example, several tens of nsec. For example, assuming that the output is 1 J and the oscillation frequency is 200 Hz, the output of the laser irradiation apparatus is 200
W. With this degree, a relatively large-area semiconductor thin film can be efficiently crystallized.

【0021】次に、図5を参照して本発明に従って製造
した薄膜トランジスタを用いた液晶表示装置の一例を説
明する。図示するように、本液晶表示装置は一対の絶縁
基板101,102と両者の間に保持された電気光学物
質103とを備えたパネル構造を有する。電気光学物質
103として、液晶材料を用いる。下側の絶縁基板10
1には画素アレイ部104と駆動回路部とが集積形成さ
れている。駆動回路部は垂直スキャナ105と水平スキ
ャナ106とに分かれている。また、絶縁基板101の
周辺部上端には外部接続用の端子部107が形成されて
いる。端子部107は配線108を介して垂直スキャナ
105及び水平スキャナ106に接続している。画素ア
レイ部104には行状のゲート配線109と列状の信号
配線110が形成されている。両配線の交差部には画素
電極111とこれを駆動する薄膜トランジスタ112が
形成されている。薄膜トランジスタ112のゲート電極
は対応するゲート配線109に接続され、ドレイン領域
は対応する画素電極111に接続され、ソース領域は対
応する信号配線110に接続している。ゲート配線10
9は垂直スキャナ105に接続する一方、信号配線11
0は水平スキャナ106に接続している。画素電極11
1をスイッチング駆動する薄膜トランジスタ112及び
垂直スキャナ105と水平スキャナ106に含まれる薄
膜トランジスタは、本発明に従って作製されたものであ
る。
Next, an example of a liquid crystal display device using a thin film transistor manufactured according to the present invention will be described with reference to FIG. As shown in the figure, the present liquid crystal display device has a panel structure including a pair of insulating substrates 101 and 102 and an electro-optical material 103 held between the pair. As the electro-optical material 103, a liquid crystal material is used. Lower insulating substrate 10
In 1, a pixel array unit 104 and a drive circuit unit are integrally formed. The drive circuit is divided into a vertical scanner 105 and a horizontal scanner 106. Further, a terminal portion 107 for external connection is formed at an upper end of a peripheral portion of the insulating substrate 101. The terminal unit 107 is connected to a vertical scanner 105 and a horizontal scanner 106 via a wiring 108. A row-shaped gate wiring 109 and a column-shaped signal wiring 110 are formed in the pixel array unit 104. A pixel electrode 111 and a thin film transistor 112 for driving the pixel electrode 111 are formed at the intersection of the two wires. The gate electrode of the thin film transistor 112 is connected to the corresponding gate wiring 109, the drain region is connected to the corresponding pixel electrode 111, and the source region is connected to the corresponding signal wiring 110. Gate wiring 10
9 is connected to the vertical scanner 105 while the signal wiring 11 is connected.
0 is connected to the horizontal scanner 106. Pixel electrode 11
1 and the thin film transistors included in the vertical scanner 105 and the horizontal scanner 106 are manufactured according to the present invention.

【0022】図6は、本発明にかかるエレクトロルミネ
ッセンス表示装置の一例を示す模式図的な部分断面図で
ある。本実施例は、画素として有機エレクトロルミネッ
センス素子OLEDを用いている。OLEDは陽極A、
有機層210及び陰極Kを順に重ねたものである。陽極
Aは画素毎に分離しており、例えばクロムからなり基本
的に光反射性である。陰極Kは画素間で共通接続されて
おり、例えば金属層211と透明導電層212の積層構
造であり、基本的に光透過性である。係る構成を有する
OLEDの陽極A/陰極K間に順方向の電圧(10V程
度)を印加すると、電子や正孔などのキャリアの注入が
起こり、発光が観測される。OLEDの動作は、陽極A
から注入された正孔と陰極Kから注入された電子により
形成された励起子による発光と考えられる。
FIG. 6 is a schematic partial sectional view showing an example of an electroluminescent display device according to the present invention. In this embodiment, an organic electroluminescent element OLED is used as a pixel. OLED is anode A,
The organic layer 210 and the cathode K are sequentially stacked. The anode A is separated for each pixel, and is made of, for example, chromium and is basically light-reflective. The cathode K is commonly connected between the pixels, and has a laminated structure of, for example, a metal layer 211 and a transparent conductive layer 212, and is basically light transmissive. When a forward voltage (about 10 V) is applied between the anode A and the cathode K of the OLED having such a configuration, carriers such as electrons and holes are injected, and light emission is observed. The operation of the OLED is
It is considered that the light is emitted by excitons formed by holes injected from the cathode and electrons injected from the cathode K.

【0023】一方、OLEDを駆動する薄膜トランジス
タTFTは、ガラスなどからなる絶縁基板1の上に形成
されたゲート電極5と、その上に重ねられたゲート絶縁
膜43と、このゲート絶縁膜43を介してゲート電極5
の上方に重ねられた半導体薄膜2とからなる。この半導
体薄膜2は例えばKrFエキシマレーザアニールにより
結晶化されたシリコン薄膜からなる。薄膜トランジスタ
TFTはOLEDに供給される電流の通路となるソース
領域S、チャネル領域Ch及びドレイン領域Dを備えて
いる。チャネル領域Chは丁度ゲート電極5の直上に位
置する。このボトムゲート構造を有する薄膜トランジス
タTFTは層間膜6により被覆されており、その上には
配線7が形成されている。これらの上には別の層間膜1
0aを介して前述したOLEDが成膜されている。この
OLEDの陽極Aは配線7を介して薄膜トランジスタT
FTに電気接続されている。この実施例でも、波長が3
00nm以下のレーザ光を用いており、半導体薄膜2の
レーザアニールにおけるプロセスマージンを拡大してい
る。
On the other hand, a thin film transistor TFT for driving an OLED is provided with a gate electrode 5 formed on an insulating substrate 1 made of glass or the like, a gate insulating film 43 overlaid thereon, and Gate electrode 5
And a semiconductor thin film 2 overlaid on top of the semiconductor thin film. The semiconductor thin film 2 is made of, for example, a silicon thin film crystallized by KrF excimer laser annealing. The thin film transistor TFT includes a source region S, a channel region Ch, and a drain region D that serve as a path for a current supplied to the OLED. The channel region Ch is located just above the gate electrode 5. The thin film transistor TFT having the bottom gate structure is covered with an interlayer film 6, on which a wiring 7 is formed. On top of these is another interlayer film 1
The OLED described above is formed via Oa. The anode A of the OLED is connected to a thin film transistor T
It is electrically connected to the FT. Also in this embodiment, the wavelength is 3
A laser beam of not more than 00 nm is used, and a process margin in laser annealing of the semiconductor thin film 2 is expanded.

【0024】[0024]

【発明の効果】以上説明した様に、本発明によれば、薄
膜トランジスタの製造方法において、波長が300nm
以下のレーザ光を照射して半導体薄膜を結晶化してい
る。これにより、結晶化工程でのプロセスマージンが広
がる。又、ゲート電極の直上に位置するチャネル領域を
構成する半導体薄膜の粒経を大きくできるため、高移動
度のトランジスタが得られる。加えて、結晶化工程でゲ
ート電極など下地の影響が少なくなるのて、ゲート電極
を含むゲート配線などのパターン設計に自由度が増す。
更に、ゲート配線として高融点金属ではなくアルミニウ
ムなどの低抵抗金属材料を用いることができるので、配
線の低抵抗化が可能になる。
As described above, according to the present invention, the method for manufacturing a thin film transistor has a wavelength of 300 nm.
The semiconductor laser is irradiated with the following laser light to crystallize the semiconductor thin film. Thereby, the process margin in the crystallization step is increased. In addition, since the grain size of the semiconductor thin film forming the channel region located immediately above the gate electrode can be increased, a transistor having high mobility can be obtained. In addition, the influence of the base such as the gate electrode in the crystallization step is reduced, so that the degree of freedom in designing the pattern of the gate wiring including the gate electrode is increased.
Further, since a low-resistance metal material such as aluminum can be used instead of a high-melting-point metal for the gate wiring, the resistance of the wiring can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明にかかる薄膜トランジスタの製造方法を
示す模式図である。
FIG. 1 is a schematic view illustrating a method for manufacturing a thin film transistor according to the present invention.

【図2】本発明にかかる薄膜トランジスタの製造方法の
工程図である。
FIG. 2 is a process chart of a method for manufacturing a thin film transistor according to the present invention.

【図3】結晶化工程を示す模式図である。FIG. 3 is a schematic view showing a crystallization step.

【図4】結晶化工程に使うレーザ照射装置を示すブロッ
ク図である。
FIG. 4 is a block diagram showing a laser irradiation device used for a crystallization step.

【図5】本発明にかかる液晶表示装置を示す模式的な斜
視図である。
FIG. 5 is a schematic perspective view showing a liquid crystal display device according to the present invention.

【図6】本発明にかかるエレクトロルミネッセンス表示
装置を示す模式的な部分断面図である。
FIG. 6 is a schematic partial sectional view showing an electroluminescent display device according to the present invention.

【符号の説明】[Explanation of symbols]

1・・・基板、2・・・半導体薄膜、3・・・ゲート窒
化膜、4・・・ゲート酸化膜、5・・・ゲート電極、5
0・・・レーザ光(KrF)
DESCRIPTION OF SYMBOLS 1 ... Substrate, 2 ... Semiconductor thin film, 3 ... Gate nitride film, 4 ... Gate oxide film, 5 ... Gate electrode, 5
0 laser light (KrF)

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09F 9/30 365 H01L 29/78 627G 5G435 H01L 21/20 G02F 1/136 500 21/28 301 H01L 29/78 617K 617M (72)発明者 高徳 真人 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 2H092 JA26 JA33 JA34 JA35 JA36 JA37 JA39 JB36 JB57 JB58 KA04 KA05 KA10 KA12 KA18 KB04 KB22 KB24 KB25 MA08 MA27 MA30 MA35 MA37 NA28 4M104 AA09 BB02 BB13 BB16 CC05 DD16 DD17 DD37 EE03 EE17 GG20 5C094 AA13 AA25 AA31 AA43 AA53 BA03 BA27 BA43 CA19 DA09 DA13 DB01 DB04 EA04 EA05 EB02 FA01 FA02 FB02 FB05 FB12 FB14 FB15 GB10 JA08 JA11 5F052 AA02 BA02 BA07 BB07 CA07 DA02 DB03 JA02 5F110 AA30 BB02 CC08 DD02 EE02 EE03 EE04 EE06 EE14 EE44 FF02 FF03 FF09 FF29 FF30 FF32 GG02 GG13 GG25 GG45 HJ01 HJ04 HJ12 HJ23 HL03 HL04 HL23 HM15 NN04 NN14 NN16 NN23 NN27 NN35 PP03 PP04 PP05 PP06 PP10 PP13 PP35 QQ12 QQ19 QQ23 5G435 AA14 AA16 AA17 BB05 BB12 CC09 KK05 KK10 Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (Reference) G09F 9/30 365 H01L 29/78 627G 5G435 H01L 21/20 G02F 1/136 500 21/28 301 H01L 29/78 617K 617M (72) Inventor Masato Takatoku 6-35, Kita-Shinagawa, Shinagawa-ku, Tokyo F-term in Sony Corporation (reference) 2H092 JA26 JA33 JA34 JA35 JA36 JA37 JA39 JB36 JB57 JB58 KA04 KA05 KA10 KA12 KA18 KB04 KB22 KB24 KB25 MA08 MA27 MA30 MA35 MA37 NA28 4M104 AA09 BB02 BB13 BB16 CC05 DD16 DD17 DD37 EE03 EE17 GG20 5C094 AA13 AA25 AA31 AA43 AA53 BA03 BA27 BA43 CA19 DA09 DA13 DB01 DB04 EA04 EA05 EB02 FA01 FA02 FB02 BA07 FB02 DA02 DB03 JA02 5F110 AA30 BB02 CC08 DD02 EE02 EE03 EE04 EE06 EE14 EE44 FF02 FF03 FF09 FF29 FF30 FF32 GG02 GG13 GG25 GG45 HJ01 HJ04 HJ12 HJ23 HL03 HL04 HL23 HM15 NN16 PP13 NN15 PP04 QQ23 5G435 AA14 AA16 AA17 BB05 BB12 CC09 KK05 KK10

Claims (24)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板上にゲート電極を形成するゲー
ト電極形成工程と、 該ゲート電極を被覆するようにゲート絶縁膜を形成する
ゲート絶縁膜形成工程と、 該ゲート絶縁膜の上に半導体薄膜を形成する半導体薄膜
形成工程と、 該半導体薄膜にレーザ光を照射してその結晶化を図る結
晶化工程と、 該半導体薄膜に選択的に不純物を導入する不純物導入工
程とからなる薄膜トランジスタの製造方法において、 前記結晶化工程は、波長が300nm以下のレーザ光を
照射して該半導体薄膜を結晶化することを特徴とする薄
膜トランジスタの製造方法。
A gate electrode forming step of forming a gate electrode on an insulating substrate; a gate insulating film forming step of forming a gate insulating film so as to cover the gate electrode; and a semiconductor thin film on the gate insulating film. Forming a semiconductor thin film, a crystallization step of irradiating the semiconductor thin film with laser light to crystallize the semiconductor thin film, and an impurity introducing step of selectively introducing impurities into the semiconductor thin film. 3. The method for manufacturing a thin film transistor according to claim 1, wherein in the crystallization step, the semiconductor thin film is crystallized by irradiating a laser beam having a wavelength of 300 nm or less.
【請求項2】 前記結晶化工程は、KrFエキシマレー
ザ光源から放射される波長が248nmのレーザ光を照
射して該半導体薄膜を結晶化することを特徴とする請求
項1記載の薄膜トランジスタの製造方法。
2. The method of manufacturing a thin film transistor according to claim 1, wherein in the crystallization step, the semiconductor thin film is crystallized by irradiating a laser beam having a wavelength of 248 nm emitted from a KrF excimer laser light source. .
【請求項3】 前記ゲート電極形成工程は、厚みが10
nm以上のゲート電極を形成することを特徴とする請求
項1記載の薄膜トランジスタの製造方法。
3. The method according to claim 1, wherein the step of forming the gate electrode has a thickness of 10
2. The method according to claim 1, wherein a gate electrode having a thickness of not less than nm is formed.
【請求項4】 前記ゲート電極形成工程は、金属アルミ
ニウムからなるゲート電極を形成することを特徴とする
請求項1記載の薄膜トランジスタの製造方法。
4. The method according to claim 1, wherein said gate electrode forming step forms a gate electrode made of metal aluminum.
【請求項5】 下から順にゲート電極、ゲート絶縁膜及
び半導体薄膜を積層したボトムゲート構造の薄膜トラン
ジスタを絶縁基板上に集積形成した薄膜半導体装置であ
って、 前記半導体薄膜は、波長が300nm以下のレーザ光を
照射して結晶化されたものであることを特徴とする薄膜
半導体装置。
5. A thin film semiconductor device in which a thin film transistor having a bottom gate structure in which a gate electrode, a gate insulating film, and a semiconductor thin film are laminated in order from the bottom is formed on an insulating substrate, wherein the semiconductor thin film has a wavelength of 300 nm or less. A thin film semiconductor device which is crystallized by irradiating a laser beam.
【請求項6】 前記半導体薄膜は、KrFエキシマレー
ザ光源から放射される波長が248nmのレーザ光を照
射して結晶化されたものであることを特徴とする請求項
5記載の薄膜半導体装置。
6. The thin film semiconductor device according to claim 5, wherein the semiconductor thin film is crystallized by irradiating a laser beam having a wavelength of 248 nm emitted from a KrF excimer laser light source.
【請求項7】 前記ゲート電極は、その膜厚が10nm
以上であることを特徴とする請求項5記載の薄膜半導体
装置。
7. The gate electrode has a thickness of 10 nm.
The thin film semiconductor device according to claim 5, wherein:
【請求項8】 前記ゲート電極は、金属アルミニウムか
らなることを特徴とする請求項5記載の薄膜半導体装
置。
8. The thin film semiconductor device according to claim 5, wherein said gate electrode is made of metallic aluminum.
【請求項9】 互いに接合した一対の基板の間隙に液晶
を配し、一方の基板に画素電極とこれを駆動する薄膜ト
ランジスタを形成し、他方の基板に対向電極を形成した
液晶表示装置の製造方法において、 前記薄膜トランジスタは、該一方の基板上にゲート電極
を形成するゲート電極形成工程と、該ゲート電極を被覆
するようにゲート絶縁膜を形成するゲート絶縁膜形成工
程と、該ゲート絶縁膜の上に半導体薄膜を形成する半導
体薄膜形成工程と、該半導体薄膜にレーザ光を照射して
その結晶化を図る結晶化工程と、該半導体薄膜に選択的
に不純物を導入する不純物導入工程とにより作成され、 前記結晶化工程は、波長が300nm以下のレーザ光を
照射して該半導体薄膜を結晶化することを特徴とする液
晶表示装置の製造方法。
9. A method for manufacturing a liquid crystal display device in which liquid crystal is arranged in a gap between a pair of substrates joined to each other, a pixel electrode and a thin film transistor for driving the pixel electrode are formed on one substrate, and a counter electrode is formed on the other substrate. In the thin film transistor, a gate electrode forming step of forming a gate electrode on the one substrate; a gate insulating film forming step of forming a gate insulating film so as to cover the gate electrode; A semiconductor thin film forming step of forming a semiconductor thin film on the semiconductor thin film, a crystallization step of irradiating the semiconductor thin film with laser light to crystallize the semiconductor thin film, and an impurity introducing step of selectively introducing impurities into the semiconductor thin film. A crystallization step of irradiating a laser beam having a wavelength of 300 nm or less to crystallize the semiconductor thin film.
【請求項10】 前記結晶化工程は、KrFエキシマレ
ーザ光源から放射される波長が248nmのレーザ光を
照射して該半導体薄膜を結晶化することを特徴とする請
求項9記載の液晶表示装置の製造方法。
10. The liquid crystal display device according to claim 9, wherein in the crystallization step, the semiconductor thin film is crystallized by irradiating a laser beam having a wavelength of 248 nm emitted from a KrF excimer laser light source. Production method.
【請求項11】 前記ゲート電極形成工程は、厚みが1
0nm以上のゲート電極を形成することを特徴とする請
求項9記載の液晶表示装置の製造方法。
11. The method according to claim 11, wherein the step of forming the gate electrode has a thickness of 1
10. The method according to claim 9, wherein a gate electrode having a thickness of 0 nm or more is formed.
【請求項12】 前記ゲート電極形成工程は、金属アル
ミニウムからなるゲート電極を形成することを特徴とす
る請求項9記載の液晶表示装置の製造方法。
12. The method for manufacturing a liquid crystal display device according to claim 9, wherein said gate electrode forming step forms a gate electrode made of metallic aluminum.
【請求項13】 互いに接合した一対の基板の間隙に液
晶を配し、一方の基板に画素電極とこれを駆動する薄膜
トランジスタを形成し、他方の基板に対向電極を形成し
た液晶表示装置であって、 前記薄膜トランジスタは、下から順にゲート電極、ゲー
ト絶縁膜及び半導体薄膜を該一方の基板に積層したボト
ムゲート構造を有し、 前記半導体薄膜は、波長が300nm以下のレーザ光を
照射して結晶化されたものであることを特徴とする液晶
表示装置。
13. A liquid crystal display device comprising: a liquid crystal disposed in a gap between a pair of substrates joined to each other; a pixel electrode and a thin film transistor for driving the pixel electrode formed on one substrate; and a counter electrode formed on the other substrate. The thin film transistor has a bottom gate structure in which a gate electrode, a gate insulating film, and a semiconductor thin film are sequentially stacked on the one substrate from the bottom, and the semiconductor thin film is crystallized by irradiating a laser beam having a wavelength of 300 nm or less. A liquid crystal display device, characterized in that:
【請求項14】 前記半導体薄膜は、KrFエキシマレ
ーザ光源から放射される波長が248nmのレーザ光を
照射して結晶化されたものであることを特徴とする請求
項13記載の液晶表示装置。
14. The liquid crystal display device according to claim 13, wherein the semiconductor thin film is crystallized by irradiating a laser beam having a wavelength of 248 nm emitted from a KrF excimer laser light source.
【請求項15】 前記ゲート電極は、その膜厚が10n
m以上であることを特徴とする請求項13記載の液晶表
示装置。
15. The gate electrode has a thickness of 10 n.
14. The liquid crystal display device according to claim 13, wherein m is not less than m.
【請求項16】 前記ゲート電極は、金属アルミニウム
からなることを特徴とする請求項13記載の液晶表示装
置。
16. The liquid crystal display device according to claim 13, wherein said gate electrode is made of metallic aluminum.
【請求項17】 絶縁基板上にエレクトロルミネッセン
ス素子とこれを駆動する薄膜トランジスタを形成したエ
レクトロルミネッセンス表示装置の製造方法において、 前記薄膜トランジスタは、該絶縁基板上にゲート電極を
形成するゲート電極形成工程と、該ゲート電極を被覆す
るようにゲート絶縁膜を形成するゲート絶縁膜形成工程
と、該ゲート絶縁膜の上に半導体薄膜を形成する半導体
薄膜形成工程と、該半導体薄膜にレーザ光を照射してそ
の結晶化を図る結晶化工程と、該半導体薄膜に選択的に
不純物を導入する不純物導入工程とにより作成され、 前記結晶化工程は、波長が300nm以下のレーザ光を
照射して該半導体薄膜を結晶化することを特徴とするエ
レクトロルミネッセンス表示装置の製造方法。
17. A method of manufacturing an electroluminescence display device in which an electroluminescent element and a thin film transistor for driving the same are formed on an insulating substrate, wherein the thin film transistor has a gate electrode forming step of forming a gate electrode on the insulating substrate. Forming a gate insulating film so as to cover the gate electrode; forming a semiconductor thin film on the gate insulating film; and irradiating the semiconductor thin film with laser light. The semiconductor thin film is formed by a crystallization process for achieving crystallization and an impurity introducing process for selectively introducing an impurity into the semiconductor thin film. The crystallization process includes irradiating a laser beam having a wavelength of 300 nm or less to crystallize the semiconductor thin film. A method for manufacturing an electroluminescent display device, comprising:
【請求項18】 前記結晶化工程は、KrFエキシマレ
ーザ光源から放射される波長が248nmのレーザ光を
照射して該半導体薄膜を結晶化することを特徴とする請
求項17記載のエレクトロルミネッセンス表示装置の製
造方法。
18. The electroluminescent display device according to claim 17, wherein in the crystallization step, the semiconductor thin film is crystallized by irradiating a laser beam having a wavelength of 248 nm emitted from a KrF excimer laser light source. Manufacturing method.
【請求項19】 前記ゲート電極形成工程は、厚みが1
0nm以上のゲート電極を形成することを特徴とする請
求項17記載のエレクトロルミネッセンス表示装置の製
造方法。
19. The method according to claim 19, wherein the step of forming the gate electrode has a thickness of 1
The method according to claim 17, wherein a gate electrode having a thickness of 0 nm or more is formed.
【請求項20】 前記ゲート電極形成工程は、金属アル
ミニウムからなるゲート電極を形成することを特徴とす
る請求項17記載のエレクトロルミネッセンス表示装置
の製造方法。
20. The method according to claim 17, wherein said gate electrode forming step forms a gate electrode made of metal aluminum.
【請求項21】 絶縁基板上にエレクトロルミネッセン
ス素子とこれを駆動する薄膜トランジスタを形成したエ
レクトロルミネッセンス表示装置であって、 前記薄膜トランジスタは、下から順にゲート電極、ゲー
ト絶縁膜及び半導体薄膜を該絶縁基板に積層したボトム
ゲート構造を有し、 前記半導体薄膜は、波長が300nm以下のレーザ光を
照射して結晶化されたものであることを特徴とするエレ
クトロルミネッセンス表示装置。
21. An electroluminescent display device comprising an electroluminescent element and a thin film transistor for driving the electroluminescent element formed on an insulating substrate, wherein the thin film transistor includes a gate electrode, a gate insulating film, and a semiconductor thin film on the insulating substrate in order from the bottom. An electroluminescent display device having a stacked bottom gate structure, wherein the semiconductor thin film is crystallized by irradiating a laser beam having a wavelength of 300 nm or less.
【請求項22】 前記半導体薄膜は、KrFエキシマレ
ーザ光源から放射される波長が248nmのレーザ光を
照射して結晶化されたものであることを特徴とする請求
項21記載のエレクトロルミネッセンス表示装置。
22. The electroluminescent display device according to claim 21, wherein the semiconductor thin film is crystallized by irradiating a laser beam having a wavelength of 248 nm emitted from a KrF excimer laser light source.
【請求項23】 前記ゲート電極は、その膜厚が10n
m以上であることを特徴とする請求項21記載のエレク
トロルミネッセンス表示装置。
23. The gate electrode has a thickness of 10 n.
22. The electroluminescent display device according to claim 21, wherein m is not less than m.
【請求項24】 前記ゲート電極は、金属アルミニウム
からなることを特徴とする請求項21記載のエレクトロ
ルミネッセンス表示装置。
24. The electroluminescent display device according to claim 21, wherein said gate electrode is made of metallic aluminum.
JP2000137557A 2000-05-10 2000-05-10 Manufacturing method for thin-film transistor and thin- film semiconductor device Pending JP2001320056A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000137557A JP2001320056A (en) 2000-05-10 2000-05-10 Manufacturing method for thin-film transistor and thin- film semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000137557A JP2001320056A (en) 2000-05-10 2000-05-10 Manufacturing method for thin-film transistor and thin- film semiconductor device

Publications (1)

Publication Number Publication Date
JP2001320056A true JP2001320056A (en) 2001-11-16

Family

ID=18645313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000137557A Pending JP2001320056A (en) 2000-05-10 2000-05-10 Manufacturing method for thin-film transistor and thin- film semiconductor device

Country Status (1)

Country Link
JP (1) JP2001320056A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006106110A (en) * 2004-09-30 2006-04-20 Semiconductor Energy Lab Co Ltd Display device and its manufacturing method, and television system
KR100785019B1 (en) * 2006-06-09 2007-12-11 삼성전자주식회사 A bottom gate thin film transistor and method of manufacturing thereof
KR100785020B1 (en) * 2006-06-09 2007-12-12 삼성전자주식회사 Bottom gate thin film transistor and method of manufacturing thereof
JP2009128577A (en) * 2007-11-22 2009-06-11 Hitachi Ltd Organic light emitting display device
WO2011065059A1 (en) 2009-11-27 2011-06-03 シャープ株式会社 Thin film transistor and manufacturing method for same, semiconductor device and manufacturing method for same, and display device
JP2018005236A (en) * 2016-06-30 2018-01-11 エルジー ディスプレイ カンパニー リミテッド Backplane substrate, manufacturing method for the same, and organic light-emitting display device using the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260681A (en) * 1996-03-23 1997-10-03 Semiconductor Energy Lab Co Ltd Manufacture of semiconductor device
JPH1032202A (en) * 1996-07-16 1998-02-03 Semiconductor Energy Lab Co Ltd Electronic device and manufacture thereof
JPH10150203A (en) * 1996-11-20 1998-06-02 Sony Corp Manufacture of thin film semiconductor device
JPH11102867A (en) * 1997-07-16 1999-04-13 Sony Corp Forming of semiconductor thin film, and plastic substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260681A (en) * 1996-03-23 1997-10-03 Semiconductor Energy Lab Co Ltd Manufacture of semiconductor device
JPH1032202A (en) * 1996-07-16 1998-02-03 Semiconductor Energy Lab Co Ltd Electronic device and manufacture thereof
JPH10150203A (en) * 1996-11-20 1998-06-02 Sony Corp Manufacture of thin film semiconductor device
JPH11102867A (en) * 1997-07-16 1999-04-13 Sony Corp Forming of semiconductor thin film, and plastic substrate

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006106110A (en) * 2004-09-30 2006-04-20 Semiconductor Energy Lab Co Ltd Display device and its manufacturing method, and television system
JP4700317B2 (en) * 2004-09-30 2011-06-15 株式会社半導体エネルギー研究所 Method for manufacturing display device
KR100785019B1 (en) * 2006-06-09 2007-12-11 삼성전자주식회사 A bottom gate thin film transistor and method of manufacturing thereof
KR100785020B1 (en) * 2006-06-09 2007-12-12 삼성전자주식회사 Bottom gate thin film transistor and method of manufacturing thereof
JP2009128577A (en) * 2007-11-22 2009-06-11 Hitachi Ltd Organic light emitting display device
WO2011065059A1 (en) 2009-11-27 2011-06-03 シャープ株式会社 Thin film transistor and manufacturing method for same, semiconductor device and manufacturing method for same, and display device
JP2018005236A (en) * 2016-06-30 2018-01-11 エルジー ディスプレイ カンパニー リミテッド Backplane substrate, manufacturing method for the same, and organic light-emitting display device using the same
US10529787B2 (en) 2016-06-30 2020-01-07 Lg Display Co., Ltd. Backplane substrate, manufacturing method for the same, and organic light-emitting display device using the same

Similar Documents

Publication Publication Date Title
US6020224A (en) Method for making thin film transistor
US5624851A (en) Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
JPH11233790A (en) Manufacture of thin film transistor
US6043512A (en) Thin film semiconductor device and method for producing the same
JP2522470B2 (en) Method of manufacturing thin film integrated circuit
JPH09139506A (en) Thin film semiconductor device manufacture
JP2001320056A (en) Manufacturing method for thin-film transistor and thin- film semiconductor device
JP2003086507A (en) Method of manufacturing semiconductor device
JP2000182956A (en) Crystallization method for semiconductor thin film and laser crystallization device
JPH06104432A (en) Film-shaped semiconductor device and its manufacture
JP2000216087A (en) Manufacturing semiconductor thin film and laser irradiator
JPH0832074A (en) Semiconductor device and manufacture thereof
JP2000133810A (en) Manufacture of thin-film transistor and annealing apparatus
JP3361670B2 (en) Semiconductor device and manufacturing method thereof
JP3202687B2 (en) Method for manufacturing semiconductor device
JP2003133328A (en) Thin-film transistor and manufacturing method therefor
JP3845566B2 (en) Thin film semiconductor device, method for manufacturing the same, and electronic device including the device
JP3386713B2 (en) Method for manufacturing active matrix display device
KR101075261B1 (en) Fabricating method of polycrystalline silicon thin film
JP3845569B2 (en) Thin film semiconductor device, method for manufacturing the same, and electronic device including the device
JP2002033483A (en) Manufacturing method for thin-film semiconductor device
JPH0831737A (en) Semiconductor device and manufacture thereof
JP3413709B2 (en) Method of manufacturing thin-film semiconductor device for display
JP2001168344A (en) Thin film transistor and its manufacturing method, heating device and display device
JPH0982639A (en) Semiconductor device and its manufacture

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061218

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090212

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100615