JPH10189849A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH10189849A
JPH10189849A JP8344934A JP34493496A JPH10189849A JP H10189849 A JPH10189849 A JP H10189849A JP 8344934 A JP8344934 A JP 8344934A JP 34493496 A JP34493496 A JP 34493496A JP H10189849 A JPH10189849 A JP H10189849A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor element
film
semiconductor device
rust
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8344934A
Other languages
English (en)
Inventor
Kazutoshi Ito
和利 伊藤
Takeya Ohashi
健也 大橋
Taku Honda
卓 本田
Kazuo Hatori
和夫 羽鳥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8344934A priority Critical patent/JPH10189849A/ja
Publication of JPH10189849A publication Critical patent/JPH10189849A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】Ｃｕ合金リードフレーム上に搭載されるパワー
半導体素子の放熱を良好にするとともに、耐食信頼性を
向上させることにある。 【解決手段】Ｃｕ合金リードフレームのパワー半導体素
子搭載部の裏面を外装樹脂表面に露出させて樹脂モール
ドするとともに、露出しているＣｕ合金リードフレーム
上に酸化皮膜からなる防錆皮膜を形成し、耐食性を向上
させるようにした。 【効果】半導体素子の放熱が可能となり、信頼性の向上
が図れる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は基板表面に実装され
る半導体装置に係わり、特にＣｕ合金からなるリードフ
レームを用いた半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】半導体装置では半導体チップで発生する
熱を外部に効率良く放散し、かつリードの強度を大きく
するため、リードフレーム材料として熱伝導率の高いＣ
ｕ合金が用いられている。しかし、Ｃｕ合金には大気中
で容易に酸化し、その膜厚は大気中の水分量により時間
とともに増大する性質がある。そして、酸化膜が数十Å
以上に厚くなるとフラックスを用いない半田接合やＡｌ
ワイヤの超音波ボンディングが不安定になるという欠点
がある。このため、チップのダイボンディング面及びワ
イヤボンディング面には、半田及びＡｌワイヤの接合性
を安定に保つため酸化の進行が遅いＮｉめっきが施され
ていた。ところが近年、低価格化のためにＮｉめっきを
省略しためっきレス（Ｃｕ合金）リードフレームの適用
が重要な課題となっている。このめっきレスリードフレ
ームを用いた半導体の実装構造はＣｕ合金の酸化を防ぐ
ために、ダイボンディング部の周囲は高熱伝導タイプの
エポキシ樹脂で完全に覆われている。
【０００３】半導体装置では自動車制御用などのように
使用環境がより厳しい条件での用途が拡大する傾向にあ
り、高温時における高い信頼性が要求されている。ま
た、電源用途を中心に高耐圧化，大電流化の要求が強く
半導体素子のパワーアップの必要性も高い。従来のめっ
きレスリードフレームではダイボンディング部の周囲が
モールド樹脂で完全に覆われているために放熱性が悪
く、半導体素子のパワー的制約を受けていた。制約をな
くすためには半導体素子搭載部の裏面を外装樹脂表面に
露出させて放熱性を高める必要があり、この場合にはＣ
ｕ合金リードフレーム上にＮｉめっき等の耐食性皮膜を
形成して酸化の進行を防止しなくてはならず、リードフ
レームの低価格化の方向に逆行する。このように、Ｃｕ
合金を用いる従来の半導体装置は半導体素子の発熱に対
し、放熱性が悪い等の問題があった。特開昭61−82452
号公報には、リードフレーム露呈部分の酸化膜を除去す
る工程と、その後前記露呈部分を均一に酸化させる工程
を施し、Ｎｉめっきを用いずにリードフレームの露呈部
の防錆処理をすることが記載されている。
【０００４】
【発明が解決しようとする課題】特開昭61−82452 号公
報では、酸化物皮膜の生成に酸化雰囲気中で高温に保持
する方法を用いている。この方法では、生成する酸化皮
膜厚さが薄く耐食性のある皮膜は形成されにくい。ま
た、十分な酸化皮膜の形成のためには高温で長時間保持
することが必要であるが、それにより半導体素子の熱劣
化，半導体素子を覆っている樹脂の変形などが懸念され
る。
【０００５】本発明の目的は、上記のような問題点を解
消するためになされたもので、めっきレスリードフレー
ムの放熱を効率良くするとともに、Ｎｉめっきリードフ
レームを用いた半導体装置より低価格で、かつ簡易な半
導体装置の製造方法、及びそれにより製造された半導体
装置を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の発明によれば、Ｃｕ合金リードフレ
ーム上に半導体素子を搭載し、該半導体素子の接続端子
と前記リードフレームとをボンディングワイヤにより接
続し、これらを樹脂で一体成形してなる半導体装置にお
いて、前記リードフレームの素子搭載部の裏面上に有機
系腐食抑制剤の化合物皮膜と酸化皮膜の上下２層からな
る防錆皮膜を形成し、前記防錆皮膜が外装樹脂表面に露
出した状態で一体にモールドしたことを特徴とする半導
体装置が提供される。
【０００７】上記構成によれば、強固な防錆皮膜により
過酷な条件下でも信頼性の高い半導体装置が提供でき
る。
【０００８】第１の発明において、防錆皮膜のトータル
の膜厚が０.１ 〜１００μｍであることが好ましい。
【０００９】また、上記目的を達成するため、本発明の
第２の発明によれば、Ｃｕ合金からなる薄板よりリード
フレームの形状パターンを抜き出す工程，抜き出された
リードフレームに半導体素子を電気的に接続する工程，
該半導体素子を外部雰囲気と遮断するための容器に封止
する工程，前記リードフレームを１００℃以下の温度の
処理溶液中に浸漬し、該半導体素子搭載部の裏面に防錆
皮膜を施す工程，前記リードフレームのアウターリード
部に半田を被覆する工程、とを含むことを特徴とする半
導体装置の製造方法が提供される。
【００１０】上記構成により、製造プロセス中での半導
体素子の熱劣化，封止用樹脂の熱による変形等のない半
導体装置の製造方法が提供できる。
【００１１】第２の発明において、処理溶液が、次亜塩
素酸塩，過塩素酸塩，過硫酸塩，過マンガン酸塩の中の
少なくとも一種の酸化剤を含む酸化性溶液であることが
好ましい。
【００１２】また、本発明の第３の発明によれば、Ｃｕ
合金からなる薄板よりリードフレームの形状パターンを
抜き出す工程，抜き出されたリードフレームに半導体素
子を電気的に接続する工程，該半導体素子を外部雰囲気
と遮断するための容器に封止する工程，前記リードフレ
ームをベンゾトリアゾール類化合物，メルカプトベンゼ
ン化合物，トリアジンチオール化合物よりなる群から選
択した少なくとも一種の有機化合物を含有する水溶液中
に浸漬した後、次亜塩素酸塩，過塩素酸塩，過硫酸塩，
過マンガン酸塩の中の少なくとも一種の酸化剤を含む酸
化性処理液に浸漬し、該半導体素子搭載部の裏面に防錆
皮膜を施す工程，前記リードフレームのアウターリード
部に半田を被覆する工程、とを含むことを特徴とする半
導体装置の製造方法が提供される。
【００１３】上記構成により、より強固な防錆皮膜を形
成することができ、より過酷な条件下、例えば高温多湿
下で使用される半導体装置の装置信頼性を向上すること
ができる。
【００１４】
【発明の実施の形態】本発明における半導体装置は、半
導体素子を搭載したリードフレームの裏面を外装樹脂表
面に露出させることより素子の放熱効率を良くし、ま
た、その裏面に防錆皮膜を形成することで半導体装置の
使用環境下における腐食を防止したものである。本発明
における防錆皮膜の形成法は、樹脂モールド後のリード
フレーム表面を酸化性処理液をもって処理し、表面に下
地のＣｕ合金との密着性の高い銅酸化物皮膜を形成する
ことによりＣｕ合金の腐食を抑制したものである。さら
に、半導体装置の使用環境がより一層厳しい場合にはリ
ードフレームの表面を有機系腐食抑制剤と反応させて化
合物皮膜を形成し、その後、酸化性処理液中で酸化処理
することにより、下地のＣｕ合金との密着性が高く、か
つ高耐食性の２層皮膜が形成でき、半導体装置の耐食信
頼性をさらに向上させたものである。
【００１５】以下、本発明を詳細に説明する。まず、本
発明者らは外装樹脂表面に露出するＣｕ合金リードフレ
ームの簡易な防錆皮膜形成法について研究し、本発明に
至った。
【００１６】表１はＣｕ合金(Ｃｕ−０.１２Ｓｎ）試験
片の酸化処理による腐食試験結果を示す。５０×１０×
１ｔの形状の試験片を脱脂洗浄後、下記に示す酸化処理
液中に浸漬して酸化処理し、その後、２５℃の０.３５
ｇ／ｌＮａＣｌ 溶液中で200時間腐食試験した。
【００１７】 酸化処理液 処理条件 ・各酸化剤：５０ｇ/ｌ ・処理温度：４０〜５０℃ ・リン酸 ：１０ｃｃ/ｌ ・処理温度：１〜５分
【００１８】
【表１】
【００１９】表１から、明らかなように酸化剤の種類及
び酸化皮膜の厚さによりＣｕ合金の腐食量も変化し、い
ずれの酸化剤中でも酸化膜の厚さが０.１μｍ 以上とな
ると腐食抑制効果がある。酸化剤の中では過マンガン酸
カリウムの効果が他の酸化剤に比較して良い。
【００２０】表２も本発明の実施例を示すもので、Ｃｕ
合金(Ｃｕ−０.１２Ｓｎ）試験片の防錆皮膜形成後の腐
食試験結果である。試験片を表１と同じように加工，洗
浄後、有機系腐食抑制剤である濃度０.１％ のベンゾト
リアゾール溶液中に２５℃で１分間浸漬し、Ｃｕ合金表
面に化合物皮膜を生成させる。その後、５０℃で５％の
過マンガン酸カリウム溶液（リン酸でｐＨを２〜３に調
整）中に１分間浸漬して酸化処理した。以上の処理を施
した試験片を表１と同じ条件で腐食試験した。比較のた
めに、化合物皮膜処理のみ及び酸化処理のみのものも同
様に試験した。
【００２１】
【表２】
【００２２】表２から、明らかなように本発明方法Ｎo.
１の防錆皮膜形成法は他の方法に比較して最も小さな腐
食量であり、腐食抑制効果が著しく高いことがわかる。
ここで、Ｃｕに対する有機系腐食抑制剤は多数の種類が
あり、その代表的なものにベンゾトリアゾール類，メル
カプトベンゼン化合物，トリアジンチオール類等があ
る。これらは、Ｃｕの酸化物膜との反応性が高く、化学
的にも物理的にも安定な化合物皮膜を形成するので皮膜
形成処理剤として有利である。ベンゾトリアゾール類と
してはベンゾトリアゾール及びベンゾトリアゾールのベ
ンゼン核に置換基をもつトリルトリアゾール，ニトロベ
ンゾトリアゾール，クロロベンゾトリアゾール，カルボ
キシベンゾトリアゾール等が有効である。メルカプトベ
ンゼン化合物はメルカプトベンゾチアゾール，ベンゾイ
ミダゾールチオール，ベンゾオキサザールチオール及び
各化合物のベンゼン核の置換誘導体が有効である。トリ
アジンチオール類ではトリアジンチオール及びトリアジ
ン環に置換基をもつ誘導体が有効で特に、置換基として
アミノ基やアルキルアミノ基をもつ誘導体はその有効性
が高い。Ｃｕ合金表面に上記の有機系腐食抑制剤を接触
させると表面に化合物皮膜が形成される。その後、上記
の酸化処理を行うことにより、化合物皮膜と酸化皮膜の
上下２層からなる皮膜が形成される。この皮膜は下地の
Ｃｕ合金との密着性も高く、耐食性にも優れている。そ
の結果、半導体装置としての耐食信頼性は著しく改善さ
れる。
【００２３】本発明の一実施例を図１に示す。リードフ
レーム１上に半導体素子２が半田３によりダイボンディ
ングされ、リードフレーム１上に搭載されている。半導
体素子２とリードフレーム１の間はＡｌ線４でそれぞれ
の所定位置からワイヤボンディングされ、外装樹脂５に
より一体樹脂成形される。このとき、素子搭載部のリー
ドフレーム１の裏面は外装樹脂５の表面に露出した状態
でモールドされ、その露出部分に防錆皮膜６が形成され
る。その後、リードフレーム１のアウターリード部に基
板に実装するための半田７が被覆される。図２は従来例
を示すがリードフレーム１は外装樹脂５中に完全に埋没
してモールドされているため放熱性が悪く、また、リー
ドフレームと半導体素子との熱膨張係数の差により、半
田３及び樹脂５の受けるストレスも大きく、樹脂５中に
クラックが入る等の問題点もある。
【００２４】図３は本発明の実施例の工程を説明するフ
ローチャートである。本図に示すように通常の半導体装
置の製造工程にしたがって、Ｃｕ合金からなるリードフ
レームに半導体素子を電気的に接続するボンディング工
程と該半導体素子を外部雰囲気と遮断するための樹脂封
止する工程と前記リードフレームの素子搭載部の裏面に
防錆皮膜を施す工程を経て、前記リードフレームのアウ
ターリード部に半田を被覆する工程へと進み、切断加工
工程により製品となる。このように、樹脂封止工程後に
防錆皮膜処理を行うことで、皮膜処理による半導体素子
の汚染が防止できる。
【００２５】図４は防錆皮膜の形成工程の詳細を示すも
ので、処理槽１０には次亜塩素酸塩，過塩素酸塩，過硫
酸塩，過マンガン酸塩の中の少なくとも一種の酸化剤を
含む酸化性処理液１１が入っている。この処理液は液の
ｐＨが２〜３、液温は５０〜６０℃に調整してある。こ
こで、防錆皮膜はＣｕ合金リードフレームの素子搭載部
の裏面のみに酸化性処理液１１に一分程度浸漬して形成
する。この時、半導体装置８のアウターリード部９には
防錆皮膜を形成しない。これは次の工程でアウターリー
ド部９には基板に実装するための半田７が被覆されるた
めである。
【００２６】図５は２層皮膜の防錆皮膜形成工程を示す
もので、処理槽１０にはベンゾトリアゾール類化合物，
メルカプトベンゼン化合物，トリアジンチオール化合物
よりなる郡から選択した少なくとも一種の有機化合物を
含有する水溶液１１が入っている。もう一方の処理槽１
０には次亜塩素酸塩，過塩素酸塩，過硫酸塩，過マンガ
ン酸塩の中の少なくとも一種の酸化剤を含む酸化性処理
液１２が入っている。処理液１１の液温は２５℃に処理
液１２は液温は５０〜６０℃に液のｐＨは２〜３にコン
トロールされている。Ｃｕ合金リードフレームを処理液
１１に一分程度浸漬後に、処理液１２に同じく一分程度
浸漬することにより２層の防錆皮膜が形成できる。
【００２７】なお、本発明をＣｕまたはＣｕめっきした
Ｆｅ−Ｎｉ系リードフレームに適用しても何ら差支えな
く、同等の効果を得ることができる。
【００２８】
【発明の効果】本発明によれば、半導体装置のＣｕ合金
リードフレームの裏面を外装樹脂の表面に露出してモー
ルドするとともに、その裏面に高耐食性の防錆皮膜を形
成する構造としたので、半導体素子の放熱を効率よく行
い、また従来のＮｉめっきリードフレームを用いた半導
体装置より低価格で生産可能であり、めっきレスリード
フレームの実用化が可能となる効果がある。
【図面の簡単な説明】
【図１】本発明の実施例の半導体装置である。
【図２】従来の半導体装置を説明する図である。
【図３】本発明の実施例の製造工程を説明するフローチ
ャートである。
【図４】本発明の実施例の製造装置を説明する図であ
る。
【図５】本発明の実施例の製造装置を説明する図であ
る。
【符号の説明】
１…リードフレーム、２…半導体素子、３，７…半田、
４…Ａｌワイヤ、５…樹脂、６…防錆皮膜、８…半導体
装置、９…アウターリード、１０…処理槽、１１，１２
…処理液。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 羽鳥 和夫 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】Ｃｕ合金リードフレーム上に半導体素子を
    搭載し、該半導体素子の接続端子と前記リードフレーム
    とをボンディングワイヤにより接続し、これらを樹脂で
    一体成形してなる半導体装置において、 前記リードフレームの素子搭載部の裏面上に有機系腐食
    抑制剤の化合物皮膜と酸化皮膜の上下２層からなる防錆
    皮膜を形成し、前記防錆皮膜が外装樹脂表面に露出した
    状態で一体にモールドしたことを特徴とする半導体装
    置。
  2. 【請求項２】請求項１記載の防錆皮膜のトータルの膜厚
    が０.１ 〜１００μｍであることを特徴とする半導体装
    置。
  3. 【請求項３】Ｃｕ合金からなる薄板よりリードフレーム
    の形状パターンを抜き出す工程、 抜き出されたリードフレームに半導体素子を電気的に接
    続する工程、 該半導体素子を外部雰囲気と遮断するための容器に封止
    する工程、 前記リードフレームを１００℃以下の温度の処理溶液中
    に浸漬し、該半導体素子搭載部の裏面に防錆皮膜を施す
    工程、 前記リードフレームのアウターリード部に半田を被覆す
    る工程、とを含むことを特徴とする半導体装置の製造方
    法。
  4. 【請求項４】請求項３記載の処理溶液が、次亜塩素酸
    塩，過塩素酸塩，過硫酸塩，過マンガン酸塩の中の少な
    くとも一種の酸化剤を含む酸化性溶液であることを特徴
    とする半導体装置の製造方法。
  5. 【請求項５】Ｃｕ合金からなる薄板よりリードフレーム
    の形状パターンを抜き出す工程、 抜き出されたリードフレームに半導体素子を電気的に接
    続する工程、 該半導体素子を外部雰囲気と遮断するための容器に封止
    する工程、 前記リードフレームをベンゾトリアゾール類化合物，メ
    ルカプトベンゼン化合物，トリアジンチオール化合物よ
    りなる群から選択した少なくとも一種の有機化合物を含
    有する水溶液中に浸漬した後、 次亜塩素酸塩，過塩素酸塩，過硫酸塩，過マンガン酸塩
    の中の少なくとも一種の酸化剤を含む酸化性処理液に浸
    漬し、該半導体素子搭載部の裏面に防錆皮膜を施す工
    程、 前記リードフレームのアウターリード部に半田を被覆す
    る工程、とを含むことを特徴とする半導体装置の製造方
    法。
JP8344934A 1996-12-25 1996-12-25 半導体装置及びその製造方法 Pending JPH10189849A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8344934A JPH10189849A (ja) 1996-12-25 1996-12-25 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8344934A JPH10189849A (ja) 1996-12-25 1996-12-25 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH10189849A true JPH10189849A (ja) 1998-07-21

Family

ID=18373146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8344934A Pending JPH10189849A (ja) 1996-12-25 1996-12-25 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH10189849A (ja)

Similar Documents

Publication Publication Date Title
US6933614B2 (en) Integrated circuit die having a copper contact and method therefor
US6194777B1 (en) Leadframes with selective palladium plating
US6566253B2 (en) Method of making electrical interconnection for attachment to a substrate
US5540378A (en) Method for the assembly of an electronic package
JP2004332105A (ja) 導体基材、半導体装置及びそれらの製造方法
JP2009526381A (ja) 半導体ｑｆｎ／ｓｏｎデバイス用のアルミニウム・リードフレーム
JP2004349497A (ja) パッケージ部品及び半導体パッケージ
JP2003197847A (ja) 半導体装置およびその製造方法
US4946518A (en) Method for improving the adhesion of a plastic encapsulant to copper containing leadframes
US6693020B2 (en) Method of preparing copper metallization die for wirebonding
JP2003197827A (ja) 半導体装置およびその製造方法
US20130045391A1 (en) Tarnish Inhibiting Composition for Metal Leadframes
JPH10284667A (ja) 耐食性、耐酸化性に優れる電気電子機器用部品材料、及びその製造方法
JPH10189849A (ja) 半導体装置及びその製造方法
US6545342B1 (en) Pre-finished leadframe for semiconductor devices and method of fabrication
US20030137032A1 (en) Pre-finished leadframe for semiconductor devices and method fo fabrication
CN112289749A (zh) 具有电连接结构的选择性腐蚀保护的封装体
JP2858196B2 (ja) 半導体装置用リードフレーム
JP2001210776A (ja) 半導体装置とその製造方法及びリードフレームとその製造方法
JP5545234B2 (ja) 半導体装置およびその製造方法
JPH1126672A (ja) 半導体パッケージ及びその製法
JPS59149042A (ja) 半導体用リ−ドフレ−ム
JPH0974159A (ja) 鉄系リードフレームの処理方法及びリードフレーム
KR0145838B1 (ko) 반도체용 리드프레임 및 그 표면처리방법
JP3454667B2 (ja) Ｌｏｃ型リ−ドフレ−ム