JPH10189811A - 発熱する回路部品を有する回路モジュール、およびこの回路モジュールを搭載した電子機器 - Google Patents
発熱する回路部品を有する回路モジュール、およびこの回路モジュールを搭載した電子機器Info
- Publication number
- JPH10189811A JPH10189811A JP8345383A JP34538396A JPH10189811A JP H10189811 A JPH10189811 A JP H10189811A JP 8345383 A JP8345383 A JP 8345383A JP 34538396 A JP34538396 A JP 34538396A JP H10189811 A JPH10189811 A JP H10189811A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuit board
- layer
- heat
- heat transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】本発明は、回路部品の放熱性を高めることがで
き、しかも、信号配線層の配置を無理なく行なえるとと
もに、配線パターンを決定する上での自由度が増大する
回路モジュールの提供を目的する。 【解決手段】回路モジュール20は、絶縁層25a 〜25e 、
信号配線層26a 〜26c および伝熱層27を有する多層の回
路基板21と；この回路基板の表面21a に実装された回路
部品22と；を備えている。回路部品の外周縁部の接続端
子33は、回路基板上のパッド37に接合されている。回路
基板は、信号配線層に電気的に接続された多数のビア・
ホール40を有している。ビア・ホールは、回路部品と向
かい合う部分において実装面に開口されており、各ビア
・ホールの底部は、絶縁層を介して伝熱層に隣接されて
いる。回路基板の実装面には、ビア・ホールに電気的に
接続された表面配線層45a,45b が配置されている
き、しかも、信号配線層の配置を無理なく行なえるとと
もに、配線パターンを決定する上での自由度が増大する
回路モジュールの提供を目的する。 【解決手段】回路モジュール20は、絶縁層25a 〜25e 、
信号配線層26a 〜26c および伝熱層27を有する多層の回
路基板21と；この回路基板の表面21a に実装された回路
部品22と；を備えている。回路部品の外周縁部の接続端
子33は、回路基板上のパッド37に接合されている。回路
基板は、信号配線層に電気的に接続された多数のビア・
ホール40を有している。ビア・ホールは、回路部品と向
かい合う部分において実装面に開口されており、各ビア
・ホールの底部は、絶縁層を介して伝熱層に隣接されて
いる。回路基板の実装面には、ビア・ホールに電気的に
接続された表面配線層45a,45b が配置されている
Description
【０００１】
【発明の属する技術分野】本発明は、回路基板に半導体
パッケージのような発熱する回路部品を実装してなる回
路モジュール、およびこの回路モジュールを搭載した電
子機器に係り、特にその回路部品の放熱性を高めるため
の構造に関する。
パッケージのような発熱する回路部品を実装してなる回
路モジュール、およびこの回路モジュールを搭載した電
子機器に係り、特にその回路部品の放熱性を高めるため
の構造に関する。
【０００２】
【従来の技術】近年、ポータブルコンピュータの性能は
飛躍的に進歩し、特にそのＣＰＵを構成する半導体パッ
ケージにあっては、クロック周波数が１００ＭＨｚを上
回るに至っている。この種の半導体パッケージは、回路
基板に実装されており、この回路基板は、ポータブルコ
ンピュータの筐体に収容されている。
飛躍的に進歩し、特にそのＣＰＵを構成する半導体パッ
ケージにあっては、クロック周波数が１００ＭＨｚを上
回るに至っている。この種の半導体パッケージは、回路
基板に実装されており、この回路基板は、ポータブルコ
ンピュータの筐体に収容されている。
【０００３】ところで、クロック周波数が１００ＭＨｚ
を上回るような半導体パッケージは、処理速度の向上に
伴って消費電力が大きくなり、その分、半導体パッケー
ジの発熱量も増大する。この発熱量の大きな半導体パッ
ケージを筐体に収容するに当たっては、回路基板上での
半導体パッケージの放熱性を高めることが必要となって
くる。
を上回るような半導体パッケージは、処理速度の向上に
伴って消費電力が大きくなり、その分、半導体パッケー
ジの発熱量も増大する。この発熱量の大きな半導体パッ
ケージを筐体に収容するに当たっては、回路基板上での
半導体パッケージの放熱性を高めることが必要となって
くる。
【０００４】半導体パッケージの放熱を促進させるため
の方式として、従来、回路基板に半導体パッケージの実
装部分に連なる開口孔を形成するとともに、この回路基
板の半導体パッケージとは反対側の面に、銅系合金材料
で作られたヒートシンクを装着し、このヒートシンクに
上記半導体パッケージの熱を逃がすようにした放熱方式
が知られている。
の方式として、従来、回路基板に半導体パッケージの実
装部分に連なる開口孔を形成するとともに、この回路基
板の半導体パッケージとは反対側の面に、銅系合金材料
で作られたヒートシンクを装着し、このヒートシンクに
上記半導体パッケージの熱を逃がすようにした放熱方式
が知られている。
【０００５】上記回路基板の開口孔は、上記半導体パッ
ケージと略同等の大きさを有し、この回路基板を厚み方
向に貫通して設けられている。また、上記ヒートシンク
は、上記開口孔に嵌まり込むような凸部を有し、この凸
部の先端面に、熱伝導性に優れたダイアタッチ材を介し
て半導体パッケージが接している。
ケージと略同等の大きさを有し、この回路基板を厚み方
向に貫通して設けられている。また、上記ヒートシンク
は、上記開口孔に嵌まり込むような凸部を有し、この凸
部の先端面に、熱伝導性に優れたダイアタッチ材を介し
て半導体パッケージが接している。
【０００６】そのため、半導体パッケージが発熱する
と、この半導体パッケージの熱は、凸部を通じて効率良
くヒートシンクに逃がされ、このヒートシンクから筐体
への拡散によって放熱されるようになっている。
と、この半導体パッケージの熱は、凸部を通じて効率良
くヒートシンクに逃がされ、このヒートシンクから筐体
への拡散によって放熱されるようになっている。
【０００７】
【発明が解決しようとする課題】この従来の放熱方式の
場合、半導体パッケージとヒートシンクとの接触面積を
充分に確保することができ、放熱の面では何等問題は生
じない。その反面、上記放熱方式によると、半導体パッ
ケージにヒートシンクの凸部を接触させるため、回路基
板に半導体チップと略同じ大きさの開口孔を開ける必要
がある。すると、半導体パッケージを実装する回路基板
は、信号数の増大に対処すべく、複数の信号配線層と絶
縁層とを交互に積層した多層構造が採用されているた
め、回路基板に開口孔が開いている従来の放熱方式で
は、開口孔の部分に信号配線層を配置することができな
くなり、これら信号配線層は、上記開口孔を迂回するよ
うに形成しなくてはならない。
場合、半導体パッケージとヒートシンクとの接触面積を
充分に確保することができ、放熱の面では何等問題は生
じない。その反面、上記放熱方式によると、半導体パッ
ケージにヒートシンクの凸部を接触させるため、回路基
板に半導体チップと略同じ大きさの開口孔を開ける必要
がある。すると、半導体パッケージを実装する回路基板
は、信号数の増大に対処すべく、複数の信号配線層と絶
縁層とを交互に積層した多層構造が採用されているた
め、回路基板に開口孔が開いている従来の放熱方式で
は、開口孔の部分に信号配線層を配置することができな
くなり、これら信号配線層は、上記開口孔を迂回するよ
うに形成しなくてはならない。
【０００８】したがって、信号配線層の配置が制約され
たり、信号配線層のパターンを設計する上での自由度が
失われるといった問題があり、この点において、今一歩
改善の余地が残されている。
たり、信号配線層のパターンを設計する上での自由度が
失われるといった問題があり、この点において、今一歩
改善の余地が残されている。
【０００９】本発明は、このような事情にもとづいてな
されたもので、回路基板に大きな貫通孔を開けることな
く回路部品の放熱性を高めることができ、しかも、信号
配線層の配置を無理なく行なえるとともに、回路部品と
向かい合う回路基板上のスペースに配線パターンを形成
することができ、信号配線のパターンを決定する上での
自由度が増大する回路モジュールおよびこの回路モジュ
ールを搭載した電子機器を得ることにある。
されたもので、回路基板に大きな貫通孔を開けることな
く回路部品の放熱性を高めることができ、しかも、信号
配線層の配置を無理なく行なえるとともに、回路部品と
向かい合う回路基板上のスペースに配線パターンを形成
することができ、信号配線のパターンを決定する上での
自由度が増大する回路モジュールおよびこの回路モジュ
ールを搭載した電子機器を得ることにある。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載された発明は、多数のパッドが配置
された実装面を有するとともに、内層に複数の信号配線
層および伝熱層が配置された多層の回路基板と；この回
路基板の実装面に実装され、動作中に発熱する回路部品
と；を備えており、上記回路部品は、その外周縁部に多
数の接続端子を有し、これら接続端子を上記パッドに接
合してなる回路モジュールを前提としている。そして、
上記回路基板は、上記信号配線層に電気的に接続された
多数のビア・ホールを有し、これらビア・ホールは、上
記回路部品と向かい合う部分において上記実装面に開口
されているとともに、各ビア・ホールの底部は、上記伝
熱層に隣接され、上記回路基板の実装面には、上記ビア
・ホールの少なくとも一部に電気的に接続された表面配
線層が配置されていることを特徴としている。
め、請求項１に記載された発明は、多数のパッドが配置
された実装面を有するとともに、内層に複数の信号配線
層および伝熱層が配置された多層の回路基板と；この回
路基板の実装面に実装され、動作中に発熱する回路部品
と；を備えており、上記回路部品は、その外周縁部に多
数の接続端子を有し、これら接続端子を上記パッドに接
合してなる回路モジュールを前提としている。そして、
上記回路基板は、上記信号配線層に電気的に接続された
多数のビア・ホールを有し、これらビア・ホールは、上
記回路部品と向かい合う部分において上記実装面に開口
されているとともに、各ビア・ホールの底部は、上記伝
熱層に隣接され、上記回路基板の実装面には、上記ビア
・ホールの少なくとも一部に電気的に接続された表面配
線層が配置されていることを特徴としている。
【００１１】この構成によると、ビア・ホールの開口端
は、発熱する回路部品と向かい合っているので、これら
ビア・ホールが回路部品の輻射熱を受ける。そのため、
回路部品の熱は、ビア・ホールから回路基板の内部の信
号配線層に直接逃がされるとともに、これらビア・ホー
ルの底部から伝熱層に逃がされ、回路部品の熱が回路基
板全体に広く拡散される。よって、信号配線用のビア・
ホールを回路部品の放熱経路として利用することがで
き、回路基板に回路部品の形状に相当するような大きな
貫通孔を開けたり、格別なヒートシンクを用いることな
く、回路部品の放熱性を高めることができる。
は、発熱する回路部品と向かい合っているので、これら
ビア・ホールが回路部品の輻射熱を受ける。そのため、
回路部品の熱は、ビア・ホールから回路基板の内部の信
号配線層に直接逃がされるとともに、これらビア・ホー
ルの底部から伝熱層に逃がされ、回路部品の熱が回路基
板全体に広く拡散される。よって、信号配線用のビア・
ホールを回路部品の放熱経路として利用することがで
き、回路基板に回路部品の形状に相当するような大きな
貫通孔を開けたり、格別なヒートシンクを用いることな
く、回路部品の放熱性を高めることができる。
【００１２】しかも、ビア・ホールは、信号配線用の小
径なものであるため、これらビア・ホールの間に信号配
線層を配置することができ、回路基板の内部において、
信号配線層の配線経路が制約されることはない。それと
ともに、回路基板の実装面のうち、回路部品と向かい合
う部分にもビア・ホールに電気的に接続された表面配線
層を配置することができ、従来、未利用となっていた回
路部品との対向部分に配線パターンを形成することがで
きる。そのため、数多くの信号配線層を回路基板に無理
なく配置できるとともに、配線パターンを決定する上で
の自由度が増大する。
径なものであるため、これらビア・ホールの間に信号配
線層を配置することができ、回路基板の内部において、
信号配線層の配線経路が制約されることはない。それと
ともに、回路基板の実装面のうち、回路部品と向かい合
う部分にもビア・ホールに電気的に接続された表面配線
層を配置することができ、従来、未利用となっていた回
路部品との対向部分に配線パターンを形成することがで
きる。そのため、数多くの信号配線層を回路基板に無理
なく配置できるとともに、配線パターンを決定する上で
の自由度が増大する。
【００１３】請求項２によれば、上記請求項１の記載に
おいて、上記回路部品と回路基板の実装面との間に、非
導電性を有する伝熱部材を介在させ、この伝熱部材にビ
ア・ホールの開口端が接している。
おいて、上記回路部品と回路基板の実装面との間に、非
導電性を有する伝熱部材を介在させ、この伝熱部材にビ
ア・ホールの開口端が接している。
【００１４】この構成によると、回路部品の熱は、伝熱
部材を介してビア・ホールの開口端に直接伝えられるの
で、回路部品と回路基板との間に熱の伝導を妨げるよう
な空間が生じることはなく、回路部品からビア・ホール
への熱伝達を効率良く行なうことができる。
部材を介してビア・ホールの開口端に直接伝えられるの
で、回路部品と回路基板との間に熱の伝導を妨げるよう
な空間が生じることはなく、回路部品からビア・ホール
への熱伝達を効率良く行なうことができる。
【００１５】請求項３によれば、上記請求項１又は２の
記載において、伝熱層は、回路基板と略同等の大きさを
有するベタ状をなしている。この構成によると、回路基
板の内部での伝熱層の容量が多くなり、回路部品の熱を
回路基板全体に亘って広く拡散させることができる。そ
のため、回路部品の放熱性をより一層高めることができ
る。
記載において、伝熱層は、回路基板と略同等の大きさを
有するベタ状をなしている。この構成によると、回路基
板の内部での伝熱層の容量が多くなり、回路部品の熱を
回路基板全体に亘って広く拡散させることができる。そ
のため、回路部品の放熱性をより一層高めることができ
る。
【００１６】請求項４によれば、上記請求項１又は２に
記載された回路基板は、伝熱層に隣接された放熱層を有
している。この構成によると、伝熱層に逃がされた回路
部品の熱は、さらに、放熱層に逃がされ、この放熱層に
広く拡散される。このため、回路基板の内部の放熱容量
を充分に確保することができ、回路部品の熱を効率良く
放熱することができる。
記載された回路基板は、伝熱層に隣接された放熱層を有
している。この構成によると、伝熱層に逃がされた回路
部品の熱は、さらに、放熱層に逃がされ、この放熱層に
広く拡散される。このため、回路基板の内部の放熱容量
を充分に確保することができ、回路部品の熱を効率良く
放熱することができる。
【００１７】請求項５によれば、上記請求項１に記載さ
れた回路基板の表面配線面は、パッドの少なくとも一部
とビア・ホールの少なくとも一部とを電気的に接続して
いる。
れた回路基板の表面配線面は、パッドの少なくとも一部
とビア・ホールの少なくとも一部とを電気的に接続して
いる。
【００１８】この構成によると、回路部品自体の信号配
線の一部を、回路基板の実装面のうち、上記回路部品に
よって覆われた部分に形成することができる。そのた
め、パッドから回路部品の周囲に向けて延びる表面配線
層の数を減らすことができ、回路基板の実装面上での配
線パターンの配置に余裕が生じてくる。この結果、回路
基板の実装面上に、他の回路部品やコネクタ等を配置す
るためのスペースを確保することができ、より高密度な
実装が可能となる。
線の一部を、回路基板の実装面のうち、上記回路部品に
よって覆われた部分に形成することができる。そのた
め、パッドから回路部品の周囲に向けて延びる表面配線
層の数を減らすことができ、回路基板の実装面上での配
線パターンの配置に余裕が生じてくる。この結果、回路
基板の実装面上に、他の回路部品やコネクタ等を配置す
るためのスペースを確保することができ、より高密度な
実装が可能となる。
【００１９】請求項６によれば、上記請求項１に記載さ
れた伝熱層は、回路部品にグランド接続されたグランド
層にて構成されている。この構成によると、グランド層
が伝熱層を兼ねるので、専用の伝熱層が不要となり、回
路基板の厚み寸法を薄くすることができる。
れた伝熱層は、回路部品にグランド接続されたグランド
層にて構成されている。この構成によると、グランド層
が伝熱層を兼ねるので、専用の伝熱層が不要となり、回
路基板の厚み寸法を薄くすることができる。
【００２０】請求項７によれば、上記請求項１に記載さ
れたビア・ホールの数は、パッドの数に対応するように
定められており、これらビア・ホールに表面配線層を介
して全てのパッドが電気的に接続されている。
れたビア・ホールの数は、パッドの数に対応するように
定められており、これらビア・ホールに表面配線層を介
して全てのパッドが電気的に接続されている。
【００２１】この構成によると、回路部品に接続されて
いる全ての信号配線を、回路部品によって覆い隠された
部分に収めることができる。このため、回路部品の周囲
にパッドに連なる多数の配線パターンを配置する必要は
なく、この回路部品の周囲に他の配線パターンや他の回
路部品を配置するためのスペースを確保することができ
る。したがって、回路部品の配置や配線パターンのレイ
アウトを無理なく行なえるとともに、より高密度な実装
が可能となる。
いる全ての信号配線を、回路部品によって覆い隠された
部分に収めることができる。このため、回路部品の周囲
にパッドに連なる多数の配線パターンを配置する必要は
なく、この回路部品の周囲に他の配線パターンや他の回
路部品を配置するためのスペースを確保することができ
る。したがって、回路部品の配置や配線パターンのレイ
アウトを無理なく行なえるとともに、より高密度な実装
が可能となる。
【００２２】上記目的を達成するため、請求項８に記載
された発明は、多数のパッドが間隔を存して配置された
実装面を有する回路基板と、この回路基板の実装面に実
装され、動作中に発熱する回路部品と、を含む回路モジ
ュールと；この回路モジュールを収容する箱状の筐体
と；を備えている電子機器を前提としている。そして、
上記回路モジュールの回路基板は、複数の信号配線層お
よび伝熱層を有する多層構造をなしているとともに、上
記回路部品は、その外周縁部に上記パッドに接合された
多数の接続端子を有し、また、上記回路基板は、上記信
号配線層に電気的に接続された多数のビア・ホールを有
し、これらビア・ホールは、上記回路部品と向かい合う
部分において上記実装面に開口されているとともに、各
ビア・ホールの底部は、上記伝熱層に隣接され、上記回
路基板の実装面には、上記ビア・ホールの少なくとも一
部に電気的に接続された表面配線層が配置されているこ
とを特徴としている。
された発明は、多数のパッドが間隔を存して配置された
実装面を有する回路基板と、この回路基板の実装面に実
装され、動作中に発熱する回路部品と、を含む回路モジ
ュールと；この回路モジュールを収容する箱状の筐体
と；を備えている電子機器を前提としている。そして、
上記回路モジュールの回路基板は、複数の信号配線層お
よび伝熱層を有する多層構造をなしているとともに、上
記回路部品は、その外周縁部に上記パッドに接合された
多数の接続端子を有し、また、上記回路基板は、上記信
号配線層に電気的に接続された多数のビア・ホールを有
し、これらビア・ホールは、上記回路部品と向かい合う
部分において上記実装面に開口されているとともに、各
ビア・ホールの底部は、上記伝熱層に隣接され、上記回
路基板の実装面には、上記ビア・ホールの少なくとも一
部に電気的に接続された表面配線層が配置されているこ
とを特徴としている。
【００２３】この構成によると、ビア・ホールの開口端
は、発熱する回路部品と向かい合っているので、これら
ビア・ホールが回路部品の輻射熱を受ける。そのため、
回路部品の熱は、ビア・ホールから回路基板の内部の信
号配線層に直接逃がされるとともに、これらビア・ホー
ルの底部から伝熱層に逃がされ、回路部品の熱が回路基
板全体に広く拡散される。よって、信号配線用のビア・
ホールを回路部品の放熱経路として利用することがで
き、回路基板に回路部品の形状に相当するような大きな
貫通孔を開けたり、格別なヒートシンクを用いることな
く、回路部品の放熱性を高めることができる。
は、発熱する回路部品と向かい合っているので、これら
ビア・ホールが回路部品の輻射熱を受ける。そのため、
回路部品の熱は、ビア・ホールから回路基板の内部の信
号配線層に直接逃がされるとともに、これらビア・ホー
ルの底部から伝熱層に逃がされ、回路部品の熱が回路基
板全体に広く拡散される。よって、信号配線用のビア・
ホールを回路部品の放熱経路として利用することがで
き、回路基板に回路部品の形状に相当するような大きな
貫通孔を開けたり、格別なヒートシンクを用いることな
く、回路部品の放熱性を高めることができる。
【００２４】しかも、ビア・ホールは、信号配線用の小
径なものであるため、これらビア・ホールの間に信号配
線層を配置することができ、回路基板の内部において信
号配線層の配線経路が制約されることはない。それとと
もに、回路基板の実装面のうち、回路部品と向かい合う
部分にも、ビア・ホールに電気的に接続された表面配線
層を配置することができ、従来、未利用となっていた回
路部品との対向部分に配線パターンを形成することがで
きる。
径なものであるため、これらビア・ホールの間に信号配
線層を配置することができ、回路基板の内部において信
号配線層の配線経路が制約されることはない。それとと
もに、回路基板の実装面のうち、回路部品と向かい合う
部分にも、ビア・ホールに電気的に接続された表面配線
層を配置することができ、従来、未利用となっていた回
路部品との対向部分に配線パターンを形成することがで
きる。
【００２５】そのため、数多くの信号配線層を回路基板
に無理なく配置できるとともに、配線パターンを決定す
る上での自由度が増大する。請求項９によれば、上記請
求項８に記載された回路基板は、筐体に支持されてい
る。
に無理なく配置できるとともに、配線パターンを決定す
る上での自由度が増大する。請求項９によれば、上記請
求項８に記載された回路基板は、筐体に支持されてい
る。
【００２６】この構成によると、回路基板に逃がされた
回路部品の熱は、この回路基板から筐体への拡散による
自然空冷により放熱されることになる。そのため、回路
部品の熱が筐体の内部に籠り難くなり、筐体の内部の温
度上昇を防止できる。
回路部品の熱は、この回路基板から筐体への拡散による
自然空冷により放熱されることになる。そのため、回路
部品の熱が筐体の内部に籠り難くなり、筐体の内部の温
度上昇を防止できる。
【００２７】
【発明の実施の形態】以下本発明の第１の実施の形態
を、ポータブルコンピュータに適用した図１ないし図４
にもとづいて説明する。図１および図２は、ブック形の
ポータブルコンピュータ１を開示している。このコンピ
ュータ１は、コンピュータ本体２と、このコンピュータ
本体２に支持されたディスプレイユニット３とを備えて
いる。
を、ポータブルコンピュータに適用した図１ないし図４
にもとづいて説明する。図１および図２は、ブック形の
ポータブルコンピュータ１を開示している。このコンピ
ュータ１は、コンピュータ本体２と、このコンピュータ
本体２に支持されたディスプレイユニット３とを備えて
いる。
【００２８】コンピュータ本体２は、合成樹脂製の筐体
４を有している。筐体４は、ロアハウジング５と、この
ロアハウジング５に取り外し可能に連結されたアッパハ
ウジング６とで構成され、全体として偏平な箱状をなし
ている。この筐体４は、底壁８と、この底壁８の周縁に
連なる前後左右の周壁９と、底壁８と向かい合う上壁１
０とを有している。
４を有している。筐体４は、ロアハウジング５と、この
ロアハウジング５に取り外し可能に連結されたアッパハ
ウジング６とで構成され、全体として偏平な箱状をなし
ている。この筐体４は、底壁８と、この底壁８の周縁に
連なる前後左右の周壁９と、底壁８と向かい合う上壁１
０とを有している。
【００２９】筐体４の上壁１０の中央部には、キーボー
ド１１が配置されている。この上壁１０の後端部には、
一対のディスプレイ支持部１２ａ，１２ｂが配置されて
いる。ディスプレイ支持部１２ａ，１２ｂは、筐体４の
幅方向に互いに離間して配置されているとともに、上壁
１０から上向きに突出されている。
ド１１が配置されている。この上壁１０の後端部には、
一対のディスプレイ支持部１２ａ，１２ｂが配置されて
いる。ディスプレイ支持部１２ａ，１２ｂは、筐体４の
幅方向に互いに離間して配置されているとともに、上壁
１０から上向きに突出されている。
【００３０】上記ディスプレイユニット３は、偏平な箱
状をなすケーシング１５と、このケーシング１５の内部
に収容された液晶表示装置１６とを備えている。ケーシ
ング１５は、表示用の開口部１５ａを有し、この開口部
１５ａに液晶表示装置１６の表示画面１６ａが露出され
ている。
状をなすケーシング１５と、このケーシング１５の内部
に収容された液晶表示装置１６とを備えている。ケーシ
ング１５は、表示用の開口部１５ａを有し、この開口部
１５ａに液晶表示装置１６の表示画面１６ａが露出され
ている。
【００３１】ケーシング１５の一端は、上記ディスプレ
イ支持部１２ａ，１２ｂの間に介在され、図示しないヒ
ンジ装置を介して上記筐体４に連結されている。そのた
め、ディスプレイユニット３は、キーボード１１を覆う
閉じ位置と、キーボード１１を露出させる開き位置とに
亘って回動可能に筐体４に支持されている。
イ支持部１２ａ，１２ｂの間に介在され、図示しないヒ
ンジ装置を介して上記筐体４に連結されている。そのた
め、ディスプレイユニット３は、キーボード１１を覆う
閉じ位置と、キーボード１１を露出させる開き位置とに
亘って回動可能に筐体４に支持されている。
【００３２】図２に示すように、筐体４の内部には、回
路モジュール２０が収容されている。回路モジュール２
０は、回路基板２１と、この回路基板２１に支持された
回路部品としての半導体パッケージ２２およびその他の
電子部品２３とを備えている。
路モジュール２０が収容されている。回路モジュール２
０は、回路基板２１と、この回路基板２１に支持された
回路部品としての半導体パッケージ２２およびその他の
電子部品２３とを備えている。
【００３３】回路基板２１は、実装面となる表面２１ａ
と、この表面２１ａの反対側に位置された裏面２１ｂと
を有している。この回路基板２１は、金属製のフレーム
２４を介して筐体４に支持されており、回路基板２１の
裏面２１ｂが筐体４の底壁８と向かい合っている。
と、この表面２１ａの反対側に位置された裏面２１ｂと
を有している。この回路基板２１は、金属製のフレーム
２４を介して筐体４に支持されており、回路基板２１の
裏面２１ｂが筐体４の底壁８と向かい合っている。
【００３４】図３に示すように、回路基板２１は、第１
ないし第５の絶縁層２５ａ〜２５ｅと、第１ないし第３
の信号配線層２６ａ〜２６ｃと、伝熱層としてのグラン
ド層２７とを有する多層構造をなしている。第１ないし
第５の絶縁層２５ａ〜２５ｅは、ガラスエポキシあるい
はポリイミド等により形成されている。第１の絶縁層２
５ａは、回路基板２１の表面２１ａを構成しているとと
もに、第５の絶縁層２５ｅは、回路基板２１の裏面２１
ｂを構成している。
ないし第５の絶縁層２５ａ〜２５ｅと、第１ないし第３
の信号配線層２６ａ〜２６ｃと、伝熱層としてのグラン
ド層２７とを有する多層構造をなしている。第１ないし
第５の絶縁層２５ａ〜２５ｅは、ガラスエポキシあるい
はポリイミド等により形成されている。第１の絶縁層２
５ａは、回路基板２１の表面２１ａを構成しているとと
もに、第５の絶縁層２５ｅは、回路基板２１の裏面２１
ｂを構成している。
【００３５】第１ないし第３の信号配線層２６ａ〜２６
ｃは、所定のパターンを有する銅箔にて構成されてい
る。これら第１ないし第３の信号配線層２６ａ〜２６ｃ
は、第１ないし第４の絶縁層２６ａ〜２６ｂと交互に積
層され、上記回路基板２１の内部に収容されている。
ｃは、所定のパターンを有する銅箔にて構成されてい
る。これら第１ないし第３の信号配線層２６ａ〜２６ｃ
は、第１ないし第４の絶縁層２６ａ〜２６ｂと交互に積
層され、上記回路基板２１の内部に収容されている。
【００３６】グランド層２７は、熱伝導性に優れた銅箔
にて構成され、上記回路基板２１と同等の平面形状を有
するベタ状をなしている。グランド層２７は、第４の絶
縁層２５ｄと第５の絶縁層２５ｅとの間に積層されてい
る。このグランド層２７は、上記第４の絶縁層２５に接
する伝熱面２７ａを有し、この伝熱面２７ａは、回路基
板２１の内部において、上記第３の信号配線層２６ｃに
隣接されている。
にて構成され、上記回路基板２１と同等の平面形状を有
するベタ状をなしている。グランド層２７は、第４の絶
縁層２５ｄと第５の絶縁層２５ｅとの間に積層されてい
る。このグランド層２７は、上記第４の絶縁層２５に接
する伝熱面２７ａを有し、この伝熱面２７ａは、回路基
板２１の内部において、上記第３の信号配線層２６ｃに
隣接されている。
【００３７】上記半導体パッケージ２２は、コンピュー
タ１のＣＰＵを構成するものである。この半導体パッケ
ージ２２は、コンピュータ１の多様化要求に伴う高速化
および大容量化のために、動作中の消費電力が大きくな
っており、それに伴い発熱量も非常に大きなものとなっ
ている。
タ１のＣＰＵを構成するものである。この半導体パッケ
ージ２２は、コンピュータ１の多様化要求に伴う高速化
および大容量化のために、動作中の消費電力が大きくな
っており、それに伴い発熱量も非常に大きなものとなっ
ている。
【００３８】半導体パッケージ２２は、パッケージ本体
２８を有している。パッケージ本体２８は、図４に二点
鎖線で示すように、互いに直交し合う四つの外周縁部２
９ａ〜２９ｄを有する偏平な箱状をなしている。パッケ
ージ本体２８は、四角いダイパッド３０と、このダイパ
ッド３０の表面に実装されたＩＣチップ３１と、このＩ
Ｃチップ３１およびダイパッド３０を一体にモールドす
る合成樹脂あるいはセラミック製のモールド材３２とを
備えている。
２８を有している。パッケージ本体２８は、図４に二点
鎖線で示すように、互いに直交し合う四つの外周縁部２
９ａ〜２９ｄを有する偏平な箱状をなしている。パッケ
ージ本体２８は、四角いダイパッド３０と、このダイパ
ッド３０の表面に実装されたＩＣチップ３１と、このＩ
Ｃチップ３１およびダイパッド３０を一体にモールドす
る合成樹脂あるいはセラミック製のモールド材３２とを
備えている。
【００３９】パッケージ本体２８の各外周縁部２９ａ〜
２９ｄには、接続端子としての多数のアウターリード３
３が一列に並べて配置されている。アウターリード３３
は、Ｌ形状（ガルウィング形）に曲げられており、上記
パッケージ本体２８の外周縁部２９ａ〜２９ｄから外方
に突出されている。これらアウターリード３３は、ワイ
ヤ３４を介してＩＣチップ３１の電極端子にボンディン
グされている。
２９ｄには、接続端子としての多数のアウターリード３
３が一列に並べて配置されている。アウターリード３３
は、Ｌ形状（ガルウィング形）に曲げられており、上記
パッケージ本体２８の外周縁部２９ａ〜２９ｄから外方
に突出されている。これらアウターリード３３は、ワイ
ヤ３４を介してＩＣチップ３１の電極端子にボンディン
グされている。
【００４０】半導体パッケージ２２は、回路基板２１の
表面２１ａに面実装されている。この回路基板２１の表
面２１ａには、多数のパッド３７が配置されている。パ
ッド３７は、図４に示すように、パッケージ本体２８の
各外周縁部２９ａ〜２９ｄに沿うように、互いに間隔を
存して一列に並べて配置されており、これらパッド３７
の表面に上記半導体パッケージ２２のアウターリード３
３が半田付けされている。そして、半導体パッケージ２
２を回路基板２１に実装した状態では、そのパッケージ
本体２８と回路基板２１の表面２１ａとの間に、僅かな
隙間３８が形成されている。
表面２１ａに面実装されている。この回路基板２１の表
面２１ａには、多数のパッド３７が配置されている。パ
ッド３７は、図４に示すように、パッケージ本体２８の
各外周縁部２９ａ〜２９ｄに沿うように、互いに間隔を
存して一列に並べて配置されており、これらパッド３７
の表面に上記半導体パッケージ２２のアウターリード３
３が半田付けされている。そして、半導体パッケージ２
２を回路基板２１に実装した状態では、そのパッケージ
本体２８と回路基板２１の表面２１ａとの間に、僅かな
隙間３８が形成されている。
【００４１】図３および図４に示すように、上記回路基
板２１は、小径な多数のビア・ホール４０を有してい
る。ビア・ホール４０は、上記パッケージ本体２８と向
かい合い、かつ上記パッド３７によって囲まれた部分に
マトリックス状に並べた状態で配置されており、隣り合
うビア・ホール４０は、互いに離間されている。
板２１は、小径な多数のビア・ホール４０を有してい
る。ビア・ホール４０は、上記パッケージ本体２８と向
かい合い、かつ上記パッド３７によって囲まれた部分に
マトリックス状に並べた状態で配置されており、隣り合
うビア・ホール４０は、互いに離間されている。
【００４２】ビア・ホール４０は、第１ないし第３の絶
縁層２５ａ〜２５ｃを貫通して配置されており、隣り合
うビア・ホール４０の間に上記第１ないし第３の信号配
線層２６ａ〜２６ｃが配置されている。ビア・ホール４
０は、回路基板２１の表面２１ａに開口された開口部４
１と、第４の絶縁層２５ｃ上に位置された底部４２とを
有している。ビア・ホール４０の開口部４１は、上記回
路基板２１の表面２１ａにおいて、パッケージ本体２８
と向かい合っている。
縁層２５ａ〜２５ｃを貫通して配置されており、隣り合
うビア・ホール４０の間に上記第１ないし第３の信号配
線層２６ａ〜２６ｃが配置されている。ビア・ホール４
０は、回路基板２１の表面２１ａに開口された開口部４
１と、第４の絶縁層２５ｃ上に位置された底部４２とを
有している。ビア・ホール４０の開口部４１は、上記回
路基板２１の表面２１ａにおいて、パッケージ本体２８
と向かい合っている。
【００４３】ビア・ホール４０の内面は、導電性を有す
るメッキ層４３によって覆われている。これらビア・ホ
ール４０のメッキ層４３は、上記第１ないし第３の信号
配線層２６ａ〜２６ｃに選択的に接続されている。
るメッキ層４３によって覆われている。これらビア・ホ
ール４０のメッキ層４３は、上記第１ないし第３の信号
配線層２６ａ〜２６ｃに選択的に接続されている。
【００４４】なお、ビア・ホール４０の数は、上記パッ
ド３７の数と同等もしくはそれ以上に定められている。
図４に示すように、回路基板２１の表面２１ａには、多
数の表面配線層４５ａ，４５ｂが配置されている。表面
配線層４５ａ，４５ｂは、上記第１の絶縁層２５ａに積
層されている。表面配線層４５ａは、各パッド３７に電
気的に接続されており、これら表面配線層４５ａは、上
記回路基板２１の表面２１ａにおいて、上記半導体パッ
ケージ２２から遠ざかる方向に延びている。
ド３７の数と同等もしくはそれ以上に定められている。
図４に示すように、回路基板２１の表面２１ａには、多
数の表面配線層４５ａ，４５ｂが配置されている。表面
配線層４５ａ，４５ｂは、上記第１の絶縁層２５ａに積
層されている。表面配線層４５ａは、各パッド３７に電
気的に接続されており、これら表面配線層４５ａは、上
記回路基板２１の表面２１ａにおいて、上記半導体パッ
ケージ２２から遠ざかる方向に延びている。
【００４５】表面配線層４５ｂは、隣り合うパッド３７
の間を通して半導体パッケージ２２の下方に導かれ、特
定のビア・ホール４０のメッキ層４３に電気的に接続さ
れている。
の間を通して半導体パッケージ２２の下方に導かれ、特
定のビア・ホール４０のメッキ層４３に電気的に接続さ
れている。
【００４６】なお、半導体パッケージ２２のグランドに
接続された表面信号層４５ａは、回路基板２１の他の部
位に配置されたビア・ホール（図示せず）を介して上記
グランド層２７に電気的に接続されている。
接続された表面信号層４５ａは、回路基板２１の他の部
位に配置されたビア・ホール（図示せず）を介して上記
グランド層２７に電気的に接続されている。
【００４７】このような構成において、コンピュータ１
の動作中に、回路モジュール２０の半導体パッケージ２
２が発熱すると、この半導体パッケージ２２の熱は、ア
ウターリード３３を介して回路基板２１に逃がされると
ともに、輻射熱となって回路基板２１に伝えられる。
の動作中に、回路モジュール２０の半導体パッケージ２
２が発熱すると、この半導体パッケージ２２の熱は、ア
ウターリード３３を介して回路基板２１に逃がされると
ともに、輻射熱となって回路基板２１に伝えられる。
【００４８】この場合、回路基板２１は、半導体パッケ
ージ２２と向かい合う多数のビア・ホール４０を有する
ので、これらビア・ホール４０のメッキ層４３が上記輻
射熱を受ける。このため、半導体パッケージ２２の熱
は、ビア・ホール４０のメッキ層４３から回路基板２１
の内部の第１ないし第３の信号配線層２６ａ〜２６ｃに
直接逃がされるとともに、ビア・ホール４０の底部４２
から第４の絶縁層２５ｄを介してグランド層２７に逃が
される。
ージ２２と向かい合う多数のビア・ホール４０を有する
ので、これらビア・ホール４０のメッキ層４３が上記輻
射熱を受ける。このため、半導体パッケージ２２の熱
は、ビア・ホール４０のメッキ層４３から回路基板２１
の内部の第１ないし第３の信号配線層２６ａ〜２６ｃに
直接逃がされるとともに、ビア・ホール４０の底部４２
から第４の絶縁層２５ｄを介してグランド層２７に逃が
される。
【００４９】そのため、第１ないし第３の信号配線層２
６ａ〜２６ｃに連なる信号配線用のビア・ホール４０
を、半導体パッケージ２２の放熱経路として利用するこ
とができ、半導体パッケージ２２の熱を回路基板２１の
広い範囲に亘って拡散させることができる。
６ａ〜２６ｃに連なる信号配線用のビア・ホール４０
を、半導体パッケージ２２の放熱経路として利用するこ
とができ、半導体パッケージ２２の熱を回路基板２１の
広い範囲に亘って拡散させることができる。
【００５０】特に、本実施の形態のグランド層２７は、
ベタ状をなしているので、第４の絶縁層２５ｄに接する
伝熱面２７ａの面積が広くなり、回路基板２１の内部で
のグランド層２７の熱容量が多くなる。
ベタ状をなしているので、第４の絶縁層２５ｄに接する
伝熱面２７ａの面積が広くなり、回路基板２１の内部で
のグランド層２７の熱容量が多くなる。
【００５１】このため、第４の絶縁層２５ｄを介して伝
えられる半導体パッケージ２２の熱を、回路基板２１の
全体に広く拡散させることができる。したがって、回路
基板２１のパッケージ本体２８に対応するような大きな
貫通孔を開けたり、格別なヒートシンクを用いることな
く半導体パッケージ２２の放熱性を高めることができ
る。
えられる半導体パッケージ２２の熱を、回路基板２１の
全体に広く拡散させることができる。したがって、回路
基板２１のパッケージ本体２８に対応するような大きな
貫通孔を開けたり、格別なヒートシンクを用いることな
く半導体パッケージ２２の放熱性を高めることができ
る。
【００５２】また、回路基板２１に逃がされた熱は、フ
レーム２４から筐体４への拡散による自然空冷により筐
体４の外方に放出される。そのため、筐体４の内部に半
導体パッケージ２２の熱が籠り難くなり、筐体４の内部
の温度上昇を防止することができる。
レーム２４から筐体４への拡散による自然空冷により筐
体４の外方に放出される。そのため、筐体４の内部に半
導体パッケージ２２の熱が籠り難くなり、筐体４の内部
の温度上昇を防止することができる。
【００５３】さらに、上記構成によると、ビア・ホール
４０は、信号配線用の小径なものであるため、これらビ
ア・ホール４０の間に第１ないし第３の信号配線層２６
ａ〜２６ｃを配置することができ、従来のように、信号
配線層２６ａ〜２６ｃの配線経路が制約されることはな
い。
４０は、信号配線用の小径なものであるため、これらビ
ア・ホール４０の間に第１ないし第３の信号配線層２６
ａ〜２６ｃを配置することができ、従来のように、信号
配線層２６ａ〜２６ｃの配線経路が制約されることはな
い。
【００５４】しかも、回路基板２１の表面２１ａのう
ち、半導体パッケージ２２のパッケージ本体２８と向か
い合い部分にも、ビア・ホール４０に接続された表面配
線層４５ｂを配置することができ、従来、未利用となっ
ていた半導体パッケージ２２の下にも配線パターンを形
成することができる。
ち、半導体パッケージ２２のパッケージ本体２８と向か
い合い部分にも、ビア・ホール４０に接続された表面配
線層４５ｂを配置することができ、従来、未利用となっ
ていた半導体パッケージ２２の下にも配線パターンを形
成することができる。
【００５５】この結果、回路基板２１に第１ないし第３
の信号配線層２６ａ〜２６ｃおよび表面配線層４５ａ，
４５ｂを無理なく形成することができ、これら第１ない
し第３の信号層２６ａ〜２６ｃおよび表面配線層４５
ａ，４５ｂの配線パターンを決定する上での自由度が向
上する。
の信号配線層２６ａ〜２６ｃおよび表面配線層４５ａ，
４５ｂを無理なく形成することができ、これら第１ない
し第３の信号層２６ａ〜２６ｃおよび表面配線層４５
ａ，４５ｂの配線パターンを決定する上での自由度が向
上する。
【００５６】それとともに、ビア・ホール４０は、第１
ないし第３の絶縁層２５ａ〜２５ｃを貫通しているのみ
で、回路基板２１の裏面２１ｂには開口されていないの
で、この裏面２０ｂにおける半導体パッケージ２２に対
応した位置にも電子部品２３やコネクタのようなその他
の部品を配置することができ、より高密度な実装が可能
となる。
ないし第３の絶縁層２５ａ〜２５ｃを貫通しているのみ
で、回路基板２１の裏面２１ｂには開口されていないの
で、この裏面２０ｂにおける半導体パッケージ２２に対
応した位置にも電子部品２３やコネクタのようなその他
の部品を配置することができ、より高密度な実装が可能
となる。
【００５７】また、上記構成によると、半導体パッケー
ジ２２にグランド接続されたグランド層２７を利用して
半導体パッケージ２２の放熱を行なっているので、専用
の伝熱層を積層する必要はなく、回路基板２１の厚み寸
法を薄くすることができる。
ジ２２にグランド接続されたグランド層２７を利用して
半導体パッケージ２２の放熱を行なっているので、専用
の伝熱層を積層する必要はなく、回路基板２１の厚み寸
法を薄くすることができる。
【００５８】なお、本発明は、上記第１の実施の形態に
特定されるものではなく、図５に本発明の第２の実施の
形態を示す。この第２の実施の形態は、半導体パッケー
ジ２２と回路基板２１との間の配線経路が上記第１の実
施の形態と相違しており、それ以外の構成は、上記第１
の実施の形態と同様である。そのため、第２の実施の形
態において、上記第１の実施の形態と同一の構成部分に
は同一の参照符号を付して、その説明を省略する。
特定されるものではなく、図５に本発明の第２の実施の
形態を示す。この第２の実施の形態は、半導体パッケー
ジ２２と回路基板２１との間の配線経路が上記第１の実
施の形態と相違しており、それ以外の構成は、上記第１
の実施の形態と同様である。そのため、第２の実施の形
態において、上記第１の実施の形態と同一の構成部分に
は同一の参照符号を付して、その説明を省略する。
【００５９】図５に示すように、半導体ハッケージ２２
のアウターリード３３が半田付けされたパッド３７は、
多数の表面配線層５１を介してビア・ホール４０のメッ
キ層４３に電気的に接続されている。表面配線層５１
は、回路基板２１の表面２１ａにおいて、パッド３７か
ら半導体パッケージ２２の下方に向けて延びており、上
記ビア・ホール４０の開口部４１の間を通して配線され
ている。
のアウターリード３３が半田付けされたパッド３７は、
多数の表面配線層５１を介してビア・ホール４０のメッ
キ層４３に電気的に接続されている。表面配線層５１
は、回路基板２１の表面２１ａにおいて、パッド３７か
ら半導体パッケージ２２の下方に向けて延びており、上
記ビア・ホール４０の開口部４１の間を通して配線され
ている。
【００６０】このような構成によれば、パッド３７に連
なる全ての表面配線層５１を、半導体パッケージ２２の
下方に収めることができ、パッド３７の外側に半導体パ
ッケーシ２２の配線パターンを形成する必要はない。
なる全ての表面配線層５１を、半導体パッケージ２２の
下方に収めることができ、パッド３７の外側に半導体パ
ッケーシ２２の配線パターンを形成する必要はない。
【００６１】このため、半導体パッケージ２２の周囲
に、その他の配線パターンや回路部品を配置するための
スペースを確保することができ、回路部品の配置や配線
パターンのレイアウトを無理なく行なえるとともに、回
路基板２１上に多数の回路部品をより高密度に実装する
ことができる。
に、その他の配線パターンや回路部品を配置するための
スペースを確保することができ、回路部品の配置や配線
パターンのレイアウトを無理なく行なえるとともに、回
路基板２１上に多数の回路部品をより高密度に実装する
ことができる。
【００６２】また、図６は、本発明の第３の実施の形態
を開示している。この第３の実施の形態では、多数のパ
ッド３７のうち、一部のパッド３７が上記表面配線層４
５ａに電気的に接続されているとともに、残りのパッド
３７が、多数の他の表面配線層６１を介してビア・ホー
ル４０のメッキ層４３に接続されている。これら表面配
線層６１は、回路基板２１の表面２１ａにおいて、パッ
ド３７から半導体パッケージ２２の下方に向けて延びて
いる。
を開示している。この第３の実施の形態では、多数のパ
ッド３７のうち、一部のパッド３７が上記表面配線層４
５ａに電気的に接続されているとともに、残りのパッド
３７が、多数の他の表面配線層６１を介してビア・ホー
ル４０のメッキ層４３に接続されている。これら表面配
線層６１は、回路基板２１の表面２１ａにおいて、パッ
ド３７から半導体パッケージ２２の下方に向けて延びて
いる。
【００６３】このような構成によれば、パッド３７に連
なる他の表面配線層６１は、半導体パッケージ２２の下
方に向けて延びるので、回路基板２１の表面２１ａのう
ち、半導体パッケージ２２と向かい合う部分を配線スペ
ースとして活用することができる。そのため、回路基板
２１の表面２１ａに配線パターンを形成する上での自由
度が向上し、回路設計を容易に行なうことができる。
なる他の表面配線層６１は、半導体パッケージ２２の下
方に向けて延びるので、回路基板２１の表面２１ａのう
ち、半導体パッケージ２２と向かい合う部分を配線スペ
ースとして活用することができる。そのため、回路基板
２１の表面２１ａに配線パターンを形成する上での自由
度が向上し、回路設計を容易に行なうことができる。
【００６４】それとともに、パッド３７の外側に向けて
延びる表面配線層４５ａの本数が少なくなるので、これ
ら表面配線層４５ａの配置に余裕が生じる。このため、
回路基板２１の表面２１ａに他の回路部品やコネクタ類
を配置するためのスペースを確保することができ、より
高密度な実装が可能となる。
延びる表面配線層４５ａの本数が少なくなるので、これ
ら表面配線層４５ａの配置に余裕が生じる。このため、
回路基板２１の表面２１ａに他の回路部品やコネクタ類
を配置するためのスペースを確保することができ、より
高密度な実装が可能となる。
【００６５】なお、この第３の実施の形態において、表
面配線層６１を介してパッド３７に接続されるビア・ホ
ール４０は、その一部にすぎないから、図５に二点鎖線
で示すように、回路基板２１の表面２１ａに、残りのビ
ア・ホール４０に電気的に接続された複数の外部表面配
線層６２を配置し、これら外部表面配線層６２を半導体
パッケージ２２の下方から隣り合うパッド３７の間を通
して半導体パッケージ２２の周囲に導くようにしても良
い。
面配線層６１を介してパッド３７に接続されるビア・ホ
ール４０は、その一部にすぎないから、図５に二点鎖線
で示すように、回路基板２１の表面２１ａに、残りのビ
ア・ホール４０に電気的に接続された複数の外部表面配
線層６２を配置し、これら外部表面配線層６２を半導体
パッケージ２２の下方から隣り合うパッド３７の間を通
して半導体パッケージ２２の周囲に導くようにしても良
い。
【００６６】また、図７は、本発明の第４の実施の形態
を開示している。この第４の実施の形態は、半導体パッ
ケージ２２のパッケージ本体２８と回路基板２１の表面
２１ａとの間に、柔軟な伝熱部材７１を介在させたもの
であり、それ以外の構成は、上記第１の実施の形態と同
様である。
を開示している。この第４の実施の形態は、半導体パッ
ケージ２２のパッケージ本体２８と回路基板２１の表面
２１ａとの間に、柔軟な伝熱部材７１を介在させたもの
であり、それ以外の構成は、上記第１の実施の形態と同
様である。
【００６７】上記伝熱部材７１は、例えばシリコーン樹
脂にアルミナを添加してなるゴム状の弾性体であり、熱
伝導性と電気絶縁性とを兼ね備えている。伝熱部材７１
は、パッケージ本体２８および回路基板２１の表面２１
ａに隙間なく接しており、この伝熱部材７１によってビ
ア・ホール４０の開口部４１が塞がれている。
脂にアルミナを添加してなるゴム状の弾性体であり、熱
伝導性と電気絶縁性とを兼ね備えている。伝熱部材７１
は、パッケージ本体２８および回路基板２１の表面２１
ａに隙間なく接しており、この伝熱部材７１によってビ
ア・ホール４０の開口部４１が塞がれている。
【００６８】このような構成によれば、半導体パッケー
ジ２２が発熱すると、この半導体パッケージ２２の熱
は、伝熱部材７１を介してビア・ホール４０の開口部４
１に直接伝えられる。このため、半導体パッケージ２２
と回路基板２１との間に、熱の伝導を妨げるような空間
が生じることはなく、半導体パッケージ２２からビア・
ホール４０への熱伝達をより効率良く行なうことができ
る。よって、半導体パッケージ２２の放熱性を高めるこ
とができる。
ジ２２が発熱すると、この半導体パッケージ２２の熱
は、伝熱部材７１を介してビア・ホール４０の開口部４
１に直接伝えられる。このため、半導体パッケージ２２
と回路基板２１との間に、熱の伝導を妨げるような空間
が生じることはなく、半導体パッケージ２２からビア・
ホール４０への熱伝達をより効率良く行なうことができ
る。よって、半導体パッケージ２２の放熱性を高めるこ
とができる。
【００６９】さらに、図８は、本発明の第５の実施の形
態を開示している。この第５の実施の形態は、上記第４
の実施の形態をさらに発展させたものである。この第５
の実施の形態では、回路基板２１の第５の絶縁層２５ｅ
に第６および第７の絶縁層２５ｆ，２５ｇが積層されて
いる。これら第６および第７の絶縁層２５ｆ，２５ｇの
間には、放熱層８１が積層されている。放熱層８１は、
熱伝導性に優れた銅箔にて構成され、上記回路基板２１
と同等の平面形状を有するベタ状をなしている。そし
て、この放熱層８１は、第５および第６の絶縁層２５
ｅ，２５ｆを挾んで上記グランド層２７と平行に配置さ
れている。
態を開示している。この第５の実施の形態は、上記第４
の実施の形態をさらに発展させたものである。この第５
の実施の形態では、回路基板２１の第５の絶縁層２５ｅ
に第６および第７の絶縁層２５ｆ，２５ｇが積層されて
いる。これら第６および第７の絶縁層２５ｆ，２５ｇの
間には、放熱層８１が積層されている。放熱層８１は、
熱伝導性に優れた銅箔にて構成され、上記回路基板２１
と同等の平面形状を有するベタ状をなしている。そし
て、この放熱層８１は、第５および第６の絶縁層２５
ｅ，２５ｆを挾んで上記グランド層２７と平行に配置さ
れている。
【００７０】このような構成によると、ビア・ホール４
０から第４の絶縁層２５ｄを介してグランド層２７に伝
えられた熱は、第５および第６の絶縁層２５ｅ，２５ｆ
を介して放熱層８１に伝えられる。この結果、半導体パ
ッケージ２２の熱は、回路基板２１の内部においてグラ
ンド層２７と放熱層８１との二層に逃がされることにな
り、回路基板２１の内部の放熱容量を充分に確保するこ
とができる。
０から第４の絶縁層２５ｄを介してグランド層２７に伝
えられた熱は、第５および第６の絶縁層２５ｅ，２５ｆ
を介して放熱層８１に伝えられる。この結果、半導体パ
ッケージ２２の熱は、回路基板２１の内部においてグラ
ンド層２７と放熱層８１との二層に逃がされることにな
り、回路基板２１の内部の放熱容量を充分に確保するこ
とができる。
【００７１】したがって、半導体パッケージ２２の熱を
回路基板２１の隅々にまで拡散させることができ、半導
体パッケージ２２の放熱性をより高めることができる。
なお、半導体パッケージの構成は、上記実施の形態に特
定されるものではなく、例えばフィルム状のキャリアに
ＩＣチップを搭載したＴＣＰ(Tape CarrierPackage)で
あっても良い。
回路基板２１の隅々にまで拡散させることができ、半導
体パッケージ２２の放熱性をより高めることができる。
なお、半導体パッケージの構成は、上記実施の形態に特
定されるものではなく、例えばフィルム状のキャリアに
ＩＣチップを搭載したＴＣＰ(Tape CarrierPackage)で
あっても良い。
【００７２】
【発明の効果】以上詳述した本発明によれば、回路部品
の熱は、ビア・ホールから回路基板の内部の信号配線層
に直接逃がされるとともに、これらビア・ホールの底部
から伝熱層に逃がされるので、回路部品の熱を回路基板
全体に広く拡散させることができる。そのため、信号配
線用のビア・ホールを回路部品の放熱経路として利用す
ることができ、回路基板に回路部品の形状に相当するよ
うな大きな貫通孔を開けたり、格別なヒートシンクを用
いることなく、回路部品の放熱性を高めることができ
る。しかも、ビア・ホールの間に信号配線層を配置する
ことができ、信号配線層の配線経路が制約されずに済む
とともに、回路基板の実装面のうち、回路部品と向かい
合う部分にも、表面配線層を配置することができ、従
来、未利用となっていた回路部品との対向部分に配線パ
ターンを形成することができる。
の熱は、ビア・ホールから回路基板の内部の信号配線層
に直接逃がされるとともに、これらビア・ホールの底部
から伝熱層に逃がされるので、回路部品の熱を回路基板
全体に広く拡散させることができる。そのため、信号配
線用のビア・ホールを回路部品の放熱経路として利用す
ることができ、回路基板に回路部品の形状に相当するよ
うな大きな貫通孔を開けたり、格別なヒートシンクを用
いることなく、回路部品の放熱性を高めることができ
る。しかも、ビア・ホールの間に信号配線層を配置する
ことができ、信号配線層の配線経路が制約されずに済む
とともに、回路基板の実装面のうち、回路部品と向かい
合う部分にも、表面配線層を配置することができ、従
来、未利用となっていた回路部品との対向部分に配線パ
ターンを形成することができる。
【００７３】したがって、回路部品の放熱性を充分に確
保しつつ、多数の信号配線層を回路基板に無理なく配置
できるとともに、配線パターンを決定する上での自由度
が増大するといった利点がある。
保しつつ、多数の信号配線層を回路基板に無理なく配置
できるとともに、配線パターンを決定する上での自由度
が増大するといった利点がある。
【図１】本発明の第１の実施の形態に係るポータブルコ
ンピュータの斜視図。
ンピュータの斜視図。
【図２】回路モジュールを搭載したポータブルコンピュ
ータの断面図。
ータの断面図。
【図３】半導体パッケージの実装部分の断面図。
【図４】回路基板上のパッドとビア・ホールとの位置関
係を示す平面図。
係を示す平面図。
【図５】本発明の第２の実施の形態において、回路基板
上のパッドとビア・ホールとを表面配線層を介して接続
した状態を示す平面図。
上のパッドとビア・ホールとを表面配線層を介して接続
した状態を示す平面図。
【図６】本発明の第３の実施の形態において、回路基板
上のパッドとビア・ホールとを表面配線層を介して接続
した状態を示す平面図。
上のパッドとビア・ホールとを表面配線層を介して接続
した状態を示す平面図。
【図７】本発明の第４の実施の形態において、半導体パ
ッケージの実装部分の断面図。
ッケージの実装部分の断面図。
【図８】本発明の第５の実施の形態において、半導体パ
ッケージの実装部分の断面図。
ッケージの実装部分の断面図。
４…筐体 ２０…回路モジュール ２１…回路基板 ２１ａ…実装面（表面） ２２…回路部品（半導体パッケージ） ２６ａ〜２６ｃ…信号配線層（第１ないし第３の信号配
線層） ２７…伝熱層（グランド層） ３３…接続端子（アウターリード） ３７…パッド ４０…ビア・ホール ４５ａ，４５ｂ…表面配線層
線層） ２７…伝熱層（グランド層） ３３…接続端子（アウターリード） ３７…パッド ４０…ビア・ホール ４５ａ，４５ｂ…表面配線層
Claims (9)
- 【請求項１】 多数のパッドが配置された実装面を有す
るとともに、内層に複数の信号配線層および伝熱層が配
置された多層の回路基板と；この回路基板の実装面に実
装され、動作中に発熱する回路部品と；を備えており、 上記回路部品は、その外周縁部に多数の接続端子を有
し、これら接続端子を上記パッドに接合してなる回路モ
ジュールにおいて、 上記回路基板は、上記信号配線層に電気的に接続された
多数のビア・ホールを有し、これらビア・ホールは、上
記回路部品と向かい合う部分において上記実装面に開口
されているとともに、各ビア・ホールの底部は、上記伝
熱層に隣接され、 上記回路基板の実装面には、上記ビア・ホールの少なく
とも一部に電気的に接続された表面配線層が配置されて
いることを特徴とする回路モジュール。 - 【請求項２】 請求項１の記載において、上記回路部品
と上記回路基板の実装面との間に、非導電性を有する伝
熱部材を介在させ、この伝熱部材に上記ビア・ホールの
開口端が接していることを特徴とする回路モジュール。 - 【請求項３】 請求項１又は２の記載において、上記伝
熱層は、上記回路基板と略同じ大きさを有するベタ状を
なしていることを特徴とする回路モジュール。 - 【請求項４】 請求項１又は２の記載において、上記回
路基板は、上記伝熱層に隣接された放熱層を有している
ことを特徴とする回路モジュール。 - 【請求項５】 請求項１の記載において、上記回路基板
の表面配線層は、上記パッドの少なくとも一部と上記ビ
ア・ホールの少なくとも一部とを電気的に接続している
ことを特徴とする回路モジュール。 - 【請求項６】 請求項１の記載において、上記伝熱層
は、上記回路部品にグランド接続されたグランド層であ
ることを特徴とする回路モジュール。 - 【請求項７】 請求項１の記載において、上記ビア・ホ
ールの数は、上記パッドの数に対応するように定められ
ており、これらビア・ホールに上記表面配線層を介して
全てのパッドが電気的に接続されていることを特徴とす
る回路モジュール。 - 【請求項８】 多数のパッドが配置された実装面を有す
る回路基板と、この回路基板の実装面に実装され、動作
中に発熱する回路部品と、を含む回路モジュールと；こ
の回路モジュールを収容する箱状の筐体と；を備えてい
る電子機器において、 上記回路モジュールの回路基板は、複数の信号配線層お
よび伝熱層を有する多層構造をなしているとともに、上
記回路部品は、その外周縁部に上記パッドに接合された
多数の接続端子を有し、 また、上記回路基板は、上記信号配線層に電気的に接続
された多数のビア・ホールを有し、これらビア・ホール
は、上記回路部品と向かい合う部分において上記実装面
に開口されているとともに、各ビア・ホールの底部は、
上記伝熱層に隣接され、 上記回路基板の実装面には、上記ビア・ホールの少なく
とも一部に電気的に接続された表面配線層が配置されて
いることを特徴とする電子機器。 - 【請求項９】 請求項８の記載において、上記回路基板
は、筐体に支持されていることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8345383A JPH10189811A (ja) | 1996-12-25 | 1996-12-25 | 発熱する回路部品を有する回路モジュール、およびこの回路モジュールを搭載した電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8345383A JPH10189811A (ja) | 1996-12-25 | 1996-12-25 | 発熱する回路部品を有する回路モジュール、およびこの回路モジュールを搭載した電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10189811A true JPH10189811A (ja) | 1998-07-21 |
Family
ID=18376232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8345383A Pending JPH10189811A (ja) | 1996-12-25 | 1996-12-25 | 発熱する回路部品を有する回路モジュール、およびこの回路モジュールを搭載した電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10189811A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013211526A (ja) * | 2012-03-01 | 2013-10-10 | Fujikura Ltd | 部品内蔵基板及びその製造方法 |
-
1996
- 1996-12-25 JP JP8345383A patent/JPH10189811A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013211526A (ja) * | 2012-03-01 | 2013-10-10 | Fujikura Ltd | 部品内蔵基板及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5729433A (en) | Multiple chip module assembly for top of mother board | |
| US5586007A (en) | Circuit board having improved thermal radiation | |
| US6219243B1 (en) | Heat spreader structures for enhanced heat removal from both sides of chip-on-flex packaged units | |
| US5581443A (en) | Structure for cooling a circuit module having a circuit board and a heat-generating IC chip mounted on the board, and portable electronic apparatus incorporating the structure | |
| US4941033A (en) | Semiconductor integrated circuit device | |
| US5784256A (en) | Portable computer having a circuit board including a heat-generating IC chip and a metal frame supporting the circuit board | |
| US5923084A (en) | Semiconductor device for heat discharge | |
| RU2133523C1 (ru) | Трехмерный электронный модуль | |
| US6054759A (en) | Semiconductor chip and package with heat dissipation | |
| JP3281220B2 (ja) | 回路モジュールの冷却装置 | |
| JP2004071670A (ja) | Ｉｃパッケージ、接続構造、および電子機器 | |
| JP2010503189A (ja) | 電子装置 | |
| JPH0917919A (ja) | 半導体装置 | |
| JPH09283695A (ja) | 半導体実装構造 | |
| JP2005191130A (ja) | 電子制御装置及び電子制御装置群 | |
| JPH11289142A (ja) | 回路モジュール実装構造およびこの回路モジュールを有する電子機器 | |
| KR20060105403A (ko) | 혼성회로와 복합기판을 가지는 패키지 구조물 | |
| JP2570861B2 (ja) | インバータ装置 | |
| JP2003283144A (ja) | 回路基板の放熱構造 | |
| JPH0846134A (ja) | 半導体装置 | |
| JPH10303582A (ja) | 回路モジュールの冷却装置および回路モジュールを搭載した携帯形情報機器 | |
| JP3764214B2 (ja) | プリント回路基板およびこれを備えた電子機器 | |
| JPH10189811A (ja) | 発熱する回路部品を有する回路モジュール、およびこの回路モジュールを搭載した電子機器 | |
| JPH11112174A (ja) | 回路部品の放熱手段を有する回路モジュールおよびこの回路モジュールを搭載した携帯形情報機器 | |
| JPH1098287A (ja) | 回路基板モジュールの冷却装置およびこの冷却装置を有する携帯形電子機器 |