JPH10189626A - Manufacturing method of electronic component - Google Patents

Manufacturing method of electronic component

Info

Publication number
JPH10189626A
JPH10189626A JP8344254A JP34425496A JPH10189626A JP H10189626 A JPH10189626 A JP H10189626A JP 8344254 A JP8344254 A JP 8344254A JP 34425496 A JP34425496 A JP 34425496A JP H10189626 A JPH10189626 A JP H10189626A
Authority
JP
Japan
Prior art keywords
electronic component
lead frame
semiconductor chip
sealing resin
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8344254A
Other languages
Japanese (ja)
Inventor
Atsushi Okuno
敦史 奥野
Noriko Fujita
典子 藤田
Kazuhiro Ikeda
和広 池田
Kouichirou Nagai
孝一良 永井
Noritaka Oyama
紀隆 大山
Tsuneichi Hashimoto
常一 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON RETSUKU KK
Original Assignee
NIPPON RETSUKU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON RETSUKU KK filed Critical NIPPON RETSUKU KK
Priority to JP8344254A priority Critical patent/JPH10189626A/en
Publication of JPH10189626A publication Critical patent/JPH10189626A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To make it possible to manufacture a package consisting of a ball grid array efficiently at low cost and, also to provide a method of manufacturing an electronic component which is superior in characteristics to a temperature chamber and moisture. SOLUTION: A semiconductor chip 20 is mounted on the upper surface of a lead frame 10. Pad parts 12, 12,... for solder balls are provided in the bottom of the lead frame 10, and adhesive tapes are respectively bonded to these pad parts 12, 12,.... Here, a hole 24 is provided in a printing hole plate 32, and a liquid sealing resin 36 is poured in the hole 34 by a squeegee 38 to seal the chip 20.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、電子部品の製造
方法に係り、特に半導体チップ等を封止してボール・グ
リッド・アレイ等のパッケージングを施して電子部品を
製造する電子部品の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing an electronic component, and more particularly to a method of manufacturing an electronic component by encapsulating a semiconductor chip or the like and performing packaging such as a ball grid array. About.

【0002】[0002]

【従来の技術】従来、半導体チップのパッケージングに
おいては、半導体チップをリードフレーム上に搭載し、
搭載した半導体チップを金型を用いて樹脂成型方法によ
り封止し、リードフレームを所定の位置で切断すること
により形成されていた。近年、BGA(Ball Grid Arra
y)による新しいパッケージの電子部品が開発されてい
る。このBGAのパッケージングが施された電子部品は
電極がパッケージの底面に設けられているため、基板に
電子部品を実装する際に、多くの実装面積を必要としな
いという特徴を有する。BGAは実装形態が極めて優れ
ているため、電子部品の実装の面から見た場合、今後、
益々利用される機会が増すことが見込まれている。
2. Description of the Related Art Conventionally, in packaging a semiconductor chip, the semiconductor chip is mounted on a lead frame.
It is formed by sealing the mounted semiconductor chip by a resin molding method using a mold and cutting the lead frame at a predetermined position. In recent years, BGA (Ball Grid Arra
y) A new package of electronic components is being developed. Since the BGA-packaged electronic component has electrodes provided on the bottom surface of the package, the electronic component does not require a large mounting area when mounting the electronic component on a substrate. Since BGA is extremely excellent in mounting form, from the viewpoint of mounting electronic components,
It is expected that more and more opportunities will be used.

【0003】ノート型パーソナルコンピュータや携帯電
話等のように現在の電子機器には携帯性が要求されてい
るが、携帯性を重視するために電子部品の実装箇所は極
めて限定されている。また、今後、種々の分野の電子機
器に関し、携帯性を重視した電子機器が現れてくるであ
ろうことは予想に難くない。このような事由により、多
くの実装面積を必要としないBGAのパッケージングが
施された電子部品は、携帯性を必要とする電子機器に多
く使用されるため将来が有望視されている。
[0003] Portable electronic devices, such as notebook personal computers and mobile phones, are required to be portable. However, mounting parts for electronic components are extremely limited in order to emphasize portability. In addition, it is not difficult to expect that electronic devices with an emphasis on portability will appear in various future electronic devices. For these reasons, BGA-packaged electronic components that do not require a large mounting area are often used in electronic devices that require portability, and the future is promising.

【0004】[0004]

【発明が解決しようとする課題】ところで、上述したB
GAに使用される基板は、例えば、ガラス−エポキシ、
ガラス−BTレジン、ガラス−ポリイミド基板等のガラ
ス布の有機基板が用いられている。通常は、この基板の
上面に回路が形成され、底面にハンダボール用のバンプ
が形成される。従って、基板の上面に形成された配線部
と、基板の底面に形成されたハンダボール用のバンプと
はスルーホールメッキを介して電気的に接続される。
The above-mentioned B
Substrates used for GA include, for example, glass-epoxy,
An organic substrate of a glass cloth such as a glass-BT resin or a glass-polyimide substrate is used. Normally, a circuit is formed on the upper surface of this substrate, and bumps for solder balls are formed on the bottom surface. Therefore, the wiring portion formed on the upper surface of the substrate and the bump for the solder ball formed on the lower surface of the substrate are electrically connected via the through-hole plating.

【0005】上記基板の作成には、銅張積層板にスルー
ホール用の孔をあける工程、銅メッキ工程、エッチング
による回路形成工程、ソルダーレジスト形成工程、金メ
ッキ工程といった多くの工程を必要とするため、基板自
体が高価であるという問題があった。
The production of the above-mentioned substrate requires many steps such as a step of making holes for through holes in the copper-clad laminate, a copper plating step, a circuit forming step by etching, a solder resist forming step, and a gold plating step. However, there is a problem that the substrate itself is expensive.

【0006】また、上記樹脂の封止は、金型を用いたト
ランスファー成型機等の樹脂成型機により行われるが、
樹脂成型機自体が高価であるとともに、使用する金型の
作成には長時間を要するうえに作成コストが高いため、
製造される電子部品のコストが必然的に高くなってしま
うという問題があった。
[0006] The above resin is sealed by a resin molding machine such as a transfer molding machine using a mold.
Since the resin molding machine itself is expensive, and it takes a long time to create the mold to be used, and the production cost is high,
There has been a problem that the cost of the manufactured electronic components is inevitably increased.

【0007】さらに、従来のBGAのパッケージによる
電子部品は、基板、銅箔、メッキ、ソルダレジスト、接
着剤、半導体チップ、封止剤等により形成されている
が、各々は温度に対して異なる膨張係数を有するため、
温度変化に対する特性が優れず、さらに、多湿条件下で
使用されると封止剤の吸湿、スルーホール部からの吸湿
等により封止剤の剥離やクラックという不具合が生ずる
という問題があった。
[0007] Further, the conventional electronic parts using the BGA package are formed of a substrate, copper foil, plating, solder resist, adhesive, semiconductor chip, sealant, etc., each of which has a different expansion with respect to temperature. Because it has a coefficient,
There is a problem in that the properties against temperature change are not excellent, and furthermore, when used under high humidity conditions, problems such as peeling and cracking of the sealant occur due to moisture absorption of the sealant and moisture from the through-holes.

【0008】本発明は、上記事情に鑑みてなされたもの
であり、ボール・グリッド・アレイによるパッケージを
効率よく且つ安価に製造することができる電子部品の製
造方法を提供することを目的とする。また、本発明は、
単に電子部品のコストを安価にするのみならず、温度変
化に対する特性や、湿度に対する特性が優れる電子部品
の製造方法を提供することを目的とする。
The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a method of manufacturing an electronic component capable of efficiently and inexpensively manufacturing a package using a ball grid array. Also, the present invention
It is an object of the present invention to provide a method for manufacturing an electronic component that not only reduces the cost of the electronic component but also excels in characteristics against temperature change and characteristics against humidity.

【0009】[0009]

【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、リードフレーム上に搭載さ
れた半導体チップを液状封止樹脂を用いて封止する工程
と、前記液状封止樹脂を硬化する工程と、前記半導体チ
ップの電極として用いられるハンダボールを前記リード
フレームに溶着する工程とを有することを特徴とする。
請求項2記載の発明は、請求項1記載の電子部品の製造
方法において、前記封止する工程は、孔が設けられた印
刷孔版を用いて前記液状封止樹脂を前記リードフレーム
に印刷して封止することを特徴とする。請求項3記載の
発明は、請求項1記載の電子部品の製造方法において、
底面には前記ハンダボールを溶着するための突起が設け
られているとともに、該突起には該底面全体を覆うよう
に粘着テープが貼付された前記リードフレームを用いて
前記封止が行われることを特徴とする。請求項4記載の
発明は、請求項1記載の電子部品の製造方法において、
前記液状封止樹脂を封止した後に、減圧して脱泡する工
程を有することを特徴とする。請求項5記載の発明は、
請求項3記載の電子部品の製造方法において、前記粘着
テープは、剥離自在であり、前記液状封止樹脂を硬化し
た後、剥離されることを特徴とする。請求項6記載の発
明は、請求項5記載の電子部品の製造方法において、前
記ハンダボールは、前記粘着テープを剥離したときに現
れる前記突起に溶着されることを特徴とする。
According to a first aspect of the present invention, there is provided a method for sealing a semiconductor chip mounted on a lead frame using a liquid sealing resin. A step of curing a sealing resin; and a step of welding a solder ball used as an electrode of the semiconductor chip to the lead frame.
According to a second aspect of the present invention, in the method of manufacturing an electronic component according to the first aspect, the sealing step includes printing the liquid sealing resin on the lead frame using a printing stencil provided with holes. It is characterized by sealing. According to a third aspect of the present invention, in the method for manufacturing an electronic component according to the first aspect,
A projection for welding the solder ball is provided on the bottom surface, and the sealing is performed using the lead frame to which an adhesive tape is attached so as to cover the entire bottom surface of the projection. Features. According to a fourth aspect of the present invention, in the method for manufacturing an electronic component according to the first aspect,
After the liquid sealing resin is sealed, a step of defoaming by reducing the pressure is provided. The invention according to claim 5 is
4. The method for manufacturing an electronic component according to claim 3, wherein the adhesive tape is peelable, and is peeled after the liquid sealing resin is cured. According to a sixth aspect of the present invention, in the method for manufacturing an electronic component according to the fifth aspect, the solder balls are welded to the protrusions that appear when the adhesive tape is peeled off.

【0010】[0010]

【発明の実施の形態】以下、図面を参照して、本発明の
実施形態について説明する。尚、以下に説明する実施形
態は、本発明を理解しやすくするためである。かかる実
施の形態は、本発明の一態様を示すものであり、この発
明を限定するものではない。本発明の範囲で任意に変更
可能である。
Embodiments of the present invention will be described below with reference to the drawings. The embodiments described below are for making the present invention easy to understand. Such an embodiment shows one embodiment of the present invention and does not limit the present invention. It can be arbitrarily changed within the scope of the present invention.

【0011】まず、半導体チップが搭載されるリードフ
レームについて説明する。図2は、リードフレームを示
す図であって、(a)は上面図であり、(b)は(a)
中A−A線の断面図である。図2(a),(b)に示さ
れたリードフレーム10は、半導体チップの電極をなす
ものであり、銅、真鍮等の金属板の上面にレジストを塗
布し、配線の形状に作成されたマスク(図示省略)を用
いてレジストを露光した後、レジストを現像し、金属板
をエッチングして形成される。このリードフレーム10
には、半導体チップの電極となるハンダボールが配置さ
れる位置にパッド部(突起)12,12,…が形成され
る。
First, a lead frame on which a semiconductor chip is mounted will be described. 2A and 2B are views showing a lead frame, wherein FIG. 2A is a top view, and FIG.
It is sectional drawing of the middle AA line. The lead frame 10 shown in FIGS. 2A and 2B serves as an electrode of a semiconductor chip, and is formed into a wiring shape by applying a resist on the upper surface of a metal plate such as copper or brass. After exposing the resist using a mask (not shown), the resist is developed and the metal plate is etched. This lead frame 10
, Pad portions (projections) 12, 12,... Are formed at positions where solder balls serving as electrodes of a semiconductor chip are arranged.

【0012】また、リードフレーム10の中心には略四
角形の半導体チップ載置部16が設けられている、この
半導体チップ載置部16は半導体チップが搭載される部
位であり、支持棒13,13によりフレーム14に支持
されている。フレーム14は配線15,15,…及び半
導体チップ載置部16を支持するために設けられた枠で
ある。このフレーム14は後述するように各配線15,
15,…及び支持棒13,13と切り離されるため、フ
レーム14が切り離された後、各配線15,15,…各
々の電気的な導通は断たれる。
At the center of the lead frame 10, a substantially square semiconductor chip mounting portion 16 is provided. The semiconductor chip mounting portion 16 is a portion on which a semiconductor chip is mounted. Are supported by the frame 14. The frame 14 is a frame provided to support the wirings 15, 15,... And the semiconductor chip mounting portion 16. As will be described later, each frame 15,
, And the support rods 13, 13, so that after the frame 14 is cut off, the electrical continuity of each of the wirings 15, 15,.

【0013】上述したリードフレーム10のパッド部1
2,12,…、フレーム14、及び半導体チップ載置部
16以外の部分、つまり各配線15,15,…は、パッ
ド部12,12,…が下方に突出した形状となるよう
に、その下部がさらにエッチングされる。言い換えれ
ば、パッド部12,12,…がエッチングされないた
め、この部分が相対的に下方へ突出した形状となる。
The pad portion 1 of the lead frame 10 described above.
, The frame 14, and the portion other than the semiconductor chip mounting portion 16, that is, the wirings 15, 15,..., Have their lower portions so that the pad portions 12, 12,. Is further etched. In other words, since the pad portions 12, 12,... Are not etched, this portion has a shape protruding relatively downward.

【0014】図3は、半導体チップ封止前の封止部材を
示す断面図である。図3に示されたように、上述したリ
ードフレーム10の半導体チップ載置部16上面には半
導体チップ20が搭載される。また、半導体チップ20
にボンディングされるリード線24,24が接続される
箇所の配線15,15,…の底面には、ポリイミド等に
よって形成された固定テープ22が貼付される。この固
定テープ22は、配線15,15,…のエッチング深さ
とほぼ等しい厚さの粘着性を有するテープが用いられ、
半導体チップ載置部16の周囲を取り囲むよう貼付され
る。この固定テープ22は、リードフレーム10に形成
された配線15,15,…の半導体チップ搭載部16に
近接する端部が自由端であって固定されていないため
に、リード線24,24のワイヤーボンディングの際に
配線15,15,…が固定されるようにするために設け
られる。
FIG. 3 is a sectional view showing a sealing member before the semiconductor chip is sealed. As shown in FIG. 3, a semiconductor chip 20 is mounted on the upper surface of the semiconductor chip mounting portion 16 of the lead frame 10 described above. In addition, the semiconductor chip 20
A fixing tape 22 made of polyimide or the like is affixed to the bottom surfaces of the wirings 15, 15,... Where the lead wires 24, 24 are connected. As the fixing tape 22, an adhesive tape having a thickness substantially equal to the etching depth of the wirings 15, 15,... Is used.
It is attached so as to surround the periphery of the semiconductor chip mounting portion 16. Since the ends of the wirings 15, 15,... Formed on the lead frame 10 near the semiconductor chip mounting portion 16 are free ends and are not fixed, the fixing tape 22 .. Are provided so that the wires 15, 15,... Are fixed during bonding.

【0015】さらに、リードフレーム10の底面全体に
は、上述したパッド部12,12,…が封止されないよ
うにする粘着テープであって、なおかつリードフレーム
10の平面性を保つための剥離可能な粘着テープ26が
貼付される。この粘着テープ26は、液状封止樹脂の硬
化温度に耐える程度の耐熱性を有し、剥離後、パッド部
12,12,…に粘着剤等が残留しないものであれば材
質は限定されない。例えば、粘着テープ26として、ポ
リイミド粘着テープ、ポリエステル粘着テープ、等が使
用される。
Further, an adhesive tape is provided on the entire bottom surface of the lead frame 10 so as to prevent the above-mentioned pad portions 12, 12,... From being sealed, and is peelable to maintain the flatness of the lead frame 10. The adhesive tape 26 is stuck. The adhesive tape 26 has heat resistance enough to withstand the curing temperature of the liquid sealing resin, and the material is not limited as long as no adhesive or the like remains on the pad portions 12, 12,. For example, as the adhesive tape 26, a polyimide adhesive tape, a polyester adhesive tape, or the like is used.

【0016】上記粘着テープ26が貼付されると、封止
する半導体チップ20を半導体チップ載置部16に搭載
し、半導体チップ20とリードフレーム10の配線1
5,15,…とを金線、アルミ線等のリード線24,2
4をワイヤーボンディングして電気的に接続する。以上
の工程が終了すると被封止部材30が形成される。
When the adhesive tape 26 is applied, the semiconductor chip 20 to be sealed is mounted on the semiconductor chip mounting portion 16 and the wiring 1 between the semiconductor chip 20 and the lead frame 10 is formed.
, 15 and ... are lead wires 24 and 2 such as gold wires and aluminum wires.
4 are electrically connected by wire bonding. When the above steps are completed, the member to be sealed 30 is formed.

【0017】次に、液状封止樹脂を用いて半導体チップ
を封止する工程について説明する。図1(a)〜(c)
は、半導体チップを封止する工程を説明するための断面
図である。図1(a)〜(c)において、前述した被封
止部材30が所定の位置に配置される。32はステンレ
ス等によって形成され、被封止部材30の上方に配され
る印刷孔版である。この印刷孔版32にはリードフレー
ム10のフレーム14の大きさとほぼ同一の内径であっ
て、その形状が四角形である孔34が形成されている。
また、印刷孔版32の厚さは、製造した電子部の高さに
応じて設定される。
Next, a step of sealing a semiconductor chip using a liquid sealing resin will be described. 1 (a) to 1 (c)
FIG. 3 is a cross-sectional view for explaining a step of sealing a semiconductor chip. 1A to 1C, the above-described sealed member 30 is arranged at a predetermined position. Reference numeral 32 denotes a printing stencil formed of stainless steel or the like and disposed above the member 30 to be sealed. The printing stencil 32 is formed with a hole 34 having an inner diameter substantially equal to the size of the frame 14 of the lead frame 10 and having a square shape.
The thickness of the printing stencil 32 is set according to the height of the manufactured electronic part.

【0018】36は液状封止樹脂であり、液状のエポキ
シ樹脂に硬化剤や充填剤等を添加した配合物が用いられ
る。この液状封止樹脂36は印刷作業性に優れ、硬化後
の収縮が少なく、膨張係数が10ppm以下であり、耐
湿リフロー性が優れ、かつ形状保持性の良いものが適し
ている。例えば、NPR−785N、NPR−783、
NPR−580(何れも日本レック株式会社製)等が用
いられる。
Reference numeral 36 denotes a liquid sealing resin, which is a compound obtained by adding a curing agent, a filler, and the like to a liquid epoxy resin. The liquid sealing resin 36 is excellent in printing workability, has little shrinkage after curing, has an expansion coefficient of 10 ppm or less, has excellent moisture reflow resistance, and has good shape retention. For example, NPR-785N, NPR-783,
NPR-580 (all manufactured by Nippon Rec Co., Ltd.) and the like are used.

【0019】38は略平板形に形成されたスクイージで
あり、面が印刷孔版32に略垂直であって、且つ下端3
8aが印刷孔版32の上面32a近傍に位置するよう配
される。スクイージ38は印刷孔版32の上面32aに
沿ってスクイージ38の面に垂直な方向に移動する。
Reference numeral 38 denotes a squeegee formed in a substantially flat plate shape, the surface of which is substantially perpendicular to the printing stencil 32, and whose lower end 3
8a is arranged near the upper surface 32a of the printing stencil 32. The squeegee 38 moves in a direction perpendicular to the surface of the squeegee 38 along the upper surface 32 a of the printing stencil 32.

【0020】上記構成において、半導体チップ20を封
止する工程について説明する。まず、図1(a)に示さ
れたように、形成した被封止部材30を印刷孔版32の
下方に所定間隔をもって配置する。次に、被封止部材3
0の半導体チップ20が印刷孔版32に形成された孔3
4の中心の真下に位置するように、被封止部材30を印
刷孔版32に沿って移動させて調整する。
The step of sealing the semiconductor chip 20 in the above configuration will be described. First, as shown in FIG. 1A, the formed sealed member 30 is arranged below the printing stencil 32 at a predetermined interval. Next, the member to be sealed 3
Hole 3 formed in the printing stencil 32
The member 30 to be sealed is moved along the printing stencil 32 and adjusted so as to be located directly below the center of the printing plate 4.

【0021】次に、被封止部材30を上方に平行移動さ
せ、被封止部材30のリードフレーム10を印刷孔版3
2の底面32bに接触させる。その後、液状封止樹脂3
6を印刷孔版32の上面32aに滴下し、スクイージ3
8を印刷孔版32の上面32aに沿って移動させ、液状
封止樹脂36を印刷孔版32に形成された孔34に流し
込んで充填することにより被封止部材30に対して印刷
を行う(図1(b)参照)。上記印刷が終了した後、被
封止部材30を下方に移動させて、印刷孔版32の孔3
4に充填された液状封止樹脂を被封止部材に転写する
(図1(c)参照)。以上の工程が終了すると印刷工程
が終了する。
Next, the member 30 to be sealed is moved upward in parallel, and the lead frame 10 of the member 30 to be sealed is
2 is brought into contact with the bottom surface 32b. Then, the liquid sealing resin 3
6 is dropped on the upper surface 32 a of the printing stencil 32, and the squeegee 3
8 is moved along the upper surface 32a of the printing stencil 32, and the liquid sealing resin 36 is poured into the holes 34 formed in the printing stencil 32 and filled therein, thereby performing printing on the member 30 to be sealed (FIG. 1). (B)). After the printing is completed, the member 30 to be sealed is moved downward, and the holes 3 of the printing stencil 32 are moved.
The liquid sealing resin filled in 4 is transferred to a member to be sealed (see FIG. 1C). When the above steps end, the printing step ends.

【0022】印刷工程が終了すると、減圧による脱泡工
程に移行する。この工程は、液状封止樹脂で半導体チッ
プを封止した場合に、リードフレーム10と粘着テープ
26との間、半導体チップ20の角、又はリード線2
4,24の位置に空気が残存することがあり、温度変化
があると残存した空気が膨張してクラックが生じてしま
う等の不都合を除去するために行われる工程である。
When the printing process is completed, the process shifts to a defoaming process under reduced pressure. In this step, when the semiconductor chip is sealed with the liquid sealing resin, the space between the lead frame 10 and the adhesive tape 26, the corner of the semiconductor chip 20, or the lead wire 2
This is a step performed to eliminate inconveniences such as air remaining at the positions 4 and 24, and a change in temperature that causes the remaining air to expand and crack.

【0023】図4(a),(b)は減圧脱泡工程を示す
説明図である。図4(a)に示されたように、まず、液
状封止樹脂が転写された被封止部材30が減圧漕40内
に配置される。その後、減圧漕40内を真空ポンプ等に
よって真空引きし、減圧漕40内の気圧を10トール以
下に減圧する。この処理を行うことによって液状封止樹
脂内に残存する空気は、液状封止樹脂の表面から外部へ
排出される。この減圧脱泡工程は2分〜5分行われる。
FIGS. 4A and 4B are explanatory views showing a vacuum degassing step. As shown in FIG. 4A, first, the member to be sealed 30 to which the liquid sealing resin has been transferred is placed in the decompression tank 40. Thereafter, the inside of the decompression tank 40 is evacuated by a vacuum pump or the like, and the pressure in the decompression tank 40 is reduced to 10 Torr or less. By performing this process, air remaining in the liquid sealing resin is discharged to the outside from the surface of the liquid sealing resin. This vacuum degassing step is performed for 2 to 5 minutes.

【0024】上記減圧処理が終了すると、図4(b)に
示されるように、減圧漕40内に空気をリークして減圧
漕40内の気圧を大気圧に戻す工程が行われる。以上の
工程が終了すると液状封止樹脂内には空気が残存せずに
液状封止樹脂のみが充満されることとなる。減圧脱泡工
程が終了すると、被封止部材30に転写された液状封止
樹脂を硬化する工程が行われる。この工程では、被封止
部材30を乾燥炉(図示省略)内に配置し、温度を約1
00〜150℃に設定して1〜3時間乾燥させる処理が
行われる。
When the decompression process is completed, a step of leaking air into the decompression tank 40 and returning the pressure in the decompression tank 40 to the atmospheric pressure is performed as shown in FIG. When the above steps are completed, no air remains in the liquid sealing resin, and only the liquid sealing resin is filled. When the vacuum degassing step is completed, a step of curing the liquid sealing resin transferred to the member to be sealed 30 is performed. In this step, the member 30 to be sealed is placed in a drying oven (not shown), and the temperature is reduced to about 1 °.
A process of setting the temperature to 00 to 150 ° C. and drying for 1 to 3 hours is performed.

【0025】液状封止樹脂を硬化させる工程が終了する
と、リードフレーム10の底面に貼付された粘着テープ
26を剥離する工程が行われる。図5は粘着テープ26
を剥離する工程を示す説明図である。粘着テープ26が
剥離されると、被封止部材30の底面は、ほぼ全体が液
状封止樹脂で覆われ、パッド部12,12,…、及び固
定テープ22のみが現れた状態となる。
After the step of curing the liquid sealing resin is completed, a step of peeling off the adhesive tape 26 adhered to the bottom surface of the lead frame 10 is performed. FIG. 5 shows the adhesive tape 26.
FIG. 4 is an explanatory view showing a step of peeling off the substrate. When the adhesive tape 26 is peeled off, the bottom surface of the member to be sealed 30 is almost entirely covered with the liquid sealing resin, and only the pads 12, 12,... And the fixing tape 22 appear.

【0026】以上の工程が終了すると、リードフレーム
10のフレーム14を切断する工程が行われる。図6は
フレーム14を切断する工程を示す説明図である。フレ
ーム14は、それぞれの配線15,15,…及び半導体
チップ載置部16を支持するために必要であるが、封止
後は配線15,15,…各々は樹脂によって支持される
ため不要となる。また、フレーム14は各々の配線1
5,15,…を電気的に導通させているため、配線1
5,15,…間を絶縁するためにこの工程が行われる。
When the above steps are completed, a step of cutting the frame 14 of the lead frame 10 is performed. FIG. 6 is an explanatory view showing a step of cutting the frame 14. The frame 14 is necessary to support the respective wirings 15, 15,... And the semiconductor chip mounting portion 16, but becomes unnecessary after sealing because the wirings 15, 15,. . Further, the frame 14 is provided with each wiring 1
Are electrically connected, wiring 1
This step is performed to insulate 5, 15,...

【0027】図7は、以上の工程を経て製造された電子
部品の底面を示す図である。図7に示されたように、製
造された電子部品の底面は、半導体載置部16、パッド
部12,12,…、及び固定テープ22のみが露出し、
半導体チップ、リード線24,24、及び配線が封止樹
脂内に封止された状態となっている。
FIG. 7 is a diagram showing the bottom surface of the electronic component manufactured through the above steps. As shown in FIG. 7, only the semiconductor mounting portion 16, the pad portions 12, 12,... And the fixing tape 22 are exposed on the bottom surface of the manufactured electronic component.
The semiconductor chip, the lead wires 24, 24, and the wiring are sealed in the sealing resin.

【0028】最終工程では、図8に示されたハンダボー
ル45,45,…を溶着する工程が行われる。図8はハ
ンダボールを溶着して製造された電子部品を示す断面図
である。この工程では、図7に示されたパッド部12,
12,…にボールマウンタ(図示省略)を用いて、均一
な径を有するハンダボール45,45,…を溶着する処
理が行われる。以上の工程をもって全ての工程が終了
し、図8に示されたようなボール・グリッド・アレイの
パッケージングがされた電子部品が製造される。
In the final step, a step of welding the solder balls 45, 45,... Shown in FIG. 8 is performed. FIG. 8 is a sectional view showing an electronic component manufactured by welding solder balls. In this step, the pad portions 12, 12 shown in FIG.
The solder balls 45 having a uniform diameter are welded to each other using a ball mounter (not shown). With the above steps, all the steps are completed, and an electronic component in which the ball grid array is packaged as shown in FIG. 8 is manufactured.

【0029】以上説明した本発明の一実施形態において
は、封止時に金型を必要としないため、樹脂と金型との
離型のための離型剤を必要としない。従って、樹脂とリ
ードフレームとの密着性が良く、耐湿性に優れた電子部
品が製造できる。また、金型を用いていないため、バリ
取り等の工程を必要とせず、工程を簡略化することがで
きる。
In the embodiment of the present invention described above, since a mold is not required for sealing, a release agent for releasing the resin from the mold is not required. Therefore, an electronic component having good adhesion between the resin and the lead frame and having excellent moisture resistance can be manufactured. In addition, since a mold is not used, a process such as deburring is not required, and the process can be simplified.

【0030】以上本発明の一実施形態による電子部品の
製造方法について説明したが、前述した粘着テープ26
は、溶液、溶剤等により脱離するフィルムや感光性のフ
ィルム、例えば現像型のフォトレジスト、ドライフィル
ム等を用いても良い。また、リードフレーム10の底面
に貼付する粘着テープ26の耐熱性が低い場合、乾燥炉
の設定温度を100℃程度に設定して液状封止樹脂をゲ
ル化させた後に粘着テープ26を剥離し、その後さら
に、高温で硬化させるようにしてもよい。尚、添付した
図面中の印刷孔版32には孔34が1つのみ設けられて
いるが、多数の孔を設け、一度に多数の半導体チップを
封止するようにしてもよいことはいうまでもない。
The method for manufacturing an electronic component according to one embodiment of the present invention has been described above.
May be used, a film which is released by a solution, a solvent, or the like, or a photosensitive film, for example, a development type photoresist, a dry film, or the like. When the heat resistance of the adhesive tape 26 to be attached to the bottom surface of the lead frame 10 is low, the set temperature of the drying oven is set to about 100 ° C. to gel the liquid sealing resin, and then the adhesive tape 26 is peeled off. Thereafter, the composition may be further cured at a high temperature. Although only one hole 34 is provided in the printing stencil 32 in the attached drawings, it goes without saying that many holes may be provided to seal many semiconductor chips at once. Absent.

【0031】[0031]

【発明の効果】以上説明したように、本発明による電子
部品の製造方法においては、安価なリードフレームを用
いて電子部品を製造しているので、コストを低減するこ
とができる。また、液状封止樹脂を封止する際には、液
状封止樹脂の印刷を行っているので、効率良く、しかも
経済的に電子部品を製造することができるという効果が
ある。さらに、本発明では、リードフレームと半導体チ
ップとは同一の樹脂によって周囲が封止されており、吸
湿性を有する部材を用いていないので、耐湿性に優れる
とともに、リードフレームと樹脂との密着性が優れるた
めにハンダリフロー性にも優れるという効果がある。
As described above, in the method for manufacturing an electronic component according to the present invention, since the electronic component is manufactured using an inexpensive lead frame, the cost can be reduced. In addition, since the liquid sealing resin is printed when the liquid sealing resin is sealed, there is an effect that the electronic component can be manufactured efficiently and economically. Further, in the present invention, the periphery of the lead frame and the semiconductor chip are sealed with the same resin, and a member having a hygroscopic property is not used. Has an effect of being excellent in solder reflow properties.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 半導体チップを封止する工程を説明するため
の断面図である。
FIG. 1 is a cross-sectional view for explaining a step of sealing a semiconductor chip.

【図2】 リードフレームを示す図であって、(a)は
上面図であり、(b)は(a)中A−A線の断面図であ
る。
FIGS. 2A and 2B are views showing a lead frame, wherein FIG. 2A is a top view and FIG. 2B is a cross-sectional view taken along line AA in FIG.

【図3】 半導体チップ封止前の封止部材を示す断面図
である。
FIG. 3 is a sectional view showing a sealing member before semiconductor chip sealing.

【図4】 減圧脱泡工程を示す説明図である。FIG. 4 is an explanatory view showing a vacuum degassing step.

【図5】 粘着テープ26を剥離する工程を示す説明図
である。
FIG. 5 is an explanatory view showing a step of peeling the adhesive tape 26.

【図6】 フレーム14を切断する工程を示す説明図で
ある。
FIG. 6 is an explanatory view showing a step of cutting the frame 14;

【図7】 製造された電子部品の底面を示す図である。FIG. 7 is a diagram illustrating a bottom surface of the manufactured electronic component.

【図8】 ハンダボールを溶着して製造された電子部品
を示す断面図である。
FIG. 8 is a cross-sectional view showing an electronic component manufactured by welding solder balls.

【符号の説明】[Explanation of symbols]

10 リードフレーム 12 パッド部(突起) 20 半導体チップ 26 粘着テープ 32 印刷孔版 34 孔 36 液状封止樹脂 45 ハンダボール DESCRIPTION OF SYMBOLS 10 Lead frame 12 Pad part (projection) 20 Semiconductor chip 26 Adhesive tape 32 Printing stencil 34 Hole 36 Liquid sealing resin 45 Solder ball

───────────────────────────────────────────────────── フロントページの続き (72)発明者 永井 孝一良 大阪府茨木市小柳町12番16号 プレシャス マンション302号 (72)発明者 大山 紀隆 大阪府高槻市大畑町21番1号 シャルマン コーポ 摂津富田301号 (72)発明者 橋本 常一 滋賀県野洲郡野洲町大字小篠原2339番7号 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Koichi Nagai 12-16 Koyanagicho, Ibaraki-shi, Osaka Precious Mansion 302 (72) Inventor Noritaka Oyama 21-1 Ohatacho, Takatsuki-shi, Osaka Charman Corp. Settsu Tomita No. 301 (72) Inventor Tsuneichi Hashimoto No. 2339-7 Koshinohara, Yasu-cho, Yasu-gun, Shiga Prefecture

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 リードフレーム上に搭載された半導体チ
ップを液状封止樹脂を用いて封止する工程と、 前記液状封止樹脂を硬化する工程と、 前記半導体チップの電極として用いられるハンダボール
を前記リードフレームに溶着する工程とを有することを
特徴とする電子部品の製造方法。
A step of sealing a semiconductor chip mounted on a lead frame with a liquid sealing resin, a step of curing the liquid sealing resin, and a step of forming a solder ball used as an electrode of the semiconductor chip. Welding the electronic component to the lead frame.
【請求項2】 前記封止する工程は、孔が設けられた印
刷孔版を用いて前記液状封止樹脂を前記リードフレーム
に印刷して封止することを特徴とする請求項1記載の電
子部品の製造方法。
2. The electronic component according to claim 1, wherein, in the step of sealing, the liquid sealing resin is printed on the lead frame using a printing stencil provided with a hole and sealed. Manufacturing method.
【請求項3】 底面には前記ハンダボールを溶着するた
めの突起が設けられているとともに、該突起には該底面
全体を覆うように粘着テープが貼付された前記リードフ
レームを用いて前記封止が行われることを特徴とする請
求項1記載の電子部品の製造方法。
3. A projection for welding the solder ball is provided on a bottom surface, and the sealing is performed by using the lead frame to which an adhesive tape is attached so as to cover the entire bottom surface. 2. The method for manufacturing an electronic component according to claim 1, wherein:
【請求項4】 前記液状封止樹脂を封止した後に、減圧
して脱泡する工程を有することを特徴とする請求項1記
載の電子部品の製造方法。
4. The method for manufacturing an electronic component according to claim 1, further comprising a step of depressurizing and defoaming after sealing the liquid sealing resin.
【請求項5】 前記粘着テープは、剥離自在であり、前
記液状封止樹脂を硬化した後、剥離されることを特徴と
する請求項3記載の電子部品の製造方法。
5. The method for manufacturing an electronic component according to claim 3, wherein the adhesive tape is peelable, and is peeled after curing the liquid sealing resin.
【請求項6】 前記ハンダボールは、前記粘着テープを
剥離したときに現れる前記突起に溶着されることを特徴
とする請求項5記載の電子部品の製造方法。
6. The method according to claim 5, wherein the solder balls are welded to the protrusions that appear when the adhesive tape is peeled off.
JP8344254A 1996-12-24 1996-12-24 Manufacturing method of electronic component Pending JPH10189626A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8344254A JPH10189626A (en) 1996-12-24 1996-12-24 Manufacturing method of electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8344254A JPH10189626A (en) 1996-12-24 1996-12-24 Manufacturing method of electronic component

Publications (1)

Publication Number Publication Date
JPH10189626A true JPH10189626A (en) 1998-07-21

Family

ID=18367829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8344254A Pending JPH10189626A (en) 1996-12-24 1996-12-24 Manufacturing method of electronic component

Country Status (1)

Country Link
JP (1) JPH10189626A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000062338A1 (en) * 1999-04-12 2000-10-19 Nitto Denko Corporation Semiconductor chip resin-sealing method and adhesive tape for pasting lead frames or the like
WO2006114825A1 (en) * 2005-04-06 2006-11-02 Renesas Technology Corp. Semiconductor device manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000062338A1 (en) * 1999-04-12 2000-10-19 Nitto Denko Corporation Semiconductor chip resin-sealing method and adhesive tape for pasting lead frames or the like
WO2006114825A1 (en) * 2005-04-06 2006-11-02 Renesas Technology Corp. Semiconductor device manufacturing method

Similar Documents

Publication Publication Date Title
JP5135835B2 (en) Semiconductor device and manufacturing method thereof
JP4176961B2 (en) Semiconductor device
US20130316501A1 (en) Ultra-thin near-hermetic package based on rainier
JP2002353361A (en) Semiconductor device and manufacturing method thereof
KR100608610B1 (en) PCB, manufacturing method thereof and semiconductor package using the same
US6320250B1 (en) Semiconductor package and process for manufacturing the same
JP2002198458A (en) Semiconductor device and its manufacturing method
JPH10189626A (en) Manufacturing method of electronic component
JP2002064162A (en) Semiconductor chip
JP2936540B2 (en) Circuit board, method of manufacturing the same, and method of manufacturing semiconductor package using the same
JP2928755B2 (en) Electronic component manufacturing method
JP3143081B2 (en) Chip support substrate for semiconductor package, semiconductor device, and method of manufacturing semiconductor device
JP4605176B2 (en) Semiconductor mounting substrate, semiconductor package manufacturing method, and semiconductor package
JP3394875B2 (en) Chip support substrate for semiconductor device
JP2002324873A (en) Semiconductor device and its manufacturing method
JP3357301B2 (en) Semiconductor package, manufacturing method thereof, and transport frame
JP4103482B2 (en) Semiconductor mounting substrate, semiconductor package using the same, and manufacturing method thereof
JP4452964B2 (en) Semiconductor mounting substrate manufacturing method and semiconductor package manufacturing method
JP2002100710A (en) Semiconductor device and method for manufacturing the same
JP3258564B2 (en) Semiconductor device and manufacturing method thereof
JPH10154766A (en) Manufacture of semiconductor package and semiconductor package
JPH0823049A (en) Semiconductor package
JP3315057B2 (en) Method for manufacturing semiconductor device
JP3257931B2 (en) Semiconductor package, method of manufacturing the same, and semiconductor device
JP2005223366A (en) Semiconductor apparatus and manufacturing method of the same

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040330