JPH10189590A - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereofInfo
- Publication number
- JPH10189590A JPH10189590A JP34349596A JP34349596A JPH10189590A JP H10189590 A JPH10189590 A JP H10189590A JP 34349596 A JP34349596 A JP 34349596A JP 34349596 A JP34349596 A JP 34349596A JP H10189590 A JPH10189590 A JP H10189590A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- opening
- semiconductor device
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、Cu膜配線を備
えた半導体装置及びその製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a Cu film wiring and a method of manufacturing the same.
【0002】[0002]
【従来の技術】半導体装置の高集積化と高速化が要求さ
れるなか、配線幅及び配線間隔の微細化が進んでいる。
ところで、半導体装置の配線材料としては、従来からA
l(アルミニウム)膜が広く用いられてきた。しかし、
配線の微細化が進むにつれ、Al膜のエレクトロマイグ
レーション耐性、ストレスマイグレーション耐性につい
ての問題や配線抵抗の増大による信号遅延の問題が生じ
るようになった。このような状況下、Al膜に代わり、
エレクトロマイグレーション耐性にすぐれ且つ抵抗の低
いCu(銅)膜が配線材料として用いられるようになっ
てきた。2. Description of the Related Art As high integration and high speed of semiconductor devices are required, wiring widths and wiring intervals are becoming finer.
By the way, as a wiring material of a semiconductor device, A
l (aluminum) films have been widely used. But,
As the miniaturization of wiring progresses, problems with respect to the electromigration resistance and stress migration resistance of the Al film and the problem of signal delay due to an increase in wiring resistance have arisen. Under such circumstances, instead of the Al film,
Cu (copper) films having excellent electromigration resistance and low resistance have been used as wiring materials.
【0003】しかし、Cuはそのハロゲン化物の蒸気圧
が低く、Alのように低温でRIE法によりエッチング
することができない等の理由により、微細加工すること
が困難であるという問題がある。そこで、従来より、C
u膜配線の形成方法として、半導体基板上に開口部を有
する絶縁膜を形成し、その開口部の中にCuを埋め込ん
だ後に化学機械研磨法により表面を平坦化してCu膜配
線を形成するという方法が採られてきた。以下に、この
ようにして形成された従来のCu膜配線及びその形成方
法の詳細について説明する。However, Cu has a problem that it is difficult to perform fine processing because the vapor pressure of its halide is low and it cannot be etched by RIE at a low temperature like Al. Therefore, conventionally, C
As a method of forming a u film wiring, an insulating film having an opening is formed on a semiconductor substrate, Cu is buried in the opening, and then the surface is flattened by a chemical mechanical polishing method to form a Cu film wiring. The method has been taken. Hereinafter, the details of the conventional Cu film wiring formed in this way and the method of forming the same will be described.
【0004】図26〜図32は従来のCu膜配線の形成
方法を工程順に示す半導体装置の断面図である。まず、
図26に示すようにシリコンからなる半導体基板1上に
シリコン酸化膜からなる第1の絶縁膜2をCVD法等に
よって1μm程度の厚さに形成する。次に、図27に示
すように、第1の絶縁膜2上にレジスト膜を形成した
後、写真製版法によりパターニングしてレジストパター
ン3を形成する。次いで図28に示すように、このレジ
ストパターン3をマスクとしてドライエッチングにより
第1の絶縁膜2に開口部4を、例えば幅0.3μm深さ
0.6μm程度に形成する。FIGS. 26 to 32 are sectional views of a semiconductor device showing a conventional method of forming a Cu film wiring in the order of steps. First,
As shown in FIG. 26, a first insulating film 2 made of a silicon oxide film is formed on a semiconductor substrate 1 made of silicon to a thickness of about 1 μm by a CVD method or the like. Next, as shown in FIG. 27, a resist film is formed on the first insulating film 2 and then patterned by photolithography to form a resist pattern 3. Next, as shown in FIG. 28, an opening 4 is formed in the first insulating film 2 to have a width of about 0.3 μm and a depth of about 0.6 μm by dry etching using the resist pattern 3 as a mask.
【0005】その後、レジストパターン3を除去し、図
29に示すように導電性膜5、例えば厚さ0.05μm
程度のTiN膜を第1の絶縁膜2の開口部4を含む表面
上にスパッタ法又はCVD法により形成する。次いで、
図30に示すように、Cu膜6を同様の方法により、第
1の絶縁膜2の開口部4の内部を埋め込むようにして
0.5μm程度の厚さに形成する。なお、このTiN膜
は、一般的にCuとシリコンの相互拡散を防止する等の
目的のために設けるものである。次に、図31に示すよ
うに、化学機械研磨法により、絶縁膜2上の平坦部のT
iN膜5とCu膜6とを除去する。このような工程を経
て、図32に示すような絶縁膜2に設けられた開口部4
の内部に埋め込まれた状態のCu膜配線60を備えた半
導体装置が形成される。Thereafter, the resist pattern 3 is removed, and as shown in FIG. 29, a conductive film 5, for example, having a thickness of 0.05 μm
A TiN film is formed on the surface of the first insulating film 2 including the opening 4 by a sputtering method or a CVD method. Then
As shown in FIG. 30, a Cu film 6 is formed to a thickness of about 0.5 μm by a similar method so as to fill the inside of the opening 4 of the first insulating film 2. The TiN film is generally provided for the purpose of preventing mutual diffusion of Cu and silicon. Next, as shown in FIG. 31, the T of the flat portion on the insulating film 2 is formed by a chemical mechanical polishing method.
The iN film 5 and the Cu film 6 are removed. Through these steps, the opening 4 provided in the insulating film 2 as shown in FIG.
The semiconductor device having the Cu film wiring 60 embedded in the inside of the semiconductor device is formed.
【0006】[0006]
【発明が解決しようとする課題】従来の半導体装置は以
上のようにして形成されるが、図32に示すように、C
u膜配線60の上部が絶縁膜2の表面に対して平坦にな
るような構成としていた。従って、図31に示す化学機
械研磨法によってCu膜6及びTiN膜5の不要部分を
除去する際に、この研磨を第1の絶縁膜2が露出するま
で行う必要があった。このため、TiN膜5が研磨され
た後に第1の絶縁膜2の一部も同時に研磨され、図32
に示すように、第1の絶縁膜2の表面にスクラッチ(引
っ掻き傷)が形成されるという問題があった。このよう
なスクラッチが形成されるとその部分にCuやTiNが
残存し、不必要に配線を短絡し、半導体装置の信頼性に
影響を及ぼすことになる。The conventional semiconductor device is formed as described above. As shown in FIG.
The structure is such that the upper part of the u film wiring 60 is flat with respect to the surface of the insulating film 2. Therefore, when the unnecessary portions of the Cu film 6 and the TiN film 5 are removed by the chemical mechanical polishing method shown in FIG. 31, this polishing must be performed until the first insulating film 2 is exposed. For this reason, after the TiN film 5 is polished, a part of the first insulating film 2 is also polished at the same time.
As shown in FIG. 1, there is a problem that a scratch (scratch) is formed on the surface of the first insulating film 2. When such a scratch is formed, Cu or TiN remains in that portion, unnecessarily shorting the wiring, and affecting the reliability of the semiconductor device.
【0007】また、従来の半導体装置では、化学機械研
磨法によってTiN膜5及びCu膜6の不要部分を除去
する際に、図32に示すように、配線パターンの密集部
分ではその中央部に窪みが形成されやすくなる。このよ
うな窪みが半導体装置に形成されると、その部分のCu
膜配線の高さが相対的に低くなり、結果的にその部分の
配線抵抗が増加するという問題が発生する。さらに、従
来の半導体装置ではCu膜配線が酸化しやすいという問
題があった。In the conventional semiconductor device, when unnecessary portions of the TiN film 5 and the Cu film 6 are removed by a chemical mechanical polishing method, as shown in FIG. Are easily formed. When such a depression is formed in the semiconductor device, Cu
There is a problem that the height of the film wiring becomes relatively low, and as a result, the wiring resistance of that portion increases. Furthermore, the conventional semiconductor device has a problem that the Cu film wiring is easily oxidized.
【0008】この発明は上記のような課題を解決するた
めになされたものであり、半導体基板上の絶縁膜にクラ
ックや窪みが生じることを防止し、信頼性の高い半導体
装置及びその製造方法を提供することを目的とするもの
である。SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and has been made to prevent a crack or a dent from occurring in an insulating film on a semiconductor substrate, and to provide a highly reliable semiconductor device and a method of manufacturing the same. It is intended to provide.
【0009】また、この発明は耐酸化性に優れたCu膜
配線を備えた半導体装置を提供することを目的とするも
のである。Another object of the present invention is to provide a semiconductor device provided with a Cu film wiring having excellent oxidation resistance.
【0010】[0010]
【課題を解決するための手段】この発明に係る半導体装
置は、半導体基板と、この半導体基板上に形成され、開
口部を有する絶縁膜と、この絶縁膜の開口部内部に埋め
込こんで形成したCu膜配線を備えた半導体装置におい
て、このCu膜配線の上端部が上記絶縁膜の表面から突
出するようにしたものである。A semiconductor device according to the present invention is formed by embedding a semiconductor substrate, an insulating film formed on the semiconductor substrate and having an opening, and embedding the inside of the opening of the insulating film. In the semiconductor device provided with the Cu film wiring, the upper end of the Cu film wiring protrudes from the surface of the insulating film.
【0011】また、この発明に係る半導体装置は、半導
体基板と、この半導体基板上に形成され、開口部を有す
る絶縁膜と、この絶縁膜の開口部の内壁部を覆う導電性
膜と、この開口部内部に埋め込こんで形成したCu膜配
線を備えた半導体装置において、このCu膜配線の上端
部が上記絶縁膜の表面から突出するようにしたものであ
る。Further, a semiconductor device according to the present invention includes a semiconductor substrate, an insulating film formed on the semiconductor substrate and having an opening, a conductive film covering an inner wall of the opening of the insulating film, In a semiconductor device having a Cu film wiring formed by being embedded in an opening, an upper end portion of the Cu film wiring projects from the surface of the insulating film.
【0012】さらに、この発明に係る半導体装置は、上
記絶縁膜の開口部の内壁部を覆う導電性膜のうち、開口
部の側壁部に形成される導電性膜の膜厚が開口部の底面
部に形成される導電性膜の膜厚より薄くなるようにした
ものである。Further, in the semiconductor device according to the present invention, of the conductive film covering the inner wall of the opening of the insulating film, the thickness of the conductive film formed on the side wall of the opening is smaller than the bottom of the opening. The thickness is smaller than the thickness of the conductive film formed in the portion.
【0013】また、この発明に係る半導体装置は、上記
の半導体基板上に形成した絶縁膜の表面から突出してい
るCu膜配線の上端部をシリコン酸化膜で覆うようにし
たものである。Further, in the semiconductor device according to the present invention, the upper end portion of the Cu film wiring projecting from the surface of the insulating film formed on the semiconductor substrate is covered with a silicon oxide film.
【0014】また、この発明に係る半導体装置は、上記
の絶縁膜の表面から突出しているCu膜配線の上端部を
シリコン窒化膜で覆うようにしたものである。Further, in the semiconductor device according to the present invention, the upper end of the Cu film wiring projecting from the surface of the insulating film is covered with a silicon nitride film.
【0015】また、この発明に係る半導体装置は、半導
体基板と、この半導体基板上に形成され、開口部を有す
る絶縁膜と、この開口部の底面部を覆う導電性膜と、こ
の開口部内部に埋め込こんで形成したCu膜配線を備え
た半導体装置において、このCu膜配線の上端部が上記
絶縁膜の表面から突出するように形成し、さらに、上記
Cu膜配線の側面部及び上面部をシリコン窒化膜で覆う
ようにしたものである。According to another aspect of the present invention, there is provided a semiconductor device comprising: a semiconductor substrate; an insulating film formed on the semiconductor substrate and having an opening; a conductive film covering a bottom surface of the opening; In a semiconductor device provided with a Cu film wiring formed by being embedded in a semiconductor device, an upper end portion of the Cu film wiring is formed so as to protrude from a surface of the insulating film. Is covered with a silicon nitride film.
【0016】また、この発明に係る半導体装置は、半導
体基板と、この半導体基板上に形成され、開口部を有す
る絶縁膜と、この開口部の底面部を覆う導電性膜と、こ
の開口部内部に埋め込こんで形成したCu膜配線を備え
た半導体装置において、このCu膜配線の上端部が上記
絶縁膜の表面から突出するように形成し、さらに、上記
Cu膜配線の側面部及び上面部をAl膜で覆うようにし
たものである。According to another aspect of the present invention, there is provided a semiconductor device, a semiconductor substrate, an insulating film formed on the semiconductor substrate and having an opening, a conductive film covering a bottom surface of the opening, and an inner portion of the opening. In a semiconductor device provided with a Cu film wiring formed by being embedded in a semiconductor device, an upper end portion of the Cu film wiring is formed so as to protrude from a surface of the insulating film. Is covered with an Al film.
【0017】さらに、この発明に係る半導体装置は、上
記絶縁膜の開口部を覆う導電性膜をチタン窒化膜、チタ
ンシリコン窒化膜又はアルミニウム合金膜のいずれかで
構成するようにしたものである。Further, in the semiconductor device according to the present invention, the conductive film covering the opening of the insulating film is made of any one of a titanium nitride film, a titanium silicon nitride film and an aluminum alloy film.
【0018】また、この発明に係る半導体装置の製造方
法は、半導体基板上に絶縁膜を形成する工程と、この絶
縁膜に開口部を形成する工程と、この開口部の内壁部を
含む絶縁膜上に導電性膜を形成する工程と、この導電性
膜上にCu膜を形成する工程と、上記絶縁膜の平坦部の
上の導電性膜が残存するように上記Cu膜を研磨する工
程と、上記絶縁膜の平坦部の上に残存する導電性膜を除
去する工程とを含むようにしたものである。Further, according to a method of manufacturing a semiconductor device according to the present invention, a step of forming an insulating film on a semiconductor substrate, a step of forming an opening in the insulating film, and an insulating film including an inner wall portion of the opening Forming a conductive film on the conductive film, forming a Cu film on the conductive film, and polishing the Cu film so that the conductive film on the flat portion of the insulating film remains. Removing the conductive film remaining on the flat portion of the insulating film.
【0019】また、この発明に係る半導体装置の製造方
法は、半導体基板上に絶縁膜を形成する工程と、この絶
縁膜に開口部を形成する工程と、この開口部の内壁部を
含む絶縁膜上に導電性膜を、上記絶縁膜の開口部の側壁
部に形成される導電性膜の膜厚が前記絶縁膜の平坦部の
上に形成される導電性膜の膜厚よりも薄くなるように形
成する工程と、上記導電性膜上にCu膜を形成する工程
と、上記絶縁膜の平坦部の上の導電性膜が残存するよう
にこのCu膜を研磨する工程と、上記絶縁膜の平坦部の
上に残存する導電性膜を除去する工程とを含むようにし
たものである。Further, according to a method of manufacturing a semiconductor device of the present invention, a step of forming an insulating film on a semiconductor substrate, a step of forming an opening in the insulating film, and an insulating film including an inner wall of the opening A conductive film is formed on the insulating film so that the thickness of the conductive film formed on the side wall of the opening of the insulating film is smaller than the thickness of the conductive film formed on the flat portion of the insulating film. Forming a Cu film on the conductive film; polishing the Cu film so that the conductive film remains on a flat portion of the insulating film; Removing the conductive film remaining on the flat portion.
【0020】また、この発明に係る半導体装置の製造方
法は、半導体基板上に絶縁膜を形成する工程と、この絶
縁膜上に第1の導電性膜を形成する工程と、この第1の
導電性膜を貫通して上記絶縁膜に開口部を形成する工程
と、第2の導電性膜を上記開口部の内壁部及び上記第1
の導電性膜の表面に形成する工程と、上記第2の導電性
膜上にCu膜を形成する工程と、少なくとも上記絶縁膜
の平坦部の上の上記第1の導電性膜が残存するように上
記Cu膜を研磨する工程と、上記絶縁膜の平坦部の上に
残存する第1の導電性膜及びこの第1の導電性膜の表面
の第2の導電性膜を除去する工程とを含むようにしたも
のである。Further, in the method of manufacturing a semiconductor device according to the present invention, a step of forming an insulating film on a semiconductor substrate, a step of forming a first conductive film on the insulating film, and a step of forming the first conductive film Forming an opening in the insulating film through the conductive film; and forming a second conductive film on the inner wall of the opening and the first conductive film.
Forming a Cu film on the second conductive film, forming a Cu film on the second conductive film, and forming the first conductive film on at least a flat portion of the insulating film. Polishing the Cu film, and removing the first conductive film remaining on the flat portion of the insulating film and the second conductive film on the surface of the first conductive film. It is meant to be included.
【0021】[0021]
実施の形態1.以下、この発明の実施の形態1につい
て、図1〜図9に基づいて説明する。図1はこの発明の
実施の形態1を示す半導体装置の断面図である。図1に
おいて、1はシリコン基板からなる半導体基板、2は半
導体基板1上に形成されたシリコン酸化膜からなる第1
の絶縁膜、4は第1の絶縁膜に形成した開口部、5は開
口部4の内壁を覆うように形成されたTiN(窒化チタ
ン)からなる導電性膜、61は導電性膜5で覆われた絶
縁膜2の開口部4の内部に埋め込まれ、上端部が第1の
絶縁膜2の表面から突出するように形成されたCu
(銅)膜配線、7は第1の絶縁膜2の表面及びこの第1
の絶縁膜2の表面から突出しているCu膜配線61の上
端部を覆うようにして形成されたシリコン酸化膜からな
る第2の絶縁膜である。Embodiment 1 FIG. Hereinafter, a first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a sectional view of a semiconductor device according to a first embodiment of the present invention. In FIG. 1, reference numeral 1 denotes a semiconductor substrate made of a silicon substrate, and 2 denotes a first substrate made of a silicon oxide film formed on the semiconductor substrate 1.
4, an opening formed in the first insulating film, 5 a conductive film made of TiN (titanium nitride) formed so as to cover the inner wall of the opening 4, and 61 a conductive film 5 Cu embedded in the opening 4 of the exposed insulating film 2 and formed so that the upper end protrudes from the surface of the first insulating film 2
The (copper) film wiring 7 is provided on the surface of the first insulating film 2 and on the first
Is a second insulating film made of a silicon oxide film formed so as to cover the upper end of the Cu film wiring 61 projecting from the surface of the insulating film 2.
【0022】次に、このように構成された半導体装置の
製造方法について、図2〜図9に基づいて説明する。ま
ず、図2に示すように、シリコン基板からなる半導体基
板1の表面に熱CVD法やプラズマCVD法等により、
シリコン酸化膜を厚さ1μm程度堆積することにより第
1の絶縁膜2を形成する。次いで、図3に示すように、
この第1の絶縁膜2の表面上にレジスト膜を形成し、写
真製版法によりパターニングしてレジストパターン3を
形成する。次いで、図4に示すように、このレジストパ
ターン3をマスクとして異方性のドライエッチングを行
い、幅0.3μm深さ0.5μm程度の溝形状の開口部
4を第1の絶縁膜2に形成する。Next, a method of manufacturing the semiconductor device thus configured will be described with reference to FIGS. First, as shown in FIG. 2, the surface of a semiconductor substrate 1 made of a silicon substrate is formed by thermal CVD, plasma CVD, or the like.
The first insulating film 2 is formed by depositing a silicon oxide film with a thickness of about 1 μm. Then, as shown in FIG.
A resist film is formed on the surface of the first insulating film 2 and patterned by photolithography to form a resist pattern 3. Next, as shown in FIG. 4, anisotropic dry etching is performed using the resist pattern 3 as a mask to form a groove-shaped opening 4 having a width of about 0.3 μm and a depth of about 0.5 μm in the first insulating film 2. Form.
【0023】次に、レジストパターン3を除去した後、
図5に示すように、開口部4の内壁部を含む第1の絶縁
膜2の表面に導電性膜5、例えばTiN膜を形成する。
ここで、この導電性膜5のうち、開口部4の側壁部に形
成される部分の導電性膜5bの厚さが第1の絶縁膜2の
平坦部、すなわち絶縁膜2の開口部4が形成されていな
い部分の表面に形成される導電性膜5aの厚さよりも薄
くなるように形成する。例えば、絶縁膜2の平坦部に形
成される導電性膜5aの膜厚を0.2μmとすると、開
口部4の側壁部に形成される導電性膜5bの厚さはその
5%〜10%、すなわち0.01μm〜0.02μmに
なるように形成する。Next, after removing the resist pattern 3,
As shown in FIG. 5, a conductive film 5, for example, a TiN film is formed on the surface of the first insulating film 2 including the inner wall of the opening 4.
Here, of the conductive film 5, the portion of the conductive film 5 b formed on the side wall of the opening 4 has a flat portion of the first insulating film 2, that is, the opening 4 of the insulating film 2 is formed. The conductive film 5a is formed so as to be thinner than the thickness of the conductive film 5a formed on the surface of the non-formed portion. For example, assuming that the thickness of the conductive film 5a formed on the flat portion of the insulating film 2 is 0.2 μm, the thickness of the conductive film 5b formed on the side wall of the opening 4 is 5% to 10% thereof. That is, it is formed so as to be 0.01 μm to 0.02 μm.
【0024】このような導電性膜5は、コリメーション
スパッタ法や遠距離スパッタ法、イオン化スパッタ法な
どの指向性のあるスパッタ法、またはプラズマCVD法
などにより形成できる。なお、一般に、このような指向
性のあるスパッタ法により導電性膜を形成すると、開口
部4の側壁部に形成される導電性膜の厚さは開口部4の
底面部に形成される導電性膜よりも薄くなる。また、こ
の導電性膜5の材料は後に形成されるCu膜6とエッチ
ング特性の異なる材料、すなわちCuとの選択エッチン
グが可能な材料であることが必要であり、例えばTiN
膜の他、Tiとシリコンと窒素の化合物からなる膜など
が用いられる。また、塩素によって容易にエッチングで
きるようなアルミニウム合金膜であってもよい。Such a conductive film 5 can be formed by a directional sputtering method such as a collimation sputtering method, a long distance sputtering method, an ionization sputtering method, or a plasma CVD method. In general, when a conductive film is formed by such a directional sputtering method, the thickness of the conductive film formed on the side wall of the opening 4 is smaller than that of the conductive film formed on the bottom of the opening 4. It becomes thinner than the film. Further, the material of the conductive film 5 needs to be a material having an etching characteristic different from that of the Cu film 6 to be formed later, that is, a material that can be selectively etched with Cu.
In addition to the film, a film made of a compound of Ti, silicon, and nitrogen is used. Further, an aluminum alloy film which can be easily etched by chlorine may be used.
【0025】次いで、図6に示すように、Cu膜6をス
パッタ法またはCVD法により、その内壁部が導電性膜
5で覆われた開口部4の内部を埋め込むように、かつそ
の厚さが第1の導電性膜5の表面上0.4μm程度にな
るように形成する。なお、ここで形成するCu膜6は純
粋なCuに限られず、Cuを主成分とし第1の導電性膜
5と選択エッチングが可能な他の膜でもよい。例えば、
1%程度の微量なAl(アルミニウム)やTi(チタ
ン)等の他の金属を含んだCuであっても同様に適用で
きる。Next, as shown in FIG. 6, the Cu film 6 is formed by sputtering or CVD so as to fill the inside of the opening 4 whose inner wall is covered with the conductive film 5 and to have a thickness. The first conductive film 5 is formed to have a thickness of about 0.4 μm on the surface. The Cu film 6 formed here is not limited to pure Cu, but may be another film containing Cu as a main component and capable of being selectively etched with the first conductive film 5. For example,
The same applies to Cu containing other metals such as Al (aluminum) and Ti (titanium) in a trace amount of about 1%.
【0026】次に、図7に示すように、化学機械研磨法
によりCu膜6の表面を研磨し、Cu膜配線61を形成
する。ここで、このCu膜6の研磨は、第1の絶縁膜2
の平坦部に形成された導電性膜5aの上のCu膜が完全
に除去され、かつその下地の導電性膜5aが残存するよ
うに行う。すなわち、この研磨によって、絶縁膜2の平
坦部の導電性膜5aは露出し、幾分、例えば0.05μ
m程度除去されるが、完全には除去されず第1の絶縁膜
2上に残存するように行うのである。従って、この工程
によって形成されるCu膜配線61は、図8に示すよう
に第1の絶縁膜2の平坦部の表面に対してではなく、残
存した導電性膜5aの表面に対して平坦になるように形
成される。Next, as shown in FIG. 7, the surface of the Cu film 6 is polished by a chemical mechanical polishing method to form a Cu film wiring 61. Here, the polishing of the Cu film 6 is performed by the first insulating film 2.
The operation is performed so that the Cu film on the conductive film 5a formed on the flat portion is completely removed and the underlying conductive film 5a remains. That is, by this polishing, the conductive film 5a on the flat portion of the insulating film 2 is exposed, and is slightly, for example, 0.05 μm.
m is removed, but is not completely removed and remains on the first insulating film 2. Therefore, the Cu film wiring 61 formed in this step is flat not on the surface of the flat portion of the first insulating film 2 but on the surface of the remaining conductive film 5a as shown in FIG. It is formed so that it becomes.
【0027】次に、図9に示すようにドライエッチング
により、第1の絶縁膜2の平坦部の上に残存している第
1の導電性膜5aを選択的に除去する。ただし、このエ
ッチングは、導電性膜5のうち、絶縁膜2の開口部4の
内壁部を覆う部分については残存するように行う。この
ようなエッチングの条件としては、例えば、導電性膜5
の材料がTiNである場合は、エッチングガスとして塩
素を含むガスを用いて、数℃〜数10℃の比較的低温で
エッチングを行う。このエッチング工程により、図9に
示すように、Cu膜61はその上端部が、残存した導電
性膜5aの厚さの分だけ絶縁膜2の表面から突出した状
態で形成される。なお、このエッチング工程により、開
口部4の側壁部の導電性膜5bは第1の絶縁膜2の平坦
部と同一の高さか又はオーバーエッチングによりやや低
くなる。Next, as shown in FIG. 9, the first conductive film 5a remaining on the flat portion of the first insulating film 2 is selectively removed by dry etching. However, this etching is performed so that a portion of the conductive film 5 that covers the inner wall of the opening 4 of the insulating film 2 remains. Such etching conditions include, for example, the conductive film 5
When the material is TiN, etching is performed at a relatively low temperature of several degrees C. to several tens degrees C. using a gas containing chlorine as an etching gas. By this etching step, as shown in FIG. 9, the Cu film 61 is formed with its upper end protruding from the surface of the insulating film 2 by the thickness of the remaining conductive film 5a. In this etching step, the conductive film 5b on the side wall of the opening 4 has the same height as the flat portion of the first insulating film 2 or is slightly lowered by over-etching.
【0028】次に、熱CVD法又はプラズマCVD法な
どにより、第2の絶縁膜7、例えば厚さ0.8μmのシ
リコン酸化膜を第1の絶縁膜2及びCu膜配線61の上
端部を覆うように形成する。このような工程により、図
1に示したような構成の半導体装置が得られる。Next, a second insulating film 7, for example, a silicon oxide film having a thickness of 0.8 μm, covers the first insulating film 2 and the upper end of the Cu film wiring 61 by a thermal CVD method or a plasma CVD method. It is formed as follows. Through these steps, a semiconductor device having a configuration as shown in FIG. 1 is obtained.
【0029】以上のようにして形成した半導体装置は、
Cu膜配線61を研磨により形成する工程において、そ
の研磨をCu膜6が第1の絶縁膜2の表面に対して平坦
になるまで研磨を行わず、絶縁膜2の表面に対して突出
した状態で研磨を終了している。従って、絶縁膜2が露
出するまで研磨は行なわれず、この絶縁膜2の表面が直
接研磨されることはない。その結果、その表面にスクラ
ッチや窪みが形成されることもなくなる。The semiconductor device formed as described above
In the step of forming the Cu film wiring 61 by polishing, the polishing is not performed until the Cu film 6 becomes flat with respect to the surface of the first insulating film 2, and the Cu film 6 is projected on the surface of the insulating film 2. Polishing has been completed. Therefore, polishing is not performed until the insulating film 2 is exposed, and the surface of the insulating film 2 is not directly polished. As a result, no scratch or depression is formed on the surface.
【0030】言い換えると、絶縁膜2の平坦部の上に残
存した導電性膜5aが、研磨工程において、常に絶縁膜
2の保護膜として作用しているのである。その結果、絶
縁膜2上のスクラッチに残存したCuやTiNにより配
線が短絡されたり、Cu膜配線の抵抗が増加するという
従来あった問題が回避されることになる。In other words, the conductive film 5a remaining on the flat portion of the insulating film 2 always acts as a protective film for the insulating film 2 in the polishing process. As a result, the conventional problems that the wiring is short-circuited by Cu or TiN remaining in the scratch on the insulating film 2 and the resistance of the Cu film wiring increases are avoided.
【0031】ところで、上記の半導体装置では、導電性
膜5を形成する際に、絶縁膜2の平坦部に形成した導電
性膜5aの膜厚に対して開口部4の側壁部に形成した導
電性膜5bの膜厚が薄くなるようにしているが、側壁部
の導電性膜5bの厚さと平坦部の導電性膜5aの厚さを
同一とした場合であっても、上記のような効果を発揮し
うる。しかし、絶縁膜2の開口部4の内部に形成される
Cu膜配線61の幅は開口部4の側壁部に形成される第
1の導電性膜5bの厚さの分だけ減少する。一方、導電
性膜5aを研磨工程における絶縁膜2の保護膜として機
能させるためには、この導電性膜5aをある程度の厚さ
に形成しておく必要がある。従って、導電性膜5aを厚
く形成する場合に、開口部4の側壁部に形成される導電
性膜5bを導電性膜5aと同様の厚さに形成したので
は、Cu膜配線61の幅の減少が大きくなり、配線抵抗
の増加を招くことになる。In the above semiconductor device, when the conductive film 5 is formed, the thickness of the conductive film 5a formed on the flat portion of the insulating film 2 is larger than the thickness of the conductive film 5a formed on the side wall of the opening 4. Although the thickness of the conductive film 5b is set to be small, the above-described effect can be obtained even when the thickness of the conductive film 5b in the side wall portion is the same as the thickness of the conductive film 5a in the flat portion. Can be demonstrated. However, the width of the Cu film wiring 61 formed inside the opening 4 of the insulating film 2 is reduced by the thickness of the first conductive film 5b formed on the side wall of the opening 4. On the other hand, in order for the conductive film 5a to function as a protective film for the insulating film 2 in the polishing step, it is necessary to form the conductive film 5a to a certain thickness. Therefore, when the conductive film 5a is formed thick, if the conductive film 5b formed on the side wall of the opening 4 is formed to have the same thickness as the conductive film 5a, the width of the Cu film wiring 61 is reduced. The decrease is large, and the wiring resistance is increased.
【0032】そこで、上記に示した半導体装置では、絶
縁膜2の平坦部に形成した導電性膜5aの膜厚に対して
開口部4の側壁部に形成した導電性膜5bの膜厚が薄く
なるように形成している。すなわち、絶縁膜2の平坦部
に形成した導電性膜5aの膜厚を0.2μmとした場合
に、開口部4の側壁部に形成した導電性膜5bの膜厚が
0.01μm〜0.02μmとなるように、指向性のあ
るスパッタ法などを用いて形成している。従って、この
ような半導体装置では、上記の絶縁膜2の表面にスクラ
ッチや窪みが形成されることを防止できるばかりでな
く、煩雑な製造工程を経ることなく、開口部4の側壁部
に形成された導電性膜5bの影響により、Cu膜配線6
1の幅が不必要に減少することを抑制できる。Therefore, in the semiconductor device described above, the thickness of the conductive film 5b formed on the side wall of the opening 4 is smaller than the thickness of the conductive film 5a formed on the flat portion of the insulating film 2. It is formed so that it becomes. That is, when the thickness of the conductive film 5a formed on the flat portion of the insulating film 2 is 0.2 μm, the thickness of the conductive film 5b formed on the side wall of the opening 4 is 0.01 μm to 0.2 μm. It is formed using a directional sputtering method or the like to have a thickness of 02 μm. Therefore, in such a semiconductor device, scratches and depressions can be prevented from being formed on the surface of the insulating film 2, and the semiconductor device can be formed on the side wall of the opening 4 without performing a complicated manufacturing process. Due to the influence of the conductive film 5b, the Cu film wiring 6
Unnecessarily decreasing the width of 1 can be suppressed.
【0033】なお、上記の半導体装置では、開口部4の
側壁部の導電性膜5bの厚さが平坦部の導電性膜5aの
膜厚の5%〜10%となるようにしたが、これ以外の比
率としても上記の半導体装置が製造可能なことはいうま
でもない。また、上記の半導体装置では、配線が1層の
場合について説明したが、2層以上の多層配線構造の半
導体装置についてもこの発明を適用することが可能であ
る。さらに、第1の絶縁膜及び第2の絶縁膜の材料とし
てシリコン酸化膜を用いたが、研磨によりスクラッチが
形成され易いポリイミド膜や有機SOGのような有機材
料であってもよく、この場合本発明は特に効果的であ
る。また、第1の絶縁膜及び第2の絶縁膜の材料は異な
るものであってもよい。さらに、第2の絶縁膜を設けな
い構造としてもよい。In the above-described semiconductor device, the thickness of the conductive film 5b on the side wall of the opening 4 is 5% to 10% of the thickness of the conductive film 5a on the flat portion. It goes without saying that the semiconductor device described above can be manufactured even if the ratio is other than the above. In the above-described semiconductor device, the case where the wiring has one layer has been described. However, the present invention can be applied to a semiconductor device having a multilayer wiring structure of two or more layers. Furthermore, although a silicon oxide film is used as a material of the first insulating film and the second insulating film, an organic material such as a polyimide film or an organic SOG, on which a scratch is easily formed by polishing, may be used. The invention is particularly effective. Further, the materials of the first insulating film and the second insulating film may be different. Further, a structure without the second insulating film may be employed.
【0034】実施の形態2.上記の実施の形態1に示す
半導体装置では、図1に示すように、第1の絶縁膜2及
びCu膜配線61をシリコン酸化膜からなる第2の絶縁
膜7で覆うような構成とした。しかし、図10に示すよ
うに、Cu膜配線61の突出している上端部をシリコン
窒化膜からなる第3の絶縁膜8で覆い、さらにシリコン
酸化膜からなる第2の絶縁膜7でその上を覆うような構
造としてもよい。Embodiment 2 In the semiconductor device according to the first embodiment, as shown in FIG. 1, the first insulating film 2 and the Cu film wiring 61 are configured to be covered with the second insulating film 7 made of a silicon oxide film. However, as shown in FIG. 10, the protruding upper end of the Cu film wiring 61 is covered with a third insulating film 8 made of a silicon nitride film, and a second insulating film 7 made of a silicon oxide film is further formed thereon. It is good also as a structure which covers.
【0035】このような構成の半導体装置は、実施の形
態1において図9で示したドライエッチングにより第1
の絶縁膜2上の第1の導電性膜5aを選択的に除去する
工程の終了後に、熱CVDやプラズマCVD法によりシ
リコン窒化膜を0.05μm程度形成してCu膜配線6
1の上端部を含む領域を覆い、次いで、同様の方法によ
り第2の絶縁膜7である厚さ0.8μmのシリコン酸化
膜を第3の絶縁膜8の上に形成することによって得られ
る。The semiconductor device having such a structure is formed by the first etching by the dry etching shown in FIG.
After the step of selectively removing the first conductive film 5 a on the insulating film 2 is completed, a silicon nitride film is formed to a thickness of about 0.05 μm by thermal CVD or plasma CVD to form a Cu film wiring 6.
The second insulating film 7 is obtained by covering the region including the upper end portion of the first insulating film 1 and then forming a 0.8 μm thick silicon oxide film as the second insulating film 7 on the third insulating film 8.
【0036】Cu膜は、一般的に酸化され易いという性
質を有する。従って、Cu膜配線が直接酸化膜等と接す
ると、その表面が酸化するという問題が発生する。しか
し、この実施の形態2で示した半導体装置では、Cu膜
配線61の上端部がシリコン窒化膜からなる第3の絶縁
膜8で覆われており、Cu膜配線が直接酸化膜等に接す
ることはないので、耐酸化性に優れるCu膜配線が形成
できるという特徴がある。なお、上記実施の形態2の半
導体装置では第3の絶縁膜の上に第2の絶縁膜を形成す
ることとしたが、第2の絶縁膜を形成しない構造として
もよい。また、第3の絶縁膜はシリコン窒化膜に限ら
ず、酸素を含まない組成の他の絶縁膜であってもよい。The Cu film generally has a property of being easily oxidized. Therefore, when the Cu film wiring comes into direct contact with the oxide film or the like, there arises a problem that its surface is oxidized. However, in the semiconductor device shown in the second embodiment, the upper end of the Cu film wiring 61 is covered with the third insulating film 8 made of a silicon nitride film, so that the Cu film wiring directly contacts the oxide film or the like. Therefore, there is a feature that a Cu film wiring having excellent oxidation resistance can be formed. Although the second insulating film is formed over the third insulating film in the semiconductor device according to the second embodiment, a structure without the second insulating film may be employed. Further, the third insulating film is not limited to the silicon nitride film, and may be another insulating film containing no oxygen.
【0037】実施の形態3.図11はこの発明の実施形
態3を示す半導体装置の断面図である。図11において
81は、第1の絶縁膜2の開口部4の側壁部とCu膜配
線61との間に介在してCu膜配線61の側面部及び上
面部を覆うようにして形成されたシリコン窒化膜からな
る第3の絶縁膜である。なお、その他の部分は実施の形
態1で示した半導体装置と同様である。Embodiment 3 FIG. 11 is a sectional view of a semiconductor device according to a third embodiment of the present invention. In FIG. 11, reference numeral 81 denotes silicon formed between the side wall of the opening 4 of the first insulating film 2 and the Cu film wiring 61 to cover the side surface and the upper surface of the Cu film wiring 61. This is a third insulating film made of a nitride film. Note that other portions are the same as those of the semiconductor device described in Embodiment 1.
【0038】次に、図11に示す半導体装置の製造方法
について説明する。まず、実施の形態1において図2〜
図9に基づいて説明したものと同様の工程を行う。次い
で、図12に示すように、開口部4の側壁部の第1の導
電性膜5bをドライエッチングにより選択的に除去し、
開口部4の側壁部とCu膜配線61との間に空隙9を形
成する。なお、このドライエッチングは、例えば導電性
膜5の材料がTiNである場合は、エッチングガスとし
て塩素を含むガスを用いて行う。次に、図13に示すよ
うに、熱CVDやプラズマCVD法により、シリコン窒
化膜からなる第3の絶縁膜81を、空隙9を埋め込むよ
うにして形成し、Cu膜配線61の側面部と上部とを覆
う。次いで、同様の方法により、第2の絶縁膜7である
厚さ0.8μmのシリコン酸化膜を第3の絶縁膜81の
上に形成することにより、図11に示したような半導体
装置が得られる。Next, a method of manufacturing the semiconductor device shown in FIG. 11 will be described. First, in Embodiment 1, FIGS.
Steps similar to those described with reference to FIG. 9 are performed. Next, as shown in FIG. 12, the first conductive film 5b on the side wall of the opening 4 is selectively removed by dry etching.
A gap 9 is formed between the side wall of the opening 4 and the Cu film wiring 61. This dry etching is performed using, for example, a gas containing chlorine as an etching gas when the material of the conductive film 5 is TiN. Next, as shown in FIG. 13, a third insulating film 81 made of a silicon nitride film is formed by thermal CVD or plasma CVD so as to fill the void 9, and a side surface portion and an upper portion of the Cu film wiring 61 are formed. And cover. Then, a 0.8 μm-thick silicon oxide film as the second insulating film 7 is formed on the third insulating film 81 by the same method, whereby the semiconductor device as shown in FIG. 11 is obtained. Can be
【0039】このような実施の形態3で示した半導体装
置では、Cu膜配線61の上面部及び側面部がシリコン
窒化膜からなる第3の絶縁膜で覆われているため、より
耐酸化性に優れるCu膜配線が形成できるという特徴が
ある。なお、上記実施の形態3の半導体装置では第3の
絶縁膜の上に第2の絶縁膜を形成することとしたが、第
2の絶縁膜を形成しない構造としてもよい。また、第3
の絶縁膜はシリコン窒化膜に限らず、酸素を含まない組
成の他の絶縁膜であってもよい。In the semiconductor device described in the third embodiment, since the upper surface and the side surface of the Cu film wiring 61 are covered with the third insulating film made of the silicon nitride film, the oxidation resistance is improved. There is a feature that an excellent Cu film wiring can be formed. Although the second insulating film is formed over the third insulating film in the semiconductor device according to the third embodiment, a structure without the second insulating film may be employed. Also, the third
Is not limited to the silicon nitride film, but may be another insulating film containing no oxygen.
【0040】実施の形態4.上記の実施の形態3の半導
体装置では、Cu膜配線61の上面部及び側面部をシリ
コン窒化膜81などの絶縁膜で覆う構成としたが、この
実施の形態4に示す半導体装置は、Cu膜配線61の上
面部及び側面部をAl膜で覆う構成としたものである。
図14はこの発明の実施の形態4の半導体装置の構造を
示す断面図である。図14において、10は第1の絶縁
膜2の開口部4の側壁部とCu膜配線61との間に介在
して、Cu膜配線61の側面部及び上面部を覆うように
して形成されたAl膜である。なお、その他の部分につ
いては、実施の形態1で示した半導体装置と同様であ
る。Embodiment 4 FIG. In the semiconductor device according to the third embodiment, the upper surface and the side surface of the Cu film wiring 61 are configured to be covered with the insulating film such as the silicon nitride film 81. However, the semiconductor device according to the fourth embodiment has the Cu film The upper and side surfaces of the wiring 61 are covered with an Al film.
FIG. 14 is a sectional view showing a structure of a semiconductor device according to a fourth embodiment of the present invention. In FIG. 14, reference numeral 10 is formed between the side wall of the opening 4 of the first insulating film 2 and the Cu film wiring 61 so as to cover the side surface and the upper surface of the Cu film wiring 61. This is an Al film. Note that other portions are similar to those of the semiconductor device described in Embodiment 1.
【0041】次に、図14に示すように構成された半導
体装置の製造方法について説明する。まず、実施の形態
3において図12に示したのと同様の工程により、第1
の絶縁膜2の開口部4の側壁部とCu膜配線61との間
に空隙9を形成する。次いで、図15に示すように、C
VD法により第2の導電性膜10であるAl膜をCu膜
配線61の表面についてのみ選択成長し、Al膜10で
空隙9を埋め込むようにCu膜配線61の側面部及び上
面部を覆う。このようなAl膜10の選択成長は、例え
ば、ソースガスとしてジメチルアルミハイドライドを用
い、温度200℃、圧力1〜5torrの条件で成膜す
ることにより、シリコン酸化膜である第1の絶縁膜2上
には形成せずにCu膜配線61の表面上のみに選択的に
Al膜を形成することが可能となる。Next, a method of manufacturing the semiconductor device configured as shown in FIG. 14 will be described. First, in the same step as that shown in FIG.
A gap 9 is formed between the side wall of the opening 4 of the insulating film 2 and the Cu film wiring 61. Next, as shown in FIG.
An Al film, which is the second conductive film 10, is selectively grown only on the surface of the Cu film wiring 61 by the VD method, and the side surface and the upper surface of the Cu film wiring 61 are covered with the Al film 10 so as to fill the void 9. The selective growth of the Al film 10 is performed, for example, by using dimethyl aluminum hydride as a source gas and forming the film at a temperature of 200 ° C. and a pressure of 1 to 5 torr, thereby forming the first insulating film 2 as a silicon oxide film. The Al film can be selectively formed only on the surface of the Cu film wiring 61 without being formed on the upper surface.
【0042】次に、プラズマCVD法などにより、第2
の絶縁膜7である厚さ0.8μmのシリコン酸化膜をA
l膜10で覆われたCu膜配線61及び第1の絶縁膜2
の上に形成することにより、図14に示したような半導
体装置が得られる。このような実施の形態4で示した半
導体装置では、Cu膜配線61の底面部が導電性膜5で
覆われているのみならず、側面部と上面部がAl膜で覆
われているため、耐酸化性に優れるCu膜配線が形成で
きるという特徴がある。さらに、Al膜は電気抵抗が低
いため、上記の実施の形態3で示したようなCu膜配線
61の側面部及び上面部を第3の絶縁膜で覆う場合に比
較して配線抵抗を低くすることが可能になり、半導体装
置の高速化を図ることが可能になるという特徴がある。Next, the second layer is formed by a plasma CVD method or the like.
0.8 μm thick silicon oxide film, which is the insulating film 7 of FIG.
Cu film wiring 61 and first insulating film 2 covered with l film 10
Thus, a semiconductor device as shown in FIG. 14 is obtained. In the semiconductor device described in the fourth embodiment, not only the bottom surface of the Cu film wiring 61 is covered with the conductive film 5 but also the side surface and the top surface are covered with the Al film. The feature is that a Cu film wiring having excellent oxidation resistance can be formed. Further, since the Al film has a low electric resistance, the wiring resistance is reduced as compared with the case where the side surface and the upper surface of the Cu film wiring 61 are covered with the third insulating film as described in the third embodiment. This makes it possible to increase the speed of the semiconductor device.
【0043】なお、上記実施の形態4では、Al膜を採
用した場合について説明したが、Al膜に変えて、Cu
膜配線の酸化を防止でき、かつ抵抗の低い他の導電性物
質を使用してもよい。また、上記実施の形態4では、第
2の絶縁膜7をAl膜10で覆われたCu膜配線61及
び第1の絶縁膜2の上に形成することとしたが、第2の
絶縁膜を形成しない構造としてもよい。In the fourth embodiment, the case where the Al film is employed has been described.
Other conductive materials that can prevent oxidation of the film wiring and have low resistance may be used. In the fourth embodiment, the second insulating film 7 is formed on the Cu film wiring 61 and the first insulating film 2 covered with the Al film 10. It may be a structure that is not formed.
【0044】実施の形態5.上記の実施の形態1では、
図5に基づいて説明したように、絶縁膜2の上に導電性
膜5を形成する際に、指向性のある成膜方法により一回
の成膜工程で、絶縁膜2の平坦部に形成した膜厚に対し
て開口部4の側壁部に形成した膜厚が薄くなるように形
成している。このような成膜方法では、工程数は少なく
なるものの、開口部4の側壁部に形成される導電性膜5
bと第1の絶縁膜2の平坦部に形成される導電性膜5a
の膜厚の比は、成膜条件によって左右され、その制御が
独立にできなかった。この実施の形態5では、このよう
な膜厚比の制御が独立に行える半導体装置の製造方法を
提供するものである。以下、実施の形態5の半導体装置
の製造方法を図16〜図25に基づいて説明する。Embodiment 5 FIG. In the first embodiment,
As described with reference to FIG. 5, when forming the conductive film 5 on the insulating film 2, the conductive film 5 is formed on a flat portion of the insulating film 2 by one film forming process using a directional film forming method. The film thickness formed on the side wall of the opening 4 is smaller than the film thickness formed. In such a film forming method, the number of steps is reduced, but the conductive film 5 formed on the side wall of the opening 4 is formed.
b and a conductive film 5a formed on a flat portion of the first insulating film 2
The film thickness ratio was affected by the film forming conditions, and could not be controlled independently. The fifth embodiment provides a method of manufacturing a semiconductor device in which such control of the film thickness ratio can be performed independently. Hereinafter, a method of manufacturing the semiconductor device according to the fifth embodiment will be described with reference to FIGS.
【0045】まず、図16に示すように、シリコン基板
からなる半導体基板1の表面に熱CVD法やプラズマC
VD法等により、シリコン酸化膜を厚さ1μm程度堆積
することにより第1の絶縁膜2を形成した後、さらに第
1の導電性膜11であるTiN膜をCVD法又はスパッ
タ法で0.2μm〜0.3μmの厚さに形成する。次
に、図17に示すように、この第1の導電性膜11の表
面上にレジスト膜を形成し、写真製版法によりパターニ
ングしてレジストパターン3を形成した後、図18及び
図19に示すように、異方性のドライエッチングにより
第1の導電性膜11及び第1の絶縁膜2をエッチング
し、第1の導電性膜11を貫通して開口部4を第1の絶
縁膜2に形成する。First, as shown in FIG. 16, the surface of a semiconductor substrate 1 made of a silicon
After the first insulating film 2 is formed by depositing a silicon oxide film to a thickness of about 1 μm by a VD method or the like, the TiN film as the first conductive film 11 is further formed to a thickness of 0.2 μm by a CVD method or a sputtering method. It is formed to a thickness of about 0.3 μm. Next, as shown in FIG. 17, a resist film is formed on the surface of the first conductive film 11, and is patterned by photolithography to form a resist pattern 3, which is shown in FIGS. 18 and 19. As described above, the first conductive film 11 and the first insulating film 2 are etched by anisotropic dry etching, and the opening 4 penetrates the first conductive film 11 so that the opening 4 is formed in the first insulating film 2. Form.
【0046】次に、図20に示すように、レジストパタ
ーン3を除去した後、図21に示すように第2の導電性
膜50であるTiN膜をCVD法又はスパッタ法で0.
05μm程度の厚さに、上記開口部4の内壁部及び上記
第1の導電性膜11の表面に形成し、さらに図22に示
すように、同様の方法でのCu膜6を開口部4を埋め込
むように、かつその厚さが第1の導電性膜50の表面上
0.4μm程度になるように形成する。なお、ここで形
成するCu膜6は純粋なCuに限られないことは実施の
形態1で述べたのと同様である。Next, as shown in FIG. 20, after removing the resist pattern 3, as shown in FIG. 21, the TiN film, which is the second conductive film 50, is removed by CVD or sputtering.
A thickness of about 05 μm is formed on the inner wall of the opening 4 and on the surface of the first conductive film 11, and as shown in FIG. The first conductive film 50 is formed to be buried and to have a thickness of about 0.4 μm on the surface of the first conductive film 50. It is to be noted that the Cu film 6 formed here is not limited to pure Cu, as described in the first embodiment.
【0047】次に、図23に示すように、化学機械研磨
法により、Cu膜6の研磨を、第1の導電性膜11の上
のCu膜が完全に除去されるまで行うことにより、Cu
膜配線61を形成する。ここで、この研磨は、少なくと
も第1の導電性膜が残存するように上記Cu膜を研磨す
る。すなわち、この研磨は、絶縁膜2の平坦部の第2の
導電性膜50の一部又は全部が除去されるが、少なくと
もその下の第1の導電性膜11は、完全には除去されず
第1の絶縁膜2上に残存するように行われる。従って、
この工程によって形成されるCu膜配線61は、第1の
絶縁膜2に対してではなく、残存した第1の導電性膜1
1又は第2の導電性膜50の表面に対して平坦になるよ
うに形成される。Next, as shown in FIG. 23, the Cu film 6 is polished by a chemical mechanical polishing method until the Cu film on the first conductive film 11 is completely removed.
The film wiring 61 is formed. Here, in this polishing, the Cu film is polished so that at least the first conductive film remains. That is, this polishing removes part or all of the second conductive film 50 in the flat portion of the insulating film 2, but at least the first conductive film 11 thereunder is not completely removed. This is performed so as to remain on the first insulating film 2. Therefore,
The Cu film wiring 61 formed in this step is not for the first insulating film 2 but for the remaining first conductive film 1
It is formed so as to be flat with respect to the surface of the first or second conductive film 50.
【0048】次に、図24に示すように、ドライエッチ
ングにより、残存した第1の導電性膜11及び第1の導
電性膜11の表面の第2の導電性膜50を選択的に除去
する。ここで、このエッチングの条件としては、例え
ば、第1の導電性膜11及び第2の導電性膜5の材料が
ともにTiNである場合は、エッチングガスとして塩素
を含むガスを用いて、数℃〜数10℃の比較的低温でエ
ッチングを行う。このようなエッチング工程により、C
u膜61は第1の絶縁膜2の平坦部に対して突出した状
態で形成される。Next, as shown in FIG. 24, the remaining first conductive film 11 and the second conductive film 50 on the surface of the first conductive film 11 are selectively removed by dry etching. . Here, for example, when the material of the first conductive film 11 and the material of the second conductive film 5 are both TiN, a gas containing chlorine is used as an etching gas at several degrees Celsius. Etching is performed at a relatively low temperature of about several tens of degrees Celsius. By such an etching process, C
The u film 61 is formed so as to protrude from the flat portion of the first insulating film 2.
【0049】次に、図25に示すように、熱CVD法又
はプラズマCVD法などにより、第2の絶縁膜7である
厚さ0.8μmのシリコン酸化膜を第1の絶縁膜2及び
Cu膜配線61の表面を覆うように形成する。Next, as shown in FIG. 25, a 0.8 μm-thick silicon oxide film as the second insulating film 7 is formed on the first insulating film 2 and the Cu film by a thermal CVD method or a plasma CVD method. The wiring 61 is formed so as to cover the surface.
【0050】この実施の形態5の製造方法で得られる半
導体装置は、実施の形態1で示した半導体装置と同様の
構成のものである。しかし、この実施の形態5で示した
製造方法では、第1の導電性膜11を第1の絶縁膜2の
平坦部にのみ形成したことにより、第1の絶縁膜2の平
坦部に形成する導電性膜の厚さと開口部4の側壁部に形
成される導電性膜の厚さとを独立に制御することが可能
になる。その結果、研磨工程等他のプロセス条件の設定
の自由度が増し、またCu膜配線61が第1の絶縁膜2
より突出する部分の高さを制御することも可能となるた
め、実施の形態1で示した半導体装置がより制御よく製
造できるという効果がある。The semiconductor device obtained by the manufacturing method of the fifth embodiment has the same configuration as the semiconductor device shown in the first embodiment. However, in the manufacturing method described in the fifth embodiment, the first conductive film 11 is formed only on the flat portion of the first insulating film 2, so that the first conductive film 11 is formed on the flat portion of the first insulating film 2. It is possible to independently control the thickness of the conductive film and the thickness of the conductive film formed on the side wall of the opening 4. As a result, the degree of freedom in setting other process conditions such as a polishing step is increased, and the Cu film wiring 61 is formed on the first insulating film 2.
Since the height of the protruding portion can be controlled, the semiconductor device described in Embodiment 1 can be manufactured with better control.
【0051】なお、上記の実施の形態5で説明した半導
体装置の製造方法は、実施の形態2乃至実施の形態4で
説明した半導体装置の製造について適用できることはい
うまでもない。また、この第1の導電性膜11及び第2
の導電性膜50の材料はCu膜配線61とエッチング特
性の異なる材料であればTiN膜に限られずその他の材
料でもよく、例えばTiとシリコンと窒素の化合物から
なる膜や塩素によって容易にエッチングできるようなア
ルミニウム合金膜であってもよい。また、配線が1層の
場合のみならず、2層以上の多層配線構造の半導体装置
について適用してもよい。さらに、図20における第2
の導電性膜50の形成を省略して、Cu膜6を直接絶縁
膜2の開口部4の内部に形成する構成としてもよい。It goes without saying that the method of manufacturing a semiconductor device described in the fifth embodiment can be applied to the manufacture of the semiconductor device described in the second to fourth embodiments. In addition, the first conductive film 11 and the second
The material of the conductive film 50 is not limited to the TiN film as long as the material has an etching characteristic different from that of the Cu film wiring 61, and may be another material, for example, a film made of a compound of Ti, silicon and nitrogen, or easily etched with chlorine. Such an aluminum alloy film may be used. Further, the present invention may be applied to a semiconductor device having a multilayer wiring structure of two or more layers, as well as a case where the wiring has one layer. Furthermore, the second in FIG.
The formation of the conductive film 50 may be omitted, and the Cu film 6 may be formed directly inside the opening 4 of the insulating film 2.
【0052】[0052]
【発明の効果】この発明に係る半導体装置は、Cu膜配
線を半導体基板上に形成された第1の絶縁膜から突出す
るような構成としたので、Cu膜を研磨する際に、Cu
膜が第1の絶縁膜2に対して平坦になるまで研磨を行う
必要がなく、第1の絶縁膜の表面が直接研磨されること
はない。その結果、第1の絶縁膜表面にスクラッチが形
成されることがなくなり、スクラッチに残存したCuや
TiNにより配線が短絡されるという問題が回避できる
効果がある。また、第1の絶縁膜の表面に窪みが形成さ
れることもなくなるため、窪みの形成によりCu膜配線
の抵抗が増加するという問題が回避できる効果がある。The semiconductor device according to the present invention has a structure in which the Cu film wiring protrudes from the first insulating film formed on the semiconductor substrate.
There is no need to perform polishing until the film becomes flat with respect to the first insulating film 2, and the surface of the first insulating film is not directly polished. As a result, scratches are not formed on the surface of the first insulating film, and there is an effect that the problem that the wiring is short-circuited by Cu or TiN remaining in the scratches can be avoided. Further, since no depression is formed on the surface of the first insulating film, there is an effect that the problem that the resistance of the Cu film wiring increases due to the formation of the depression can be avoided.
【0053】さらに、この発明に係る半導体装置は、絶
縁膜の開口部の内壁部を覆う導電性膜のうち、開口部の
側壁部分の導電性膜の膜厚が開口部の底面部の導電性膜
の膜厚より薄くなるように形成したので、煩雑な製造工
程を経ることなく、Cu膜配線の幅が不必要に減少する
ことを抑制できるという効果がある。Further, in the semiconductor device according to the present invention, of the conductive film covering the inner wall of the opening of the insulating film, the thickness of the conductive film on the side wall of the opening is smaller than that of the bottom of the opening. Since the film is formed to be thinner than the film thickness, there is an effect that the width of the Cu film wiring can be prevented from being unnecessarily reduced without performing a complicated manufacturing process.
【0054】また、この発明に係る半導体装置は、絶縁
膜の表面から突出しているCu膜配線の上端部をシリコ
ン窒化膜で覆うようにしたので、耐酸化性に優れるCu
膜配線が形成できるという効果がある。In the semiconductor device according to the present invention, since the upper end of the Cu film wiring projecting from the surface of the insulating film is covered with the silicon nitride film, the Cu film having excellent oxidation resistance is formed.
There is an effect that a film wiring can be formed.
【0055】さらに、この発明に係る半導体装置は、C
u膜配線の側面部及び上面部をシリコン窒化膜で覆うよ
うにしたので、耐酸化性に優れるCu膜配線が形成でき
るという効果がある。Further, the semiconductor device according to the present invention has a C
Since the side and top surfaces of the u film wiring are covered with the silicon nitride film, there is an effect that a Cu film wiring having excellent oxidation resistance can be formed.
【0056】また、この発明に係る半導体装置は、Cu
膜配線の側面部及び上面部をAl膜で覆うようにしたの
で、耐酸化性に優れるとともに配線抵抗の低いCu膜配
線が形成できるという効果がある。Further, according to the semiconductor device of the present invention,
Since the side surface and the top surface of the film wiring are covered with the Al film, there is an effect that a Cu film wiring having excellent oxidation resistance and low wiring resistance can be formed.
【0057】また、この発明に係る半導体装置の製造方
法は、半導体基板上に絶縁膜を形成する工程と、この絶
縁膜に開口部を形成する工程と、この開口部の内壁部を
含む絶縁膜上に導電性膜を形成する工程と、この導電性
膜上にCu膜を形成する工程と、上記絶縁膜の平坦部の
上の導電性膜が残存するように上記Cu膜を研磨する工
程と、上記絶縁膜の平坦部の上に残存する導電性膜を除
去する工程とを含むようにしたので、絶縁膜の表面が直
接研磨されることがなくなり、絶縁膜の表面にスクラッ
チや窪みが形成されることを防止でき、信頼性の高い半
導体装置の製造が可能になるという効果がある。Further, according to the method of manufacturing a semiconductor device of the present invention, a step of forming an insulating film on a semiconductor substrate, a step of forming an opening in the insulating film, and an insulating film including an inner wall portion of the opening Forming a conductive film on the conductive film, forming a Cu film on the conductive film, and polishing the Cu film so that the conductive film on the flat portion of the insulating film remains. Removing the conductive film remaining on the flat portion of the insulating film, so that the surface of the insulating film is not directly polished, and scratches and dents are formed on the surface of the insulating film. And a reliable semiconductor device can be manufactured.
【0058】また、この発明に係る半導体装置の製造方
法は、半導体基板上に絶縁膜を形成する工程と、この絶
縁膜に開口部を形成する工程と、この開口部の内壁部を
含む絶縁膜上に導電性膜を、上記絶縁膜の開口部の側壁
部に形成される導電性膜の膜厚が前記絶縁膜の平坦部の
上に形成される導電性膜の膜厚よりも薄くなるように形
成する工程と、上記導電性膜上にCu膜を形成する工程
と、上記絶縁膜の平坦部の上の導電性膜が残存するよう
にこのCu膜を研磨する工程と、上記絶縁膜の平坦部の
上に残存する導電性膜を除去する工程とを含むようにし
たので、絶縁膜の表面が直接研磨されることがなくな
り、絶縁膜の表面にスクラッチや窪みが形成されること
を防止できるとともに、Cu膜配線の幅が不必要に減少
することを抑制できる半導体装置の製造が可能になると
いう効果がある。Further, in the method of manufacturing a semiconductor device according to the present invention, a step of forming an insulating film on a semiconductor substrate, a step of forming an opening in the insulating film, and an insulating film including an inner wall of the opening A conductive film is formed on the insulating film so that the thickness of the conductive film formed on the side wall of the opening of the insulating film is smaller than the thickness of the conductive film formed on the flat portion of the insulating film. Forming a Cu film on the conductive film; polishing the Cu film so that the conductive film remains on a flat portion of the insulating film; The step of removing the conductive film remaining on the flat portion is included, so that the surface of the insulating film is not directly polished, thereby preventing the formation of scratches and dents on the surface of the insulating film It is possible to prevent the width of the Cu film wiring from being unnecessarily reduced. There is an effect that the manufacturing of the semiconductor device becomes possible.
【0059】また、この発明に係る半導体装置の製造方
法は、半導体基板上に絶縁膜を形成する工程と、この絶
縁膜上に第1の導電性膜を形成する工程と、この第1の
導電性膜を貫通して上記絶縁膜に開口部を形成する工程
と、第2の導電性膜を上記開口部の内壁部及び上記第1
の導電性膜の表面に形成する工程と、上記開口部を埋め
込むように上記第2の導電性膜上にCu膜を形成する工
程と、少なくとも上記絶縁膜の平坦部の上の第1の導電
性膜が残存するように上記Cu膜を研磨する工程と、上
記絶縁膜の平坦部の上に残存する第1の導電性膜及びこ
の第1の導電性膜の表面の第2の導電性膜を除去する工
程とを含むようにしたので、第1の絶縁膜の平坦部に形
成する導電性膜の厚さと開口部の側壁部に形成される導
電性膜の厚さとを独立に制御することが可能になる。そ
の結果、第1の絶縁膜の表面にスクラッチや窪みが形成
されることを防止できるとともに、Cu膜配線の幅が不
必要に減少することを抑制できるような半導体装置が制
御よく製造できるという効果がある。Further, in the method of manufacturing a semiconductor device according to the present invention, a step of forming an insulating film on a semiconductor substrate, a step of forming a first conductive film on the insulating film, and a step of forming the first conductive film Forming an opening in the insulating film through the conductive film; and forming a second conductive film on the inner wall of the opening and the first conductive film.
Forming a Cu film on the second conductive film so as to fill the opening, and forming a first conductive film on at least a flat portion of the insulating film. Polishing the Cu film so that the conductive film remains, a first conductive film remaining on the flat portion of the insulating film, and a second conductive film on the surface of the first conductive film. And independently controlling the thickness of the conductive film formed on the flat portion of the first insulating film and the thickness of the conductive film formed on the side wall portion of the opening. Becomes possible. As a result, it is possible to prevent the formation of scratches and dents on the surface of the first insulating film and to controllably manufacture a semiconductor device capable of suppressing an unnecessary reduction in the width of the Cu film wiring. There is.
【図1】この発明の実施の形態1の半導体装置を示す断
面図。FIG. 1 is a sectional view showing a semiconductor device according to a first embodiment of the present invention;
【図2】この発明の実施の形態1の半導体装置の製造方
法を示す断面図。FIG. 2 is a sectional view showing the method for manufacturing the semiconductor device of the first embodiment of the present invention.
【図3】この発明の実施の形態1の半導体装置の製造方
法を示す断面図。FIG. 3 is a sectional view showing the method for manufacturing the semiconductor device of the first embodiment of the present invention.
【図4】この発明の実施の形態1の半導体装置の製造方
法を示す断面図。FIG. 4 is a sectional view illustrating the method for manufacturing the semiconductor device of the first embodiment of the present invention.
【図5】この発明の実施の形態1の半導体装置の製造方
法を示す断面図。FIG. 5 is a sectional view showing the method for manufacturing the semiconductor device of the first embodiment of the present invention.
【図6】この発明の実施の形態1の半導体装置の製造方
法を示す断面図。FIG. 6 is a sectional view showing the method for manufacturing the semiconductor device of the first embodiment of the present invention.
【図7】この発明の実施の形態1の半導体装置の製造方
法を示す断面図。FIG. 7 is a sectional view showing the method for manufacturing the semiconductor device of the first embodiment of the present invention.
【図8】この発明の実施の形態1の半導体装置の製造方
法を示す断面図。FIG. 8 is a sectional view showing the method for manufacturing the semiconductor device of the first embodiment of the present invention.
【図9】この発明の実施の形態1の半導体装置の製造方
法を示す断面図。FIG. 9 is a sectional view illustrating the method for manufacturing the semiconductor device of the first embodiment of the present invention.
【図10】この発明の実施の形態2の半導体装置を示す
断面図。FIG. 10 is a sectional view showing a semiconductor device according to a second embodiment of the present invention;
【図11】この発明の実施の形態3の半導体装置を示す
断面図。FIG. 11 is a sectional view showing a semiconductor device according to a third embodiment of the present invention;
【図12】この発明の実施の形態3の半導体装置の製造
方法を示す断面図。FIG. 12 is a sectional view illustrating the method of manufacturing the semiconductor device of the third embodiment of the present invention.
【図13】この発明の実施の形態3の半導体装置の製造
方法を示す断面図。FIG. 13 is a sectional view showing the method of manufacturing the semiconductor device according to the third embodiment of the present invention.
【図14】この発明の実施の形態4の半導体装置を示す
断面図。FIG. 14 is a sectional view showing a semiconductor device according to a fourth embodiment of the present invention;
【図15】この発明の実施の形態4の半導体装置の製造
方法を示す断面図。FIG. 15 is a sectional view showing the method for manufacturing the semiconductor device of the fourth embodiment of the present invention.
【図16】この発明の実施の形態5の半導体装置の製造
方法を示す断面図。FIG. 16 is a sectional view showing the method of manufacturing the semiconductor device according to the fifth embodiment of the present invention.
【図17】この発明の実施の形態5の半導体装置の製造
方法を示す断面図。FIG. 17 is a sectional view illustrating the method of manufacturing the semiconductor device of the fifth embodiment of the present invention.
【図18】この発明の実施の形態5の半導体装置の製造
方法を示す断面図。FIG. 18 is a sectional view illustrating the method of manufacturing the semiconductor device according to the fifth embodiment of the present invention.
【図19】この発明の実施の形態5の半導体装置の製造
方法を示す断面図。FIG. 19 is a sectional view showing the method of manufacturing the semiconductor device according to the fifth embodiment of the present invention.
【図20】この発明の実施の形態5の半導体装置の製造
方法を示す断面図。FIG. 20 is a sectional view showing the method of manufacturing the semiconductor device according to the fifth embodiment of the present invention;
【図21】この発明の実施の形態5の半導体装置の製造
方法を示す断面図。FIG. 21 is a sectional view showing the method of manufacturing the semiconductor device of the fifth embodiment of the present invention.
【図22】この発明の実施の形態5の半導体装置の製造
方法を示す断面図。FIG. 22 is a sectional view showing the method of manufacturing the semiconductor device according to the fifth embodiment of the present invention.
【図23】この発明の実施の形態5の半導体装置の製造
方法を示す断面図。FIG. 23 is a sectional view showing the method of manufacturing the semiconductor device of the fifth embodiment of the present invention.
【図24】この発明の実施の形態5の半導体装置の製造
方法を示す断面図。FIG. 24 is a sectional view illustrating the method of manufacturing the semiconductor device of the fifth embodiment of the present invention.
【図25】この発明の実施の形態5の半導体装置の製造
方法を示す断面図。FIG. 25 is a sectional view illustrating the method of manufacturing the semiconductor device of the fifth embodiment of the present invention.
【図26】従来の半導体装置の製造方法を示す断面図。FIG. 26 is a cross-sectional view illustrating a method for manufacturing a conventional semiconductor device.
【図27】従来の半導体装置の製造方法を示す断面図。FIG. 27 is a cross-sectional view illustrating a method for manufacturing a conventional semiconductor device.
【図28】従来の半導体装置の製造方法を示す断面図。FIG. 28 is a cross-sectional view illustrating a method for manufacturing a conventional semiconductor device.
【図29】従来の半導体装置の製造方法を示す断面図。FIG. 29 is a cross-sectional view illustrating a method for manufacturing a conventional semiconductor device.
【図30】従来の半導体装置の製造方法を示す断面図。FIG. 30 is a cross-sectional view illustrating a method for manufacturing a conventional semiconductor device.
【図31】従来の半導体装置の製造方法を示す断面図。FIG. 31 is a cross-sectional view illustrating a method for manufacturing a conventional semiconductor device.
【図32】従来の半導体装置の製造方法を示す断面図。FIG. 32 is a cross-sectional view showing a conventional method for manufacturing a semiconductor device.
1 半導体基板 2 第1の絶縁
膜 3 レジストパターン 4 第1の絶縁
膜に形成した開口部 5 導電性膜 5a 絶縁膜の
平坦部の導電性膜 5b 開口部の側壁部の導電性膜 6 Cu膜 61 Cu膜配線 7 第2の絶縁
膜 8 第3の絶縁膜 81 第3の絶
縁膜 9 空隙 10 Al膜 11 第1の導電性膜 50 第2の導
電性膜Reference Signs List 1 semiconductor substrate 2 first insulating film 3 resist pattern 4 opening formed in first insulating film 5 conductive film 5a conductive film in flat portion of insulating film 5b conductive film in side wall of opening 6 Cu film 61 Cu film wiring 7 Second insulating film 8 Third insulating film 81 Third insulating film 9 Void 10 Al film 11 First conductive film 50 Second conductive film
Claims (11)
され、開口部を有する絶縁膜と、前記絶縁膜の開口部内
部に埋め込まれ、上端部が前記絶縁膜の表面から突出し
ているCu膜配線とを備えたことを特徴とする半導体装
置。1. A semiconductor substrate, an insulating film formed on the semiconductor substrate and having an opening, and a Cu film embedded in the opening of the insulating film and having an upper end projecting from the surface of the insulating film. A semiconductor device comprising: a wiring;
され、開口部を有する絶縁膜と、前記開口部の内壁部を
覆う導電性膜と、前記開口部内部に埋め込まれ、上端部
が前記絶縁膜の表面から突出しているCu膜配線とを備
えたことを特徴とする半導体装置。2. A semiconductor substrate, an insulating film formed on the semiconductor substrate and having an opening, a conductive film covering an inner wall of the opening, and embedded in the opening, and an upper end is embedded in the opening. A semiconductor device comprising: a Cu film wiring projecting from a surface of an insulating film.
の底面部の導電性膜より薄いことを特徴とする請求項2
記載の半導体装置。3. The conductive film on the side wall of the opening is thinner than the conductive film on the bottom of the opening.
13. The semiconductor device according to claim 1.
から突出しているCu膜配線の上端部がシリコン酸化膜
で覆われていることを特徴とする請求項1、請求項2又
は請求項3記載の半導体装置。4. The semiconductor device according to claim 1, wherein an upper end portion of the Cu film wiring projecting from a surface of the insulating film formed on the semiconductor substrate is covered with a silicon oxide film. 4. The semiconductor device according to 3.
から突出しているCu膜配線の上端部がシリコン窒化膜
で覆われていることを特徴とする請求項1、請求項2又
は請求項3記載の半導体装置。5. The semiconductor device according to claim 1, wherein an upper end of the Cu film wiring projecting from a surface of the insulating film formed on the semiconductor substrate is covered with a silicon nitride film. 4. The semiconductor device according to 3.
され、開口部を有する絶縁膜と、前記開口部の底面部を
覆う導電性膜と、前記開口部内部に埋め込まれ、上端部
が前記絶縁膜の表面から突出しており、かつ上面部及び
側面部がシリコン窒化膜で覆われているCu膜配線とを
備えたことを特徴とする半導体装置。6. A semiconductor substrate, an insulating film formed on the semiconductor substrate and having an opening, a conductive film covering a bottom surface of the opening, and embedded in the opening, and an upper end is embedded in the opening. A semiconductor device comprising: a Cu film wiring projecting from a surface of an insulating film and having a top surface and side surfaces covered with a silicon nitride film.
され、開口部を有する絶縁膜と、前記開口部の底面部を
覆う導電性膜と、前記開口部内部に埋め込まれ、上端部
が前記絶縁膜の表面から突出しており、かつ上面部及び
側面部がAl膜で覆われているCu膜配線とを備えたこ
とを特徴とする半導体装置。7. A semiconductor substrate, an insulating film formed on the semiconductor substrate and having an opening, a conductive film covering a bottom surface of the opening, and embedded in the opening, and an upper end is embedded in the opening. A semiconductor device, comprising: a Cu film wiring projecting from a surface of an insulating film and having a top surface and side surfaces covered with an Al film.
窒化膜、チタンシリコン窒化膜又はアルミニウム合金膜
のいずれかであることを特徴とする請求項2、請求項
3、請求項6又は請求項7記載の半導体装置。8. The conductive film covering the opening of the insulating film is any one of a titanium nitride film, a titanium silicon nitride film, and an aluminum alloy film. The semiconductor device according to claim 7.
と、前記絶縁膜に開口部を形成する工程と、前記開口部
の内壁部を含む前記絶縁膜上に導電性膜を形成する工程
と、前記導電性膜上にCu膜を形成する工程と、前記絶
縁膜の平坦部の上の導電性膜が残存するように前記Cu
膜を研磨する工程と、前記絶縁膜の平坦部の上に残存す
る導電性膜を除去する工程とを含むことを特徴とする半
導体装置の製造方法。9. A step of forming an insulating film on a semiconductor substrate, a step of forming an opening in the insulating film, and a step of forming a conductive film on the insulating film including an inner wall of the opening. Forming a Cu film on the conductive film; and forming the Cu film such that the conductive film on the flat portion of the insulating film remains.
A method of manufacturing a semiconductor device, comprising: a step of polishing a film; and a step of removing a conductive film remaining on a flat portion of the insulating film.
と、前記絶縁膜に開口部を形成する工程と、前記開口部
の内壁部を含む前記絶縁膜上に導電性膜を、前記絶縁膜
の開口部の側壁部に形成される導電性膜の膜厚が前記絶
縁膜の平坦部の上に形成される導電性膜の膜厚よりも薄
くなるように形成する工程と、前記導電性膜上にCu膜
を形成する工程と、前記絶縁膜の平坦部の上の導電性膜
が残存するように前記Cu膜を研磨する工程と、前記絶
縁膜の平坦部の上に残存する導電性膜を除去する工程と
を含むことを特徴とする半導体装置の製造方法。10. A step of forming an insulating film on a semiconductor substrate, a step of forming an opening in the insulating film, and forming a conductive film on the insulating film including an inner wall portion of the opening. Forming a thickness of a conductive film formed on a side wall portion of the opening portion so as to be smaller than a thickness of a conductive film formed on a flat portion of the insulating film; Forming a Cu film thereon, polishing the Cu film so that the conductive film on the flat portion of the insulating film remains, and forming a conductive film remaining on the flat portion of the insulating film. Removing the semiconductor device.
と、前記絶縁膜上に第1の導電性膜を形成する工程と、
前記第1の導電性膜を貫通して前記絶縁膜に開口部を形
成する工程と、第2の導電性膜を前記絶縁膜の開口部の
内壁部及び前記第1の導電性膜の表面に形成する工程
と、前記第2の導電性膜上にCu膜を形成する工程と、
少なくとも前記絶縁膜の平坦部の上の第1の導電性膜が
残存するように前記Cu膜を研磨する工程と、前記絶縁
膜の平坦部の上に残存する第1の導電性膜及びこの第1
の導電性膜の表面の第2の導電性膜を除去する工程とを
含むことを特徴とする半導体装置の製造方法。11. A step of forming an insulating film on a semiconductor substrate, a step of forming a first conductive film on the insulating film,
Forming an opening in the insulating film through the first conductive film; and forming a second conductive film on an inner wall portion of the opening of the insulating film and a surface of the first conductive film. Forming, and forming a Cu film on the second conductive film,
Polishing the Cu film so that at least the first conductive film on the flat portion of the insulating film remains; and forming the first conductive film remaining on the flat portion of the insulating film and the first conductive film. 1
Removing the second conductive film on the surface of the conductive film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34349596A JPH10189590A (en) | 1996-12-24 | 1996-12-24 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34349596A JPH10189590A (en) | 1996-12-24 | 1996-12-24 | Semiconductor device and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10189590A true JPH10189590A (en) | 1998-07-21 |
Family
ID=18361964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34349596A Pending JPH10189590A (en) | 1996-12-24 | 1996-12-24 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10189590A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003077917A (en) * | 2001-09-04 | 2003-03-14 | Sony Corp | Method for forming wiring |
US7211505B2 (en) | 2003-10-24 | 2007-05-01 | Oki Electric Industry Co., Ltd. | Production method for wiring structure of semiconductor device |
JP2008519458A (en) * | 2004-11-08 | 2008-06-05 | ティーイーエル エピオン インク. | Copper interconnect wiring and method of forming the same |
JP2012074714A (en) * | 2011-11-14 | 2012-04-12 | Toshiba Corp | Method of manufacturing semiconductor device |
JP2014143225A (en) * | 2013-01-22 | 2014-08-07 | Fujitsu Ltd | Method of manufacturing semiconductor device, and semiconductor device |
-
1996
- 1996-12-24 JP JP34349596A patent/JPH10189590A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003077917A (en) * | 2001-09-04 | 2003-03-14 | Sony Corp | Method for forming wiring |
US7211505B2 (en) | 2003-10-24 | 2007-05-01 | Oki Electric Industry Co., Ltd. | Production method for wiring structure of semiconductor device |
JP2008519458A (en) * | 2004-11-08 | 2008-06-05 | ティーイーエル エピオン インク. | Copper interconnect wiring and method of forming the same |
JP2012074714A (en) * | 2011-11-14 | 2012-04-12 | Toshiba Corp | Method of manufacturing semiconductor device |
JP2014143225A (en) * | 2013-01-22 | 2014-08-07 | Fujitsu Ltd | Method of manufacturing semiconductor device, and semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3214475B2 (en) | Method of forming dual damascene wiring | |
JP2000150641A (en) | Manufacture of semiconductor device | |
US6927124B2 (en) | Method of manufacturing semiconductor device | |
US5427982A (en) | Method for fabricating a semiconductor device | |
JPH10189590A (en) | Semiconductor device and manufacturing method thereof | |
JP3534269B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH1041389A (en) | Manufacture of semiconductor device | |
JP3279302B2 (en) | Method for manufacturing semiconductor device | |
JPH10150103A (en) | Manufacture of semiconductor device | |
KR100393974B1 (en) | Forming Method for Dual Damascene | |
US6214723B1 (en) | Method of manufacturing a semiconductor device | |
JP2874216B2 (en) | Semiconductor device and manufacturing method thereof | |
WO1995028000A2 (en) | Method of manufacturing a semiconductor device with a multilayer wiring structure containing narrow vias | |
JPH10163216A (en) | Manufacture of semiconductor device | |
JP3309570B2 (en) | Method for manufacturing semiconductor device | |
JP2734881B2 (en) | Method for manufacturing semiconductor device | |
JPH11265934A (en) | Forming method of connecting part | |
JPS6149439A (en) | Manufacture of semiconductor device | |
JPH06342850A (en) | Semiconductor integrated circuit device and manufacture thereof | |
JPH0774173A (en) | Manufacture of semiconductor device | |
JPH06334051A (en) | Semiconductor device and fabrication thereof | |
JPH03248533A (en) | Semiconductor integrated circuit device | |
JPH09270463A (en) | Method of forming contact holes | |
JPH0714918A (en) | Manufacture of semiconductor element | |
JPH10144690A (en) | Semiconductor device and its manufacture |