JPH06334051A - Semiconductor device and fabrication thereof - Google Patents
Semiconductor device and fabrication thereofInfo
- Publication number
- JPH06334051A JPH06334051A JP11685793A JP11685793A JPH06334051A JP H06334051 A JPH06334051 A JP H06334051A JP 11685793 A JP11685793 A JP 11685793A JP 11685793 A JP11685793 A JP 11685793A JP H06334051 A JPH06334051 A JP H06334051A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sio
- lpd
- wiring layer
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体装置および半導体
装置の製造方法に係り、詳しくは、多層配線の構造およ
びその製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the semiconductor device, and more particularly, to a structure of multilayer wiring and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】近年、半導体装置の高速化・高集積化に
伴い、多層配線の重要性がますます高まってきている。
多層配線において問題となるのは、配線層数の増加およ
び配線パターンの微細化に対して、配線の信頼性の向上
および配線間のコンタクト（ビアコンタクト）の低抵抗
化をいかに進めるかである。これについては、文献１；
「月刊Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ，１９
９１年１２月号，特集配線技術」に詳しい。2. Description of the Related Art In recent years, multi-layer wiring has become more important as semiconductor devices become faster and more highly integrated.
The problem in the multilayer wiring is how to improve the reliability of the wiring and reduce the resistance of the contact (via contact) between the wirings as the number of wiring layers increases and the wiring pattern becomes finer. Regarding this, Reference 1;
"Monthly Semiconductor World, 19
For details, see the December 1991 issue, Special Feature Wiring Technology.
【０００３】微細な配線パターンで配線層数を多くした
とき、重要になるのは層間絶縁膜の平坦化である。層間
絶縁膜の完全平坦化を実現するためには、同じ層の配線
間だけに選択的に絶縁膜を埋設すればよい。そのための
絶縁膜として、液相成長法（ＬＰＤ：Liquid Phase Dep
osition ）によるシリコン酸化膜（以下、ＬＰＤ−Ｓｉ
Ｏ2 膜という）が注目されている。When the number of wiring layers is increased with a fine wiring pattern, it is important to flatten the interlayer insulating film. In order to completely flatten the interlayer insulating film, the insulating film may be selectively embedded only between the wirings in the same layer. As an insulating film therefor, a liquid phase growth method (LPD: Liquid Phase Dep
osition) silicon oxide film (hereinafter LPD-Si
The O 2 film) is drawing attention.
【０００４】液相成長法は、ケイフッ化水素酸（Ｈ2 Ｓ
ｉＦ6 ）に二酸化シリコンを溶解して飽和水溶液とした
後、ホウ酸水溶液を添加することによって過飽和状態を
作り、二酸化シリコンを析出させて堆積させる方法であ
る。そのための装置は、飽和水溶液を満たした容器と攪
拌子とホウ酸水溶液滴下装置とから成る非常に簡単なも
のである。そして、飽和水溶液を満たした容器内にシリ
コンウェハを浸すという簡単な操作だけで、シリコンウ
ェハ表面にＬＰＤ−ＳｉＯ2 膜を形成することができ
る。Liquid phase epitaxy is carried out using hydrosilicofluoric acid (H 2 S
This is a method in which silicon dioxide is dissolved in iF 6 ) to form a saturated aqueous solution, and then a supersaturated state is created by adding a boric acid aqueous solution to deposit and deposit silicon dioxide. The apparatus therefor is a very simple one comprising a container filled with a saturated aqueous solution, a stirrer, and a boric acid aqueous solution dropping apparatus. Then, the LPD-SiO 2 film can be formed on the surface of the silicon wafer by a simple operation of immersing the silicon wafer in a container filled with the saturated aqueous solution.
【０００５】この液相成長法は、低温形成が可能（４
０°Ｃ以下）、選択成長が可能、大口径化が容易、
製造に危険なガスを用いないため安全、装置および
操作が簡単、等、ＣＶＤ法に比べて利点が多い。特に、
との利点により、フォトレジスト膜をマスクに用い
た選択成長を行うことができる。これについては、文献
２；「本間 哲哉：液相成長ＳｉＯ2 膜の特性と多層配
線への適用，月刊Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒ
ｌｄ，１９９０年７月号，Ｐ．８５〜９２」に詳しい。This liquid phase growth method enables low temperature formation (4
0 ° C or less), selective growth is possible, large diameter is easy,
There are many advantages over the CVD method, such as safety, simple equipment and operation because no dangerous gas is used for manufacturing. In particular,
With the above advantages, selective growth can be performed using a photoresist film as a mask. Regarding this, Reference 2; “Tetsuya Honma: Characteristics of Liquid Phase Epitaxial SiO 2 Film and Application to Multilayer Wiring, Monthly Semiconductor Wor
ld, July 1990 issue, p. 85-92 ".
【０００６】図１３〜図１７は、上記文献２による、完
全平坦化２層タングステン配線の製造プロセスを示す断
面図である。以下、その製造プロセスについて順を追っ
て説明する。13 to 17 are sectional views showing a manufacturing process of the completely flattened double-layered tungsten wiring according to the above-mentioned reference 2. Hereinafter, the manufacturing process will be described step by step.
【０００７】プロセス１（図１３参照）；単結晶シリコ
ン基板４１の上にシリコン酸化膜（ＳｉＯ2 膜）４２を
形成し、その上に、タングステン・チタン（ＴｉＷ）膜
４３と、タングステン（Ｗ）膜４４とを順に形成する。
そして、Ｗ膜４４の上にフォトレジスト（ＰＲ）膜４５
を形成し、ＴｉＷ膜４３およびＷ膜４４をパターニング
して１層目のＷ／ＴｉＷ配線層を形成する。Process 1 (see FIG. 13); A silicon oxide film (SiO 2 film) 42 is formed on a single crystal silicon substrate 41, and a tungsten / titanium (TiW) film 43 and a tungsten (W) film are formed thereon. The film 44 and the film 44 are sequentially formed.
Then, a photoresist (PR) film 45 is formed on the W film 44.
Then, the TiW film 43 and the W film 44 are patterned to form a first W / TiW wiring layer.
【０００８】プロセス２（図１４参照）；ＰＲ膜４５を
残したまま、１層目のＷ／ＴｉＷ配線層（４４，４５）
間にＬＰＤ−ＳｉＯ2 膜４６を選択的に形成する。そし
て、ＰＲ膜４５を除去する。このとき、１層目のＷ／Ｔ
ｉＷ配線層およびＬＰＤ−ＳｉＯ2 膜４６の表面は完全
に平坦化される。Process 2 (see FIG. 14): The first W / TiW wiring layer (44, 45) with the PR film 45 left
The LPD-SiO 2 film 46 is selectively formed between them. Then, the PR film 45 is removed. At this time, the W / T of the first layer
The surfaces of the iW wiring layer and the LPD-SiO 2 film 46 are completely flattened.
【０００９】プロセス３（図１５参照）；再び、ＬＰＤ
−ＳｉＯ2 膜４７を全面に形成する。 プロセス４（図１６参照）；ＬＰＤ−ＳｉＯ2 膜４７に
ビアコンタクト４８を形成する。そして、選択タングス
テン−ＣＶＤ法を用いて、ビアコンタクト４８内にタン
グステン・プラグ４９を埋設する。Process 3 (see FIG. 15); LPD again
-The SiO 2 film 47 is formed on the entire surface. Process 4 (see FIG. 16): A via contact 48 is formed in the LPD-SiO 2 film 47. Then, a tungsten plug 49 is embedded in the via contact 48 by using the selective tungsten-CVD method.
【００１０】プロセス５（図１７参照）；タングステン
・プラグ４９の上にＴｉＷ膜５０とＷ膜５１とを順に形
成してからパターニングし、２層目のＷ／ＴｉＷ配線層
を形成する。このとき、２層目のＷ／ＴｉＷ配線層（５
０，５１）の表面はほぼ完全に平坦化されている。Process 5 (see FIG. 17): A TiW film 50 and a W film 51 are sequentially formed on the tungsten plug 49 and then patterned to form a second W / TiW wiring layer. At this time, the second W / TiW wiring layer (5
The surface of 0.51) is almost completely flattened.
【００１１】このように、層間絶縁膜にＬＰＤ−ＳｉＯ
2 膜を用いると、平坦な多層配線が可能になる。また、
ＬＰＤ−ＳｉＯ2 膜４６，４７は低温で形成可能なた
め、１層目のＷ／ＴｉＷ配線層（４４，４５）のストレ
スマイグレーションを低減することができる。As described above, LPD-SiO is formed on the interlayer insulating film.
If two films are used, flat multilayer wiring is possible. Also,
Since the LPD-SiO 2 films 46 and 47 can be formed at a low temperature, it is possible to reduce the stress migration of the first W / TiW wiring layer (44, 45).
【００１２】[0012]
【発明が解決しようとする課題】ところで、上記プロセ
ス２および３において、ＬＰＤ−ＳｉＯ2 膜４６，４７
を形成する際には、前記飽和水溶液にシリコンウェハを
浸すという操作がある。そのとき、シリコンウェハは大
気にさらされることになるため、Ｗ膜４４が大気中のパ
ーチクルによって汚染されたり、大気中の酸素によって
酸化されるという問題があった。また、前記飽和水溶液
中には溶存酸素が含まれているため、その溶存酸素によ
ってＷ膜４４が酸化されるという問題もあった。By the way, in the processes 2 and 3, the LPD-SiO 2 films 46 and 47 are formed.
When forming, there is an operation of immersing the silicon wafer in the saturated aqueous solution. At that time, since the silicon wafer is exposed to the atmosphere, there is a problem that the W film 44 is contaminated by particles in the atmosphere or is oxidized by oxygen in the atmosphere. Further, since the saturated aqueous solution contains dissolved oxygen, there is a problem that the W film 44 is oxidized by the dissolved oxygen.
【００１３】Ｗ膜４４が酸化すると、Ｗ膜４４とタング
ステン・プラグ４９とのコンタクト抵抗およびリーク電
流が増大することになる。プラグを用いない通常の多層
金属構造では、界面に多少の高抵抗領域が形成されて
も、その接触面積が大きいために、実際のコンタクト抵
抗にはほとんど影響を与えない。しかし、図１７に示す
ようなプラグ（タングステン・プラグ４９）を含むコン
タクト構造では、プラグがビアコンタクト（４８）の面
積程度の小さな領域でしか配線層（４４）と接触しない
ため、界面に形成された高抵抗領域がコンタクト抵抗に
大きな影響を与えることになる。When the W film 44 is oxidized, the contact resistance between the W film 44 and the tungsten plug 49 and the leak current increase. In a normal multi-layered metal structure that does not use a plug, even if some high resistance region is formed at the interface, the contact area is large, so that the actual contact resistance is hardly affected. However, in the contact structure including the plug (tungsten plug 49) as shown in FIG. 17, since the plug comes into contact with the wiring layer (44) only in a region as small as the area of the via contact (48), it is formed at the interface. The high resistance region has a great influence on the contact resistance.
【００１４】この問題は、Ｗ膜４４を他の金属膜（アル
ミ、銅、モリブデン、タンタル、プラチナ、等）や金属
化合物膜に置き換えた場合にも同様に生じる。特に、Ｗ
膜４４をアルミ膜に置き換えた場合には、上記酸化の問
題に加えて、前記飽和水溶液によるアルミ膜の孔食腐食
の問題が生じる。アルミ膜が孔食腐食すると、ビアコン
タクト抵抗およびリーク電流の増大に加えて、ビアコン
タクト抵抗のばらつきが大きくなることから、配線の信
頼性が著しく低下することになる。This problem also occurs when the W film 44 is replaced with another metal film (aluminum, copper, molybdenum, tantalum, platinum, etc.) or a metal compound film. Especially W
When the film 44 is replaced with an aluminum film, in addition to the above-mentioned problem of oxidation, there is a problem of pitting corrosion of the aluminum film due to the saturated aqueous solution. When the aluminum film is pitted and corroded, the via contact resistance and the leak current are increased, and the via contact resistance is greatly varied, so that the reliability of the wiring is significantly reduced.
【００１５】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、層間絶縁膜として液相
成長法によるシリコン酸化膜（ＬＰＤ−ＳｉＯ2 膜）を
用いた場合でも、配線層またはプラグを酸化または腐食
させることのない半導体装置の構造および製造方法を提
供することにある。The present invention has been made to solve the above problems, and an object thereof is to use a silicon oxide film (LPD-SiO 2 film) by a liquid phase epitaxy method as an interlayer insulating film. An object of the present invention is to provide a structure and a manufacturing method of a semiconductor device which does not oxidize or corrode a wiring layer or a plug.
【００１６】[0016]
【課題を解決するための手段】請求項１記載の発明は、
配線層またはプラグの上に導電性保護膜が形成され、そ
の導電性保護膜の上に液相成長法によるシリコン酸化膜
が形成されていることをその要旨とする。The invention according to claim 1 is
The gist of the invention is that a conductive protective film is formed on a wiring layer or a plug, and a silicon oxide film formed by a liquid phase epitaxy method is formed on the conductive protective film.
【００１７】請求項２記載の発明は、既に形成してある
配線層またはプラグの上に液相成長法によるシリコン酸
化膜を形成する工程に先立ち、当該配線層またはプラグ
の表面を覆う保護膜を形成することをその要旨とする。According to a second aspect of the invention, prior to the step of forming a silicon oxide film by a liquid phase epitaxy method on a wiring layer or plug which has already been formed, a protective film covering the surface of the wiring layer or plug is formed. Forming is the gist.
【００１８】請求項３記載の発明は、第１の配線層の上
に導電性保護膜を形成する工程と、その導電性保護膜の
上に第２の配線層の形成予定パターンどおりにフォトレ
ジスト膜を形成する工程と、第１の配線層およびフォト
レジスト膜が形成された半導体基板の上に、液相成長法
によるシリコン酸化膜を形成する工程と、前記フォトレ
ジスト膜を除去する工程と、前記フォトレジスト膜を除
去することにより、前記液相成長法によるシリコン酸化
膜に形成された第２の配線層の形成予定パターンどおり
の凹部に、第２の配線層を形成する工程とを備えたこと
をその要旨とする。According to a third aspect of the present invention, the step of forming a conductive protective film on the first wiring layer and the photoresist on the conductive protective film according to the pattern for forming the second wiring layer are performed. A step of forming a film, a step of forming a silicon oxide film by a liquid phase epitaxy method on a semiconductor substrate having a first wiring layer and a photoresist film formed thereon, and a step of removing the photoresist film, And removing the photoresist film to form a second wiring layer in a recess according to a pattern for forming the second wiring layer formed in the silicon oxide film by the liquid phase epitaxy method. This is the gist.
【００１９】[0019]
【作用】従って、請求項１または２記載の発明によれ
ば、配線層またはプラグの上に導電性保護膜または保護
膜を形成後、液相成長法によるシリコン酸化膜を形成し
ている。そのため、液相成長法によるシリコン酸化膜を
形成する工程において、配線層またはプラグが、液相成
長法に用いる飽和水溶液や大気にさらされることはな
い。その結果、配線層またはプラグが、大気中のパーチ
クルによって汚染されたり、大気中の酸素によって酸化
されたり、前記飽和水溶液中の溶存酸素によって酸化さ
れたり、前記飽和水溶液によって腐食されたり、といっ
た問題を防ぐことができる。Therefore, according to the first or second aspect of the present invention, after the conductive protective film or the protective film is formed on the wiring layer or the plug, the silicon oxide film is formed by the liquid phase growth method. Therefore, in the step of forming the silicon oxide film by the liquid phase growth method, the wiring layer or the plug is not exposed to the saturated aqueous solution used in the liquid phase growth method or the atmosphere. As a result, the wiring layer or the plug may be contaminated by particles in the atmosphere, oxidized by oxygen in the atmosphere, oxidized by dissolved oxygen in the saturated aqueous solution, or corroded by the saturated aqueous solution. Can be prevented.
【００２０】また、請求項３記載の発明によれば、第２
の配線層の形成予定パターンどおりにフォトレジスト膜
を形成後、液相成長法によるシリコン酸化膜を形成して
いる。そして、フォトレジスト膜を除去してできた液相
成長法によるシリコン酸化膜の凹部に第２の配線層を形
成している。すなわち、第２の配線層を形成後に液相成
長法によるシリコン酸化膜を形成するのではないため、
第２の配線層が大気や前記飽和水溶液にさらされること
はなく、第２の配線層が酸化または腐食することはな
い。According to the invention of claim 3, the second aspect
After the photoresist film is formed according to the pattern for forming the wiring layer, the silicon oxide film is formed by the liquid phase growth method. Then, the second wiring layer is formed in the concave portion of the silicon oxide film formed by liquid phase epitaxy by removing the photoresist film. That is, since the silicon oxide film is not formed by the liquid phase epitaxy method after forming the second wiring layer,
The second wiring layer is not exposed to the atmosphere or the saturated aqueous solution, and the second wiring layer is not oxidized or corroded.
【００２１】[0021]
【実施例】以下、本発明を完全平坦化２層タングステン
配線に具体化した一実施例を図面に従って説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment in which the present invention is embodied in a completely flattened two-layer tungsten wiring will be described below with reference to the drawings.
【００２２】図１は、本実施例の半導体装置の断面斜視
図である。単結晶シリコン基板１の上にはＣＶＤ法によ
るシリコン酸化膜（以下、ＣＶＤ−ＳｉＯ2 膜という）
２が形成されている。ＣＶＤ−ＳｉＯ2 膜２の上には、
Ｗ膜３による１層目の配線層とＣＶＤ−ＳｉＯ2 膜４に
よる１層目の層間絶縁膜とが形成されている。Ｗ膜３の
上にはタングステン・プラグ５が形成されている。そし
て、ＣＶＤ−ＳｉＯ2 膜４およびタングステン・プラグ
５の上には、ＴｉＷ膜６によるバリアメタル膜が形成さ
れている。ＴｉＷ膜６の上にはＷ膜７による２層目の配
線層が形成されている。また、ＣＶＤ−ＳｉＯ2 膜４の
上にはＬＰＤ−ＳｉＯ2 膜８による２層目の層間絶縁膜
が形成されている。そして、ＬＰＤ−ＳｉＯ2 膜８およ
びＷ膜７の上には、ＴｉＷ膜９によるバリアメタル膜が
形成されている。ここで、ＴｉＷ膜６は、タングステン
・プラグ５の面積より大きく形成されており、タングス
テン・プラグ５の表面の周縁部を覆うようになってい
る。また、ＴｉＷ膜９は、Ｗ膜７の面積より大きく形成
されており、Ｗ膜７の表面の周縁部を覆うようになって
いる。FIG. 1 is a sectional perspective view of the semiconductor device of this embodiment. A silicon oxide film formed by the CVD method (hereinafter referred to as a CVD-SiO 2 film) is formed on the single crystal silicon substrate 1.
2 is formed. On the CVD-SiO 2 film 2,
A first wiring layer made of the W film 3 and a first interlayer insulating film made of the CVD-SiO 2 film 4 are formed. A tungsten plug 5 is formed on the W film 3. Then, a barrier metal film made of the TiW film 6 is formed on the CVD-SiO 2 film 4 and the tungsten plug 5. A second wiring layer made of a W film 7 is formed on the TiW film 6. A second interlayer insulating film made of LPD-SiO 2 film 8 is formed on the CVD-SiO 2 film 4. Then, a barrier metal film of TiW film 9 is formed on the LPD-SiO 2 film 8 and the W film 7. Here, the TiW film 6 is formed to be larger than the area of the tungsten plug 5, and covers the peripheral portion of the surface of the tungsten plug 5. The TiW film 9 is formed to have a larger area than that of the W film 7, and covers the peripheral portion of the surface of the W film 7.
【００２３】次に、本実施例の製造プロセスについて順
を追って説明する。 プロセス１（図２参照）；素子（図示略）が形成された
単結晶シリコン基板１の上に、ＣＶＤ法によってＣＶＤ
−ＳｉＯ2 膜２を形成する。Next, the manufacturing process of this embodiment will be described step by step. Process 1 (see FIG. 2); CVD is performed by a CVD method on the single crystal silicon substrate 1 on which elements (not shown) are formed.
-The SiO 2 film 2 is formed.
【００２４】次に、ＣＶＤ−ＳｉＯ2 膜２の上にＷ膜３
を形成してパターニングする。Ｗ膜３はどのような方法
によって形成してもよい（例えば、スパッタリング、Ｃ
ＶＤ法、真空蒸着、等）。このとき、ＣＶＤ−ＳｉＯ2
膜２にコンタクトホール（図示略）を形成しておき、Ｗ
膜３と単結晶シリコン基板１上の素子とをコンタクトさ
せる。Next, a W film 3 is formed on the CVD-SiO 2 film 2.
And patterning. The W film 3 may be formed by any method (eg, sputtering, C
VD method, vacuum deposition, etc.). At this time, CVD-SiO 2
A contact hole (not shown) is formed in the film 2 and W
The film 3 is brought into contact with the element on the single crystal silicon substrate 1.
【００２５】続いて、ＣＶＤ−ＳｉＯ2 膜２およびＷ膜
３の上に、ＣＶＤ法によってＣＶＤ−ＳｉＯ2 膜４を形
成する。このとき、Ｗ膜３の直上のＣＶＤ−ＳｉＯ2 膜
４の表面には凸部が形成されてしまうため、ＣＶＤ−Ｓ
ｉＯ2 膜４の表面は平坦にならない。そこで、ＣＶＤ−
ＳｉＯ2 膜４の表面を適宜な平坦化技術（化学的機械研
磨法、機械研磨法、エッチバック、等）を用いて平坦化
する。Subsequently, a CVD-SiO 2 film 4 is formed on the CVD-SiO 2 film 2 and the W film 3 by the CVD method. At this time, since a convex portion is formed on the surface of the CVD-SiO 2 film 4 directly above the W film 3, the CVD-S
The surface of the iO 2 film 4 is not flat. Therefore, CVD-
The surface of the SiO 2 film 4 is flattened by using an appropriate flattening technique (chemical mechanical polishing method, mechanical polishing method, etch back, etc.).
【００２６】プロセス２（図３参照）；異方性エッチン
グにより、Ｗ膜３上のＣＶＤ−ＳｉＯ2 膜４にビアコン
タクト１０を形成する。 プロセス３（図４参照）；ビアコンタクト１０内にタン
グステン・プラグ５を埋設する。タングステン・プラグ
５の形成方法としては、選択タングステン−ＣＶＤ法
を用いる方法と、ブランケット・タングステン−ＣＶ
Ｄ法によってＣＶＤ−ＳｉＯ2 膜４の表面全面にタング
ステン膜を形成後、ビアコンタクト１０内のタングステ
ン膜のみを残すように全面エッチバックを行う方法とが
ある。Process 2 (see FIG. 3); Via contacts 10 are formed in the CVD-SiO 2 film 4 on the W film 3 by anisotropic etching. Process 3 (see FIG. 4): The tungsten plug 5 is embedded in the via contact 10. As a method for forming the tungsten plug 5, a method using a selective tungsten-CVD method or a blanket tungsten-CV method is used.
After the tungsten film is formed on the entire surface of the CVD-SiO 2 film 4 by the D method, the entire surface is etched back so that only the tungsten film in the via contact 10 is left.
【００２７】次に、ＣＶＤ−ＳｉＯ2 膜４およびタング
ステン・プラグ５の上、全面に、ＴｉＷ膜６を形成す
る。ＴｉＷ膜６はどのような方法によって形成してもよ
い（例えば、スパッタリング、ＣＶＤ法、真空蒸着、
等）。Next, a TiW film 6 is formed on the entire surface of the CVD-SiO 2 film 4 and the tungsten plug 5. The TiW film 6 may be formed by any method (for example, sputtering, CVD method, vacuum deposition,
etc).
【００２８】プロセス４（図５参照）；ＴｉＷ膜６をパ
ターニングし、タングステン・プラグ５の表面の周縁部
を覆う広さにする。 プロセス５（図６参照）；ＴｉＷ膜６の上にＰＲ膜１１
を形成する。ここで、ＰＲ膜１１は、Ｗ膜７の形成予定
パターンどおりに形成する。Process 4 (see FIG. 5): The TiW film 6 is patterned so as to cover the peripheral edge of the surface of the tungsten plug 5. Process 5 (see FIG. 6); PR film 11 on TiW film 6
To form. Here, the PR film 11 is formed according to the pattern for forming the W film 7.
【００２９】プロセス６（図７参照）；ＰＲ膜１１をマ
スクに用いて、ＣＶＤ−ＳｉＯ2 膜４およびＴｉＷ膜６
の上にＬＰＤ−ＳｉＯ2 膜８を選択的に形成する。この
とき、ＬＰＤ−ＳｉＯ2 膜８の表面は完全に平坦化され
る。また、ＴｉＷ膜６がタングステン・プラグ５の表面
の周縁部を覆っているため、ＬＰＤ−ＳｉＯ2 膜８の形
成に際して、タングステン・プラグ５が前記液相成長法
に用いる飽和水溶液や大気にさらされることはない。そ
のため、タングステン・プラグ５が、大気中のパーチク
ルによって汚染されたり、大気中の酸素によって酸化さ
れたり、前記飽和水溶液中の溶存酸素によって酸化され
るという問題は生じない。Process 6 (see FIG. 7): Using the PR film 11 as a mask, the CVD-SiO 2 film 4 and the TiW film 6 are formed.
A LPD-SiO 2 film 8 is selectively formed on the above. At this time, the surface of the LPD-SiO 2 film 8 is completely flattened. Further, since the TiW film 6 covers the peripheral portion of the surface of the tungsten plug 5, the tungsten plug 5 is exposed to the saturated aqueous solution used in the liquid phase growth method or the atmosphere when the LPD-SiO 2 film 8 is formed. There is no such thing. Therefore, there is no problem that the tungsten plug 5 is contaminated by particles in the atmosphere, is oxidized by oxygen in the atmosphere, or is oxidized by dissolved oxygen in the saturated aqueous solution.
【００３０】続いて、ＰＲ膜１１を除去する。 プロセス７（図８参照）；ＰＲ膜１１を除去することに
よって形成されたＬＰＤ−ＳｉＯ2 膜８の凹部（プロセ
ス５において、Ｗ膜７の形成予定パターンどおりになっ
ている）に、Ｗ膜７を形成する。Ｗ膜７の形成方法とし
ては、選択タングステン−ＣＶＤ法を用いる方法と、
ブランケット・タングステン−ＣＶＤ法によってＬＰ
Ｄ−ＳｉＯ2 膜８の表面全面にタングステン膜を形成
後、ＬＰＤ−ＳｉＯ2 膜８の凹部内のタングステン膜の
みを残すように全面エッチバックを行う方法と、適宜
なスパッタリング（高温スパッタ、ＥＣＲスパッタ、
等）を行った後、ＬＰＤ−ＳｉＯ2 膜８の凹部内のタン
グステン膜のみを残すように全面エッチバックを行う方
法とがある。ここで、またはのＣＶＤ法によってＷ
膜７を形成する場合には、ＴｉＷ膜６がＷ膜７の選択成
長のための導電性膜として作用する。Then, the PR film 11 is removed. Process 7 (see FIG. 8): The W film 7 is formed in the recess of the LPD-SiO 2 film 8 formed by removing the PR film 11 (according to the pattern for forming the W film 7 in the process 5). To form. As a method for forming the W film 7, a method using a selective tungsten-CVD method,
LP by blanket / tungsten-CVD method
After the tungsten film is formed on the entire surface of the D-SiO 2 film 8, the entire surface is etched back so as to leave only the tungsten film in the concave portion of the LPD-SiO 2 film 8 and appropriate sputtering (high temperature sputtering, ECR sputtering). ,
And the like), and then perform an overall etch back so as to leave only the tungsten film in the concave portion of the LPD-SiO 2 film 8. Here, or by the CVD method
When the film 7 is formed, the TiW film 6 acts as a conductive film for selective growth of the W film 7.
【００３１】次に、ＬＰＤ−ＳｉＯ2 膜８およびＷ膜７
の上、全面に、ＴｉＷ膜９を形成する。ＴｉＷ膜９はど
のような方法によって形成してもよい（例えば、スパッ
タリング、ＣＶＤ法、真空蒸着、等）。続いて、ＴｉＷ
膜９をパターニングし、Ｗ膜７の表面の周縁部を覆う広
さにする。Next, the LPD-SiO 2 film 8 and the W film 7 are formed.
A TiW film 9 is formed on the entire surface. The TiW film 9 may be formed by any method (for example, sputtering, CVD method, vacuum deposition, etc.). Then, TiW
The film 9 is patterned to have a width that covers the peripheral portion of the surface of the W film 7.
【００３２】このように、本実施例においては、タング
ステン・プラグ５を形成後、その表面を覆うようにＴｉ
Ｗ膜６によるバリアメタル膜を形成し、それから、ＬＰ
Ｄ−ＳｉＯ2 膜８を形成している。そのため、タングス
テン・プラグ５が大気や前記飽和水溶液にさらされるこ
とはなく、タングステン・プラグ５が酸化することはな
い。As described above, in the present embodiment, after forming the tungsten plug 5, Ti is formed so as to cover the surface thereof.
A barrier metal film is formed by the W film 6, and then LP
The D-SiO 2 film 8 is formed. Therefore, the tungsten plug 5 is not exposed to the atmosphere or the saturated aqueous solution, and the tungsten plug 5 is not oxidized.
【００３３】また、本実施例においては、Ｗ膜７の形成
予定パターンどおりにＰＲ膜１１を形成後、ＬＰＤ−Ｓ
ｉＯ2 膜８を形成している。そして、ＰＲ膜１１を除去
し、ＬＰＤ−ＳｉＯ2 膜８に形成されたＷ膜７の形成予
定パターンどおりの凹部に、Ｗ膜７を形成している。す
なわち、Ｗ膜７を形成後にＬＰＤ−ＳｉＯ2 膜８を形成
するのではないため、Ｗ膜７が大気や前記飽和水溶液に
さらされることはなく、Ｗ膜７が酸化することはない。In this embodiment, after the PR film 11 is formed according to the pattern for forming the W film 7, the LPD-S is formed.
The iO 2 film 8 is formed. Then, the PR film 11 is removed, and the W film 7 is formed in the concave portion formed in the LPD-SiO 2 film 8 according to the pattern in which the W film 7 is to be formed. That is, since the LPD-SiO 2 film 8 is not formed after the W film 7 is formed, the W film 7 is not exposed to the atmosphere or the saturated aqueous solution, and the W film 7 is not oxidized.
【００３４】この図１および図８に示す完全平坦化２層
タングステン配線の上に、さらに配線層を重ねる場合に
は、上記の製造プロセスに引き続いて、以下のプロセス
を行えばよい。When a wiring layer is further laid on the completely flattened double-layered tungsten wiring shown in FIGS. 1 and 8, the following process may be performed subsequent to the above manufacturing process.
【００３５】プロセス８（図９参照）；ＬＰＤ−ＳｉＯ
2 膜８およびＴｉＷ膜９の上、全面に、ＬＰＤ−ＳｉＯ
2 膜１２を形成する。 このとき、ＬＰＤ−ＳｉＯ2 膜１２の表面は完全に平坦
化される。また、ＴｉＷ膜９がＷ膜７の表面の周縁部を
覆っているため、タングステン・プラグ５の場合と同様
に、ＬＰＤ−ＳｉＯ2 膜１２の形成に際して、Ｗ膜７が
前記飽和水溶液や大気にさらされることはない。そのた
め、Ｗ膜７が、大気中のパーチクルによって汚染された
り、大気中の酸素によって酸化されたり、前記飽和水溶
液中の溶存酸素によって酸化されるという問題は生じな
い。Process 8 (see FIG. 9); LPD-SiO
LPD-SiO 2 on the entire surface of 2 film 8 and TiW film 9.
2 The film 12 is formed. At this time, the surface of the LPD-SiO 2 film 12 is completely flattened. Further, since the TiW film 9 covers the peripheral portion of the surface of the W film 7, as in the case of the tungsten plug 5, the W film 7 is exposed to the saturated aqueous solution or the atmosphere when the LPD-SiO 2 film 12 is formed. It will not be exposed. Therefore, there is no problem that the W film 7 is contaminated by particles in the atmosphere, is oxidized by oxygen in the atmosphere, or is oxidized by dissolved oxygen in the saturated aqueous solution.
【００３６】プロセス９（図１０参照）；異方性エッチ
ングにより、ＴｉＷ膜９上のＬＰＤ−ＳｉＯ2 膜１２に
ビアコンタクトを形成する。次に、そのビアコンタクト
内にタングステン・プラグ１３を埋設する。タングステ
ン・プラグ１３の形成方法としては、タングステン・プ
ラグ５の場合と同様に、選択タングステン−ＣＶＤ法
を用いる方法と、ブランケット・タングステン−ＣＶ
Ｄ法によってＬＰＤ−ＳｉＯ2 膜１２の表面全面にタン
グステン膜を形成後、前記ビアコンタクト内のタングス
テン膜のみを残すように全面エッチバックを行う方法と
がある。ここで、ＴｉＷ膜９は、タングステン・プラグ
１３の選択成長のための導電性膜として作用する。Process 9 (see FIG. 10): Via contacts are formed in the LPD-SiO 2 film 12 on the TiW film 9 by anisotropic etching. Next, a tungsten plug 13 is embedded in the via contact. As the method of forming the tungsten plug 13, as in the case of the tungsten plug 5, a method using the selective tungsten-CVD method and a blanket tungsten-CV method are used.
There is a method in which a tungsten film is formed on the entire surface of the LPD-SiO 2 film 12 by the D method and then the entire surface is etched back so that only the tungsten film in the via contact is left. Here, the TiW film 9 acts as a conductive film for selective growth of the tungsten plug 13.
【００３７】続いて、ＬＰＤ−ＳｉＯ2 膜１２およびタ
ングステン・プラグ１３の上、全面に、ＴｉＷ膜１４を
形成する。ＴｉＷ膜１４はどのような方法によって形成
してもよい（例えば、スパッタリング、ＣＶＤ法、真空
蒸着、等）。そして、ＴｉＷ膜１４をパターニングし、
タングステン・プラグ１３の表面の周縁部を覆う広さに
する。Subsequently, a TiW film 14 is formed on the entire surface of the LPD-SiO 2 film 12 and the tungsten plug 13. The TiW film 14 may be formed by any method (eg, sputtering, CVD method, vacuum deposition, etc.). Then, the TiW film 14 is patterned,
The width is set to cover the peripheral portion of the surface of the tungsten plug 13.
【００３８】このように、配線層を重ねる場合において
は、１層目の配線層（Ｗ膜７）を形成後、その表面を覆
うようにＴｉＷ膜９によるバリアメタル膜を形成し、そ
れから、２層目の層間絶縁膜であるＬＰＤ−ＳｉＯ2 膜
１２を形成している。そのため、１層目の配線層（Ｗ膜
７）が大気や前記飽和水溶液にさらされることはなく、
１層目の配線層（Ｗ膜７）が酸化することはない。In this way, in the case of stacking the wiring layers, after forming the first wiring layer (W film 7), the barrier metal film made of the TiW film 9 is formed so as to cover the surface thereof, and then 2 The LPD-SiO 2 film 12 which is the interlayer insulating film of the layer is formed. Therefore, the first wiring layer (W film 7) is not exposed to the atmosphere or the saturated aqueous solution,
The first wiring layer (W film 7) is not oxidized.
【００３９】以上のように、上記各実施例においては、
液相成長法によるシリコン酸化膜（ＬＰＤ−ＳｉＯ2 膜
８，１２）を層間絶縁膜として用いた場合でも、プラグ
（タングステン・プラグ５）や配線層（Ｗ膜７）の酸化
を防ぐことができる。As described above, in each of the above embodiments,
Even if the silicon oxide film (LPD-SiO 2 films 8 and 12) formed by the liquid phase growth method is used as the interlayer insulating film, the oxidation of the plug (tungsten plug 5) and the wiring layer (W film 7) can be prevented. .
【００４０】尚、本発明は上記実施例に限定されるもの
ではなく、以下のように実施してもよい。 １）ＣＶＤ−ＳｉＯ2 膜４による１層目の層間絶縁膜
を、ＬＰＤ−ＳｉＯ2 膜によって形成する。その場合
は、前記プロセス１を以下のプロセス，に置き換え
る。The present invention is not limited to the above embodiment, but may be carried out as follows. 1) The first interlayer insulating film formed by the CVD-SiO 2 film 4 is formed by the LPD-SiO 2 film. In that case, the process 1 is replaced with the following process.
【００４１】プロセス（図１１参照）；素子２０が形
成された単結晶シリコン基板１の上に、ＣＶＤ法によっ
てＣＶＤ−ＳｉＯ2 膜２を形成する。次に、ＣＶＤ−Ｓ
ｉＯ2 膜２にコンタクトホール２１を形成し、コンタク
トホール２１内にプラグ２２を埋設して、単結晶シリコ
ン基板１上の素子２０とプラグ２２とをコンタクトさせ
る。Process (see FIG. 11): The CVD-SiO 2 film 2 is formed by the CVD method on the single crystal silicon substrate 1 on which the element 20 is formed. Next, CVD-S
A contact hole 21 is formed in the iO 2 film 2, and a plug 22 is embedded in the contact hole 21 to bring the element 20 on the single crystal silicon substrate 1 into contact with the plug 22.
【００４２】続いて、ＣＶＤ−ＳｉＯ2 膜２およびプラ
グ２２の上、全面に、ＴｉＷ膜２３を形成する。ＴｉＷ
膜２３はどのような方法によって形成してもよい（例え
ば、スパッタリング、ＣＶＤ法、真空蒸着、等）。そし
て、ＴｉＷ膜２３をパターニングし、プラグ２２の表面
の周縁部を覆う広さにする。Then, a TiW film 23 is formed on the entire surface of the CVD-SiO 2 film 2 and the plug 22. TiW
The film 23 may be formed by any method (eg, sputtering, CVD method, vacuum deposition, etc.). Then, the TiW film 23 is patterned so as to cover the peripheral portion of the surface of the plug 22.
【００４３】次に、ＴｉＷ膜２３の上にＰＲ膜２４を形
成する。ここで、ＰＲ膜２４は、Ｗ膜３の形成予定パタ
ーンどおりに形成する。そして、ＰＲ膜２４をマスクに
用いて、ＣＶＤ−ＳｉＯ2 膜２およびＴｉＷ膜２３の上
にＬＰＤ−ＳｉＯ2 膜２５を選択的に形成する。Next, a PR film 24 is formed on the TiW film 23. Here, the PR film 24 is formed according to the pattern for forming the W film 3. Then, using the PR film 24 as a mask, the LPD-SiO 2 film 25 is selectively formed on the CVD-SiO 2 film 2 and the TiW film 23.
【００４４】このとき、ＬＰＤ−ＳｉＯ2 膜２５の表面
は完全に平坦化される。また、ＴｉＷ膜２３がプラグ２
２の表面の周縁部を覆っているため、ＬＰＤ−ＳｉＯ2
膜２３の形成に際して、プラグ２２が前記飽和水溶液や
大気にさらされることはない。そのため、プラグ２２
が、大気中のパーチクルによって汚染されたり、大気中
の酸素によって酸化されたり、前記飽和水溶液中の溶存
酸素によって酸化されるという問題は生じない。At this time, the surface of the LPD-SiO 2 film 25 is completely flattened. In addition, the TiW film 23 is the plug 2
Since it covers the peripheral portion of the surface of No. 2 , LPD-SiO 2
When forming the film 23, the plug 22 is not exposed to the saturated aqueous solution or the atmosphere. Therefore, the plug 22
However, there is no problem of being contaminated by particles in the atmosphere, being oxidized by oxygen in the atmosphere, or being oxidized by dissolved oxygen in the saturated aqueous solution.
【００４５】続いて、ＰＲ膜２４を除去する。 プロセス（図１２参照）；ＰＲ膜２４を除去すること
によって形成されたＬＰＤ−ＳｉＯ2 膜２５の凹部に、
Ｗ膜３を形成する。Ｗ膜３の形成方法としては、選択
タングステン−ＣＶＤ法を用いる方法と、ブランケッ
ト・タングステン−ＣＶＤ法によってＬＰＤ−ＳｉＯ2
膜２５の表面全面にタングステン膜を形成後、ＬＰＤ−
ＳｉＯ2 膜２５の凹部内のタングステン膜のみを残すよ
うに全面エッチバックを行う方法と、適宜なスパッタ
リング（高温スパッタ、ＥＣＲスパッタ、等）を行った
後、ＬＰＤ−ＳｉＯ2 膜２５の凹部内のタングステン膜
のみを残すように全面エッチバックを行う方法とがあ
る。ここで、またはのＣＶＤ法によってＷ膜３を形
成する場合には、ＴｉＷ膜２３がＷ膜３の選択成長のた
めの導電性膜として作用する。Then, the PR film 24 is removed. Process (see FIG. 12): In the concave portion of the LPD-SiO 2 film 25 formed by removing the PR film 24,
The W film 3 is formed. As a method of forming the W film 3, a method using a selective tungsten-CVD method or a LPD-SiO 2 method by a blanket tungsten-CVD method is used.
After forming a tungsten film on the entire surface of the film 25, LPD-
A method of etching back the entire surface so that only the tungsten film in the recess of the SiO 2 film 25 is left, and appropriate sputtering (high temperature sputtering, ECR sputtering, etc.) is performed, and then the recess of the LPD-SiO 2 film 25 is removed. There is a method in which the entire surface is etched back so that only the tungsten film is left. Here, when the W film 3 is formed by the CVD method, the TiW film 23 functions as a conductive film for selective growth of the W film 3.
【００４６】次に、ＬＰＤ−ＳｉＯ2 膜２５およびＷ膜
３の上、全面に、ＴｉＷ膜２６を形成する。ＴｉＷ膜２
６はどのような方法によって形成してもよい（例えば、
スパッタリング、ＣＶＤ法、真空蒸着、等）。続いて、
ＴｉＷ膜２６をパターニングし、Ｗ膜３の表面の周縁部
を覆う広さにする。Next, a TiW film 26 is formed on the entire surface of the LPD-SiO 2 film 25 and the W film 3. TiW film 2
6 may be formed by any method (eg,
Sputtering, CVD method, vacuum deposition, etc.). continue,
The TiW film 26 is patterned to have a width that covers the peripheral portion of the surface of the W film 3.
【００４７】続いて、ＬＰＤ−ＳｉＯ2 膜２５およびＴ
ｉＷ膜２６の上、全面に、ＬＰＤ−ＳｉＯ2 膜２７を形
成する。このとき、ＬＰＤ−ＳｉＯ2 膜２７の表面は完
全に平坦化される。また、ＴｉＷ膜２６がＷ膜３の表面
の周縁部を覆っているため、ＬＰＤ−ＳｉＯ2 膜２７の
形成に際して、Ｗ膜３が前記飽和水溶液や大気にさらさ
れることはない。そのため、Ｗ膜３が、大気中のパーチ
クルによって汚染されたり、大気中の酸素によって酸化
されたり、前記飽和水溶液中の溶存酸素によって酸化さ
れるという問題は生じない。Subsequently, the LPD-SiO 2 film 25 and T
An LPD-SiO 2 film 27 is formed on the entire surface of the iW film 26. At this time, the surface of the LPD-SiO 2 film 27 is completely flattened. Further, since the TiW film 26 covers the peripheral portion of the surface of the W film 3, the W film 3 is not exposed to the saturated aqueous solution or the atmosphere when the LPD-SiO 2 film 27 is formed. Therefore, there is no problem that the W film 3 is contaminated by particles in the atmosphere, oxidized by oxygen in the atmosphere, or oxidized by dissolved oxygen in the saturated aqueous solution.
【００４８】以上のプロセス，により、ＣＶＤ−Ｓ
ｉＯ2 膜４をＬＰＤ−ＳｉＯ2 膜２５、２７に置き換え
ることができる。 ２）配線層のＷ膜３，７を他の金属膜（アルミ、銅、モ
リブデン、タンタル、プラチナ、等）や金属化合物膜に
置き換える。その場合も、上記実施例と同様、層間絶縁
膜であるＬＰＤ−ＳｉＯ2 膜８，１２，２５，２７を形
成する際に、配線層が酸化することはない。特に、Ｗ膜
３，７をアルミ膜に置き換えた場合には、前記飽和水溶
液によるアルミ膜の孔食腐食の問題が生じることはな
い。By the above process, CVD-S
The iO 2 film 4 can be replaced with the LPD-SiO 2 films 25 and 27. 2) Replace the W films 3 and 7 of the wiring layer with another metal film (aluminum, copper, molybdenum, tantalum, platinum, etc.) or a metal compound film. Also in this case, the wiring layer is not oxidized when the LPD-SiO 2 films 8, 12, 25 and 27, which are the interlayer insulating films, are formed, as in the above embodiment. In particular, when the W films 3 and 7 are replaced with aluminum films, the problem of pitting corrosion of the aluminum films due to the saturated aqueous solution does not occur.
【００４９】３）バリアメタル膜のＴｉＷ膜６，９，１
４，２３，２６を高融点金属化合物膜（例えば、Ｔｉ
Ｎ、ＴｉＮＯX 、等）に置き換える。 ４）バリアメタル膜のＴｉＷ膜６，９，１４，２３，２
６を、配線層やプラグとの密着性が良好で前記飽和水溶
液に侵されない適宜な保護膜（例えば、ポリシリコン
膜、フォトレジスト膜、等）に置き換える。その場合、
当該保護膜に抵抗値が高い膜（例えば、フォトレジスト
膜、等）を用いるときには、当該配線層に対してプラグ
等のビアコンタクトを形成するのに先立ち、当該保護膜
を除去するプロセスを加える。3) TiW films 6, 9, 1 which are barrier metal films
4, 23, and 26 are refractory metal compound films (for example, Ti
N, TiNO x , etc.). 4) TiW films 6, 9, 14, 23, 2 which are barrier metal films
6 is replaced with an appropriate protective film (for example, a polysilicon film, a photoresist film, etc.) that has good adhesion to the wiring layer and the plug and is not attacked by the saturated aqueous solution. In that case,
When a film having a high resistance value (for example, a photoresist film) is used as the protective film, a process of removing the protective film is added prior to forming a via contact such as a plug with respect to the wiring layer.
【００５０】５）タングステン・プラグ５，１３を他の
金属（アルミ、ニッケル、銅、等）によるプラグに置き
換える。 ６）ＣＶＤ−ＳｉＯ2 膜２をＣＶＤ法以外の方法（スパ
ッタリングや真空蒸着などのＰＶＤ法、酸化法）によっ
て形成する。また、ＣＶＤ−ＳｉＯ2 膜２をＰＶＤ法に
よって形成する。5) Replace the tungsten plugs 5, 13 with plugs made of another metal (aluminum, nickel, copper, etc.). 6) The CVD-SiO 2 film 2 is formed by a method other than the CVD method (PVD method such as sputtering or vacuum deposition, oxidation method). Further, the CVD-SiO 2 film 2 is formed by the PVD method.
【００５１】７）ＣＶＤ−ＳｉＯ2 膜２，４を他の絶縁
膜（各種シリケートガラス、アルミナ、シリコン窒化
膜、チタン酸化膜、等）に置き換える。 ８）単結晶シリコン基板１，４１を他の半導体基板（例
えば、ガリウムヒ素基板、等）に置き換える。7) Replace the CVD-SiO 2 films 2 and 4 with another insulating film (various silicate glass, alumina, silicon nitride film, titanium oxide film, etc.). 8) Replace the single crystal silicon substrates 1 and 41 with another semiconductor substrate (for example, gallium arsenide substrate, etc.).
【００５２】[0052]
【発明の効果】以上詳述したように本発明によれば、層
間絶縁膜として液相成長法によるシリコン酸化膜（ＬＰ
Ｄ−ＳｉＯ2 膜）を用いた場合でも、配線層またはプラ
グが酸化または腐食しないという優れた効果がある。As described above in detail, according to the present invention, a silicon oxide film (LP
Even when a D-SiO 2 film) is used, there is an excellent effect that the wiring layer or the plug is not oxidized or corroded.
【図１】本発明を具体化した一実施例の半導体装置の断
面斜視図である。FIG. 1 is a cross-sectional perspective view of a semiconductor device according to an embodiment of the present invention.
【図２】一実施例の半導体装置の製造プロセスを説明す
るための断面図である。FIG. 2 is a cross-sectional view illustrating the manufacturing process of the semiconductor device according to the embodiment.
【図３】一実施例の半導体装置の製造プロセスを説明す
るための断面図である。FIG. 3 is a cross-sectional view for explaining the manufacturing process of the semiconductor device of the example.
【図４】一実施例の半導体装置の製造プロセスを説明す
るための断面図である。FIG. 4 is a cross-sectional view for explaining the manufacturing process for the semiconductor device of the example.
【図５】一実施例の半導体装置の製造プロセスを説明す
るための断面図である。FIG. 5 is a cross-sectional view for explaining the manufacturing process for the semiconductor device of the example.
【図６】一実施例の半導体装置の製造プロセスを説明す
るための断面図である。FIG. 6 is a cross-sectional view for explaining the manufacturing process for the semiconductor device of the example.
【図７】一実施例の半導体装置の製造プロセスを説明す
るための断面図である。FIG. 7 is a cross-sectional view for explaining the manufacturing process for the semiconductor device of the example.
【図８】一実施例の半導体装置の製造プロセスを説明す
るための断面図である。FIG. 8 is a cross-sectional view for explaining the manufacturing process for the semiconductor device of the example.
【図９】本発明を具体化した別の実施例の半導体装置の
製造プロセスを説明するための断面図である。FIG. 9 is a cross-sectional view for explaining the manufacturing process for the semiconductor device of another embodiment of the present invention.
【図１０】本発明を具体化した別の実施例の半導体装置
の製造プロセスを説明するための断面図である。FIG. 10 is a cross-sectional view for explaining the manufacturing process for the semiconductor device of another embodiment of the present invention.
【図１１】本発明を具体化した別の実施例の半導体装置
の製造プロセスを説明するための断面図である。FIG. 11 is a cross-sectional view for explaining the manufacturing process of the semiconductor device of another embodiment of the present invention.
【図１２】本発明を具体化した別の実施例の半導体装置
の製造プロセスを説明するための断面図である。FIG. 12 is a cross-sectional view for explaining the manufacturing process for the semiconductor device of another embodiment of the present invention.
【図１３】従来の半導体装置の製造プロセスを説明する
ための断面図である。FIG. 13 is a cross-sectional view for explaining the conventional semiconductor device manufacturing process.
【図１４】従来の半導体装置の製造プロセスを説明する
ための断面図である。FIG. 14 is a cross-sectional view for explaining the manufacturing process of the conventional semiconductor device.
【図１５】従来の半導体装置の製造プロセスを説明する
ための断面図である。FIG. 15 is a cross-sectional view for explaining the manufacturing process of the conventional semiconductor device.
【図１６】従来の半導体装置の製造プロセスを説明する
ための断面図である。FIG. 16 is a cross-sectional view for explaining the manufacturing process of the conventional semiconductor device.
【図１７】従来の半導体装置の製造プロセスを説明する
ための断面図である。FIG. 17 is a cross-sectional view for explaining the conventional semiconductor device manufacturing process.
６，９，１４，２３，２６ ＴｉＷ膜 ８，１２，２５，２７ ＬＰＤ−ＳｉＯ2 膜 ５，１３ タングステン・プラグ ３，７ Ｗ膜 １１ ＰＲ膜6,9,14,23,26 TiW film 8,12,25,27 LPD-SiO 2 film 5 and 13 tungsten plug 3,7 W film 11 PR film
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/368 Ｚ 9277−4Ｍ 21/3205 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01L 21/368 Z 9277-4M 21/3205
Claims (4)
３）の上に導電性保護膜（６，９，１４，２３，２６）
が形成され、その導電性保護膜の上に液相成長法による
シリコン酸化膜（８，１２，２５，２７）が形成されて
いることを特徴とする半導体装置。1. A wiring layer (3, 7) or a plug (5, 1)
3) Conductive protective film (6, 9, 14, 23, 26) on top
And a silicon oxide film (8, 12, 25, 27) formed by a liquid phase epitaxy method on the conductive protective film.
はプラグ（５，１３）の上に液相成長法によるシリコン
酸化膜（８，１２，２５，２７）を形成する工程に先立
ち、当該配線層またはプラグの表面を覆う保護膜（６，
９，１４，２３，２６）を形成することを特徴とする半
導体装置の製造方法。2. Prior to the step of forming a silicon oxide film (8, 12, 25, 27) by a liquid phase epitaxy method on an already formed wiring layer (3, 7) or plug (5, 13). , A protective film (6, which covers the surface of the wiring layer or the plug.
9, 14, 23, 26) is formed.
（６）を形成する工程と、 その導電性保護膜（６）の上に第２の配線層（７）の形
成予定パターンどおりにフォトレジスト膜（１１）を形
成する工程と、 第１の配線層（５）およびフォトレジスト膜（１１）が
形成された半導体基板（１）の上に、液相成長法による
シリコン酸化膜（８）を形成する工程と、 前記フォトレジスト膜（１１）を除去する工程と、 前記フォトレジスト膜（１１）を除去することにより、
前記液相成長法によるシリコン酸化膜（８）に形成され
た第２の配線層の形成予定パターンどおりの凹部に、第
２の配線層（７）を形成する工程とを備えたことを特徴
とする半導体装置の製造方法。3. The step of forming a conductive protective film (6) on the first wiring layer (5), and the formation of a second wiring layer (7) on the conductive protective film (6). A step of forming a photoresist film (11) according to a predetermined pattern, and a silicon by liquid phase epitaxy method on the semiconductor substrate (1) on which the first wiring layer (5) and the photoresist film (11) are formed. By forming an oxide film (8), removing the photoresist film (11), and removing the photoresist film (11),
And a step of forming the second wiring layer (7) in the concave portion formed in the silicon oxide film (8) by the liquid phase growth method according to the pattern to be formed of the second wiring layer. Of manufacturing a semiconductor device.
導体装置において、前記導電性保護膜または保護膜は、
高融点金属膜または高融点金属化合物膜であることを特
徴とする半導体装置。4. The semiconductor device according to claim 1, wherein the conductive protective film or the protective film is
A semiconductor device comprising a refractory metal film or a refractory metal compound film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11685793A JP3263481B2 (en) | 1993-05-19 | 1993-05-19 | Semiconductor device and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11685793A JP3263481B2 (en) | 1993-05-19 | 1993-05-19 | Semiconductor device and method of manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06334051A true JPH06334051A (en) | 1994-12-02 |
| JP3263481B2 JP3263481B2 (en) | 2002-03-04 |
Family
ID=14697352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11685793A Expired - Fee Related JP3263481B2 (en) | 1993-05-19 | 1993-05-19 | Semiconductor device and method of manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3263481B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| MXPA01005545A (en) | 1998-12-07 | 2003-07-14 | Ecosmart Technologies Inc | Cancer treatment composition and method using signal transduction modulators and natural plant essential oils. |
-
1993
- 1993-05-19 JP JP11685793A patent/JP3263481B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3263481B2 (en) | 2002-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5847463A (en) | Local interconnect comprising titanium nitride barrier layer | |
| JP3300643B2 (en) | Method for manufacturing semiconductor device | |
| KR100225554B1 (en) | Process for fabricating barrier metal structure | |
| JPH0817930A (en) | Semiconductor device structure using etching stop layer and its method | |
| JP2000077625A5 (en) | ||
| US6413863B1 (en) | Method to resolve the passivation surface roughness during formation of the AlCu pad for the copper process | |
| US5688718A (en) | Method of CVD TiN barrier layer integration | |
| US6274932B1 (en) | Semiconductor device having metal interconnection comprising metal silicide and four conductive layers | |
| US6218287B1 (en) | Method of fabricating a semiconductor structure | |
| JPH08264538A (en) | Formation of interconnection | |
| US6927160B1 (en) | Fabrication of copper-containing region such as electrical interconnect | |
| JPH06334051A (en) | Semiconductor device and fabrication thereof | |
| JP2000294545A (en) | Semiconductor device and manufacture of the same | |
| JPH0837289A (en) | Semiconductor device and manufacture thereof | |
| JP3323264B2 (en) | Method for manufacturing semiconductor device | |
| KR100571696B1 (en) | Method For Manufacturing Semiconductor Devices | |
| JPH07335646A (en) | Wiring structure and its manufacture | |
| JPH07201851A (en) | Semiconductor device and manufacture thereof | |
| JPH10189590A (en) | Semiconductor device and manufacturing method thereof | |
| JPH08181146A (en) | Manufacture of semiconductor device | |
| JPS6113375B2 (en) | ||
| KR100324020B1 (en) | Metal wiring formation method of semiconductor device | |
| KR970005683B1 (en) | Metal wiring method in semiconductor device | |
| KR100373364B1 (en) | Method for forming metal line | |
| JPH04214630A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |