JPH10186169A - 光導波路モジュール - Google Patents
光導波路モジュールInfo
- Publication number
- JPH10186169A JPH10186169A JP8350616A JP35061696A JPH10186169A JP H10186169 A JPH10186169 A JP H10186169A JP 8350616 A JP8350616 A JP 8350616A JP 35061696 A JP35061696 A JP 35061696A JP H10186169 A JPH10186169 A JP H10186169A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- optical waveguide
- optical element
- waveguide module
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 光導波路と光素子との光結合が低損失になる
光導波路モジュールを提供する。 【解決手段】 半導体基板１００の上に第１の誘電体層
１０２、導波路コア１０３及び第２の誘電体層１０４を
順に重ね、この積層中に光素子１０８を収容するための
凹部１０９を掘り込んだ光導波路モジュールにおいて、
上記凹部１０９の深さの中央位置に上記導波路コア１０
３が位置している。このため角度ずれによる結合損失増
加を抑えることができる。
光導波路モジュールを提供する。 【解決手段】 半導体基板１００の上に第１の誘電体層
１０２、導波路コア１０３及び第２の誘電体層１０４を
順に重ね、この積層中に光素子１０８を収容するための
凹部１０９を掘り込んだ光導波路モジュールにおいて、
上記凹部１０９の深さの中央位置に上記導波路コア１０
３が位置している。このため角度ずれによる結合損失増
加を抑えることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、光導波路中に光素
子を収容するための凹部を形成した光導波路モジュール
に係り、特に、光導波路と光素子との光結合が低損失に
なる光導波路モジュールに関するものである。
子を収容するための凹部を形成した光導波路モジュール
に係り、特に、光導波路と光素子との光結合が低損失に
なる光導波路モジュールに関するものである。
【０００２】
【従来の技術】従来技術の光導波路モジュールを図２に
示す。この光導波路モジュールは、ウエットエッチング
により凸部１１を形成したシリコン基板１０上に、石英
ガラスからなる下部クラッド層１２及び上部クラッド層
１３と、両クラッド層間に挟まれた屈折率がクラッド層
に比較して０．３〜０．５％高い石英ガラスよりなる導
波路コア１４とを有し、このような積層構造によって光
導波路を形成している。この積層中に光素子１５を収容
しかつ光導波路に光結合させるために、上部クラッド層
１３と導波路コア１４とを選択的にエッチングすること
により、シリコン基板１０の凸部１１の上面にあたる光
素子搭載部１６までの凹部１９を形成した構造となって
いる。
示す。この光導波路モジュールは、ウエットエッチング
により凸部１１を形成したシリコン基板１０上に、石英
ガラスからなる下部クラッド層１２及び上部クラッド層
１３と、両クラッド層間に挟まれた屈折率がクラッド層
に比較して０．３〜０．５％高い石英ガラスよりなる導
波路コア１４とを有し、このような積層構造によって光
導波路を形成している。この積層中に光素子１５を収容
しかつ光導波路に光結合させるために、上部クラッド層
１３と導波路コア１４とを選択的にエッチングすること
により、シリコン基板１０の凸部１１の上面にあたる光
素子搭載部１６までの凹部１９を形成した構造となって
いる。
【０００３】光素子１５は、光素子搭載部１６の電極１
７上に搭載され、凹部１９の壁に形成されている導波路
コア１４の光入出力部１４ａと向かい合わせてはんだ１
８により固定されている。光導波路と光素子１５との光
結合は低損失であることが求められており、このため光
入出力部１４ａを選択的にエッチングで形成するときに
は、光素子搭載部１６と光入出力部１４ａとの垂直性が
重要となってくる。
７上に搭載され、凹部１９の壁に形成されている導波路
コア１４の光入出力部１４ａと向かい合わせてはんだ１
８により固定されている。光導波路と光素子１５との光
結合は低損失であることが求められており、このため光
入出力部１４ａを選択的にエッチングで形成するときに
は、光素子搭載部１６と光入出力部１４ａとの垂直性が
重要となってくる。
【０００４】
【発明が解決しようとする課題】ここで、凹部１９の深
さは３０μｍ程度であり、このような凹部１９を掘り込
むためのエッチングは、一般的なエッチングと比較し
て、かなりの深さの深溝のエッチングとなる。この場
合、エッチングされた凹部１９の断面は、図２に示すよ
うに、壁が厳密には垂直とならずに曲面となる。特に、
導波路コア１４がある凹部１９の底部、及び凹部１９の
上部は、曲面となるために光素子搭載部１６に対し曲率
に依存して角度θを持つことになる。このため、光素子
１５に対し角度ずれによる損失を増やす原因となる。図
３に光素子搭載部１６と光入出力部１４ａとに生じる角
度ずれ（θ度）を示し、図４にこの角度ずれと結合損失
増加との関係を示す。ここで、光導波路、光素子のスポ
ットサイズは、それぞれ４．８μｍ、３．０μｍであ
る。図に示されるように、角度ずれ量が大きくなると結
合損失増加量が大きくなる。このとき、結合損失増加量
を０．３ｄＢに抑えようとすると、角度ずれ量は５．５
度以下でなくてはならない。このための適切なエッチン
グ条件を定めることは困難であった。
さは３０μｍ程度であり、このような凹部１９を掘り込
むためのエッチングは、一般的なエッチングと比較し
て、かなりの深さの深溝のエッチングとなる。この場
合、エッチングされた凹部１９の断面は、図２に示すよ
うに、壁が厳密には垂直とならずに曲面となる。特に、
導波路コア１４がある凹部１９の底部、及び凹部１９の
上部は、曲面となるために光素子搭載部１６に対し曲率
に依存して角度θを持つことになる。このため、光素子
１５に対し角度ずれによる損失を増やす原因となる。図
３に光素子搭載部１６と光入出力部１４ａとに生じる角
度ずれ（θ度）を示し、図４にこの角度ずれと結合損失
増加との関係を示す。ここで、光導波路、光素子のスポ
ットサイズは、それぞれ４．８μｍ、３．０μｍであ
る。図に示されるように、角度ずれ量が大きくなると結
合損失増加量が大きくなる。このとき、結合損失増加量
を０．３ｄＢに抑えようとすると、角度ずれ量は５．５
度以下でなくてはならない。このための適切なエッチン
グ条件を定めることは困難であった。
【０００５】そこで、本発明の目的は、上記課題を解決
し、光導波路と光素子との光結合が低損失になる光導波
路モジュールを提供することにある。
し、光導波路と光素子との光結合が低損失になる光導波
路モジュールを提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に本発明は、半導体基板の上に第１の誘電体層、導波路
コア及び第２の誘電体層を順に重ね、この積層中に光素
子を収容するための凹部を掘り込んだ光導波路モジュー
ルにおいて、上記凹部の深さの中央位置に上記導波路コ
アが位置しているものである。
に本発明は、半導体基板の上に第１の誘電体層、導波路
コア及び第２の誘電体層を順に重ね、この積層中に光素
子を収容するための凹部を掘り込んだ光導波路モジュー
ルにおいて、上記凹部の深さの中央位置に上記導波路コ
アが位置しているものである。
【０００７】第１の誘電体層の層厚と第２の誘電体層の
層厚とが同一であり、上記凹部が半導体基板表面に達し
てもよい。
層厚とが同一であり、上記凹部が半導体基板表面に達し
てもよい。
【０００８】上記半導体基板が、光素子を搭載するため
の凸部を有してもよい。
の凸部を有してもよい。
【０００９】上記半導体基板が、（１００）面方位のシ
リコンからなってもよい。
リコンからなってもよい。
【００１０】上記誘電体層が、シリコンの酸化物を主成
分としてもよい。
分としてもよい。
【００１１】上記光素子が発光素子または受光素子であ
り、この発光素子または受光素子が上記導波路コアと光
学的に結合されてもよい。
り、この発光素子または受光素子が上記導波路コアと光
学的に結合されてもよい。
【００１２】
【発明の実施の形態】以下、本発明の一実施形態を添付
図面に基づいて詳述する。
図面に基づいて詳述する。
【００１３】図１に示されるように、本発明の光導波路
モジュールは、シリコン基板１００上に形成した下部ク
ラッド層１０２、導波路コア１０３、上部クラッド層１
０４の石英ガラスを選択的にシリコン基板の表面近くま
で深エッチングすることにより、光入出力部１０３ａを
エッチング深さの中央位置においたものである。これに
より、エッチングされた凹部１０９の上部及び底部に生
じる曲面は光入出力部１０３ａにかからなくなり、角度
ずれによる結合損失増加を抑えることができる。また、
本発明の光導波路モジュールは、（１００）面方位のシ
リコン基板１００上に異方性ウエットエッチングにより
形成した、（１１１）面を斜面に持つ高さｄの凸部１０
１を光素子搭載部とする場合でも、光入出力部１０３ａ
となる凹部１０９の壁を光素子搭載部よりｄ／ｔａｎ-1
（５５度）以上離し、かつ光入出力部１０３ａをエッチ
ング深さの中央位置におくことにより、角度ずれによる
結合損失増加を抑えることができる。
モジュールは、シリコン基板１００上に形成した下部ク
ラッド層１０２、導波路コア１０３、上部クラッド層１
０４の石英ガラスを選択的にシリコン基板の表面近くま
で深エッチングすることにより、光入出力部１０３ａを
エッチング深さの中央位置においたものである。これに
より、エッチングされた凹部１０９の上部及び底部に生
じる曲面は光入出力部１０３ａにかからなくなり、角度
ずれによる結合損失増加を抑えることができる。また、
本発明の光導波路モジュールは、（１００）面方位のシ
リコン基板１００上に異方性ウエットエッチングにより
形成した、（１１１）面を斜面に持つ高さｄの凸部１０
１を光素子搭載部とする場合でも、光入出力部１０３ａ
となる凹部１０９の壁を光素子搭載部よりｄ／ｔａｎ-1
（５５度）以上離し、かつ光入出力部１０３ａをエッチ
ング深さの中央位置におくことにより、角度ずれによる
結合損失増加を抑えることができる。
【００１４】本発明の光導波路モジュールの製造手順は
次の通りである。
次の通りである。
【００１５】（１００）面方位を持つシリコン基板１０
０を異方性ウエットエッチングすることにより、表面に
光素子搭載部となる凸部１０１を形成した。その後、電
子ビーム蒸着法を用いて石英ガラスよりなる下部クラッ
ド層１０２を凸部１０１より十分高く形成した。その
後、石英ガラスに覆われた凸部１０１上面のシリコンが
完全に露出されるよう下部クラッド層１０２を研磨し、
シリコン基板１００の凸部１０１上面と下部クラッド層
１０２とを平滑化した。このときの下部クラッド層１０
２の厚さは２０μｍである。その上に、チタン或いはゲ
ルマニウムをドープして屈折率を上げた石英ガラスを電
子ビーム蒸着法により６〜８μｍ堆積させ、導波路コア
１０３をパタニングさせた後、再び石英ガラスを電子ビ
ーム蒸着して上部クラッド層１０４を堆積させた。上部
クラッド層１０４の厚さは２０μｍに設定し、下部クラ
ッド層１０２と同じ厚さとしている。その後、上部クラ
ッド層１０４、導波路コア１０３、下部クラッド層１０
２をフッ素系のガスを用いて石英ガラスを選択的にドラ
イエッチングした。
０を異方性ウエットエッチングすることにより、表面に
光素子搭載部となる凸部１０１を形成した。その後、電
子ビーム蒸着法を用いて石英ガラスよりなる下部クラッ
ド層１０２を凸部１０１より十分高く形成した。その
後、石英ガラスに覆われた凸部１０１上面のシリコンが
完全に露出されるよう下部クラッド層１０２を研磨し、
シリコン基板１００の凸部１０１上面と下部クラッド層
１０２とを平滑化した。このときの下部クラッド層１０
２の厚さは２０μｍである。その上に、チタン或いはゲ
ルマニウムをドープして屈折率を上げた石英ガラスを電
子ビーム蒸着法により６〜８μｍ堆積させ、導波路コア
１０３をパタニングさせた後、再び石英ガラスを電子ビ
ーム蒸着して上部クラッド層１０４を堆積させた。上部
クラッド層１０４の厚さは２０μｍに設定し、下部クラ
ッド層１０２と同じ厚さとしている。その後、上部クラ
ッド層１０４、導波路コア１０３、下部クラッド層１０
２をフッ素系のガスを用いて石英ガラスを選択的にドラ
イエッチングした。
【００１６】ここまでの手順により、下部クラッド層１
０２の層厚と上部クラッド層１０４の層厚とが同一なの
でシリコン基板１００の表面まで石英ガラスをエッチン
グすることで光入出力部１０３ａをエッチング深さの中
央位置におくことができる。このとき、光素子搭載部と
なるシリコン基板１００上の凸部１０１は表面が露出し
たところでエッチングが止まるので、導波路コア１０３
に対する光素子搭載部の高さ位置がずれることはない。
また、光入出力部１０３ａとなる凹部１０９の壁は光素
子搭載部より２０μｍ離して形成しており、導波路コア
１０３がエッチング深さの中央位置に位置することによ
り、凹部１０９の上部及び底部に生じる曲面による角度
ずれを抑え、結合損失増加を０．３ｄＢ以下に抑えるこ
とができる。
０２の層厚と上部クラッド層１０４の層厚とが同一なの
でシリコン基板１００の表面まで石英ガラスをエッチン
グすることで光入出力部１０３ａをエッチング深さの中
央位置におくことができる。このとき、光素子搭載部と
なるシリコン基板１００上の凸部１０１は表面が露出し
たところでエッチングが止まるので、導波路コア１０３
に対する光素子搭載部の高さ位置がずれることはない。
また、光入出力部１０３ａとなる凹部１０９の壁は光素
子搭載部より２０μｍ離して形成しており、導波路コア
１０３がエッチング深さの中央位置に位置することによ
り、凹部１０９の上部及び底部に生じる曲面による角度
ずれを抑え、結合損失増加を０．３ｄＢ以下に抑えるこ
とができる。
【００１７】この後、光素子搭載部にチタン、白金、金
からなる電極層１０６をリフトオフプロセスにより形成
して光導波路基板を製造した。光素子搭載の位置合わせ
に使うアライメントマークもこのとき形成した。次に、
電極上部１０５にＡｕ／Ｓｎ薄膜はんだ１０７及び光導
波路基板との位置合わせ用にアライメントマークを形成
した光素子１０８を赤外線透過光によるパッシブアライ
メント法により光導波路基板上に位置合わせし、薄膜は
んだ１０７の融点温度（２８３℃）以下に加熱した状態
で光素子１０８を光導波路基板に加圧して仮固定を行っ
た後、別のヒータで再度融点温度以上に加熱して薄膜は
んだ１０７を溶融させ本固定を行った。固定後の位置ず
れは約１μｍ前後であり、光入出力部１０３ａと光素子
１０８との端面間の角度ずれによる損失を含めても２ｄ
Ｂ程度の損失増加で位置合わせ及び固定が可能であっ
た。
からなる電極層１０６をリフトオフプロセスにより形成
して光導波路基板を製造した。光素子搭載の位置合わせ
に使うアライメントマークもこのとき形成した。次に、
電極上部１０５にＡｕ／Ｓｎ薄膜はんだ１０７及び光導
波路基板との位置合わせ用にアライメントマークを形成
した光素子１０８を赤外線透過光によるパッシブアライ
メント法により光導波路基板上に位置合わせし、薄膜は
んだ１０７の融点温度（２８３℃）以下に加熱した状態
で光素子１０８を光導波路基板に加圧して仮固定を行っ
た後、別のヒータで再度融点温度以上に加熱して薄膜は
んだ１０７を溶融させ本固定を行った。固定後の位置ず
れは約１μｍ前後であり、光入出力部１０３ａと光素子
１０８との端面間の角度ずれによる損失を含めても２ｄ
Ｂ程度の損失増加で位置合わせ及び固定が可能であっ
た。
【００１８】以上説明したように、本発明によれば、光
素子搭載部及び光結合のための光入出力部において、３
０μｍ以上の石英ガラスエッチングを行った時でもエッ
チング深さの中央位置に光入出力部をおくことにより、
エッチングされた曲面の曲率に依存する角度ずれによる
損失増加を抑え、光導波路上に低損失で光結合できる光
導波路基板の提供が可能である。これにより光導波路及
び光素子のハイブリッド集積が容易に実現でき光ファイ
バ通信に必要とされる種々の光伝送モジュールを低コス
トで実装できる。
素子搭載部及び光結合のための光入出力部において、３
０μｍ以上の石英ガラスエッチングを行った時でもエッ
チング深さの中央位置に光入出力部をおくことにより、
エッチングされた曲面の曲率に依存する角度ずれによる
損失増加を抑え、光導波路上に低損失で光結合できる光
導波路基板の提供が可能である。これにより光導波路及
び光素子のハイブリッド集積が容易に実現でき光ファイ
バ通信に必要とされる種々の光伝送モジュールを低コス
トで実装できる。
【００１９】
【発明の効果】本発明は次の如き優れた効果を発揮す
る。
る。
【００２０】（１）凹部の深さの中央位置に導波路コア
があるので、光導波路と光素子との光結合が低損失にな
る。
があるので、光導波路と光素子との光結合が低損失にな
る。
【図１】本発明の一実施形態を示す光導波路モジュール
の（ａ）平面図及び（ｂ）Ａ−Ａ断面図である。
の（ａ）平面図及び（ｂ）Ａ−Ａ断面図である。
【図２】従来の光導波路モジュールの（ａ）平面図及び
（ｂ）Ｂ−Ｂ断面図である。
（ｂ）Ｂ−Ｂ断面図である。
【図３】従来の光導波路モジュールにおける角度ずれを
示す詳細図である。
示す詳細図である。
【図４】角度ずれと結合損失増加との関係を示す図であ
る。
る。
１００ シリコン基板（半導体基板） １０１ 凸部 １０２ 下部クラッド層（第１の誘電体層） １０３ 導波路コア １０３ａ 光入出力部 １０４ 上部クラッド層（第２の誘電体層） １０９ 凹部 ｄ 凸部の高さ
Claims (6)
- 【請求項１】 半導体基板の上に第１の誘電体層、導波
路コア及び第２の誘電体層を順に重ね、この積層中に光
素子を収容するための凹部を掘り込んだ光導波路モジュ
ールにおいて、上記凹部の深さの中央位置に上記導波路
コアが位置していることを特徴とする光導波路モジュー
ル。 - 【請求項２】 第１の誘電体層の層厚と第２の誘電体層
の層厚とが同一であり、上記凹部が半導体基板表面に達
していることを特徴とする請求項１記載の光導波路モジ
ュール。 - 【請求項３】 上記半導体基板が、光素子を搭載するた
めの凸部を有することを特徴とする請求項１又は２記載
の光導波路モジュール。 - 【請求項４】 上記半導体基板が、（１００）面方位の
シリコンからなることを特徴とする請求項１〜３いずれ
か記載の光導波路モジュール。 - 【請求項５】 上記誘電体層が、シリコンの酸化物を主
成分とすることを特徴とする請求項１〜４いずれか記載
の光導波路モジュール。 - 【請求項６】 上記光素子が発光素子または受光素子で
あり、この発光素子または受光素子が上記導波路コアと
光学的に結合されていることを特徴とする請求項１〜５
いずれか記載の光導波路モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8350616A JPH10186169A (ja) | 1996-12-27 | 1996-12-27 | 光導波路モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8350616A JPH10186169A (ja) | 1996-12-27 | 1996-12-27 | 光導波路モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10186169A true JPH10186169A (ja) | 1998-07-14 |
Family
ID=18411684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8350616A Pending JPH10186169A (ja) | 1996-12-27 | 1996-12-27 | 光導波路モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10186169A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1736817A3 (en) * | 2003-07-17 | 2007-03-07 | Dow Corning Corporation | An electro-optic gap-cell for waveguide deployment |
-
1996
- 1996-12-27 JP JP8350616A patent/JPH10186169A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1736817A3 (en) * | 2003-07-17 | 2007-03-07 | Dow Corning Corporation | An electro-optic gap-cell for waveguide deployment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI493239B (zh) | 光元件模組及其製造方法 | |
| US6316281B1 (en) | Method for fabricating a hybrid optical integrated circuit employing SOI optical waveguide | |
| US6888989B1 (en) | Photonic chip mounting in a recess for waveguide alignment and connection | |
| CN101846777B (zh) | 光器件 | |
| JP4796884B2 (ja) | 光導波路デバイスの製造方法 | |
| JPH06275870A (ja) | 光結合部材の製造方法および光結合用部材 | |
| Hauffe et al. | Methods for passive fiber chip coupling of integrated optical devices | |
| CN101398512A (zh) | 平面光波线路及其制作方法和光波导装置 | |
| JP2823044B2 (ja) | 光結合回路及びその製造方法 | |
| KR100456672B1 (ko) | 광도파로 플랫폼 및 그 제조 방법 | |
| KR100427582B1 (ko) | 광도파로 플랫폼 및 그 제조 방법 | |
| JP2008102283A (ja) | 光導波路、光モジュール及び光導波路の製造方法 | |
| JP6384152B2 (ja) | 光デバイス及びその製造方法 | |
| WO2020235041A1 (ja) | 導波路接続構造、導波路チップ、コネクタ、および導波路接続部品の製造方法、ならびに導波路接続方法 | |
| KR20020041755A (ko) | 광하이브리드모듈 및 그 광디바이스 및 그광디바이스용반제품 | |
| TWI252339B (en) | Self-aligned optical waveguide to optical fiber connection system | |
| JP2003131056A (ja) | 光回路及びその製造方法 | |
| JP2002169064A (ja) | 光部品実装用基板及びその製造方法並びに光モジュール | |
| US20020071636A1 (en) | Method and apparatus for attaching an optical fibre to an optical device | |
| JPH10186169A (ja) | 光導波路モジュール | |
| CN112558333A (zh) | 一种电光器件及其制造方法 | |
| JP3204437B2 (ja) | ハイブリッド光集積用実装基板の作製方法 | |
| CN112558217A (zh) | 一种电光器件及其制造方法 | |
| WO2008126653A1 (ja) | 光表面実装用導波路基板の製造方法 | |
| JPH09133828A (ja) | ファイバと平面導波管との結合を備える物およびその物の製造方法 |