JPH10185998A - テストヘッドのロック装置 - Google Patents
テストヘッドのロック装置Info
- Publication number
- JPH10185998A JPH10185998A JP8343348A JP34334896A JPH10185998A JP H10185998 A JPH10185998 A JP H10185998A JP 8343348 A JP8343348 A JP 8343348A JP 34334896 A JP34334896 A JP 34334896A JP H10185998 A JPH10185998 A JP H10185998A
- Authority
- JP
- Japan
- Prior art keywords
- lock
- test head
- switch
- free
- main body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 本発明は、デバイス・インタフェース手段の
デバイス接続変換手段４０を交換する際に、テストヘッ
ド本体３０を回転する過程において、誤ってフリースイ
ッチ３３を押しても、ロック手段３１のロックが外れな
いテストヘッドのロック装置。 【解決手段】 回動自在のテストヘッド本体に搭載さ
れたデバイス・インタフェース手段をロックまたは解除
するテストヘッドのロック装置において、前記テストヘ
ッド本体の水平状態を検出する位置検出手段を有して、
該位置検出手段の検出信号がないときはデバイス・イン
タフェース手段を解除できないようにした解決手段。
デバイス接続変換手段４０を交換する際に、テストヘッ
ド本体３０を回転する過程において、誤ってフリースイ
ッチ３３を押しても、ロック手段３１のロックが外れな
いテストヘッドのロック装置。 【解決手段】 回動自在のテストヘッド本体に搭載さ
れたデバイス・インタフェース手段をロックまたは解除
するテストヘッドのロック装置において、前記テストヘ
ッド本体の水平状態を検出する位置検出手段を有して、
該位置検出手段の検出信号がないときはデバイス・イン
タフェース手段を解除できないようにした解決手段。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体試験装置に
おける、テストヘッド本体にデバイス・インタフェース
手段を搭載するテストヘッドのロック装置に関する。
おける、テストヘッド本体にデバイス・インタフェース
手段を搭載するテストヘッドのロック装置に関する。
【０００２】
【従来の技術】従来技術の例について、図５〜図８を参
照して説明する。図６に示すように、半導体試験装置
（以下、ＩＣテスタと記す）の構成は、ＩＣテスタ本体
１０と、テストヘッドスタンド２０で回動自在に支持さ
れたテストヘッド本体３０と、テストヘッド本体３０に
搭載されたデバイス・インタフェース手段であるデバイ
ス接続変換手段４０と、ハンドラ５０とで構成される。
照して説明する。図６に示すように、半導体試験装置
（以下、ＩＣテスタと記す）の構成は、ＩＣテスタ本体
１０と、テストヘッドスタンド２０で回動自在に支持さ
れたテストヘッド本体３０と、テストヘッド本体３０に
搭載されたデバイス・インタフェース手段であるデバイ
ス接続変換手段４０と、ハンドラ５０とで構成される。
【０００３】以下、各構成要素について説明する。ＩＣ
テスタ本体１０は、ＩＣ試験をするための信号を発生
し、また試験する各種ユニットと電源部を内蔵してい
る。この試験信号はテストヘッド本体３０にケーブルで
接続供給される。テストヘッド本体３０は、供給された
試験信号をデバイスのピンに印加し、デバイス出力を受
ける電子回路のピンカードを多数内蔵している。ピンカ
ードは試験するＩＣの数とＩＣのピン数に必要な分が用
意されている。たとえば、３２ピンのＩＣを２個同時測
定する場合は、６４ピン分に相当するピンカードが必要
となる。
テスタ本体１０は、ＩＣ試験をするための信号を発生
し、また試験する各種ユニットと電源部を内蔵してい
る。この試験信号はテストヘッド本体３０にケーブルで
接続供給される。テストヘッド本体３０は、供給された
試験信号をデバイスのピンに印加し、デバイス出力を受
ける電子回路のピンカードを多数内蔵している。ピンカ
ードは試験するＩＣの数とＩＣのピン数に必要な分が用
意されている。たとえば、３２ピンのＩＣを２個同時測
定する場合は、６４ピン分に相当するピンカードが必要
となる。
【０００４】また、デバイス・インタフェース手段であ
るデバイス接続変換手段４０には、図７と図８に示すよ
うに、ＩＣソケット４１が搭載されている。試験するデ
バイスのＩＣやＬＳＩはピンの数とピンの接続構成がデ
バイスごとにそれぞれ異なるので、試験するＩＣやＬＳ
Ｉの種類に応じて、ピンカードの電極端子からＩＣソケ
ットのピン端子間の接続を変える必要がある。そこで、
試験するＩＣやＬＳＩの種類やピンの接続構成に応じて
ケーブルでＩＣソケット間を接続したデバイス接続変換
手段４０が多種類用意されている。
るデバイス接続変換手段４０には、図７と図８に示すよ
うに、ＩＣソケット４１が搭載されている。試験するデ
バイスのＩＣやＬＳＩはピンの数とピンの接続構成がデ
バイスごとにそれぞれ異なるので、試験するＩＣやＬＳ
Ｉの種類に応じて、ピンカードの電極端子からＩＣソケ
ットのピン端子間の接続を変える必要がある。そこで、
試験するＩＣやＬＳＩの種類やピンの接続構成に応じて
ケーブルでＩＣソケット間を接続したデバイス接続変換
手段４０が多種類用意されている。
【０００５】次に、図６に示すように、ハンドラ５０と
接続変換手段４０とを結合させる場合は、テストヘッド
スタンド２０を水平状態にして接続変換手段４０を搭載
し、テストヘッド本体３０を９０度回転させると、デバ
イス接続変換手段４０が垂直になって、ハンドラ５０の
側面で結合できる。
接続変換手段４０とを結合させる場合は、テストヘッド
スタンド２０を水平状態にして接続変換手段４０を搭載
し、テストヘッド本体３０を９０度回転させると、デバ
イス接続変換手段４０が垂直になって、ハンドラ５０の
側面で結合できる。
【０００６】そして、ハンドラ５０は、被試験ＩＣを自
動で搬送して、ＩＣのリードピンをＩＣソケットの電極
に圧接させて、試験をおこない、その試験の結果により
ＩＣのソーティングを自動で行うロボットとしての動作
をする。
動で搬送して、ＩＣのリードピンをＩＣソケットの電極
に圧接させて、試験をおこない、その試験の結果により
ＩＣのソーティングを自動で行うロボットとしての動作
をする。
【０００７】そして次に、従来技術のテストヘッドの構
成について、図７と、図８とを参照して説明する。図７
に示すように、テストヘッドの要部構成は、ピンカード
を内蔵しているテストヘッド本体３０と、テストヘッド
本体３０を回動自在に支持しているテストヘッドスタン
ド２０と、テストヘッド本体３０にロック手段３１でロ
ックされたデバイス接続変換手段４０とで構成してい
る。また、図８に示すように、テストヘッド本体３０の
側面には、ロック手段３１をロックする信号のスイッチ
であるロックスイッチ３２と、解除する信号のスイッチ
であるフリースイッチ３３とがある。
成について、図７と、図８とを参照して説明する。図７
に示すように、テストヘッドの要部構成は、ピンカード
を内蔵しているテストヘッド本体３０と、テストヘッド
本体３０を回動自在に支持しているテストヘッドスタン
ド２０と、テストヘッド本体３０にロック手段３１でロ
ックされたデバイス接続変換手段４０とで構成してい
る。また、図８に示すように、テストヘッド本体３０の
側面には、ロック手段３１をロックする信号のスイッチ
であるロックスイッチ３２と、解除する信号のスイッチ
であるフリースイッチ３３とがある。
【０００８】次に、このテストヘッドのロック装置の動
作と操作について図５を参照して説明する。図５に示す
ように、テストヘッドのロック装置の構成は、ロックス
イッチ３２と、フリースイッチ３３と、ロック・フリー
制御回路３５と、ロック手段３１とで構成される。ここ
で、ロック手段３１は、たとえば、ソレノイドコイルに
よりロックのツメが伸縮するソレノイドとして説明す
る。
作と操作について図５を参照して説明する。図５に示す
ように、テストヘッドのロック装置の構成は、ロックス
イッチ３２と、フリースイッチ３３と、ロック・フリー
制御回路３５と、ロック手段３１とで構成される。ここ
で、ロック手段３１は、たとえば、ソレノイドコイルに
よりロックのツメが伸縮するソレノイドとして説明す
る。
【０００９】ロックスイッチ３２を押して閉じる（メー
ク）と、ロック信号１００は電位がＬＯＷになり、ロッ
ク・フリー制御回路３５はロック手段３１にロックする
制御信号を与えて、ロック手段３１がロックするツメを
伸長してデバイス接続変換手段４０をロックする。
ク）と、ロック信号１００は電位がＬＯＷになり、ロッ
ク・フリー制御回路３５はロック手段３１にロックする
制御信号を与えて、ロック手段３１がロックするツメを
伸長してデバイス接続変換手段４０をロックする。
【００１０】また、フリースイッチ３３を押して開く
（ブレーク）と、フリー信号２００はＨＩＧＨになり、
ロック・フリー制御回路３５はロック手段３１に解除す
る制御信号を与えて、ロック手段３１がロックするツメ
を縮退させてデバイス接続変換手段４０を解除する。
（ブレーク）と、フリー信号２００はＨＩＧＨになり、
ロック・フリー制御回路３５はロック手段３１に解除す
る制御信号を与えて、ロック手段３１がロックするツメ
を縮退させてデバイス接続変換手段４０を解除する。
【００１１】従って、デバイス接続変換手段４０を交換
するときは、デバイス接続変換手段４０とハンドラ５０
との結合を外して、テストヘッド本体３０を９０度回転
して水平にした状態で、フリースイッチ３３を押して、
ロック手段３１のツメを縮退させて接続変換手段４０の
ロックを外し、他のデバイス接続変換手段４０に交換し
て搭載する。
するときは、デバイス接続変換手段４０とハンドラ５０
との結合を外して、テストヘッド本体３０を９０度回転
して水平にした状態で、フリースイッチ３３を押して、
ロック手段３１のツメを縮退させて接続変換手段４０の
ロックを外し、他のデバイス接続変換手段４０に交換し
て搭載する。
【００１２】次に、ロックスイッチ３２を押して、ロッ
ク手段３１のツメを伸長させてデバイス接続変換手段４
０をロックさせる。そして次に、テストヘッド本体３０
を９０度回転して垂直にし、ハンドラ５０の側面とテス
トヘッドのデバイス接続変換手段４０とを結合させる。
ク手段３１のツメを伸長させてデバイス接続変換手段４
０をロックさせる。そして次に、テストヘッド本体３０
を９０度回転して垂直にし、ハンドラ５０の側面とテス
トヘッドのデバイス接続変換手段４０とを結合させる。
【００１３】以上の手順で、試験するデバイスのＩＣや
ＬＳＩに対応して、デバイス接続変換手段４０を交換す
る。この場合、テストヘッド本体３０を回転する過程に
おいて、誤ってフリースイッチ３３を押してロックを解
除することにより、デバイス接続変換手段４０が外れて
しまうこともある。
ＬＳＩに対応して、デバイス接続変換手段４０を交換す
る。この場合、テストヘッド本体３０を回転する過程に
おいて、誤ってフリースイッチ３３を押してロックを解
除することにより、デバイス接続変換手段４０が外れて
しまうこともある。
【００１４】
【発明が解決しようとする課題】上記説明のように、デ
バイス・インタフェース手段のデバイス接続変換手段４
０を交換する際に、テストヘッド本体３０を回転する過
程において、誤ってフリースイッチ３３を押して、ロッ
クを解除することにより、デバイス接続変換手段４０が
外れてしまう操作上の不便があった。そこで、本発明
は、こうした問題に鑑みなされたもので、その目的は、
デバイス・インタフェース手段を交換する際に、テスト
ヘッド本体３０を回転する過程において、誤ってフリー
スイッチ３３を押しても、デバイス・インタフェース手
段のロックが外れない、テストヘッドのロック装置を提
供することにある。
バイス・インタフェース手段のデバイス接続変換手段４
０を交換する際に、テストヘッド本体３０を回転する過
程において、誤ってフリースイッチ３３を押して、ロッ
クを解除することにより、デバイス接続変換手段４０が
外れてしまう操作上の不便があった。そこで、本発明
は、こうした問題に鑑みなされたもので、その目的は、
デバイス・インタフェース手段を交換する際に、テスト
ヘッド本体３０を回転する過程において、誤ってフリー
スイッチ３３を押しても、デバイス・インタフェース手
段のロックが外れない、テストヘッドのロック装置を提
供することにある。
【００１５】
【課題を解決する為の手段】即ち、上記目的を達成する
ためになされた本発明の第１は、回動自在のテストヘッ
ド本体に搭載されたデバイス・インタフェース手段をロ
ックまたは解除するテストヘッドのロック装置におい
て、前記テストヘッド本体の水平状態を検出する位置検
出手段を有して、該位置検出手段の検出信号がないとき
はデバイス・インタフェース手段を解除できないことを
特徴としたテストヘッドのロック装置を要旨としてい
る。
ためになされた本発明の第１は、回動自在のテストヘッ
ド本体に搭載されたデバイス・インタフェース手段をロ
ックまたは解除するテストヘッドのロック装置におい
て、前記テストヘッド本体の水平状態を検出する位置検
出手段を有して、該位置検出手段の検出信号がないとき
はデバイス・インタフェース手段を解除できないことを
特徴としたテストヘッドのロック装置を要旨としてい
る。
【００１６】また、上記目的を達成するためになされた
本発明の第２は、ロックスイッチと、フリースイッチ
と、ロック・フリー制御回路とでロック手段を制御し
て、回動自在のテストヘッド本体に搭載されたデバイス
・インタフェース手段をロックまたは解除するテストヘ
ッドのロック装置において、前記テストヘッド本体の水
平状態を検出する位置検出手段と、該位置検出手段の出
力信号を一方の入力端に受けて、前記フリースイッチの
フリー信号を他方の入力端に受けて論理和信号を前記ロ
ック・フリー制御回路に出力するゲート手段と、を有し
てテストヘッド本体が水平状態のときのみデバイス・イ
ンタフェース手段を解除できることを特徴としたテスト
ヘッドのロック装置を要旨としている。
本発明の第２は、ロックスイッチと、フリースイッチ
と、ロック・フリー制御回路とでロック手段を制御し
て、回動自在のテストヘッド本体に搭載されたデバイス
・インタフェース手段をロックまたは解除するテストヘ
ッドのロック装置において、前記テストヘッド本体の水
平状態を検出する位置検出手段と、該位置検出手段の出
力信号を一方の入力端に受けて、前記フリースイッチの
フリー信号を他方の入力端に受けて論理和信号を前記ロ
ック・フリー制御回路に出力するゲート手段と、を有し
てテストヘッド本体が水平状態のときのみデバイス・イ
ンタフェース手段を解除できることを特徴としたテスト
ヘッドのロック装置を要旨としている。
【００１７】さらに、上記目的を達成するためになされ
た本発明の第３は、テストヘッド本体の水平状態を検出
する位置検出手段は光電スイッチである本発明の第２ま
たは３記載のテストヘッドのロック装置を要旨としてい
る。
た本発明の第３は、テストヘッド本体の水平状態を検出
する位置検出手段は光電スイッチである本発明の第２ま
たは３記載のテストヘッドのロック装置を要旨としてい
る。
【００１８】
【発明の実施の形態】本発明の実施の形態は、下記の実
施例において説明する。
施例において説明する。
【００１９】
【実施例】本発明の実施例について、図１〜図４を参照
して説明する。図２に示すように、本発明のテストヘッ
ドのロック装置を使用する半導体試験装置（以下、ＩＣ
テスタと記す）の構成例としては、ＩＣテスタ本体１０
と、テストヘッドスタンド２０で回動自在に支持された
テストヘッド本体３０と、テストヘッド本体３０に搭載
されたデバイス・インタフェース手段であるデバイス接
続変換手段４０と、ハンドラ５０とで構成される。
して説明する。図２に示すように、本発明のテストヘッ
ドのロック装置を使用する半導体試験装置（以下、ＩＣ
テスタと記す）の構成例としては、ＩＣテスタ本体１０
と、テストヘッドスタンド２０で回動自在に支持された
テストヘッド本体３０と、テストヘッド本体３０に搭載
されたデバイス・インタフェース手段であるデバイス接
続変換手段４０と、ハンドラ５０とで構成される。
【００２０】ここで、従来技術での説明と同じ構成要素
の、ＩＣテスタ本体１０と、テストヘッド本体３０に搭
載されたデバイス接続変換手段４０と、ハンドラ５０と
については説明を省略して、本発明のテストヘッドのロ
ック装置を使用するテストヘッドに関して以下説明をす
る。
の、ＩＣテスタ本体１０と、テストヘッド本体３０に搭
載されたデバイス接続変換手段４０と、ハンドラ５０と
については説明を省略して、本発明のテストヘッドのロ
ック装置を使用するテストヘッドに関して以下説明をす
る。
【００２１】本発明のテストヘッドのロック装置を使用
するテストヘッドの構成は、図３と、図４とに示すよう
に、テストヘッド本体３０を支持しているテストヘッド
スタンド２０と、ピンカードを内蔵しているテストヘッ
ド本体３０と、ロック手段３１でテストヘッド本体３０
にロックされたデバイス接続変換手段４０との従来構成
に、位置検出手段２１をテストヘッドスタンド２０に、
反射板２２をテストヘッド本体３０に追加した構成にな
っている。
するテストヘッドの構成は、図３と、図４とに示すよう
に、テストヘッド本体３０を支持しているテストヘッド
スタンド２０と、ピンカードを内蔵しているテストヘッ
ド本体３０と、ロック手段３１でテストヘッド本体３０
にロックされたデバイス接続変換手段４０との従来構成
に、位置検出手段２１をテストヘッドスタンド２０に、
反射板２２をテストヘッド本体３０に追加した構成にな
っている。
【００２２】図３に示すように、テストヘッドの要部構
成は、テストヘッド本体３０を支持しているテストヘッ
ドスタンド２０と、ピンカードを内蔵しているテストヘ
ッド本体３０と、ロック手段３１でテストヘッド本体３
０にロックされたデバイス接続変換手段４０とで構成し
ている。また、図４に示すように、テストヘッド本体３
０の側面には、ロック手段３１のロックする信号のスイ
ッチであるロックスイッチ３２と、解除する信号のスイ
ッチであるフリースイッチ３３がある。
成は、テストヘッド本体３０を支持しているテストヘッ
ドスタンド２０と、ピンカードを内蔵しているテストヘ
ッド本体３０と、ロック手段３１でテストヘッド本体３
０にロックされたデバイス接続変換手段４０とで構成し
ている。また、図４に示すように、テストヘッド本体３
０の側面には、ロック手段３１のロックする信号のスイ
ッチであるロックスイッチ３２と、解除する信号のスイ
ッチであるフリースイッチ３３がある。
【００２３】次に、本発明のテストヘッドのロック装置
の動作と操作について図１参照して説明する。図１に示
すように、テストヘッドのロック装置の回路構成は、ロ
ックスイッチ３２と、フリースイッチ３３と、ロック・
フリー制御回路３５と、ロック手段３１との従来構成に
位置検出手段２１と、ゲート手段３４とを追加した構成
となっている。
の動作と操作について図１参照して説明する。図１に示
すように、テストヘッドのロック装置の回路構成は、ロ
ックスイッチ３２と、フリースイッチ３３と、ロック・
フリー制御回路３５と、ロック手段３１との従来構成に
位置検出手段２１と、ゲート手段３４とを追加した構成
となっている。
【００２４】位置検出手段２１は、例えば図３に示すよ
うに光電スイッチを使用して、その発光部をテストヘッ
ドスタンド２０に設け、テストヘッド本体３０が水平位
置にあるとき、その発光部の対面に反射板２２が設けて
ある。この場合、光電スイッチの発光部の光が反射板２
２により反射されるとき、位置検出手段２１の出力はＨ
ＩＧＨの電位とし、反対に光電スイッチの発光部の光が
反射板２２により反射されないとき、位置検出手段２１
の出力はＬＯＷの電位とする。従って、テストヘッド本
体３０が水平位置にあるとき位置検出手段２１の出力電
位はＨＩＧＨであり、それ以外はＬＯＷとなる。
うに光電スイッチを使用して、その発光部をテストヘッ
ドスタンド２０に設け、テストヘッド本体３０が水平位
置にあるとき、その発光部の対面に反射板２２が設けて
ある。この場合、光電スイッチの発光部の光が反射板２
２により反射されるとき、位置検出手段２１の出力はＨ
ＩＧＨの電位とし、反対に光電スイッチの発光部の光が
反射板２２により反射されないとき、位置検出手段２１
の出力はＬＯＷの電位とする。従って、テストヘッド本
体３０が水平位置にあるとき位置検出手段２１の出力電
位はＨＩＧＨであり、それ以外はＬＯＷとなる。
【００２５】次に図１に示すブロック図において、ロッ
クスイッチ３２を押すと、ロック信号１００は電位がＬ
ＯＷになり、ロック・フリー制御回路３５はロック手段
３１がロックするツメを伸長してデバイス接続変換手段
４０をロックする。また、フリースイッチ３３は押した
とき開く（ブレーク）ので、ゲート手段３４の一端に接
続されているフリー信号２００はＨＩＧＨとなる。一
方、位置検出手段２１の出力の水平信号３００は、ゲー
ト手段３４の他端に接続されている。この水平信号３０
０はＨＩＧＨのとき、ゲート手段３４のゲートを開き、
ＬＯＷのときはゲートを閉じる。
クスイッチ３２を押すと、ロック信号１００は電位がＬ
ＯＷになり、ロック・フリー制御回路３５はロック手段
３１がロックするツメを伸長してデバイス接続変換手段
４０をロックする。また、フリースイッチ３３は押した
とき開く（ブレーク）ので、ゲート手段３４の一端に接
続されているフリー信号２００はＨＩＧＨとなる。一
方、位置検出手段２１の出力の水平信号３００は、ゲー
ト手段３４の他端に接続されている。この水平信号３０
０はＨＩＧＨのとき、ゲート手段３４のゲートを開き、
ＬＯＷのときはゲートを閉じる。
【００２６】従って、テストヘッド本体３０が水平位置
にあるときのみゲート手段３４出力信号４００がＨＩＧ
Ｈとなり、ロック・フリー制御回路３５はロック手段３
１のロックするツメを縮退してデバイス接続変換手段４
０を解除し、水平位置以外は解除しない。
にあるときのみゲート手段３４出力信号４００がＨＩＧ
Ｈとなり、ロック・フリー制御回路３５はロック手段３
１のロックするツメを縮退してデバイス接続変換手段４
０を解除し、水平位置以外は解除しない。
【００２７】この結果、デバイス接続変換手段４０を交
換するとき、テストヘッド本体３０を回転する過程にお
いて、誤ってフリースイッチ３３を押してもロックは解
除されないので、デバイス接続変換手段４０が外れるこ
とはない。
換するとき、テストヘッド本体３０を回転する過程にお
いて、誤ってフリースイッチ３３を押してもロックは解
除されないので、デバイス接続変換手段４０が外れるこ
とはない。
【００２８】ところで、本実施例ではデバイス・インタ
フェース手段は、ハンドラとテストヘッド間とのデバイ
ス接続変換手段４０として説明したが、ウェーハプロー
バとテストヘッド間とのデバイス・インタフェース手段
であっても同様に実現できる。また、位置検出手段２１
は光電スイッチとしたが、近接スイッチやメカニカルな
マイクロスイッチを使用してもよい。さらに、ロック手
段３１は、ソレノイドコイルによりロックのツメが伸縮
するソレノイドとしたが、空気圧を電磁バルブで制御し
てロックできる方式としてもよい。
フェース手段は、ハンドラとテストヘッド間とのデバイ
ス接続変換手段４０として説明したが、ウェーハプロー
バとテストヘッド間とのデバイス・インタフェース手段
であっても同様に実現できる。また、位置検出手段２１
は光電スイッチとしたが、近接スイッチやメカニカルな
マイクロスイッチを使用してもよい。さらに、ロック手
段３１は、ソレノイドコイルによりロックのツメが伸縮
するソレノイドとしたが、空気圧を電磁バルブで制御し
てロックできる方式としてもよい。
【００２９】
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。即ち、
デバイス・インタフェース手段であるデバイス接続変換
手段４０を交換する場合、テストヘッド本体３０を回転
する過程において、誤ってフリースイッチ３３を押して
もロックが解除されないので、デバイス接続変換手段４
０が外れないテストヘッドのロック装置を得ることがで
きる。
施され、以下に記載されるような効果を奏する。即ち、
デバイス・インタフェース手段であるデバイス接続変換
手段４０を交換する場合、テストヘッド本体３０を回転
する過程において、誤ってフリースイッチ３３を押して
もロックが解除されないので、デバイス接続変換手段４
０が外れないテストヘッドのロック装置を得ることがで
きる。
【図１】本発明のテストヘッドのロック装置のブロック
図である。
図である。
【図２】本発明のテストヘッドのロック装置を使用した
テストヘッドとその半導体試験装置の構成図である。
テストヘッドとその半導体試験装置の構成図である。
【図３】本発明のテストヘッドのロック装置を使用した
テストヘッドの正面図である。
テストヘッドの正面図である。
【図４】本発明のテストヘッドのロック装置を使用した
テストヘッドの側面図である。
テストヘッドの側面図である。
【図５】従来のテストヘッドのロック装置のブロック図
である。
である。
【図６】従来のテストヘッドのロック装置を使用したテ
ストヘッドとその半導体試験装置の構成図である。
ストヘッドとその半導体試験装置の構成図である。
【図７】従来のテストヘッドのロック装置を使用したテ
ストヘッドの正面図である。
ストヘッドの正面図である。
【図８】従来のテストヘッドのロック装置を使用したテ
ストヘッドの側面図である。
ストヘッドの側面図である。
１０ ＩＣテスタ本体 ２０ テストヘッドスタンド ２１ 位置検出手段 ２２ 反射板 ３０ テストヘッド本体 ３１ ロック手段 ３２ ロックスイッチ ３３ フリースイッチ ３４ ゲート手段 ３５ ロック・フリー制御回路 ４０ デバイス接続変換手段 ４１ ＩＣソケット ５０ ハンドラ
Claims (3)
- 【請求項１】 回動自在のテストヘッド本体に搭載さ
れたデバイス・インタフェース手段をロックまたは解除
するテストヘッドのロック装置において、 前記テストヘッド本体の水平状態を検出する位置検出手
段を有して、 該位置検出手段の検出信号がないときはデバイス・イン
タフェース手段を解除できないことを特徴としたテスト
ヘッドのロック装置。 - 【請求項２】 ロックスイッチと、フリースイッチ
と、ロック・フリー制御回路とでロック手段を制御し
て、回動自在のテストヘッド本体に搭載されたデバイス
・インタフェース手段をロックまたは解除するテストヘ
ッドのロック装置において、 前記テストヘッド本体の水平状態を検出する位置検出手
段と、 該位置検出手段の出力信号を一方の入力端に受けて、前
記フリースイッチのフリー信号を他方の入力端に受けて
論理和信号を前記ロック・フリー制御回路に出力するゲ
ート手段と、 を有してテストヘッド本体が水平状態のときのみデバイ
ス・インタフェース手段を解除できることを特徴とした
テストヘッドのロック装置。 - 【請求項３】 テストヘッド本体の水平状態を検出す
る位置検出手段は光電スイッチである請求項２または３
記載のテストヘッドのロック装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8343348A JPH10185998A (ja) | 1996-12-24 | 1996-12-24 | テストヘッドのロック装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8343348A JPH10185998A (ja) | 1996-12-24 | 1996-12-24 | テストヘッドのロック装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10185998A true JPH10185998A (ja) | 1998-07-14 |
Family
ID=18360832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8343348A Pending JPH10185998A (ja) | 1996-12-24 | 1996-12-24 | テストヘッドのロック装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10185998A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020041750A (ko) * | 2000-11-28 | 2002-06-03 | 나까무라 쇼오 | 테스트헤드의 접속장치 |
| JP2009257999A (ja) * | 2008-04-18 | 2009-11-05 | Yokogawa Electric Corp | 半導体試験装置 |
-
1996
- 1996-12-24 JP JP8343348A patent/JPH10185998A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020041750A (ko) * | 2000-11-28 | 2002-06-03 | 나까무라 쇼오 | 테스트헤드의 접속장치 |
| JP2009257999A (ja) * | 2008-04-18 | 2009-11-05 | Yokogawa Electric Corp | 半導体試験装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210333325A1 (en) | Interface to full and reduced pin jtag devices | |
| US11747397B2 (en) | Addressable test access port apparatus | |
| EP0808461B1 (en) | Jtag testing of buses using plug-in cards with jtag logic mounted thereon | |
| AU2002352644A1 (en) | Method and apparatus for embeded built-in self-test (bist) of electronic circuits and systems | |
| TW201245741A (en) | Wireless probe card verification system and method | |
| US6747473B2 (en) | Device under interface card with on-board testing | |
| US7380189B2 (en) | Circuit for PLL-based at-speed scan testing | |
| US7145489B2 (en) | Tester for a semiconductor device | |
| CN100427964C (zh) | 一种电路板的边界扫描测试方法 | |
| TW540125B (en) | External test auxiliary device to be used for testing semiconductor device | |
| JPH10185998A (ja) | テストヘッドのロック装置 | |
| US20120137187A1 (en) | System and method for scan testing integrated circuits | |
| US6986087B2 (en) | Method and apparatus for improving testability of I/O driver/receivers | |
| US20080284454A1 (en) | Test interface with a mixed signal processing device | |
| US7023227B1 (en) | Apparatus for socketing and testing integrated circuits and methods of operating the same | |
| US20020043984A1 (en) | Support carrier for temporarily attaching integrated circuit chips to a chip carrier and method | |
| KR100505661B1 (ko) | 반도체 테스트 장치 및 그 구동방법 | |
| JPH0337582A (ja) | Ｉｃテスタ | |
| CN109766292A (zh) | 一种jtag接口功能复用电路 | |
| MY122055A (en) | Method of testing integrated circuits | |
| JPH03252572A (ja) | 回路基板テストフィクスチャ | |
| JP4066265B2 (ja) | 半導体試験装置のコンタクトリング | |
| JPH0349248A (ja) | Ｌｓｉソケット | |
| TWI221651B (en) | Prober and handler for testing semiconductor device | |
| JPH08114647A (ja) | 試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040720 |