JPH10185976A - 液晶表示装置の検査方法 - Google Patents

Abstract

(57)【要約】 【課題】 液晶パネルを破壊することなく、画素への書
込遅延量を定量的に検査可能な液晶表示装置の検査方法
を提供する。 【解決手段】 書込電圧源２の書込電圧Ｖを切換器６を
介して液晶パネル１００の全画素１１０に書き込んだ
後、切換器６を切り換えて、画素１１０の書込電圧Ｖに
対応した電流Ｉａを液晶パネル１００から増幅回路３に
出力する。そして、電流Ｉａをアナログ−デジタル変換
器４でディジタルデータＤに変換し、アナログ−デジタ
ル変換器４からのディジタルデータＤの大きさが最大と
なるように、サンプルタイミング発生回路５でサンプリ
ングクロックＳをシフトさせる。そして、そのときのシ
フト量から増幅回路３及びアナログ−デジタル変換器４
で生じる遅延量を差し引いた量を書込電圧Ｖの画素１１
０への書込遅延量とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、液晶パネルの画
品位を検査する液晶表示装置の検査装置及び検査方法に
関し、詳しくは、画素への書込遅延量を検査する液晶表
示装置の検査方法に関するものである。

【０００２】

【従来の技術】一般に、液晶表示装置の液晶パネルは、
マトリックス上に配された画素と、この画素に一定のタ
イミングで書込電圧を印加させる垂直スキャナ及び水平
スキャナとで構成されている。画素は、液晶表示素子
と、この液晶表示素子に書込電圧を印加するＴＦＴ（薄
膜トランジスタ）などのトランジスタと、コンデンサと
で形成されている。ところで、近年、液晶パネルに高詳
細化が要求され、その画素数が増加の一途をたどってい
る。しかし、画素数の増加は、画素への書込タイミング
がスキャナの駆動クロックのタイミングから遅延する原
因となっている。この遅延量は、プロセスのばらつきに
大きく依存しており、この遅延量によって、液晶表示素
子の画品位が著しく影響を受ける。このことから、遅延
量を検査する方法が必要になっている。従来、上記遅延
量の検査方法として、遅延量に比例して生じる液晶パネ
ルの画品位の低下を検査者が官能評価する方法と、組立
前の液晶パネルについて検査者が各画素をプロービング
し、オシロスコープで観測する方法とが用いられてい
る。

【０００３】

【発明が解決しようとする課題】しかし、上記した従来
の検査方法では、次のような問題があった。まず、検査
者の官能評価による方法では、画質の微妙な違いを官能
的に評価しなければならないので、検査者によって、評
価のばらつきが生じてしまう。さらに、検査者が正確に
評価することができるようになるには、相当に時間を要
する。また、この検査は、液晶パネルの組立完了後にし
か行うことがでない。これに対して、画素をプロービン
グする方法では、遅延量を正確に検査することができ
る。しかしながら、液晶パネルは数万個という画素を有
しており、その全ての画素についてプロービング検査す
ることは、物理的に不可能である。さらに、この方法
は、プロービングによって液晶パネルに傷を付けてしま
うので、せいぜい抜き取り検査にしか用いることができ
ず、生産ライン上で全製品の検査を行うには適していな
い。

【０００４】この発明は上述した課題を解決するために
なされたもので、液晶パネルを破壊することなく、画素
への書込遅延量を定量的に検査可能な液晶表示装置の検
査方法を提供することを目的としている。

【０００５】

【課題を解決するための手段】上記課題を解決するため
に、第１の発明に係る液晶表示装置の検査方法は、水平
駆動クロックで液晶パネルの水平スキャナを駆動すると
共に垂直駆動クロックで垂直スキャナを駆動しながら、
書込電圧を液晶パネルの画素に書き込む画素書込過程
と、上記画素書込過程終了後、上記画素に書き込まれた
書込電圧を示す信号を上記水平スキャナを介して読み出
す読出過程と、上記読出過程で読み出された上記信号を
上記水平駆動クロックに同期したサンプルタイミングで
ディジタルデータに変換するアナログーディジタル変換
過程と、読み出された上記信号の遅延量に対応した周期
的特徴点をサンプリングするように、上記サンプルタイ
ミングをシフトさせるサンプルタイミング制御過程とを
具備する構成とした。かかる構成により、画素書込過程
において、書込電圧が液晶パネルの画素に書き込まれた
後、読出過程において、その書込電圧を示す信号が読み
出される。すると、アナログ−ディジタル変換過程にお
いて、読み出された信号が水平駆動クロックに同期した
サンプルタイミングでディジタルデータに変換される。
そして、信号の読出タイミングが水平駆動クロックのタ
イミングから遅延している場合には、サンプルタイミン
グ制御過程において、遅延量に対応した周期的特徴点で
上記信号をサンプリングするように、サンプルタイミン
グがシフトされる。したがって、このシフト量から書込
電圧の遅延量を知ることができる。

【０００６】また、第２の発明係る液晶表示装置の検査
方法は、水平駆動クロックで液晶パネルの水平スキャナ
を駆動すると共に垂直駆動クロックで垂直スキャナを駆
動しながら、書込電圧を液晶パネルの画素に書き込む画
素書込過程と、上記画素書込過程終了後、上記画素に書
き込まれた書込電圧を示す信号を上記水平スキャナを介
して読み出す読出過程と、上記読出過程で読み出された
上記信号を上記水平駆動クロックに同期したサンプルタ
イミングでディジタルデータに変換するアナログーディ
ジタル変換過程と、上記液晶パネル一画面分の上記ディ
ジタルデータの大きさを、液晶パネルの画素配列に対応
させた配列で表示する表示過程とを具備する構成とし
た。かかる構成により、表示過程において、液晶パネル
一画面分のディジタルデータが、画素配列に対応した配
列で表示されるので、各画素における書込電圧の遅延量
を視認することができる。

【０００７】

【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。 （第１の実施形態）図１は、この発明の第１の実施形態
に係る液晶表示装置の検査方法で検査される液晶パネル
と検査用装置を示すブロック図である。図に示す液晶パ
ネル１００は、組立完成前のパネルである。この実施形
態では、書込電圧の遅延量を測定することができれば足
りるので、ゲート線１０２に所定電圧を印加する垂直ス
キャナ１０１と、Ｈスイッチ１０４を介して信号線１０
５に書込電圧を印加する水平スキャナ１０３と、液晶表
示素子が未装着な画素１１０とのみ備えた組立工程前段
階の液晶パネル１００を検査する。

【０００８】また、上記液晶パネル１００を検査は、液
晶パネル駆動回路１と、書込電圧源２と、増幅回路３
と、アナログ−デジタル変換器４（図１中、「Ａ／Ｄ変
換器」と記す）と、サンプルタイミング発生回路５と、
切換器６との各装置を用いて行う。液晶パネル駆動回路
1は、垂直スキャナ１０１に接続される垂直駆動部１０
と、水平スキャナ１０３に接続される水平駆動部１１と
を備えている。垂直駆動部１０は、垂直スタートパルス
Ｖｓ及び垂直クロックＶｃを垂直スキャナ１０１に入力
して駆動させるための部分である。垂直スキャナ１０１
は、駆動時に、垂直スタートパルスＶｓ間の垂直クロッ
クＶｃのタイミングでゲート線１０２を上下方向に走査
する。水平駆動部１１は、垂直クロックＶｃに同期した
水平スタートパルスＨｓ及び水平クロックＨｃ（水平駆
動クロック）を水平スキャナ１０３に入力して駆動させ
るための部分である。水平スキャナ１０３は、駆動時
に、水平クロックＨｃのタイミングでＨスイッチ１０４
を順に開き、各信号線１０５と信号線端子１０３ａとを
接続する。

【０００９】書込電圧源２は、画素１１０への書込電圧
Ｖを発生する回路である。増幅回路３は、コンデンサ３
０を備え、切換器６を介して入力した電流Ｉａを増幅し
てアナログ−デジタル変換器４に出力する回路である。
アナログ−デジタル変換器４は、増幅回路３で増幅され
たアナログの電流Ｉａをデジタル化して、そのディジタ
ルデータＤを出力する機器である。サンプルタイミング
発生回路５は、アナログ−デジタル変換器４のサンプル
タイミングを決定するサンプリングクロックＳをアナロ
グ−デジタル変換器４に入力する回路であり、その初期
状態では、水平クロックＨｃに同期したサンプリングク
ロックＳを出力する。また、このサンプルタイミング発
生回路５は、サンプリングクロックＳを任意にシフトす
ることができるようになっている。

【００１０】切換器６は、書込電圧源２と増幅回路３と
を切り替える機器である。具体的には、可動端子６０ａ
が水平スキャナ１０３の信号線端子１０３ａ（図中、
「ＳＩＧ端子」と記す）に接続され、固定端子６０ｂ，
６０ｃが書込電圧源２，増幅回路３に各々接続されてい
る。すなわち、可動端子６０ａを固定端子６０ｂ，６０
ｃのいずれかに接続させることで、書込電圧源２からの
書込電圧Ｖを液晶パネル１００側に出力し、または、液
晶パネル１００からの電流Ｉａを増幅回路３側に入力さ
せることができる。

【００１１】この実施形態の検査方法は、上記のような
装置を用いて液晶パネル１００を検査する技術であり、
画素書込過程と、読出過程と、アナログーディジタル変
換過程と、サンプルタイミング制御過程とでなる。ま
ず、液晶パネル１００への画素書込過程を実行する。す
なわち、図１に示す状態において、切換器６の可動端子
６０ａを固定端子６０ｂに接続した後、垂直スタートパ
ルスＶｓ，垂直クロックＶｃ，水平スタートパルスＨ
ｓ，水平クロックＨｃを垂直駆動部１０，水平駆動部１
１から出力して、液晶パネル１００の垂直スキャナ１０
１，水平スキャナ１０３を駆動する。これにより、垂直
駆動部１０が垂直スタートパルスＶｓを始点とする垂直
クロックＶｃのタイミングでゲート線１０２を上から下
に走査していく。そして、各ゲート線１０２の走査中に
は、水平スタートパルスＨｓを始点として水平スキャナ
１０３に入力される水平クロックＨｃのタイミングで、
Ｈスイッチ１０４が順次閉じられていく。この結果、書
込電圧源２からの書込電圧Ｖが、閉じたＨスイッチ１０
４及び信号線１０５を介してゲート線１０２上の画素１
１０に順次書き込まれていく。具体的には、図２に示す
ように、液晶表示素子が未装着の画素１１０のＴＦＴ１
１１のゲートに垂直駆動部１０から所定電圧が印加され
て、ＴＦＴ１１１がオン状態になり、信号線１０５から
の書込電圧ＶがＴＦＴ１１１を介してコンデンサ１１２
に至る。このとき、対向電極１０６の電圧がＶcomであ
ったとすると、コンデンサ１１２には、Ｖ−Ｖcomの電
圧が印加され、この電圧がコンデンサ１１２によって保
持される。このような画素書込動作が図１に示す液晶パ
ネル１００の全ての画素１１０について行われた後、即
ち、液晶パネル１００一画面分の画素について書込が行
われた後、読出過程に移行する。

【００１２】読出過程は、図１に示した切換器６に切換
で実行する。切換器６の可動端子６０ａを固定端子６０
ｃへの接続に切り換えた後、上記画素書込過程のときと
同様に、垂直駆動部１０，水平駆動部１１で液晶パネル
１００の垂直スキャナ１０１，水平スキャナ１０３を駆
動するとＨスイッチ１０４が再度順次閉じられ、各画素
１１０に書き込まれている書込電圧Ｖに対応した電流Ｉ
ａ（書込電圧を示す信号）が、閉じられたＨスイッチ１
０４を介して水平スキャナ１０３から切換器６へと流出
する。ところで、上記画素書込過程では、書込電圧Ｖが
画素１１０に書き込まれるタイミングが、水平クロック
Ｈｃのタイミングからどれほど遅延したかを測定するこ
とができない。しかし、書込電圧Ｖの書込タイミングが
水平クロックＨｃのタイミングから遅延したとすると、
上記読出過程における電流Ｉａの読出タイミングも水平
クロックＨｃのタイミングから遅延するので、書込電圧
Ｖの書込遅延量と電流Ｉａの読出遅延量は等しい。した
がって、この電流Ｉａの読出タイミングが水平クロック
Ｈｃからどの程度遅延したかを測定すれば、書込遅延量
を測定することができる。このような測定を行う過程
が、アナログーディジタル変換過程とサンプルタイミン
グ制御過程である。

【００１３】アナログーディジタル変換過程において
は、切換器６を介して増幅回路３に入力され且つ増幅回
路３で増幅されたアナログの電流Ｉａをアナログ−デジ
タル変換器４でデジタル化し、そのディジタルデータＤ
をアナログ−デジタル変換器４から出力する。図３は、
電流Ｉａの読出に遅延が生じていない場合の各信号のタ
イムチャート図である。図３の（ａ）及び（ｄ）に示す
ように、水平クロックＨｃとサンプリングクロックＳと
が同期しており、図３の（ｂ）に示すように、電流Ｉａ
の読出タイミングが水平クロックＨｃのタイミングから
遅延していない場合には、図３の（ｃ）に示すように、
電流Ｉａにおける各画素の波形の立ち上がり時点がサン
プリングされることとなる。

【００１４】そして、電流Ｉａが液晶パネル１００から
読み出される際に、水平クロックＨｃに対して遅延した
場合には、サンプルタイミング制御過程を実行する。図
４は、電流Ｉａの読出に遅延が生じた場合の各信号のタ
イムチャート図である。電流Ｉａが液晶パネル１００か
ら読み出される際の遅延量をＴinとし、増幅回路３及び
アナログ−デジタル変換器４による遅延量をＴxとする
と、図４の（ａ）〜（ｃ）に示すように、アナログ−デ
ジタル変換器４からのディジタルデータＤは、水平クロ
ックＨｃに対して、「Ｔout＝Ｔin＋Ｔx」だけ遅延する
こととなる。このとき、遅延量Ｔxは増幅回路３及びア
ナログ−デジタル変換器４で予め決定されるので、読出
遅延量Ｔinを知るには、全遅延量Ｔoutを測定して、既
知の遅延量Ｔxを図示しない演算器などで差し引けばよ
い。そこで、サンプルタイミング制御過程を実行する。

【００１５】このサンプルタイミング制御過程は、電流
Ｉａの最大値点Ｐを周期的特徴点とし、この最大値点Ｐ
をサンプリングするように、アナログ−デジタル変換器
４をサンプルタイミング発生回路５で制御する過程であ
る。具体的には、サンプリングクロックＳを図３のでに
示す初期状態から図４の（ｄ）に示すように、矢印方向
にシフトさせていく。すると、アナログ−デジタル変換
器４から出力されるディジタルデータＤの大きさがシフ
トに応じて変化し、サンプリングクロックＳによるサン
プルタイミングが最大値点Ｐに一致すると、ディジタル
データＤの大きさが最大になる。このときのシフト量Δ
Ｔは、全遅延量Ｔoutに極めて等しい。このようなシフ
ト量ΔＴの調整は、サンプルタイミング発生回路５の図
示しない表示部を見ながら行い、求めたシフト量ΔＴか
ら既知の遅延量Ｔxを差し引くことで、電流Ｉａの読出
遅延量Ｔin、即ち、画素１１０への書込電圧Ｖの遅延量
を定量的に測定することができる。

【００１６】なお、この実施形態では、電流Ｉａの周期
的特徴点を電流Ｉａの最大値点Ｐとして、アナログ−デ
ジタル変換器４のサンプルタイミングをこの最大値点Ｐ
に合わせたが、これに限るものではない。電流Ｉａの各
画素波形に凹凸などの周期的特徴点がある場合には、そ
こにアナログ−デジタル変換器４のサンプルタイミング
を合わせるようにしても良い。ただし、この場合には、
各画素波形の立ち上がりからその特徴点までの時間Δｔ
が読出遅延量Ｔinに誤差として付加されるが、この時間
Δｔは予め知ることができるので、測定したシフト量Δ
Ｔから遅延量Ｔxと共にこの既知時間Δｔを差し引くこ
とで、正確な読出遅延量Ｔinを測定することができる。
これに対して、上記実施形態のように、電流Ｉａの最大
値点Ｐにサンプルタイミングを合わせると、画素の正
常，異常の判別を高精度で行うことができる。図５は、
画素の正常，異常を判別する際の各信号のタイムチャー
ト図である。液晶パネル１００の画素中のいずれかの画
素に異常があると、それらの画素には、書込電圧Ｖは書
き込まれない。このため、図４の（ｂ）に示すように、
電流Ｉａに画素波形がないＱ部分が生じる。このような
電流Ｉａにおいて、図５の（ｄ）に示すようなサンプリ
ングクロックＳのタイミングで電流Ｉａをサンプリング
すると、正常画素を示すディジタルデータＤの大きさと
異常画素を示すディジタルデータＤの大きさとの差Ｌが
ほとんどなく、正常，異常画素の判別が困難である。し
かし、図５の（ｃ）に示すように、サンプリングクロッ
クＳのタイミングを正常画素の最大値点Ｐに合わせるこ
とで、正常画素を示すディジタルデータＤの大きさと異
常画素を示すディジタルデータＤの大きさとの差Ｍが非
常に大きくなる。この結果、正常，異常画素の判別を明
確且つ高精度に行うことができる。

【００１７】このように、この実施形態の検査方法によ
れば、液晶パネル１００を破壊することなく、書込遅延
量を検査することができるので、全製品の検査を生産ラ
イン上で行うことができる。また、遅延量Ｔinを定量的
に測定することができるので、検査者による評価のばら
つきも生じない。また、組立工程の前段階の液晶パネル
１００においても検査が可能である。また、サンプリン
グクロックＳをシフトするだけで、遅延量Ｔinを測定す
ることができるので、多量の液晶パネル１００を生産ラ
イン上で迅速且つ容易に検査することができる。さら
に、正常，異常画素の判断も行うことができるので、不
良品選別の検査を遅延量の検査時に同時に行うことがで
きる。

【００１８】（第２の実施形態）図６は、この発明の第
２の実施形態に係る液晶表示装置の検査方法の要部を示
すブロック図である。この実施形態の検査方法は、各画
素への書込遅延量を可視化する表示過程を備えた点が上
記第１の検査方法と異なる。この表示過程では、図３の
（ａ）及び（ｄ）に示したように、水平クロックＨｃに
同期させた状態に固定しておく。そして、図６に示すよ
うに、アナログ−デジタル変換器４からの各ディジタル
データＤを、液晶パネル１００の画素配列に対応したメ
モリ７の各アドレスに格納する。そして、液晶パネル１
００一画面分のディジタルデータＤがメモリ７に格納さ
れた時点で、ディスプレイ８がメモリ７内のディジタル
データＤの大きさを濃淡で表示する。このとき、ディス
プレイ８は液晶パネル１００の画素配列に対応した配列
で各ディジタルデータＤの濃淡を表示する。すなわち、
液晶パネル１００の各画素への書込遅延量が異なる場合
には、その書込遅延量に対応した大きさのディジタルデ
ータＤがアナログ−デジタル変換器４から順次出力さ
れ、液晶パネル１００一画面分のディジタルデータＤが
メモリ７に格納される。そして、メモリ７に格納された
各ディジタルデータＤの大きさが濃淡となって、ディス
プレイ８に表示される。したがって、検査者は、液晶パ
ネル１００の組立前にディスプレイ８の画面を見ること
で、組立完了後の液晶パネルの画面イメージを視認する
ことができる。その他の構成，作用効果は上記第１の実
施の形態と同様であるので、その記載は省略する。

【００１９】なお、この発明は、上記実施の形態に限定
されるものではなく、発明の要旨の範囲内において種々
の変形や変更が可能である。例えば、上記第１及び第２
の実施形態では、組立工程前段階の液晶パネル１００を
検査する方法について説明したが、この発明の検査方法
を、組立工程最終段階の完成した液晶パネルについても
適用することができることは勿論である。また、上記第
２の実施形態では、書込遅延量をディスプレイ８に濃淡
として表示するようにしたが、ディジタルデータＤの大
きさを１０進数で表示するようにしても良い。さらに、
サンプリングクロックＳを水平クロックＨｃに同期させ
た状態で、固定したが、非同期状態で固定しても、書込
遅延量に対応した表示が可能であることは勿論である。

【００２０】

【発明の効果】以上詳しく説明したように、第１の発明
に係る液晶表示装置の検査方法によれば、液晶パネルを
破壊することなく、書込遅延量を検査することができる
ので、生産ライン上において、全製品の検査を生産ライ
ン上で行うことができるという効果がある。また、書込
遅延量を定量的に測定することができるので、検査者に
よる評価のばらつきも生じない。また、組立工程の前段
階の液晶パネルにおいても検査が可能である。また、サ
ンプルタイミングををシフトするだけで、書込遅延量を
測定することができるので、多量の液晶パネルを生産ラ
イン上で迅速且つ容易に検査することができる。さら
に、正常，異常画素の判断も行うことができるので、不
良品選別の検査を遅延量の検査時に同時に行うことがで
きる。

【００２１】また、第２の発明に係る液晶表示装置の検
査方法によれば、各画素に対する書込電圧の遅延量を視
認することができるので、液晶パネル組立前に、組立後
の液晶パネルの画面イメージを知ることができるという
効果がある。

【図面の簡単な説明】

【図１】この発明の第１の実施形態に係る液晶表示装置
の検査方法で検査される液晶パネルと検査用装置を示す
ブロック図である。

【図２】画素部分を拡大して示す回路図である。

【図３】遅延が生じていない場合の各信号のタイムチャ
ート図である。

【図４】遅延が生じた場合の各信号のタイムチャート図
である。

【図５】画素の正常，異常を判別する際の各信号のタイ
ムチャート図である。

【図６】この発明の第２の実施形態に係る液晶表示装置
の検査方法の要部を示すブロック図である。

【符号の説明】

１・・・液晶パネル駆動回路、 ２・・・書込電圧源、
３・・・増幅回路、４・・・アナログ−デジタル変換
器、 ５・・・サンプルタイミング発生回路、 ６・・
・切換器、 １０・・・垂直駆動部、 １１・・・水平
駆動部、 １００・・・液晶パネル、 １０１・・・垂
直スキャナ、 １０３・・・水平スキャナ。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 水平駆動クロックで液晶パネルの水平ス
   キャナを駆動すると共に垂直駆動クロックで垂直スキャ
   ナを駆動しながら、書込電圧を液晶パネルの画素に書き
   込む画素書込過程と、 上記画素書込過程終了後、上記画素に書き込まれた書込
   電圧を示す信号を上記水平スキャナを介して読み出す読
   出過程と、 上記読出過程で読み出された上記信号を上記水平駆動ク
   ロックに同期したサンプルタイミングでディジタルデー
   タに変換するアナログーディジタル変換過程と、 読み出された上記信号の遅延量に対応した周期的特徴点
   をサンプリングするように、上記サンプルタイミングを
   シフトさせるサンプルタイミング制御過程と、 を具備することを特徴とする液晶表示装置の検査方法。
2. 【請求項２】 請求項１に記載の液晶表示装置の検査方
   法において、 上記周期的特徴点は、上記書込電圧を示す信号の最大値
   である、 ことを特徴とする液晶表示装置の検査方法。
3. 【請求項３】 請求項１に記載の液晶表示装置の検査方
   法において、 上記読出過程で読み出された上記信号を増幅して、上記
   アナログ−ディジタル変換過程に移行する、 ことを特徴とする液晶表示装置の検査方法。
4. 【請求項４】 水平駆動クロックで液晶パネルの水平ス
   キャナを駆動すると共に垂直駆動クロックで垂直スキャ
   ナを駆動しながら、書込電圧を液晶パネルの画素に書き
   込む画素書込過程と、 上記画素書込過程終了後、上記画素に書き込まれた書込
   電圧を示す信号を上記水平スキャナを介して読み出す読
   出過程と、 上記読出過程で読み出された上記信号を上記水平駆動ク
   ロックに同期したサンプルタイミングでディジタルデー
   タに変換するアナログーディジタル変換過程と、 上記液晶パネル一画面分の上記ディジタルデータの大き
   さを、液晶パネルの画素配列に対応させた配列で表示す
   る表示過程と、 を具備することを特徴とする液晶表示装置の検査方法。
5. 【請求項５】 請求項４に記載の液晶表示装置の検査方
   法において、 上記読出過程で読み出された上記信号を増幅して、上記
   アナログ−ディジタル変換過程に移行する、 ことを特徴とする液晶表示装置の検査方法。