JPH10178112A - 半導体不揮発性記憶装置及びその製造方法 - Google Patents

半導体不揮発性記憶装置及びその製造方法

Info

Publication number
JPH10178112A
JPH10178112A JP8335760A JP33576096A JPH10178112A JP H10178112 A JPH10178112 A JP H10178112A JP 8335760 A JP8335760 A JP 8335760A JP 33576096 A JP33576096 A JP 33576096A JP H10178112 A JPH10178112 A JP H10178112A
Authority
JP
Japan
Prior art keywords
insulating film
charge
charge trapping
memory device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8335760A
Other languages
English (en)
Other versions
JP3915154B2 (ja
Inventor
Hiroshi Takahashi
洋 高橋
Machio Yamagishi
万千雄 山岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP33576096A priority Critical patent/JP3915154B2/ja
Publication of JPH10178112A publication Critical patent/JPH10178112A/ja
Application granted granted Critical
Publication of JP3915154B2 publication Critical patent/JP3915154B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 【課題】印加電圧を低電圧化しても注入電子量に不足を
生じにくく、さらに、蓄積した電荷をリークしにくい、
電荷の保持能力に優れた積層絶縁膜を有する半導体不揮
発性記憶装置及びその製造方法を提供する。 【解決手段】半導体基板上に形成された積層絶縁膜に電
荷を蓄積する半導体不揮発性記憶装置であって、第1ボ
トム絶縁膜21と第1電荷トラップ絶縁膜26を有する
第1積層絶縁膜CA1と、第2ボトム絶縁膜23と第2
電荷トラップ絶縁膜24を有する第2積層絶縁膜CA2
と、第2積層絶縁膜CA2から第1積層絶縁膜CA1へ
の電荷の移動を可能にする接続部とを有し、第1積層絶
縁膜CA1は第2積層絶縁膜CA2よりも電荷保持能力
が高く設定されている構成とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体不揮発性記
憶装置及びその製造方法に関し、特にトランジスタのゲ
ート電極とチャネル形成領域の間に電荷を蓄積する積層
絶縁膜を有する半導体不揮発性記憶装置及びその製造方
法に関する。
【0002】
【従来の技術】フロッピーディスクなどの磁気記憶装置
に代わり、電気的に書き換え可能な半導体不揮発性記憶
装置(EEPROM:Electrically Erasable and Prog
rammable ROM)が使われ始めている。EEPROMとし
ては、FLOTOX型、TEXTURED POLY
型、MNOS型あるいはMONOS型など、様々な特徴
を有する構造のものが開発されている。
【0003】EEPROMの1つであるMONOS型記
憶装置は、例えば図9に示すような構造を持っている。
半導体基板10上に、例えばシリコン酸化膜からなるボ
トム絶縁膜23があり、その上層に例えばシリコン窒化
膜からなる電荷トラップ絶縁膜24があり、さらにその
上層に例えばシリコン酸化膜からなるトップ絶縁膜25
がある。これら、3層の絶縁膜を積層させた積層絶縁膜
CAは、電荷を蓄積することができる電荷蓄積層とな
る。トップ絶縁膜25の上層には、例えばポリシリコン
からなるコントロールゲート電極31がある。半導体基
板10中には図示しないソース・ドレイン拡散層があ
る。
【0004】上記の構造のMONOS型記憶装置におい
て、積層絶縁膜CAの中央にある電荷トラップ絶縁膜2
4は膜中の丸印で示した欠陥に電荷をトラップする役割
を持ち、ボトム絶縁膜23及びトップ絶縁膜25は電荷
を電荷トラップ絶縁膜24中に閉じ込め、保持する役割
を持つ。また、ボトム絶縁膜23と電荷トラップ絶縁膜
24の界面、及び電荷トラップ絶縁膜24とトップ絶縁
膜25の界面にもトラップ準位が形成される。
【0005】上記のMONOS型記憶装置の電荷蓄積の
動作について説明する。コントロールゲート電極と半導
体基板間に5〜10Vの低電圧を印加することで、半導
体基板から電子が2nm前後の膜厚を持つボトム絶縁膜
を図9中の矢印のように通過し、電荷トラップ絶縁膜2
4に注入される。注入された電子は電荷トラップ絶縁膜
中を伝導していき、図中丸印で示した電荷トラップ絶縁
膜中のトラップ準位、あるいはボトム絶縁膜23と電荷
トラップ絶縁膜24の界面及び電荷トラップ絶縁膜24
とトップ絶縁膜25の界面に形成されたトラップ準位に
トラップされ蓄積される。
【0006】上記のように積層絶縁膜に電荷が蓄積され
ると、この蓄積電荷により電界が発生するため、トラン
ジスタの閾値電圧が変化する。この変化によりデータの
記憶が可能となる。
【0007】
【発明が解決しようとする課題】しかしながら、上記の
従来の半導体不揮発記憶装置は、データの記憶を制御す
るためには、充分な閾値電圧の変化を必要とする。しか
し、MONOS構造の不揮発性記憶装置で要求される低
電圧の印加によるデータの書き込み、消去においては、
ボトム絶縁膜を約2nm程度に薄くしなければ、充分な
注入電子量を確保することができない。充分な注入電子
量が得られない場合には、充分なトランジスタの閾値電
圧変化を生じさせることができないので、不揮発性記憶
装置の正常な動作が不可能になる。
【0008】一方で、充分な注入電子量を確保するため
にボトム絶縁膜を約2nm程度に薄くすると、このよう
な極薄酸化膜は既にダイレクトトンネリング現象による
電荷の移動が起こる領域であり、電荷トラップ絶縁膜中
などのトラップ準位にトラップされた電荷が、熱や放射
線などの影響で容易に半導体基板側に抜け出てしまう危
険性が高くなっている。実際に、データの書き込み、消
去を繰り返し行うことで徐々に電荷の保持能力が弱ま
り、閾値電圧の変化が小さくなってしまう現象が確認さ
れている。
【0009】従って、本発明は上記の問題点を鑑みてな
されたものであり、印加電圧を低電圧化しても注入電子
量に不足を生じにくく、さらに、蓄積した電荷をリーク
しにくい、電荷の保持能力に優れた積層絶縁膜を有する
半導体不揮発性記憶装置及びその製造方法を提供するこ
とを目的とする。
【0010】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体不揮発性記憶装置は、半導体基板上
に形成された積層絶縁膜に電荷を蓄積する半導体不揮発
性記憶装置であって、第1ボトム絶縁膜と第1電荷トラ
ップ絶縁膜を有する第1積層絶縁膜と、第2ボトム絶縁
膜と第2電荷トラップ絶縁膜を有する第2積層絶縁膜
と、前記第2積層絶縁膜から前記第1積層絶縁膜への電
荷の移動を可能にする接続部とを有し、前記第1積層絶
縁膜は前記第2積層絶縁膜よりも電荷保持能力が高く設
定されている。
【0011】上記の本発明の半導体不揮発性記憶装置
は、電荷を蓄積する積層絶縁膜を2つの領域に分割する
ことにより、膜厚や膜質の異なるボトム絶縁膜を有する
2種類の積層絶縁膜を持つことが可能となり、一方を充
分な電荷注入量を得る積層絶縁膜、他方を電荷保持能力
の高い積層絶縁膜とすることができる。また、電荷注入
量の多い積層絶縁膜から電荷保持能力の高い積層絶縁膜
への電荷の移動が可能なので、電荷を電荷保持能力の高
い積層絶縁膜へ移動させて保持させることにより、2つ
の積層絶縁膜全体として、印加電圧を低電圧化しても注
入電子量に不足を生じにくく、さらに、蓄積した電荷を
リークしにくい、電荷の保持能力に優れた積層絶縁膜と
することが可能となる。さらに、電荷の注入と放出を繰
り返して磨耗劣化を経てもなお、トラップされた電荷の
保持能力を維持することができる。
【0012】上記の本発明の半導体不揮発性記憶装置
は、好適には、前記第1ボトム絶縁膜の膜厚が前記第2
ボトム絶縁膜の膜厚よりも厚い。膜厚を厚くすることに
より、電荷の保持能力を上げることができるので、ボト
ム絶縁膜の厚い領域と薄い領域に分けることで、一方を
低電圧の印加によって充分な注入電子量を得ることがで
きるボトム絶縁膜、他方を電荷保持能力の高い積層絶縁
膜とすることができる。
【0013】上記の本発明の半導体不揮発性記憶装置
は、好適には、前記第1電荷トラップ絶縁膜が前記第2
電荷トラップ絶縁膜よりも電荷トラップ密度の高い部分
を有する。電荷は第1ボトム絶縁膜と第2ボトム絶縁膜
で注入量に差があるが、それぞれの膜から注入される。
これらの電荷はエネルギーを失いながら電荷トラップ絶
縁膜中を移動し、2種の電荷トラップ絶縁膜中を区別な
く分布する。しかし、第1電荷トラップ絶縁膜と第2電
荷トラップ絶縁膜とで、第1電荷トラップ絶縁膜の方が
電荷トラップ密度が高いため、トラップされて安定した
準位に固定される電子の数は第1電荷トラップ絶縁膜の
方が多くなる。電子の大部分は電荷保持能力の高いボト
ム絶縁膜上の第1電荷トラップ絶縁膜中に保持されるこ
ととなる。
【0014】上記の本発明の半導体不揮発性記憶装置
は、好適には、前記第1積層絶縁膜と前記第2積層絶縁
膜が半導体基板上に並設して設けられており、前記第1
電荷トラップ絶縁膜と前記第2電荷トラップ絶縁膜が接
触させて前記接続部が構成されている。第1積層絶縁膜
と第2積層絶縁膜が半導体基板上に並設されていること
でそれぞれの積層絶縁膜中の第1電荷トラップ絶縁膜と
第2電荷トラップ絶縁膜に接触部を有することが容易な
ものとなっており、この接触部を有することで第2積層
絶縁膜から第1積層絶縁膜への電荷の移動が可能になっ
ている。
【0015】上記の本発明の半導体不揮発性記憶装置
は、好適には、前記第1電荷トラップ絶縁膜と前記第2
電荷トラップ絶縁膜の上層にトップ絶縁膜を有する。ト
ップ絶縁膜を有することにより、さらに電荷の保持能力
を上げることができる。
【0016】上記の本発明の半導体不揮発性記憶装置
は、好適には、前記第1ボトム絶縁膜及び前記第2ボト
ム絶縁膜がシリコン半導体基板を熱酸化して形成された
シリコン酸化膜である。シリコン半導体基板を熱酸化し
て得られるシリコン酸化膜は、電荷の保持能力の高い良
質なボトム絶縁膜となる。
【0017】上記の本発明の半導体不揮発性記憶装置
は、好適には、前記第1電荷トラップ絶縁膜及び前記第
2電荷トラップ絶縁膜がCVDにより形成されたシリコ
ン窒化膜である。CVD法によれば、使用する反応ガス
の組成により、形成するシリコン窒化膜の電荷トラップ
の密度を変えることができる。従って、反応ガスの組成
を制御して、電荷トラップ密度の高い領域と低い領域を
作り分けることが可能となる。
【0018】さらに、上記の目的を達成するため、本発
明の半導体不揮発性記憶装置は、半導体基板上に形成さ
れた積層絶縁膜に電荷を蓄積する半導体不揮発性記憶装
置であって、前記積層絶縁膜がボトム絶縁膜、電荷トラ
ップ絶縁膜及びトップ絶縁膜を有し、前記電荷トラップ
絶縁膜内に電荷トラップ密度の高い領域と低い領域を有
する。
【0019】上記の本発明の半導体不揮発性記憶装置
は、注入された電荷を、電荷トラップ密度の高い領域に
選択的に保持することが可能となり、低電圧の印加によ
っても充分な注入電子量を得るために起きやすくなった
電荷のリークを制御することが可能となる。
【0020】上記の本発明の半導体不揮発性記憶装置
は、好適には、前記電荷トラップ絶縁膜内の上方に前記
電荷トラップ密度の高い領域がある。電荷トラップ密度
の高い領域を電荷トラップ絶縁膜内の上方に形成すれ
ば、実際の電荷は半導体基板から離れた領域に保持され
ることとなり、電荷の拡散を防いで安定に保持すること
ができる。さらに、電荷の注入と放出を繰り返して磨耗
劣化を経てもなお、トラップされた電荷の保持能力を維
持することができる。
【0021】上記の本発明の半導体不揮発性記憶装置
は、好適には、前記ボトム絶縁膜がシリコン半導体基板
を熱酸化して形成されたシリコン酸化膜である。シリコ
ン半導体基板を熱酸化して得られるシリコン酸化膜は、
電荷の保持能力の高い良質なボトム絶縁膜となる。
【0022】上記の本発明の半導体不揮発性記憶装置
は、好適には、前記電荷トラップ絶縁膜がCVDにより
形成されたシリコン窒化膜である。CVD法によれば、
使用する反応ガスの組成により、形成するシリコン窒化
膜の電荷トラップの密度を変えることができるので、電
荷トラップの密度を制御することが容易となる。
【0023】さらに、上記の目的を達成するため、本発
明の半導体不揮発性記憶装置の製造方法は、半導体基板
上に形成された積層絶縁膜に電荷を蓄積する半導体不揮
発性記憶装置の製造方法であって、半導体基板上に第1
ボトム絶縁膜を形成する工程と、前記第1ボトム絶縁膜
の上層に第1電荷トラップ絶縁膜の下層部分を形成する
工程と、前記第1ボトム絶縁膜と前記第1電荷トラップ
絶縁膜の下層部分に対してレジストをマスクにしたエッ
チングを施し、残された第1ボトム絶縁膜の隣接部の半
導体基板を露出させる工程と、前記エッチングにより露
出された半導体基板上に第2ボトム絶縁膜を形成する工
程と、前記第2ボトム絶縁膜と前記第1電荷トラップ絶
縁膜の下層部分を被覆して全面に電荷トラップ絶縁膜を
堆積し、第1電荷トラップ絶縁膜の上層部分と第2電荷
トラップ絶縁膜を一体に形成する工程とを有する。
【0024】上記の本発明の半導体不揮発性記憶装置の
製造方法は、第1積層絶縁膜を有する領域と第2積層絶
縁膜を有する領域を形成することが可能であり、それぞ
れの積層絶縁膜のボトム絶縁膜は別工程で形成するの
で、それぞれ異なる膜厚、膜質を選択できる。また、第
1積層絶縁膜には第2積層絶縁膜にはない第1電荷トラ
ップ絶縁膜の下層部分を有するので、第1積層絶縁膜と
第2積層絶縁膜とで電荷トラップの密度を変えることが
可能となる。また、第1電荷トラップ絶縁膜の上層部分
と第2電荷トラップ絶縁膜を一体に形成するので、第1
電荷トラップ絶縁膜と第2電荷トラップ絶縁膜が接触部
を有し、第2積層絶縁膜から第1積層絶縁膜への電荷の
移動を可能となっている。
【0025】上記の本発明の半導体不揮発性記憶装置の
製造方法は、好適には、前記第1ボトム絶縁膜及び第2
ボトム絶縁膜をシリコン半導体基板を熱酸化したシリコ
ン酸化膜により形成する。電荷の保持能力の高い良質な
ボトム絶縁膜を形成することができる。
【0026】上記の本発明の半導体不揮発性記憶装置の
製造方法は、好適には、前記第1電荷トラップ絶縁膜及
び第2電荷トラップ絶縁膜を窒素含有ガスを用いたCV
Dにより形成する。窒素含有ガスを用いるCVDによれ
ば、反応ガスの組成を変えることによって、電荷トラッ
プの密度が異なるシリコン窒化膜を形成できる。これに
より、電荷トラップの密度を制御することが容易とな
る。
【0027】さらに、上記の目的を達成するため、本発
明の半導体不揮発性記憶装置の製造方法は、半導体基板
上に形成された積層絶縁膜に電荷を蓄積する半導体不揮
発性記憶装置の製造方法であって、半導体基板上にボト
ム絶縁膜を形成する工程と、前記ボトム絶縁膜の上層に
電荷トラップ絶縁膜を形成する工程と、前記電荷トラッ
プ絶縁膜の上層にトップ絶縁膜を形成する工程と、前記
トップ絶縁膜の上方から斜めにイオン注入し、前記電荷
トラップ絶縁膜内に電荷トラップ密度の高い領域を形成
する工程と、前記トップ絶縁膜の上層にゲート電極層を
形成する工程とを有する。
【0028】上記の本発明の半導体不揮発性記憶装置の
製造方法は、イオンが注入された場所に電荷トラップ準
位を発生させるものであり、イオン注入する場所を制御
することにより、電荷トラップを形成する場所を制御す
ることが可能となる。電荷トラップは、トップ絶縁膜の
下層の電荷トラップ絶縁膜中に形成する必要があるが、
トップ絶縁膜は通常例えば4nm程度に薄く、しかも電
荷トラップ絶縁膜自体も例えば10nm程度に薄いもの
である。このように薄いトップ絶縁膜を通過して、薄い
電荷トラップ絶縁膜中にイオンを注入する場合でも、適
当な角度をつけて斜めにイオンを注入することにより、
イオンを所望の位置に打ち込むことが可能となる。これ
により、電荷トラップを形成する場所を制御することが
できる。
【0029】上記の本発明の半導体不揮発性記憶装置の
製造方法は、好適には、前記電荷トラップ絶縁膜内の上
方に前記電荷トラップ密度の高い領域を形成する。電荷
トラップ密度の高い領域を電荷トラップ絶縁膜内の上方
に形成すれば、実際の電荷は半導体基板から離れた領域
に保持されることとなり、電荷の拡散を防いで安定に保
持することができる。
【0030】上記の本発明の半導体不揮発性記憶装置の
製造方法は、好適には、前記ボトム絶縁膜をシリコン半
導体基板を熱酸化したシリコン酸化膜により形成する。
電荷の保持能力の高い良質なボトム絶縁膜を形成するこ
とができる。
【0031】上記の本発明の半導体不揮発性記憶装置の
製造方法は、好適には、前記電荷トラップ絶縁膜を窒素
含有ガスを用いたCVDにより形成する。窒素含有ガス
を用いるCVDによれば、反応ガスの組成を変えること
によって、電荷トラップの密度が異なるシリコン窒化膜
を形成できる。これにより、電荷トラップの密度を制御
することが容易となる。
【0032】
【発明の実施の形態】以下に、本発明の半導体不揮発性
記憶装置及びその製造方法の実施の形態について、下記
の実施例により図面を参照して説明する。
【0033】実施例1 図2は本発明の実施例1の半導体不発性記憶装置の平面
図である。素子分離絶縁膜20で区切られた半導体基板
上あるコントロールゲート電極には、第1ボトム絶縁膜
と第1電荷トラップ絶縁膜を有する第1積層絶縁膜を持
つ領域Aと、第2ボトム絶縁膜と第2電荷トラップ絶縁
膜を持つ領域Bとがあり、領域Aと領域Bは並設され、
接続されて形成されており、第2積層絶縁膜から第1積
層絶縁膜への電荷の移動が可能となっており、さらに第
1積層絶縁膜は第2積層絶縁膜よりの電荷保持能力が高
く設定されている。コントロールゲート電極の両側には
ソース拡散層Sとドレイン拡散層Dがある。
【0034】図1は、本発明の実施例1の半導体不揮発
性記憶装置の断面図であり、図2の平面図中のX−X’
における断面図に相当する。図1(a)に示すように、
図示しない素子分離絶縁膜で区切られた半導体基板10
上に、図2の平面図に示した領域Aと領域Bとを有する
コントロールゲート電極がある。領域Aにおいては、半
導体基板10上に例えば3nm程度の膜厚のシリコン酸
化膜である第1ボトム絶縁膜21があり、その上層には
例えば4nm程度の膜厚のシリコン窒化膜22と例えば
4nm程度の膜厚のシリコン窒化膜24との積層体であ
る第1電荷トラップ絶縁膜26があり、さらにその上層
には例えば4nm程度の膜厚のシリコン窒化膜であるト
ップ絶縁膜25があり、これらの第1ボトム絶縁膜2
3、第1電荷トラップ絶縁膜26及びトップ絶縁膜25
により第1積層絶縁膜CA1を形成している。トップ絶
縁膜25の上層にはコントロールゲート電極31があ
る。
【0035】また、領域Bにおいては、半導体基板10
上に例えば2nm程度の膜厚のシリコン酸化膜である第
2ボトム絶縁膜23があり、その上層には例えば4nm
程度の膜厚のシリコン窒化膜である第2電荷トラップ絶
縁膜24があり、さらにその上層には例えば4nm程度
の膜厚のシリコン酸化膜であるトップ絶縁膜25があ
り、これらの第2ボトム絶縁膜23、第2電荷トラップ
絶縁膜24及びトップ絶縁膜25により第2積層絶縁膜
CA2を形成している。トップ絶縁膜25の上層にはコ
ントロールゲート電極31がある。
【0036】第2積層絶縁膜CA2の第2ボトム絶縁膜
23は、膜厚が2nm程度に薄くされており、低電圧の
印加によって充分な注入電子量を得ることが可能であ
る。一方、第1積層絶縁膜CA1の第1ボトム絶縁膜2
1は膜厚が3nm程度に厚く、低電圧の印加によって充
分な注入電子量を得ることはできないが、電荷の保持能
力は高い。このように、膜厚の異なるボトム絶縁膜を有
する2種類の積層絶縁膜を持つ領域とすることにより、
一方を充分な電荷注入量を得る積層絶縁膜、他方を電荷
保持能力の高い積層絶縁膜とすることが可能となる。
【0037】また、第1電荷トラップ絶縁膜26は電荷
トラップ絶縁膜22と電荷トラップ絶縁膜24の積層体
であり、この内下層部分の電荷トラップ絶縁膜22は図
1(a)中の丸印の密度で示すように、上層部分の電荷
トラップ絶縁膜24よりも電荷トラップ密度が高い膜と
なっている。一方で第2電荷トラップ絶縁膜24は電荷
トラップ密度の相対的に低い膜である。従って、第2電
荷トラップ絶縁膜24よりも第1電荷トラップ絶縁膜2
6のほうが電荷トラップ密度が高いものとなっている。
これにより、第2積層絶縁膜CA2よりも第1積層絶縁
膜CA1のほうが電荷保持能力の高い積層絶縁膜となっ
ている。
【0038】上記の構造において、第1積層絶縁膜と第
2積層絶縁膜は、それぞれの電荷トラップ絶縁膜が接触
しており、接続されている。従って、第2電荷トラップ
絶縁膜から第1電荷トラップ絶縁膜への電荷の移動が可
能となっている。
【0039】上記構造の半導体不揮発性記憶装置は、電
子の注入においては、図1(b)に示すように、コント
ロールゲート電極31に電圧を印加することにより、領
域Aと領域Bの膜厚の異なるボトム絶縁膜はどちらもト
ンネル酸化膜として機能するが、領域Bのボトム絶縁膜
は2nm程度と薄いのでダイレクトトンネルを起こし、
3nm程度の膜厚である領域Aと比較して数桁多い注入
電子量が得られる。これらの電子はエネルギーを失いな
がら電荷トラップ絶縁膜中を移動し、領域Aと領域Bと
で区別なく分布する。しかし、領域Aと領域Bとでは、
電荷トラップ密度の点で領域Aの方が高いため、トラッ
プされて安定した準位に固定される電子の数は領域Aの
方が多く、結果として図中右向きの矢印で示すような領
域Bから領域Aへの電子の移動が生じる。電子の大部分
は領域Aの電荷トラップ絶縁膜22中に保持されること
となる。
【0040】さらに、上記構造の半導体不揮発性記憶装
置は、電子の放出においては、図1(c)に示すよう
に、コントロールゲート電極から全面に電界を印加する
ことにより、一括放出することが可能である。これは、
領域A及び領域Bのボトム絶縁膜はどちらも充分トンネ
ル酸化膜として機能する膜厚であるからである。
【0041】上記の構造の半導体不揮発性記憶装置で、
シリコン窒化膜において電荷トラップ密度を高くする
と、ポリシリコンに近い特性となり、電荷トラップ絶縁
膜中の電荷はトラップを介しての移動が可能となる。こ
のとき、下層のボトム絶縁膜の膜厚が領域Aのように薄
いと、電荷は半導体基板へ拡散しやすいが、領域Aのよ
うに厚ければ安定的に保持される。特に、シリコン半導
体基板を熱酸化して得られるシリコン酸化膜は、電荷の
保持能力の高い良質なボトム絶縁膜となる。さらに、電
荷トラップ絶縁膜の上層にトップ絶縁膜を有しているこ
とから、電荷の保持能力はさらに高められている。
【0042】また、電荷の注入と放出を繰り返す内に、
ボトム絶縁膜が薄い領域Bではトラップされた電荷の保
持能力が弱くなり、やがてほとんど半導体基板に拡散し
てしまうようになる。しかし、ボトム絶縁膜が厚い領域
Aでは上記の磨耗劣化を経てもなお、トラップされた電
荷の保持能力を維持することができる。前述のようにト
ラップされた電荷は大部分がボトム絶縁膜の厚い領域A
に保持されるため、素子全体の電荷保持能力はほとんど
変化せずに維持することができる。
【0043】次に、本発明の実施例1の半導体不揮発性
記憶装置の製造方法について説明する。まず、図3
(a)に示すように、シリコン半導体基板10上にLO
COSなどの素子分離絶縁膜20を形成する。
【0044】次に、図3(b)に示すように、熱酸化に
より、半導体基板10表面にシリコン酸化膜である領域
Aの第1ボトム絶縁膜21を例えば3nmの膜厚で形成
する。
【0045】次に、図3(c)に示すように、CVDに
より、第1ボトム絶縁膜21の上層に電荷トラップ密度
の高いシリコン窒化膜である電荷トラップ絶縁膜22を
例えば4nmの膜厚で堆積させる。
【0046】次に、図3(d)に示すように、電荷トラ
ップ絶縁膜22の上にレジストRをパターニングして、
RIE(反応性イオンエッチング)などのドライエッチ
ングにより、領域Aに相当する部分の第1ボトム絶縁膜
21と電荷トラップ絶縁膜22を残し、それ以外の部分
を除去し、領域Bに相当する部分の半導体基板10表面
を露出させる。
【0047】次に、図4(e)に示すように、レジスト
Rを除去し、適当な洗浄工程を経た後に、熱酸化によ
り、領域Bに相当する半導体基板10表面に第2ボトム
絶縁膜23を例えば2nmの膜厚で形成する。
【0048】次に、図4(f)に示すように、熱CVD
により、第2ボトム絶縁膜23と電荷トラップ絶縁膜2
2を全面に被覆して、電荷トラップ密度の低いシリコン
窒化膜である電荷トラップ絶縁膜24を例えば4nmの
膜厚で堆積させる。
【0049】ここで、上記の熱CVDによるシリコン窒
化膜の形成においては、ジクロロシラン(SiH2Cl2 )と
アンモニア(NH3 )の混合ガスを熱分解反応させて成膜
する工程であり、CVDの条件により電荷トラップの密
度を変えることができる。図6(a)はCVDの反応ガ
スの組成を(SiH2Cl2:NH3=1:20)というアンモニアの多
い条件で堆積させたシリコン窒化膜のC(容量)−V
(電圧)曲線であり、そのヒステリシス幅Waは、図6
(b)に示すCVDに反応ガスの組成を(SiH2Cl2:NH3=
10:10 )というジクロロシランの多い条件として堆積さ
せたシリコン窒化膜のC−V曲線のヒステリシス幅Wb
よりも狭い。電荷トラップの密度が高いほどヒステリシ
ス幅が広くなるので、CVDに用いる反応ガスの組成比
を変えることにより、成膜されたシリコン窒化膜の電荷
トラップの密度を制御することが可能である。
【0050】次に、図4(g)に示すように、高温熱酸
化(HTO)のCVDにより、電荷トラップ絶縁膜24
を全面に被覆して、シリコン酸化膜であるトップ絶縁膜
25を例えば3nmの膜厚で堆積させる。
【0051】次に、図5(h)に示すように、例えばC
VDなどによりシリサイドを堆積させ、コントロールゲ
ート電極層31を形成する。
【0052】次に、図5(i)に示すように、レジスト
パターニングしてエッチングすることによりゲート電極
様に加工する。この後は、通常の方法により、イオン注
入によるソース・ドレイン拡散層の形成、層間絶縁膜の
形成、コンタクトホールの開孔、上層電極の配線などに
より、所望の半導体不揮発性記憶装置を形成する。
【0053】上記の本発明の実施例1の半導体不揮発性
記憶装置の製造方法によれば、印加電圧を低電圧化して
も注入電子量に不足を生じにくく、さらに、蓄積した電
荷をリークしにくい、電荷の保持能力に優れた積層絶縁
膜を有する半導体不揮発性記憶装置を製造することがで
きる。
【0054】実施例2 図7は、本発明の実施例2の半導体不揮発性記憶装置の
断面図である。図7(a)に示すように、半導体基板1
0上の素子分離絶縁膜20で区切られた領域上に、例え
ば膜厚2.2nmのシリコン酸化膜であるボトム絶縁膜
23、例えば膜厚10nmのシリコン窒化膜である電荷
トラップ絶縁膜24及び例えば膜厚4nmのシリコン酸
化膜であるトップ絶縁膜25からなる電荷を蓄積する機
能を有する積層絶縁膜CAがあり、その上層にコントロ
ールゲート電極31がある。コントロールゲート電極3
1の両側にはサイドウォール絶縁膜27があり、その両
側部の半導体基板中にLDD構造を有するソース・ドレ
イン拡散層11、12がある。
【0055】図7(a)のゲート電極近傍を拡大した図
を図7(b)に示す。電荷を蓄積する積層絶縁膜CAは
ボトム絶縁膜23、電荷トラップ絶縁膜24及びトップ
絶縁膜25からなるが、そのなかで電荷トラップ絶縁膜
24は、その膜中上方に×印で示した電荷トラップ密度
の高い領域Tを有している。
【0056】上記の構造の半導体不揮発性記憶装置は、
充分な量の注入電子量を得るためにボトム絶縁膜23を
2.2nm程度に薄くしても、注入された電子の大部分
は、電荷トラップ絶縁膜中の上方の電荷トラップ密度の
高い領域Tに保持されることとなる。従って、ボトム絶
縁膜23自体は薄いので電荷の保持能力が低いものの、
実際の電荷は半導体基板から離れた領域に保持されてお
り、電荷の拡散を防いで安定に保持することができる。
さらに、電子の注入と放出を繰り返して磨耗劣化を経て
もなお、トラップされた電荷の保持能力を維持すること
ができる。
【0057】次に、本発明の実施例2の半導体不揮発性
記憶装置の製造方法について説明する。まず、図8
(a)に示すように、シリコン半導体基板10上に図示
しない素子分離絶縁膜を設けて区切られた領域に、熱酸
化により膜厚約2.2nmのシリコン酸化膜を形成し、
ボトム絶縁膜23とする。次に、ボトム絶縁膜23上
に、例えばCVDにより膜厚10nmのシリコン窒化膜
を堆積させ、電荷トラップ絶縁膜24を形成する。次
に、電荷トラップ絶縁膜24上に、例えばCVDにより
膜厚4nmのシリコン酸化膜を堆積させ、トップ酸化膜
25を形成する。
【0058】次に、図8(b)に示すように、トップ酸
化膜25の上方から例えば酸素イオンIを斜めに角度α
をつけて注入する。イオンが注入された場所に電荷トラ
ップ準位を発生させることができる。これにより、電荷
トラップ準位増やすことができるほか、電荷トラップ準
位の多い領域を選択して形成することが可能である。電
荷トラップ準位としては、半導体基板から離れているほ
うが、電荷の拡散を防ぐことができるので、電荷トラッ
プ絶縁膜の中の上方、トップ絶縁膜との界面近傍に形成
することが好ましい。トップ絶縁膜が4nmと薄い場合
でも、イオン注入の角度を斜めにすることにより、トッ
プ絶縁膜を通過して電荷トラップ絶縁膜中の上方に効率
良く選択的にイオンを注入することができる。例えば、
トップ絶縁膜の膜厚が4nmで、酸素イオンの非行距離
が8nmとするときには、注入角度αを60度に設定す
ることにより、電荷トラップ絶縁膜の中の上方、トップ
絶縁膜との界面近傍にイオン注入することができる。図
8(c)中の×印により、このようにして形成された電
荷トラップ密度の高い領域Tを示す。使用するイオン種
としては、酸素イオン、窒素イオン、シリコンイオン、
その他重い原子のイオンを挙げることができる。尚、注
入角度はトップ絶縁膜の種類と膜厚、注入するイオン種
及びイオンのエネルギーの兼ね合いによって最適な値が
選択されればよい。
【0059】次に、図8(c)に示すように、トップ絶
縁膜25の上層に例えばシリサイドをCVDにより堆積
し、コントロールゲート電極層31を形成する。
【0060】次に、図8(d)に示すように、レジスト
パターニングしてエッチングすることによりゲート電極
様に加工する。この後は、通常の方法により、イオン注
入によりソース・ドレイン拡散層の形成、サイドウォー
ル絶縁膜の形成、層間絶縁膜の形成、コンタクトホール
の開孔、上層電極の配線などにより、所望の半導体不揮
発性記憶装置を形成する。
【0061】上記の本発明の実施例2の半導体不揮発性
記憶装置の製造方法によれば、実施例1と同様、印加電
圧を低電圧化しても注入電子量に不足を生じにくく、さ
らに、蓄積した電荷をリークしにくい、電荷の保持能力
に優れた積層絶縁膜を有する半導体不揮発性記憶装置を
製造することができる。
【0062】本発明の半導体不揮発性記憶装置及びその
製造方法は、上記の実施の形態に限定されない。例え
ば、コントロールゲート電極はシリサイド1層としてい
るが、ポリシリコンや、あるいはポリサイドなどの多層
構成とする工程としてよい。また、ソース・ドレイン拡
散層は、LDD構造などを採用してよい。半導体記憶装
置としてはNOR型、NAND型、どちらでもよい。電
荷の積層絶縁膜への注入は、データの書き込み、消去の
どちらに相当する場合でも構わない。その他、本発明の
要旨を逸脱しない範囲で、種々の変更が可能である。
【0063】
【発明の効果】本発明の半導体不揮発性記憶装置及びそ
の製造方法によれば、印加電圧を低電圧化しても注入電
子量に不足を生じにくく、さらに、蓄積した電荷をリー
クしにくい、電荷の保持能力に優れた積層絶縁膜を有す
る半導体不揮発性記憶装置及びその製造方法を提供する
ことができる。
【図面の簡単な説明】
【図1】図1は本発明の実施例1に係る半導体不揮発性
記憶装置の断面図であり、(a)は電荷を保持している
状態、(b)は電荷を注入するときの動作、(c)は電
荷を放出するときの動作を示す。
【図2】図2は本発明の実施例1に係る半導体不揮発性
記憶装置の平面図である。
【図3】図3は本発明の実施例1に係る半導体不揮発性
記憶装置の製造方法の製造工程を示す断面図であり、
(a)は素子分離絶縁膜の形成工程まで、(b)は第1
ボトム絶縁膜の形成工程まで、(c)は第1電荷トラッ
プ絶縁膜の下層部分の形成工程まで、(d)はエッチン
グによるパターニング工程までを示す。
【図4】図4は図3の続きの工程を示す断面図であり、
(e)は第2ボトム絶縁膜の形成工程まで、(f)は第
1電荷トラップ絶縁膜の上層部分と第2電荷トラップ絶
縁膜の形成工程まで、(g)はトップ絶縁膜の形成工程
までを示す。
【図5】図5は図4の続きの工程を示す断面図であり、
(h)はコントロールゲート電極層の形成工程まで、
(i)はゲート電極の加工工程までを示す。
【図6】図6は本発明の実施例1に係るジクロロシラン
とアンモニアの混合ガスを用いたCVDにより成膜する
電荷トラップ絶縁膜のC(容量)−V(電圧)曲線のヒ
ステリシスを示す図であり、(a)はアンモニアの多い
組成の条件、(b)はジクロロシランの多い組成の条件
を示す。
【図7】図7(a)は本発明の実施例2に係る半導体不
揮発性記憶装置の断面図であり、図7(b)はゲート電
極近傍の拡大図を示す。
【図8】図8は本発明の実施例2に係る半導体不揮発性
記憶装置の製造方法の製造工程を示す断面図であり、
(a)はトップ絶縁膜の形成工程まで、(b)はイオン
注入による電荷トラップ準位の形成工程まで、(c)は
コントロールゲート電極層の形成工程まで、(d)はゲ
ート電極の加工工程までを示す。
【図9】図9は従来方法によるNOMOS型半導体不揮
発性記憶装置の断面図である。
【符号の説明】
10…半導体基板、20…素子分離絶縁膜、21、23
…ボトム絶縁膜、22、24…電荷トラップ絶縁膜、2
5…トップ絶縁膜、31…コントロールゲート電極、C
A1、CA2…積層絶縁膜

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】半導体基板上に形成された積層絶縁膜に電
    荷を蓄積する半導体不揮発性記憶装置であって、 第1ボトム絶縁膜と第1電荷トラップ絶縁膜を有する第
    1積層絶縁膜と、 第2ボトム絶縁膜と第2電荷トラップ絶縁膜を有する第
    2積層絶縁膜と、 前記第2積層絶縁膜から前記第1積層絶縁膜への電荷の
    移動を可能にする接続部とを有し、 前記第1積層絶縁膜は前記第2積層絶縁膜よりも電荷保
    持能力が高く設定されている半導体不揮発性記憶装置。
  2. 【請求項2】前記第1ボトム絶縁膜の膜厚が前記第2ボ
    トム絶縁膜の膜厚よりも厚い請求項1記載の半導体不揮
    発性記憶装置。
  3. 【請求項3】前記第1電荷トラップ絶縁膜が前記第2電
    荷トラップ絶縁膜よりも電荷トラップ密度の高い部分を
    有する請求項1記載の半導体不揮発性記憶装置。
  4. 【請求項4】前記第1積層絶縁膜と前記第2積層絶縁膜
    が半導体基板上に並設して設けられており、 前記第1電荷トラップ絶縁膜と前記第2電荷トラップ絶
    縁膜とを接触させて前記接続部が構成されている請求項
    1記載の半導体不揮発性記憶装置。
  5. 【請求項5】前記第1電荷トラップ絶縁膜と前記第2電
    荷トラップ絶縁膜の上層にトップ絶縁膜を有する請求項
    1記載の半導体不揮発性記憶装置。
  6. 【請求項6】前記第1ボトム絶縁膜及び前記第2ボトム
    絶縁膜がシリコン半導体基板を熱酸化して形成されたシ
    リコン酸化膜である請求項1記載の半導体不揮発性記憶
    装置。
  7. 【請求項7】前記第1電荷トラップ絶縁膜及び前記第2
    電荷トラップ絶縁膜がCVDにより形成されたシリコン
    窒化膜である請求項1記載の半導体不揮発性記憶装置。
  8. 【請求項8】半導体基板上に形成された積層絶縁膜に電
    荷を蓄積する半導体不揮発性記憶装置であって、 前記積層絶縁膜がボトム絶縁膜、電荷トラップ絶縁膜及
    びトップ絶縁膜を有し、 前記電荷トラップ絶縁膜内に電荷トラップ密度の高い領
    域と低い領域を有する半導体不揮発性記憶装置。
  9. 【請求項9】前記電荷トラップ絶縁膜内の上方に前記電
    荷トラップ密度の高い領域がある請求項8記載の半導体
    不揮発性記憶装置。
  10. 【請求項10】前記ボトム絶縁膜がシリコン半導体基板
    を熱酸化して形成されたシリコン酸化膜である請求項8
    記載の半導体不揮発性記憶装置。
  11. 【請求項11】前記電荷トラップ絶縁膜がCVDにより
    形成されたシリコン窒化膜である請求項8記載の半導体
    不揮発性記憶装置。
  12. 【請求項12】半導体基板上に形成された積層絶縁膜に
    電荷を蓄積する半導体不揮発性記憶装置の製造方法であ
    って、 半導体基板上に第1ボトム絶縁膜を形成する工程と、 前記第1ボトム絶縁膜の上層に第1電荷トラップ絶縁膜
    の下層部分を形成する工程と、 前記第1ボトム絶縁膜と前記第1電荷トラップ絶縁膜の
    下層部分に対してレジストをマスクにしたエッチングを
    施し、残された第1ボトム絶縁膜の隣接部の半導体基板
    を露出させる工程と、 前記エッチングにより露出された半導体基板上に第2ボ
    トム絶縁膜を形成する工程と、 前記第2ボトム絶縁膜と前記第1電荷トラップ絶縁膜の
    下層部分を被覆して全面に電荷トラップ絶縁膜を堆積
    し、第1電荷トラップ絶縁膜の上層部分と第2電荷トラ
    ップ絶縁膜を一体に形成する工程とを有する半導体不揮
    発性記憶装置の製造方法。
  13. 【請求項13】前記第1ボトム絶縁膜及び前記第2ボト
    ム絶縁膜をシリコン半導体基板を熱酸化したシリコン酸
    化膜により形成する請求項12記載の半導体不揮発性記
    憶装置の製造方法。
  14. 【請求項14】前記第1電荷トラップ絶縁膜及び前記第
    2電荷トラップ絶縁膜を窒素含有ガスを用いたCVDに
    より形成する請求項12記載の半導体不揮発性記憶装置
    の製造方法。
  15. 【請求項15】半導体基板上に形成された積層絶縁膜に
    電荷を蓄積する半導体不揮発性記憶装置の製造方法であ
    って、 半導体基板上にボトム絶縁膜を形成する工程と、 前記ボトム絶縁膜の上層に電荷トラップ絶縁膜を形成す
    る工程と、 前記電荷トラップ絶縁膜の上層にトップ絶縁膜を形成す
    る工程と、 前記トップ絶縁膜の上方から斜めにイオン注入し、前記
    電荷トラップ絶縁膜内に電荷トラップ密度の高い領域を
    形成する工程と、 前記トップ絶縁膜の上層にゲート電極層を形成する工程
    とを有する半導体不揮発性記憶装置の製造方法。
  16. 【請求項16】前記電荷トラップ絶縁膜内の上方に前記
    電荷トラップ密度の高い領域を形成する請求項15記載
    の半導体不揮発性記憶装置の製造方法。
  17. 【請求項17】前記ボトム絶縁膜をシリコン半導体基板
    を熱酸化したシリコン酸化膜により形成する請求項15
    記載の半導体不揮発性記憶装置の製造方法。
  18. 【請求項18】前記電荷トラップ絶縁膜を窒素含有ガス
    を用いたCVDにより形成する請求項15記載の半導体
    不揮発性記憶装置の製造方法。
JP33576096A 1996-12-16 1996-12-16 半導体不揮発性記憶装置及びその製造方法 Expired - Fee Related JP3915154B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33576096A JP3915154B2 (ja) 1996-12-16 1996-12-16 半導体不揮発性記憶装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33576096A JP3915154B2 (ja) 1996-12-16 1996-12-16 半導体不揮発性記憶装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH10178112A true JPH10178112A (ja) 1998-06-30
JP3915154B2 JP3915154B2 (ja) 2007-05-16

Family

ID=18292160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33576096A Expired - Fee Related JP3915154B2 (ja) 1996-12-16 1996-12-16 半導体不揮発性記憶装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3915154B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003513445A (ja) * 1999-10-25 2003-04-08 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Eepromデバイス用の高温酸化膜成膜方法
JP2005045012A (ja) * 2003-07-22 2005-02-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003513445A (ja) * 1999-10-25 2003-04-08 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Eepromデバイス用の高温酸化膜成膜方法
JP2005045012A (ja) * 2003-07-22 2005-02-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4545401B2 (ja) * 2003-07-22 2010-09-15 パナソニック株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP3915154B2 (ja) 2007-05-16

Similar Documents

Publication Publication Date Title
KR100810710B1 (ko) 워드라인 격리를 위한 전하 저장 및 비트라인의 동시 형성
JP4885420B2 (ja) Sonos型装置の分離を改善するためのono形成中のソース・ドレイン注入
US6468865B1 (en) Method of simultaneous formation of bitline isolation and periphery oxide
US6753569B2 (en) Method to fabricate a non-smiling effect structure in split-gate flash with self-aligned isolation
US20050285219A1 (en) Nonvolatile semiconductor memory and method of fabricating the same
US7250337B2 (en) Method for fabricating a nonvolatile sonos memory device
JP2889232B1 (ja) 分割ゲート型フラッシュメモリ・セルの製造方法
WO2007086304A1 (ja) 半導体装置および半導体装置の製造方法
US6844587B2 (en) Non-volatile memory device having improved programming and erasing characteristics and method of fabricating the same
US6806532B2 (en) Nonvolatile semiconductor device
JPH10335497A (ja) 半導体不揮発性記憶装置およびその製造方法
US6326660B1 (en) Method to improve the capacity of data retention and increase the coupling ratio of source to floating gate in split-gate flash
US6867097B1 (en) Method of making a memory cell with polished insulator layer
US6891222B2 (en) Non-volatile memory devices and methods of fabricating the same
US20070072373A1 (en) Fabrication method of an non-volatile memory
JP4443108B2 (ja) 半導体素子の製造方法及びその素子
JPH1154640A (ja) 半導体デバイスおよびその製造方法
KR101315789B1 (ko) 비균일 두께를 갖는 유전체를 이용한 메모리 셀 및 메모리 셀 구조
JP3915154B2 (ja) 半導体不揮発性記憶装置及びその製造方法
US7227216B2 (en) Mono gate memory device and fabricating method thereof
US7585746B2 (en) Process integration scheme of SONOS technology
KR20080111380A (ko) 패턴 형성 방법, 이를 이용한 전하 저장막 패턴 형성 방법,비휘발성 메모리 소자 및 이의 제조 방법.
JPH09186256A (ja) 半導体不揮発性メモリの製造方法
US7511335B2 (en) Non-volatile memory
JPH1154639A (ja) 不揮発性半導体記憶装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070129

LAPS Cancellation because of no payment of annual fees