JPH10178112A - 半導体不揮発性記憶装置及びその製造方法 - Google Patents
半導体不揮発性記憶装置及びその製造方法Info
- Publication number
- JPH10178112A JPH10178112A JP8335760A JP33576096A JPH10178112A JP H10178112 A JPH10178112 A JP H10178112A JP 8335760 A JP8335760 A JP 8335760A JP 33576096 A JP33576096 A JP 33576096A JP H10178112 A JPH10178112 A JP H10178112A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- charge
- charge trapping
- memory device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 131
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 23
- 238000003949 trap density measurement Methods 0.000 claims description 25
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 230000001590 oxidative effect Effects 0.000 claims description 11
- 239000007789 gas Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 abstract description 11
- 239000007924 injection Substances 0.000 abstract description 11
- 238000003475 lamination Methods 0.000 abstract 3
- 238000000926 separation method Methods 0.000 abstract 1
- 239000000243 solution Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 26
- 238000009792 diffusion process Methods 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 11
- 239000000203 mixture Substances 0.000 description 10
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 8
- 239000012495 reaction gas Substances 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- -1 oxygen ions Chemical class 0.000 description 6
- 238000003860 storage Methods 0.000 description 5
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【課題】印加電圧を低電圧化しても注入電子量に不足を
生じにくく、さらに、蓄積した電荷をリークしにくい、
電荷の保持能力に優れた積層絶縁膜を有する半導体不揮
発性記憶装置及びその製造方法を提供する。 【解決手段】半導体基板上に形成された積層絶縁膜に電
荷を蓄積する半導体不揮発性記憶装置であって、第１ボ
トム絶縁膜２１と第１電荷トラップ絶縁膜２６を有する
第１積層絶縁膜ＣＡ１と、第２ボトム絶縁膜２３と第２
電荷トラップ絶縁膜２４を有する第２積層絶縁膜ＣＡ２
と、第２積層絶縁膜ＣＡ２から第１積層絶縁膜ＣＡ１へ
の電荷の移動を可能にする接続部とを有し、第１積層絶
縁膜ＣＡ１は第２積層絶縁膜ＣＡ２よりも電荷保持能力
が高く設定されている構成とする。
生じにくく、さらに、蓄積した電荷をリークしにくい、
電荷の保持能力に優れた積層絶縁膜を有する半導体不揮
発性記憶装置及びその製造方法を提供する。 【解決手段】半導体基板上に形成された積層絶縁膜に電
荷を蓄積する半導体不揮発性記憶装置であって、第１ボ
トム絶縁膜２１と第１電荷トラップ絶縁膜２６を有する
第１積層絶縁膜ＣＡ１と、第２ボトム絶縁膜２３と第２
電荷トラップ絶縁膜２４を有する第２積層絶縁膜ＣＡ２
と、第２積層絶縁膜ＣＡ２から第１積層絶縁膜ＣＡ１へ
の電荷の移動を可能にする接続部とを有し、第１積層絶
縁膜ＣＡ１は第２積層絶縁膜ＣＡ２よりも電荷保持能力
が高く設定されている構成とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体不揮発性記
憶装置及びその製造方法に関し、特にトランジスタのゲ
ート電極とチャネル形成領域の間に電荷を蓄積する積層
絶縁膜を有する半導体不揮発性記憶装置及びその製造方
法に関する。
憶装置及びその製造方法に関し、特にトランジスタのゲ
ート電極とチャネル形成領域の間に電荷を蓄積する積層
絶縁膜を有する半導体不揮発性記憶装置及びその製造方
法に関する。
【０００２】
【従来の技術】フロッピーディスクなどの磁気記憶装置
に代わり、電気的に書き換え可能な半導体不揮発性記憶
装置（ＥＥＰＲＯＭ：Electrically Erasable and Prog
rammable ROM）が使われ始めている。ＥＥＰＲＯＭとし
ては、ＦＬＯＴＯＸ型、ＴＥＸＴＵＲＥＤ ＰＯＬＹ
型、ＭＮＯＳ型あるいはＭＯＮＯＳ型など、様々な特徴
を有する構造のものが開発されている。
に代わり、電気的に書き換え可能な半導体不揮発性記憶
装置（ＥＥＰＲＯＭ：Electrically Erasable and Prog
rammable ROM）が使われ始めている。ＥＥＰＲＯＭとし
ては、ＦＬＯＴＯＸ型、ＴＥＸＴＵＲＥＤ ＰＯＬＹ
型、ＭＮＯＳ型あるいはＭＯＮＯＳ型など、様々な特徴
を有する構造のものが開発されている。
【０００３】ＥＥＰＲＯＭの１つであるＭＯＮＯＳ型記
憶装置は、例えば図９に示すような構造を持っている。
半導体基板１０上に、例えばシリコン酸化膜からなるボ
トム絶縁膜２３があり、その上層に例えばシリコン窒化
膜からなる電荷トラップ絶縁膜２４があり、さらにその
上層に例えばシリコン酸化膜からなるトップ絶縁膜２５
がある。これら、３層の絶縁膜を積層させた積層絶縁膜
ＣＡは、電荷を蓄積することができる電荷蓄積層とな
る。トップ絶縁膜２５の上層には、例えばポリシリコン
からなるコントロールゲート電極３１がある。半導体基
板１０中には図示しないソース・ドレイン拡散層があ
る。
憶装置は、例えば図９に示すような構造を持っている。
半導体基板１０上に、例えばシリコン酸化膜からなるボ
トム絶縁膜２３があり、その上層に例えばシリコン窒化
膜からなる電荷トラップ絶縁膜２４があり、さらにその
上層に例えばシリコン酸化膜からなるトップ絶縁膜２５
がある。これら、３層の絶縁膜を積層させた積層絶縁膜
ＣＡは、電荷を蓄積することができる電荷蓄積層とな
る。トップ絶縁膜２５の上層には、例えばポリシリコン
からなるコントロールゲート電極３１がある。半導体基
板１０中には図示しないソース・ドレイン拡散層があ
る。
【０００４】上記の構造のＭＯＮＯＳ型記憶装置におい
て、積層絶縁膜ＣＡの中央にある電荷トラップ絶縁膜２
４は膜中の丸印で示した欠陥に電荷をトラップする役割
を持ち、ボトム絶縁膜２３及びトップ絶縁膜２５は電荷
を電荷トラップ絶縁膜２４中に閉じ込め、保持する役割
を持つ。また、ボトム絶縁膜２３と電荷トラップ絶縁膜
２４の界面、及び電荷トラップ絶縁膜２４とトップ絶縁
膜２５の界面にもトラップ準位が形成される。
て、積層絶縁膜ＣＡの中央にある電荷トラップ絶縁膜２
４は膜中の丸印で示した欠陥に電荷をトラップする役割
を持ち、ボトム絶縁膜２３及びトップ絶縁膜２５は電荷
を電荷トラップ絶縁膜２４中に閉じ込め、保持する役割
を持つ。また、ボトム絶縁膜２３と電荷トラップ絶縁膜
２４の界面、及び電荷トラップ絶縁膜２４とトップ絶縁
膜２５の界面にもトラップ準位が形成される。
【０００５】上記のＭＯＮＯＳ型記憶装置の電荷蓄積の
動作について説明する。コントロールゲート電極と半導
体基板間に５〜１０Ｖの低電圧を印加することで、半導
体基板から電子が２ｎｍ前後の膜厚を持つボトム絶縁膜
を図９中の矢印のように通過し、電荷トラップ絶縁膜２
４に注入される。注入された電子は電荷トラップ絶縁膜
中を伝導していき、図中丸印で示した電荷トラップ絶縁
膜中のトラップ準位、あるいはボトム絶縁膜２３と電荷
トラップ絶縁膜２４の界面及び電荷トラップ絶縁膜２４
とトップ絶縁膜２５の界面に形成されたトラップ準位に
トラップされ蓄積される。
動作について説明する。コントロールゲート電極と半導
体基板間に５〜１０Ｖの低電圧を印加することで、半導
体基板から電子が２ｎｍ前後の膜厚を持つボトム絶縁膜
を図９中の矢印のように通過し、電荷トラップ絶縁膜２
４に注入される。注入された電子は電荷トラップ絶縁膜
中を伝導していき、図中丸印で示した電荷トラップ絶縁
膜中のトラップ準位、あるいはボトム絶縁膜２３と電荷
トラップ絶縁膜２４の界面及び電荷トラップ絶縁膜２４
とトップ絶縁膜２５の界面に形成されたトラップ準位に
トラップされ蓄積される。
【０００６】上記のように積層絶縁膜に電荷が蓄積され
ると、この蓄積電荷により電界が発生するため、トラン
ジスタの閾値電圧が変化する。この変化によりデータの
記憶が可能となる。
ると、この蓄積電荷により電界が発生するため、トラン
ジスタの閾値電圧が変化する。この変化によりデータの
記憶が可能となる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
従来の半導体不揮発記憶装置は、データの記憶を制御す
るためには、充分な閾値電圧の変化を必要とする。しか
し、ＭＯＮＯＳ構造の不揮発性記憶装置で要求される低
電圧の印加によるデータの書き込み、消去においては、
ボトム絶縁膜を約２ｎｍ程度に薄くしなければ、充分な
注入電子量を確保することができない。充分な注入電子
量が得られない場合には、充分なトランジスタの閾値電
圧変化を生じさせることができないので、不揮発性記憶
装置の正常な動作が不可能になる。
従来の半導体不揮発記憶装置は、データの記憶を制御す
るためには、充分な閾値電圧の変化を必要とする。しか
し、ＭＯＮＯＳ構造の不揮発性記憶装置で要求される低
電圧の印加によるデータの書き込み、消去においては、
ボトム絶縁膜を約２ｎｍ程度に薄くしなければ、充分な
注入電子量を確保することができない。充分な注入電子
量が得られない場合には、充分なトランジスタの閾値電
圧変化を生じさせることができないので、不揮発性記憶
装置の正常な動作が不可能になる。
【０００８】一方で、充分な注入電子量を確保するため
にボトム絶縁膜を約２ｎｍ程度に薄くすると、このよう
な極薄酸化膜は既にダイレクトトンネリング現象による
電荷の移動が起こる領域であり、電荷トラップ絶縁膜中
などのトラップ準位にトラップされた電荷が、熱や放射
線などの影響で容易に半導体基板側に抜け出てしまう危
険性が高くなっている。実際に、データの書き込み、消
去を繰り返し行うことで徐々に電荷の保持能力が弱ま
り、閾値電圧の変化が小さくなってしまう現象が確認さ
れている。
にボトム絶縁膜を約２ｎｍ程度に薄くすると、このよう
な極薄酸化膜は既にダイレクトトンネリング現象による
電荷の移動が起こる領域であり、電荷トラップ絶縁膜中
などのトラップ準位にトラップされた電荷が、熱や放射
線などの影響で容易に半導体基板側に抜け出てしまう危
険性が高くなっている。実際に、データの書き込み、消
去を繰り返し行うことで徐々に電荷の保持能力が弱ま
り、閾値電圧の変化が小さくなってしまう現象が確認さ
れている。
【０００９】従って、本発明は上記の問題点を鑑みてな
されたものであり、印加電圧を低電圧化しても注入電子
量に不足を生じにくく、さらに、蓄積した電荷をリーク
しにくい、電荷の保持能力に優れた積層絶縁膜を有する
半導体不揮発性記憶装置及びその製造方法を提供するこ
とを目的とする。
されたものであり、印加電圧を低電圧化しても注入電子
量に不足を生じにくく、さらに、蓄積した電荷をリーク
しにくい、電荷の保持能力に優れた積層絶縁膜を有する
半導体不揮発性記憶装置及びその製造方法を提供するこ
とを目的とする。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体不揮発性記憶装置は、半導体基板上
に形成された積層絶縁膜に電荷を蓄積する半導体不揮発
性記憶装置であって、第１ボトム絶縁膜と第１電荷トラ
ップ絶縁膜を有する第１積層絶縁膜と、第２ボトム絶縁
膜と第２電荷トラップ絶縁膜を有する第２積層絶縁膜
と、前記第２積層絶縁膜から前記第１積層絶縁膜への電
荷の移動を可能にする接続部とを有し、前記第１積層絶
縁膜は前記第２積層絶縁膜よりも電荷保持能力が高く設
定されている。
め、本発明の半導体不揮発性記憶装置は、半導体基板上
に形成された積層絶縁膜に電荷を蓄積する半導体不揮発
性記憶装置であって、第１ボトム絶縁膜と第１電荷トラ
ップ絶縁膜を有する第１積層絶縁膜と、第２ボトム絶縁
膜と第２電荷トラップ絶縁膜を有する第２積層絶縁膜
と、前記第２積層絶縁膜から前記第１積層絶縁膜への電
荷の移動を可能にする接続部とを有し、前記第１積層絶
縁膜は前記第２積層絶縁膜よりも電荷保持能力が高く設
定されている。
【００１１】上記の本発明の半導体不揮発性記憶装置
は、電荷を蓄積する積層絶縁膜を２つの領域に分割する
ことにより、膜厚や膜質の異なるボトム絶縁膜を有する
２種類の積層絶縁膜を持つことが可能となり、一方を充
分な電荷注入量を得る積層絶縁膜、他方を電荷保持能力
の高い積層絶縁膜とすることができる。また、電荷注入
量の多い積層絶縁膜から電荷保持能力の高い積層絶縁膜
への電荷の移動が可能なので、電荷を電荷保持能力の高
い積層絶縁膜へ移動させて保持させることにより、２つ
の積層絶縁膜全体として、印加電圧を低電圧化しても注
入電子量に不足を生じにくく、さらに、蓄積した電荷を
リークしにくい、電荷の保持能力に優れた積層絶縁膜と
することが可能となる。さらに、電荷の注入と放出を繰
り返して磨耗劣化を経てもなお、トラップされた電荷の
保持能力を維持することができる。
は、電荷を蓄積する積層絶縁膜を２つの領域に分割する
ことにより、膜厚や膜質の異なるボトム絶縁膜を有する
２種類の積層絶縁膜を持つことが可能となり、一方を充
分な電荷注入量を得る積層絶縁膜、他方を電荷保持能力
の高い積層絶縁膜とすることができる。また、電荷注入
量の多い積層絶縁膜から電荷保持能力の高い積層絶縁膜
への電荷の移動が可能なので、電荷を電荷保持能力の高
い積層絶縁膜へ移動させて保持させることにより、２つ
の積層絶縁膜全体として、印加電圧を低電圧化しても注
入電子量に不足を生じにくく、さらに、蓄積した電荷を
リークしにくい、電荷の保持能力に優れた積層絶縁膜と
することが可能となる。さらに、電荷の注入と放出を繰
り返して磨耗劣化を経てもなお、トラップされた電荷の
保持能力を維持することができる。
【００１２】上記の本発明の半導体不揮発性記憶装置
は、好適には、前記第１ボトム絶縁膜の膜厚が前記第２
ボトム絶縁膜の膜厚よりも厚い。膜厚を厚くすることに
より、電荷の保持能力を上げることができるので、ボト
ム絶縁膜の厚い領域と薄い領域に分けることで、一方を
低電圧の印加によって充分な注入電子量を得ることがで
きるボトム絶縁膜、他方を電荷保持能力の高い積層絶縁
膜とすることができる。
は、好適には、前記第１ボトム絶縁膜の膜厚が前記第２
ボトム絶縁膜の膜厚よりも厚い。膜厚を厚くすることに
より、電荷の保持能力を上げることができるので、ボト
ム絶縁膜の厚い領域と薄い領域に分けることで、一方を
低電圧の印加によって充分な注入電子量を得ることがで
きるボトム絶縁膜、他方を電荷保持能力の高い積層絶縁
膜とすることができる。
【００１３】上記の本発明の半導体不揮発性記憶装置
は、好適には、前記第１電荷トラップ絶縁膜が前記第２
電荷トラップ絶縁膜よりも電荷トラップ密度の高い部分
を有する。電荷は第１ボトム絶縁膜と第２ボトム絶縁膜
で注入量に差があるが、それぞれの膜から注入される。
これらの電荷はエネルギーを失いながら電荷トラップ絶
縁膜中を移動し、２種の電荷トラップ絶縁膜中を区別な
く分布する。しかし、第１電荷トラップ絶縁膜と第２電
荷トラップ絶縁膜とで、第１電荷トラップ絶縁膜の方が
電荷トラップ密度が高いため、トラップされて安定した
準位に固定される電子の数は第１電荷トラップ絶縁膜の
方が多くなる。電子の大部分は電荷保持能力の高いボト
ム絶縁膜上の第１電荷トラップ絶縁膜中に保持されるこ
ととなる。
は、好適には、前記第１電荷トラップ絶縁膜が前記第２
電荷トラップ絶縁膜よりも電荷トラップ密度の高い部分
を有する。電荷は第１ボトム絶縁膜と第２ボトム絶縁膜
で注入量に差があるが、それぞれの膜から注入される。
これらの電荷はエネルギーを失いながら電荷トラップ絶
縁膜中を移動し、２種の電荷トラップ絶縁膜中を区別な
く分布する。しかし、第１電荷トラップ絶縁膜と第２電
荷トラップ絶縁膜とで、第１電荷トラップ絶縁膜の方が
電荷トラップ密度が高いため、トラップされて安定した
準位に固定される電子の数は第１電荷トラップ絶縁膜の
方が多くなる。電子の大部分は電荷保持能力の高いボト
ム絶縁膜上の第１電荷トラップ絶縁膜中に保持されるこ
ととなる。
【００１４】上記の本発明の半導体不揮発性記憶装置
は、好適には、前記第１積層絶縁膜と前記第２積層絶縁
膜が半導体基板上に並設して設けられており、前記第１
電荷トラップ絶縁膜と前記第２電荷トラップ絶縁膜が接
触させて前記接続部が構成されている。第１積層絶縁膜
と第２積層絶縁膜が半導体基板上に並設されていること
でそれぞれの積層絶縁膜中の第１電荷トラップ絶縁膜と
第２電荷トラップ絶縁膜に接触部を有することが容易な
ものとなっており、この接触部を有することで第２積層
絶縁膜から第１積層絶縁膜への電荷の移動が可能になっ
ている。
は、好適には、前記第１積層絶縁膜と前記第２積層絶縁
膜が半導体基板上に並設して設けられており、前記第１
電荷トラップ絶縁膜と前記第２電荷トラップ絶縁膜が接
触させて前記接続部が構成されている。第１積層絶縁膜
と第２積層絶縁膜が半導体基板上に並設されていること
でそれぞれの積層絶縁膜中の第１電荷トラップ絶縁膜と
第２電荷トラップ絶縁膜に接触部を有することが容易な
ものとなっており、この接触部を有することで第２積層
絶縁膜から第１積層絶縁膜への電荷の移動が可能になっ
ている。
【００１５】上記の本発明の半導体不揮発性記憶装置
は、好適には、前記第１電荷トラップ絶縁膜と前記第２
電荷トラップ絶縁膜の上層にトップ絶縁膜を有する。ト
ップ絶縁膜を有することにより、さらに電荷の保持能力
を上げることができる。
は、好適には、前記第１電荷トラップ絶縁膜と前記第２
電荷トラップ絶縁膜の上層にトップ絶縁膜を有する。ト
ップ絶縁膜を有することにより、さらに電荷の保持能力
を上げることができる。
【００１６】上記の本発明の半導体不揮発性記憶装置
は、好適には、前記第１ボトム絶縁膜及び前記第２ボト
ム絶縁膜がシリコン半導体基板を熱酸化して形成された
シリコン酸化膜である。シリコン半導体基板を熱酸化し
て得られるシリコン酸化膜は、電荷の保持能力の高い良
質なボトム絶縁膜となる。
は、好適には、前記第１ボトム絶縁膜及び前記第２ボト
ム絶縁膜がシリコン半導体基板を熱酸化して形成された
シリコン酸化膜である。シリコン半導体基板を熱酸化し
て得られるシリコン酸化膜は、電荷の保持能力の高い良
質なボトム絶縁膜となる。
【００１７】上記の本発明の半導体不揮発性記憶装置
は、好適には、前記第１電荷トラップ絶縁膜及び前記第
２電荷トラップ絶縁膜がＣＶＤにより形成されたシリコ
ン窒化膜である。ＣＶＤ法によれば、使用する反応ガス
の組成により、形成するシリコン窒化膜の電荷トラップ
の密度を変えることができる。従って、反応ガスの組成
を制御して、電荷トラップ密度の高い領域と低い領域を
作り分けることが可能となる。
は、好適には、前記第１電荷トラップ絶縁膜及び前記第
２電荷トラップ絶縁膜がＣＶＤにより形成されたシリコ
ン窒化膜である。ＣＶＤ法によれば、使用する反応ガス
の組成により、形成するシリコン窒化膜の電荷トラップ
の密度を変えることができる。従って、反応ガスの組成
を制御して、電荷トラップ密度の高い領域と低い領域を
作り分けることが可能となる。
【００１８】さらに、上記の目的を達成するため、本発
明の半導体不揮発性記憶装置は、半導体基板上に形成さ
れた積層絶縁膜に電荷を蓄積する半導体不揮発性記憶装
置であって、前記積層絶縁膜がボトム絶縁膜、電荷トラ
ップ絶縁膜及びトップ絶縁膜を有し、前記電荷トラップ
絶縁膜内に電荷トラップ密度の高い領域と低い領域を有
する。
明の半導体不揮発性記憶装置は、半導体基板上に形成さ
れた積層絶縁膜に電荷を蓄積する半導体不揮発性記憶装
置であって、前記積層絶縁膜がボトム絶縁膜、電荷トラ
ップ絶縁膜及びトップ絶縁膜を有し、前記電荷トラップ
絶縁膜内に電荷トラップ密度の高い領域と低い領域を有
する。
【００１９】上記の本発明の半導体不揮発性記憶装置
は、注入された電荷を、電荷トラップ密度の高い領域に
選択的に保持することが可能となり、低電圧の印加によ
っても充分な注入電子量を得るために起きやすくなった
電荷のリークを制御することが可能となる。
は、注入された電荷を、電荷トラップ密度の高い領域に
選択的に保持することが可能となり、低電圧の印加によ
っても充分な注入電子量を得るために起きやすくなった
電荷のリークを制御することが可能となる。
【００２０】上記の本発明の半導体不揮発性記憶装置
は、好適には、前記電荷トラップ絶縁膜内の上方に前記
電荷トラップ密度の高い領域がある。電荷トラップ密度
の高い領域を電荷トラップ絶縁膜内の上方に形成すれ
ば、実際の電荷は半導体基板から離れた領域に保持され
ることとなり、電荷の拡散を防いで安定に保持すること
ができる。さらに、電荷の注入と放出を繰り返して磨耗
劣化を経てもなお、トラップされた電荷の保持能力を維
持することができる。
は、好適には、前記電荷トラップ絶縁膜内の上方に前記
電荷トラップ密度の高い領域がある。電荷トラップ密度
の高い領域を電荷トラップ絶縁膜内の上方に形成すれ
ば、実際の電荷は半導体基板から離れた領域に保持され
ることとなり、電荷の拡散を防いで安定に保持すること
ができる。さらに、電荷の注入と放出を繰り返して磨耗
劣化を経てもなお、トラップされた電荷の保持能力を維
持することができる。
【００２１】上記の本発明の半導体不揮発性記憶装置
は、好適には、前記ボトム絶縁膜がシリコン半導体基板
を熱酸化して形成されたシリコン酸化膜である。シリコ
ン半導体基板を熱酸化して得られるシリコン酸化膜は、
電荷の保持能力の高い良質なボトム絶縁膜となる。
は、好適には、前記ボトム絶縁膜がシリコン半導体基板
を熱酸化して形成されたシリコン酸化膜である。シリコ
ン半導体基板を熱酸化して得られるシリコン酸化膜は、
電荷の保持能力の高い良質なボトム絶縁膜となる。
【００２２】上記の本発明の半導体不揮発性記憶装置
は、好適には、前記電荷トラップ絶縁膜がＣＶＤにより
形成されたシリコン窒化膜である。ＣＶＤ法によれば、
使用する反応ガスの組成により、形成するシリコン窒化
膜の電荷トラップの密度を変えることができるので、電
荷トラップの密度を制御することが容易となる。
は、好適には、前記電荷トラップ絶縁膜がＣＶＤにより
形成されたシリコン窒化膜である。ＣＶＤ法によれば、
使用する反応ガスの組成により、形成するシリコン窒化
膜の電荷トラップの密度を変えることができるので、電
荷トラップの密度を制御することが容易となる。
【００２３】さらに、上記の目的を達成するため、本発
明の半導体不揮発性記憶装置の製造方法は、半導体基板
上に形成された積層絶縁膜に電荷を蓄積する半導体不揮
発性記憶装置の製造方法であって、半導体基板上に第１
ボトム絶縁膜を形成する工程と、前記第１ボトム絶縁膜
の上層に第１電荷トラップ絶縁膜の下層部分を形成する
工程と、前記第１ボトム絶縁膜と前記第１電荷トラップ
絶縁膜の下層部分に対してレジストをマスクにしたエッ
チングを施し、残された第１ボトム絶縁膜の隣接部の半
導体基板を露出させる工程と、前記エッチングにより露
出された半導体基板上に第２ボトム絶縁膜を形成する工
程と、前記第２ボトム絶縁膜と前記第１電荷トラップ絶
縁膜の下層部分を被覆して全面に電荷トラップ絶縁膜を
堆積し、第１電荷トラップ絶縁膜の上層部分と第２電荷
トラップ絶縁膜を一体に形成する工程とを有する。
明の半導体不揮発性記憶装置の製造方法は、半導体基板
上に形成された積層絶縁膜に電荷を蓄積する半導体不揮
発性記憶装置の製造方法であって、半導体基板上に第１
ボトム絶縁膜を形成する工程と、前記第１ボトム絶縁膜
の上層に第１電荷トラップ絶縁膜の下層部分を形成する
工程と、前記第１ボトム絶縁膜と前記第１電荷トラップ
絶縁膜の下層部分に対してレジストをマスクにしたエッ
チングを施し、残された第１ボトム絶縁膜の隣接部の半
導体基板を露出させる工程と、前記エッチングにより露
出された半導体基板上に第２ボトム絶縁膜を形成する工
程と、前記第２ボトム絶縁膜と前記第１電荷トラップ絶
縁膜の下層部分を被覆して全面に電荷トラップ絶縁膜を
堆積し、第１電荷トラップ絶縁膜の上層部分と第２電荷
トラップ絶縁膜を一体に形成する工程とを有する。
【００２４】上記の本発明の半導体不揮発性記憶装置の
製造方法は、第１積層絶縁膜を有する領域と第２積層絶
縁膜を有する領域を形成することが可能であり、それぞ
れの積層絶縁膜のボトム絶縁膜は別工程で形成するの
で、それぞれ異なる膜厚、膜質を選択できる。また、第
１積層絶縁膜には第２積層絶縁膜にはない第１電荷トラ
ップ絶縁膜の下層部分を有するので、第１積層絶縁膜と
第２積層絶縁膜とで電荷トラップの密度を変えることが
可能となる。また、第１電荷トラップ絶縁膜の上層部分
と第２電荷トラップ絶縁膜を一体に形成するので、第１
電荷トラップ絶縁膜と第２電荷トラップ絶縁膜が接触部
を有し、第２積層絶縁膜から第１積層絶縁膜への電荷の
移動を可能となっている。
製造方法は、第１積層絶縁膜を有する領域と第２積層絶
縁膜を有する領域を形成することが可能であり、それぞ
れの積層絶縁膜のボトム絶縁膜は別工程で形成するの
で、それぞれ異なる膜厚、膜質を選択できる。また、第
１積層絶縁膜には第２積層絶縁膜にはない第１電荷トラ
ップ絶縁膜の下層部分を有するので、第１積層絶縁膜と
第２積層絶縁膜とで電荷トラップの密度を変えることが
可能となる。また、第１電荷トラップ絶縁膜の上層部分
と第２電荷トラップ絶縁膜を一体に形成するので、第１
電荷トラップ絶縁膜と第２電荷トラップ絶縁膜が接触部
を有し、第２積層絶縁膜から第１積層絶縁膜への電荷の
移動を可能となっている。
【００２５】上記の本発明の半導体不揮発性記憶装置の
製造方法は、好適には、前記第１ボトム絶縁膜及び第２
ボトム絶縁膜をシリコン半導体基板を熱酸化したシリコ
ン酸化膜により形成する。電荷の保持能力の高い良質な
ボトム絶縁膜を形成することができる。
製造方法は、好適には、前記第１ボトム絶縁膜及び第２
ボトム絶縁膜をシリコン半導体基板を熱酸化したシリコ
ン酸化膜により形成する。電荷の保持能力の高い良質な
ボトム絶縁膜を形成することができる。
【００２６】上記の本発明の半導体不揮発性記憶装置の
製造方法は、好適には、前記第１電荷トラップ絶縁膜及
び第２電荷トラップ絶縁膜を窒素含有ガスを用いたＣＶ
Ｄにより形成する。窒素含有ガスを用いるＣＶＤによれ
ば、反応ガスの組成を変えることによって、電荷トラッ
プの密度が異なるシリコン窒化膜を形成できる。これに
より、電荷トラップの密度を制御することが容易とな
る。
製造方法は、好適には、前記第１電荷トラップ絶縁膜及
び第２電荷トラップ絶縁膜を窒素含有ガスを用いたＣＶ
Ｄにより形成する。窒素含有ガスを用いるＣＶＤによれ
ば、反応ガスの組成を変えることによって、電荷トラッ
プの密度が異なるシリコン窒化膜を形成できる。これに
より、電荷トラップの密度を制御することが容易とな
る。
【００２７】さらに、上記の目的を達成するため、本発
明の半導体不揮発性記憶装置の製造方法は、半導体基板
上に形成された積層絶縁膜に電荷を蓄積する半導体不揮
発性記憶装置の製造方法であって、半導体基板上にボト
ム絶縁膜を形成する工程と、前記ボトム絶縁膜の上層に
電荷トラップ絶縁膜を形成する工程と、前記電荷トラッ
プ絶縁膜の上層にトップ絶縁膜を形成する工程と、前記
トップ絶縁膜の上方から斜めにイオン注入し、前記電荷
トラップ絶縁膜内に電荷トラップ密度の高い領域を形成
する工程と、前記トップ絶縁膜の上層にゲート電極層を
形成する工程とを有する。
明の半導体不揮発性記憶装置の製造方法は、半導体基板
上に形成された積層絶縁膜に電荷を蓄積する半導体不揮
発性記憶装置の製造方法であって、半導体基板上にボト
ム絶縁膜を形成する工程と、前記ボトム絶縁膜の上層に
電荷トラップ絶縁膜を形成する工程と、前記電荷トラッ
プ絶縁膜の上層にトップ絶縁膜を形成する工程と、前記
トップ絶縁膜の上方から斜めにイオン注入し、前記電荷
トラップ絶縁膜内に電荷トラップ密度の高い領域を形成
する工程と、前記トップ絶縁膜の上層にゲート電極層を
形成する工程とを有する。
【００２８】上記の本発明の半導体不揮発性記憶装置の
製造方法は、イオンが注入された場所に電荷トラップ準
位を発生させるものであり、イオン注入する場所を制御
することにより、電荷トラップを形成する場所を制御す
ることが可能となる。電荷トラップは、トップ絶縁膜の
下層の電荷トラップ絶縁膜中に形成する必要があるが、
トップ絶縁膜は通常例えば４ｎｍ程度に薄く、しかも電
荷トラップ絶縁膜自体も例えば１０ｎｍ程度に薄いもの
である。このように薄いトップ絶縁膜を通過して、薄い
電荷トラップ絶縁膜中にイオンを注入する場合でも、適
当な角度をつけて斜めにイオンを注入することにより、
イオンを所望の位置に打ち込むことが可能となる。これ
により、電荷トラップを形成する場所を制御することが
できる。
製造方法は、イオンが注入された場所に電荷トラップ準
位を発生させるものであり、イオン注入する場所を制御
することにより、電荷トラップを形成する場所を制御す
ることが可能となる。電荷トラップは、トップ絶縁膜の
下層の電荷トラップ絶縁膜中に形成する必要があるが、
トップ絶縁膜は通常例えば４ｎｍ程度に薄く、しかも電
荷トラップ絶縁膜自体も例えば１０ｎｍ程度に薄いもの
である。このように薄いトップ絶縁膜を通過して、薄い
電荷トラップ絶縁膜中にイオンを注入する場合でも、適
当な角度をつけて斜めにイオンを注入することにより、
イオンを所望の位置に打ち込むことが可能となる。これ
により、電荷トラップを形成する場所を制御することが
できる。
【００２９】上記の本発明の半導体不揮発性記憶装置の
製造方法は、好適には、前記電荷トラップ絶縁膜内の上
方に前記電荷トラップ密度の高い領域を形成する。電荷
トラップ密度の高い領域を電荷トラップ絶縁膜内の上方
に形成すれば、実際の電荷は半導体基板から離れた領域
に保持されることとなり、電荷の拡散を防いで安定に保
持することができる。
製造方法は、好適には、前記電荷トラップ絶縁膜内の上
方に前記電荷トラップ密度の高い領域を形成する。電荷
トラップ密度の高い領域を電荷トラップ絶縁膜内の上方
に形成すれば、実際の電荷は半導体基板から離れた領域
に保持されることとなり、電荷の拡散を防いで安定に保
持することができる。
【００３０】上記の本発明の半導体不揮発性記憶装置の
製造方法は、好適には、前記ボトム絶縁膜をシリコン半
導体基板を熱酸化したシリコン酸化膜により形成する。
電荷の保持能力の高い良質なボトム絶縁膜を形成するこ
とができる。
製造方法は、好適には、前記ボトム絶縁膜をシリコン半
導体基板を熱酸化したシリコン酸化膜により形成する。
電荷の保持能力の高い良質なボトム絶縁膜を形成するこ
とができる。
【００３１】上記の本発明の半導体不揮発性記憶装置の
製造方法は、好適には、前記電荷トラップ絶縁膜を窒素
含有ガスを用いたＣＶＤにより形成する。窒素含有ガス
を用いるＣＶＤによれば、反応ガスの組成を変えること
によって、電荷トラップの密度が異なるシリコン窒化膜
を形成できる。これにより、電荷トラップの密度を制御
することが容易となる。
製造方法は、好適には、前記電荷トラップ絶縁膜を窒素
含有ガスを用いたＣＶＤにより形成する。窒素含有ガス
を用いるＣＶＤによれば、反応ガスの組成を変えること
によって、電荷トラップの密度が異なるシリコン窒化膜
を形成できる。これにより、電荷トラップの密度を制御
することが容易となる。
【００３２】
【発明の実施の形態】以下に、本発明の半導体不揮発性
記憶装置及びその製造方法の実施の形態について、下記
の実施例により図面を参照して説明する。
記憶装置及びその製造方法の実施の形態について、下記
の実施例により図面を参照して説明する。
【００３３】実施例１ 図２は本発明の実施例１の半導体不発性記憶装置の平面
図である。素子分離絶縁膜２０で区切られた半導体基板
上あるコントロールゲート電極には、第１ボトム絶縁膜
と第１電荷トラップ絶縁膜を有する第１積層絶縁膜を持
つ領域Ａと、第２ボトム絶縁膜と第２電荷トラップ絶縁
膜を持つ領域Ｂとがあり、領域Ａと領域Ｂは並設され、
接続されて形成されており、第２積層絶縁膜から第１積
層絶縁膜への電荷の移動が可能となっており、さらに第
１積層絶縁膜は第２積層絶縁膜よりの電荷保持能力が高
く設定されている。コントロールゲート電極の両側には
ソース拡散層Ｓとドレイン拡散層Ｄがある。
図である。素子分離絶縁膜２０で区切られた半導体基板
上あるコントロールゲート電極には、第１ボトム絶縁膜
と第１電荷トラップ絶縁膜を有する第１積層絶縁膜を持
つ領域Ａと、第２ボトム絶縁膜と第２電荷トラップ絶縁
膜を持つ領域Ｂとがあり、領域Ａと領域Ｂは並設され、
接続されて形成されており、第２積層絶縁膜から第１積
層絶縁膜への電荷の移動が可能となっており、さらに第
１積層絶縁膜は第２積層絶縁膜よりの電荷保持能力が高
く設定されている。コントロールゲート電極の両側には
ソース拡散層Ｓとドレイン拡散層Ｄがある。
【００３４】図１は、本発明の実施例１の半導体不揮発
性記憶装置の断面図であり、図２の平面図中のＸ−Ｘ’
における断面図に相当する。図１（ａ）に示すように、
図示しない素子分離絶縁膜で区切られた半導体基板１０
上に、図２の平面図に示した領域Ａと領域Ｂとを有する
コントロールゲート電極がある。領域Ａにおいては、半
導体基板１０上に例えば３ｎｍ程度の膜厚のシリコン酸
化膜である第１ボトム絶縁膜２１があり、その上層には
例えば４ｎｍ程度の膜厚のシリコン窒化膜２２と例えば
４ｎｍ程度の膜厚のシリコン窒化膜２４との積層体であ
る第１電荷トラップ絶縁膜２６があり、さらにその上層
には例えば４ｎｍ程度の膜厚のシリコン窒化膜であるト
ップ絶縁膜２５があり、これらの第１ボトム絶縁膜２
３、第１電荷トラップ絶縁膜２６及びトップ絶縁膜２５
により第１積層絶縁膜ＣＡ１を形成している。トップ絶
縁膜２５の上層にはコントロールゲート電極３１があ
る。
性記憶装置の断面図であり、図２の平面図中のＸ−Ｘ’
における断面図に相当する。図１（ａ）に示すように、
図示しない素子分離絶縁膜で区切られた半導体基板１０
上に、図２の平面図に示した領域Ａと領域Ｂとを有する
コントロールゲート電極がある。領域Ａにおいては、半
導体基板１０上に例えば３ｎｍ程度の膜厚のシリコン酸
化膜である第１ボトム絶縁膜２１があり、その上層には
例えば４ｎｍ程度の膜厚のシリコン窒化膜２２と例えば
４ｎｍ程度の膜厚のシリコン窒化膜２４との積層体であ
る第１電荷トラップ絶縁膜２６があり、さらにその上層
には例えば４ｎｍ程度の膜厚のシリコン窒化膜であるト
ップ絶縁膜２５があり、これらの第１ボトム絶縁膜２
３、第１電荷トラップ絶縁膜２６及びトップ絶縁膜２５
により第１積層絶縁膜ＣＡ１を形成している。トップ絶
縁膜２５の上層にはコントロールゲート電極３１があ
る。
【００３５】また、領域Ｂにおいては、半導体基板１０
上に例えば２ｎｍ程度の膜厚のシリコン酸化膜である第
２ボトム絶縁膜２３があり、その上層には例えば４ｎｍ
程度の膜厚のシリコン窒化膜である第２電荷トラップ絶
縁膜２４があり、さらにその上層には例えば４ｎｍ程度
の膜厚のシリコン酸化膜であるトップ絶縁膜２５があ
り、これらの第２ボトム絶縁膜２３、第２電荷トラップ
絶縁膜２４及びトップ絶縁膜２５により第２積層絶縁膜
ＣＡ２を形成している。トップ絶縁膜２５の上層にはコ
ントロールゲート電極３１がある。
上に例えば２ｎｍ程度の膜厚のシリコン酸化膜である第
２ボトム絶縁膜２３があり、その上層には例えば４ｎｍ
程度の膜厚のシリコン窒化膜である第２電荷トラップ絶
縁膜２４があり、さらにその上層には例えば４ｎｍ程度
の膜厚のシリコン酸化膜であるトップ絶縁膜２５があ
り、これらの第２ボトム絶縁膜２３、第２電荷トラップ
絶縁膜２４及びトップ絶縁膜２５により第２積層絶縁膜
ＣＡ２を形成している。トップ絶縁膜２５の上層にはコ
ントロールゲート電極３１がある。
【００３６】第２積層絶縁膜ＣＡ２の第２ボトム絶縁膜
２３は、膜厚が２ｎｍ程度に薄くされており、低電圧の
印加によって充分な注入電子量を得ることが可能であ
る。一方、第１積層絶縁膜ＣＡ１の第１ボトム絶縁膜２
１は膜厚が３ｎｍ程度に厚く、低電圧の印加によって充
分な注入電子量を得ることはできないが、電荷の保持能
力は高い。このように、膜厚の異なるボトム絶縁膜を有
する２種類の積層絶縁膜を持つ領域とすることにより、
一方を充分な電荷注入量を得る積層絶縁膜、他方を電荷
保持能力の高い積層絶縁膜とすることが可能となる。
２３は、膜厚が２ｎｍ程度に薄くされており、低電圧の
印加によって充分な注入電子量を得ることが可能であ
る。一方、第１積層絶縁膜ＣＡ１の第１ボトム絶縁膜２
１は膜厚が３ｎｍ程度に厚く、低電圧の印加によって充
分な注入電子量を得ることはできないが、電荷の保持能
力は高い。このように、膜厚の異なるボトム絶縁膜を有
する２種類の積層絶縁膜を持つ領域とすることにより、
一方を充分な電荷注入量を得る積層絶縁膜、他方を電荷
保持能力の高い積層絶縁膜とすることが可能となる。
【００３７】また、第１電荷トラップ絶縁膜２６は電荷
トラップ絶縁膜２２と電荷トラップ絶縁膜２４の積層体
であり、この内下層部分の電荷トラップ絶縁膜２２は図
１（ａ）中の丸印の密度で示すように、上層部分の電荷
トラップ絶縁膜２４よりも電荷トラップ密度が高い膜と
なっている。一方で第２電荷トラップ絶縁膜２４は電荷
トラップ密度の相対的に低い膜である。従って、第２電
荷トラップ絶縁膜２４よりも第１電荷トラップ絶縁膜２
６のほうが電荷トラップ密度が高いものとなっている。
これにより、第２積層絶縁膜ＣＡ２よりも第１積層絶縁
膜ＣＡ１のほうが電荷保持能力の高い積層絶縁膜となっ
ている。
トラップ絶縁膜２２と電荷トラップ絶縁膜２４の積層体
であり、この内下層部分の電荷トラップ絶縁膜２２は図
１（ａ）中の丸印の密度で示すように、上層部分の電荷
トラップ絶縁膜２４よりも電荷トラップ密度が高い膜と
なっている。一方で第２電荷トラップ絶縁膜２４は電荷
トラップ密度の相対的に低い膜である。従って、第２電
荷トラップ絶縁膜２４よりも第１電荷トラップ絶縁膜２
６のほうが電荷トラップ密度が高いものとなっている。
これにより、第２積層絶縁膜ＣＡ２よりも第１積層絶縁
膜ＣＡ１のほうが電荷保持能力の高い積層絶縁膜となっ
ている。
【００３８】上記の構造において、第１積層絶縁膜と第
２積層絶縁膜は、それぞれの電荷トラップ絶縁膜が接触
しており、接続されている。従って、第２電荷トラップ
絶縁膜から第１電荷トラップ絶縁膜への電荷の移動が可
能となっている。
２積層絶縁膜は、それぞれの電荷トラップ絶縁膜が接触
しており、接続されている。従って、第２電荷トラップ
絶縁膜から第１電荷トラップ絶縁膜への電荷の移動が可
能となっている。
【００３９】上記構造の半導体不揮発性記憶装置は、電
子の注入においては、図１（ｂ）に示すように、コント
ロールゲート電極３１に電圧を印加することにより、領
域Ａと領域Ｂの膜厚の異なるボトム絶縁膜はどちらもト
ンネル酸化膜として機能するが、領域Ｂのボトム絶縁膜
は２ｎｍ程度と薄いのでダイレクトトンネルを起こし、
３ｎｍ程度の膜厚である領域Ａと比較して数桁多い注入
電子量が得られる。これらの電子はエネルギーを失いな
がら電荷トラップ絶縁膜中を移動し、領域Ａと領域Ｂと
で区別なく分布する。しかし、領域Ａと領域Ｂとでは、
電荷トラップ密度の点で領域Ａの方が高いため、トラッ
プされて安定した準位に固定される電子の数は領域Ａの
方が多く、結果として図中右向きの矢印で示すような領
域Ｂから領域Ａへの電子の移動が生じる。電子の大部分
は領域Ａの電荷トラップ絶縁膜２２中に保持されること
となる。
子の注入においては、図１（ｂ）に示すように、コント
ロールゲート電極３１に電圧を印加することにより、領
域Ａと領域Ｂの膜厚の異なるボトム絶縁膜はどちらもト
ンネル酸化膜として機能するが、領域Ｂのボトム絶縁膜
は２ｎｍ程度と薄いのでダイレクトトンネルを起こし、
３ｎｍ程度の膜厚である領域Ａと比較して数桁多い注入
電子量が得られる。これらの電子はエネルギーを失いな
がら電荷トラップ絶縁膜中を移動し、領域Ａと領域Ｂと
で区別なく分布する。しかし、領域Ａと領域Ｂとでは、
電荷トラップ密度の点で領域Ａの方が高いため、トラッ
プされて安定した準位に固定される電子の数は領域Ａの
方が多く、結果として図中右向きの矢印で示すような領
域Ｂから領域Ａへの電子の移動が生じる。電子の大部分
は領域Ａの電荷トラップ絶縁膜２２中に保持されること
となる。
【００４０】さらに、上記構造の半導体不揮発性記憶装
置は、電子の放出においては、図１（ｃ）に示すよう
に、コントロールゲート電極から全面に電界を印加する
ことにより、一括放出することが可能である。これは、
領域Ａ及び領域Ｂのボトム絶縁膜はどちらも充分トンネ
ル酸化膜として機能する膜厚であるからである。
置は、電子の放出においては、図１（ｃ）に示すよう
に、コントロールゲート電極から全面に電界を印加する
ことにより、一括放出することが可能である。これは、
領域Ａ及び領域Ｂのボトム絶縁膜はどちらも充分トンネ
ル酸化膜として機能する膜厚であるからである。
【００４１】上記の構造の半導体不揮発性記憶装置で、
シリコン窒化膜において電荷トラップ密度を高くする
と、ポリシリコンに近い特性となり、電荷トラップ絶縁
膜中の電荷はトラップを介しての移動が可能となる。こ
のとき、下層のボトム絶縁膜の膜厚が領域Ａのように薄
いと、電荷は半導体基板へ拡散しやすいが、領域Ａのよ
うに厚ければ安定的に保持される。特に、シリコン半導
体基板を熱酸化して得られるシリコン酸化膜は、電荷の
保持能力の高い良質なボトム絶縁膜となる。さらに、電
荷トラップ絶縁膜の上層にトップ絶縁膜を有しているこ
とから、電荷の保持能力はさらに高められている。
シリコン窒化膜において電荷トラップ密度を高くする
と、ポリシリコンに近い特性となり、電荷トラップ絶縁
膜中の電荷はトラップを介しての移動が可能となる。こ
のとき、下層のボトム絶縁膜の膜厚が領域Ａのように薄
いと、電荷は半導体基板へ拡散しやすいが、領域Ａのよ
うに厚ければ安定的に保持される。特に、シリコン半導
体基板を熱酸化して得られるシリコン酸化膜は、電荷の
保持能力の高い良質なボトム絶縁膜となる。さらに、電
荷トラップ絶縁膜の上層にトップ絶縁膜を有しているこ
とから、電荷の保持能力はさらに高められている。
【００４２】また、電荷の注入と放出を繰り返す内に、
ボトム絶縁膜が薄い領域Ｂではトラップされた電荷の保
持能力が弱くなり、やがてほとんど半導体基板に拡散し
てしまうようになる。しかし、ボトム絶縁膜が厚い領域
Ａでは上記の磨耗劣化を経てもなお、トラップされた電
荷の保持能力を維持することができる。前述のようにト
ラップされた電荷は大部分がボトム絶縁膜の厚い領域Ａ
に保持されるため、素子全体の電荷保持能力はほとんど
変化せずに維持することができる。
ボトム絶縁膜が薄い領域Ｂではトラップされた電荷の保
持能力が弱くなり、やがてほとんど半導体基板に拡散し
てしまうようになる。しかし、ボトム絶縁膜が厚い領域
Ａでは上記の磨耗劣化を経てもなお、トラップされた電
荷の保持能力を維持することができる。前述のようにト
ラップされた電荷は大部分がボトム絶縁膜の厚い領域Ａ
に保持されるため、素子全体の電荷保持能力はほとんど
変化せずに維持することができる。
【００４３】次に、本発明の実施例１の半導体不揮発性
記憶装置の製造方法について説明する。まず、図３
（ａ）に示すように、シリコン半導体基板１０上にＬＯ
ＣＯＳなどの素子分離絶縁膜２０を形成する。
記憶装置の製造方法について説明する。まず、図３
（ａ）に示すように、シリコン半導体基板１０上にＬＯ
ＣＯＳなどの素子分離絶縁膜２０を形成する。
【００４４】次に、図３（ｂ）に示すように、熱酸化に
より、半導体基板１０表面にシリコン酸化膜である領域
Ａの第１ボトム絶縁膜２１を例えば３ｎｍの膜厚で形成
する。
より、半導体基板１０表面にシリコン酸化膜である領域
Ａの第１ボトム絶縁膜２１を例えば３ｎｍの膜厚で形成
する。
【００４５】次に、図３（ｃ）に示すように、ＣＶＤに
より、第１ボトム絶縁膜２１の上層に電荷トラップ密度
の高いシリコン窒化膜である電荷トラップ絶縁膜２２を
例えば４ｎｍの膜厚で堆積させる。
より、第１ボトム絶縁膜２１の上層に電荷トラップ密度
の高いシリコン窒化膜である電荷トラップ絶縁膜２２を
例えば４ｎｍの膜厚で堆積させる。
【００４６】次に、図３（ｄ）に示すように、電荷トラ
ップ絶縁膜２２の上にレジストＲをパターニングして、
ＲＩＥ（反応性イオンエッチング）などのドライエッチ
ングにより、領域Ａに相当する部分の第１ボトム絶縁膜
２１と電荷トラップ絶縁膜２２を残し、それ以外の部分
を除去し、領域Ｂに相当する部分の半導体基板１０表面
を露出させる。
ップ絶縁膜２２の上にレジストＲをパターニングして、
ＲＩＥ（反応性イオンエッチング）などのドライエッチ
ングにより、領域Ａに相当する部分の第１ボトム絶縁膜
２１と電荷トラップ絶縁膜２２を残し、それ以外の部分
を除去し、領域Ｂに相当する部分の半導体基板１０表面
を露出させる。
【００４７】次に、図４（ｅ）に示すように、レジスト
Ｒを除去し、適当な洗浄工程を経た後に、熱酸化によ
り、領域Ｂに相当する半導体基板１０表面に第２ボトム
絶縁膜２３を例えば２ｎｍの膜厚で形成する。
Ｒを除去し、適当な洗浄工程を経た後に、熱酸化によ
り、領域Ｂに相当する半導体基板１０表面に第２ボトム
絶縁膜２３を例えば２ｎｍの膜厚で形成する。
【００４８】次に、図４（ｆ）に示すように、熱ＣＶＤ
により、第２ボトム絶縁膜２３と電荷トラップ絶縁膜２
２を全面に被覆して、電荷トラップ密度の低いシリコン
窒化膜である電荷トラップ絶縁膜２４を例えば４ｎｍの
膜厚で堆積させる。
により、第２ボトム絶縁膜２３と電荷トラップ絶縁膜２
２を全面に被覆して、電荷トラップ密度の低いシリコン
窒化膜である電荷トラップ絶縁膜２４を例えば４ｎｍの
膜厚で堆積させる。
【００４９】ここで、上記の熱ＣＶＤによるシリコン窒
化膜の形成においては、ジクロロシラン（SiH2Cl2 ）と
アンモニア（NH3 ）の混合ガスを熱分解反応させて成膜
する工程であり、ＣＶＤの条件により電荷トラップの密
度を変えることができる。図６（ａ）はＣＶＤの反応ガ
スの組成を（SiH2Cl2:NH3=1:20）というアンモニアの多
い条件で堆積させたシリコン窒化膜のＣ（容量）−Ｖ
（電圧）曲線であり、そのヒステリシス幅Ｗａは、図６
（ｂ）に示すＣＶＤに反応ガスの組成を（SiH2Cl2:NH3=
10:10 ）というジクロロシランの多い条件として堆積さ
せたシリコン窒化膜のＣ−Ｖ曲線のヒステリシス幅Ｗｂ
よりも狭い。電荷トラップの密度が高いほどヒステリシ
ス幅が広くなるので、ＣＶＤに用いる反応ガスの組成比
を変えることにより、成膜されたシリコン窒化膜の電荷
トラップの密度を制御することが可能である。
化膜の形成においては、ジクロロシラン（SiH2Cl2 ）と
アンモニア（NH3 ）の混合ガスを熱分解反応させて成膜
する工程であり、ＣＶＤの条件により電荷トラップの密
度を変えることができる。図６（ａ）はＣＶＤの反応ガ
スの組成を（SiH2Cl2:NH3=1:20）というアンモニアの多
い条件で堆積させたシリコン窒化膜のＣ（容量）−Ｖ
（電圧）曲線であり、そのヒステリシス幅Ｗａは、図６
（ｂ）に示すＣＶＤに反応ガスの組成を（SiH2Cl2:NH3=
10:10 ）というジクロロシランの多い条件として堆積さ
せたシリコン窒化膜のＣ−Ｖ曲線のヒステリシス幅Ｗｂ
よりも狭い。電荷トラップの密度が高いほどヒステリシ
ス幅が広くなるので、ＣＶＤに用いる反応ガスの組成比
を変えることにより、成膜されたシリコン窒化膜の電荷
トラップの密度を制御することが可能である。
【００５０】次に、図４（ｇ）に示すように、高温熱酸
化（ＨＴＯ）のＣＶＤにより、電荷トラップ絶縁膜２４
を全面に被覆して、シリコン酸化膜であるトップ絶縁膜
２５を例えば３ｎｍの膜厚で堆積させる。
化（ＨＴＯ）のＣＶＤにより、電荷トラップ絶縁膜２４
を全面に被覆して、シリコン酸化膜であるトップ絶縁膜
２５を例えば３ｎｍの膜厚で堆積させる。
【００５１】次に、図５（ｈ）に示すように、例えばＣ
ＶＤなどによりシリサイドを堆積させ、コントロールゲ
ート電極層３１を形成する。
ＶＤなどによりシリサイドを堆積させ、コントロールゲ
ート電極層３１を形成する。
【００５２】次に、図５（ｉ）に示すように、レジスト
パターニングしてエッチングすることによりゲート電極
様に加工する。この後は、通常の方法により、イオン注
入によるソース・ドレイン拡散層の形成、層間絶縁膜の
形成、コンタクトホールの開孔、上層電極の配線などに
より、所望の半導体不揮発性記憶装置を形成する。
パターニングしてエッチングすることによりゲート電極
様に加工する。この後は、通常の方法により、イオン注
入によるソース・ドレイン拡散層の形成、層間絶縁膜の
形成、コンタクトホールの開孔、上層電極の配線などに
より、所望の半導体不揮発性記憶装置を形成する。
【００５３】上記の本発明の実施例１の半導体不揮発性
記憶装置の製造方法によれば、印加電圧を低電圧化して
も注入電子量に不足を生じにくく、さらに、蓄積した電
荷をリークしにくい、電荷の保持能力に優れた積層絶縁
膜を有する半導体不揮発性記憶装置を製造することがで
きる。
記憶装置の製造方法によれば、印加電圧を低電圧化して
も注入電子量に不足を生じにくく、さらに、蓄積した電
荷をリークしにくい、電荷の保持能力に優れた積層絶縁
膜を有する半導体不揮発性記憶装置を製造することがで
きる。
【００５４】実施例２ 図７は、本発明の実施例２の半導体不揮発性記憶装置の
断面図である。図７（ａ）に示すように、半導体基板１
０上の素子分離絶縁膜２０で区切られた領域上に、例え
ば膜厚２．２ｎｍのシリコン酸化膜であるボトム絶縁膜
２３、例えば膜厚１０ｎｍのシリコン窒化膜である電荷
トラップ絶縁膜２４及び例えば膜厚４ｎｍのシリコン酸
化膜であるトップ絶縁膜２５からなる電荷を蓄積する機
能を有する積層絶縁膜ＣＡがあり、その上層にコントロ
ールゲート電極３１がある。コントロールゲート電極３
１の両側にはサイドウォール絶縁膜２７があり、その両
側部の半導体基板中にＬＤＤ構造を有するソース・ドレ
イン拡散層１１、１２がある。
断面図である。図７（ａ）に示すように、半導体基板１
０上の素子分離絶縁膜２０で区切られた領域上に、例え
ば膜厚２．２ｎｍのシリコン酸化膜であるボトム絶縁膜
２３、例えば膜厚１０ｎｍのシリコン窒化膜である電荷
トラップ絶縁膜２４及び例えば膜厚４ｎｍのシリコン酸
化膜であるトップ絶縁膜２５からなる電荷を蓄積する機
能を有する積層絶縁膜ＣＡがあり、その上層にコントロ
ールゲート電極３１がある。コントロールゲート電極３
１の両側にはサイドウォール絶縁膜２７があり、その両
側部の半導体基板中にＬＤＤ構造を有するソース・ドレ
イン拡散層１１、１２がある。
【００５５】図７（ａ）のゲート電極近傍を拡大した図
を図７（ｂ）に示す。電荷を蓄積する積層絶縁膜ＣＡは
ボトム絶縁膜２３、電荷トラップ絶縁膜２４及びトップ
絶縁膜２５からなるが、そのなかで電荷トラップ絶縁膜
２４は、その膜中上方に×印で示した電荷トラップ密度
の高い領域Ｔを有している。
を図７（ｂ）に示す。電荷を蓄積する積層絶縁膜ＣＡは
ボトム絶縁膜２３、電荷トラップ絶縁膜２４及びトップ
絶縁膜２５からなるが、そのなかで電荷トラップ絶縁膜
２４は、その膜中上方に×印で示した電荷トラップ密度
の高い領域Ｔを有している。
【００５６】上記の構造の半導体不揮発性記憶装置は、
充分な量の注入電子量を得るためにボトム絶縁膜２３を
２．２ｎｍ程度に薄くしても、注入された電子の大部分
は、電荷トラップ絶縁膜中の上方の電荷トラップ密度の
高い領域Ｔに保持されることとなる。従って、ボトム絶
縁膜２３自体は薄いので電荷の保持能力が低いものの、
実際の電荷は半導体基板から離れた領域に保持されてお
り、電荷の拡散を防いで安定に保持することができる。
さらに、電子の注入と放出を繰り返して磨耗劣化を経て
もなお、トラップされた電荷の保持能力を維持すること
ができる。
充分な量の注入電子量を得るためにボトム絶縁膜２３を
２．２ｎｍ程度に薄くしても、注入された電子の大部分
は、電荷トラップ絶縁膜中の上方の電荷トラップ密度の
高い領域Ｔに保持されることとなる。従って、ボトム絶
縁膜２３自体は薄いので電荷の保持能力が低いものの、
実際の電荷は半導体基板から離れた領域に保持されてお
り、電荷の拡散を防いで安定に保持することができる。
さらに、電子の注入と放出を繰り返して磨耗劣化を経て
もなお、トラップされた電荷の保持能力を維持すること
ができる。
【００５７】次に、本発明の実施例２の半導体不揮発性
記憶装置の製造方法について説明する。まず、図８
（ａ）に示すように、シリコン半導体基板１０上に図示
しない素子分離絶縁膜を設けて区切られた領域に、熱酸
化により膜厚約２．２ｎｍのシリコン酸化膜を形成し、
ボトム絶縁膜２３とする。次に、ボトム絶縁膜２３上
に、例えばＣＶＤにより膜厚１０ｎｍのシリコン窒化膜
を堆積させ、電荷トラップ絶縁膜２４を形成する。次
に、電荷トラップ絶縁膜２４上に、例えばＣＶＤにより
膜厚４ｎｍのシリコン酸化膜を堆積させ、トップ酸化膜
２５を形成する。
記憶装置の製造方法について説明する。まず、図８
（ａ）に示すように、シリコン半導体基板１０上に図示
しない素子分離絶縁膜を設けて区切られた領域に、熱酸
化により膜厚約２．２ｎｍのシリコン酸化膜を形成し、
ボトム絶縁膜２３とする。次に、ボトム絶縁膜２３上
に、例えばＣＶＤにより膜厚１０ｎｍのシリコン窒化膜
を堆積させ、電荷トラップ絶縁膜２４を形成する。次
に、電荷トラップ絶縁膜２４上に、例えばＣＶＤにより
膜厚４ｎｍのシリコン酸化膜を堆積させ、トップ酸化膜
２５を形成する。
【００５８】次に、図８（ｂ）に示すように、トップ酸
化膜２５の上方から例えば酸素イオンＩを斜めに角度α
をつけて注入する。イオンが注入された場所に電荷トラ
ップ準位を発生させることができる。これにより、電荷
トラップ準位増やすことができるほか、電荷トラップ準
位の多い領域を選択して形成することが可能である。電
荷トラップ準位としては、半導体基板から離れているほ
うが、電荷の拡散を防ぐことができるので、電荷トラッ
プ絶縁膜の中の上方、トップ絶縁膜との界面近傍に形成
することが好ましい。トップ絶縁膜が４ｎｍと薄い場合
でも、イオン注入の角度を斜めにすることにより、トッ
プ絶縁膜を通過して電荷トラップ絶縁膜中の上方に効率
良く選択的にイオンを注入することができる。例えば、
トップ絶縁膜の膜厚が４ｎｍで、酸素イオンの非行距離
が８ｎｍとするときには、注入角度αを６０度に設定す
ることにより、電荷トラップ絶縁膜の中の上方、トップ
絶縁膜との界面近傍にイオン注入することができる。図
８（ｃ）中の×印により、このようにして形成された電
荷トラップ密度の高い領域Ｔを示す。使用するイオン種
としては、酸素イオン、窒素イオン、シリコンイオン、
その他重い原子のイオンを挙げることができる。尚、注
入角度はトップ絶縁膜の種類と膜厚、注入するイオン種
及びイオンのエネルギーの兼ね合いによって最適な値が
選択されればよい。
化膜２５の上方から例えば酸素イオンＩを斜めに角度α
をつけて注入する。イオンが注入された場所に電荷トラ
ップ準位を発生させることができる。これにより、電荷
トラップ準位増やすことができるほか、電荷トラップ準
位の多い領域を選択して形成することが可能である。電
荷トラップ準位としては、半導体基板から離れているほ
うが、電荷の拡散を防ぐことができるので、電荷トラッ
プ絶縁膜の中の上方、トップ絶縁膜との界面近傍に形成
することが好ましい。トップ絶縁膜が４ｎｍと薄い場合
でも、イオン注入の角度を斜めにすることにより、トッ
プ絶縁膜を通過して電荷トラップ絶縁膜中の上方に効率
良く選択的にイオンを注入することができる。例えば、
トップ絶縁膜の膜厚が４ｎｍで、酸素イオンの非行距離
が８ｎｍとするときには、注入角度αを６０度に設定す
ることにより、電荷トラップ絶縁膜の中の上方、トップ
絶縁膜との界面近傍にイオン注入することができる。図
８（ｃ）中の×印により、このようにして形成された電
荷トラップ密度の高い領域Ｔを示す。使用するイオン種
としては、酸素イオン、窒素イオン、シリコンイオン、
その他重い原子のイオンを挙げることができる。尚、注
入角度はトップ絶縁膜の種類と膜厚、注入するイオン種
及びイオンのエネルギーの兼ね合いによって最適な値が
選択されればよい。
【００５９】次に、図８（ｃ）に示すように、トップ絶
縁膜２５の上層に例えばシリサイドをＣＶＤにより堆積
し、コントロールゲート電極層３１を形成する。
縁膜２５の上層に例えばシリサイドをＣＶＤにより堆積
し、コントロールゲート電極層３１を形成する。
【００６０】次に、図８（ｄ）に示すように、レジスト
パターニングしてエッチングすることによりゲート電極
様に加工する。この後は、通常の方法により、イオン注
入によりソース・ドレイン拡散層の形成、サイドウォー
ル絶縁膜の形成、層間絶縁膜の形成、コンタクトホール
の開孔、上層電極の配線などにより、所望の半導体不揮
発性記憶装置を形成する。
パターニングしてエッチングすることによりゲート電極
様に加工する。この後は、通常の方法により、イオン注
入によりソース・ドレイン拡散層の形成、サイドウォー
ル絶縁膜の形成、層間絶縁膜の形成、コンタクトホール
の開孔、上層電極の配線などにより、所望の半導体不揮
発性記憶装置を形成する。
【００６１】上記の本発明の実施例２の半導体不揮発性
記憶装置の製造方法によれば、実施例１と同様、印加電
圧を低電圧化しても注入電子量に不足を生じにくく、さ
らに、蓄積した電荷をリークしにくい、電荷の保持能力
に優れた積層絶縁膜を有する半導体不揮発性記憶装置を
製造することができる。
記憶装置の製造方法によれば、実施例１と同様、印加電
圧を低電圧化しても注入電子量に不足を生じにくく、さ
らに、蓄積した電荷をリークしにくい、電荷の保持能力
に優れた積層絶縁膜を有する半導体不揮発性記憶装置を
製造することができる。
【００６２】本発明の半導体不揮発性記憶装置及びその
製造方法は、上記の実施の形態に限定されない。例え
ば、コントロールゲート電極はシリサイド１層としてい
るが、ポリシリコンや、あるいはポリサイドなどの多層
構成とする工程としてよい。また、ソース・ドレイン拡
散層は、ＬＤＤ構造などを採用してよい。半導体記憶装
置としてはＮＯＲ型、ＮＡＮＤ型、どちらでもよい。電
荷の積層絶縁膜への注入は、データの書き込み、消去の
どちらに相当する場合でも構わない。その他、本発明の
要旨を逸脱しない範囲で、種々の変更が可能である。
製造方法は、上記の実施の形態に限定されない。例え
ば、コントロールゲート電極はシリサイド１層としてい
るが、ポリシリコンや、あるいはポリサイドなどの多層
構成とする工程としてよい。また、ソース・ドレイン拡
散層は、ＬＤＤ構造などを採用してよい。半導体記憶装
置としてはＮＯＲ型、ＮＡＮＤ型、どちらでもよい。電
荷の積層絶縁膜への注入は、データの書き込み、消去の
どちらに相当する場合でも構わない。その他、本発明の
要旨を逸脱しない範囲で、種々の変更が可能である。
【００６３】
【発明の効果】本発明の半導体不揮発性記憶装置及びそ
の製造方法によれば、印加電圧を低電圧化しても注入電
子量に不足を生じにくく、さらに、蓄積した電荷をリー
クしにくい、電荷の保持能力に優れた積層絶縁膜を有す
る半導体不揮発性記憶装置及びその製造方法を提供する
ことができる。
の製造方法によれば、印加電圧を低電圧化しても注入電
子量に不足を生じにくく、さらに、蓄積した電荷をリー
クしにくい、電荷の保持能力に優れた積層絶縁膜を有す
る半導体不揮発性記憶装置及びその製造方法を提供する
ことができる。
【図１】図１は本発明の実施例１に係る半導体不揮発性
記憶装置の断面図であり、（ａ）は電荷を保持している
状態、（ｂ）は電荷を注入するときの動作、（ｃ）は電
荷を放出するときの動作を示す。
記憶装置の断面図であり、（ａ）は電荷を保持している
状態、（ｂ）は電荷を注入するときの動作、（ｃ）は電
荷を放出するときの動作を示す。
【図２】図２は本発明の実施例１に係る半導体不揮発性
記憶装置の平面図である。
記憶装置の平面図である。
【図３】図３は本発明の実施例１に係る半導体不揮発性
記憶装置の製造方法の製造工程を示す断面図であり、
（ａ）は素子分離絶縁膜の形成工程まで、（ｂ）は第１
ボトム絶縁膜の形成工程まで、（ｃ）は第１電荷トラッ
プ絶縁膜の下層部分の形成工程まで、（ｄ）はエッチン
グによるパターニング工程までを示す。
記憶装置の製造方法の製造工程を示す断面図であり、
（ａ）は素子分離絶縁膜の形成工程まで、（ｂ）は第１
ボトム絶縁膜の形成工程まで、（ｃ）は第１電荷トラッ
プ絶縁膜の下層部分の形成工程まで、（ｄ）はエッチン
グによるパターニング工程までを示す。
【図４】図４は図３の続きの工程を示す断面図であり、
（ｅ）は第２ボトム絶縁膜の形成工程まで、（ｆ）は第
１電荷トラップ絶縁膜の上層部分と第２電荷トラップ絶
縁膜の形成工程まで、（ｇ）はトップ絶縁膜の形成工程
までを示す。
（ｅ）は第２ボトム絶縁膜の形成工程まで、（ｆ）は第
１電荷トラップ絶縁膜の上層部分と第２電荷トラップ絶
縁膜の形成工程まで、（ｇ）はトップ絶縁膜の形成工程
までを示す。
【図５】図５は図４の続きの工程を示す断面図であり、
（ｈ）はコントロールゲート電極層の形成工程まで、
（ｉ）はゲート電極の加工工程までを示す。
（ｈ）はコントロールゲート電極層の形成工程まで、
（ｉ）はゲート電極の加工工程までを示す。
【図６】図６は本発明の実施例１に係るジクロロシラン
とアンモニアの混合ガスを用いたＣＶＤにより成膜する
電荷トラップ絶縁膜のＣ（容量）−Ｖ（電圧）曲線のヒ
ステリシスを示す図であり、（ａ）はアンモニアの多い
組成の条件、（ｂ）はジクロロシランの多い組成の条件
を示す。
とアンモニアの混合ガスを用いたＣＶＤにより成膜する
電荷トラップ絶縁膜のＣ（容量）−Ｖ（電圧）曲線のヒ
ステリシスを示す図であり、（ａ）はアンモニアの多い
組成の条件、（ｂ）はジクロロシランの多い組成の条件
を示す。
【図７】図７（ａ）は本発明の実施例２に係る半導体不
揮発性記憶装置の断面図であり、図７（ｂ）はゲート電
極近傍の拡大図を示す。
揮発性記憶装置の断面図であり、図７（ｂ）はゲート電
極近傍の拡大図を示す。
【図８】図８は本発明の実施例２に係る半導体不揮発性
記憶装置の製造方法の製造工程を示す断面図であり、
（ａ）はトップ絶縁膜の形成工程まで、（ｂ）はイオン
注入による電荷トラップ準位の形成工程まで、（ｃ）は
コントロールゲート電極層の形成工程まで、（ｄ）はゲ
ート電極の加工工程までを示す。
記憶装置の製造方法の製造工程を示す断面図であり、
（ａ）はトップ絶縁膜の形成工程まで、（ｂ）はイオン
注入による電荷トラップ準位の形成工程まで、（ｃ）は
コントロールゲート電極層の形成工程まで、（ｄ）はゲ
ート電極の加工工程までを示す。
【図９】図９は従来方法によるＮＯＭＯＳ型半導体不揮
発性記憶装置の断面図である。
発性記憶装置の断面図である。
１０…半導体基板、２０…素子分離絶縁膜、２１、２３
…ボトム絶縁膜、２２、２４…電荷トラップ絶縁膜、２
５…トップ絶縁膜、３１…コントロールゲート電極、Ｃ
Ａ１、ＣＡ２…積層絶縁膜
…ボトム絶縁膜、２２、２４…電荷トラップ絶縁膜、２
５…トップ絶縁膜、３１…コントロールゲート電極、Ｃ
Ａ１、ＣＡ２…積層絶縁膜
Claims (18)
- 【請求項１】半導体基板上に形成された積層絶縁膜に電
荷を蓄積する半導体不揮発性記憶装置であって、 第１ボトム絶縁膜と第１電荷トラップ絶縁膜を有する第
１積層絶縁膜と、 第２ボトム絶縁膜と第２電荷トラップ絶縁膜を有する第
２積層絶縁膜と、 前記第２積層絶縁膜から前記第１積層絶縁膜への電荷の
移動を可能にする接続部とを有し、 前記第１積層絶縁膜は前記第２積層絶縁膜よりも電荷保
持能力が高く設定されている半導体不揮発性記憶装置。 - 【請求項２】前記第１ボトム絶縁膜の膜厚が前記第２ボ
トム絶縁膜の膜厚よりも厚い請求項１記載の半導体不揮
発性記憶装置。 - 【請求項３】前記第１電荷トラップ絶縁膜が前記第２電
荷トラップ絶縁膜よりも電荷トラップ密度の高い部分を
有する請求項１記載の半導体不揮発性記憶装置。 - 【請求項４】前記第１積層絶縁膜と前記第２積層絶縁膜
が半導体基板上に並設して設けられており、 前記第１電荷トラップ絶縁膜と前記第２電荷トラップ絶
縁膜とを接触させて前記接続部が構成されている請求項
１記載の半導体不揮発性記憶装置。 - 【請求項５】前記第１電荷トラップ絶縁膜と前記第２電
荷トラップ絶縁膜の上層にトップ絶縁膜を有する請求項
１記載の半導体不揮発性記憶装置。 - 【請求項６】前記第１ボトム絶縁膜及び前記第２ボトム
絶縁膜がシリコン半導体基板を熱酸化して形成されたシ
リコン酸化膜である請求項１記載の半導体不揮発性記憶
装置。 - 【請求項７】前記第１電荷トラップ絶縁膜及び前記第２
電荷トラップ絶縁膜がＣＶＤにより形成されたシリコン
窒化膜である請求項１記載の半導体不揮発性記憶装置。 - 【請求項８】半導体基板上に形成された積層絶縁膜に電
荷を蓄積する半導体不揮発性記憶装置であって、 前記積層絶縁膜がボトム絶縁膜、電荷トラップ絶縁膜及
びトップ絶縁膜を有し、 前記電荷トラップ絶縁膜内に電荷トラップ密度の高い領
域と低い領域を有する半導体不揮発性記憶装置。 - 【請求項９】前記電荷トラップ絶縁膜内の上方に前記電
荷トラップ密度の高い領域がある請求項８記載の半導体
不揮発性記憶装置。 - 【請求項１０】前記ボトム絶縁膜がシリコン半導体基板
を熱酸化して形成されたシリコン酸化膜である請求項８
記載の半導体不揮発性記憶装置。 - 【請求項１１】前記電荷トラップ絶縁膜がＣＶＤにより
形成されたシリコン窒化膜である請求項８記載の半導体
不揮発性記憶装置。 - 【請求項１２】半導体基板上に形成された積層絶縁膜に
電荷を蓄積する半導体不揮発性記憶装置の製造方法であ
って、 半導体基板上に第１ボトム絶縁膜を形成する工程と、 前記第１ボトム絶縁膜の上層に第１電荷トラップ絶縁膜
の下層部分を形成する工程と、 前記第１ボトム絶縁膜と前記第１電荷トラップ絶縁膜の
下層部分に対してレジストをマスクにしたエッチングを
施し、残された第１ボトム絶縁膜の隣接部の半導体基板
を露出させる工程と、 前記エッチングにより露出された半導体基板上に第２ボ
トム絶縁膜を形成する工程と、 前記第２ボトム絶縁膜と前記第１電荷トラップ絶縁膜の
下層部分を被覆して全面に電荷トラップ絶縁膜を堆積
し、第１電荷トラップ絶縁膜の上層部分と第２電荷トラ
ップ絶縁膜を一体に形成する工程とを有する半導体不揮
発性記憶装置の製造方法。 - 【請求項１３】前記第１ボトム絶縁膜及び前記第２ボト
ム絶縁膜をシリコン半導体基板を熱酸化したシリコン酸
化膜により形成する請求項１２記載の半導体不揮発性記
憶装置の製造方法。 - 【請求項１４】前記第１電荷トラップ絶縁膜及び前記第
２電荷トラップ絶縁膜を窒素含有ガスを用いたＣＶＤに
より形成する請求項１２記載の半導体不揮発性記憶装置
の製造方法。 - 【請求項１５】半導体基板上に形成された積層絶縁膜に
電荷を蓄積する半導体不揮発性記憶装置の製造方法であ
って、 半導体基板上にボトム絶縁膜を形成する工程と、 前記ボトム絶縁膜の上層に電荷トラップ絶縁膜を形成す
る工程と、 前記電荷トラップ絶縁膜の上層にトップ絶縁膜を形成す
る工程と、 前記トップ絶縁膜の上方から斜めにイオン注入し、前記
電荷トラップ絶縁膜内に電荷トラップ密度の高い領域を
形成する工程と、 前記トップ絶縁膜の上層にゲート電極層を形成する工程
とを有する半導体不揮発性記憶装置の製造方法。 - 【請求項１６】前記電荷トラップ絶縁膜内の上方に前記
電荷トラップ密度の高い領域を形成する請求項１５記載
の半導体不揮発性記憶装置の製造方法。 - 【請求項１７】前記ボトム絶縁膜をシリコン半導体基板
を熱酸化したシリコン酸化膜により形成する請求項１５
記載の半導体不揮発性記憶装置の製造方法。 - 【請求項１８】前記電荷トラップ絶縁膜を窒素含有ガス
を用いたＣＶＤにより形成する請求項１５記載の半導体
不揮発性記憶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33576096A JP3915154B2 (ja) | 1996-12-16 | 1996-12-16 | 半導体不揮発性記憶装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33576096A JP3915154B2 (ja) | 1996-12-16 | 1996-12-16 | 半導体不揮発性記憶装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10178112A true JPH10178112A (ja) | 1998-06-30 |
| JP3915154B2 JP3915154B2 (ja) | 2007-05-16 |
Family
ID=18292160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33576096A Expired - Fee Related JP3915154B2 (ja) | 1996-12-16 | 1996-12-16 | 半導体不揮発性記憶装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3915154B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003513445A (ja) * | 1999-10-25 | 2003-04-08 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Ｅｅｐｒｏｍデバイス用の高温酸化膜成膜方法 |
| JP2005045012A (ja) * | 2003-07-22 | 2005-02-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1996
- 1996-12-16 JP JP33576096A patent/JP3915154B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003513445A (ja) * | 1999-10-25 | 2003-04-08 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Ｅｅｐｒｏｍデバイス用の高温酸化膜成膜方法 |
| JP2005045012A (ja) * | 2003-07-22 | 2005-02-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP4545401B2 (ja) * | 2003-07-22 | 2010-09-15 | パナソニック株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3915154B2 (ja) | 2007-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100810710B1 (ko) | 워드라인 격리를 위한 전하 저장 및 비트라인의 동시 형성 | |
| JP4885420B2 (ja) | Ｓｏｎｏｓ型装置の分離を改善するためのｏｎｏ形成中のソース・ドレイン注入 | |
| US6468865B1 (en) | Method of simultaneous formation of bitline isolation and periphery oxide | |
| US6753569B2 (en) | Method to fabricate a non-smiling effect structure in split-gate flash with self-aligned isolation | |
| US20050285219A1 (en) | Nonvolatile semiconductor memory and method of fabricating the same | |
| US7250337B2 (en) | Method for fabricating a nonvolatile sonos memory device | |
| JP2889232B1 (ja) | 分割ゲート型フラッシュメモリ・セルの製造方法 | |
| WO2007086304A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| US6844587B2 (en) | Non-volatile memory device having improved programming and erasing characteristics and method of fabricating the same | |
| US6806532B2 (en) | Nonvolatile semiconductor device | |
| JPH10335497A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
| US6326660B1 (en) | Method to improve the capacity of data retention and increase the coupling ratio of source to floating gate in split-gate flash | |
| US6867097B1 (en) | Method of making a memory cell with polished insulator layer | |
| US7485533B2 (en) | Fabrication method of an non-volatile memory | |
| US6891222B2 (en) | Non-volatile memory devices and methods of fabricating the same | |
| JP4443108B2 (ja) | 半導体素子の製造方法及びその素子 | |
| JPH1154640A (ja) | 半導体デバイスおよびその製造方法 | |
| KR101315789B1 (ko) | 비균일 두께를 갖는 유전체를 이용한 메모리 셀 및 메모리 셀 구조 | |
| JP3915154B2 (ja) | 半導体不揮発性記憶装置及びその製造方法 | |
| US7227216B2 (en) | Mono gate memory device and fabricating method thereof | |
| US7585746B2 (en) | Process integration scheme of SONOS technology | |
| JPH09186256A (ja) | 半導体不揮発性メモリの製造方法 | |
| US7511335B2 (en) | Non-volatile memory | |
| JPH1154639A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2000195974A (ja) | 半導体不揮発性記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070129 |
|
| LAPS | Cancellation because of no payment of annual fees |