JPH10171780A

JPH10171780A - アダマール変換係数予測器

Info

Publication number: JPH10171780A
Application number: JP35266996A
Authority: JP
Inventors: Takashi Mochizuki; 孝志望月
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1996-12-13
Filing date: 1996-12-13
Publication date: 1998-06-26
Also published as: US6009211A

Abstract

(57)【要約】【課題】８点および８×８点のアダマール変換におい
て、ブロック内の低次の変換係数から高次の変換係数の
値を予測する予測器の提供。【解決手段】１次元８点のアダマール変換の変換係数を
最低次から順にｙ(０)、ｙ(１)、…、ｙ(７)とすると
き、ｙ(１)を１／２倍してｙ(３)の予測値として出力
し、ｙ(２)を１／４倍してｙ(４)の予測値として出力
し、ｙ(２)を１／２倍してｙ(６)の予測値として出力
し、ｙ(１)を１／４倍してｙ(７)の予測値として出力す
る。あるいは、ａ、ｂを０以上１以下の実数とすると
き、ｙ(２)をｂ／２倍した値とｙ(４)を２−２ｂ倍した
値を加算してｙ(６)の予測値として出力し、ｙ(１)をａ
／４倍した値とｙ(３)を(１−ａ)／２倍した値を加算し
てｙ(７)の予測値として出力する。２次元８×８点の変
換でも同様にして構成できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は信号処理装置に関
し、特に、８点あるいは８×８点のアダマール変換を用
いて好適なアダマール変換係数予測器に関する。

【０００２】

【従来の技術】音声信号や画像信号の符号化方式にアダ
マール変換を用いる方式がある。アダマール変換を用い
る一般的な符号化方式は、まず入力信号をブロックに区
切り、ブロック毎にアダマール変換して変換係数を求
め、変換係数を可変長符号化する。

【０００３】８点の変換は、次式（１）で定義される。
なお、逆変換も入出力が入れ替わるだけで同じ式で定義
される。

【０００４】

【数１】

【０００５】アダマール変換の最低次の変換係数ｙ
（０）は、ブロックの平均値に比例する値であり、以下
では「直流係数」と呼ぶことにする。直流係数以外の変
換係数は、「交流係数」と総称することにする。

【０００６】なおアダマール変換の従来方式として、例
えば本発明者による特開平８−２０５１６０号公報に
は、ブロック内で変数係数のビットパターンを計算する
方法が提案されている。８点と８×８点の変換につい
て、変換係数の下位ビットのブロック内相互関係を用い
て、８点の変換の場合には下位３ビット、８×８点の変
換の場合には下位６ビットの半数のビットから残りのビ
ットのパターンを計算する手順が示されている。

【０００７】一方、文献⁽¹⁾（望月孝志、“交流係数の
予測によるアダマール変換可逆符号化の符号化効率改
善”、電子情報通信学会１９９６年情報・システムソサ
イエティ大会講演論文集Ｄ−２１８）には、入力信号が
滑らかに変化することを仮定して、隣接ブロックの直流
係数から中央のブロックの交流係数を予測する方法が本
発明者によって提案されている。上記文献⁽¹⁾では、８
×８点の変換を扱っており、９個のブロックの平均値
が、図９に示す配置のとき、水平ｕ次、垂直ｖ次の変換
係数ｙ（ｕ，ｖ）の予測値は、図１０に示すようなもの
となる。

【０００８】図１０において、変数ｂ０１、ｂ０２、ｂ
２０、ｂ１１、ｂ１２、ｂ２１、ｂ２２は、それぞれ、ｂ１０＝Ｄｗ−Ｄｅ、ｂ０１＝Ｄｎ−Ｄｓ、ｂ２０＝(Ｄｗ−２Ｄｃ＋Ｄｅ)／４、ｂ０２＝(Ｄｎ−２Ｄｃ＋Ｄｓ)／４、ｂ１１＝(Ｄｎｗ−Ｄｎｅ−Ｄｓｗ＋Ｄｓｅ)／８、ｂ２１＝{(Ｄｎｗ−２Ｄｎ＋Ｄｎｅ)−(Ｄｓｗ−２Ｄｓ
＋Ｄｓｅ)}／３２、ｂ１２＝{(Ｄｎｗ−２Ｄｗ＋Ｄｓｗ)−(Ｄｎｅ−２Ｄｅ
＋Ｄｓｅ)}／３２、ｂ２２＝{４Ｄｃ−２(Ｄｎ＋Ｄｗ＋Ｄｅ＋Ｄｓ)＋(Ｄｎ
ｗ＋Ｄｎｅ＋Ｄｓｗ＋Ｄｓｅ)}／128 である。

【０００９】

【発明が解決しようとする課題】ところで、ブロック内
で変換係数の値を予測する手法は未だ提案されていない
というのが実状である。上記特開平８−２０５１６０号
公報に記載される方法では、変換係数の下位ビットのパ
ターンは計算できるが、上位ビットについては考慮され
ていない。また上記文献⁽¹⁾に記載の手法では、隣接ブ
ロックの直流係数の値がわからないと、中央ブロックの
交流係数を予測することができない。

【００１０】したがって、本発明は、上記事情に鑑みて
なされたものであって、その目的は、ブロック内で低次
の変換係数の値から高次の変換係数の値を予測する予測
器を提供することにある。

【００１１】

【課題を解決するための手段】前記目的を達成するた
め、本発明による第１の変換係数予測器は、１次元８点
のアダマール変換の変換係数を最低次から順にｙ
（０）、ｙ（１）、…、ｙ（７）とするとき、ｙ（１）
を入力として、ｙ（１）を１／２倍してｙ（３）の予測
値として出力し、ｙ（１）を１／４倍してｙ（７）の予
測値として出力することを特徴とする。

【００１２】本発明による第２の変換係数予測器は、１
次元８点のアダマール変換の変換係数を最低次から順に
ｙ（０）、ｙ（１）、…、ｙ（７）とするとき、ｙ
（２）を入力として、ｙ（２）を１／４倍してｙ（４）
の予測値として出力し、ｙ（２）を１／２倍してｙ
（６）の予測値として出力することを特徴とする。

【００１３】本発明による第３の変換係数予測器は、１
次元８点のアダマール変換の変換係数を最低次から順に
ｙ（０）、ｙ（１）、…、ｙ（７）とし、ａを０以上１
以下の実数とするとき、ｙ（１）とｙ（３）を入力とし
て、ｙ（１）をａ／４倍する第１の乗算器と、ｙ（３）
を（１−ａ）／２倍する第２の乗算器と、第１と第２の
乗算器の出力を加算する加算器とから構成され、加算器
の出力をｙ（７）の予測値として出力することを特徴と
する。

【００１４】本発明による第４の変換係数予測器は、１
次元８点のアダマール変換の変換係数を最低次から順に
ｙ（０）、ｙ（１）、…、ｙ（７）とし、ｂを０以上１
以下の実数とするとき、ｙ（２）とｙ（４）を入力とし
て、ｙ（２）をｂ／２倍する第１の乗算器と、ｙ（４）
を２−２ｂ倍する第２の乗算器と、第１と第２の乗算器
の出力を加算する加算器とから構成され、加算器の出力
をｙ（６）の予測値として出力することを特徴とする。

【００１５】本発明による第５の変換係数予測器は、前
記第３の変換係数予測器においてａ＝１／２であること
を特徴とする。

【００１６】本発明による第６の変換係数予測器は、１
次元８点のアダマール変換の変換係数を最低次から順に
ｙ（０）、ｙ（１）、…、ｙ（７）とするとき、ｙ
（２）とｙ（４）を入力として、ｙ（２）を１／４倍す
る乗算器と、乗算器の出力にｙ（４）を加算する加算器
とから構成され、加算器の出力をｙ（６）の予測値とし
て出力することを特徴とする。

【００１７】本発明による第７の変換係数予測器は、２
次元８×８点のアダマール変換の変換係数を最低次から
順にｙ（０，０）、ｙ（０，１）、…、ｙ（７，７）と
するとき、ｙ（１，１）を入力として、ｙ（１，１）を
１／２倍してｙ（１，３）とｙ（３，１）の予測値とし
て出力し、ｙ（１，１）を１／４倍してｙ（１，７）と
ｙ（３，３）とｙ（７，１）の予測値として出力し、ｙ
（１，１）を１／８倍してｙ（３，７）とｙ（７，３）
の予測値として出力し、ｙ（１，１）を１／１６倍して
ｙ（７，７）の予測値として出力することを特徴とす
る。

【００１８】本発明による第８の変換係数予測器は、２
次元８×８点のアダマール変換の変換係数を最低次から
順にｙ（０，０）、ｙ（０，１）、…、ｙ（７，７）と
するとき、ｙ（１，２）を入力として、ｙ（１，２）を
１／２倍してｙ（１，６）とｙ（３，２）の予測値とし
て出力し、ｙ（１，２）を１／４倍してｙ（１，４）と
ｙ（３，６）とｙ（７，２）の予測値として出力し、ｙ
（１，２）を１／８倍してｙ（３，４）とｙ（７，６）
の予測値として出力し、ｙ（１，２）を１／１６倍して
ｙ（７，４）の予測値として出力することを特徴とす
る。

【００１９】本発明による第９の変換係数予測器は、２
次元８×８点のアダマール変換の変換係数を最低次から
順にｙ（０，０）、ｙ（０，１）、…、ｙ（７，７）と
するとき、ｙ（２，１）を入力として、ｙ（２，１）を
１／２倍してｙ（２，３）とｙ（６，１）の予測値とし
て出力し、ｙ（２，１）を１／４倍してｙ（２，７）と
ｙ（４，１）とｙ（６，３）の予測値として出力し、ｙ
（２，１）を１／８倍してｙ（４，３）とｙ（６，７）
の予測値として出力し、ｙ（２，１）を１／１６倍して
ｙ（４，７）の予測値として出力することを特徴とす
る。

【００２０】本発明による第１０の変換係数予測器は、
２次元８×８点のアダマール変換の変換係数を最低次か
ら順にｙ（０，０）、ｙ（０，１）、…、ｙ（７，７）
とするとき、ｙ（２，２）を入力として、ｙ（２，２）
を１／２倍してｙ（２，６）とｙ（６，２）の予測値と
して出力し、ｙ（２，２）を１／４倍してｙ（２，４）
とｙ（４，２）とｙ（６，６）の予測値として出力し、
ｙ（２，２）を１／８倍してｙ（４，６）とｙ（６，
４）の予測値として出力し、ｙ（２，２）を１／１６倍
してｙ（４，４）の予測値として出力することを特徴と
する。

【００２１】本発明の原理を以下に説明する。２次元８
×８点のアダマール変換の変換係数ｙ（ｕ，ｖ）の予測
値をｙ＾（ｕ，ｖ）とするとき、図１０より、ｙ＾（３，０）＝ｙ＾（１，０）／２、ｙ＾（４，０）＝ｙ＾（２，０）／４、ｙ＾（５，０）＝０、ｙ＾（６，０）＝ｙ＾（２，０）／２＝２ｙ＾（４，
０）、ｙ＾（７，０）＝ｙ＾（１，０）／４＝ｙ＾（３，０）
／２、なる関係がある。

【００２２】これらの関係式は、そのまま１次元８点の
アダマール変換の変換係数にもあてはまる。

【００２３】本発明の第１の変換係数予測器（請求項
１）では、ｙ＾（３）＝ｙ＾（１）／２、及び、ｙ＾（７）＝ｙ＾（１）／４、の関係を利用している。

【００２４】本発明の第２の変数係数予測器（請求項
２）では、ｙ＾（４）＝ｙ＾（２）／４、及び、ｙ＾（６）＝ｙ＾（２）／２、の関係を利用している。

【００２５】本発明の第３の変換係数予測器（請求項
３）では、ｙ＾（７）＝ｙ＾（１）／４＝ｙ＾（３）／２の関係を利用し、ｙ（１）とｙ（３）からのｙ（７）の
予測値を重みａで平均している。

【００２６】本発明の第５の変換係数予測器（請求項
５）は、ａ＝１／２とした場合である。

【００２７】本発明の第４の変換係数予測器（請求項
４）では、ｙ＾（６）＝ｙ＾（２）／２＝２ｙ＾（４）の関係を利用し、ｙ（２）とｙ（４）からのｙ（６）予
測値を重みｂで平均している。

【００２８】本発明の第６の変数係数予測器（請求項
６）は、ｂ＝１／２とした場合であり、ｙ（４）からの
予測値はｙ（４）そのままとなり乗算を省略できる。

【００２９】本発明による第７、第８、第９、第１０の
変数係数予測器も、図１０における予測値同士の関係を
利用している。

【００３０】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。

【００３１】図１乃至図３に、本発明の実施の形態に係
る変換係数予測器の構成を示す。

【００３２】図１において、予測器１０、１５、２０、
２５は、１次元８点のアダマール変換での予測器であ
る。

【００３３】図１（Ａ）を参照すると、予測器１０は、
変換係数ｙ（１）を入力として、変換係数ｙ（３）とｙ
（７）の予測値を出力する。変換係数ｙ（３）の予測で
はｙ（１）を乗算器１１で１／２倍して出力し、変換係
数ｙ（７）の予測ではｙ（１）を乗算器１２で１／４倍
して出力する。

【００３４】また図１（Ｂ）を参照すると、予測器１５
は、変換係数ｙ（２）を入力として変換係数ｙ（４）と
ｙ（６）の予測値を出力する。変換係数ｙ（４）の予測
ではｙ（２）を乗算器１６で１／４倍して出力し、変換
係数ｙ（６）の予測ではｙ（２）を乗算器１７で１／２
倍して出力する。

【００３５】次に図１（Ｃ）を参照すると、予測器２０
は、変換係数ｙ（１）とｙ（３）を入力として変換係数
ｙ（７）の予測値を出力する。ａを０以上１以下の実数
とするとき、ｙ（１）を乗算器２１でａ／４倍し、ｙ
（３）を乗算器２２で（１−ａ）／２倍し、加算器２３
で両者を加算して出力する。

【００３６】そして図１（Ｄ）を参照すると、予測器２
５は、変換係数ｙ（２）とｙ（４）を入力として変換係
数ｙ（６）の予測値を出力する。ｂを０以上１以下の実
数とするとき、ｙ（２）を乗算器２６でｂ／２倍し、ｙ
（４）を乗算器２７で２−２ｂ倍し、加算器２８で両者
を加算して出力する。数値が２の補数の固定小数点で表
現されているならば、乗算器１１と１７は１ビットの右
シフトで、乗算器１２と１６は２ビットの右シフトで実
現できる。

【００３７】図１（Ｃ）を参照して、予測器２０におい
て、ａ＝１／２であれば、乗算器２１の乗数は１／８
に、乗算器２２の乗数は１／４となり、数値が２の補数
の固定小数点で表現されているならば、乗算器２１は３
ビットの右シフトで、乗算器２２は２ビットの右シフト
で実現できる。

【００３８】また図１（Ｄ）を参照して、予測器２５に
おいて、ｂ＝１／２であれば、乗算器２７の乗数は１に
なり乗算は不要になる。また乗算器２６の乗数は１／４
になり、数値が２の補数の固定小数点で表現されている
ならば、２ビットの右シフトで実現できる。

【００３９】図２及び図３において、予測器３０、３
５、４０、４５は、２次元８×８点のアダマール変換で
の予測器である。

【００４０】図２（Ａ）を参照すると、予測器３０は、
変換係数ｙ（１，１）を入力として変換係数ｙ（１，
３）、ｙ（１，７）、ｙ（３，１）、ｙ（３，３）、ｙ
（３，７）、ｙ（７，１）、ｙ（７，３）、ｙ（７，
７）の予測値を出力する。

【００４１】変換係数ｙ（１，３）とｙ（３，１）の予
測では、ｙ（１，１）を乗算器３１で１／２倍して出力
し、変換係数ｙ（１，７）、ｙ（３，３）とｙ（７，
１）の予測ではｙ（１，１）を乗算器３２で１／４倍し
て出力し、変換係数ｙ（３，７）とｙ（７，３）の予測
ではｙ（１，１）を乗算器３３で１／８倍して出力し、
変換係数ｙ（７，７）の予測ではｙ（１，１）を乗算器
３４で１／１６倍して出力する。

【００４２】図２（Ｂ）を参照すると、予測器３５は、
変換係数ｙ（１，２）を入力として変換係数ｙ（１，
４）、ｙ（１，６）、ｙ（３，２）、ｙ（３，４）、ｙ
（３，６）、ｙ（７，２）、ｙ（７，４）、ｙ（７，
６）の予測値を出力する。

【００４３】変換係数ｙ（１，６）とｙ（３，２）の予
測では、ｙ（１，２）を乗算器３６で１／２倍して出力
し、変換係数ｙ（１，４）、ｙ（３，６）とｙ（７，
２）の予測ではｙ（１，２）を乗算器３７で１／４倍し
て出力し、変換係数ｙ（３，４）とｙ（７，６）の予測
ではｙ（１，２）を乗算器３８で１／８倍して出力し、
変換係数ｙ（７，４）の予測ではｙ（１，２）を乗算器
３９で１／１６倍して出力する。

【００４４】次に図３（Ｃ）を参照すると、予測器４０
は、変換係数ｙ（２，１）を入力として変換係数ｙ
（２，３）、ｙ（２，７）、ｙ（４，１）、ｙ（４，
３）、ｙ（４，７）、ｙ（６，１）、ｙ（６，３）、ｙ
（６，７）の予測値を出力する。

【００４５】変換係数ｙ（２，３）とｙ（６，１）の予
測では、ｙ（２，１）を乗算器４１で１／２倍して出力
し、変換係数ｙ（２，７）、ｙ（４，１）とｙ（６，
３）の予測ではｙ（２，１）を乗算器４２で１／４倍し
て出力し、変換係数ｙ（４，３）とｙ（６，７）の予測
ではｙ（２，１）を乗算器４３で１／８倍して出力し、
変換係数ｙ（４，７）の予測ではｙ（２，１）を乗算器
４４で１／１６倍して出力する。

【００４６】また図３（Ｄ）を参照すると、予測器４５
は、変換係数ｙ（２，２）を入力として変換係数ｙ
（２，４）、ｙ（２，６）、ｙ（４，２）、ｙ（４，
４）、ｙ（４，６）、ｙ（６，２）、ｙ（６，４）、ｙ
（６，６）の予測値を出力する。

【００４７】変換係数ｙ（２，６）とｙ（６，２）の予
測ではｙ（２，２）を乗算器４６で１／２倍して出力
し、変換係数ｙ（２，４）、ｙ（４，２）とｙ（６，
６）の予測ではｙ（２，２）を乗算器４７で１／４倍し
て出力し、変換係数ｙ（４，６）とｙ（６，４）の予測
ではｙ（２，２）を乗算器４８で１／８倍して出力し、
変換係数ｙ（４，４）の予測ではｙ（２，２）を乗算器
４９で１／１６倍して出力する。

【００４８】ここで、数値が２の補数の固定小数点で表
現されている場合、乗算器３１、３６、４１、及び４６
は１ビットの右シフトで、乗算器３２、３７、４２、及
び４７は２ビットの右シフトで、乗算器３３、３８、４
３、及び４８は３ビットの右シフトで、乗算器３４、３
９、４４、及び４９は４ビットの右シフトでそれぞれ実
現することができる。

【００４９】図４は、本発明の一実施例として、本発明
を適用した１次元８点アダマール変換の変換係数補完装
置６０の構成を示す図である。図４において、予測器１
０、予測器１５、予測器２０、予測器２５は、図１に示
した予測器で構成されている。

【００５０】図４を参照すると、スイッチ６１は、予測
器１０からの予測値ｙ＾（３）と入力変換係数ｙ（３）
とを選択出力し、スイッチ６２は、予測器１０からの予
測値ｙ＾（７）と予測器２０からの予測値ｙ＾（７）と
入力変換係数ｙ（７）とを選択出力する。スイッチ６３
は、予測器１５からのｙ＾（４）と入力変換係数ｙ
（４）とを選択出力し、スイッチ６４は、予測器１５か
らの予測値ｙ＾（６）と予測器２５からの予測値ｙ＾
（６）と入力変換係数ｙ（６）とを選択出力する。また
スイッチ６５は０と入力変換係数ｙ（５）とを選択出力
する。

【００５１】図４を参照して、変換係数ｙ（１）は入力
されるが、ｙ（３）とｙ（７）が入力されない場合に
は、予測器１０から出力されるｙ（３）とｙ（７）の予
測値を、それぞれスイッチ６１とスイッチ６２で選択し
て出力する。

【００５２】変換係数ｙ（１）とｙ（３）は入力される
が、ｙ（７）が入力されない場合には、予測器２０から
出力されるｙ（７）の予測値をスイッチ６２で選択し、
スイッチ６１では入力されたｙ（３）を選択して出力す
る。

【００５３】変換係数ｙ（１）、ｙ（３）、及びｙ
（７）が入力された場合には、スイッチ６１では入力さ
れたｙ（３）を、スイッチ６２では入力されたｙ（７）
を選択して出力する。

【００５４】変換係数ｙ（２）は入力されるが、ｙ
（４）とｙ（６）が入力されない場合には、予測器１５
から出力されるｙ（４）とｙ（６）の予測値をそれぞれ
スイッチ６３とスイッチ６４で選択して出力する。

【００５５】変換係数ｙ（２）とｙ（４）は入力される
が、ｙ（６）が入力されない場合には、予測器２５から
出力されるｙ（６）の予測値をスイッチ６４で選択し、
スイッチ６３では入力されたｙ（４）を選択して出力す
る。

【００５６】変換係数ｙ（２）、ｙ（４）、及びｙ
（６）が入力された場合には、スイッチ６３では入力さ
れたｙ（４）を、スイッチ６４では入力されたｙ（６）
を選択して出力する。

【００５７】スイッチ６５では、変換係数ｙ（５）が入
力された場合には入力されたｙ（５）を選択し、ｙ
（５）が入力されない場合には０を選択して出力する。

【００５８】図４に示した変換係数補完装置６０は、２
次元８×８点の変換係数の補完にも適用できる。すなわ
ち図５に示すように、変換係数ｙ（０，１）、ｙ（０，
２）、…、ｙ（０，７）の補完に適用でき、同様に、ｙ
（１，０）、ｙ（２，０）、…、ｙ（７，０）の補完に
も適用できる。

【００５９】図６及び図７は、本発明を応用した１次元
８点アダマール変換を用いた符号器、及び復号器の構成
をそれぞれ示す図である。なお、図６及び図７は図面作
成の都合で分図されたものである。

【００６０】図６を参照すると、符号器においては、入
力信号をバッファ７１で受けた後、８サンプル毎に読み
出し、アダマール変換器７２でアダマール変換する。７
３は量子化器で、変換係数ｙ（０）〜ｙ（７）を離散値
に変換する。

【００６１】そして、図１（Ａ）を参照して説明した変
換係数予測器１０により、変換係数ｙ（１）より変換係
数ｙ（３）とｙ（７）の予測値を計算し、それぞれ減算
器７５と減算器７６で予測誤差を計算する。

【００６２】同様に、図１（Ｂ）を参照して説明した変
換係数予測器１５により、変換係数ｙ（２）より変換係
数ｙ（４）とｙ（６）の予測値を計算し、それぞれ減算
器７７と減算器７８で予測誤差を計算する。

【００６３】可変長符号器７４では、変換係数の値の出
現頻度に応じて符号語に変換する。

【００６４】次に図７を参照すると、復号器では、まず
可変長復号器８４において可変長符号器７４が生成した
符号語を元の値に戻す。

【００６５】可変長復号器８４から出力される変換係数
ｙ（１）より、図１（Ａ）を参照して説明した変換係数
予測器１０を用いて、変換係数ｙ（３）とｙ（７）の予
測値を計算し、それぞれ加算器８５と加算器８６で可変
長復号器の対応する出力に加算する。

【００６６】また、可変長復号器８４から出力される変
換係数ｙ（２）より、図１（Ｂ）を参照して説明した変
換係数予測器１５を用いて変換係数ｙ（４）とｙ（６）
の予測値を計算し、それぞれ加算器８７と加算器８８で
可変長復号器の対応する出力に加算する。

【００６７】以上の処理を施した変換係数は、逆量子化
器８３で逆量子化し、アダマール逆変換器８２でアダマ
ール逆変換する。アダマール逆変換器８２の出力はバッ
ファ８１で受けて、サンプルごとに出力する。

【００６８】このように、本発明の予測器を符号化に応
用した場合、変換係数の符号量を低減することができ
る。そして変換係数を低次から高次へ順次伝送するプロ
グレッシブ符号化の復号装置に応用した場合、低次の係
数しか伝送初期の段階でも、滑らかな復号波形が得られ
る。

【００６９】以上説明したように、本発明の実施の形態
によれば、アダマール変換の変換係数についてブロック
内で低次の変換係数から高次の変換係数の値を予測する
ことができる。なお、このとき、逆変換した信号波形は
滑らかであることを仮定している。

【００７０】例えば、１次元８点のアダマール変換の変
換係数ｙ（１）で表される波形が、図８（Ａ）に黒丸で
示すような波形であり、ブロックの中央に段差がある。
変換係数予測器１０では、図８（Ａ）の白丸で示すよう
に、段差のない波形を仮定して、変換係数ｙ（３）とｙ
（７）の予測値を計算している。

【００７１】同様に、変換係数ｙ（２）で表される波形
が、図５（Ｂ）に黒丸で示す波形であり、ブロック内に
２回段差がある。変換係数予測器１５では、図５（Ｂ）
の白丸で示すように、段差のない波形を仮定して、変換
係数ｙ（４）とｙ（６）の予測値を計算している。

【００７２】また変換係数予測器２０と２５では、それ
ぞれ図５（Ｃ）と図５（Ｄ）に示すように、黒丸で示す
波形から白丸で示す波形を仮定して、変換係数ｙ（７）
あるいはｙ（６）の予測値を計算している。

【００７３】

【発明の効果】以上説明したように、本発明によれば、
アダマール変換の変換係数についてブロック内で低次の
変換係数から高次の変換係数の値を予測できる、という
効果を奏する。

【００７４】また、本発明を符号化に適用した場合、変
換係数の符号量を削減できる、という効果を奏する。

【００７５】そして、本発明を変換係数の補完装置に適
用すれば、低域の変換係数から高域の変換係数の順番で
順次伝送されてくるような場合、低域の変換係数しかな
い伝送初期の段階でもブロック内で滑らかな逆変換信号
を得ることができる、という効果を奏する。

【図面の簡単な説明】

【図１】本発明による変換係数予測器の実施の形態の構
成を示すブロック図である。

【図２】本発明による変換係数予測器の実施の形態の構
成を示すブロック図である。

【図３】本発明による変換係数予測器の実施の形態の構
成を示すブロック図である。

【図４】本発明を応用した１次元８点アダマール変換係
数の補完装置の一実施例を示すブロック図である。

【図５】本発明を応用した２次元８×８点アダマール変
換係数の補完装置の一実施例の要部の構成例を示すブロ
ック図である。

【図６】本発明を応用した１次元８点アダマール変換符
号化の符号器・復号器の一実施例を示すブロック図であ
る。

【図７】本発明を応用した１次元８点アダマール変換符
号化の符号器・復号器の一実施例を示すブロック図であ
る。

【図８】本発明の実施の形態の動作を説明する信号波形
図である。

【図９】文献⁽¹⁾の原理の説明のためのブロック平均値
の配置を示す図である。

【図１０】文献⁽¹⁾での変換係数の予測値を示す図であ
る。

【符号の説明】

１１、１２、１６、１７、２１、２２、２６、２７乗
算器２３、２８加算器３１、３２、３３、３４乗算器３６、３７、３８、３９乗算器４１、４２、４３、４４乗算器４６、４７、４８、４９乗算器６１、６２、６３、６４、６５スイッチ７１バッファ７２８点アダマール変換器７３量子化器７４可変長符号器７５、７６、７７、７８減算器８１バッファ８２８点アダマール逆変換器８３逆量子化器８４可変長復号器８５、８６、８７、８８加算器

Claims

【特許請求の範囲】

【請求項１】１次元８点のアダマール変換の変換係数を
最低次から順に、ｙ（０）、ｙ（１）、…、ｙ（７）と
するとき、ｙ（１）を入力として、ｙ（１）を１／２倍
してｙ（３）の予測値として出力し、ｙ（１）を１／４
倍してｙ（７）の予測値として出力する、ことを特徴と
するアダマール変換係数予測器。
【請求項２】１次元８点のアダマール変換の変換係数を
最低次から順にｙ（０）、ｙ（１）、…、ｙ（７）とす
るとき、ｙ（２）を入力として、ｙ（２）を１／４倍し
てｙ（４）の予測値として出力し、ｙ（２）を１／２倍
してｙ（６）の予測値として出力する、ことを特徴とす
るアダマール変換係数予測器。
【請求項３】１次元８点のアダマール変換の変換係数を
最低次から順にｙ（０）、ｙ（１）、…、ｙ（７）と
し、ａを０以上１以下の実数とするとき、ｙ（１）とｙ（３）をそれぞれ入力とし、ｙ（１）をａ
／４倍する第１の乗算器、及びｙ（３）を（１−ａ）／
２倍する第２の乗算器と、前記第１と第２の乗算器の出力を加算する加算器と、を
備え、前記加算器の出力をｙ（７）の予測値として出力する、
ことを特徴とするアダマール変換係数予測器。
【請求項４】１次元８点のアダマール変換の変換係数を
最低次から順にｙ（０）、ｙ（１）、…、ｙ（７）と
し、ｂを０以上１以下の実数とするとき、ｙ（２）とｙ（４）をそれぞれ入力とし、ｙ（２）をｂ
／２倍する第１の乗算器、及びｙ（４）を（２−２ｂ）
倍する第２の乗算器と、前記第１と第２の乗算器の出力を加算する加算器と、を
備え、前記加算器の出力をｙ（６）の予測値として出力する、
ことを特徴とするアダマール変換係数予測器。
【請求項５】ａ＝１／２であることを特徴とする請求項
３記載のアダマール変換係数予測器。
【請求項６】１次元８点のアダマール変換の変換係数を
最低次から順にｙ（０）、ｙ（１）、…、ｙ（７）とす
るとき、ｙ（２）とｙ（４）を入力とし、ｙ（２）を１／４倍す
る乗算器と、前記乗算器の出力にｙ（４）を加算する加
算器と、を備え、前記加算器の出力をｙ（６）の予測値として出力する、
ことを特徴とするアダマール変換係数予測器。
【請求項７】２次元８×８点のアダマール変換の変換係
数を最低次から順にｙ（０，０）、ｙ（０，１）、…、
ｙ（７，７）とするとき、ｙ（１，１）を入力とし、ｙ（１，１）を１／２倍してｙ（１，３）とｙ（３，
１）の予測値として出力し、ｙ（１，１）を１／４倍してｙ（１，７）とｙ（３，
３）とｙ（７，１）の予測値として出力し、ｙ（１，１）を１／８倍してｙ（３，７）とｙ（７，
３）の予測値として出力し、ｙ（１，１）を１／１６倍してｙ（７，７）の予測値と
して出力する、ことを特徴とするアダマール変換係数予
測器。
【請求項８】２次元８×８点のアダマール変換の変換係
数を最低次から順にｙ（０，０）、ｙ（０，１）、…、
ｙ（７，７）とするとき、ｙ（１，２）を入力とし、ｙ（１，２）を１／２倍してｙ（１，６）とｙ（３，
２）の予測値として出力し、ｙ（１，２）を１／４倍してｙ（１，４）とｙ（３，
６）とｙ（７，２）の予測値として出力し、ｙ（１，２）を１／８倍してｙ（３，４）とｙ（７，
６）の予測値として出力し、ｙ（１，２）を１／１６倍してｙ（７，４）の予測値と
して出力する、ことを特徴とするアダマール変換係数予
測器。
【請求項９】２次元８×８点のアダマール変換の変換係
数を最低次から順にｙ（０，０）、ｙ（０，１）、…、
ｙ（７，７）とするとき、ｙ（２，１）を入力とし、ｙ（２，１）を１／２倍してｙ（２，３）とｙ（６，
１）の予測値として出力し、ｙ（２，１）を１／４倍してｙ（２，７）とｙ（４，
１）とｙ（６，３）の予測値として出力し、ｙ（２，１）を１／８倍してｙ（４，３）とｙ（６，
７）の予測値として出力し、ｙ（２，１）を１／１６倍してｙ（４，７）の予測値と
して出力する、ことを特徴とするアダマール変換係数予
測器。
【請求項１０】２次元８×８点のアダマール変換の変換
係数を最低次から順にｙ（０，０）、ｙ（０，１）、
…、ｙ（７，７）とするとき、ｙ（２，２）を入力と
し、ｙ（２，２）を１／２倍してｙ（２，６）とｙ（６，
２）の予測値として出力し、ｙ（２，２）を１／４倍してｙ（２，４）とｙ（４，
２）とｙ（６，６）の予測値として出力し、ｙ（２，２）を１／８倍してｙ（４，６）とｙ（６，
４）の予測値として出力し、ｙ（２，２）を１／１６倍してｙ（４，４）の予測値と
して出力する、ことを特徴とするアダマール変換係数予
測器。
【請求項１１】８次元アダマール変換器と、８次元アダ
マール変換器の出力（ｙ（１）〜ｙ（７））を量子化す
る量子化器と、可変長符号化器と、を含む符号化装置に
おいて、前記量子化器の出力ｙ（１）を入力とする請求項１記載
のアダマール変換係数予測器（「第１のアダマール変換
係数予測器」という）と、前記量子化器の出力ｙ（２）を入力とする請求項２記載
のアダマール変換係数予測器（「第２のアダマール変換
係数予測器」という）と、を備え、前記第１のアダマール変換係数予測器からそれぞれ出力
されるｙ（３）、及びｙ（７）の予測値と、前記量子化
器の出力ｙ（３）、及びｙ（７）とのそれぞれの予測誤
差、及び、前記第２のアダマール変換係数予測器からそれぞれ出力
されるｙ（４）、及びｙ（６）の予測値と、前記量子化
器の出力ｙ（４）、及びｙ（６）と、のそれぞれの予測
誤差を、前記可変長符号化器に供給する、ことを特徴とする符号化装置。
【請求項１２】可変長復号器と、可変長復号器の出力を
逆量子化する逆量子化器と、８次元アダマール逆変換器
と、を含む復号装置において、前記可変長復号器の出力ｙ（１）を入力とする請求項１
記載のアダマール変換係数予測器（「第３のアダマール
変換係数予測器」という）と、前記可変長復号器の出力ｙ（２）を入力とする請求項２
記載のアダマール変換係数予測器（「第４のアダマール
変換係数予測器」という）と、を備え、前記第３のアダマール変換係数予測器から出力される予
測値をそれぞれ前記可変長復号器の出力ｙ（３）、ｙ
（７）と加算した値、及び、前記第４のアダマール変換係数予測器から出力される予
測値をそれぞれ前記可変長復号器の出力ｙ（４）、ｙ
（６）と加算した値を、それぞれ前記逆量子化器に供給
する、ことを特徴とする復号装置。
【請求項１３】１次元８点のアダマール変換の変換係数
を最低次から順にｙ（０）、ｙ（１）、…、ｙ（７）と
し、ｙ（１）を入力とする請求項１記載のアダマール変
換係数予測器（「第１のアダマール変換係数予測器」と
いう）と、ｙ（１）、ｙ（３）を入力とする請求項３記載のアダマ
ール変換係数予測器（「第３のアダマール変換係数予測
器」という）と、ｙ（２）を入力とする請求項２記載のアダマール変換係
数予測器（「第２のアダマール変換係数予測器」とい
う）と、ｙ（２）、ｙ（４）を入力とする請求項４記載のアダマ
ール変換係数予測器（「第４のアダマール変換係数予測
器」という）と、前記第１のアダマール変換係数予測器の予測値ｙ（３）
と入力変換係数ｙ（３）を選択出力する第１のスイッチ
と、前記第１のアダマール変換係数予測器の予測値ｙ（７）
と、前記第３のアダマール変換係数予測器の予測値ｙ
（７）と、入力変換係数ｙ（７）を選択出力する第２の
スイッチと、前記第２のアダマール変換係数予測器の予測値ｙ（４）
と、前入力変換係数ｙ（４）を選択出力する第３のスイ
ッチと、前記第２のアダマール変換係数予測器の予測値ｙ（６）
と、前記第４のアダマール変換係数予測器の予測値ｙ
（６）と、入力変換係数ｙ（６）を選択出力する第４の
スイッチと、入力変換係数ｙ（５）と零を選択出力する第５のスイッ
チと、を備えたことを特徴とする、８点アダマール変換の変換
係数補完装置。