JPH10164040A - 同期回路、受信装置および非接触移動体識別装置 - Google Patents
同期回路、受信装置および非接触移動体識別装置Info
- Publication number
- JPH10164040A JPH10164040A JP8313410A JP31341096A JPH10164040A JP H10164040 A JPH10164040 A JP H10164040A JP 8313410 A JP8313410 A JP 8313410A JP 31341096 A JP31341096 A JP 31341096A JP H10164040 A JPH10164040 A JP H10164040A
- Authority
- JP
- Japan
- Prior art keywords
- sampling clock
- serial data
- data
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】
【課題】小型軽量な簡易な構成でかつコストダウンが可
能であるうえデータ受信を正確に行えるようにする。 【解決手段】シリアルデータをデータ変換部３でデータ
変換するためのサンプリングクロックを生成するマルチ
バイブレータ１と、前記シリアルデータとサンプリング
クロックとの位相を調整してシリアルデータとサンプリ
ングクロックとの同期をとるための同期信号を生成する
マルチバイブレータ２とを具備して構成される。
能であるうえデータ受信を正確に行えるようにする。 【解決手段】シリアルデータをデータ変換部３でデータ
変換するためのサンプリングクロックを生成するマルチ
バイブレータ１と、前記シリアルデータとサンプリング
クロックとの位相を調整してシリアルデータとサンプリ
ングクロックとの同期をとるための同期信号を生成する
マルチバイブレータ２とを具備して構成される。
Description
【０００１】
【発明の属する技術分野】本発明は、同期回路、受信装
置および非接触移動体識別装置に係り、より詳しくは、
送信と受信との間の通信システムにおいてシリアルデー
タをサンプリングしてパラレルデータなどに変換した
り、あるいは加工したりする場合において有効な同期回
路、その同期回路を用いた受信装置、ならびにその受信
装置を用いた非接触移動体識別装置に関する。
置および非接触移動体識別装置に係り、より詳しくは、
送信と受信との間の通信システムにおいてシリアルデー
タをサンプリングしてパラレルデータなどに変換した
り、あるいは加工したりする場合において有効な同期回
路、その同期回路を用いた受信装置、ならびにその受信
装置を用いた非接触移動体識別装置に関する。
【０００２】
【従来の技術】送信側から非同期式に伝送されてくるシ
リアルデータを受信する受信側では、一般にこのような
シリアルデータを内部のクロック発生回路から発生され
たクロックパルスを用いて再生するようになっている
が、このシリアルデータの再生では、シリアルデータの
受信におけるタイミングとは無関係であるがために正確
な再生が技術的に難しいのが通例である。そこで、この
ような再生をより簡単かつ正確にできるようにするため
として実開平５―１１５８４号公報に開示の技術が従来
の技術として提案されている。
リアルデータを受信する受信側では、一般にこのような
シリアルデータを内部のクロック発生回路から発生され
たクロックパルスを用いて再生するようになっている
が、このシリアルデータの再生では、シリアルデータの
受信におけるタイミングとは無関係であるがために正確
な再生が技術的に難しいのが通例である。そこで、この
ような再生をより簡単かつ正確にできるようにするため
として実開平５―１１５８４号公報に開示の技術が従来
の技術として提案されている。
【０００３】同公報に記述の同期回路の基本原理を図４
で示される受信側における同期回路を参照して説明す
る。クロック発生回路１０から発生するクロックパルス
は送信側からのシリアルデータとは非同期にクロックパ
ルスを生成している。Ｄフリップフロップ２０のＱ出力
は無信号時ローレベルになっていることでクロック発生
回路１０からのクロックパルスをＮＡＮＤゲート３０に
よりマスクしている。Ｄフリップフロップ２０はシリア
ルデータの最初の立ち下がり時点つまりデータ開始時点
を端子ＣＬＫより検出するとＱ出力をハイレベルにす
る。これによってクロック発生回路１０からのクロック
パルスはＮＡＮＤゲート３０を通過する。これによりデ
ータ再生回路５０でのデータサンプリングの基準である
クロックパルスの変化時点つまり立ち上がり時点もしく
は立ち上がり時点とシリアルデータの立ち下がりとが一
致するのを防ぎ、シリアルデータを正確にサンプリング
できる。ＮＡＮＤゲート３０を通過するクロック発生回
路１０からのクロックパルスの数はカウンタ回路６０に
よりカウントされる。カウンタ回路６０が設定値と同数
のクロックパルスをカウントすると、比較回路７０より
リセット信号が出力され、Ｄフリップフロップ２０がリ
セットされる。
で示される受信側における同期回路を参照して説明す
る。クロック発生回路１０から発生するクロックパルス
は送信側からのシリアルデータとは非同期にクロックパ
ルスを生成している。Ｄフリップフロップ２０のＱ出力
は無信号時ローレベルになっていることでクロック発生
回路１０からのクロックパルスをＮＡＮＤゲート３０に
よりマスクしている。Ｄフリップフロップ２０はシリア
ルデータの最初の立ち下がり時点つまりデータ開始時点
を端子ＣＬＫより検出するとＱ出力をハイレベルにす
る。これによってクロック発生回路１０からのクロック
パルスはＮＡＮＤゲート３０を通過する。これによりデ
ータ再生回路５０でのデータサンプリングの基準である
クロックパルスの変化時点つまり立ち上がり時点もしく
は立ち上がり時点とシリアルデータの立ち下がりとが一
致するのを防ぎ、シリアルデータを正確にサンプリング
できる。ＮＡＮＤゲート３０を通過するクロック発生回
路１０からのクロックパルスの数はカウンタ回路６０に
よりカウントされる。カウンタ回路６０が設定値と同数
のクロックパルスをカウントすると、比較回路７０より
リセット信号が出力され、Ｄフリップフロップ２０がリ
セットされる。
【０００４】
【発明が解決しようとする課題】上述の従来の同期回路
の構成においては、シリアルデータの立ち下がりとクロ
ックパルスの立ち上がりまたは立ち下がり時点とが同時
に発生しないようにＤフリップフロップ２０とＮＡＮＤ
ゲート３０とによってクロックパルスをマスクするよう
にしているが、クロック発生回路１０からのクロックパ
ルスとシリアルデータとの同期とがとれていないために
シリアルデータの立ち下がりとクロックパルスの変化点
とが時間的に非常に接近して発生し得ることが考えられ
る。この場合、１データ長内におけるシリアルデータの
デューティー比が変化すると該シリアルデータを正確に
サンプリングすることができない場合があるという課題
がある。
の構成においては、シリアルデータの立ち下がりとクロ
ックパルスの立ち上がりまたは立ち下がり時点とが同時
に発生しないようにＤフリップフロップ２０とＮＡＮＤ
ゲート３０とによってクロックパルスをマスクするよう
にしているが、クロック発生回路１０からのクロックパ
ルスとシリアルデータとの同期とがとれていないために
シリアルデータの立ち下がりとクロックパルスの変化点
とが時間的に非常に接近して発生し得ることが考えられ
る。この場合、１データ長内におけるシリアルデータの
デューティー比が変化すると該シリアルデータを正確に
サンプリングすることができない場合があるという課題
がある。
【０００５】また、上述の同期回路においては、シリア
ルデータからクロックの位相を調整する機能を持ってい
ないがために、シリアルデータのデータ長が大きくなる
ほど精度の高いクロック発生回路が必要となりコストア
ップとなる課題がある。 また、上述の同期回路におい
ては、多くの部品で構成されている点からもコストアッ
プになるのみならず、これを搭載した装置の大型化、重
量化を来してしまうという課題もある。
ルデータからクロックの位相を調整する機能を持ってい
ないがために、シリアルデータのデータ長が大きくなる
ほど精度の高いクロック発生回路が必要となりコストア
ップとなる課題がある。 また、上述の同期回路におい
ては、多くの部品で構成されている点からもコストアッ
プになるのみならず、これを搭載した装置の大型化、重
量化を来してしまうという課題もある。
【０００６】
【課題を解決するための手段】本発明の同期回路におい
ては、シリアルデータをデータ変換部でデータ変換する
ためのサンプリングクロックを生成するサンプリングク
ロック生成手段と、前記シリアルデータとサンプリング
クロックとの位相を調整して該シリアルデータとサンプ
リングクロックとの同期をとるための同期信号を生成す
る同期信号生成手段とを具備したことを特徴とする構成
によって上述した課題を解決している。
ては、シリアルデータをデータ変換部でデータ変換する
ためのサンプリングクロックを生成するサンプリングク
ロック生成手段と、前記シリアルデータとサンプリング
クロックとの位相を調整して該シリアルデータとサンプ
リングクロックとの同期をとるための同期信号を生成す
る同期信号生成手段とを具備したことを特徴とする構成
によって上述した課題を解決している。
【０００７】この場合本発明の同期回路においては、前
記同期信号生成手段が、トリガ入力に応答してシリアル
データの１／２ビット長に相当する間隔のパルスを前記
同期信号として生成するものであり、前記サンプリング
クロック生成手段が、前記同期信号の入力の間リセット
されかつリセット後にシリアルデータの１ビット長に相
当する間隔のパルスを前記サンプリングクロックとして
繰り返し生成するものとして上述した課題を解決したも
のであってもよい。
記同期信号生成手段が、トリガ入力に応答してシリアル
データの１／２ビット長に相当する間隔のパルスを前記
同期信号として生成するものであり、前記サンプリング
クロック生成手段が、前記同期信号の入力の間リセット
されかつリセット後にシリアルデータの１ビット長に相
当する間隔のパルスを前記サンプリングクロックとして
繰り返し生成するものとして上述した課題を解決したも
のであってもよい。
【０００８】この場合本発明の同期回路においては、前
記サンプリングクロック生成手段が、ワンショットマル
チバイブレータで構成されており、前記ワンショットマ
ルチバイブレータは、出力を入力側にフィードバックし
て出力の変化点で入力側をトリガすることによって自走
するよう構成されることによりシリアルデータと同一幅
のパルス幅を有するサンプリングクロックを繰り返し生
成可能とされていることで上述した課題を解決したもの
であってもよい。
記サンプリングクロック生成手段が、ワンショットマル
チバイブレータで構成されており、前記ワンショットマ
ルチバイブレータは、出力を入力側にフィードバックし
て出力の変化点で入力側をトリガすることによって自走
するよう構成されることによりシリアルデータと同一幅
のパルス幅を有するサンプリングクロックを繰り返し生
成可能とされていることで上述した課題を解決したもの
であってもよい。
【０００９】本発明の受信装置は、前記同期回路と、前
記同期回路からのサンプリングクロックでシリアルデー
タをシリアルーパラレル変換するデータ変換部と、前記
データ変換部からのパラレルデータを設定値と比較し、
該パラレルデータと設定値とが一致しているときには割
り込み信号を出力するコンパレータと、前記割り込み信
号の入力に応答してシリアルデータに対して所定の演算
を行う演算部とを備えたことを特徴とする構成によって
上述した課題を解決している。
記同期回路からのサンプリングクロックでシリアルデー
タをシリアルーパラレル変換するデータ変換部と、前記
データ変換部からのパラレルデータを設定値と比較し、
該パラレルデータと設定値とが一致しているときには割
り込み信号を出力するコンパレータと、前記割り込み信
号の入力に応答してシリアルデータに対して所定の演算
を行う演算部とを備えたことを特徴とする構成によって
上述した課題を解決している。
【００１０】本発明の非接触移動体識別装置は、応答器
と質問器とを有し、前記応答器が前記受信装置で構成さ
れていることを特徴とする構成によって上述した課題を
解決している。
と質問器とを有し、前記応答器が前記受信装置で構成さ
れていることを特徴とする構成によって上述した課題を
解決している。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態につい
て詳しく説明する。
て詳しく説明する。
【００１２】図１は受信装置などに備えられる本実施の
形態の同期回路の回路図であり、同図を参照してこの同
期回路は、請求項に言うサンプリングクロック生成手段
としてのワンショットマルチバイブレータ（以下、単に
マルバイブレータという）１と、請求項に言う同期回路
生成手段としてのマルチバイブレータ２とで構成されて
いる。マルチバイブレータ１は、シリアルデータＡをデ
ータ変換部３でデータ変換するためのサンプリングクロ
ックＢを生成し、マルチバイブレータ２は、シリアルデ
ータＡからサンプリングクロックＢの位相を調整してサ
ンプリングクロックＢとシリアルデータＡとの同期をと
るための同期信号Ｃを生成するようになっている。
形態の同期回路の回路図であり、同図を参照してこの同
期回路は、請求項に言うサンプリングクロック生成手段
としてのワンショットマルチバイブレータ（以下、単に
マルバイブレータという）１と、請求項に言う同期回路
生成手段としてのマルチバイブレータ２とで構成されて
いる。マルチバイブレータ１は、シリアルデータＡをデ
ータ変換部３でデータ変換するためのサンプリングクロ
ックＢを生成し、マルチバイブレータ２は、シリアルデ
ータＡからサンプリングクロックＢの位相を調整してサ
ンプリングクロックＢとシリアルデータＡとの同期をと
るための同期信号Ｃを生成するようになっている。
【００１３】図３のタイミングチャートを参照してこの
同期回路の動作について説明する。マルチバイブレータ
１，２は汎用高速Ｃ―ＭＯＳロジックＩＣであるＨＣ１
２３の論理に基づいて動作するものであり、特に図示し
ていないが、マルチバイブレータ１は端子Ａ１にトリガ
入力を与えられるとシリアルデータＡの１ビット長に相
当する間隔のパルスを端子Ｑ１から、マルチバイブレー
タ２は端子Ａ２にトリガ入力を与えられるとシリアルデ
ータＡの１／２ビット長に相当する間隔のパルスを端子
Ｑ２から、それぞれ出力するようにコンデンサとか抵抗
などの外付け回路等にて調整されている。
同期回路の動作について説明する。マルチバイブレータ
１，２は汎用高速Ｃ―ＭＯＳロジックＩＣであるＨＣ１
２３の論理に基づいて動作するものであり、特に図示し
ていないが、マルチバイブレータ１は端子Ａ１にトリガ
入力を与えられるとシリアルデータＡの１ビット長に相
当する間隔のパルスを端子Ｑ１から、マルチバイブレー
タ２は端子Ａ２にトリガ入力を与えられるとシリアルデ
ータＡの１／２ビット長に相当する間隔のパルスを端子
Ｑ２から、それぞれ出力するようにコンデンサとか抵抗
などの外付け回路等にて調整されている。
【００１４】マルチバイブレータ２は、端子Ａ２に与え
られる送信側からのシリアルデータＡの立ち下がりと同
時にシリアルデータＡの１／２ビット長に相当する間隔
の同期信号Ｃを端子Ｑ２（図上はＱ２上部にバーがある
端子でバーは省略）から発生させる。この同期信号Ｃは
マルチバイブレータ１の端子Ｒ１に入力される。これに
よりマルチバイブレータ１はこの同期信号Ｃがローレベ
ルの間はリセットされて端子Ｑ１出力をローレベルに維
持し、マルチバイブレータ２から与えられる同期信号Ｃ
の立ち上がりと同時にシリアルデータＡの１ビット長に
相当する間隔のパルスを端子Ｑ１から出力する。マルチ
バイブレータ１の端子Ｑ１からのパルスは端子Ａ１にフ
ィードバックされ、端子Ｑ１の出力パルスが立ち下がる
と同時に端子Ａ１にトリガがかかり、再びシリアルデー
タＡと同―幅のパルスを端子Ｑ１より出力する。この繰
り返しにより、マルチバイブレータ１は自走してパルス
をサンプリングクロックＢとして生成する。
られる送信側からのシリアルデータＡの立ち下がりと同
時にシリアルデータＡの１／２ビット長に相当する間隔
の同期信号Ｃを端子Ｑ２（図上はＱ２上部にバーがある
端子でバーは省略）から発生させる。この同期信号Ｃは
マルチバイブレータ１の端子Ｒ１に入力される。これに
よりマルチバイブレータ１はこの同期信号Ｃがローレベ
ルの間はリセットされて端子Ｑ１出力をローレベルに維
持し、マルチバイブレータ２から与えられる同期信号Ｃ
の立ち上がりと同時にシリアルデータＡの１ビット長に
相当する間隔のパルスを端子Ｑ１から出力する。マルチ
バイブレータ１の端子Ｑ１からのパルスは端子Ａ１にフ
ィードバックされ、端子Ｑ１の出力パルスが立ち下がる
と同時に端子Ａ１にトリガがかかり、再びシリアルデー
タＡと同―幅のパルスを端子Ｑ１より出力する。この繰
り返しにより、マルチバイブレータ１は自走してパルス
をサンプリングクロックＢとして生成する。
【００１５】上述のようにマルチバイブレータ２はシリ
アルデータＡの立ち下がり毎に該シリアルデータＡの１
／２ビット間隔の同期信号Ｃを出力し、マルチバイブレ
ータ１をリセットする。つまり、データ変換部３のサン
プリングタイミングをサンプリングクロックＢの立ち上
がり点とし、シリアルデータＡの立ち下がり毎にサンプ
リングタイミングをシリアルデータＡのビット中心点Ｏ
１，Ｏ２，Ｏ３，Ｏ４，…に補正している。なお、図２
中の上向きの矢印はサンプリングタイミングを示してお
り、ハッチングは同期信号出力のタイミングを示し、マ
ルチバイブレータ１がこの同期信号出力でリセットされ
ることを示している。
アルデータＡの立ち下がり毎に該シリアルデータＡの１
／２ビット間隔の同期信号Ｃを出力し、マルチバイブレ
ータ１をリセットする。つまり、データ変換部３のサン
プリングタイミングをサンプリングクロックＢの立ち上
がり点とし、シリアルデータＡの立ち下がり毎にサンプ
リングタイミングをシリアルデータＡのビット中心点Ｏ
１，Ｏ２，Ｏ３，Ｏ４，…に補正している。なお、図２
中の上向きの矢印はサンプリングタイミングを示してお
り、ハッチングは同期信号出力のタイミングを示し、マ
ルチバイブレータ１がこの同期信号出力でリセットされ
ることを示している。
【００１６】以上のように、マルチバイブレータを用い
てサンプリングクロックＢの位相をシリアルデータＡと
同期がとれるように調整することでシリアルデータＡの
立ち下がりとサンプリングクロックＢのサンプリング点
とが時間的に非常に接近して発生することを防止できる
から、本実施の形態においてはそれほど高精度のクロッ
ク発生器を必要としないで済むことになる。
てサンプリングクロックＢの位相をシリアルデータＡと
同期がとれるように調整することでシリアルデータＡの
立ち下がりとサンプリングクロックＢのサンプリング点
とが時間的に非常に接近して発生することを防止できる
から、本実施の形態においてはそれほど高精度のクロッ
ク発生器を必要としないで済むことになる。
【００１７】次に、本実施の形態の図１の同期回路を非
接触移動体識別装置において応答器の信号検出回路に用
いた基本構成を図３に示す。この非接触移動体識別装置
としては、移動体を例えば個人携帯用カードとしかつこ
れを応答器とし、そのカードとワイヤレスでデータ通信
を行う固定側をこのカードがそのカード所有の個人に該
当するかなどの各種質問を応答器との間で行う質問器と
して構成されたセキュリティシステムとか、送信装置と
受信装置とから構成される無線システムとか、その他の
システムなどがある。
接触移動体識別装置において応答器の信号検出回路に用
いた基本構成を図３に示す。この非接触移動体識別装置
としては、移動体を例えば個人携帯用カードとしかつこ
れを応答器とし、そのカードとワイヤレスでデータ通信
を行う固定側をこのカードがそのカード所有の個人に該
当するかなどの各種質問を応答器との間で行う質問器と
して構成されたセキュリティシステムとか、送信装置と
受信装置とから構成される無線システムとか、その他の
システムなどがある。
【００１８】図３において、１は前記マルチバイブレー
タ、２も前記マルチバイブレータ、３は前記データ変換
部であるシフトレジスタである。これらマルチバイブレ
ータ１，２およびシフトレジスタ３で非接触移動体識別
装置における応答器の信号検出回路が構成される。４は
コンパレータ、５は信号受信部、６は演算部である。上
記構成において、携帯されるために電池の消耗度合を低
下させるべく応答器はその電池の消費電力をでき得るか
ぎり軽減するのが望ましいことから、応答器内の演算部
６は質問器との間での通信時以外は低消費電力モードと
されるようになっている。この場合、低消費電力モード
のままでは演算部６はシリアルデータＡの処理が不可能
であるため、質問器は通信すべきデータ信号の送信を行
う前に、応答器内の演算部６を低消費電力モードから通
常信号処理モードに移行させるための制御信号を送信す
るようになっている。
タ、２も前記マルチバイブレータ、３は前記データ変換
部であるシフトレジスタである。これらマルチバイブレ
ータ１，２およびシフトレジスタ３で非接触移動体識別
装置における応答器の信号検出回路が構成される。４は
コンパレータ、５は信号受信部、６は演算部である。上
記構成において、携帯されるために電池の消耗度合を低
下させるべく応答器はその電池の消費電力をでき得るか
ぎり軽減するのが望ましいことから、応答器内の演算部
６は質問器との間での通信時以外は低消費電力モードと
されるようになっている。この場合、低消費電力モード
のままでは演算部６はシリアルデータＡの処理が不可能
であるため、質問器は通信すべきデータ信号の送信を行
う前に、応答器内の演算部６を低消費電力モードから通
常信号処理モードに移行させるための制御信号を送信す
るようになっている。
【００１９】本実施の形態の同期回路を用いた信号検出
回路においては、信号受信部５で受信した制御信号であ
るシリアルデータＡからマルチバイブレータ２で同期信
号Ｃを生成し、この同期信号Ｃに応答してマルチバイブ
レータ１によってサンプリングクロックＢを生成させ
る。シフトレジスタ３はマルチバイブレータ１からのサ
ンプリングクロックＢをシフトクロックとして用いて信
号受信部５から与えられるシリアルデータＡをシリアル
ーパラレル変換してコンパレータ４に出力する。コンパ
レータ４はシフトレジスタ３からの変換されたパラレル
データの正当性を設定値と比較して判別し、正当なシリ
アルデータＡである制御信号を受信したときのみ演算部
６に割り込み信号Ｅを発生させて演算部６の端子ＩＲＱ
に出力する。演算部６はこの割り込み信号Ｅの入力に応
答して動作モードを低消費電力モードから通信動作モー
ドに切り替える。
回路においては、信号受信部５で受信した制御信号であ
るシリアルデータＡからマルチバイブレータ２で同期信
号Ｃを生成し、この同期信号Ｃに応答してマルチバイブ
レータ１によってサンプリングクロックＢを生成させ
る。シフトレジスタ３はマルチバイブレータ１からのサ
ンプリングクロックＢをシフトクロックとして用いて信
号受信部５から与えられるシリアルデータＡをシリアル
ーパラレル変換してコンパレータ４に出力する。コンパ
レータ４はシフトレジスタ３からの変換されたパラレル
データの正当性を設定値と比較して判別し、正当なシリ
アルデータＡである制御信号を受信したときのみ演算部
６に割り込み信号Ｅを発生させて演算部６の端子ＩＲＱ
に出力する。演算部６はこの割り込み信号Ｅの入力に応
答して動作モードを低消費電力モードから通信動作モー
ドに切り替える。
【００２０】次にさらに詳しく説明すると、信号受信部
５は受信した微弱レベルの信号をディジタルレベルまで
増幅したうえでシリアル信号Ａとしてマルチバイブレー
タ２と、シリアルーパラレル変換を担うシフトレジスタ
３と、演算部６とにそれぞれ出力する。マルチバイブレ
ータ１は端子Ｑ１よりサンプリングクロックＢを生成
し、シフトレジスタ３のシフトクロックとする。マルチ
バイブレータ２はそのサンブリングクロックＢをシリア
ル信号Ａの立ち下がり毎に同期信号Ｃを出力することに
より補正する。シフトレジスタ３は端子ＤＡＴＡより入
力されたシリアル信号ＡをサンプリングクロックＢの立
ち上がり毎にシフトし、シフトデータをＱＯ〜Ｑｎより
パラレルデータＤとして出力する。ここでｎ＋１はパラ
レルデータＤのビット数であってシステム構成により異
なるものである。コンパレータ４はデータ比較を担う部
分であり、各端子ＡＯ〜Ａｎとしてパラレルに入力され
たパラレルデータＤをあらかじめ設定された設定値Ｂ０
〜Ｂｎと比較し、これらが互いに一致していれば端子Ｙ
より演算部６に割り込み信号Ｅを発行する。演算部６は
コンパレータ４より端子ＩＲＱに出力された割り込み信
号Ｅにより低消費電力モードから通常動作モードに遷移
し、通常の信号処理を実行する。
５は受信した微弱レベルの信号をディジタルレベルまで
増幅したうえでシリアル信号Ａとしてマルチバイブレー
タ２と、シリアルーパラレル変換を担うシフトレジスタ
３と、演算部６とにそれぞれ出力する。マルチバイブレ
ータ１は端子Ｑ１よりサンプリングクロックＢを生成
し、シフトレジスタ３のシフトクロックとする。マルチ
バイブレータ２はそのサンブリングクロックＢをシリア
ル信号Ａの立ち下がり毎に同期信号Ｃを出力することに
より補正する。シフトレジスタ３は端子ＤＡＴＡより入
力されたシリアル信号ＡをサンプリングクロックＢの立
ち上がり毎にシフトし、シフトデータをＱＯ〜Ｑｎより
パラレルデータＤとして出力する。ここでｎ＋１はパラ
レルデータＤのビット数であってシステム構成により異
なるものである。コンパレータ４はデータ比較を担う部
分であり、各端子ＡＯ〜Ａｎとしてパラレルに入力され
たパラレルデータＤをあらかじめ設定された設定値Ｂ０
〜Ｂｎと比較し、これらが互いに一致していれば端子Ｙ
より演算部６に割り込み信号Ｅを発行する。演算部６は
コンパレータ４より端子ＩＲＱに出力された割り込み信
号Ｅにより低消費電力モードから通常動作モードに遷移
し、通常の信号処理を実行する。
【００２１】
【発明の効果】以上のように本発明によれば次の効果を
得られる。
得られる。
【００２２】請求項１の発明によれば、シリアルデータ
をデータ変換部でデータ変換するためのサンプリングク
ロックを生成するサンプリングクロック生成手段と、前
記シリアルデータとサンプリングクロックとの位相を調
整して該シリアルデータとサンプリングクロックとの同
期をとるための同期信号を生成する同期信号生成手段と
を具備したことから、シリアルデータとサンプリングク
ロックとの変化点が時間的に接近しないようその位相を
調整できるので、シリアルデータを正確にサンプリング
できる。
をデータ変換部でデータ変換するためのサンプリングク
ロックを生成するサンプリングクロック生成手段と、前
記シリアルデータとサンプリングクロックとの位相を調
整して該シリアルデータとサンプリングクロックとの同
期をとるための同期信号を生成する同期信号生成手段と
を具備したことから、シリアルデータとサンプリングク
ロックとの変化点が時間的に接近しないようその位相を
調整できるので、シリアルデータを正確にサンプリング
できる。
【００２３】請求項２の発明によれば、前記同期信号生
成手段が、トリガ入力に応答してシリアルデータの１／
２ビット長に相当する間隔のパルスを前記同期信号とし
て生成するものであり、前記サンプリングクロック生成
手段が、前記同期信号の入力の間リセットされかつリセ
ット後にシリアルデータの１ビット長に相当する間隔の
パルスを前記サンプリングクロックとして繰り返し生成
するものであることから、サンプリングタイミングをシ
リアルデータのビット中心点に確保できるので、より正
確にシリアルデータをサンプリングできる。
成手段が、トリガ入力に応答してシリアルデータの１／
２ビット長に相当する間隔のパルスを前記同期信号とし
て生成するものであり、前記サンプリングクロック生成
手段が、前記同期信号の入力の間リセットされかつリセ
ット後にシリアルデータの１ビット長に相当する間隔の
パルスを前記サンプリングクロックとして繰り返し生成
するものであることから、サンプリングタイミングをシ
リアルデータのビット中心点に確保できるので、より正
確にシリアルデータをサンプリングできる。
【００２４】請求項３の発明によれば、前記サンプリン
グクロック生成手段が、ワンショットマルチバイブレー
タで構成されており、前記ワンショットマルチバイブレ
ータは、出力を入力側にフィードバックして出力の変化
点で入力側をトリガすることによって自走するよう構成
されることによりシリアルデータと同一幅のパルス幅を
有するサンプリングクロックを繰り返し生成可能とされ
ていることから、構成が簡単になりかつ安価に製作でき
るワンショットマルチバイブレータであるのでコストダ
ウンを図れるとともに小型軽量化にも適したものとな
る。
グクロック生成手段が、ワンショットマルチバイブレー
タで構成されており、前記ワンショットマルチバイブレ
ータは、出力を入力側にフィードバックして出力の変化
点で入力側をトリガすることによって自走するよう構成
されることによりシリアルデータと同一幅のパルス幅を
有するサンプリングクロックを繰り返し生成可能とされ
ていることから、構成が簡単になりかつ安価に製作でき
るワンショットマルチバイブレータであるのでコストダ
ウンを図れるとともに小型軽量化にも適したものとな
る。
【００２５】請求項４の発明によれば、前記記載の同期
回路と、前記同期回路からのサンプリングクロックでシ
リアルデータをシリアルーパラレル変換するデータ変換
部と、前記データ変換部からのパラレルデータを設定値
と比較し、該パラレルデータと設定値とが一致している
ときには割り込み信号を出力するコンパレータと、前記
割り込み信号の入力に応答してシリアルデータに対して
所定の演算を行う演算部とを備えたことから、送信側と
正確にシリアルデータの送受信が可能となる。
回路と、前記同期回路からのサンプリングクロックでシ
リアルデータをシリアルーパラレル変換するデータ変換
部と、前記データ変換部からのパラレルデータを設定値
と比較し、該パラレルデータと設定値とが一致している
ときには割り込み信号を出力するコンパレータと、前記
割り込み信号の入力に応答してシリアルデータに対して
所定の演算を行う演算部とを備えたことから、送信側と
正確にシリアルデータの送受信が可能となる。
【００２６】請求項５の発明によれば、応答器と質問器
とを有し、前記応答器が前記受信装置で構成されている
ことから、小型軽量かつコストダウンが可能でかつデー
タの送受信も正確に行うことができるものとなり、例え
ばセキュリティシステムに用いられる非接触移動体識別
装置においては、好適となる。
とを有し、前記応答器が前記受信装置で構成されている
ことから、小型軽量かつコストダウンが可能でかつデー
タの送受信も正確に行うことができるものとなり、例え
ばセキュリティシステムに用いられる非接触移動体識別
装置においては、好適となる。
【図１】本発明の実施の形態に係る同期回路の回路図
【図２】前記同期回路の動作説明に供するタイミングチ
ャート
ャート
【図３】前記同期回路を移動体識別装置の応答器受信系
に適用した場合の回路図
に適用した場合の回路図
【図４】従来の同期回路の回路図
１：ワンショットマルチバイブレータ ２：ワンショットマルチバイブレータ ３：データ変換部 Ａ：シリアルデータ Ｂ：サンプリングクロック Ｃ：同期信号
Claims (5)
- 【請求項１】 シリアルデータをデータ変換部でデータ
変換するためのサンプリングクロックを生成するサンプ
リングクロック生成手段と、前記シリアルデータとサン
プリングクロックとの位相を調整して該シリアルデータ
とサンプリングクロックとの同期をとるための同期信号
を生成する同期信号生成手段とを具備したことを特徴と
する同期回路。 - 【請求項２】 前記同期信号生成手段が、トリガ入力に
応答してシリアルデータの１／２ビット長に相当する間
隔のパルスを前記同期信号として生成するものであり、
前記サンプリングクロック生成手段が、前記同期信号の
入力の間リセットされかつリセット後にシリアルデータ
の１ビット長に相当する間隔のパルスを前記サンプリン
グクロックとして繰り返し生成するものであることを特
徴とする請求項１記載の同期回路。 - 【請求項３】 前記サンプリングクロック生成手段が、
ワンショットマルチバイブレータで構成されており、前
記ワンショットマルチバイブレータは、出力を入力側に
フィードバックして出力の変化点で入力側をトリガする
ことによって自走するよう構成されることによりシリア
ルデータと同一幅のパルス幅を有するサンプリングクロ
ックを繰り返し生成可能とされていることを特徴とする
請求項１または２記載の同期回路。 - 【請求項４】 前記請求項１ないし３いずれかに記載の
同期回路と、前記同期回路からのサンプリングクロック
でシリアルデータをシリアルーパラレル変換するデータ
変換部と、前記データ変換部からのパラレルデータを設
定値と比較し、該パラレルデータと設定値とが一致して
いるときには割り込み信号を出力するコンパレータと、
前記割り込み信号の入力に応答してシリアルデータに対
して所定の演算を行う演算部とを備えたことを特徴とす
る受信装置。 - 【請求項５】 応答器と質問器とを有し、前記応答器が
前記請求項４記載の受信装置で構成されていることを特
徴とする非接触移動体識別装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31341096A JP3529568B2 (ja) | 1996-11-25 | 1996-11-25 | 同期回路、受信装置および非接触移動体識別装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31341096A JP3529568B2 (ja) | 1996-11-25 | 1996-11-25 | 同期回路、受信装置および非接触移動体識別装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10164040A true JPH10164040A (ja) | 1998-06-19 |
| JP3529568B2 JP3529568B2 (ja) | 2004-05-24 |
Family
ID=18040953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31341096A Expired - Lifetime JP3529568B2 (ja) | 1996-11-25 | 1996-11-25 | 同期回路、受信装置および非接触移動体識別装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3529568B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006352703A (ja) * | 2005-06-17 | 2006-12-28 | Matsushita Electric Works Ltd | セキュリティシステム |
-
1996
- 1996-11-25 JP JP31341096A patent/JP3529568B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006352703A (ja) * | 2005-06-17 | 2006-12-28 | Matsushita Electric Works Ltd | セキュリティシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3529568B2 (ja) | 2004-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110139236B (zh) | 一种基于无线传感器网络的同步采集方法 | |
| EP2965458B1 (en) | Dithering circuit for sampling serial data transmission | |
| JP4582932B2 (ja) | 同期補正回路 | |
| US7827377B2 (en) | Method for reading out sensor data | |
| CN210518362U (zh) | 一种单线通信电路及通信系统 | |
| JPH10164040A (ja) | 同期回路、受信装置および非接触移動体識別装置 | |
| CN110768778A (zh) | 一种单线通信电路、通信方法及通信系统 | |
| CN101261875A (zh) | 存储器控制器 | |
| JP2003134098A (ja) | シリアル受信装置 | |
| US7375561B2 (en) | Timing adjustment circuit and method thereof | |
| CN201663587U (zh) | 单传输线传输接口电路 | |
| JP2024002590A (ja) | 通信システム及び通信方法 | |
| JP2004247856A (ja) | データ受信装置及びデータ送受信方法 | |
| US3588883A (en) | Encoder/decoder system for a rapidly synchronizable binary code | |
| JP2645197B2 (ja) | 流量計測装置 | |
| KR960012470B1 (ko) | 프로그램 가능한 타임아웃 타이머 | |
| KR100704681B1 (ko) | 기지국간 동기화된 프레임 카운터 신호 생성 장치 및 그방법 | |
| JP2658126B2 (ja) | 入力周波数の発生装置 | |
| JPS5451710A (en) | Bit phase synchronizing circuit | |
| KR950001927B1 (ko) | 디지탈 데이타 동기 신호 검출회로 | |
| JPH05128061A (ja) | インターフエイス回路 | |
| KR100435558B1 (ko) | 데이터 캐리어 검출회로 | |
| KR200229125Y1 (ko) | 입출력보드에서의 바이트 클럭 발생 장치 | |
| JP2010213204A (ja) | データ送受信方法 | |
| JP3088402B2 (ja) | サンプリング制御回路及び割り込み処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040225 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 9 |