JPH10163514A

JPH10163514A - 半導体装置

Info

Publication number: JPH10163514A
Application number: JP8319788A
Authority: JP
Inventors: Masahiko Suzumura; 正彦鈴村; Hitomichi Takano; 仁路高野; Takashi Kishida; 貴司岸田; Yoshifumi Shirai; 良史白井; Yoshiki Hayazaki; 嘉城早崎; Yuji Suzuki; 裕二鈴木
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1996-11-29
Filing date: 1996-11-29
Publication date: 1998-06-19

Abstract

(57)【要約】【課題】光起電流が減少することのない半導体装置及
びそｎ製造方法を提供する。【解決手段】支持体シリコン基板１と、支持体シリコ
ン基板１上に絶縁層２を介して形成されたｐ型半導体層
３とで構成されるＳＯＩ基板におけるｐ型半導体層３内
に、ｐ型半導体層３表面に露出するようにｎ＋型カソー
ド領域４が形成され、ｎ＋型カソード領域４を囲み、か
つ、ｐ型ハンドたいそう３表面に露出するようにｐ＋型
アノード領域５が形成されて受光素子を構成している。
そして、ｎ＋型カソード領域４と電気的に接続されるよ
うにカソード電極６が形成され、ｐ＋型アノード領域５
と電気的に接続されるようにアノード電極７が形成され
ている。ここで、支持体シリコン基板１における受光素
子に略対向する箇所が、エッチング等により除去され、
カソード電極６及びアノード電極７により、ｐ型半導体
層３表面における受光素子が形成された箇所の略全面が
覆われている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置に関す
るものである。

【０００２】

【従来の技術】図４は、従来例に係るＳＯＩ構造型の受
光素子を示す略断面図である。従来例に係るＳＯＩ構造
型の受光素子は、支持体シリコン基板１と、支持体シリ
コン基板１上にシリコン酸化膜等の絶縁層２を介して形
成されたｐ型半導体層３とで構成されたＳＯＩ（Silico
n On Insulator）基板のｐ型半導体層３内に、ｐ型半
導体層３の表面に露出するようにリン（Ｐ）等のｎ型不
純物をイオン注入することによりｎ＋型不純物領域を形
成し、ｎ＋型不純物領域を囲み、かつ、ｐ型半導体層３
の表面に露出するようにｐ型半導体層３内にボロン
（Ｂ）等のｐ型不純物をイオン注入することによりｐ＋
型不純物領域を形成する。このｎ＋型不純物領域はｎ＋
型カソード領域４として動作し、ｐ＋型不純物領域はｐ
＋型アノード領域５として動作する。そして、ｎ＋型カ
ソード領域４と電気的に接続されるようにカソード電極
（図示せず）が形成され、ｐ＋型アノード領域５と電気
的に接続されるようにアノード電極（図示せず）が形成
されている。

【０００３】ＳＯＩ構造型の受光素子は、受光素子とパ
ワー素子や制御回路等の半導体素子との集積化への期待
や、ｐ型半導体層３の薄膜化による高耐圧化等により注
目されている。

【０００４】

【発明が解決しようとする課題】ｐ型半導体層３に入射
した入射光によってｐ型半導体層３内に発生する電子・
正孔対ペアは単純に受光素子形成領域の体積に比例す
る。従来のｐ型半導体層３が薄膜化されたＳＯＩ構造型
の受光素子は、受光素子形成領域の厚みが数μｍ程度の
ため、電子・正孔対の発生量が小さく、光起電流が小さ
くなるという問題があった。

【０００５】一方、横型２重拡散型ＭＯＳ電解効果トラ
ンジスタ（Lateral Double Diffused MOSFET：ＬＤ
ＭＯＳＦＥＴ）やＩＧＢＴ（Insulated-Gate Bipolar
Transistor）等のパワー素子の高耐圧化のためには、
ｐ型半導体層３の膜厚を薄膜化する必要があり、また、
集積化のためにもｐ型半導体層３の膜厚は薄膜化が望ま
しい。

【０００６】発光素子と受光素子とを結合し、受光素子
からの光起電力を絶縁ゲート型パワー素子のゲート電極
に印加することでパワー素子のオン／オフ状態の駆動を
行う半導体素子を用いた、所謂ソリッドステート型リレ
ーにおいて、光照射時の光起電流が小さい受光素子は、
エンハンスメントモードのオフ状態のパワー素子を、オ
ン状態にするために絶縁ゲートのゲート充電時間に長時
間を要する、即ちソリッドステートリレーのオン時間が
遅くなるという問題があった。

【０００７】本発明は、上記の点に鑑みて成されたもの
であり、その目的とするところは、光起電流が減少する
ことのない半導体装置及びその製造方法を提供すること
にある。

【０００８】

【課題を解決するための手段】請求項１記載の発明は、
半導体基板と該半導体基板上に絶縁層を介して形成され
た第一導電型半導体層とで構成されるＳＯＩ基板と、前
記第一導電型半導体層表面に露出するように前記第一導
電型半導体層内に離間して形成された高濃度第一導電型
アノード領域及び高濃度第二導電型カソード領域とを有
する受光素子と、該受光素子への入射光を前記受光素子
内に反射するための金属反射膜とを有して成ることを特
徴とするものである。

【０００９】請求項２記載の発明は、請求項１記載の半
導体装置において、前記高濃度第一導電型アノード領域
と電気的に接続されるアノード電極と、前記高濃度第二
導電型カソード領域と電気的に接続されるカソード電極
とを前記金属反射膜として用い、前記アノード電極及び
カソード電極により、前記第一導電型半導体層上におけ
る前記受光素子が形成された箇所の略全面を覆うように
したことを特徴とするものである。

【００１０】請求項３記載の発明は、請求項１記載の半
導体装置において、前記ＳＯＩ基板における前記受光素
子が形成された面と異なる面の略全面を前記金属反射膜
で覆うようにしたことを特徴とするものである。

【００１１】請求項４記載の発明は、請求項２または請
求項３記載の半導体装置において、前記半導体基板にお
ける前記受光素子が形成された箇所に略対向する箇所の
少なくとも一部を薄膜化または除去するようにしたこと
を特徴とするものである。

【００１２】請求項５記載の発明は、請求項１記載の半
導体装置において、前記半導体基板と前記絶縁層との界
面に、前記金属反射膜を介在させたことを特徴とするも
のである。

【００１３】

【発明の実施の形態】以下、本発明の実施形態について
図面に基づき説明する。なお、本実施形態においては、
説明の便宜上、第一導電型をｐ型，第二導電型をｎ型と
して説明するが、ｐ型とｎ型が逆の場合にも適用され
る。

【００１４】＝実施形態１＝図１は、本発明の一実施形態に係る半導体装置を示す略
断面図である。本実施形態に係る半導体装置は、半導体
基板としての支持体シリコン基板１と、支持体シリコン
基板１上にシリコン酸化膜等の絶縁層２を介して形成さ
れたｐ型半導体層３とで構成されるＳＯＩ基板における
ｐ型半導体層３内に、ｐ型半導体層３表面に露出するよ
うにｎ＋型カソード領域４が形成され、ｎ＋型カソード
領域４を囲み、かつ、ｐ型半導体層３表面に露出するよ
うにｐ型半導体層３内にｐ＋型アノード領域５が形成さ
れて受光素子を構成している。そして、ｎ＋型カソード
領域４と電気的に接続されるようにカソード電極６が形
成され、ｐ＋型アノード領域５と電気的に接続されるよ
うにアノード電極７が形成されている。

【００１５】なお、本実施形態においては、ｎ＋型カソ
ード領域４を囲むようにｐ＋型アノード領域５を形成す
るようにしたが、必ずしもこれに限定される必要はな
い。

【００１６】ここで、本実施形態においては、支持体シ
リコン基板１における受光素子に略対向する箇所が、エ
ッチング等により除去されている。また、カソード電極
６及びアノード電極７を入射光を反射する金属反射膜で
形成するとともに、カソード電極６及びアノード電極７
により、ｐ型半導体層３表面における受光素子が形成さ
れた箇所の略全面を覆うようにしている。

【００１７】従って、本実施形態においては、ＳＯＩ基
板における支持体シリコン基板１が形成された面側から
入射光を入射させ、受光素子表面の略全面を覆った金属
反射膜としてのカソード電極６及びアノード電極７によ
り、入射光を反射させるようにしているので、電子・正
孔対の発生量を増加させることができ、光起電流を大き
くすることができる。また、支持体シリコン基板１にお
ける受光素子に略対向する箇所を除去しているので、入
射光を入射した際に、支持体シリコン基板１により入射
エネルギーが減衰されることがない。

【００１８】なお、本実施形態においては、支持体シリ
コン基板１における受光素子に略対向する箇所を除去す
るようにしたが、これに限定される必要はなく、例え
ば、支持体シリコン基板１における受光素子に略対向す
る箇所を薄膜化するようにしても良い。

【００１９】また、本実施形態においては、カソード電
極６及びアノード電極７により受光素子表面の略全面を
覆うようにしたが、これに限定される必要はなく、カソ
ード電極６またはアノード電極７により受光素子表面の
略全面を覆うようにしても良い。

【００２０】＝実施形態２＝図２は、本発明の他の実施形態に係る半導体装置を示す
略断面図である。本実施形態に係る半導体装置は、実施
形態１として図１に示す半導体装置において、受光素子
表面の略全面をカソード電極６及びアノード電極７で覆
う代わりに、ＳＯＩ基板における支持体シリコン基板１
が形成された面側全面を金属反射膜８により覆った構成
である。このとき、入射光は、ＳＯＩ基板におけるｐ型
半導体層３が形成された面側から照射される。

【００２１】従って、本実施形態においては、ＳＯＩ基
板におけるｐ型半導体層３が形成された面側から入射光
を入射させ、ＳＯＩ基板における支持体シリコン基板１
が形成された面側全面を覆った金属反射膜８により、入
射光を反射させるようにしているので、電子・正孔対の
発生量を増加させることができ、光起電流を大きくする
ことができる。また、支持体シリコン基板１における受
光素子に略対向する箇所を除去しているので、入射光を
入射した際に、支持体シリコン基板１により入射エネル
ギーが減衰されることがない。

【００２２】なお、本実施形態においては、支持体シリ
コン基板１における受光素子に略対向する箇所を除去す
るようにしたが、これに限定される必要はなく、例え
ば、支持体シリコン基板１における受光素子に略対向す
る箇所を薄膜化したり、支持体シリコン基板１及び絶縁
層２における受光素子に略対向する箇所を除去するよう
にしても良い。

【００２３】＝実施形態３＝図３は、本発明の他の実施形態に係る半導体装置を示す
略断面図である。本実施形態に係る半導体装置は、半導
体基板としての支持体シリコン基板１と、支持体シリコ
ン基板１上にシリコン酸化膜等の絶縁層２を介して形成
されたｐ型半導体層３とで構成されるＳＯＩ基板におけ
るｐ型半導体層３内に、ｐ型半導体層３表面に露出する
ようにｎ＋型カソード領域４が形成され、ｎ＋型カソー
ド領域４を囲み、かつ、ｐ型半導体層３表面に露出する
ようにｐ型半導体層３内にｐ＋型アノード領域５が形成
されて受光素子を構成している。そして、ｎ＋型カソー
ド領域４と電気的に接続されるようにカソード電極（図
示せず）が形成され、ｐ＋型アノード領域５と電気的に
接続されるようにアノード電極（図示せず）が形成され
ている。

【００２４】ここで、本実施形態においては、支持体シ
リコン基板１と絶縁層２との界面に金属反射膜８を介在
させている。なお、支持体シリコン基板１と絶縁層２と
の界面に金属反射膜８を介在させる方法の一例として
は、絶縁層２が形成されたｐ型半導体層３と、金属反射
膜８が形成された支持体シリコン基板１とを貼り合わせ
る方法や、絶縁層２と支持体シリコン基板１との界面を
飛程とする加速電圧で金属イオンをイオン注入により形
成する方法がある。

【００２５】従って、本実施形態においては、ＳＯＩ基
板におけるｐ型半導体層３が形成された面側から入射光
を入射させ、絶縁層２と支持体シリコン基板１との界面
に介在させた金属反射膜８により、入射光を反射させる
ようにしているので、電子・正孔対の発生量を増加させ
ることができ、光起電流を大きくすることができる。

【００２６】なお、本実施形態においては、絶縁層２と
支持体シリコン基板１との界面に金属反射膜８を介在さ
せるようにしたが、これに限定される必要はなく、例え
ば、ｐ型半導体層３と絶縁層２との界面に金属反射膜８
を介在させるようにしても良い。

【００２７】

【発明の効果】請求項１記載の発明は、半導体基板と半
導体基板上に絶縁層を介して形成された第一導電型半導
体層とで構成されるＳＯＩ基板と、第一導電型半導体層
表面に露出するように第一導電型半導体層内に離間して
形成された高濃度第一導電型アノード領域及び高濃度第
二導電型カソード領域とを有する受光素子と、受光素子
への入射光を受光素子内に反射するための金属反射膜と
を有して成るので、金属反射膜により電子・正孔対の発
生量を増加させることができ、これにより光起電流を大
きくすることができ、光起電流が減少することのない半
導体装置を提供することができた。

【００２８】請求項２記載の発明は、請求項１記載の半
導体装置において、高濃度第一導電型アノード領域と電
気的に接続されるアノード電極と、高濃度第二導電型カ
ソード領域と電気的に接続されるカソード電極とを金属
反射膜として用い、アノード電極及びカソード電極によ
り、第一導電型半導体層上における受光素子が形成され
た箇所の略全面を覆うようにしたので、ＳＯＩ基板にお
ける半導体基板が形成された面側から入射された入射光
を、金属反射膜としてのカソード電極及びアノード電極
により反射させることができ、これにより電子・正孔対
の発生量を増加させて光起電流を大きくすることができ
る。

【００２９】請求項３記載の発明は、請求項１記載の半
導体装置において、ＳＯＩ基板における受光素子が形成
された面と異なる面の略全面を金属反射膜で覆うように
したので、ＳＯＩ基板における第一導電型半導体層が形
成された面側から入射された入射光を、金属反射膜によ
り反射させることができ、これにより電子・正孔対の発
生量を増加させて光起電流を大きくすることができる。

【００３０】請求項４記載の発明は、請求項２または請
求項３記載の半導体装置において、半導体基板における
受光素子が形成された箇所に略対向する箇所の少なくと
も一部を薄膜化または除去するようにしたので、入射光
を入射した際に、半導体基板により入射エネルギーが減
衰されることがない。

【００３１】請求項５記載の発明は、請求項１記載の半
導体装置において、半導体基板と絶縁層との界面に、金
属反射膜を介在させたので、ＳＯＩ基板における第一導
電型半導体層が形成された面側から入射された入射光を
金属反射膜により反射させることができ、これにより電
子・正孔対の発生量を増加させて光起電流を大きくする
ことができる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る半導体装置を示す略
断面図である。

【図２】本発明の他の実施形態に係る半導体装置を示す
略断面図である。

【図３】本発明の他の実施形態に係る半導体装置を示す
略断面図である。

【図４】従来例に係るＳＯＩ構造型の受光素子を示す略
断面図である。

【符号の説明】

１支持体シリコン基板２絶縁層３ｐ型半導体層４ｎ＋型カソード領域５ｐ＋型アノード領域６カソード電極７アノード電極８金属反射膜

───────────────────────────────────────────────────── フロントページの続き (72)発明者白井良史大阪府門真市大字門真1048番地松下電工株式会社内 (72)発明者早崎嘉城大阪府門真市大字門真1048番地松下電工株式会社内 (72)発明者鈴木裕二大阪府門真市大字門真1048番地松下電工株式会社内

Claims

【特許請求の範囲】

【請求項１】半導体基板と該半導体基板上に絶縁層を
介して形成された第一導電型半導体層とで構成されるＳ
ＯＩ基板と、前記第一導電型半導体層表面に露出するよ
うに前記第一導電型半導体層内に離間して形成された高
濃度第一導電型アノード領域及び高濃度第二導電型カソ
ード領域とを有する受光素子と、該受光素子への入射光
を前記受光素子内に反射するための金属反射膜とを有し
て成ることを特徴とする半導体装置。
【請求項２】前記高濃度第一導電型アノード領域と電
気的に接続されるアノード電極と、前記高濃度第二導電
型カソード領域と電気的に接続されるカソード電極とを
前記金属反射膜として用い、前記アノード電極及びカソ
ード電極により、前記第一導電型半導体層上における前
記受光素子が形成された箇所の略全面を覆うようにした
ことを特徴とする請求項１記載の半導体装置。
【請求項３】前記ＳＯＩ基板における前記受光素子が
形成された面と異なる面の略全面を前記金属反射膜で覆
うようにしたことを特徴とする請求項１記載の半導体装
置。
【請求項４】前記半導体基板における前記受光素子が
形成された箇所に略対向する箇所の少なくとも一部を薄
膜化または除去するようにしたことを特徴とする請求項
２または請求項３記載の半導体装置。
【請求項５】前記半導体基板と前記絶縁層との界面
に、前記金属反射膜を介在させたことを特徴とする請求
項１記載の半導体装置。