CN114068755A - 雪崩光电二极管及其制作方法 - Google Patents
雪崩光电二极管及其制作方法 Download PDFInfo
- Publication number
- CN114068755A CN114068755A CN202111649732.XA CN202111649732A CN114068755A CN 114068755 A CN114068755 A CN 114068755A CN 202111649732 A CN202111649732 A CN 202111649732A CN 114068755 A CN114068755 A CN 114068755A
- Authority
- CN
- China
- Prior art keywords
- type semiconductor
- junction
- substrate
- type
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 239
- 239000000758 substrate Substances 0.000 claims abstract description 129
- 229910052751 metal Inorganic materials 0.000 claims description 48
- 239000002184 metal Substances 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 40
- 238000005468 ion implantation Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 230000035945 sensitivity Effects 0.000 abstract description 11
- 238000010521 absorption reaction Methods 0.000 abstract description 9
- 229910021332 silicide Inorganic materials 0.000 description 40
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 40
- 238000010586 diagram Methods 0.000 description 14
- 238000002955 isolation Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000001579 optical reflectometry Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
- H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Light Receiving Elements (AREA)
Abstract
本申请属于半导体技术领域，具体涉及一种雪崩光电二极管及其制作方法。本申请旨在解决相关技术中的雪崩光电二极管的灵敏度低的问题。本申请的雪崩光电二极管包括基底，基底内的感测区设置有第一PN结和第二PN结，第一PN结对应的P型半导体和第二PN结对应的P型半导体电连接，第一PN结对应的N型半导体和第二PN结对应的N型半导体电连接。通过上述设置，使雪崩光电二极管具有两个PN结耗尽区，增加了PN结耗尽区的厚度，进而提高了PN结耗尽区对入射光的吸收效率，提高了雪崩光电二极管对光线的灵敏度。
Description
技术领域
本申请涉及半导体技术领域，尤其涉及一种雪崩光电二极管及其制作方法。
背景技术
雪崩光电二极管，是在硅或锗光电二极管的PN结上加反向偏压后，入射光被PN结吸收形成光电流，当加大反向偏压时会产生光电流成倍激增的现象。雪崩光电二极管具有响应度高、信噪比高、响应速度快的特点，被广泛应用于微光信号检测、长距离光纤通信、激光测距、激光制导等光电信息传输和光电对抗系统。
相关技术中，雪崩光电二极管包括基底、形成在基底上的P型半导体和N型半导体，P型半导体和N型半导体之间形成PN结。在PN结上加上反向电压后，当光线照射PN结时，可以使PN结中产生电子-空穴对，电子-空穴对在反向电压作用下参加漂移运动，使反向电流明显变大，形成光电流，并且加大反向电压会使光电流成倍地激增。
然而，相关雪崩光电二极管的PN结较小，导致雪崩光电二极管灵敏度不足。
发明内容
有鉴于此，本申请实施例提供一种雪崩光电二极管及其制作方法，以解决相关技术中的雪崩光电二极管的灵敏度低的技术问题。
本申请实施例提供了一种雪崩光电二极管，包括：基底，基底内的感测区设置有第一PN结和第二PN结，第一PN结对应的P型半导体和第二PN结对应的P型半导体电连接，第一PN结对应的N型半导体和第二PN结对应的N型半导体电连接。
在可以包括上述实施例的一些实施例中，感测区内设置有第一N型半导体、第一P型半导体、第二N型半导体及第二P型半导体，第一N型半导体和第一P型半导体之间形成第一PN结，第二N型半导体和第二P型半导体之间形成第二PN结。
在可以包括上述实施例的一些实施例中，第一N型半导体、第一P型半导体、第二P型半导体及第二N型半导体沿垂直于基底所在平面的方向依次布置。
在可以包括上述实施例的一些实施例中，第一N型半导体在基底所在的平面内的投影与第二N型半导体在基底所在的平面内的投影完全重合，第一P型半导体在基底所在的平面内的投影与第二P型半导体在基底所在的平面内的投影完全重合。
在可以包括上述实施例的一些实施例中，基底为P型基底，P型基底内设置有N型连接区，N型连接区与第一N型半导体和第二N型半导体连接。
在可以包括上述实施例的一些实施例中，N型连接区在感测区外围围设成侧壁具有开口的环状，感测区内的P型基底通过开口处的P型基底与感测区外的P型基底电连接。
在可以包括上述实施例的一些实施例中，基底具有相对设置的入射侧面和反射侧面，感测区对应的入射侧面上覆盖有防反射层。
在可以包括上述实施例的一些实施例中，基底具有相对设置的入射侧面和反射侧面，感测区对应的反射侧面上设置有反射层。
在可以包括上述实施例的一些实施例中，反射层包括金属层，金属层覆盖在感测区对应的反射侧面上。
在可以包括上述实施例的一些实施例中，反射层还包括多晶栅层，多晶栅层包括多晶硅和金属，多晶栅层位于感测区对应的反射侧面与金属层之间。
本申请实施例还提供了一种雪崩光电二极管的制作方法，包括：提供基板；在基板的一侧形成第一基层，第一基层内形成有第一PN结；在基板的另一侧形成第二基层，第二基层内形成有第二PN结；第一PN结和第二PN结均位于沿垂直基板方向延伸的感测区内；电连接第一PN结对应的P型半导体和第二PN结对应的P型半导体，电连接第一PN结对应的N型半导体和第二PN结对应的N型半导体。
在可以包括上述实施例的一些实施例中，在基板的一侧形成第一基层，第一基层内具有第一PN结；在基板的另一侧形成第二基层，第二基层内具有第二PN结，包括：在第一基层中沿远离基板的方向依次形成第一P型半导体和第一N型半导体，第一P型半导体和第一N型半导体形成第一PN结；在第二基层中沿远离基板的方向依次形成第二P型半导体和第二N型半导体，第二P型半导体和第二N型半导体形成第二PN结。
在可以包括上述实施例的一些实施例中，电连接第一PN结对应的P型半导体和第二PN结对应的P型半导体，电连接第一PN结对应的N型半导体和第二PN结对应的N型半导体，包括：基板、第一基层、以及第二基层构成P型基底；在P型基底上形成N型连接区，N型连接区与第一N型半导体和第二N型半导体连接。
在可以包括上述实施例的一些实施例中，在P型基底上形成N型连接区包括：在感测区的部分外围形成贯穿基板、第一基层以及第二基层的沟槽；对沟槽的槽壁进行离子注入，以形成N型连接区。
在可以包括上述实施例的一些实施例中，电连接第一PN结对应的P型半导体和第二PN结对应的P型半导体，包括：第一P型半导体和第二P型半导体通过P型基底电连接。
在可以包括上述实施例的一些实施例中，电连接第一PN结对应的P型半导体和第二PN结对应的P型半导体，电连接第一PN结对应的N型半导体和第二PN结对应的N型半导体之后还包括：在感测区对应的第二基层上形成防反射层。
在可以包括上述实施例的一些实施例中，电连接第一PN结对应的P型半导体和第二PN结对应的P型半导体，电连接第一PN结对应的N型半导体和第二PN结对应的N型半导体之后还包括：在感测区对应的第一基层上形成反射层。
在可以包括上述实施例的一些实施例中，在感测区对应的第一基层上形成反射层，包括：在感测区对应的第一基层上形成金属层。
在可以包括上述实施例的一些实施例中，在感测区对应的第一基层上形成金属层之前还包括：在感测区对应的第一基层上形成多晶栅层。
本申请实施例提供的雪崩光电二极管包括基底，基底内的感测区设置有第一PN结和第二PN结，第一PN结对应的P型半导体和第二PN结对应的P型半导体电连接，第一PN结对应的N型半导体和第二PN结对应的N型半导体电连接。通过上述设置，使雪崩光电二极管具有两个PN结耗尽区，增加了PN结耗尽区的厚度，进而提高了PN结耗尽区对入射光的吸收效率，提高了雪崩光电二极管对光线的灵敏度。
本申请实施例提供的雪崩光电二极管的制作方法，在基板的一侧形成第一基层，第一内具有第一PN结，在基板的另一侧形成第二基层，第二基层内具有第二PN结，电连接第一PN结对应的P型半导体和第二PN结对应的P型半导体，电连接第一PN结对应的N型半导体和第二PN结对应的N型半导体。通过上述设置，使雪崩光电二极管具有两个PN结耗尽区，增加了PN结耗尽区的厚度，进而提高了PN结耗尽区对入射光的吸收效率，提高了雪崩光电二极管对光线的灵敏度。
附图说明
为了更清楚地说明本申请或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的雪崩光电二极管的结构示意图一；
图2为图1中P处的放大示意图；
图3为本申请实施例提供的雪崩光电二极管中N型连接区的结构示意图；
图4为本申请实施例提供的雪崩光电二极管中P型基底的结构示意图；
图5为本申请实施例提供的雪崩光电二极管的制作方法的示意图；
图6为本申请实施例提供的雪崩光电二极管的制作方法中在基板上形成第一基层后的示意图；
图7为本申请实施例提供的雪崩光电二极管的制作方法中在第一基层内形成第一P型半导体和第一N型半导体后的示意图；
图8为本申请实施例提供的雪崩光电二极管的制作方法中在基板上形成第二基层后的示意图；
图9为本申请实施例提供的雪崩光电二极管的制作方法中在第二基层内形成第二P型半导体和第二N型半导体后的示意图；
图10为本申请实施例提供的雪崩光电二极管的制作方法中在第一基层内形成沟槽后的示意图；
图11为本申请实施例提供的雪崩光电二极管的制作方法中在第二基层内形成沟槽后的示意图；
图12为本申请实施例提供的雪崩光电二极管的制作方法中在沟槽的内壁上形成N型连接区后的示意图；
图13为本申请实施例提供的雪崩光电二极管的制作方法中在沟槽内填充介质层后的示意图；
图14为本申请实施例提供的雪崩光电二极管的制作方法中在第一基层内形成P阱后的示意图；
图15为本申请实施例提供的雪崩光电二极管的制作方法中在P阱内形成重掺杂P型区后的示意图；
图16为本申请实施例提供的雪崩光电二极管的制作方法中在第一基层外形成栅介质和多晶栅层后的示意图；
图17为本申请实施例提供的雪崩光电二极管的制作方法中在第一基层上形成边墙材料层后的示意图；
图18为本申请实施例提供的雪崩光电二极管的制作方法中形成硅化物阻挡层后的示意图；
图19为本申请实施例提供的雪崩光电二极管的制作方法中图形化硅化物阻挡层和栅介质后的示意图；
图20为本申请实施例提供的雪崩光电二极管的制作方法中形成第一硅化物层和第二硅化物层后的示意图；
图21为本申请实施例提供的雪崩光电二极管的制作方法中形成隔离层后的示意图；
图22为图21中P1处的放大示意图；
图23为本申请实施例提供的雪崩光电二极管的制作方法中形成第一金属层和第二金属层后的示意图。
附图标记说明：
100、P型基底； 101、基板；
102、第一基层； 103、第二基层；
104、入射侧面； 105、反射侧面；
201、第一N型半导体； 202、第一P型半导体、
301、第二N型半导体； 302、第二P型半导体；
400、N型连接区； 401、沟槽；
402、介质层； 500、反射层；
501、第一金属层； 502、多晶栅层；
503、第一硅化物层； 504、硅化物阻挡层；
505、隔离层； 506、边墙材料层；
600、防反射层； 700、P型引出端；
701、P阱； 702、重掺杂P型区；
703、第二硅化物层； 704、第二金属层；
800、N型引出端； 801、第三硅化物层；
802、第三金属层； 900、栅介质。
具体实施方式
首先，本领域技术人员应当理解的是，这些实施方式仅仅用于解释本申请的技术原理，并非旨在限制本申请的保护范围。本领域技术人员可以根据需要对其作出调整，以便适应具体的应用场合。
其次，需要说明的是，在本申请实施例的描述中，术语“内”、“外”等指示的方向或位置关系的术语是基于附图所示的方向或位置关系，这仅仅是为了便于描述，而不是指示或暗示所述装置或构件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，还需要说明的是，在本申请实施例的描述中，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个构件内部的连通。对于本领域技术人员而言，可根据具体情况理解上述术语在本申请实施例中的具体含义。
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
光电二极管是将光信号转换成电信号的光电传感器件，它与普通二极管一样，都是由PN结组成的半导体器件，两者的区别在于，普通二极管在反向电压时处于截止状态，只能流过微弱的反向电流，而光电二极管是在反向电压作用下工作的，没有光照时，有很小的饱和反向漏电流，此时光电二极管截止；有光照时，饱和反向漏电流大大增加，形成光电流，并且光电流的大小随光强度的增大而增大，这样就可以把光信号转换成电信号。
雪崩光电二极管是在光电二极管上外加反向电压，并且反向电压接近但小于击穿电压，使光电流像“雪崩”一样成倍地激增，以此来放大光信号以提高检测的灵敏度。
相关技术中的雪崩光电二极管包括基底、形成在基底上的P型半导体和N型半导体，P型半导体和N型半导体之间形成PN结，PN结加合适的高反向偏压，使PN结耗尽区中光生载流子受到强电场的加速作用获得足够高的动能，它们与晶格碰撞电离产生新的电子-空穴对，这些载流子又不断引起新的碰撞电离，造成载流子的雪崩倍增，得到电流增益。
然而，由于入射光在雪崩光电二极管的PN结耗尽区被吸收，而相关的雪崩光电二极管通常只具有一个PN结，PN结耗尽区的厚度较小，PN结耗尽区对入射光的吸收效率低，导致雪崩光电二极管的灵敏度不足。
本实施例提供一种雪崩光电二极管及其制作方法，通过在雪崩光电二极管内设置两个PN结，以增加PN结耗尽区的厚度，进而提高了PN结耗尽区对入射光的吸收效率，提高了雪崩光电二极管的灵敏度。
如图1和图2所示，本实施例提供一种雪崩光电二极管，包括基底，基底具有感测区，感测区设置有第一PN结和第二PN结，第一PN结可以由第一N型半导体201和第一P型半导体202形成，第二PN结可以由第二N型半导体301和第二P型半导体302形成。
第一PN结对应的N型半导体和第二PN结对应的N型半导体电连接并通过N型引出端800引出，第一PN结对应的P型半导体和第二PN结对应的P型半导体电连接并通过P型引出端700引出。需要说明的是，第一PN结对应的P型半导体和第二PN结对应的P型半导体为同一个P型半导体(即第一PN结和第二PN结共用一个P型半导体)的情况也属于第一PN结对应的P型半导体和第二PN结对应的P型半导体电连接。
第一PN结耗尽区和第二PN结耗尽区均为雪崩光电二极管的光吸收区，在P型引出端700和N型引出端800之间加合适的反向偏压，入射光照射第一PN结耗尽区和第二PN结耗尽区产生光电流，光电流在高反向偏压下成倍激增，以放大光信号。
本实施例中的雪崩光电二极管包括基底，基底内的感测区设置有第一PN结和第二PN结，第一PN结对应的P型半导体和第二PN结对应的P型半导体电连接，第一PN结对应的N型半导体和第二PN结对应的N型半导体电连接。通过上述设置，使雪崩光电二极管具有两个PN结耗尽区，增加了PN结耗尽区的厚度，进而提高了PN结耗尽区对入射光的吸收效率，提高了雪崩光电二极管对光线的灵敏度。
在第一PN结由第一N型半导体201和第一P型半导体202形成，第二PN结由第二N型半导体301和第二P型半导体302形成的实现方式中，第一N型半导体201、第一P型半导体202、第二P型半导体302及第二N型半导体301沿垂直于基底所在平面的方向依次布置，第一N型半导体201和第一P型半导体202可以设置在基底的一侧，第二P型半导体302和第二N型半导体301可以设置在基底的另一侧。
当然也可以沿垂直于基底所在平面的方向依次布置第一P型半导体202、第一N型半导体201、第二N型半导体301及第二P型半导体302，第一P型半导体202和第一N型半导体201可以设置在基底的一侧，第二N型半导体301和第二P型半导体302可以设置在基底的另一侧。
进一步地，第一N型半导体201在基底所在的平面内的投影与第二N型半导体301在基底所在的平面内的投影完全重合，第一P型半导体202在基底所在的平面内的投影与第二P型半导体302在基底所在的平面内的投影完全重合，以使第一N型半导体201与第二N型半导体301的结构更加规整，第一P型半导体202与第二P型半导体302的结构更加规整，便于雪崩光电二极管的加工制造。
上述基底可以为P型基底100，P型基底100可以包括基板101、第一基层102及第二基层103，基板101可以为硅片，基板101沿水平方向延伸，第一基层102可以通过外延工艺形成在基板101的上表面，第二基层103可以通过外延工艺形成在基板101的下表面，第一基层102和第二基层103可以均为P型衬底。P型基底100内设置有N型连接区400，N型连接区400与第一N型半导体201和第二N型半导体301连接，N型引出端800可以与N型连接区400连接，以将第一N型半导体201和第二N型半导体301引出。
第一P型半导体202和第二P型半导体302均与P型基底100导通，且第一P型半导体202和第二P型半导体302与N型连接区400之间具有间隙(即N型连接区400与第一P型半导体202和第二P型半导体302均不连接)，P型引出端700可以与感测区内的P型基底100电连接，以将第一P型半导体202和第二P型半导体302引出。
如图3所示，上述N型连接区400可以在感测区的外围围设成侧壁具有开口的环状，N型连接区400可以为具有开口的圆环状，也可以为具有开口的长方形环或正方形环等，本实施例对N型连接区400的形状不作限制，只要能将第一N型半导体201与第二N型半导体301电连接即可。
N型连接区400的开口处仍为P型基底，N型连接区400的中心线与P型基底100所在的平面垂直，且N型连接区400与第一N型半导体201和第二N型半导体301的外围连接，N型连接区400与第一P型半导体202和第二P型半导体302之间通过P型基底100分隔。
感测区内的P型基底100与感测区外的P型基底100通过开口处的P型基底100电连接，这样感测区内的第一P型半导体202和第二P型半导体302便可以通过P型基底100与P型引出端700电连接。
如图1和图4所示，在一些实施例中，基底具有相对设置的入射侧面104和反射侧面105。感测区对应的入射侧面104上覆盖有防反射层600，防反射层600可以包括氮氧化硅、氧化铝、氧化硅等，防反射层600使入射光透射进感测区内，并且防反射层600可避免入射光在入射侧面104处发生反射，提高了雪崩光电二极管对入射光的吸收效率。
在一些实施例中，感测区对应的反射侧面105上设置有反射层500，反射层500可以包括第一金属层501，第一金属层501可以包括铝或者其他金属，第一金属层501的反光性强，以将光线反射回感测区，减少光线的损失，提高了雪崩光电二极管对光线检测的精度。
进一步地，反射层500还包括多晶栅层502，多晶栅层502可以包括多晶硅和金属，多晶栅层502位于感测区对应的反射侧面105与第一金属层501之间，多晶栅层502可以进一步提高反射层500对光线的反射效率。
感测区在P型基底100所在平面上的投影位于多晶栅层502在P型基底100所在平面上的投影内，以使多晶栅层502完全覆盖在感测区对应的反射侧面105外。
多晶栅层502在P型基底100所在平面上的投影位于第一金属层501在P型基底100所在平面上的投影内，以使第一金属层501完全覆盖在多晶栅层502外。
多晶栅层502与第一金属层501之间还可以设置第一硅化物层503，第一硅化物层503可以降低多晶栅和第一金属层501之间的接触。
上述P型引出端700可以包括依次形成在第一基层102表面的P阱701、重掺杂P型区702、第二硅化物层703以及第二金属层704，其中第二硅化物层703使重掺杂P型区702与第二金属层704之间实现电连接，P型引出端700将第一P型半导体202和第二P型半导体302引出。
上述N型引出端800可以包括依次形成在N型连接区400的下方的第三硅化物层801和第三金属层802，第一N型半导体201和第二N型半导体301通过N型连接区400从N型引出端800引出。
如图5所示，本申请实施例还提供一种雪崩光电二极管的制作方法，该制作方法包括：
S110、提供基板101，基板101可以包括硅片。
S120、在基板101的一侧形成第一基层102，如图6所示，第一基层102可以为第一P型衬底，在基板101的一侧通过外延工艺生成第一P型衬底。
如图7所示，第一基层102内形成有第一PN结，在第一基层102上形成第一PN结的步骤可以包括：在第一基层102中沿远离基板101的方向依次通过离子注入工艺形成第一P型半导体202和第一N型半导体201，第一P型半导体202和第一N型半导体201形成第一PN结。第一P型半导体202的掺杂浓度大于第一基层102的掺杂浓度。
如图8所示，在基板101的另一侧形成第二基层103，第二基层103可以为第二P型衬底，在基板101的另一侧也通过外延工艺生成第二P型衬底，第二P型衬底的掺杂浓度可以等于第一P型衬底的掺杂浓度。
如图9所示，第二基层103内形成有第二PN结，在第二基层103内形成第二PN结的步骤可以包括：在第二基层103中沿远离基板101的方向依次通过离子注入工艺形成第二P型半导体302和第二N型半导体301，第二P型半导体302和第二N型半导体301形成第二PN结。第二P型半导体302的掺杂浓度可以等于第一P型半导体202的掺杂浓度。
其中，第一PN结和第二PN结均位于沿垂直基板101方向延伸的感测区内。
S130、电连接第一PN结对应的P型半导体和第二PN结对应的P型半导体，电连接第一PN结对应的N型半导体和第二PN结对应的N型半导体。
可以通过N型连接区400将第一PN结对应的N型半导体和第二PN结对应的N型半导体电连接，基板101、第一基层102、以及第二基层103构成P型基底100，在P型基底100上形成N型连接区400，N型连接区400与第一N型半导体201和第二N型半导体301连接。
具体的，在P型基底100上形成N型连接区400可以包括：在感测区的部分外围形成贯穿基板101、第一基层102以及第二基层103的沟槽401；对沟槽401的槽壁进行离子注入，以形成N型连接区400。
围绕感测区的外围刻蚀沟槽401，沟槽401可以呈部分环形，即沟槽401在周向上并不贯通P型基底100，以使感测区内的P型基底100与感测区外的P型基底100电连接，这样感测区内的第一P型半导体202和第二P型半导体302便可以与感测区外的P型基底100电连接，可以在感测区外围的P型基底100上形成P型引出端700，P型引出端700将第一P型半导体202和第二P型半导体302引出。
沟槽401可以包括第一沟槽和第二沟槽，如图10所示，可以先在第一基层102上刻蚀第一沟槽，然后再在第二基层103上刻蚀第二沟槽，如图11所示，第二沟槽在刻蚀时与第一沟槽在垂直于基板101的方向上连通。
如图12所示，通过离子注入工艺在沟槽401的侧壁上形成N型连接区400，并激光退火以激活杂质，N型连接区400将第一N型半导体201和第二N型半导体301电连接。N型连接区400在形成时可以不填充整个沟槽401，即N型连接区400形成后沟槽401内仍具有容置空间，如图13所示，可以在容置空间内填充介质层402，介质层402不导电，以形成感测区内外的电学隔离。介质层402在填充时也可以在介质层402内预留空腔，并在空腔内填充金属钨，金属钨的反光性强，以形成感测区内外的光学隔离，避免感测区内的光线传播到感测区外。介质层402和金属钨填充完成后，将沟槽401的外表面平坦化。
在第一基层102内的N型连接区400的外围形成常规氧化物隔离区，如图14所示，在氧化物隔离区外围的第一基层102内形成P阱701；如图15所示，在P阱701内形成重掺杂P型区702，重掺杂P型区702的掺杂浓度大于第一P型半导体202的掺杂浓度。氧化物隔离区将第一PN结与P阱701和重掺杂P型区702隔开。
在一些实施例中，S130之后还可以包括：在感测区对应的第一基层102上形成反射层500。反射层500用于将光线反射回感测区，减少光线的损失。
如图16所示，P阱701形成后，在整个第一基层102的表面沉积栅介质900，并在感测区对应的栅介质900的表面沉积多晶栅层502，多晶栅层502可以包括多晶硅和金属，多晶栅层502可以反射来自感测区的光线。
如图17所示，在整个第一基层102的表面沉积边墙材料层506，刻蚀边墙材料层506，仅保留多晶栅层502侧壁处的边墙材料层506。
如图18所示，在整个第一基层102的表面沉积硅化物阻挡层504；如图19所示，图形化硅化物阻挡层504和栅介质900，以露出多晶栅层502以及重掺杂P型区702。
如图20所示，用自对准硅化物工艺在多晶栅层502的表面形成第一硅化物层503，并在重掺杂P型区702的表面形成第二硅化物层703。
如图21和图22所示，在整个第一基层102的表面沉积隔离层505。如图23所示，刻蚀第一硅化物层503上方的隔离层505，以露出第一硅化物层503，在第一硅化物层503的表面以及第一硅化物层503周围的隔离层505的表面沉积第一金属层501；刻蚀第二硅化物层703上方的隔离层505，以露出第二硅化物层703，并在第二硅化物层703的表面沉积第二金属层704。
在第一金属层501和第二金属层704形成之后，可以保留隔离层505，也可以去除硅化物阻挡层504表面的隔离层505。
第一金属层501和第二金属层704形成后，进行第一次退火，然后湿法去除未硅化的金属，并进行第二次退火形成低阻硅化物。
多晶栅层502、第一硅化物层503以及第一金属层501形成反射层500，其中，第一硅化物层503可以降低多晶栅层502和第一金属层501之间的接触，多晶栅层502两侧的边墙材料层506可以将多晶栅层502与第二硅化物层703隔开，防止多晶栅层502与第二硅化物层703电连接在一起而造成短路。
硅化物阻挡层504用于遮挡不需要形成第一硅化物层503和第二硅化物层703的区域，只在多晶栅层502的表面形成第一硅化物层503，且只在重掺杂P型区702的表面形成第二硅化物层703。
第一金属层501底部的隔离层505可以增加第一金属层501与N型连接区400之间的距离，以降低寄生电容，从而增加雪崩光电二极管的信号强度。
P阱701、重掺杂P型区702、第二硅化物层703以及第二金属层704形成P型引出端700，其中第二硅化物层703使重掺杂P型区702与第二金属层704之间实现电连接。
在第一金属层501和第二金属层704形成后，可以在整个第一基层102的表面通过键合或胶连临时硅片，临时硅片可以加强硅片的强度，避免第二基层103剪薄后由于硅片太薄而破碎。
如图1所示，在一些实施例中，S130之后还可以包括：在感测区对应的第二基层103上形成防反射层600。
防反射层600可以包括氮氧化硅、氧化铝、氧化硅等，防反射层600使入射光透射进感测区内，并且防反射层600可避免入射光在入射侧面104处发生反射，提高了雪崩光电二极管对入射光的吸收效率。
在此之后，可以在沟槽401底部的N型连接区400外形成第三硅化物层801，并在第三硅化物层801的表面形成第三金属层802，第三硅化物层801和第三金属层802形成N型引出端800，第一N型半导体201和第二N型半导体301通过N型连接区400从N型引出端800引出。
本实施例中的雪崩光电二极管的制作方法，在基板101的一侧形成第一基层102，第一内具有第一PN结，在基板101的另一侧形成第二基层103，第二基层103内具有第二PN结，电连接第一PN结对应的P型半导体和第二PN结对应的P型半导体，电连接第一PN结对应的N型半导体和第二PN结对应的N型半导体。通过上述设置，使雪崩光电二极管具有两个PN结耗尽区，增加了PN结耗尽区的厚度，进而提高了PN结耗尽区对入射光的吸收效率，提高了雪崩光电二极管对光线的灵敏度。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (19)
1.一种雪崩光电二极管，其特征在于，包括：基底，所述基底内的感测区相对设置有第一PN结和第二PN结，所述第一PN结对应的P型半导体和所述第二PN结对应的P型半导体电连接，所述第一PN结对应的N型半导体和所述第二PN结对应的N型半导体电连接。
2.根据权利要求1所述的雪崩光电二极管，其特征在于，所述感测区内设置有第一N型半导体、第一P型半导体、第二N型半导体及第二P型半导体，所述第一N型半导体和所述第一P型半导体之间形成所述第一PN结，所述第二N型半导体和所述第二P型半导体之间形成所述第二PN结。
3.根据权利要求2所述的雪崩光电二极管，其特征在于，所述第一N型半导体、所述第一P型半导体、所述第二P型半导体及所述第二N型半导体沿垂直于所述基底所在平面的方向依次布置。
4.根据权利要求3所述的雪崩光电二极管，其特征在于，所述第一N型半导体在所述基底所在的平面内的投影与所述第二N型半导体在所述基底所在的平面内的投影完全重合，所述第一P型半导体在所述基底所在的平面内的投影与所述第二P型半导体在所述基底所在的平面内的投影完全重合。
5.根据权利要求2所述的雪崩光电二极管，其特征在于，所述基底为P型基底，所述P型基底内设置有N型连接区，所述N型连接区与所述第一N型半导体和所述第二N型半导体连接。
6.根据权利要求5所述的雪崩光电二极管，其特征在于，所述N型连接区在所述感测区外围围设成侧壁具有开口的环状，所述感测区内的所述P型基底通过所述开口处的所述P型基底与所述感测区外的所述P型基底电连接。
7.根据权利要求1-6任一项所述的雪崩光电二极管，其特征在于，所述基底具有相对设置的入射侧面和反射侧面，所述感测区对应的所述入射侧面上覆盖有防反射层。
8.根据权利要求1-6任一项所述的雪崩光电二极管，其特征在于，所述基底具有相对设置的入射侧面和反射侧面，所述感测区对应的所述反射侧面上设置有反射层。
9.根据权利要求8所述的雪崩光电二极管，其特征在于，所述反射层包括金属层，所述金属层覆盖在所述感测区对应的所述反射侧面上。
10.根据权利要求9所述的雪崩光电二极管，其特征在于，所述反射层还包括多晶栅层，所述多晶栅层包括多晶硅和金属，所述多晶栅层位于所述感测区对应的所述反射侧面与所述金属层之间。
11.一种雪崩光电二极管的制作方法，其特征在于，包括：
提供基板；
在所述基板的一侧形成第一基层，所述第一基层内形成有第一PN结；在所述基板的另一侧形成第二基层，所述第二基层内形成有第二PN结；所述第一PN结和所述第二PN结均位于沿垂直所述基板方向延伸的感测区内；
电连接所述第一PN结对应的P型半导体和所述第二PN结对应的P型半导体，电连接所述第一PN结对应的N型半导体和所述第二PN结对应的N型半导体。
12.根据权利要求11所述的制作方法，其特征在于，所述在所述基板的一侧形成第一基层，所述第一基层内具有第一PN结；在所述基板的另一侧形成第二基层，所述第二基层内具有第二PN结，包括：
在所述第一基层中沿远离所述基板的方向依次形成第一P型半导体和第一N型半导体，所述第一P型半导体和所述第一N型半导体形成所述第一PN结；
在所述第二基层中沿远离所述基板的方向依次形成第二P型半导体和第二N型半导体，所述第二P型半导体和所述第二N型半导体形成所述第二PN结。
13.根据权利要求12所述的制作方法，其特征在于，所述电连接所述第一PN结对应的P型半导体和所述第二PN结对应的P型半导体，电连接所述第一PN结对应的N型半导体和所述第二PN结对应的N型半导体，包括：
所述基板、所述第一基层、以及所述第二基层构成P型基底；
在所述P型基底上形成N型连接区，所述N型连接区与所述第一N型半导体和所述第二N型半导体连接。
14.根据权利要求13所述的制作方法，其特征在于，在所述P型基底上形成N型连接区，包括：
在所述感测区的部分外围形成贯穿所述基板、所述第一基层以及所述第二基层的沟槽；对所述沟槽的槽壁进行离子注入，以形成所述N型连接区。
15.根据权利要求13所述的制作方法，其特征在于，所述电连接所述第一PN结对应的P型半导体和所述第二PN结对应的P型半导体，包括：
所述第一P型半导体和所述第二P型半导体通过所述P型基底电连接。
16.根据权利要求11-15任一项所述的制作方法，其特征在于，所述电连接所述第一PN结对应的P型半导体和所述第二PN结对应的P型半导体，电连接所述第一PN结对应的N型半导体和所述第二PN结对应的N型半导体之后还包括：
在所述感测区对应的所述第二基层上形成防反射层。
17.根据权利要求11-15任一项所述的制作方法，其特征在于，所述电连接所述第一PN结对应的P型半导体和所述第二PN结对应的P型半导体，电连接所述第一PN结对应的N型半导体和所述第二PN结对应的N型半导体之后还包括：
在所述感测区对应的所述第一基层上形成反射层。
18.根据权利要求17所述的制作方法，其特征在于，所述在所述感测区对应的所述第一基层上形成反射层，包括：
在所述感测区对应的所述第一基层上形成金属层。
19.根据权利要求18所述的制作方法，其特征在于，所述在所述感测区对应的所述第一基层上形成金属层之前还包括：
在所述感测区对应的所述第一基层上形成多晶栅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111649732.XA CN114068755A (zh) | 2021-12-29 | 2021-12-29 | 雪崩光电二极管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111649732.XA CN114068755A (zh) | 2021-12-29 | 2021-12-29 | 雪崩光电二极管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114068755A true CN114068755A (zh) | 2022-02-18 |
Family
ID=80230544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111649732.XA Pending CN114068755A (zh) | 2021-12-29 | 2021-12-29 | 雪崩光电二极管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114068755A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115399681A (zh) * | 2022-09-19 | 2022-11-29 | 上海集成电路制造创新中心有限公司 | 传感器、机器人和扫地机 |
| CN117316961A (zh) * | 2023-11-24 | 2023-12-29 | 季华实验室 | 雪崩二极管装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104779272A (zh) * | 2015-04-10 | 2015-07-15 | 京东方科技集团股份有限公司 | 薄膜晶体管和阵列基板及其制作方法、显示装置 |
| CN107210285A (zh) * | 2015-01-14 | 2017-09-26 | 高通股份有限公司 | 具有法拉第笼的集成电路组件 |
| CN109906517A (zh) * | 2016-12-30 | 2019-06-18 | 德州仪器公司 | 光学隔离系统和电路以及具有延伸横向p-n结的光子检测器 |
| CN113380912A (zh) * | 2021-06-09 | 2021-09-10 | 上海矽印科技有限公司 | 一种高性能单光子像素spad结构 |
-
2021
- 2021-12-29 CN CN202111649732.XA patent/CN114068755A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107210285A (zh) * | 2015-01-14 | 2017-09-26 | 高通股份有限公司 | 具有法拉第笼的集成电路组件 |
| CN104779272A (zh) * | 2015-04-10 | 2015-07-15 | 京东方科技集团股份有限公司 | 薄膜晶体管和阵列基板及其制作方法、显示装置 |
| CN109906517A (zh) * | 2016-12-30 | 2019-06-18 | 德州仪器公司 | 光学隔离系统和电路以及具有延伸横向p-n结的光子检测器 |
| CN113380912A (zh) * | 2021-06-09 | 2021-09-10 | 上海矽印科技有限公司 | 一种高性能单光子像素spad结构 |
Non-Patent Citations (2)
| Title |
|---|
| 左然: "《普通高等教育十一五国家级规划教材 可再生能源概论 第3版》", 30 June 2021, 机械工业出版社, pages: 145 - 146 * |
| 戴松元: "《薄膜太阳电池关键科学和技术》", 31 January 2013, 上海科学技术出版社, pages: 83 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115399681A (zh) * | 2022-09-19 | 2022-11-29 | 上海集成电路制造创新中心有限公司 | 传感器、机器人和扫地机 |
| CN115399681B (zh) * | 2022-09-19 | 2024-04-05 | 上海集成电路制造创新中心有限公司 | 传感器、机器人和扫地机 |
| CN117316961A (zh) * | 2023-11-24 | 2023-12-29 | 季华实验室 | 雪崩二极管装置 |
| CN117316961B (zh) * | 2023-11-24 | 2024-03-12 | 季华实验室 | 雪崩二极管装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9178100B2 (en) | Single photon avalanche diode for CMOS circuits | |
| CN114068755A (zh) | 雪崩光电二极管及其制作方法 | |
| US20070187795A1 (en) | Integrated circuit arrangement comprising a pin diode, and production method | |
| CN114899267B (zh) | 光电转换器件、感测装置、电子设备及制造方法 | |
| CN116031324B (zh) | 一种单光子雪崩二极管及制作方法 | |
| US20230178677A1 (en) | Single-photon avalanche photodiode | |
| EP1251565A2 (en) | Semiconductor light-receiving device | |
| US20240047597A1 (en) | Photodetection device and manufacturing method thereof | |
| CN114664965A (zh) | 单光子雪崩二极管、形成方法、驱动方法以及激光雷达 | |
| CN115176346B (zh) | 单光子雪崩二极管器件 | |
| CA1182199A (en) | Avalanche photodiode and method of making same | |
| US7135349B2 (en) | Photodiode and method of fabricating the same | |
| CA1078948A (en) | Method of fabricating silicon photodiodes | |
| CN114284305A (zh) | 光电探测器及其制备方法、射线探测装置 | |
| KR101762431B1 (ko) | 크로스톡 방지 구조를 가지는 실리콘 광전자 증배센서 | |
| US20240097052A1 (en) | Systems and methods for stacked sensors with electrical insulation | |
| CN114068754B (zh) | 双面雪崩光电二极管及其制备方法 | |
| EP4386849A1 (en) | Photodiode with deep trench isolation structures | |
| CN115295662B (zh) | 一种雪崩光电探测器及其制备方法 | |
| US20240014336A1 (en) | Light-receiving device having electromagnetic interference removal function | |
| US20220310674A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US20230042681A1 (en) | Spad pixel for a backside illuminated image sensor | |
| KR101762430B1 (ko) | 이면 조사형 실리콘 광전자 증배센서 및 그 제조방법 | |
| CN118486752A (zh) | 单光子雪崩二极管探测器及其制造方法 | |
| CN117558736A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |