JPH10154878A - 薄膜コンデンサ内蔵基板及びその製造法 - Google Patents
薄膜コンデンサ内蔵基板及びその製造法Info
- Publication number
- JPH10154878A JPH10154878A JP8312343A JP31234396A JPH10154878A JP H10154878 A JPH10154878 A JP H10154878A JP 8312343 A JP8312343 A JP 8312343A JP 31234396 A JP31234396 A JP 31234396A JP H10154878 A JPH10154878 A JP H10154878A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film capacitor
- substrate
- thin
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】基板上に、下部電極層と誘電体層と上部電極と
から成る少なくとも一つの薄膜コンデンサを形成し、そ
の上に別の薄膜コンデンサ又は素子層を積層して成る薄
膜コンデンサ内蔵基板において、本発明は、階層間結合
用のフィルドビアの形成の際の導通不良を解決して階層
間結合用のフィルドビアを確実容易に形成できるように
することを課題としている。 【解決手段】薄膜コンデンサ上を覆って表面が滑らかに
なるように絶縁体層を形成した後、薄膜コンデンサの電
極をそれの上方に位置する別の素子層に結合するフィル
ドビアを形成すべき絶縁体層の部分に孔開けし、絶縁体
層の滑らかな表面上にスパッタリングにより導通層を形
成して絶縁体層の孔開けした部分にフィルドビアを形成
する。
から成る少なくとも一つの薄膜コンデンサを形成し、そ
の上に別の薄膜コンデンサ又は素子層を積層して成る薄
膜コンデンサ内蔵基板において、本発明は、階層間結合
用のフィルドビアの形成の際の導通不良を解決して階層
間結合用のフィルドビアを確実容易に形成できるように
することを課題としている。 【解決手段】薄膜コンデンサ上を覆って表面が滑らかに
なるように絶縁体層を形成した後、薄膜コンデンサの電
極をそれの上方に位置する別の素子層に結合するフィル
ドビアを形成すべき絶縁体層の部分に孔開けし、絶縁体
層の滑らかな表面上にスパッタリングにより導通層を形
成して絶縁体層の孔開けした部分にフィルドビアを形成
する。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜コンデンサ内
蔵基板及びその製造法に関するものである。
蔵基板及びその製造法に関するものである。
【０００２】
【従来の技術】この種の技術の従来例としては、第１の
電極層を成す金属基板上に酸化防止層を介して誘電体層
を形成し、この誘電体層の上に第２の電極層を形成した
単層薄膜コンデンサ（例えば特開平８−88318号公報参
照）や、基板上にグランド層を形成し、その上にTa2Ｏ5
層を形成し、このTa2Ｏ5層上に導電層を形成して成る薄
膜多層配線基板（例えば特開平７−30257号公報及び特
開平７−307567号公報参照）が知られている。
電極層を成す金属基板上に酸化防止層を介して誘電体層
を形成し、この誘電体層の上に第２の電極層を形成した
単層薄膜コンデンサ（例えば特開平８−88318号公報参
照）や、基板上にグランド層を形成し、その上にTa2Ｏ5
層を形成し、このTa2Ｏ5層上に導電層を形成して成る薄
膜多層配線基板（例えば特開平７−30257号公報及び特
開平７−307567号公報参照）が知られている。
【０００３】このような薄膜コンデンサを内蔵した多層
配線基板においては、上下に重ねて積層された薄膜コン
デンサの電極間を接続するのには層間接続ビアが用いら
れ、この接続ビアとしては特開平７−30257号公報に開
示されたようなフィルドビアや特開平７−307567号公報
に開示されたようなポストレスビアが用いられている。
フィルドビアは、上層の電極層と下層の電極層とを垂直
に接続することができ、配線密度（面積）を小さくする
ことができる。一方ポストレスビアは各層の絶縁膜に孔
開け加工し、その中に接続配線を形成することにより上
層の電極層と下層の電極層とを接続するものであり、孔
開け加工部位を少しずつづらして設計しなければならず
配線密度（面積）が大きくなり、しかも孔開け加工部の
数が多くなるので表面に凹凸ができるが、その反面、前
者に比べて工数を少なくできるのでコストを低く抑える
ことができる。
配線基板においては、上下に重ねて積層された薄膜コン
デンサの電極間を接続するのには層間接続ビアが用いら
れ、この接続ビアとしては特開平７−30257号公報に開
示されたようなフィルドビアや特開平７−307567号公報
に開示されたようなポストレスビアが用いられている。
フィルドビアは、上層の電極層と下層の電極層とを垂直
に接続することができ、配線密度（面積）を小さくする
ことができる。一方ポストレスビアは各層の絶縁膜に孔
開け加工し、その中に接続配線を形成することにより上
層の電極層と下層の電極層とを接続するものであり、孔
開け加工部位を少しずつづらして設計しなければならず
配線密度（面積）が大きくなり、しかも孔開け加工部の
数が多くなるので表面に凹凸ができるが、その反面、前
者に比べて工数を少なくできるのでコストを低く抑える
ことができる。
【０００４】添付図面中の図５には、従来の薄膜コンデ
ンサ内蔵基板の製造法の一例を示し、まず図示したよう
に基板上に厚さ15μｍ程度の下部電極Ａ、誘電体層Ｂ及
び上部電極Ｃが順次形成される。この上部電極Ｃをその
上層に形成される薄膜コンデンサ又は素子の下部層に接
続するフィルドビアＤを形成するために、下部電極Ａか
ら誘電体層Ｂを通り上部電極Ｃに渡って表面導電層Ｅを
設ける必要があり、この表面導電層Ｅは通常スパッタリ
ングにより形成される。
ンサ内蔵基板の製造法の一例を示し、まず図示したよう
に基板上に厚さ15μｍ程度の下部電極Ａ、誘電体層Ｂ及
び上部電極Ｃが順次形成される。この上部電極Ｃをその
上層に形成される薄膜コンデンサ又は素子の下部層に接
続するフィルドビアＤを形成するために、下部電極Ａか
ら誘電体層Ｂを通り上部電極Ｃに渡って表面導電層Ｅを
設ける必要があり、この表面導電層Ｅは通常スパッタリ
ングにより形成される。
【０００５】
【発明が解決しようとする課題】図５に示すような従来
の薄膜コンデンサ内蔵基板の製造法では、薄膜コンデン
サの形成時に上部電極Ｃと下部電極Ａとの段差（通常２
〜20μｍ）があり、さらに下部電極はめっき法により比
較的厚く（通常15μｍ程度）形成されるため、図示した
ように逆テーパー状になり易く、そのため上部電極、誘
電体層及び下部電極の外表面輪郭に凸凹や段差が生じ易
い。このような凸凹や段差のある外表面輪郭をもつ薄膜
コンデンサの上部電極上に層間接続ビアを形成する際に
設ける表面導電層Ｅをスパッタリングにより直接形成す
ると、凸凹や段差の部分に表面導電層が形成されないこ
とがしばしば生じ、導通不良が発生し易く、その結果層
間接続ビアを形成し損なう或るいは形成できないという
問題があった。
の薄膜コンデンサ内蔵基板の製造法では、薄膜コンデン
サの形成時に上部電極Ｃと下部電極Ａとの段差（通常２
〜20μｍ）があり、さらに下部電極はめっき法により比
較的厚く（通常15μｍ程度）形成されるため、図示した
ように逆テーパー状になり易く、そのため上部電極、誘
電体層及び下部電極の外表面輪郭に凸凹や段差が生じ易
い。このような凸凹や段差のある外表面輪郭をもつ薄膜
コンデンサの上部電極上に層間接続ビアを形成する際に
設ける表面導電層Ｅをスパッタリングにより直接形成す
ると、凸凹や段差の部分に表面導電層が形成されないこ
とがしばしば生じ、導通不良が発生し易く、その結果層
間接続ビアを形成し損なう或るいは形成できないという
問題があった。
【０００６】そこで、本発明は、従来技術に伴う上記の
ような問題点を解消して、層間接続ビアの形成時の導通
不良を避けることのできる薄膜コンデンサ内蔵基板及び
その製造法を提供することを目的としている。
ような問題点を解消して、層間接続ビアの形成時の導通
不良を避けることのできる薄膜コンデンサ内蔵基板及び
その製造法を提供することを目的としている。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の第１の発明によれば、基板上に、下部電
極と誘電体層と上部電極とから成る少なくとも一つの薄
膜コンデンサを形成し、その上に別の薄膜コンデンサ又
は素子層を積層して成る薄膜コンデンサ内蔵基板におい
て、各薄膜コンデンサ上を覆って表面が滑らかになるよ
うに絶縁体層を形成し、絶縁体層を貫通して薄膜コンデ
ンサの上部電極を上層にある別の薄膜コンデンサ又は素
子層に結合するフィルドビアを設けたことを特徴として
いる。また、本発明の第２の発明によれば、上記薄膜コ
ンデンサ内蔵基板の製造法が提供され、この方法は、薄
膜コンデンサ上を覆って表面が滑らかになるように絶縁
体層を形成した後、薄膜コンデンサの電極をそれの上方
に位置する別の薄膜コンデンサ又は素子層に結合するフ
ィルドビアを形成すべき絶縁体層の部分に孔開けし、絶
縁体層の滑らかな表面上にスパッタリングにより導通層
を形成して絶縁体層の孔開けした部分にフィルドビアを
形成した後、絶縁体層上の導体層をエッチングにより除
去することから成ることを特徴としている。
めに、本発明の第１の発明によれば、基板上に、下部電
極と誘電体層と上部電極とから成る少なくとも一つの薄
膜コンデンサを形成し、その上に別の薄膜コンデンサ又
は素子層を積層して成る薄膜コンデンサ内蔵基板におい
て、各薄膜コンデンサ上を覆って表面が滑らかになるよ
うに絶縁体層を形成し、絶縁体層を貫通して薄膜コンデ
ンサの上部電極を上層にある別の薄膜コンデンサ又は素
子層に結合するフィルドビアを設けたことを特徴として
いる。また、本発明の第２の発明によれば、上記薄膜コ
ンデンサ内蔵基板の製造法が提供され、この方法は、薄
膜コンデンサ上を覆って表面が滑らかになるように絶縁
体層を形成した後、薄膜コンデンサの電極をそれの上方
に位置する別の薄膜コンデンサ又は素子層に結合するフ
ィルドビアを形成すべき絶縁体層の部分に孔開けし、絶
縁体層の滑らかな表面上にスパッタリングにより導通層
を形成して絶縁体層の孔開けした部分にフィルドビアを
形成した後、絶縁体層上の導体層をエッチングにより除
去することから成ることを特徴としている。
【０００８】このように構成した本発明による薄膜コン
デンサ内蔵基板においては、各薄膜コンデンサ上を覆っ
て表面が滑らかになるように絶縁体層を形成し、この絶
縁体層を貫通して薄膜コンデンサの上部電極を上層にあ
る別の薄膜コンデンサ又は素子層に結合するフィルドビ
アを設けているので、製品の歩留まりが良くしかも安定
した薄膜コンデンサ内蔵基板が得られる。また本発明に
よる薄膜コンデンサ内蔵基板の製造方法においては、フ
ィルドビアの形成に必要な導通層を表面の滑らかな絶縁
体層上に形成しているので、凹凸や段差による導通不良
や導通遮断の発生がなく、階層間結合用のフィルドビア
を容易にかつ確実に形成することができ、製品の歩留ま
りが良くなる。
デンサ内蔵基板においては、各薄膜コンデンサ上を覆っ
て表面が滑らかになるように絶縁体層を形成し、この絶
縁体層を貫通して薄膜コンデンサの上部電極を上層にあ
る別の薄膜コンデンサ又は素子層に結合するフィルドビ
アを設けているので、製品の歩留まりが良くしかも安定
した薄膜コンデンサ内蔵基板が得られる。また本発明に
よる薄膜コンデンサ内蔵基板の製造方法においては、フ
ィルドビアの形成に必要な導通層を表面の滑らかな絶縁
体層上に形成しているので、凹凸や段差による導通不良
や導通遮断の発生がなく、階層間結合用のフィルドビア
を容易にかつ確実に形成することができ、製品の歩留ま
りが良くなる。
【０００９】
【発明の実施の形態】以下添付図面を参照して本発明の
実施例について説明する。図１から図３には本発明によ
る薄膜コンデンサ内蔵基板の製造法の一実施例を示す。
図１に示す下部電極層の形成においては、まず工程
（ａ）に示すようにアルミナ等のセラミックスより成る
基板１上にTi−Cuスパッタリングにより導電膜２が形成
される。次に工程（ｂ）に示すようにこの導電膜２上に
フォトレジストが塗布され、フォトレジスト膜３を形成
する。そして工程（ｃ）で示すように下部電極パターン
をもつフォトマスク４を用いて露光、現像される。こう
してフォトレジスト膜３に画定された凹部に適当な電極
形成材料が厚さ２〜15μｍ程度にめっきされる（工程
（ｄ）参照）。この場合下部電極層をめっきで形成して
いるのは、セラミック基板上には凹凸や陥没などのボイ
ドがあるため平坦化を高めるためである。そして工程
（ｅ）においてレジスト膜３はエッチングにより除去さ
れ、続いて工程（ｆ）においてエッチングにより導電膜
２の上層のCuスパッター膜が除去され、下層のTiスパッ
タ層のみが残される。こうして下部電極層５が形成され
る。
実施例について説明する。図１から図３には本発明によ
る薄膜コンデンサ内蔵基板の製造法の一実施例を示す。
図１に示す下部電極層の形成においては、まず工程
（ａ）に示すようにアルミナ等のセラミックスより成る
基板１上にTi−Cuスパッタリングにより導電膜２が形成
される。次に工程（ｂ）に示すようにこの導電膜２上に
フォトレジストが塗布され、フォトレジスト膜３を形成
する。そして工程（ｃ）で示すように下部電極パターン
をもつフォトマスク４を用いて露光、現像される。こう
してフォトレジスト膜３に画定された凹部に適当な電極
形成材料が厚さ２〜15μｍ程度にめっきされる（工程
（ｄ）参照）。この場合下部電極層をめっきで形成して
いるのは、セラミック基板上には凹凸や陥没などのボイ
ドがあるため平坦化を高めるためである。そして工程
（ｅ）においてレジスト膜３はエッチングにより除去さ
れ、続いて工程（ｆ）においてエッチングにより導電膜
２の上層のCuスパッター膜が除去され、下層のTiスパッ
タ層のみが残される。こうして下部電極層５が形成され
る。
【００１０】次に図２は誘電体膜の形成手法を示す。ま
ず、工程（ａ）で示すように、Taスパッタリングにより
Ta層６が形成され、この場合Ta層６は図示したように下
部電極層５上だけでなく、その周囲の基板上にも形成さ
れる。次に、工程（ｂ）でフォトレジストが塗布され、
フォトレジスト膜７を形成する。こうして形成されたフ
ォトレジスト膜７に対して工程（ｃ）で露光、現像処理
が施される。こうしてTa層６の一部に陽極酸化工程
（ｄ）により誘電体膜８が形成され、その後工程（ｅ）
でフォトレジスト膜７が除去される。
ず、工程（ａ）で示すように、Taスパッタリングにより
Ta層６が形成され、この場合Ta層６は図示したように下
部電極層５上だけでなく、その周囲の基板上にも形成さ
れる。次に、工程（ｂ）でフォトレジストが塗布され、
フォトレジスト膜７を形成する。こうして形成されたフ
ォトレジスト膜７に対して工程（ｃ）で露光、現像処理
が施される。こうしてTa層６の一部に陽極酸化工程
（ｄ）により誘電体膜８が形成され、その後工程（ｅ）
でフォトレジスト膜７が除去される。
【００１１】図３は上部電極層の形成手法を示す。先
ず、工程（ａ）で示すように、Al-Ti-Cuスパッタリング
により、陽極酸化膜（誘電体膜）８とその周囲のTa層６
の全面を覆うようにめっき用導体膜９を被着形成する。
次に、工程（ｂ）のように、前記導体膜９の上面にフォ
トレジスト10を塗着形成した後、露光、現像処理を施
し、誘電体膜８の上方にあるフォトレジスト10の一部を
除去して凹部を形成する。続いて工程（ｃ）のように、
誘電体膜８上の凹部において、これより露出する導体膜
９を下地としてその上にNi等の金属めっきを施してこれ
を上部電極層11として形成する。その後、工程（ｄ）の
ように、めっき用導体膜９及び残部のフォトレジスト10
を除去する。図４にはフィルドビアが上部電極層11上に
どのようにして形成されるかを示し、工程（ａ）では表
面全体にポリイミド等から成る有機絶縁膜12が形成さ
れ、この有機絶縁膜12は、表面が好ましくは滑らかとな
るように設けられ得る。次に工程（ｂ）のように、有機
絶縁膜12の表面上にCr−Cuスパッタリングによって導電
層13を形成する。続いて工程（ｃ）のように導電層13を
覆うようにフォトレジスト14を被覆した後、露光、現像
処理が施され、フォトレジスト14における上部電極層11
に対応した領域に穴が形成される。次に工程（ｄ）で上
部電極層11に対応した領域に形成された穴内に、導電層
13をめっき用導体として導電体層がめっきされ、この導
電体層は、上部電極層11を図示してない上層にある別の
薄膜コンデンサ又は素子層に結合するフィルドビア15を
構成する。そして最後に工程（ｅ）においてフォトレジ
スト14が除去され、続いてめっき用導体層13がウェット
エッチングにより除去され、そして必要により有機絶縁
膜12も除去されて、基板１上に薄膜コンデンサが完成さ
れる。このようにして一連の工程を繰返すことにより基
板１上に薄膜コンデンサを複数階層形成することがてき
る。
ず、工程（ａ）で示すように、Al-Ti-Cuスパッタリング
により、陽極酸化膜（誘電体膜）８とその周囲のTa層６
の全面を覆うようにめっき用導体膜９を被着形成する。
次に、工程（ｂ）のように、前記導体膜９の上面にフォ
トレジスト10を塗着形成した後、露光、現像処理を施
し、誘電体膜８の上方にあるフォトレジスト10の一部を
除去して凹部を形成する。続いて工程（ｃ）のように、
誘電体膜８上の凹部において、これより露出する導体膜
９を下地としてその上にNi等の金属めっきを施してこれ
を上部電極層11として形成する。その後、工程（ｄ）の
ように、めっき用導体膜９及び残部のフォトレジスト10
を除去する。図４にはフィルドビアが上部電極層11上に
どのようにして形成されるかを示し、工程（ａ）では表
面全体にポリイミド等から成る有機絶縁膜12が形成さ
れ、この有機絶縁膜12は、表面が好ましくは滑らかとな
るように設けられ得る。次に工程（ｂ）のように、有機
絶縁膜12の表面上にCr−Cuスパッタリングによって導電
層13を形成する。続いて工程（ｃ）のように導電層13を
覆うようにフォトレジスト14を被覆した後、露光、現像
処理が施され、フォトレジスト14における上部電極層11
に対応した領域に穴が形成される。次に工程（ｄ）で上
部電極層11に対応した領域に形成された穴内に、導電層
13をめっき用導体として導電体層がめっきされ、この導
電体層は、上部電極層11を図示してない上層にある別の
薄膜コンデンサ又は素子層に結合するフィルドビア15を
構成する。そして最後に工程（ｅ）においてフォトレジ
スト14が除去され、続いてめっき用導体層13がウェット
エッチングにより除去され、そして必要により有機絶縁
膜12も除去されて、基板１上に薄膜コンデンサが完成さ
れる。このようにして一連の工程を繰返すことにより基
板１上に薄膜コンデンサを複数階層形成することがてき
る。
【００１２】ところで図示実施例においてTa層６を直
接、下部電極として利用する場合には、下部電極５の形
成工程を省略して薄膜コンデンサを形成することもでき
る。
接、下部電極として利用する場合には、下部電極５の形
成工程を省略して薄膜コンデンサを形成することもでき
る。
【００１３】
【発明の効果】以上説明してきたように、本発明によれ
ば、各薄膜コンデンサ上を覆って表面が滑らかになるよ
うに絶縁体層を形成し、この絶縁体層を貫通して薄膜コ
ンデンサの上部電極を上層にある別の薄膜コンデンサ又
は素子層に結合するフィルドビアを設けているので、製
品の歩留まりが良くしかも安定した薄膜コンデンサ内蔵
基板を提供することができる。また本発明による薄膜コ
ンデンサ内蔵基板の製造方法においては、フィルドビア
の形成に必要な導通層を表面の滑らかな絶縁体層上に形
成しているので、凹凸や段差による導通不良や導通遮断
の発生がなく、階層間結合用のフィルドビアを容易にか
つ確実に形成することができ、その結果薄膜コンデンサ
内蔵基板を歩留まり良く製造することができるようにな
る。
ば、各薄膜コンデンサ上を覆って表面が滑らかになるよ
うに絶縁体層を形成し、この絶縁体層を貫通して薄膜コ
ンデンサの上部電極を上層にある別の薄膜コンデンサ又
は素子層に結合するフィルドビアを設けているので、製
品の歩留まりが良くしかも安定した薄膜コンデンサ内蔵
基板を提供することができる。また本発明による薄膜コ
ンデンサ内蔵基板の製造方法においては、フィルドビア
の形成に必要な導通層を表面の滑らかな絶縁体層上に形
成しているので、凹凸や段差による導通不良や導通遮断
の発生がなく、階層間結合用のフィルドビアを容易にか
つ確実に形成することができ、その結果薄膜コンデンサ
内蔵基板を歩留まり良く製造することができるようにな
る。
【図１】 本発明の薄膜コンデンサ内蔵基板の製造方法
の一実施例における下部電極形成工程を示す概略部分断
面図。
の一実施例における下部電極形成工程を示す概略部分断
面図。
【図２】 本発明の薄膜コンデンサ内蔵基板の製造方法
の一実施例における誘電体層形成工程を示す概略部分断
面図。
の一実施例における誘電体層形成工程を示す概略部分断
面図。
【図３】 本発明の薄膜コンデンサ内蔵基板の製造方法
の一実施例における上部電極形成工程を示す概略部分断
面図。
の一実施例における上部電極形成工程を示す概略部分断
面図。
【図４】 本発明の薄膜コンデンサ内蔵基板の製造方法
の一実施例における階層間結合用のフィルドビア形成工
程を示す概略部分断面図。
の一実施例における階層間結合用のフィルドビア形成工
程を示す概略部分断面図。
【図５】 従来の薄膜コンデンサ内蔵基板の製造法ｋ位
置例を示す概略部分断面図。
置例を示す概略部分断面図。
１：基板 ２：導電膜 ５：下部電極層 ６：Ta層 ８：陽極酸化膜（誘電体層） 11：上部電極層 12：有機絶縁膜 13：導電膜 15：フィルドビア
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０５Ｋ 1/16 Ｈ０１Ｇ 4/06 １０２
Claims (2)
- 【請求項１】 基板上に、下部電極層と誘電体層と上部
電極とから成る少なくとも一つの薄膜コンデンサを形成
し、その上に別の薄膜コンデンサ又は素子層を積層して
成る薄膜コンデンサ内蔵基板において、各薄膜コンデン
サ上を覆って表面が滑らかになるように絶縁体層を形成
し、絶縁体層を貫通して薄膜コンデンサの上部電極を上
層にある別の薄膜コンデンサ又は素子層に結合するフィ
ルドビアを設けたことを特徴とする薄膜コンデンサ内蔵
基板。 - 【請求項２】 基板上に、下部電極と誘電体層と上部電
極とから成る少なくとも一つの薄膜コンデンサを形成
し、その上に別の薄膜コンデンサまたは素子層を積層し
て成る薄膜コンデンサ内蔵基板の製造法において、薄膜
コンデンサ上を覆って表面が滑らかになるように絶縁体
層を形成した後、薄膜コンデンサの電極をそれの上方に
位置する別の薄膜コンデンサまたは素子層に結合するフ
ィルドビアを形成すべき絶縁体層の部分に孔開けし、絶
縁体層の滑らかな表面上にスパッタリングにより導通層
を形成して絶縁体層の孔開けした部分にフィルドビアを
形成した後、絶縁体層上の導体層をエッチングにより除
去することから成ることを特徴とする薄膜コンデンサ内
蔵基板の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8312343A JPH10154878A (ja) | 1996-11-22 | 1996-11-22 | 薄膜コンデンサ内蔵基板及びその製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8312343A JPH10154878A (ja) | 1996-11-22 | 1996-11-22 | 薄膜コンデンサ内蔵基板及びその製造法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005374695A Division JP2006179936A (ja) | 2005-12-27 | 2005-12-27 | 複数階層の薄膜コンデンサ内蔵基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10154878A true JPH10154878A (ja) | 1998-06-09 |
Family
ID=18028108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8312343A Pending JPH10154878A (ja) | 1996-11-22 | 1996-11-22 | 薄膜コンデンサ内蔵基板及びその製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10154878A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6278153B1 (en) | 1998-10-19 | 2001-08-21 | Nec Corporation | Thin film capacitor formed in via |
| US7013561B2 (en) | 1999-11-12 | 2006-03-21 | Matsushita Electric Industrial Co., Ltd. | Method for producing a capacitor-embedded circuit board |
| WO2019107251A1 (ja) * | 2017-11-30 | 2019-06-06 | 凸版印刷株式会社 | ガラスコア、多層配線基板、及びガラスコアの製造方法 |
| CN115938803A (zh) * | 2022-12-22 | 2023-04-07 | 广州天极电子科技股份有限公司 | 一种射频薄膜电容器的制备方法 |
-
1996
- 1996-11-22 JP JP8312343A patent/JPH10154878A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6278153B1 (en) | 1998-10-19 | 2001-08-21 | Nec Corporation | Thin film capacitor formed in via |
| US7013561B2 (en) | 1999-11-12 | 2006-03-21 | Matsushita Electric Industrial Co., Ltd. | Method for producing a capacitor-embedded circuit board |
| WO2019107251A1 (ja) * | 2017-11-30 | 2019-06-06 | 凸版印刷株式会社 | ガラスコア、多層配線基板、及びガラスコアの製造方法 |
| JP2019102572A (ja) * | 2017-11-30 | 2019-06-24 | 凸版印刷株式会社 | ガラスコア、多層配線基板、及びガラスコアの製造方法 |
| US11756846B2 (en) | 2017-11-30 | 2023-09-12 | Toppan Printing Co., Ltd. | Glass core, multilayer circuit board, and method of manufacturing glass core |
| CN115938803A (zh) * | 2022-12-22 | 2023-04-07 | 广州天极电子科技股份有限公司 | 一种射频薄膜电容器的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3585796B2 (ja) | 多層配線基板の製造方法、及び半導体装置 | |
| US6023407A (en) | Structure for a thin film multilayer capacitor | |
| JPH0779078A (ja) | 多層配線基板及びその製造方法 | |
| JPH11126976A (ja) | プリント回路基板の積層構造体 | |
| KR20030040083A (ko) | 박막 커패시터를 일체로 형성한 다층 배선 기판의 제조 방법 | |
| US7363706B2 (en) | Method of manufacturing a multilayer printed wiring board | |
| US6629366B1 (en) | Method of producing a multilayer wiring board | |
| JP3934366B2 (ja) | 薄膜キャパシタ素子の製造方法 | |
| US20250149252A1 (en) | Thin film capacitor and electronic circuit board having the same | |
| JPH10154878A (ja) | 薄膜コンデンサ内蔵基板及びその製造法 | |
| JP7428000B2 (ja) | 薄膜キャパシタ及びこれを内蔵する回路基板、並びに、薄膜キャパシタの製造方法 | |
| JP3759381B2 (ja) | 電子回路基板 | |
| WO2023162406A1 (ja) | 薄膜キャパシタ及びこれを備える電子回路基板 | |
| JP5111745B2 (ja) | コンデンサ及びその製造方法 | |
| JPH0992786A (ja) | Ｍｉｍキャパシタ並びに同キャパシタおよび配線の形成方法 | |
| JP3216124B2 (ja) | 半導体薄膜装置とその製造方法 | |
| JP2006179936A (ja) | 複数階層の薄膜コンデンサ内蔵基板 | |
| JP2005019696A (ja) | 半導体装置およびその製造方法 | |
| JP2021036565A (ja) | 薄膜ｌｃフィルタ及びその製造方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| WO2024157472A1 (ja) | 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを備える電子回路基板 | |
| JPH05167259A (ja) | 回路基板とその製造方法 | |
| KR100866115B1 (ko) | 엠아이엠 캐패시터 형성방법 | |
| JP2000340744A (ja) | キャパシタおよびその製造方法 | |
| JPH06310857A (ja) | 薄膜多層回路とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050711 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051101 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060209 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060214 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060331 |