JPH10145185A - ディジタルフィルタ装置 - Google Patents

ディジタルフィルタ装置

Info

Publication number
JPH10145185A
JPH10145185A JP30006896A JP30006896A JPH10145185A JP H10145185 A JPH10145185 A JP H10145185A JP 30006896 A JP30006896 A JP 30006896A JP 30006896 A JP30006896 A JP 30006896A JP H10145185 A JPH10145185 A JP H10145185A
Authority
JP
Japan
Prior art keywords
value
shift register
input data
window
multiplier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30006896A
Other languages
English (en)
Inventor
Yoshihiro Okano
芳洋 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP30006896A priority Critical patent/JPH10145185A/ja
Publication of JPH10145185A publication Critical patent/JPH10145185A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 一連のデータに対して重み付けを行う窓関数
を、ゲートアレイを用いて生成して、ノイズ低減を行う
ディジタルフィルタ装置を提供すること。 【解決手段】 所定数nの入力データx1,・・・,xnに対
して、逐次対応する重み付け係数h1,・・・,hnを発生す
る窓関数発生部10と、逐次乗算する乗算器20と、こ
の出力値y1,・・・,ynを逐次加算する加算器30とを有
するディジタルフィルタ装置であって、前記窓関数発生
部は、初期値のセットされる第1のシフトレジスタy
n-2 と、所定の余弦関数値Aが当初セットされる第2の
シフトレジスタyn-1と、当該余弦関数値の2倍を定数
としてこの記憶された値に乗ずる定数乗算器14と、こ
の出力値と当該第1のシフトレジスタの差をとる第1の
減算器16とを有する余弦関数生成部12と、所定の定
数からセットされていた値aを減算する第2の減算器1
8とを有している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、入力されたデータ
からノイズを除去する用途等に用いて好適なディジタル
フィルタ装置に掛り、特に時間窓関数フィルタをゲート
アレイのようなハードウェアで構成する場合の改良に関
する。
【0002】
【従来の技術】本出願人は、例えば特開平4−2075
17号公報等で、データ処理に用いて好適なディジタル
フィルタ装置を提案している。他方、測定器においては
一定の時間窓内に存在する一連のデータからノイズを除
去するために、平均化処理が行われている。図4は、方
形波窓の動作をするディジタルフィルタ装置の構成ブロ
ック図である。図において、アナログ・ディジタル変換
器A/Dにはクロック信号CLKに従って、n個のデー
タxi:(i=1,2,・・・,n)が読み込まれる。そして、加算器
により平均化処理が次の演算により行われる。 yj={n+j-1 i=jΣxi}/n (1) j=1の場合、xi:(i=1,2,・・・,n)を単純に加算して、
nで割る。方形波窓の時間幅Tは、50Hzの商用電源
を用いている場合の商用周波数ノイズの1周期分を除去
するのを考慮して、例えば20msecの区間とする。
【0003】図5は、方形波窓の特性を説明する図で、
(A)は重み付け、(B)はノイズ低減の周波数特性を
表している。方形波窓の重み付けは、最初の−T/2か
ら最後のT/2まで”1”である。ノイズ低減の周波数
特性は、所謂sincフィルタと呼ばれるもので、次式
で表される。 H(f)={sin(Nπxf/fs)}/{π(f/fs)} (2) ここで、fsはサンプリング周波数である。
【0004】
【発明が解決しようとする課題】しかし、上述の時間窓
フィルタによれば、時間窓の時間幅Tに相当する周期の
ノイズに対してノイズ低減効果があるものの、それ以外
の周期のノイズに対してはノイズ低減効果が不充分にな
るという課題があった。そこで、商用電源が50Hzの
場合には時間窓を20msecとし、60Hzの場合に
は時間窓を16.7msecと切り換える必要があった。
【0005】他方、一連のデータxi:(i=1,2,・・・,n)に
対して重み付けを行う窓関数も、ハミングやハニング等
数種存在しているが、窓関数の演算が煩雑であるためC
PUとメモリを用いて逐次計算している。しかし、測定
器のような専用器にあっては、ゲートアレイを用いて窓
関数を生成することが望まれていた。本発明は上述の課
題を解決したもので、一連のデータに対して重み付けを
行う窓関数を、CPUのような高度の演算機能を有しな
いゲートアレイを用いて生成して、ノイズ低減を行うデ
ィジタルフィルタ装置を提供することを目的とする。
【0006】
【課題を解決するための手段】上記の目的を達成する本
発明は、所定数nの入力データx1,・・・,xnに対して、
逐次対応する重み付け係数h1,・・・,hnを発生する窓関
数発生部10と、これら入力データと重み付け係数とを
逐次乗算する乗算器20と、この乗算器の出力する出力
値y1,・・・,ynを逐次加算する加算器30とを有するデ
ィジタルフィルタ装置であって、次の構成としたもので
ある。
【0007】前記窓関数発生部は、初期値のセットされ
る第1のシフトレジスタyn-2 と、前記入力データの時
間窓の幅Tに対するサンプリング周期tsに相当する位
相角2πts/Tの余弦関数値Aが当初セットされる第
2のシフトレジスタyn-1と、当該余弦関数値の2倍を
定数としてこの第2のシフトレジスタに記憶された値に
乗ずる定数乗算器14と、この定数乗算器の出力値と当
該第1のシフトレジスタの差をとる第1の減算器16と
を有し、この第1の減算器の出力値ynをこの第2のシ
フトレジスタにセットすると共に、この第2のシフトレ
ジスタにセットされていた値を当該第1のシフトレジス
タにセットする余弦関数生成部12と、所定の定数か
ら、この余弦関数生成部の第1のシフトレジスタにセッ
トされていた値aを減算する第2の減算器18とを有す
ることを特徴としている。
【0008】本発明の構成によれば、窓関数発生部は余
弦関数生成部を備えているので、従来メモリ等に記憶さ
れていた余弦関数テーブル等が存在せず、シフトレジス
タ、乗算器、減算器、加算器等のゲートアレイ化の容易
な論理素子でディジタルフィルタ装置が構成できる。そ
して、第2の減算器の所定の定数を適宜に設定すること
で、ハニング窓やハミング窓等の各種の窓関数が発生で
きる。
【0009】
【発明の実施の形態】以下図面を用いて、本発明を説明
する。図1は本発明の適用されるディジタルフィルタ装
置の構成ブロック図である。図において、窓関数発生部
10は、所定数nの入力データx1,・・・,xnに対して、
逐次対応する重み付け係数h1,・・・,hnを発生する。窓
関数発生部10の重み付け係数hiは、例えばハニング
窓であれば、次式で表される。 hi={1−cos(2π・i・ts/T)}/2 (3) ここで、tsはサンプリング周期、Tは時間窓の幅であ
る。
【0010】アナログ・ディジタル変換器A/Dは、入
力データが抵抗値や電圧信号のようなアナログ信号であ
るとき、所定精度のディジタル値に変換する。乗算器2
0は、これら入力データと重み付け係数とを逐次乗算す
る。加算器30は、乗算器20の出力する出力値y1,・・
・,ynを逐次加算する。加算器30の演算結果Zは、例
えば次式で表される。 Z=n i=1Σxi・hi (4)
【0011】図2は窓関数発生部10の詳細を説明する
構成ブロック図である。余弦関数生成部12は、初期値
のセットされる第1のシフトレジスタyn-2と、入力デ
ータの時間窓の幅Tに対するサンプリング周期tsに相
当する位相角2πts/Tの余弦関数値Aが当初セット
される第2のシフトレジスタyn-1を有している。即
ち、余弦関数値Aは次の関係を充足している。 A=cos(2πts/T) (5)
【0012】定数乗算器14は、余弦関数値Aの2倍を
定数として、この第2のシフトレジスタに記憶された値
n-1に乗ずる。第1の減算器16は、定数乗算器14
の出力値と第1のシフトレジスタyn-2の差をとる。 yn=2Ayn-1−yn-2 (6) 尚、(6)式は、余弦関数の差分式である。但し、n≧
2、y0=1、y1=Aとする。第2の減算器18は、ハ
ニング窓の定数”1”から第1のシフトレジスタy n-2
にセットされていた値aを減算する。そして、係数1/2
を乗じてハニング窓の重み付け係数hiを生成してい
る。
【0013】このように構成された装置の動作を次に説
明する。当初、第1のシフトレジスタyn-2には、初期
値y0=1をセットする。また、第2のシフトレジスタ
n-1にも、初期値y1=Aをセットする。最初の余弦関
数生成部12の出力値aは1である。定数乗算器14で
は、yn-1x2Aの演算を行う。次に第1の減算器16
は、(6)式の演算を行ってyn(最初はn=3)を計算す
る。この後、この第1の減算器16の出力値ynを第2
のシフトレジスタyn-1にセットすると共に、第2のシ
フトレジスタyn-1にセットされていた値を第1のシフ
トレジスタyn-2にセットする。そして、第2の減算器
18を用いてハニング窓の重み付け係数hiを生成して
いる。
【0014】図3はハニング窓の特性を説明する図で、
(A)は重み付け、(B)はノイズ低減の周波数特性を
表している。ハニング窓の重み付けは、最初の−T/2
から最後のT/2までの区間で、(3)式で表される重み
付け係数hiを有している。ノイズ低減の周波数特性は、
方形波窓の特性に比較して2次以上の高調波成分でのノ
イズ低減効果が良好になっていることが判る。例えば、
2次の高調波についてみると、方形波窓では−14dB
程度であるのに対して、ハニング窓では−30dB程度
になっている。
【0015】尚、上記実施例においては、窓関数発生部
10としてハニング窓の場合を示したが、本発明はこれ
に限定されるものではなく、例えばハミング窓でもよ
い。ハミング窓では、ハミング窓の定数”1.1739”を第
2の減算器18にセットして、第1のシフトレジスタy
n-2にセットされていた値aを減算する。また、余弦関
数発生器を複数設けたり、あるいは正弦関数発生器を設
けることで、より複雑な窓関数の生成も可能となる。
【0016】
【発明の効果】以上説明したように本発明によれば、窓
関数発生部は余弦関数生成部を備えているので、従来メ
モリ等に記憶されていた余弦関数テーブル等が存在せ
ず、シフトレジスタ、乗算器、減算器、加算器等のゲー
トアレイ化の容易な論理素子でディジタルフィルタ装置
が構成できるという効果がある。更に、第2の減算器の
所定の定数を適宜に設定することで、ハニング窓やハミ
ング窓等の各種の窓関数が発生できるという効果もあ
る。
【図面の簡単な説明】
【図1】本発明の適用されるディジタルフィルタ装置の
構成ブロック図である。
【図2】窓関数発生部の詳細を説明する構成ブロック図
である。
【図3】ハニング窓の特性を説明する図である。
【図4】方形波窓の動作をするディジタルフィルタ装置
の構成ブロック図である。
【図5】方形波窓の特性を説明する図である。
【符号の説明】
10 窓関数発生部 20 乗算器 30 加算器

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】所定数(n)の入力データ(x1,・・・,
    n)に対して、逐次対応する重み付け係数(h1,・・・,
    n)を発生する窓関数発生部(10)と、 これら入力データと重み付け係数とを逐次乗算する乗算
    器(20)と、 この乗算器の出力する出力値(y1,・・・,yn)を逐次加
    算する加算器(30)とを有するディジタルフィルタ装
    置であって、 前記窓関数発生部は、初期値のセットされる第1のシフ
    トレジスタ(yn-2 )と、前記入力データの時間窓の幅
    (T)に対するサンプリング周期(ts)に相当する位相
    角(2πts/T)の余弦関数値(A)が当初セットさ
    れる第2のシフトレジスタ(yn-1)と、当該余弦関数値
    の2倍を定数としてこの第2のシフトレジスタに記憶さ
    れた値に乗ずる定数乗算器(14)と、この定数乗算器
    の出力値と当該第1のシフトレジスタの差をとる第1の
    減算器(16)とを有し、この第1の減算器の出力値
    (yn)をこの第2のシフトレジスタにセットすると共
    に、この第2のシフトレジスタにセットされていた値を
    当該第1のシフトレジスタにセットする余弦関数生成部
    (12)と、 所定の定数から、この余弦関数生成部の第1のシフトレ
    ジスタにセットされていた値(a)を減算する第2の減
    算器(18)と、 を有することを特徴とするディジタルフィルタ装置。
  2. 【請求項2】前記第2の減算器の所定の定数は1である
    ことを特徴とする請求項1記載のディジタルフィルタ装
    置。
  3. 【請求項3】前記第2の減算器の所定の定数は1.1739で
    あることを特徴とする請求項1記載のディジタルフィル
    タ装置。
JP30006896A 1996-11-12 1996-11-12 ディジタルフィルタ装置 Pending JPH10145185A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30006896A JPH10145185A (ja) 1996-11-12 1996-11-12 ディジタルフィルタ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30006896A JPH10145185A (ja) 1996-11-12 1996-11-12 ディジタルフィルタ装置

Publications (1)

Publication Number Publication Date
JPH10145185A true JPH10145185A (ja) 1998-05-29

Family

ID=17880320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30006896A Pending JPH10145185A (ja) 1996-11-12 1996-11-12 ディジタルフィルタ装置

Country Status (1)

Country Link
JP (1) JPH10145185A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103235635A (zh) * 2013-04-18 2013-08-07 电子科技大学 一种基于查表的窗函数生成方法
EP3355030A1 (en) 2017-01-31 2018-08-01 Shimadzu Corporation Material tester

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103235635A (zh) * 2013-04-18 2013-08-07 电子科技大学 一种基于查表的窗函数生成方法
CN103235635B (zh) * 2013-04-18 2016-02-10 电子科技大学 一种基于查表的窗函数生成方法
EP3355030A1 (en) 2017-01-31 2018-08-01 Shimadzu Corporation Material tester
US10746568B2 (en) 2017-01-31 2020-08-18 Shimadzu Corporation Material tester

Similar Documents

Publication Publication Date Title
JPS6190514A (ja) 楽音信号処理装置
JPH06252645A (ja) 直接デジタル周波数シンセサイザ
US6317770B1 (en) High speed digital signal processor
JPH0724365B2 (ja) デイジタル正弦波発生器
JPH10145185A (ja) ディジタルフィルタ装置
JP2000010960A (ja) データ補間方式
JPS639239B2 (ja)
JPS6217759B2 (ja)
US7317958B1 (en) Apparatus and method of additive synthesis of digital audio signals using a recursive digital oscillator
JPH0894681A (ja) 周波数スペクトル分析装置
JPS62245434A (ja) 電子楽器の波形発生装置
JP3886359B2 (ja) 雑音発生器、雑音発生方法およびプログラム
JP3444761B2 (ja) ダイレクト・デジタル・シンセサイザ
JP2643717B2 (ja) 楽音合成装置
JP2712197B2 (ja) 効果付加装置
JPH08293733A (ja) ダイレクトデジタルシンセサイザ
JPH02203393A (ja) 歪発生装置
JPS60254372A (ja) 積和演算装置
JP3134334B2 (ja) ディストーション回路
SU1124322A1 (ru) Устройство дл решени линейных интегральных уравнений Вольтерры
JPH0746960Y2 (ja) 楽音合成装置
JPH0634173B2 (ja) 電子楽器
JPH09162784A (ja) ロールオフフィルタ
JP2900463B2 (ja) 電子楽器の楽音発生装置
JP3066666B2 (ja) 逆量子化器