JPH10136178A - 読み取り装置 - Google Patents
読み取り装置Info
- Publication number
- JPH10136178A JPH10136178A JP8291365A JP29136596A JPH10136178A JP H10136178 A JPH10136178 A JP H10136178A JP 8291365 A JP8291365 A JP 8291365A JP 29136596 A JP29136596 A JP 29136596A JP H10136178 A JPH10136178 A JP H10136178A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- vref
- video output
- image sensor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Or Security For Electrophotography (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】
【課題】 密着型イメージセンサのビデオ出力（特に暗
出力）がＡ／Ｄ変換のダイナミックレンジを外れてしま
う場合でも、安定した画像出力を得る。 【解決手段】 Ａ／Ｄ変換器１４１のマイナス側レファ
レンス電圧（Ｖref-）を、直流電圧ＶDDとＶSS間に固定
した抵抗Ｒ01，Ｒ02で分圧し、Ｒ01と並列にトランジス
タｔr1とそのｔr1のエミッタ端子を抵抗Ｒ1を通して、
オープンコレクタ回路とする。これと並列に、トランジ
スタｔr2と抵抗Ｒ2からなる同様の回路を構成する。ｔr
1とｔr2のベース端子に信号ＳＷoff1とＳＷoff2をそれ
ぞれ入力し、各回路のオン／オフを制御する。そして、
密着型イメージセンサのアナログビデオ出力をＡ／Ｄ変
換する際、ＳＷoff1とＳＷoff2を切り替えてＶref-のレ
ベルを調整する。
出力）がＡ／Ｄ変換のダイナミックレンジを外れてしま
う場合でも、安定した画像出力を得る。 【解決手段】 Ａ／Ｄ変換器１４１のマイナス側レファ
レンス電圧（Ｖref-）を、直流電圧ＶDDとＶSS間に固定
した抵抗Ｒ01，Ｒ02で分圧し、Ｒ01と並列にトランジス
タｔr1とそのｔr1のエミッタ端子を抵抗Ｒ1を通して、
オープンコレクタ回路とする。これと並列に、トランジ
スタｔr2と抵抗Ｒ2からなる同様の回路を構成する。ｔr
1とｔr2のベース端子に信号ＳＷoff1とＳＷoff2をそれ
ぞれ入力し、各回路のオン／オフを制御する。そして、
密着型イメージセンサのアナログビデオ出力をＡ／Ｄ変
換する際、ＳＷoff1とＳＷoff2を切り替えてＶref-のレ
ベルを調整する。
Description
【０００１】
【発明の属する技術分野】本発明は、複写機、スキャ
ナ、ＤＰＰＣ等の原稿読み取り装置に関し、特に密着型
イメージセンサを用いた読み取り装置に関する。
ナ、ＤＰＰＣ等の原稿読み取り装置に関し、特に密着型
イメージセンサを用いた読み取り装置に関する。
【０００２】
【従来の技術】従来、原稿読み取り系に使われる方式に
は、ＣＣＤと結像レンズを使った「縮小型光学読み取
り」と、等倍結像するのでユニットを小型化できるとい
うメリットがある「密着型イメージセンサ」の２方式が
ある。前者のＣＣＤでは縮小結像するため、受光素子の
スケールは７μmと小さく、一方、後者の方式は、原稿
と等倍に結像して読み取るため、線密度４００dpiの画
素スケールは６３.５μmと大きい。従って、同じ線密度
で読み取る場合、両方式を比較すると、密着型イメージ
センサとＣＣＤでは結像の画素スケール面積の比率は、 （６３.５×６３.５）／（７×７）＝８２.３倍 となり、密着型イメージセンサの方が受光面積が大きく
なってしまう。受光面積が大きいと、蓄積される電荷量
が多くなるので、感度ばらつき等の電気的なばらつきが
大きくなる。図２のように、フラットベットスキャナに
てブック原稿１１を読み取る場合、密着型イメージセン
サ１２は副走査方向に走行するので、原稿情報のビデオ
出力を本体ボード（システム）１４側に伝達するケーブ
ル（ハーネス）１３が長くならざるを得ない。このため
浮遊容量が大きくなり、図３のような傾斜波形では波形
の歪みや遅延が生じるため、図４に示すように、システ
ム側（本体ボード１４のＡ／Ｄ変換器１４１、画像処理
部１４２等）に安定したビデオ出力を伝達できない。ア
ナログの画像データをディジタル画像にＡ／Ｄ変換する
際に、基準の明出力と暗出力を予め参照するが、このよ
うに不安定な状態では、ばらつきが生じるため、マシン
間のばらつきにより、明／暗出力補正が正常に補正しき
れないという不具合が生じる。特に暗レベルのばらつき
が大きくて負の値になってしまうと、Ａ／Ｄ変換後の黒
側の出力がゼロになるので、正常なダイナミックレンジ
が得られず階調が出なくなってしまう。なお、この種の
装置として関連するものは、例えば特開平７−４６３８
１号公報に記載されている。この装置では、原稿面から
の反射光を受光して電気信号に変換する光電変換素子か
らなるセンサ部と、光源からの光を直接受光して電気信
号に変換する光電変換素子からなるセンサ部と、遮光状
態を電気信号に変換する光電変換素子からなるセンサ部
とを、それぞれ近接させて平行に並べて形成し、シェー
ディング補正と暗レベル補正を行っている。
は、ＣＣＤと結像レンズを使った「縮小型光学読み取
り」と、等倍結像するのでユニットを小型化できるとい
うメリットがある「密着型イメージセンサ」の２方式が
ある。前者のＣＣＤでは縮小結像するため、受光素子の
スケールは７μmと小さく、一方、後者の方式は、原稿
と等倍に結像して読み取るため、線密度４００dpiの画
素スケールは６３.５μmと大きい。従って、同じ線密度
で読み取る場合、両方式を比較すると、密着型イメージ
センサとＣＣＤでは結像の画素スケール面積の比率は、 （６３.５×６３.５）／（７×７）＝８２.３倍 となり、密着型イメージセンサの方が受光面積が大きく
なってしまう。受光面積が大きいと、蓄積される電荷量
が多くなるので、感度ばらつき等の電気的なばらつきが
大きくなる。図２のように、フラットベットスキャナに
てブック原稿１１を読み取る場合、密着型イメージセン
サ１２は副走査方向に走行するので、原稿情報のビデオ
出力を本体ボード（システム）１４側に伝達するケーブ
ル（ハーネス）１３が長くならざるを得ない。このため
浮遊容量が大きくなり、図３のような傾斜波形では波形
の歪みや遅延が生じるため、図４に示すように、システ
ム側（本体ボード１４のＡ／Ｄ変換器１４１、画像処理
部１４２等）に安定したビデオ出力を伝達できない。ア
ナログの画像データをディジタル画像にＡ／Ｄ変換する
際に、基準の明出力と暗出力を予め参照するが、このよ
うに不安定な状態では、ばらつきが生じるため、マシン
間のばらつきにより、明／暗出力補正が正常に補正しき
れないという不具合が生じる。特に暗レベルのばらつき
が大きくて負の値になってしまうと、Ａ／Ｄ変換後の黒
側の出力がゼロになるので、正常なダイナミックレンジ
が得られず階調が出なくなってしまう。なお、この種の
装置として関連するものは、例えば特開平７−４６３８
１号公報に記載されている。この装置では、原稿面から
の反射光を受光して電気信号に変換する光電変換素子か
らなるセンサ部と、光源からの光を直接受光して電気信
号に変換する光電変換素子からなるセンサ部と、遮光状
態を電気信号に変換する光電変換素子からなるセンサ部
とを、それぞれ近接させて平行に並べて形成し、シェー
ディング補正と暗レベル補正を行っている。
【０００３】
【発明が解決しようとする課題】上記従来技術では、マ
シン間のばらつきにより、明／暗出力補正が正常に補正
しきれず、ビデオ波形の明／暗出力を安定して本体側に
受け渡すことが難しいという問題がある。また、特開平
７−４６３８１号公報に記載された技術では、システム
側のばらつきが発生する点については配慮がなされてお
らず、補正しきれずに出力画像のばらつきが生じること
が懸念される。本発明の目的は、このような問題点を改
善し、密着型イメージセンサのアナログビデオ出力をＡ
／Ｄ変換する際に、マイナス側のレファレンス電圧のレ
ベルを調整し、密着型イメージセンサが移動する場合で
も、傾斜したビデオ波形の明／暗出力を安定して本体側
に受け渡すことができるように構成することにある。
シン間のばらつきにより、明／暗出力補正が正常に補正
しきれず、ビデオ波形の明／暗出力を安定して本体側に
受け渡すことが難しいという問題がある。また、特開平
７−４６３８１号公報に記載された技術では、システム
側のばらつきが発生する点については配慮がなされてお
らず、補正しきれずに出力画像のばらつきが生じること
が懸念される。本発明の目的は、このような問題点を改
善し、密着型イメージセンサのアナログビデオ出力をＡ
／Ｄ変換する際に、マイナス側のレファレンス電圧のレ
ベルを調整し、密着型イメージセンサが移動する場合で
も、傾斜したビデオ波形の明／暗出力を安定して本体側
に受け渡すことができるように構成することにある。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、本発明の読み取り装置においては、密着型イメージ
センサのアナログビデオ出力をＡ／Ｄ変換する際に、直
流電圧ＶDD（＋電圧）とＶSS（−電圧）間に並列された
オープンコレクタ回路（スイッチング用トランジスタ、
分割抵抗を含む）からなる切替回路（図１、図５）に
て、Ａ／Ｄ変換器のマイナス側レファレンス電圧（図
１、図５のＶref-）のレベルを調整する。あるいは、前
記と同様の構成の切替回路（図６、図７）を密着型イメ
ージセンサのアナロググランド端子側に設置し、その切
り替え回路のスイッチング用トランジスタをオン／オフ
して、密着型イメージセンサのビデオ出力の基準電圧で
あるアナロググランド（図６、図７のＡＧＮＤ）のレベ
ルを調整する。
め、本発明の読み取り装置においては、密着型イメージ
センサのアナログビデオ出力をＡ／Ｄ変換する際に、直
流電圧ＶDD（＋電圧）とＶSS（−電圧）間に並列された
オープンコレクタ回路（スイッチング用トランジスタ、
分割抵抗を含む）からなる切替回路（図１、図５）に
て、Ａ／Ｄ変換器のマイナス側レファレンス電圧（図
１、図５のＶref-）のレベルを調整する。あるいは、前
記と同様の構成の切替回路（図６、図７）を密着型イメ
ージセンサのアナロググランド端子側に設置し、その切
り替え回路のスイッチング用トランジスタをオン／オフ
して、密着型イメージセンサのビデオ出力の基準電圧で
あるアナロググランド（図６、図７のＡＧＮＤ）のレベ
ルを調整する。
【０００５】
【発明の実施の形態】以下、実施例を示すことにより、
本発明の実施の形態を説明する。 （第１の実施例）図１に本実施例の切り替え回路の回路
図を示す。なお、本実施例の切り替え回路は、従来技術
（図２）に示したフラットベットスキャナの本体ボード
１４側、あるいは密着型イメージセンサ１２と本体ボー
ドを接続するハーネス１３上に設定するものとする。本
実施例では、Ａ／Ｄ変換器１４１のマイナス側レファレ
ンス電圧（以下、Ｖref-と記す）を、直流電圧ＶDD（＋
電圧）とＶSS（−電圧）間に固定の抵抗Ｒ０１とＲ０２
で分圧し、そのＲ01と並列に、切り替え用トランジスタ
ｔr1とそのｔr1のエミッタ端子を抵抗Ｒ1を通して、オ
ープンコレクタ回路を構成する。トランジスタｔr1のベ
ース端子には、このオープンコレクタをオン／オフする
ための信号ＳＷoff1を入力して制御する。このオープン
コレクタ回路と並列に、トランジスタｔr2と抵抗Ｒ2か
らなる同様の回路を構成し、信号ＳＷoff2を入力して制
御する。デフォルトでは、信号ＳＷoff1とＳＷoff2はＬ
ＯＷになるため、トランジスタｔr1及びｔr2は非導通状
態なので、Ｖref-は抵抗Ｒ01とＲ02の値で決まる。 Ｖref-＝Ｖref-（０）＝ＶDD／（１＋Ｒ01／Ｒ02） 信号ＳＷoff1をオンにすると、トランジスタｔr1は導通
状態になるので、Ｖref-は抵抗Ｒ01とＲ02の他にＲ1と
の合成で決まる。 Ｖref-＝Ｖref-（１）＝ＶDD／｛１＋（Ｒ1‖Ｒ01）／
Ｒ02｝ 一方、信号ＳＷoff2のみをオンにすると、Ｖref-は抵抗
Ｒ2とｒ2及びｒ1の値で決まる。 Ｖref-＝Ｖref-（２）＝ＶDD／｛１＋（Ｒ2‖Ｒ01）／
Ｒ02｝ さらに、両信号ともオンにすると、Ｖref-は抵抗Ｒ1、
Ｒ2、ｒ1、ｒ2の値で決まる。 Ｖref-＝Ｖref-（３）＝ＶDD／｛１＋（Ｒ1‖Ｒ2‖
Ｒ01）／Ｒ02｝ このとき、抵抗値をＲ1＞Ｒ2の関係になるように設定す
れば、 Ｖref-（１）＜Ｖref-（２）＜Ｖref-（３） の関係になるため、Ａ／Ｄ変換器１４１のＶref-が調整
可能となる。すなわち、ディジタルビデオ出力を後段の
システムに受け渡した後、暗レベルがゼロの値（あるい
は規定の値以下）の場合は、信号ＳＷoff1とＳＷoff2を
順次切り替えて、暗補正が可能な状態を探しマイナス側
レファレンス電圧値を決定する。なお、本実施例は請求
項１記載の発明の一実施例である。
本発明の実施の形態を説明する。 （第１の実施例）図１に本実施例の切り替え回路の回路
図を示す。なお、本実施例の切り替え回路は、従来技術
（図２）に示したフラットベットスキャナの本体ボード
１４側、あるいは密着型イメージセンサ１２と本体ボー
ドを接続するハーネス１３上に設定するものとする。本
実施例では、Ａ／Ｄ変換器１４１のマイナス側レファレ
ンス電圧（以下、Ｖref-と記す）を、直流電圧ＶDD（＋
電圧）とＶSS（−電圧）間に固定の抵抗Ｒ０１とＲ０２
で分圧し、そのＲ01と並列に、切り替え用トランジスタ
ｔr1とそのｔr1のエミッタ端子を抵抗Ｒ1を通して、オ
ープンコレクタ回路を構成する。トランジスタｔr1のベ
ース端子には、このオープンコレクタをオン／オフする
ための信号ＳＷoff1を入力して制御する。このオープン
コレクタ回路と並列に、トランジスタｔr2と抵抗Ｒ2か
らなる同様の回路を構成し、信号ＳＷoff2を入力して制
御する。デフォルトでは、信号ＳＷoff1とＳＷoff2はＬ
ＯＷになるため、トランジスタｔr1及びｔr2は非導通状
態なので、Ｖref-は抵抗Ｒ01とＲ02の値で決まる。 Ｖref-＝Ｖref-（０）＝ＶDD／（１＋Ｒ01／Ｒ02） 信号ＳＷoff1をオンにすると、トランジスタｔr1は導通
状態になるので、Ｖref-は抵抗Ｒ01とＲ02の他にＲ1と
の合成で決まる。 Ｖref-＝Ｖref-（１）＝ＶDD／｛１＋（Ｒ1‖Ｒ01）／
Ｒ02｝ 一方、信号ＳＷoff2のみをオンにすると、Ｖref-は抵抗
Ｒ2とｒ2及びｒ1の値で決まる。 Ｖref-＝Ｖref-（２）＝ＶDD／｛１＋（Ｒ2‖Ｒ01）／
Ｒ02｝ さらに、両信号ともオンにすると、Ｖref-は抵抗Ｒ1、
Ｒ2、ｒ1、ｒ2の値で決まる。 Ｖref-＝Ｖref-（３）＝ＶDD／｛１＋（Ｒ1‖Ｒ2‖
Ｒ01）／Ｒ02｝ このとき、抵抗値をＲ1＞Ｒ2の関係になるように設定す
れば、 Ｖref-（１）＜Ｖref-（２）＜Ｖref-（３） の関係になるため、Ａ／Ｄ変換器１４１のＶref-が調整
可能となる。すなわち、ディジタルビデオ出力を後段の
システムに受け渡した後、暗レベルがゼロの値（あるい
は規定の値以下）の場合は、信号ＳＷoff1とＳＷoff2を
順次切り替えて、暗補正が可能な状態を探しマイナス側
レファレンス電圧値を決定する。なお、本実施例は請求
項１記載の発明の一実施例である。
【０００６】（第２の実施例）図５に本実施例の切り替
え回路の回路図を示す。なお、本実施例の切り替え回路
は、従来技術（図２）に示した本体ボード１４側、ある
いは密着型イメージセンサ１２と本体ボードを接続する
ハーネス１３上に設定するものとする。本実施例では、
Ａ／Ｄ変換器１４１のマイナス側レファレンス電圧（以
下、Ｖref-と記す）を、直流電圧ＶDD（＋電圧）とＶSS
（−電圧）間に固定の抵抗Ｒ01とＲ02で分圧し、そのＲ
02と並列に、切り替え用トランジスタｔr1とそのｔr1の
エミッタ端子を抵抗Ｒ1を通して、オープンコレクタ回
路を構成する。トランジスタｔr1のベース端子には、こ
のオープンコレクタ回路をオン／オフするための信号Ｓ
Ｗoff1を入力して制御する。このオープンコレクタ回路
と並列に、トランジスタｔr2と抵抗Ｒ2からなる同様の
回路を構成し、信号ＳＷoff2を入力して制御する。デフ
ォルトでは、信号ＳＷoff1とＳＷoff2はＬＯＷになるた
め、トランジスタｔr1及び抵抗ｔr2は非導通状態なの
で、Ｖref-は抵抗Ｒ01とＲ02の値で決まる。 Ｖref-＝Ｖref-（０）＝ＶDD／（１＋Ｒ01／Ｒ02） 信号ＳＷoff1をオンにすると、トランジスタｔr1は導通
状態になるので、Ｖref-は抵抗Ｒ01とＲ02の他にＲ1と
の合成で決まる。 Ｖref-＝Ｖref-（１）＝ＶDD／｛１＋Ｒ01／（Ｒ1‖Ｒ
02）｝ 一方、信号ＳＷoff2のみをオンにすると、Ｖref-は抵抗
Ｒ2とｒ2及びｒ1の値で決まる。 Ｖref-＝Ｖref-（２）＝ＶDD／｛１＋Ｒ01／（Ｒ2‖Ｒ
02）｝ さらに、両信号ともオンにすると、Ｖref-は抵抗Ｒ1、
Ｒ2、ｒ1、ｒ2の値で決まる。 Ｖref-＝Ｖref-（３）＝ＶDD／｛１＋Ｒ01／（Ｒ1‖Ｒ2
‖Ｒ02）｝ このとき、抵抗値をＲ1＜Ｒ2の関係になるように設定す
れば、 Ｖref-（３）＜Ｖref-（２）＜Ｖref-（１） の関係になるため、Ａ／Ｄ変換器１４１のＶref-が調整
可能となる。すなわち、ディジタルビデオ出力を後段の
システムに受け渡した後、暗レベルがゼロの値（あるい
は規定値以下）の場合、信号ＳＷoff1とＳＷoff2を順次
切り替えて、暗補正が可能な状態を探し、Ａ／Ｄ変換器
１４１のマイナス側レファレンス電圧値を決定する。な
お、本実施例は請求項２記載の発明の一実施例である。
え回路の回路図を示す。なお、本実施例の切り替え回路
は、従来技術（図２）に示した本体ボード１４側、ある
いは密着型イメージセンサ１２と本体ボードを接続する
ハーネス１３上に設定するものとする。本実施例では、
Ａ／Ｄ変換器１４１のマイナス側レファレンス電圧（以
下、Ｖref-と記す）を、直流電圧ＶDD（＋電圧）とＶSS
（−電圧）間に固定の抵抗Ｒ01とＲ02で分圧し、そのＲ
02と並列に、切り替え用トランジスタｔr1とそのｔr1の
エミッタ端子を抵抗Ｒ1を通して、オープンコレクタ回
路を構成する。トランジスタｔr1のベース端子には、こ
のオープンコレクタ回路をオン／オフするための信号Ｓ
Ｗoff1を入力して制御する。このオープンコレクタ回路
と並列に、トランジスタｔr2と抵抗Ｒ2からなる同様の
回路を構成し、信号ＳＷoff2を入力して制御する。デフ
ォルトでは、信号ＳＷoff1とＳＷoff2はＬＯＷになるた
め、トランジスタｔr1及び抵抗ｔr2は非導通状態なの
で、Ｖref-は抵抗Ｒ01とＲ02の値で決まる。 Ｖref-＝Ｖref-（０）＝ＶDD／（１＋Ｒ01／Ｒ02） 信号ＳＷoff1をオンにすると、トランジスタｔr1は導通
状態になるので、Ｖref-は抵抗Ｒ01とＲ02の他にＲ1と
の合成で決まる。 Ｖref-＝Ｖref-（１）＝ＶDD／｛１＋Ｒ01／（Ｒ1‖Ｒ
02）｝ 一方、信号ＳＷoff2のみをオンにすると、Ｖref-は抵抗
Ｒ2とｒ2及びｒ1の値で決まる。 Ｖref-＝Ｖref-（２）＝ＶDD／｛１＋Ｒ01／（Ｒ2‖Ｒ
02）｝ さらに、両信号ともオンにすると、Ｖref-は抵抗Ｒ1、
Ｒ2、ｒ1、ｒ2の値で決まる。 Ｖref-＝Ｖref-（３）＝ＶDD／｛１＋Ｒ01／（Ｒ1‖Ｒ2
‖Ｒ02）｝ このとき、抵抗値をＲ1＜Ｒ2の関係になるように設定す
れば、 Ｖref-（３）＜Ｖref-（２）＜Ｖref-（１） の関係になるため、Ａ／Ｄ変換器１４１のＶref-が調整
可能となる。すなわち、ディジタルビデオ出力を後段の
システムに受け渡した後、暗レベルがゼロの値（あるい
は規定値以下）の場合、信号ＳＷoff1とＳＷoff2を順次
切り替えて、暗補正が可能な状態を探し、Ａ／Ｄ変換器
１４１のマイナス側レファレンス電圧値を決定する。な
お、本実施例は請求項２記載の発明の一実施例である。
【０００７】（第３の実施例）図６に本実施例の切り替
え回路の回路図を示す。なお、本実施例の切り替え回路
は、従来技術（図２）に示した密着型イメージセンサ１
２側に設けるものとする。本実施例では、密着型イメー
ジセンサ１２のビデオ出力の基準電圧（以下、Ｖref-と
記す）であるアナロググランド（ＡＧＮＤ）を、直流電
圧ＶDD（＋電圧）とＶSS（−電圧）間に固定の抵抗Ｒ01
とＲ02で分圧し、そのＲ01と並列に、切り替え用トラン
ジスタｔr1とそのｔr1のエミッタ端子を抵抗Ｒ1を通し
て、オープンコレクタ回路を構成する。トランジスタｔ
r1のベース端子には、このオープンコレクタ回路をオン
／オフするための信号ＳＷoff1を入力して制御する。こ
のオープンコレクタ回路と並列に、トランジスタｔr2と
抵抗Ｒ2からなる同様の回路を構成し、信号ＳＷoff2を
入力して制御する。デフォルトでは、信号ＳＷoff1とＳ
Ｗoff2はＬＯＷになるため、トランジスタｔr1及びｔr2
は非導通状態なので、Ｖref-は抵抗Ｒ01とＲ02の値で決
まる。 Ｖref-＝Ｖref-（０）＝ＶDD／（１＋Ｒ01／Ｒ02） 信号ＳＷoff1をオンにすると、トランジスタｔr1は導通
状態になるので、Ｖref-は抵抗Ｒ01とＲ02の他にＲ1と
の合成で決まる。 Ｖref-＝Ｖref-（１）＝ＶDD／｛１＋（Ｒ1‖Ｒ01）／
Ｒ02｝ 一方、信号ＳＷoff2のみをオンにすると、Ｖref-は抵抗
Ｒ2、ｒ1、ｒ2の値で決まる。 Ｖref-＝Ｖref-（２）＝ＶDD／｛１＋（Ｒ2‖Ｒ01）／
Ｒ02｝ さらに、両信号ともオンにすると、Ｖref-は抵抗Ｒ1、
Ｒ2、ｒ1、ｒ2の値で決まる。 Ｖref-＝Ｖref-（３）＝ＶDD／｛１＋（Ｒ1‖Ｒ2‖
Ｒ01）／Ｒ02｝ このとき、抵抗値をＲ1＞Ｒ2の関係になるように設定す
れば、 Ｖref-（１）＜Ｖref-（２）＜Ｖref-（３） の関係になるため、密着型イメージセンサ１２のＡＧＮ
Ｄが調整可能となる。すなわち、ディジタルビデオ出力
を後段のシステムに受け渡す際、暗レベルがゼロの値
（あるいは規定値以下）の場合、信号ＳＷoff1とＳＷof
f2を順次切り替えて、暗補正が可能な状態を探しビデオ
出力の基準電圧Ｖref-（ＡＧＮＤ）を決定する。なお、
本実施例は請求項３記載の発明の一実施例である。
え回路の回路図を示す。なお、本実施例の切り替え回路
は、従来技術（図２）に示した密着型イメージセンサ１
２側に設けるものとする。本実施例では、密着型イメー
ジセンサ１２のビデオ出力の基準電圧（以下、Ｖref-と
記す）であるアナロググランド（ＡＧＮＤ）を、直流電
圧ＶDD（＋電圧）とＶSS（−電圧）間に固定の抵抗Ｒ01
とＲ02で分圧し、そのＲ01と並列に、切り替え用トラン
ジスタｔr1とそのｔr1のエミッタ端子を抵抗Ｒ1を通し
て、オープンコレクタ回路を構成する。トランジスタｔ
r1のベース端子には、このオープンコレクタ回路をオン
／オフするための信号ＳＷoff1を入力して制御する。こ
のオープンコレクタ回路と並列に、トランジスタｔr2と
抵抗Ｒ2からなる同様の回路を構成し、信号ＳＷoff2を
入力して制御する。デフォルトでは、信号ＳＷoff1とＳ
Ｗoff2はＬＯＷになるため、トランジスタｔr1及びｔr2
は非導通状態なので、Ｖref-は抵抗Ｒ01とＲ02の値で決
まる。 Ｖref-＝Ｖref-（０）＝ＶDD／（１＋Ｒ01／Ｒ02） 信号ＳＷoff1をオンにすると、トランジスタｔr1は導通
状態になるので、Ｖref-は抵抗Ｒ01とＲ02の他にＲ1と
の合成で決まる。 Ｖref-＝Ｖref-（１）＝ＶDD／｛１＋（Ｒ1‖Ｒ01）／
Ｒ02｝ 一方、信号ＳＷoff2のみをオンにすると、Ｖref-は抵抗
Ｒ2、ｒ1、ｒ2の値で決まる。 Ｖref-＝Ｖref-（２）＝ＶDD／｛１＋（Ｒ2‖Ｒ01）／
Ｒ02｝ さらに、両信号ともオンにすると、Ｖref-は抵抗Ｒ1、
Ｒ2、ｒ1、ｒ2の値で決まる。 Ｖref-＝Ｖref-（３）＝ＶDD／｛１＋（Ｒ1‖Ｒ2‖
Ｒ01）／Ｒ02｝ このとき、抵抗値をＲ1＞Ｒ2の関係になるように設定す
れば、 Ｖref-（１）＜Ｖref-（２）＜Ｖref-（３） の関係になるため、密着型イメージセンサ１２のＡＧＮ
Ｄが調整可能となる。すなわち、ディジタルビデオ出力
を後段のシステムに受け渡す際、暗レベルがゼロの値
（あるいは規定値以下）の場合、信号ＳＷoff1とＳＷof
f2を順次切り替えて、暗補正が可能な状態を探しビデオ
出力の基準電圧Ｖref-（ＡＧＮＤ）を決定する。なお、
本実施例は請求項３記載の発明の一実施例である。
【０００８】（第４の実施例）図７に本実施例の切り替
え回路の回路図を示す。なお、本実施例の切り替え回路
は、従来技術（図２）に示した密着型イメージセンサ１
２側に設けるものとする。本実施例では、密着型イメー
ジセンサ１２のビデオ出力の基準電圧（以下、Ｖref-と
記す）であるアナロググランド（ＡＧＮＤ）を、直流電
圧ＶDD（＋電圧）とＶSS（−電圧）間に固定の抵抗Ｒ01
とＲ02で分圧し、そのＲ02と並列に、切り替え用トラン
ジスタｔr1とそのｔr1のエミッタ端子を抵抗Ｒ1を通し
て、オープンコレクタ回路を構成する。トランジスタｔ
r1のベース端子には、このオープンコレクタ回路をオン
／オフするための信号ＳＷoff1を入力して制御する。こ
のオープンコレクタ回路と並列に、トランジスタｔr2と
抵抗Ｒ2からなる同様の回路を構成し、信号ＳＷoff2を
入力して制御する。デフォルトでは、信号ＳＷoff1とＳ
Ｗoff2はＬＯＷになるため、トランジスタｔr1及びｔr2
は非導通状態なので、Ｖref-は抵抗Ｒ01とＲ02の値で決
まる。 Ｖref-＝Ｖref-（０）＝ＶDD／（１＋Ｒ01／Ｒ02） 信号ＳＷoff1をオンにすると、トランジスタｔr1は導通
状態になるので、Ｖref-は抵抗Ｒ01とＲ02の他にＲ1と
の合成で決まる。 Ｖref-＝Ｖref-（１）＝ＶDD／｛１＋Ｒ01／（Ｒ1‖Ｒ
02）｝ 一方、信号ＳＷoff2をオンにすると、Ｖref-は抵抗
Ｒ2、ｒ1、ｒ2の値で決まる。 Ｖref-＝Ｖref-（２）＝ＶDD／｛１＋Ｒ01／（Ｒ2‖Ｒ
02）｝ さらに、両信号ともオンにすると、Ｖref-は抵抗Ｒ1、
Ｒ2、ｒ1、ｒ2の値で決まる。 Ｖref-＝Ｖref-（３）＝ＶDD／｛１＋Ｒ01／（Ｒ1‖Ｒ2
‖Ｒ02）｝ このとき、抵抗値をＲ1＜Ｒ2の関係になるように設定す
れば、 Ｖref-（３）＜Ｖref-（２）＜Ｖref-（１） の関係になるため、密着型イメージセンサ１２のＡＧＮ
Ｄが調整可能となる。すなわち、ディジタルビデオ出力
を後段のシステムに受け渡す際、暗レベルがゼロの値
（あるいは規定値以下）の場合、信号ＳＷoff1とＳＷof
f2を順次切り替えて、暗補正が可能な状態を探しビデオ
出力の基準電圧Ｖref-（ＡＧＮＤ）を決定する。なお、
本実施例は請求項４記載の発明の一実施例である。
え回路の回路図を示す。なお、本実施例の切り替え回路
は、従来技術（図２）に示した密着型イメージセンサ１
２側に設けるものとする。本実施例では、密着型イメー
ジセンサ１２のビデオ出力の基準電圧（以下、Ｖref-と
記す）であるアナロググランド（ＡＧＮＤ）を、直流電
圧ＶDD（＋電圧）とＶSS（−電圧）間に固定の抵抗Ｒ01
とＲ02で分圧し、そのＲ02と並列に、切り替え用トラン
ジスタｔr1とそのｔr1のエミッタ端子を抵抗Ｒ1を通し
て、オープンコレクタ回路を構成する。トランジスタｔ
r1のベース端子には、このオープンコレクタ回路をオン
／オフするための信号ＳＷoff1を入力して制御する。こ
のオープンコレクタ回路と並列に、トランジスタｔr2と
抵抗Ｒ2からなる同様の回路を構成し、信号ＳＷoff2を
入力して制御する。デフォルトでは、信号ＳＷoff1とＳ
Ｗoff2はＬＯＷになるため、トランジスタｔr1及びｔr2
は非導通状態なので、Ｖref-は抵抗Ｒ01とＲ02の値で決
まる。 Ｖref-＝Ｖref-（０）＝ＶDD／（１＋Ｒ01／Ｒ02） 信号ＳＷoff1をオンにすると、トランジスタｔr1は導通
状態になるので、Ｖref-は抵抗Ｒ01とＲ02の他にＲ1と
の合成で決まる。 Ｖref-＝Ｖref-（１）＝ＶDD／｛１＋Ｒ01／（Ｒ1‖Ｒ
02）｝ 一方、信号ＳＷoff2をオンにすると、Ｖref-は抵抗
Ｒ2、ｒ1、ｒ2の値で決まる。 Ｖref-＝Ｖref-（２）＝ＶDD／｛１＋Ｒ01／（Ｒ2‖Ｒ
02）｝ さらに、両信号ともオンにすると、Ｖref-は抵抗Ｒ1、
Ｒ2、ｒ1、ｒ2の値で決まる。 Ｖref-＝Ｖref-（３）＝ＶDD／｛１＋Ｒ01／（Ｒ1‖Ｒ2
‖Ｒ02）｝ このとき、抵抗値をＲ1＜Ｒ2の関係になるように設定す
れば、 Ｖref-（３）＜Ｖref-（２）＜Ｖref-（１） の関係になるため、密着型イメージセンサ１２のＡＧＮ
Ｄが調整可能となる。すなわち、ディジタルビデオ出力
を後段のシステムに受け渡す際、暗レベルがゼロの値
（あるいは規定値以下）の場合、信号ＳＷoff1とＳＷof
f2を順次切り替えて、暗補正が可能な状態を探しビデオ
出力の基準電圧Ｖref-（ＡＧＮＤ）を決定する。なお、
本実施例は請求項４記載の発明の一実施例である。
【０００９】
【発明の効果】本発明によれば、密着型イメージセンサ
のビデオ出力が本体側の諸事情やばらつきが原因で変動
し、暗出力がＡ／Ｄ変換のダイナミックレンジを外れて
しまう場合でも、Ａ／Ｄ変換器のマイナス側のレファレ
ンス電圧を切り替えることで、ビデオ出力を所定の値に
設定可能になるので、安定した画像出力が得られ、高画
質化に役立つ。また本発明によれば、密着型イメージセ
ンサのビデオ出力が本体側の諸事情やばらつきが原因で
変動し、暗出力がＡ／Ｄ変換のダイナミックレンジを外
れてしまう場合でも、密着型イメージセンサのビデオ出
力の基準電圧であるアナロググランドを微調整すること
で、ビデオ出力を所定の値に設定することが可能になる
ので、安定した画像出力が得られ、高画質化に役立つ。
のビデオ出力が本体側の諸事情やばらつきが原因で変動
し、暗出力がＡ／Ｄ変換のダイナミックレンジを外れて
しまう場合でも、Ａ／Ｄ変換器のマイナス側のレファレ
ンス電圧を切り替えることで、ビデオ出力を所定の値に
設定可能になるので、安定した画像出力が得られ、高画
質化に役立つ。また本発明によれば、密着型イメージセ
ンサのビデオ出力が本体側の諸事情やばらつきが原因で
変動し、暗出力がＡ／Ｄ変換のダイナミックレンジを外
れてしまう場合でも、密着型イメージセンサのビデオ出
力の基準電圧であるアナロググランドを微調整すること
で、ビデオ出力を所定の値に設定することが可能になる
ので、安定した画像出力が得られ、高画質化に役立つ。
【図１】本発明の第１の実施例における切り替え回路の
回路図である。
回路図である。
【図２】密着型イメージセンサを用いたフラットベット
スキャナの概略図である。
スキャナの概略図である。
【図３】図２の密着型イメージセンサのビデオ出力（傾
斜波形）を示す図である。
斜波形）を示す図である。
【図４】図２のハーネスの浮遊容量を示す図である。
【図５】本発明の第２の実施例における切り替え回路の
回路図である。
回路図である。
【図６】本発明の第３の実施例における切り替え回路の
回路図である。
回路図である。
【図７】本発明の第４の実施例における切り替え回路の
回路図である。
回路図である。
１４１：Ａ／Ｄ変換器、ｔr1，ｔr2：トランジスタ、Ｒ
1，Ｒ2，ｒ1〜ｒ3：抵抗、Ｏp1：オペアンプ。
1，Ｒ2，ｒ1〜ｒ3：抵抗、Ｏp1：オペアンプ。
Claims (4)
- 【請求項１】 密着型イメージセンサと、該センサと装
置本体を接続するケーブルと、該ケーブルを介して伝達
されたビデオ出力をＡ／Ｄ変換するＡ／Ｄ変換器とを備
えた読み取り装置において、 該Ａ／Ｄ変換器に供給されるマイナス側レファレンス電
圧の値を切り替える切替回路を設け、該切替回路への直
流負電圧とマイナス側レファレンス電圧間には、固定値
の抵抗を配置し、切替回路への直流正電圧とマイナス側
レファレンス電圧間には、スイッチング用トランジスタ
及び分割抵抗を配置して切り替え可能に構成し、 装置本体側でビデオ出力の暗レベルがゼロと判断された
場合は、前記スイッチング用トランジスタをオン／オフ
してオフセットレベルを上げるように調整することを特
徴とする読み取り装置。 - 【請求項２】 密着型イメージセンサと、該センサと装
置本体を接続するケーブルと、該ケーブルを介して伝達
されたビデオ出力をＡ／Ｄ変換するＡ／Ｄ変換器とを備
えた読み取り装置において、 該Ａ／Ｄ変換器に供給されるマイナス側レファレンス電
圧の値を切り替える切替回路を設け、該切替回路への直
流正電圧とマイナス側レファレンス電圧間には、固定値
の抵抗を配置し、切替回路への直流負電圧とマイナス側
レファレンス電圧間には、スイッチング用トランジスタ
及び分割抵抗を配置して切り替え可能に構成し、 装置本体側でビデオ出力の暗レベルがゼロと判断された
場合は、前記スイッチング用トランジスタをオン／オフ
してオフセットレベルを上げるように調整することを特
徴とする読み取り装置。 - 【請求項３】 密着型イメージセンサと、該センサと装
置本体を接続するケーブルと、該ケーブルを介して伝達
されたビデオ出力をＡ／Ｄ変換するＡ／Ｄ変換器とを備
えた読み取り装置において、 密着型イメージセンサのビデオ出力の基準電圧を与える
アナロググランド端子側に、該アナロググランドの値を
切り替える切替回路を設け、該切替回路への直流正電圧
とアナロググランド間には、固定値の抵抗を配置し、切
替回路への直流負電圧とアナロググランド間には、スイ
ッチング用トランジスタ及び分割抵抗を配置して切り替
え可能に構成し、 装置本体側でビデオ出力の暗レベルがゼロと判断された
場合は、前記スイッチング用トランジスタをオン／オフ
してオフセットレベルを上げるように調整することを特
徴とする読み取り装置。 - 【請求項４】 密着型イメージセンサと、該センサと装
置本体を接続するケーブルと、該ケーブルを介して伝達
されたビデオ出力をＡ／Ｄ変換するＡ／Ｄ変換器とを備
えた読み取り装置において、 密着型イメージセンサのビデオ出力の基準電圧を与える
アナロググランド端子側に、該アナロググランドの値を
切り替える切替回路を設け、該切替回路への直流負電圧
とアナロググランド間には、固定値の抵抗を配置し、切
替回路への直流正電圧とアナロググランド間には、スイ
ッチング用トランジスタ及び分割抵抗を配置して切り替
え可能に構成し、 装置本体側でビデオ出力の暗レベルがゼロと判断された
場合は、前記スイッチング用トランジスタをオン／オフ
してオフセットレベルを上げるように調整することを特
徴とする読み取り装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8291365A JPH10136178A (ja) | 1996-11-01 | 1996-11-01 | 読み取り装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8291365A JPH10136178A (ja) | 1996-11-01 | 1996-11-01 | 読み取り装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10136178A true JPH10136178A (ja) | 1998-05-22 |
Family
ID=17767983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8291365A Pending JPH10136178A (ja) | 1996-11-01 | 1996-11-01 | 読み取り装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10136178A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102938612A (zh) * | 2012-11-26 | 2013-02-20 | 长沙学院 | 一种适应宽输入输出电压要求的直流变换器数字控制方法 |
| CN111541827A (zh) * | 2020-03-26 | 2020-08-14 | 深圳怡化电脑股份有限公司 | 一种图像校正方法和装置 |
-
1996
- 1996-11-01 JP JP8291365A patent/JPH10136178A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102938612A (zh) * | 2012-11-26 | 2013-02-20 | 长沙学院 | 一种适应宽输入输出电压要求的直流变换器数字控制方法 |
| CN111541827A (zh) * | 2020-03-26 | 2020-08-14 | 深圳怡化电脑股份有限公司 | 一种图像校正方法和装置 |
| CN111541827B (zh) * | 2020-03-26 | 2021-12-10 | 深圳怡化电脑股份有限公司 | 一种图像校正方法和装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010109157A (ko) | Ｍｏｓ 기반 이미지 센서 및 이를 위한 흑 레벨 신호를형성하는 방법 | |
| JPS62172866A (ja) | 画像読取り装置 | |
| US7936485B2 (en) | Image reading apparatus, image processing apparatus, and computer program product | |
| EP1156664B1 (en) | Image reading device and image forming apparatus | |
| US4453187A (en) | Image sensor | |
| JPH10136178A (ja) | 読み取り装置 | |
| JP3091084B2 (ja) | 信号処理回路 | |
| JPH10215374A (ja) | 読み取り装置およびその制御方法 | |
| JP2008228000A (ja) | 画像読取装置 | |
| KR100208376B1 (ko) | 팩시밀리의 화질보상회로 | |
| JPS6318763A (ja) | デジタルスキヤナの画像読取装置 | |
| EP1241864A1 (en) | Image processing device and image reading apparatus using the image processing device | |
| JPS63988B2 (ja) | ||
| US5909517A (en) | Image reading device with digitizing condition adjusting capability | |
| JP2675079B2 (ja) | ２値化処理回路 | |
| JP3332292B2 (ja) | 画像読取装置 | |
| JPS6315574A (ja) | デジタルスキヤナの画像読取装置 | |
| JP2002101264A (ja) | イメージセンサチップ、及びそれを用いた画像読み取り装置 | |
| JPH0468768A (ja) | デジタル原稿読取装置 | |
| JPH09247353A (ja) | 電荷検出回路 | |
| JPH0818804A (ja) | 画像読取制御回路 | |
| JPH06197192A (ja) | 密着イメージセンサの駆動方法およびその装置 | |
| JP2614738B2 (ja) | 画像入力装置 | |
| JPS59218077A (ja) | 画像読取装置 | |
| JPH02211771A (ja) | 画像信号処理方法 |