JPH10135200A - 集積回路装置およびその製法 - Google Patents

集積回路装置およびその製法

Info

Publication number
JPH10135200A
JPH10135200A JP9258204A JP25820497A JPH10135200A JP H10135200 A JPH10135200 A JP H10135200A JP 9258204 A JP9258204 A JP 9258204A JP 25820497 A JP25820497 A JP 25820497A JP H10135200 A JPH10135200 A JP H10135200A
Authority
JP
Japan
Prior art keywords
group
precursor polymer
integrated circuit
substrate
tri
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9258204A
Other languages
English (en)
Other versions
JP3173723B2 (ja
Inventor
Raymond Carter Keneth
ケニス・レイモンド・カーター
Lupton Hedrick James
ジェームズ・ラプトン・ヘドリック
Dennis Miller Robert
ロバート・デニス・ミラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH10135200A publication Critical patent/JPH10135200A/ja
Application granted granted Critical
Publication of JP3173723B2 publication Critical patent/JP3173723B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Silicon Polymers (AREA)
  • Polymers With Sulfur, Phosphorus Or Metals In The Main Chain (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Processing Of Solid Wastes (AREA)

Abstract

(57)【要約】 【課題】 装置の必要な駆動電流および電力消費量を低
減するため、二酸化シリコンよりも低い誘電率を示す改
良された誘電体材料からなる集積回路を提供する。 【解決手段】 （ｉ）基板と、（ｉｉ）基板上に置かれ
た金属回路線と（ｉｉｉ）回路線上に置かれた誘電材料
で構成される集積回路装置。誘電材料は、有機ポリシリ
カと、未縮合前駆物質重合体からなり、前駆物質重合体
は末端基がアルコキシリルアルキル基であることが好ま
しい。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、改良された誘電体
材料からなる集積回路と、その製法に関するものであ
る。
【０００２】
【従来の技術】マイクロエレクトロニクス産業では、記
憶チップ、論理チップなどの多層集積回路装置の回路密
度を高めることが、常に要求されている。この目的を達
成するためには、回路のライン幅など、チップの最小フ
ィーチャ寸法を縮小するとともに、介在する誘電材料の
誘電率を減少させて、混信や容量結合が増大することな
く回路線の間隔を狭くすることが要求される。さらに、
入出力回路を含む集積回路装置のバックエンド・オブ・
ザ・ライン（ＢＥＯＬ）部に使用するような誘電材料の
誘電率を減少させて、装置の必要な駆動電流および電力
消費量を低減することが要求される。現在使用されてい
る誘電体は二酸化シリコンであり、その誘電率は約４．
０である。この材料は、半導体製造に伴う加工工程およ
び熱サイクルに耐えるのに必要とする機械特性および熱
特性を有する。しかし、将来の集積回路装置に使用され
る誘電材料は、二酸化シリコンよりも低い誘電率を示す
（たとえば３．０未満）ことが望ましい。
【０００３】
【発明が解決しようとする課題】したがって、本発明の
目的は、改良された誘電体材料からなる改良された集積
回路を提供することにある。
【０００４】他の目的および利点は、下記の開示により
明白となる。
【０００５】
【課題を解決するための手段】本発明は、（ｉ）基板
と、（ｉｉ）基板上に置かれた相互接続用金属回路線
と、（ｉｉｉ）回路線に隣接して（回路線の上および
（または）間に）置かれた誘電材料からなる集積回路装
置に関するものである。本誘電材料は、有機ポリシリカ
と、未環化ポリベンゾオキサゾール、ポリベンゾチアゾ
ール、およびポリベンゾイミダゾール重合体から選択さ
れた前駆物質重合体との反応生成物からなる。本前駆物
質重合体は、トリアルコキシシリルアリール基を末端基
とするものが好ましい。１実施例では、本有機シリカは
シルセスキオキサンであり、誘電材料は小さい相領域を
有する。
【０００６】本発明はまた、集積回路パッケージング構
造、および本発明の集積回路装置の製法に関するもので
ある。
【０００７】本発明は、下記の説明および添付の図を参
照して詳細に開示されている。
【０００８】
【発明の実施の形態】本発明の集積回路装置の１実施例
を図１に示す。この装置は通常、基板２、金属回路線
４、および誘電材料６で構成される。基板２は、内部に
形成された垂直な金属スタッド８を有する。回路線は、
装置中の電気信号を分配し、装置へ電力を入力し、装置
から信号を出力させる機能を行う。適当な集積回路装置
は一般に、垂直金属スタッドにより相互接続された多層
の回路線を有する。
【０００９】本発明の装置に適した基板は、シリコン、
二酸化シリコン、ガラス、窒化シリコン、セラミック、
アルミニウム、銅、およびヒ化ガリウムである。他の適
切な基板は、当業者に周知である。多層集積回路装置で
は、下層の絶縁され、平坦化された回路線も基板として
機能する。
【００１０】適した回路線は一般に、銅、アルミニウ
ム、タングステン、金、銀、またはこれらの合金など
の、金属の導電性材料からなる。任意選択で、回路線は
ニッケル、タンタル、クロムなどの金属ライナ、または
バリアもしくは接着層（たとえばＳｉＮ、ＴｉＮ）など
の層をコーティングしてもよい。
【００１１】本発明の他の実施例は、１個以上の集積回
路チップに信号および電流を供給するための集積回路パ
ッケージング装置（マルチチップ・モジュール）に関す
るもので、（ｉ）回路板に接続するための導体を有する
基板と、（ｉｉ）基板上に交互に置かれた複数の絶縁層
および導電層で、少なくとも１層の導電層が本発明の改
良された誘電皮膜からなるものと、（ｉｉｉ）導体、導
電層、および集積回路チップを電気的に相互接続する複
数のバイアで構成される。
【００１２】集積回路パッケージング装置は、集積回路
チップと回路板の間にある中間レベルである。集積回路
チップは、集積回路パッケージング装置に取り付けら
れ、集積回路パッケージング装置はさらに回路板に取り
付けられる。
【００１３】パッケージング装置の基板は通常、ガラ
ス、シリコン、セラミックなどの不活性の基板である。
基板中には、集積回路が置かれていてもよい。基板に
は、パッケージング装置を回路板に電気的に接続するた
めの入出力ピンなどの導体が設けられている。複数の絶
縁層および導電層（誘電絶縁材料中に置かれた導電性回
路を有する層）が、交互に基板上に積み重ねられてい
る。これらの層は通常、各層が異なる工程で形成される
一層ごとの工程により形成される。
【００１４】パッケージング装置はまた、集積回路チッ
プを受ける受け手段を有する。適した受け手段には、チ
ップの入出力ピンを受けるピンボード、またはチップに
はんだ接続をする金属パッドがある。一般に、パッケー
ジング装置はまた、受け手段中に置かれた入出力ピン、
導電層、および集積回路チップを電気的に相互接続する
ために垂直に位置合わせした複数の電気バイアを有す
る。機能構造、および集積回路パッケージング装置の製
法は当業者には周知のものであり、米国特許第４４８９
３６４号、第４５０８９８１号、第４６２８４１１号、
および４８１１０８２号各明細書に開示されている。
【００１５】本発明の重要な特徴は、回路線の上または
回路線の間あるいはその両方、および基板の上に置かれ
た誘電材料である。多層集積回路装置では、誘電材料は
しばしば、回路線の次の層をリソグラフィにより形成す
るための基板として機能するように平坦化される。誘電
材料は、有機ポリシリカと、線状未環化（未縮合）ポリ
ベンゾオキサゾール、ポリベンゾチアゾール、およびポ
リベンゾイミダゾールから選択された前駆物質重合体と
の反応生成物で構成される。前駆物質重合体は、好まし
くは（ＲＯ）m（Ｒ"）nＳｉＲ'−を末端基とし、ｍが
１、２、または３、ｍ＋ｎ＝３、ＲおよびＲ'がヒドロ
カルビル基、Ｒ"がヒドリドまたはヒドロカルビル基で
ある。末端基は、モノ、ジ、またはトリＣ1-10アルコキ
シシリルＣ1- 10アルキル基、またはアリール基（たとえ
ばフェニレン、ベンジレン、ナフチレン、またはアント
ラセニレン基）である。本明細書では、ヒドロカルビル
基とは、炭素原子が分子の残りの部分に結合し、炭化水
素の特徴を有する炭化水素を主成分とする基（一または
二官能性）を意味する。ヒドロカルビル基には以下のも
のがある。 （１）炭化水素基、すなわち脂肪族（たとえばＣ1-10ア
ルキル基、またはアルケニル基、およびＣ5-10シクロア
ルキル基、またはシクロアルケニル基）、芳香族、脂肪
族置換芳香族、芳香族置換脂肪族など。このような基
は、当業者に周知のものであり、その例にはメチル（二
官能性ヒドロカルビル基の場合はメチレン）エチル、ブ
チル、ヘキシル、オクチル、デシル、ドデシル、テトラ
デシル、オクタデシル、シクロヘキシル、フェニル、ナ
フチル、ベンジル、アントラセニル（すべての異性体を
含む）などがある。 （２）置換炭化水素基、すなわち本発明では主として炭
化水素としての性質を変化させない非炭化水素置換基を
含有する基。適した置換基（たとえばハロ、アルコキ
シ、カルバルコキシ、ニトロ）当業者には周知のもので
ある。 （３）ヘテロ基、すなわち本発明では主として炭化水素
としての性質を保持しながら、炭素以外の原子を分子鎖
または環に含み、他は炭素原子で構成される基。適した
異種原子は当業者に周知のものであり、その例には窒
素、酸素、イオウなどがある。
【００１６】一般に、存在する置換基または異種原子の
数は、炭化水素を主体とする基の中の炭素原子各１０個
に対して、約３個以下、好ましくは１個以下である。
【００１７】末端基を有する前駆物質未縮合重合体は、
アミノアルコキシシランと前駆物質重合体の出発原料で
ある単量体との反応により生成するのが好ましい。ポリ
（ベンゾキサゾール）およびポリ（ベンゾチアゾール）
に適したＡＡおよびＢＢ単量体は、（ｉ）ジカルボン酸
またはその誘導体（テレフタル酸、塩化テレフタロイル
など）および（ｉｉ）二塩酸４，６−ジアミノ−１，３
−ベンゾジオール、１，４−ジヒドロキシ−３，６−ジ
アミノベンゼン、二塩酸２，５−ジアミノ−１，４−ベ
ンゾジチオール、２，２'−ビス（３−アミノ−４−ヒ
ドロキシフェニル）プロパン、２，２'−ビス（３−ア
ミノ−４−ヒドロキシフェニル）ヘキサフルオロプロパ
ン、３，３'−ジヒドロキシベンジジンなどのジアミノ
フェノール化合物である。適したＡＢ単量体は、塩酸３
−アミノ−４−ヒドロキシ安息香酸および塩酸３−メル
カプト−４−アミノ安息香酸である。ポリベンゾイミダ
ゾールに適した単量体は、テトラミン類（ビス−オルソ
−ジアミン類）およびジカルボン酸またはどの誘導体、
たとえばエステル、アミド、および酸クロリドである。
適したテトラミンは下記のとおりである。 １，２，４，５−テトラアミノベンゼン １，３−ビス（メチルアミノ）−１，６−ジアミノベン
ゼン １，３−ジアニリノ−４，６−ジアミノベンゼン ３，３'，４，４'，−テトラアミノジフェニルメタン ３，３'，４，４'，−テトラアミノジフェニルエーテル ３，３'，４，４'，−テトラアミノベンゾフェノン ３，３'，−ジアミノベンジジン ３，３'，−ジアニリノベンジジン ３，３'，−ジアミノ−４，４'，−ジアニリノビフェニ
ル １，２−ビス（３，４−ジアミノフェニル）エタン ２，２−ビス（３，４−ジアミノフェニル）プロパン １，４，５，８−テトラアミノナフタレン 適したジカルボン酸には下記のものがある。 ３，４−ジアミノ安息香酸 ジフェニル−２，２'−ジカルボン酸 ジフェニル−４，４'−ジカルボン酸 フタル酸 テレフタル酸 ナフタレンジカルボン酸 ４，４'−オキシビス安息香酸 ベンゾフェノン−４，４'−ジカルボン酸
【００１８】本発明の重合体の合成に使用するのに適し
た他の単量体は、当業者に周知のものであり、たとえ
ば、Polymer Preprints 34,1（3/93）、Encyclopedia o
f Polymer Science and Eng.11,p.601-635（1988年）、
およびEncyclopedia of Polymer Science and Eng.11,
p.188-239（1988年）に開示されている。
【００１９】ポリ（アリールエーテルベンゾキサゾー
ル）類、ポリ（アリールエーテルベンゾチアゾール）
類、およびポリ（アリールエーテルベンゾイミダゾー
ル）類も、Macromolecules 23,No.11（1990年）およびM
acromolecules 24,6361（1991年）に開示されているよ
うに、本発明に利用することができる。
【００２０】適したアミノアルコキシシランは分子式
（Ｈ2ＮＲ'Ｓｉ（Ｒ"）m（ＯＲ）n）を有し、ｍ＋ｎ＝
３（ｎは３が好ましい）、Ｒは好ましくはＣ1-6のアル
キル基、Ｒ'はアミノ基とシリコン原子との間に位置す
るスペーサ基、好ましくはＣ1-6のアルキレン基（たと
えばメチレン）または異種原子を含まないアリール基
（異種原子を含まない芳香族炭化水素基、たとえばフェ
ニレン、ベンジレン、ナフチレン）である。反応中にＲ
が解裂し、組成物から除去されるので、Ｒは反応を妨害
するものでなければどのような有機の基でもよく、これ
らの基は本明細書に請求されたものと同等であると考え
られる。ｎが３より小さい場合、Ｒ"は水素化物または
Ｃ1-6の低級アルキル基が好ましい。好ましいシラン
は、アミノフェニルトリメトキシシランである。他の適
したシラン反応物質は、当業者に周知のものである。
【００２１】前駆物質である環化しない線状重合体を生
成するには、シランと単量体反応物質とを適当な溶媒
（ＮＭＰなど）に、適切な化学量的な量（たとえば単量
体反応物質、（たとえば１：１の比率のテレフタル酸と
ジアミノフェノール）を、所期の分子量の前駆物質重合
体生成物を得るための、カラザーズの式で計算した量の
シランとともに）溶解して、前駆物質重合体の末端キャ
ッピング基であるアルコキシシリルアルキル基を得る。
アルコキシシリルアルキル基で末端をキャッピングした
前駆物質重合体反応物質の分子量（Ｍｎ）は約５，００
０ないし２０，０００ｇ／モルである。適したアルコキ
シシリルアルキル基で末端をキャッピングした未縮合ポ
リ（ベンゾキサゾール）前駆物質重合体は、下記の構造
を有する。
【化１】 上式で、Ｒはアリール基またはＣ1-6のアルキル基であ
る。
【００２２】有機ポリシリカは、シリコン、炭素、酸
素、および水素原子からなる重合体化合物である。適し
た有機ポリシリカには、（ｉ）部分縮合アルコキシシラ
ン（たとえば制御した加水分解により部分縮合させたＭ
ｎが約５００ないし２０，０００のＣ1-6のアルコキシ
シラン、たとえばテトラエトキシシラン）、（ｉｉ）組
成ＲＳｉＯ3およびＲ2ＳｉＯ2（Ｒは有機置換基）を有
する有機変性ケイ酸塩類，（ｉｉｉ）組成ＳｉＯＲ4を
有する部分縮合オルトケイ酸塩類、（ｉｖ）シロキサン
類、（ｖ）シルセスキオキサン類がある。シルセスキオ
キサン類は、ＲＳｉＯ1.5（Ｒは有機置換基）型の重合
ケイ酸塩材料である。
【００２３】本発明に使用するために適した有機ポリシ
リカは、当業者に周知のものである。好ましくは、この
有機ポリシリカは、テトラエトキシシラン、シルセスキ
オキサン、またはこれらの混合物である。本発明に適し
たシルセスキオキサンは、米国オハイオ州Perrysburgの
Techniglass社から市販されているＧＲ９５０、ＧＲ９
０８、ＧＲ６５０、ＧＲ１００などのアルキル（メチ
ル）フェニルシルセスキオキサンである。他の適したシ
ルセスキオキサンは当業者に周知のもので、たとえば米
国特許第５３８４３７６号明細書、およびChemical Rev
iew 95、p.1409-1430（1995年）に開示されている。
【００２４】誘電組成物は、好ましくは約５ないし９５
重量％の前駆物質重合体成分からなり、２工程で生成さ
れる。第１の工程では、シルセスキオキサンと、アルコ
キシシリルアルキル基で末端をキャッピングした前駆物
質重合体を、適当な溶媒（高沸点溶媒、たとえばＮ−メ
チル−２−ピロリドン（ＮＭＰ））に室温で溶解する。
この組成物を、直接または段階的に（たとえば２時間で
２００℃まで加熱した後、４００℃に加熱して２時間保
持）高温まで加熱して、分子鎖を長くし、前駆物質重合
体をポリシリカと縮合させる。
【００２５】本発明の誘電体組成物の８０℃における誘
電率は３．２未満、好ましくは３未満、さらに好ましく
は２．９未満である。この組成物は、好ましくは０．５
μｍ未満の相領域を有し、これにより機械的および研磨
特性、異方性、光学、および誘電特性が強化される。さ
らに、この誘電体組成物は、亀裂に耐える機械特性を有
し、化学的／機械的に平坦化することができるので、多
層集積回路装置にさらに回路レベルをリソグラフィによ
り追加することができる。この誘電体組成物は、周囲湿
度が高く、皮膜が厚くても、増大した対電圧、強化され
たじん性、および増大した耐亀裂性を有する。この誘電
体組成物は、加熱による収縮が最少である。
【００２６】本発明はまた、集積回路装置の製法にも関
するものである。図２を参照すると、１実施例の第１段
階では、基板２の上に、トリアルコキシリルアルキル基
で末端をキャッピングした前駆物質重合体とシルセスキ
オキサンからなる誘電体組成物の層１０を置く。基板２
は、垂直な金属スタッド８を有する。組成物をＮ，Ｎ'
−ジメチルプロピレン尿素（ＤＭＰＵ）、ＮＭＰなどの
適当な溶媒に溶解し、スピン・コーティング、スプレイ
・コーティング、ドクター・ブレーディングなど、周知
の方法により基板に塗布する。第２段階では、組成物を
高温に加熱して、前駆物質重合体の環を閉じ、ゾル・ゲ
ル工程によりシリル反応基を縮合する。組成物は、アミ
ンまたはブロンステッド塩基など、塩基の存在下で加熱
してもよい。塩基は反応の触媒として機能して、初期硬
化温度を低くすることができる。塩基は有機アミンが適
している。他の適した塩基は、当業者に周知のものであ
る。同様に、反応はブロンステッドまたはルイス酸を触
媒として行うことができる。
【００２７】図３を参照すると、工程の第３段階では、
誘電体組成物の層１０をリソグラフィによりパターン形
成して、組成物の層の中にトレンチ１２（窪み）を形成
する。図３に示すトレンチ１２は、基板２および金属ス
タッド８まで延びている。リソグラフィによるパターン
形成は、（ｉ）シップレイまたはヘキスト・セラニーズ
から市販されているような、ポジティブまたはネガティ
ブ・フォトレジスト（ＡＺフォトレジスト）で誘電組成
物の層１０をコーティングし、（ｉｉ）フォトレジスト
を像に従って（マスクを介して）電磁放射、たとえば紫
外または遠紫外などの放射に露出し、（ｉｉｉ）レジス
ト中の像を適当な、たとえば塩基性現像剤により現像
し、（ｉｖ）反応性イオン・ビーム・エッチング（ＲＩ
Ｅ）などの適当な転写技術により、誘電体組成物の層１
０を介して像を基板２に転写する。適したリソグラフィ
によるパターン形成技術は、当業者に周知のもので、ト
ムソン（Thompson）他、「Introduction to Microlitho
graphy」、（1994年）などに開示されている。
【００２８】図４を参照して、本発明の集積回路の製法
の第４段階では、パターン形成した誘電層１０の上に金
属皮膜１４を付着させる。好ましい金属材料には、銅、
タングステン、アルミニウムなどがある。金属は、化学
的気相付着（ＣＶＤ）、プラズマ・エンハンスＣＶＤ、
電気または無電界付着、スパッタリングなどによりパタ
ーン形成した誘電層に付着させる。
【００２９】図５を参照して、工程の最終段階では、皮
膜１４全体がパターン形成した誘電層１０と同じ高さに
なるよう、過剰な金属材料を（たとえば金属皮膜１４の
平坦化により）除去する。平坦化は、化学／機械研磨、
または選択性湿式もしくは乾式エッチングを使用して行
う。適した化学／機械研磨は、当業者に周知のものであ
る。
【００３０】図６ないし図８を参照して、本発明による
集積回路装置製造の方法の代替実施例を示す。この実施
例の工程の第１段階では、基板１８の上に金属皮膜１６
を付着させる。基板１８には、垂直な金属スタッド２０
が設けられている。図７を参照して、この工程の第２段
階では、金属皮膜をマスクを介してリソグラフィにより
パターン形成して、トレンチ２２を形成する。図８を参
照して、この工程の第３段階では、本発明の誘電体組成
物の層２４をパターン形成した金属皮膜１６上に付着さ
せる。工程の最終段階では、組成物を加熱して、前駆物
質重合体の環を閉じ、シリル反応物質を縮合させる。任
意で、誘電体層を多層集積回路の後の工程のために平坦
化させることができる。
【００３１】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００３２】（１）（ａ）基板と、（ｂ）基板上に位置
する金属回路線と、（ｃ）回路線に隣接して位置し、有
機ポリシリカと、未縮合ポリ（ベンゾオキサゾール）、
ポリ（ベンゾチアゾール）、およびポリ（ベンゾイミダ
ゾール）から選択された前駆物質重合体との反応生成物
を含む誘電性組成物とを具備する、集積回路装置。 （２）有機ポリシリカが、Ｃ1-6アルコキシシラン、シ
ルセスキオキサン、またはこれらの混合物であることを
特徴とする、上記（１）に記載の装置。 （３）シルセスキオキサンが、フェニル／Ｃ1-6アルキ
ルシルセスキオキサンであることを特徴とする、上記
（２）に記載の装置。 （４）前駆物質重合体が、（ＲＯ）m（Ｒ"）nＳｉＲ'−
を末端基とし、ＲおよびＲ'がそれぞれヒドロカルビル
基、Ｒ"がヒドリドまたはヒドロカルビル基、ｍが１、
２、または３、ｎ＋ｍ＝３であることを特徴とする、上
記（１）に記載の装置。 （５）前駆物質重合体が、トリＣ1-10アルコキシシリル
Ｃ1-10アルキル基、またはトリＣ1-10アルコキシシリル
アリール基を末端基とすることを特徴とする、上記
（４）に記載の装置。 （６）（ａ）反応物質である有機ポリシリカと、未縮合
ポリベンゾオキサゾール、ポリベンゾチアゾール、およ
びポリベンゾイミダゾールから選択された前駆物質重合
体を含む誘電性組成物の層を基板上に置くステップと、
（ｂ）組成物を加熱して反応物質を反応させるステップ
と、（ｃ）リソグラフィにより誘電層をパターン形成す
るステップと、（ｄ）パターン形成した誘電層の上に金
属皮膜を付着させるステップと、（ｅ）皮膜を平坦化し
て集積回路を形成するステップとを含む、集積回路の製
法。 （７）有機ポリシリカが、Ｃ1-6アルコキシシラン、シ
ルセスキオキサン、またはこれらの混合物であることを
特徴とする、上記（６）に記載の方法。 （８）前駆物質重合体が、（ＲＯ）m（Ｒ"）nＳｉＲ'−
を末端基とし、ＲおよびＲ'がそれぞれヒドロカルビル
基、Ｒ"がヒドリドまたはヒドロカルビル基、ｍが１、
２、または３、ｎ＋ｍ＝３であることを特徴とする、上
記（６）に記載の方法。 （９）前駆物質重合体が、トリＣ1-10アルコキシシリル
Ｃ1-10アルキル基、またはトリＣ1-10アルコキシシリル
アリール基を末端基とすることを特徴とする、上記
（８）に記載の方法。 （１０）（ａ）基板上に金属皮膜を付着させるステップ
と、（ｂ）金属皮膜をリソグラフィによりパターン形成
するステップと、（ｃ）パターン形成した金属皮膜上
に、反応物質である有機ポリシリカと、未縮合ポリベン
ゾオキサゾール、ポリベンゾチアゾール、およびポリベ
ンゾイミダゾールから選択された前駆物質重合体を含む
誘電性組成物の層を付着させるステップと、（ｄ）組成
物を加熱して反応物質を反応させるステップとを含む、
集積回路の製法。 （１１）有機ポリシリカが、Ｃ1-6アルコキシシラン、
シルセスキオキサン、またはこれらの混合物であること
を特徴とする、上記（１０）に記載の方法。 （１２）前駆物質重合体が、（ＲＯ）m（Ｒ"）nＳｉＲ'
−を末端基とし、ＲおよびＲ'がそれぞれヒドロカルビ
ル基、Ｒ"がヒドリドまたはヒドロカルビル基、ｍが
１、２、または３、ｎ＋ｍ＝３であることを特徴とす
る、上記（１０）に記載の方法。 （１３）前駆物質重合体が、トリＣ1-10アルコキシシリ
ルＣ1-10アルキル基、またはトリＣ1-10アルコキシシリ
ルアリール基を末端基とすることを特徴とする、上記
（１２）に記載の方法。 （１４）（ｉ）回路板を接続するための導体を有する基
板と、（ｉｉ）基板上に交互に置かれた複数の絶縁層お
よび導電層で、少なくとも１層が有機ポリシリカと、未
縮合ポリベンゾオキサゾール、ポリベンゾチアゾール、
およびポリベンゾイミダゾールから選択された前駆物質
重合体からなるものと、（ｉｉｉ）導体、導電層、およ
び集積回路チップを相互接続するための複数のバイアと
を具備する、信号および電源電流を集積回路に供給する
ための、集積回路パッケージング装置。 （１５）有機ポリシリカが、Ｃ1-6アルコキシシラン、
シルセスキオキサン、またはこれらの混合物であること
を特徴とする、上記（１４）に記載の装置。 （１６）シルセスキオキサンが、フェニル／Ｃ1-6アル
キルシルセスキオキサンであることを特徴とする、上記
（１５）に記載の装置。 （１７）前駆物質重合体が、（ＲＯ）m（Ｒ"）nＳｉＲ'
−を末端基とし、ＲおよびＲ'がそれぞれヒドロカルビ
ル基、Ｒ"がヒドリドまたはヒドロカルビル基、ｍが
１、２、または３、ｎ＋ｍ＝３であることを特徴とす
る、上記（１４）に記載の装置。 （１８）前駆物質重合体が、トリＣ1-10アルコキシシリ
ルＣ1-10アルキル基、またはトリＣ1-10アルコキシシリ
ルアリール基を末端基とすることを特徴とする、上記
（１７）に記載の装置。
【図面の簡単な説明】
【図１】本発明の集積回路装置の一部を示す断面図であ
る。
【図２】本発明の集積回路装置を製造する工程を示す図
である。
【図３】本発明の集積回路装置を製造する工程を示す図
である。
【図４】本発明の集積回路装置を製造する工程を示す図
である。
【図５】本発明の集積回路装置を製造する工程を示す図
である。
【図６】本発明の集積回路装置を製造する代替工程を示
す図である。
【図７】本発明の集積回路装置を製造する代替工程を示
す図である。
【図８】本発明の集積回路装置を製造する代替工程を示
す図である。
【符号の説明】
２ 基板 ８ 金属スタッド １０ 誘電層 １２ トレンチ １４ 金属皮膜 １６ 金属皮膜 １８ 基板 ２０ 金属スタッド ２２ トレンチ ２４ 誘電層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェームズ・ラプトン・ヘドリック アメリカ合衆国94588 カリフォルニア州 プレザントン バリー・オーク・プレース 2031 (72)発明者 ロバート・デニス・ミラー アメリカ合衆国95120 カリフォルニア州 サンノゼタム・オシャンタ・ドライブ 6614

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】（ａ）基板と、 （ｂ）基板上に位置する金属回路線と、 （ｃ）回路線に隣接して位置し、有機ポリシリカと、未
    縮合ポリ（ベンゾオキサゾール）、ポリ（ベンゾチアゾ
    ール）、およびポリ（ベンゾイミダゾール）から選択さ
    れた前駆物質重合体との反応生成物を含む誘電性組成物
    とを具備する、 集積回路装置。
  2. 【請求項２】有機ポリシリカが、Ｃ1-6アルコキシシラ
    ン、シルセスキオキサン、またはこれらの混合物である
    ことを特徴とする、請求項１に記載の装置。
  3. 【請求項３】シルセスキオキサンが、フェニル／Ｃ1-6
    アルキルシルセスキオキサンであることを特徴とする、
    請求項２に記載の装置。
  4. 【請求項４】前駆物質重合体が、（ＲＯ）m（Ｒ"）nＳ
    ｉＲ'−を末端基とし、ＲおよびＲ'がそれぞれヒドロカ
    ルビル基、Ｒ"がヒドリドまたはヒドロカルビル基、ｍ
    が１、２、または３、ｎ＋ｍ＝３であることを特徴とす
    る、請求項１に記載の装置。
  5. 【請求項５】前駆物質重合体が、トリＣ1-10アルコキシ
    シリルＣ1-10アルキル基、またはトリＣ1-10アルコキシ
    シリルアリール基を末端基とすることを特徴とする、請
    求項４に記載の装置。
  6. 【請求項６】（ａ）反応物質である有機ポリシリカと、
    未縮合ポリベンゾオキサゾール、ポリベンゾチアゾー
    ル、およびポリベンゾイミダゾールから選択された前駆
    物質重合体を含む誘電性組成物の層を基板上に置くステ
    ップと、 （ｂ）組成物を加熱して反応物質を反応させるステップ
    と、 （ｃ）リソグラフィにより誘電層をパターン形成するス
    テップと、 （ｄ）パターン形成した誘電層の上に金属皮膜を付着さ
    せるステップと、 （ｅ）皮膜を平坦化して集積回路を形成するステップと
    を含む、 集積回路の製法。
  7. 【請求項７】有機ポリシリカが、Ｃ1-6アルコキシシラ
    ン、シルセスキオキサン、またはこれらの混合物である
    ことを特徴とする、請求項６に記載の方法。
  8. 【請求項８】前駆物質重合体が、（ＲＯ）m（Ｒ"）nＳ
    ｉＲ'−を末端基とし、ＲおよびＲ'がそれぞれヒドロカ
    ルビル基、Ｒ"がヒドリドまたはヒドロカルビル基、ｍ
    が１、２、または３、ｎ＋ｍ＝３であることを特徴とす
    る、請求項６に記載の方法。
  9. 【請求項９】前駆物質重合体が、トリＣ1-10アルコキシ
    シリルＣ1-10アルキル基、またはトリＣ1-10アルコキシ
    シリルアリール基を末端基とすることを特徴とする、請
    求項８に記載の方法。
  10. 【請求項１０】（ａ）基板上に金属皮膜を付着させるス
    テップと、 （ｂ）金属皮膜をリソグラフィによりパターン形成する
    ステップと、 （ｃ）パターン形成した金属皮膜上に、反応物質である
    有機ポリシリカと、未縮合ポリベンゾオキサゾール、ポ
    リベンゾチアゾール、およびポリベンゾイミダゾールか
    ら選択された前駆物質重合体を含む誘電性組成物の層を
    付着させるステップと、 （ｄ）組成物を加熱して反応物質を反応させるステップ
    とを含む、 集積回路の製法。
  11. 【請求項１１】有機ポリシリカが、Ｃ1-6アルコキシシ
    ラン、シルセスキオキサン、またはこれらの混合物であ
    ることを特徴とする、請求項１０に記載の方法。
  12. 【請求項１２】前駆物質重合体が、（ＲＯ）m（Ｒ"）n
    ＳｉＲ'−を末端基とし、ＲおよびＲ'がそれぞれヒドロ
    カルビル基、Ｒ"がヒドリドまたはヒドロカルビル基、
    ｍが１、２、または３、ｎ＋ｍ＝３であることを特徴と
    する、請求項１０に記載の方法。
  13. 【請求項１３】前駆物質重合体が、トリＣ1-10アルコキ
    シシリルＣ1-10アルキル基、またはトリＣ1-10アルコキ
    シシリルアリール基を末端基とすることを特徴とする、
    請求項１２に記載の方法。
  14. 【請求項１４】（ｉ）回路板を接続するための導体を有
    する基板と、 （ｉｉ）基板上に交互に置かれた複数の絶縁層および導
    電層で、少なくとも１層が有機ポリシリカと、未縮合ポ
    リベンゾオキサゾール、ポリベンゾチアゾール、および
    ポリベンゾイミダゾールから選択された前駆物質重合体
    からなるものと、 （ｉｉｉ）導体、導電層、および集積回路チップを相互
    接続するための複数のバイアとを具備する、 信号および電源電流を集積回路に供給するための、集積
    回路パッケージング装置。
  15. 【請求項１５】有機ポリシリカが、Ｃ1-6アルコキシシ
    ラン、シルセスキオキサン、またはこれらの混合物であ
    ることを特徴とする、請求項１４に記載の装置。
  16. 【請求項１６】シルセスキオキサンが、フェニル／Ｃ
    1-6アルキルシルセスキオキサンであることを特徴とす
    る、請求項１５に記載の装置。
  17. 【請求項１７】前駆物質重合体が、（ＲＯ）m（Ｒ"）n
    ＳｉＲ'−を末端基とし、ＲおよびＲ'がそれぞれヒドロ
    カルビル基、Ｒ"がヒドリドまたはヒドロカルビル基、
    ｍが１、２、または３、ｎ＋ｍ＝３であることを特徴と
    する、請求項１４に記載の装置。
  18. 【請求項１８】前駆物質重合体が、トリＣ1-10アルコキ
    シシリルＣ1-10アルキル基、またはトリＣ1-10アルコキ
    シシリルアリール基を末端基とすることを特徴とする、
    請求項１７に記載の装置。
JP25820497A 1996-10-28 1997-09-24 集積回路装置およびその製法 Expired - Fee Related JP3173723B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/739134 1996-10-28
US08/739,134 US5773197A (en) 1996-10-28 1996-10-28 Integrated circuit device and process for its manufacture

Publications (2)

Publication Number Publication Date
JPH10135200A true JPH10135200A (ja) 1998-05-22
JP3173723B2 JP3173723B2 (ja) 2001-06-04

Family

ID=24970976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25820497A Expired - Fee Related JP3173723B2 (ja) 1996-10-28 1997-09-24 集積回路装置およびその製法

Country Status (7)

Country Link
US (1) US5773197A (ja)
JP (1) JP3173723B2 (ja)
KR (1) KR100289516B1 (ja)
CN (1) CN1127144C (ja)
MY (1) MY115697A (ja)
SG (1) SG53076A1 (ja)
TW (1) TW339474B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189109A (ja) * 2000-01-05 2001-07-10 Sumitomo Bakelite Co Ltd 絶縁材用樹脂組成物およびこれを用いた絶縁材
JP2008541453A (ja) * 2005-05-10 2008-11-20 ダウ・コーニング・コーポレイション 電子デバイスにおけるエレクトロマイグレーションを最小限に抑えるための方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323549B1 (en) 1996-08-29 2001-11-27 L. Pierre deRochemont Ceramic composite wiring structures for semiconductor devices and method of manufacture
US5962067A (en) 1997-09-09 1999-10-05 Lucent Technologies Inc. Method for coating an article with a ladder siloxane polymer and coated article
US6110649A (en) * 1997-11-19 2000-08-29 International Business Machines Corporation Process for manufacture of integrated circuit device
AU756688B2 (en) 1998-06-05 2003-01-23 Georgia Tech Research Corporation Porous insulating compounds and method for making same
US6093636A (en) * 1998-07-08 2000-07-25 International Business Machines Corporation Process for manufacture of integrated circuit device using a matrix comprising porous high temperature thermosets
US6143643A (en) * 1998-07-08 2000-11-07 International Business Machines Corporation Process for manufacture of integrated circuit device using organosilicate insulative matrices
US6333141B1 (en) 1998-07-08 2001-12-25 International Business Machines Corporation Process for manufacture of integrated circuit device using inorganic/organic matrix comprising polymers of three dimensional architecture
US6399666B1 (en) 1999-01-27 2002-06-04 International Business Machines Corporation Insulative matrix material
DE19915245A1 (de) * 1999-04-03 2000-10-05 Philips Corp Intellectual Pty Verfahren zur Herstellung von elektronischen Bauelementen mit Streifenleitungen
US6265753B1 (en) 1999-06-11 2001-07-24 International Business Machines Corporation Interconnect dielectric compositions, preparation thereof, and integrated circuit devices fabricated therewith
US6582777B1 (en) * 2000-02-17 2003-06-24 Applied Materials Inc. Electron beam modification of CVD deposited low dielectric constant materials
US6495479B1 (en) 2000-05-05 2002-12-17 Honeywell International, Inc. Simplified method to produce nanoporous silicon-based films
US6891237B1 (en) 2000-06-27 2005-05-10 Lucent Technologies Inc. Organic semiconductor device having an active dielectric layer comprising silsesquioxanes
TWI226103B (en) * 2000-08-31 2005-01-01 Georgia Tech Res Inst Fabrication of semiconductor devices with air gaps for ultra low capacitance interconnections and methods of making same
US6852648B2 (en) 2000-09-27 2005-02-08 Agere Systems Inc. Semiconductor device having a low dielectric constant dielectric material and process for its manufacture
JP3505520B2 (ja) * 2001-05-11 2004-03-08 松下電器産業株式会社 層間絶縁膜
DE10227663A1 (de) * 2002-06-20 2004-01-15 Infineon Technologies Ag Verfahren zum Versiegeln poröser Materialien bei der Chipherstellung und Verbindungen hierfür
US7442756B2 (en) * 2002-06-20 2008-10-28 Infineon Technologies Ag Polymer for sealing porous materials during chip production
US6753607B1 (en) * 2003-05-19 2004-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Structure for improving interlevel conductor connections
KR100644856B1 (ko) 2005-03-17 2006-11-24 한국과학기술연구원 연료전지 멤브레인 및 그 제조 방법
US20090115060A1 (en) * 2007-11-01 2009-05-07 Infineon Technologies Ag Integrated circuit device and method
KR101691046B1 (ko) * 2013-07-04 2016-12-29 제일모직 주식회사 포지티브형 감광성 수지 조성물, 이를 이용한 표시 소자용 유기 절연막, 및 표시 소자
US9406509B2 (en) * 2014-01-22 2016-08-02 Applied Materials, Inc. Deposition of heteroatom-doped carbon films

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1356919A (en) * 1970-04-17 1974-06-19 Ici Ltd Glass reinforced polymer composites
JPS4835778A (ja) * 1971-09-09 1973-05-26
US4141877A (en) * 1977-09-06 1979-02-27 Corning Glass Works Processing organic polymers with hydrated glasses
US4450620A (en) * 1983-02-18 1984-05-29 Bell Telephone Laboratories, Incorporated Fabrication of MOS integrated circuit devices
US4535099A (en) * 1984-04-03 1985-08-13 Imi-Tech Corporation Polyimide foam from mixture of silicon containing diamine and different aromatic diamine
DE3888390D1 (de) * 1987-05-18 1994-04-21 Siemens Ag Verfahren zur Herstellung hochwärmebeständiger Dielektrika.
US5043369A (en) * 1988-10-17 1991-08-27 Corning Incorporated Glass/glass-ceramic-plastic alloy articles
US5036145A (en) * 1989-07-10 1991-07-30 Armstrong World Industries, Inc. Alkoxysilane and alkoxysilane terminated polyamic or polyimide lacquer composition
US5206337A (en) * 1990-05-10 1993-04-27 Sumitomo Bakelite Company Limited Solvent-soluble polyimidesiloxane oligomer and process for producing the same
US5288842A (en) * 1991-01-30 1994-02-22 International Business Machines Corporation Morphological composite materials formed from different precursors
US5252654A (en) * 1991-07-03 1993-10-12 E. I. Du Pont De Nemours And Company Organic-inorganic polymeric composites
US5199163A (en) * 1992-06-01 1993-04-06 International Business Machines Corporation Metal transfer layers for parallel processing
US5412016A (en) * 1992-09-28 1995-05-02 E. I. Du Pont De Nemours And Company Process for making polymeric inorganic-organic compositions
US5384376A (en) * 1992-12-23 1995-01-24 Eastman Kodak Company Organic/inorganic hybrid materials

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189109A (ja) * 2000-01-05 2001-07-10 Sumitomo Bakelite Co Ltd 絶縁材用樹脂組成物およびこれを用いた絶縁材
JP2008541453A (ja) * 2005-05-10 2008-11-20 ダウ・コーニング・コーポレイション 電子デバイスにおけるエレクトロマイグレーションを最小限に抑えるための方法

Also Published As

Publication number Publication date
CN1188986A (zh) 1998-07-29
KR100289516B1 (ko) 2002-11-29
TW339474B (en) 1998-09-01
KR19980032199A (ko) 1998-07-25
JP3173723B2 (ja) 2001-06-04
CN1127144C (zh) 2003-11-05
MY115697A (en) 2003-08-30
SG53076A1 (en) 1998-09-28
US5773197A (en) 1998-06-30

Similar Documents

Publication Publication Date Title
JP3173723B2 (ja) 集積回路装置およびその製法
US5883219A (en) Integrated circuit device and process for its manufacture
CN1284206C (zh) 形成自对准图案的非光刻方法，生产的制品和使用的组合物
CN1305111C (zh) 用于生产自对准掩模的非平版印刷方法，所生产的制品和用于该制品的组合物
US8674046B2 (en) Source material for preparing low dielectric constant material
US6541865B2 (en) Porous dielectric material and electronic devices fabricated therewith
JP2589950B2 (ja) 金属バイア形成方法
US6509259B1 (en) Process of using siloxane dielectric films in the integration of organic dielectric films in electronic devices
US6841256B2 (en) Low dielectric constant polyorganosilicon materials generated from polycarbosilanes
US5976710A (en) Low TCE polyimides as improved insulator in multilayer interconnect structures
KR20020075876A (ko) 저유전상수 중합체 물질용 폴리카르보실란 접착 촉진제
US6730617B2 (en) Method of fabricating one or more tiers of an integrated circuit
US5962113A (en) Integrated circuit device and process for its manufacture
JP3489946B2 (ja) 半導体装置の絶縁膜形成方法及び絶縁膜形成材料
JPH10135199A (ja) 集積回路素子及び作製プロセス
JP2006124432A (ja) ベンゾオキサゾール樹脂前駆体、ポリベンゾオキサゾール樹脂、樹脂膜および半導体装置
JPH0656991A (ja) ポリイミド樹脂および多層配線回路基板
JPH04252230A (ja) 有機燐珪素重合体およびそれを用いた半導体装置
JP2003151973A (ja) 半導体装置用樹脂膜および半導体装置
JPH05267479A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees