JPH10133757A - Reference voltage generating circuit - Google Patents

Reference voltage generating circuit

Info

Publication number
JPH10133757A
JPH10133757A JP28656696A JP28656696A JPH10133757A JP H10133757 A JPH10133757 A JP H10133757A JP 28656696 A JP28656696 A JP 28656696A JP 28656696 A JP28656696 A JP 28656696A JP H10133757 A JPH10133757 A JP H10133757A
Authority
JP
Japan
Prior art keywords
terminal
reference voltage
voltage
circuit
external control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28656696A
Other languages
Japanese (ja)
Other versions
JP3022352B2 (en
Inventor
Masashi Mitsuishi
昌史 三石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8286566A priority Critical patent/JP3022352B2/en
Publication of JPH10133757A publication Critical patent/JPH10133757A/en
Application granted granted Critical
Publication of JP3022352B2 publication Critical patent/JP3022352B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Electrical Variables (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a reference voltage generating circuit which can sufficiently expand the output level range of a reference voltage while suppressing inflow electric energy from a single external control terminal. SOLUTION: This circuit is equipped with a voltage control circuit 1 which includes diodes D1 and D2, receives a control current Icnt from an external control terminal Tcnt, and outputs currents Ia and Ib and a reference voltage circuit 2 which receives the currents Ia and Ib and outputs a specific reference voltage Vout from an output terminal Tout. The circuit can suppress a current quantity of the current Icnt to a small current and can expand the output level of the reference voltage Vout to a sufficiently large variation quantity corresponding to an input of a voltage level of the external control voltage Vcnt over a wide range in the single external control terminal Tcnt of the voltage control circuit 1.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は基準電圧発生回路に
関し、特に半導体集積回路の製造過程において、外部制
御電圧により出力制御される基準電圧を生成出力して、
製造上の「ばらつき」に対する各種マージンの確認、評
価および選別を行う際に使用される基準電圧発生回路に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reference voltage generating circuit, and more particularly to a method for generating and outputting a reference voltage controlled by an external control voltage in a manufacturing process of a semiconductor integrated circuit.
The present invention relates to a reference voltage generating circuit used for checking, evaluating, and selecting various margins for “variation” in manufacturing.

【0002】[0002]

【従来の技術】従来、この種の基準電圧発生回路は、例
えば特開平3−283463号公報に示されるように、
半導体集積回路の製造過程等において、製造上の「ばら
つき」に対する各種マージンの確認、評価および選別を
目的として用いられている。以下においては、当該特開
平3−283463号公報において開示されている基準
電圧回路を1従来例として、その動作について説明する
ものとする。図9は、当該従来例の基準電圧回路と、そ
の外部制御端子との接続関係を示す回路図である。図9
に示されるように、本従来例は、出力端子Tout に対応
して、NPNトランジスタQ7 〜Q9 、ダイオードD7
および抵抗R14〜R18とを含む基準電圧回路2と、抵抗
13を介して節点a1 に接続される外部制御端子Ta
よび出力端子Tout に接続される外部制御端子Tb とを
備えて構成される。なお、この基準電圧回路2は、出力
端子Tout から所定の基準出力電圧Vout が出力される
ように、公知のバンドギャップ・リファレンス回路によ
り構成されており、上記の外部制御端子Ta または外部
制御端子Tb の何れかの外部制御端子を制御端子として
用いるかによって、当該基準電圧Vout の出力レベルが
外部から制御調整されている。
2. Description of the Related Art Conventionally, this type of reference voltage generating circuit is disclosed in, for example, Japanese Patent Application Laid-Open No. 3-283463.
In a manufacturing process of a semiconductor integrated circuit or the like, it is used for the purpose of checking, evaluating, and selecting various margins for “variation” in manufacturing. The operation of the reference voltage circuit disclosed in Japanese Patent Application Laid-Open No. 3-283463 will be described below as a conventional example. FIG. 9 is a circuit diagram showing a connection relationship between the conventional reference voltage circuit and its external control terminal. FIG.
As shown in FIG. 2, in the conventional example, the NPN transistors Q 7 to Q 9 and the diode D 7 correspond to the output terminal T out.
And a reference voltage circuit 2 which includes a resistor R 14 to R 18, and an external control terminal T b which is connected to the node external control terminal is connected to a 1 T a and the output terminal T out via the resistor R 13 It is configured with. The reference voltage circuit 2, so that the output terminal T out from the predetermined reference output voltage V out is outputted, is constituted by a known bandgap reference circuit, said external control terminal T a or external depending using any of the external control terminal of the control terminal T b as a control terminal, the output level of the reference voltage V out is controlled externally regulated.

【0003】図9において、外部制御端子Tb を制御端
子として使用する場合には、外部制御端子Tb の電圧即
ち外部制御電圧Vb は、出力端子Tout より出力される
基準出力電圧Vout と等しい値となり、図10(b)の
b ーVout 特性に示されるように、当該基準電圧V
out は、外部制御電圧Vb に比例して変化するようにな
る。また、この場合には、外部制御端子Tb を介して基
準電圧回路2に流入する電流Ib の値は、図10(a)
のVb ーIb 特性に示されるようになり、外部制御電圧
b の電圧値が或る電圧VBb よりも小さい制御入力電
圧領域においては、当該外部制御電圧Vb の入力増の変
化に対して、NPNトランジスタQ7 のエミッタ電流が
急激に増大する状態となり、これにより外部制御端子T
b を介して基準電圧回路2に流入する電流Ib の電流量
も急激に増大する。そして、上記の電圧VBb を越える
制御入力電圧領域においては、大きな電流変化がない状
態で電流Ib の電流値が推移している。
[0003] In FIG. 9, when using an external control terminal T b as a control terminal, voltage or external control voltage V b of the external control terminal T b is the reference output voltage V out to be output from the output terminal T out And the reference voltage V as shown in the V b -V out characteristic of FIG.
out changes in proportion to the external control voltage Vb . Further, in this case, the value of the current I b flowing into the reference voltage circuit 2 via the external control terminal T b is FIG. 10 (a)
Becomes as shown in V b over I b characteristic of the small control input voltage range than the voltage value is a certain voltage VB b of the external control voltage V b is the input increase in the change of the external control voltage V b in contrast, a state in which the emitter current of the NPN transistor Q 7 abruptly increases, thereby an external control terminal T
The current amount of the current Ib flowing into the reference voltage circuit 2 via b also sharply increases. Then, in the control input voltage range above the voltage VB b, the current value of the current I b in the absence of a large change in current is transitive.

【0004】次に、外部制御端子Ta を制御端子として
使用する場合には、外部制御端子Ta の電圧、即ち外部
制御電圧Va は抵抗R13を介して節点a1 に入力され
る。この時の節点a1 の電圧Va1は、外部制御電圧Va
の電圧値を、抵抗R13、R14、R15およびNPNトラン
ジスタQ8 により分圧して設定される電圧値となるため
に、外部制御電圧Va の変化量に対して当該電圧Va1
変化量は小さい変化量となり、これに応じて、出力端子
out における基準電圧Vout の出力レベルの変化量も
小さい変化量となる。即ち、外部制御電圧Va と基準電
圧Vout の関係を示す特性は、図10(b)のVa ーV
out 特性に示されるようになり、これにより、基準電圧
out の出力レベルの可変範囲は狭い電圧範囲に限定さ
れることが分かる。なお、この場合には、基準電圧V
out の可変範囲を拡大するために、抵抗R13を短絡する
か、または抵抗R13を十分に小さい抵抗値として使用す
ることも考えられるが、このようにすると、基準電圧V
out の変化量が、外部制御電圧Va 即ち節点a1 におけ
る電圧Va1の変化量に略々等しい変化量となり、基準電
圧出力Vout の可変範囲は拡大されるが、図10(a)
のVa1ーIa 特性に示されるように、節点aにおける電
圧Va1を或る電圧VBa を越えて大きい値にしてゆく
と、基準電圧回路2に含まれるNPNトランジスタQ7
およびQ8 と抵抗R15およびR16による帰還ループが稼
働状態となり、抵抗R15およびNPNトランジスタQ8
に流れる電流の増加率が大きくなり、これにより、接点
aを介して基準電圧回路2に流入する電流Ia1が急激に
増大する状態となる。
[0004] Then, when using an external control terminal T a as the control terminal, the voltage of the external control terminal T a, namely an external control voltage V a is inputted through a resistor R 13 to the node a 1. Voltage V a1 node a 1 at this time, the external control voltage V a
The voltage value of the resistor R 13, R 14, R 15 and NPN transistor Q 8 to the voltage value set by dividing the change in the voltage V a1 with respect to the variation of the external control voltage V a The amount is a small change amount, and accordingly, the change amount of the output level of the reference voltage V out at the output terminal T out is also a small change amount. That is, the characteristics showing the relationship between the external control voltage V a and the reference voltage V out is, V a chromatography V shown in FIG. 10 (b)
As shown in the out characteristics, it can be seen that the variable range of the output level of the reference voltage Vout is limited to a narrow voltage range. In this case, the reference voltage V
to expand the variable range of out, the resistor R 13 or shorted, or it is conceivable to use a resistor R 13 as sufficiently small resistance value, in this case, the reference voltage V
the amount of change out becomes a substantially equal amount of change in the change amount of the voltage V a1 in the external control voltage V a i.e. nodes a 1, the variable range of the reference voltage output V out but is enlarged, FIG. 10 (a)
As shown in the V a1 -I a characteristic of (a), when the voltage V a1 at the node a is increased to a value exceeding a certain voltage VBa, the NPN transistor Q 7 included in the reference voltage circuit 2
And the feedback loop of Q 8 and the resistors R 15 and R 16 are activated, and the resistor R 15 and the NPN transistor Q 8
The current Ia1 flowing into the reference voltage circuit 2 via the contact point a is rapidly increased.

【0005】[0005]

【発明が解決しようとする課題】上述した従来の基準電
圧発生回路においては、下記の欠点がある。 (1) 外部制御端子Tb を外部制御端子として用いる場合
には、図10(a)のVb ーIb 特性より明らかなよう
に、外部制御電圧Vb が或る電圧VBb よりも小さい制
御入力電圧領域においては、当該外部制御電圧Vb の入
力増の変化に対して、前述のように、NPNトランジス
タQ7 のエミッタ電流が急激に増大し、外部制御端子T
b より基準電圧回路2に流入する電流Ib の電流量も急
激に増大する。これにより、基準電圧回路2の回路素子
などが劣化・破壊されるという欠点がある。 (2) また、外部制御端子Ta を制御端子として使用する
場合には、外部制御電圧Va に対する基準電圧Vout
可変範囲を拡大するために、当該外部制御電圧Va を電
源電圧レベル以上に大きく変化させる場合には、基準電
圧回路2に流入する電流Ia の電流量が増大し、基準電
圧回路2の回路素子等が劣化・破壊されるという欠点が
ある。
The above-mentioned conventional reference voltage generating circuit has the following disadvantages. (1) In the case of using the external control terminal T b as external control terminals, as is clear from V b over I b characteristic of FIG. 10 (a), an external control voltage V b is smaller than a certain voltage VB b in the control input voltage range, to the input increase in the change of the external control voltage V b, as described above, the emitter current of the NPN transistor Q 7 is rapidly increased, the external control terminal T
The current amount of the current Ib flowing into the reference voltage circuit 2 increases rapidly from b . As a result, there is a disadvantage that the circuit elements and the like of the reference voltage circuit 2 are deteriorated or destroyed. (2) In the case of using the external control terminal T a as the control terminals, in order to expand the variable range of the reference voltage V out relative to the external control voltage V a, the power supply voltage level above the external control voltage V a In the case where the reference voltage circuit 2 is largely changed, there is a disadvantage that the amount of the current Ia flowing into the reference voltage circuit 2 increases, and circuit elements and the like of the reference voltage circuit 2 are deteriorated or destroyed.

【0006】この場合に、外部制御電圧Va を上げる代
わりに、抵抗R13を短絡するか、または十分に小さい抵
抗値として使用しようとすると、基準出力電圧Vout
可変範囲は拡大されるが、図10(a)のVa1ーIa
性に示されるように、節点a1 における電圧Va1が或る
電圧VBa を越える領域においては、外部制御端子Ta
を介して流入する電流Ia が増大して、同様に、基準電
圧回路2の回路素子などが劣化・破壊されるという欠点
がある。 (3) 更に、上記の欠点を回避するために、外部制御端子
a およびTb の双方を外部制御端子として使用する場
合には、これらの複数の外部制御端子に対応する制御手
段が必要となり、且つ端子数低減対応策に対しては阻害
要因の1つとなるという欠点がある。
[0006] In this case, instead of increasing the external control voltage V a, or to short-circuit the resistor R 13, or when trying to use as a sufficiently small resistance value, the variable range of the reference output voltage V out but is magnified As shown in the V a1 -I a characteristic of FIG. 10A, in a region where the voltage V a1 at the node a 1 exceeds a certain voltage VBa, the external control terminal T a
Increasing the current I a flowing through the likewise has the disadvantage that such circuit elements of the reference voltage circuit 2 is deteriorated or destroyed. (3) Furthermore, in order to avoid the above drawbacks, when using both the external control terminals T a and T b as external control terminals, the control means is required corresponding to the plurality of external control terminal In addition, there is a drawback that it is one of the hindrance factors for the measure for reducing the number of terminals.

【0007】本発明の目的は、外部制御端子による基準
電圧の出力レベル制御に際して、当該外部制御端子より
基準電圧回路内部に流入する大電流に起因する回路素子
の劣化・破壊を防止するとともに、外部制御電圧の変化
量に対する基準出力電圧の可変範囲を所要レベル範囲に
拡大し、併せて外部制御端子数を単一数に低減すること
にある。
It is an object of the present invention to prevent deterioration and destruction of circuit elements caused by a large current flowing into the reference voltage circuit from the external control terminal when the output level of the reference voltage is controlled by the external control terminal. An object of the present invention is to extend the variable range of the reference output voltage with respect to the change amount of the control voltage to a required level range and also reduce the number of external control terminals to a single number.

【0008】[0008]

【課題を解決するための手段】本発明の半導体装置は、
基準電圧の出力レベルを、外部制御電圧により制御して
生成して出力する基準電圧発生回路において、前記外部
制御電圧を単一の外部制御端子を介して入力し、前記基
準電圧の出力レベルを制御調整する第1および第2の電
流を生成して出力する電圧制御回路と、前記第1および
第2の電流を、それぞれ対応する第1および第2の端子
を介して入力し、所定の出力端子より前記基準電圧を生
成して出力する基準電圧回路と、を備えて構成されるこ
とを特徴としている。
According to the present invention, there is provided a semiconductor device comprising:
In a reference voltage generating circuit that generates and outputs an output level of a reference voltage under the control of an external control voltage, the external control voltage is input through a single external control terminal to control the output level of the reference voltage. A voltage control circuit for generating and outputting first and second currents to be adjusted, and a predetermined output terminal for inputting the first and second currents through corresponding first and second terminals, respectively; And a reference voltage circuit for generating and outputting the reference voltage.

【0009】なお、前記電圧制御回路は、カソードが前
記外部制御端子に接続されて、アノードが前記第1の端
子に接続される第1の整流素子と、アノードが前記外部
制御端子に接続されて、カソードが前記第2の端子に接
続される第2の整流素子と、を備えて構成してもよい。
また、前記第1および第2の整流素子は、それぞれ半導
体ダイオード素子により形成してもよく、或はまた、前
記第1および第2の整流素子は、それぞれダイオード接
続されるMOSトランジスタにより形成するようにして
もよい。
The voltage control circuit includes a first rectifier element having a cathode connected to the external control terminal, an anode connected to the first terminal, and an anode connected to the external control terminal. , A second rectifying element having a cathode connected to the second terminal.
Further, the first and second rectifiers may be formed by semiconductor diode elements, respectively, or the first and second rectifiers may be formed by diode-connected MOS transistors, respectively. It may be.

【0010】更に、前記基準電圧回路は、コレクタが電
源電圧源に接続されて、ベースが前記第1の端子に接続
され、エミッタが前記第2の端子ならびに前記出力端子
に接続されるNPNトランジスタと、前記電源電圧源
と、前記第1の端子と前記NPNトランジスタのベース
との接続点との間に接続される第1の抵抗と、前記第1
の端子と前記NPNトランジスタのベースとの接続点
と、所定の接地点との間に準方向に直列接続されるn個
の半導体ダイオードと、前記NPNトランジスタのエミ
ッタと前記接地点との間に接続される第2の抵抗と、を
備えて構成してもよい。
Further, the reference voltage circuit includes an NPN transistor having a collector connected to a power supply voltage source, a base connected to the first terminal, and an emitter connected to the second terminal and the output terminal. A first resistor connected between the power supply voltage source and a connection point between the first terminal and the base of the NPN transistor;
N semiconductor diodes connected in series in a quasi-direction between a connection point of the NPN transistor and the base of the NPN transistor, and a predetermined ground point, and a connection between the emitter of the NPN transistor and the ground point And a second resistor to be provided.

【0011】或はまた、前記基準電圧回路は、コレクタ
が電源電圧源に接続されて、ベースが前記第1の端子に
接続され、エミッタが前記第2の端子ならびに前記出力
端子に接続される第1のNPNトランジスタと、前記電
源電圧源と、前記第1の端子と前記第1のNPNトラン
ジスタのベースとの接続点との間に接続される第1の抵
抗と、アノードが、前記第1の端子と前記第1のNPN
トランジスタのベースとの接続点に接続される第1の半
導体ダイオードと、前記第1の半導体ダイオードのカソ
ードと接地点との間に直列接続される第2および第3の
抵抗と、コレクタが前記第1の半導体ダイオードのカソ
ードに接続され、ベースが前記第2および第3の抵抗の
接続点に接続されて、エミッタが接地点に接続される第
2のNPNトランジスタと、前記第1のNPNトランジ
スタのエミッタと前記接地点との間に接続される第4の
抵抗と、を備えて構成するようにしてもよい。
Alternatively, in the reference voltage circuit, a collector is connected to a power supply voltage source, a base is connected to the first terminal, and an emitter is connected to the second terminal and the output terminal. One NPN transistor, the power supply voltage source, a first resistor connected between a connection point between the first terminal and the base of the first NPN transistor, and an anode connected to the first NPN transistor. Terminal and the first NPN
A first semiconductor diode connected to a connection point with the base of the transistor; second and third resistors connected in series between a cathode of the first semiconductor diode and a ground point; and a collector connected to the first semiconductor diode. A second NPN transistor connected to a cathode of the first semiconductor diode, a base connected to a connection point of the second and third resistors, and an emitter connected to a ground point; A fourth resistor connected between the emitter and the ground point may be provided.

【0012】また、前記基準電圧回路は、コレクタが電
源電圧源に接続されて、ベースが前記第1の端子に接続
され、エミッタが前記第2の端子ならびに前記出力端子
に接続される第1のNPNトランジスタと、前記電源電
圧源と、前記第1の端子と前記第1のNPNトランジス
タのベースとの接続点との間に接続される第1の抵抗
と、コレクタが、第2の抵抗を介して前記前記第1の端
子と前記第1のNPNトランジスタのベースとの接続点
に接続され、エミッタが接地点に接続される第2のNP
Nトランジスタと、コレクタが、第3の抵抗を介して前
記第1のNPNトランジスタのエミッタに接続されると
ともに、前記第2のNPNトランジスタのベースに接続
され、エミッタが第4の抵抗を介して接地点に接続され
て、ベースが第5の抵抗を介して前記第2の端子ならび
に前記出力端子に接続される第3のNPNトランジスタ
と、アノードが前記第3のNPNトランジスタのベース
に接続され、カソードが接地点に接続される半導体ダイ
オードと、を備えて構成してもよい。
In the reference voltage circuit, a collector is connected to a power supply voltage source, a base is connected to the first terminal, and an emitter is connected to the second terminal and the output terminal. An NPN transistor, a power supply voltage source, a first resistor connected between a connection point of the first terminal and a base of the first NPN transistor, and a collector connected via a second resistor. A second NP connected to a connection point between the first terminal and the base of the first NPN transistor and an emitter connected to a ground point.
An N-transistor and a collector are connected to the emitter of the first NPN transistor via a third resistor, and are connected to the base of the second NPN transistor, and the emitter is connected via a fourth resistor. A third NPN transistor connected to a point and having a base connected to the second terminal and the output terminal via a fifth resistor; an anode connected to the base of the third NPN transistor; And a semiconductor diode connected to a ground point.

【0013】[0013]

【発明の実施の形態】次に、本発明について図面を参照
して説明する。
Next, the present invention will be described with reference to the drawings.

【0014】図1は本発明の第1の実施形態の構成を示
す図である。図1に示されるように、本実施形態は、ダ
イオードD1 およびD2 を含み、外部制御端子Tcnt
り制御用の電流Icnt の入力を受けて、電流Ia および
電流Ib を出力する電圧制御回路1と、端子Ta および
端子Tb より、前記電流Ia および電流Ib の入力を受
けて、出力端子Tout より所定の基準電圧Vout を出力
する基準電圧回路2とを備えて構成される。即ち、本発
明と従来例との相違点は、図1に示されるように、新た
に電圧制御回路1が付加されていることである。
FIG. 1 is a diagram showing the configuration of the first embodiment of the present invention. As shown in FIG. 1, the present embodiment includes a diode D 1 and D 2, receives the input of the current I cnt for controlling from external control terminal T cnt, and outputs a current I a and the current I b includes a voltage control circuit 1, from the terminal T a and the terminal T b, it receives an input of the current I a and the current I b, and a reference voltage circuit 2 for outputting a predetermined reference voltage V out from the output terminal T out It is composed. That is, the difference between the present invention and the conventional example is that a voltage control circuit 1 is newly added as shown in FIG.

【0015】図1において、基準電圧回路2を単体で通
常動作させている場合に、端子Taを外部制御端子とし
て使用し、直接端子Ta に制御電圧Va を印加して変化
させた場合における、端子Ta より基準電圧回路2に流
れ込む電流Ia の変化は、図2(a)のVa −Ia 特性
に示されるようになる。即ち、制御電圧Va を或る電圧
VBa よりも小さい電圧レベルとする場合には、電流I
a の絶対値は小さいレベルとなっているが、制御電圧V
a をVBa よりも大きい電圧レベルにすると、電流Ia
は急激に増大する傾向となる。この電圧VBa は、電流
a の値がゼロになる時の端子Ta における電圧値であ
り、基準電圧回路2が単体にて通常動作している時の端
子Ta のバイアス電圧を意味している。同様に、基準電
圧回路2を単体で通常動作させている場合に、端子Tb
を外部制御端子として使用し、直接端子Tb に制御電圧
b を印加して変化させた場合の端子Tb より基準電圧
回路2に流れ込む電流Ib の変化は、図2(a)のVb
−Ib 特性に示されるようになる。即ち、電圧Vb を或
る電圧VBb よりも大きい電圧値とする場合には、電流
b の絶対値は小さいレベルとなっているが、電圧Vb
をVBb よりも小さい電圧レベルにすると、電流Ib
負の方向に急激に増大する傾向となる。この場合におけ
る電圧VBb は、電流Ib の値がゼロになる時の端子T
b における電圧値であり、基準電圧回路2が単体にて通
常動作している時の端子Tb のバイアス電圧を意味して
いる。
[0015] In FIG. 1, when a normally operating the reference voltage circuit 2 alone, when using the terminal T a as the external control terminal is varied by applying a control voltage V a directly to the terminal T a in the change of the current I a flowing from the terminal T a to the reference voltage circuit 2 is as shown in V a -I a characteristic of FIG. 2 (a). That is, when the control voltage V a small voltage level than a certain voltage VB a, the current I
Although the absolute value of a is at a small level, the control voltage V
If a is set to a voltage level greater than VB a , the current I a
Tends to increase rapidly. This voltage VB a is a voltage value at the terminals T a when the value of the current I a is zero, means a bias voltage of the terminal T a when the reference voltage circuit 2 is operating normally at a single ing. Similarly, when the reference voltage circuit 2 is normally operated alone, the terminal T b
Was used as an external control terminal, change in the terminal T b from flowing into the reference voltage circuit 2 current I b in the case of changing by applying a control voltage V b directly to the terminal T b is, V in FIGS. 2 (a) b
It is as shown in -I b properties. That is, when the voltage V b and the voltage value larger than a certain voltage VB b is has an absolute value smaller level of current I b, the voltage V b
The When a small voltage level than VB b, current I b becomes tends to increase rapidly in the negative direction. Voltage VB b in this case, the terminal T when the value of the current I b becomes zero
This is the voltage value at b , and means the bias voltage at the terminal Tb when the reference voltage circuit 2 is normally operating alone.

【0016】上記のように、異なる性質を持った端子T
a および端子Tb を有する基準電圧回路2に対して、外
部制御端子Tcnt を電圧制御回路1を介して接続する場
合には、図1に示されるように、電圧制御回路1の出力
線は、それぞれを端子Ta および端子Tb に接続され
る。電圧制御回路1は、ダイオードD1 およびD2 によ
り構成されており、ダイオードD1 のアノードは端子T
a に接続され、カソードはダイオードD2 のアノードに
接続されており、またダイオードD2 のカソードは端子
b に接続されて、これらの両ダイオードの接続点は外
部制御端子Tcntに接続されている。
As described above, the terminals T having different properties
the reference voltage circuit 2 having a and the terminal T b, when connecting the external control terminal T cnt through the voltage control circuit 1, as shown in FIG. 1, the output line of the voltage control circuit 1 They are connected respectively to the terminals T a and the terminal T b. The voltage control circuit 1 includes diodes D 1 and D 2, and the anode of the diode D 1 is connected to a terminal T.
is connected to a, the cathode is connected to the anode of the diode D 2, also the cathode of the diode D 2 is connected to the terminal T b, the connection point of these two diodes are connected to an external control terminal T cnt I have.

【0017】図1において、外部制御端子Tcnt に印加
される外部制御電圧をVcnt とし、外部制御端子Tcnt
より電圧制御回路1に流入する電流をIcnt とすると、
外部制御電圧Vcnt に対する電流Icnt の変化を示すV
cnt −Icnt 特性は、図2(b)に示されるようにな
る。即ち、電圧Vcnt の値を大きくする場合には、ダイ
オードD1 はオフしてダイオードD2 はオンの状態とな
り、電圧制御回路1より端子Tb に流れ込む少量の電流
b によって、基準電圧回路2の出力端子Toutより出
力される基準電圧Vout の出力レベルが制御されるよう
になり、また、電圧Vcnt の値を小さくする場合には、
ダイオードD1 はオンしてダイオードD2はオフの状態
となり、電圧制御回路1より端子Ta に流れ込む小量の
電流Ia によって、出力端子Tout より出力される基準
電圧Vout が制御されるようになる。
In FIG. 1, the external control voltage applied to the external control terminal T cnt is V cnt , and the external control terminal T cnt
Assuming that the current flowing into the voltage control circuit 1 is I cnt ,
V indicating a change in current I cnt with respect to external control voltage V cnt
The cnt- Icnt characteristic is as shown in FIG. That is, when increasing the value of the voltage V cnt, the diode D 1 is the diode D 2 are turned off in a state of ON, a small amount of current I b flowing from the voltage control circuit 1 to the terminal T b, the reference voltage circuit When the output level of the reference voltage Vout output from the output terminal Tout of the second Vout is controlled and the value of the voltage Vcnt is reduced,
Diode D 1 is the diode D 2 is turned on is turned off, the small amount of current I a flowing from the voltage control circuit 1 to the terminal T a, the reference voltage V out to be output from the output terminal T out is controlled Become like

【0018】なお、図1の電圧制御回路1においては、
二つのダイオードを使用して回路が構成されているが、
このダイオードの所要個数は、端子Ta およびTb にお
けるバイアス電圧VBa およびVBb の電圧レベルによ
って規定される。今、当該ダイオードの個数をnとし、
ダイオードのオン電圧をVf とすると、下記の不等式に
よる条件を満たす最小のnの値が、最適なダイオードの
所要個数となる。
In the voltage control circuit 1 shown in FIG.
The circuit is made up of two diodes,
Required number of the diode is defined by the voltage level of the bias voltage VB a and VB b at terminals T a and T b. Now, let the number of the diodes be n,
Assuming that the ON voltage of the diode is Vf , the minimum value of n that satisfies the condition according to the following inequality is the required number of optimum diodes.

【0019】 VBa −VBb <n・Vf ……………………(1) また、電圧制御回路1における外部制御端子Tcnt の引
出し点は、ダイオード同士の接続点の何れかを選択する
ことにより実現可能であり、当該外部制御端子Tcnt
オープンとすることにより、内部の基準電圧回路2の動
作を通常動作状態に設定することができる。
[0019] VB a -VB b <The n · Vf ........................ (1), drawer point of the external control terminal T cnt in the voltage control circuit 1, select one of the connection point of the diodes between By opening the external control terminal Tcnt , the operation of the internal reference voltage circuit 2 can be set to the normal operation state.

【0020】次に、本発明の第2の実施形態について説
明する。本実施形態は、図1の第1の実施形態におい
て、基準電圧回路2の内部構成を具体的に示したもので
あり、図3に示されるように、ダイオードD1 およびD
2 を含み、外部制御端子Tcntより制御用の電流Icnt
の入力を受けて、電流Ia および電流Ib を出力する電
圧制御回路1と、ダイオードD3 、D4 、…………、D
n (nは、ダイオードの個数)、NPNトランジスタQ
1 、抵抗R1 およびR2 を備えて構成され、端子Ta
よび端子Tb より、前記制御用の電流Ia および電流I
b の入力を受けて、出力端子Tout より所定の基準電圧
out を出力する基準電圧回路2とを備えて構成され
る。なお、この第2の実施形態の場合には、基準電圧回
路2の端子Ta は、NPNトランジスタQ1 のベースに
接続され、端子Tb は、出力端子Tout に接続されてい
る。
Next, a second embodiment of the present invention will be described. This embodiment corresponds to the first embodiment of FIG. 1, which specifically shows the internal configuration of the reference voltage circuit 2, as shown in FIG. 3, diodes D 1 and D
It comprises 2, current I cnt for controlling from external control terminal T cnt
, A voltage control circuit 1 that outputs a current Ia and a current Ib , and diodes D 3 , D 4 ,..., D
n (n is the number of diodes), NPN transistor Q
1, is configured with a resistor R 1 and R 2, from the terminal T a and the terminal T b, the current for the control I a and current I
receiving b inputs, and includes a reference voltage circuit 2 for outputting a predetermined reference voltage V out from the output terminal T out. In the case of the second embodiment, the terminal T a of the reference voltage circuit 2 is connected to the base of NPN transistor Q 1, the terminal T b is connected to the output terminal T out.

【0021】図3において、基準電圧回路2より出力さ
れる基準電圧Vout は、ダイオードのオン電圧を第1の
実施形態の場合と同様にVf とするとともに、その個数
をnとし、NPNトランジスタQ1 のベース・エミッタ
間電圧を、当該Vf の電圧値に等しくなるように設定し
てあるものとすると、次式にて与えられる。
In FIG. 3, the reference voltage Vout output from the reference voltage circuit 2 is set to Vf as in the first embodiment, the number of the diodes is set to n, and the NPN transistor is turned on. the base-emitter voltage of Q 1, assuming that is set to be equal to the voltage value of the V f, is given by the following equation.

【0022】 Vout =(n−1)・Vf ……………………(2) 図5(a)および(b)には、基準電圧回路2の端子T
a および端子Tb における電圧−電流特性が示されてい
る。即ち、図5(a)においては、図3における外部制
御端子Tcnt における電圧−電流の関係を示すVcnt
cnt 特性が実線にて示されており、また基準電圧回路
2の端子Ta を外部制御端子とした場合のVa −Ia
性、ならびに端子Tb を外部制御端子とした場合のVb
−Ib 特性が、それぞれ破線にて示されている。これら
の電圧−電流特性図より、基準電圧回路2の端子Ta
よび端子Tb を外部制御端子とした場合の電流Ia およ
びIb の電流値に比較して、電圧制御回路1の外部制御
端子Tcnt における電流Icnt の電流値は、外部制御電
圧Vcnt の広範囲にわたる入力電圧レベルに対して小さ
い電流値に抑制されていることが分かる。また、図5
(b)には、図3の外部制御端子Tcnt における外部制
御電圧Vcnt に対する基準電圧Vout の出力レベルの関
係を示すVcnt −Vout 特性が実線にて示されている。
即ち、第1の実施形態の場合と同様に、外部制御電圧V
cnt の値を大きくする場合には、ダイオードD1 はオフ
してダイオードD2 はオンの状態となり、電圧制御回路
1より端子Tb に流れ込む小電流Ib によって、基準電
圧回路2の出力端子Tout より出力される基準電圧V
out の出力レベルが制御されるようになり、また、外部
制御電圧Vcnt の値を小さくする場合には、ダイオード
1 はオンしてダイオードD2 はオフの状態となり、電
圧制御回路1より端子Ta に流れ込む小電流Ia によっ
て、出力端子Tout より出力される基準電圧Vout の出
力レベルが制御されるようになる。
V out = (n−1) · V f (2) FIGS. 5A and 5B show a terminal T of the reference voltage circuit 2.
voltage at a and the terminal T b - current characteristics are shown. That is, in FIG. 5A, V cnt − indicating the voltage-current relationship at the external control terminal T cnt in FIG.
V b where I cnt properties that are shown by the solid line, and V a -I a characteristic when the terminal T a of the reference voltage circuit 2 and the external control terminal, and the terminal T b and the external control terminal
-I b characteristics are respectively shown by a broken line. These voltages - than the current characteristic diagram, by comparing the terminal T a and the terminal T b of the reference voltage circuit 2 to the current value of the current I a and I b in the case of an external control terminal, an external control of the voltage control circuit 1 It can be seen that the current value of the current I cnt at the terminal T cnt is suppressed to a small current value with respect to the input voltage level over a wide range of the external control voltage V cnt . FIG.
To (b) is, V cnt -V out properties indicating the output level of the relationship of the reference voltage V out relative to the external control voltage V cnt in the external control terminal T cnt of FIG. 3 is shown by a solid line.
That is, similarly to the case of the first embodiment, the external control voltage V
When increasing the value of cnt is diode D 1 is the diode D 2 are turned off in a state of ON, by a small current I b flowing from the voltage control circuit 1 to the terminal T b, the output terminal T of the reference voltage circuit 2 reference voltage V output from out
out is controlled, and when the value of the external control voltage V cnt is reduced, the diode D 1 is turned on and the diode D 2 is turned off. by a small current I a flowing in T a, the output level of the reference voltage V out to be output from the output terminal T out becomes to be controlled.

【0023】次に、図4は、本発明の第3の実施形態の
構成を示す図であり、第2の実施形態の場合と同様に、
図1の第1の実施形態において、基準電圧回路2の内部
構成を具体的に示したものであり、ダイオードD1 およ
びD2 を含み、外部制御端子Tcnt より制御用の電流I
cnt の入力を受けて、電流Ia および電流Ib を出力す
る電圧制御回路1と、ダイオードD5 、NPNトランジ
スタQ2 およびQ3 、抵抗R3 、R4 、R5 およびR6
を備えて構成され、端子Ta および端子Tb より、前記
電流Ia および電流Ib の入力を受けて、出力端子T
out より所定の基準電圧Vout を出力する基準電圧回路
2とを備えて構成される。なお、この第3の実施形態の
場合には、基準電圧回路2の端子Ta は、NPNトラン
ジスタQ2のベースに接続され、端子Tb は、出力端子
out に接続される。
Next, FIG. 4 is a diagram showing the configuration of a third embodiment of the present invention. As in the case of the second embodiment, FIG.
In the first embodiment shown in FIG. 1, the internal configuration of the reference voltage circuit 2 is specifically shown, includes diodes D 1 and D 2 , and a control current I c from an external control terminal T cnt.
In response to input of cnt, a voltage control circuit 1 for outputting a current I a and the current I b, diodes D 5, NPN transistors Q 2 and Q 3, the resistor R 3, R 4, R 5 and R 6
It is configured with, from the terminal T a and the terminal T b, receives an input of the current I a and the current I b, the output terminal T
and a reference voltage circuit 2 for outputting a predetermined reference voltage Vout from the out . In the case of the third embodiment, the terminal T a of the reference voltage circuit 2 is connected to the base of NPN transistor Q 2, the terminal T b is connected to the output terminal T out.

【0024】本実施形態の各端子における電圧−電流特
性は、第2の実施形態の場合と全く同様であり、図5
(a)には、図4における外部制御端子Tcnt における
電圧−電流の関係を示すVcnt −Icnt 特性が実線にて
示されており、また基準電圧回路2の端子Ta を外部制
御端子とした場合のVa −Ia 特性、ならびに端子Tb
を外部制御端子とした場合のVb −Ib 特性が、それぞ
れ破線にて示されている。これにより、電流Ia および
b の電流値に比較して、電流Icnt の絶対値が外部制
御電圧Vcnt の広範囲の電圧値に対して小さい電流値と
なっていることが分かる。
The voltage-current characteristics at each terminal of this embodiment are exactly the same as those of the second embodiment.
The (a), the voltage at the external control terminal T cnt in FIG 4 - V cnt -I cnt characteristic showing the relationship between the current is shown by the solid line, and the external control terminal of the terminal T a of the reference voltage circuit 2 V a -I a characteristic in the case of a well terminal T b,
Are the external control terminals, and the Vb- Ib characteristics are indicated by broken lines. Thus, compared to the current value of the current I a and I b, it is seen that the absolute value of the current I cnt becomes smaller current value for a wide range of the voltage value of the external control voltage V cnt.

【0025】また、図5(b)には、図4の外部制御端
子Tcnt における外部制御電圧Vcnt に対する基準電圧
out の出力レベルの関係を示すVcnt −Vout 特性が
実線にて示されている。これにより、第1および第2の
実施形態の場合と同様に、外部制御電圧Vcnt の値を大
きくする場合には、ダイオードD1 はオフしてダイオー
ドD2 はオンの状態となり、電圧制御回路1より端子T
b に流れ込む小電流Ib によって、基準電圧回路2の出
力端子Tout より出力される基準電圧Vout が制御され
るようになり、また、外部制御電圧Vcnt の値を小さく
する場合には、ダイオードD1 はオンしてダイオードD
2 はオフの状態となり、電圧制御回路1より端子Ta
流れ込む小電流Ia によって、出力端子Tout より出力
される基準電圧Vout が制御されるようになる。
Further, in FIG. 5 (b), shows V cnt -V out properties indicating the output level of the relationship of the reference voltage V out relative to the external control voltage V cnt in the external control terminal T cnt in FIG. 4 by a solid line Have been. Thus, as in the first and second embodiments, when increasing the value of the external control voltage V cnt, the diode D 1 is the diode D 2 is turned off becomes the on state, the voltage control circuit Terminal T from 1
When the reference voltage V out output from the output terminal T out of the reference voltage circuit 2 is controlled by the small current I b flowing into the b , and when the value of the external control voltage V cnt is reduced, Diode D 1 turns on and diode D
2 is turned off, by a small current I a flowing from the voltage control circuit 1 to the terminal T a, the reference voltage V out to be output from the output terminal T out becomes to be controlled.

【0026】また、図6は、本発明の第4の実施形態の
構成を示す図であり、基準電圧回路2としては、公知の
バンドギャップ・リファレンス回路が用いられている。
本実施形態の場合には、基準電圧回路2の端子Ta は、
NPNトランジスタQ4 のベースに接続されており、端
子Tb は、出力端子Tout 接続されている。図7は、図
6の各端子における電圧−電流特性である。即ち、図7
(a)には、図6における外部制御端子Tcnt における
電圧−電流の関係を示すVcnt −Icnt 特性が実線にて
示されており、また基準電圧回路2の端子Ta を外部制
御端子とした場合のVa −Ia 特性、ならびに端子Tb
を外部制御端子とした場合のVb −Ib 特性が、それぞ
れ破線にて示されている。従って、第1、第2および第
3の実施形態の場合と同様に、電流Ia およびIb の電
流値に比較して、電流Icnt の絶対値が外部制御電圧V
cnt の広範囲の電圧値に対して小さい電流値となってい
ることが分かる。更に、図7(b)には、図5(b)と
同様に、外部制御端子Tcnt の外部制御電圧Vcnt に対
する基準電圧Vout の出力レベルの関係を示すVcnt
out 特性図が実線にて示されている。本実施形態にお
いても、外部制御電圧Vcnt の値を大きくする場合に
は、電圧制御回路1より端子Tb に流れ込む小電流Ib
によって、基準電圧回路2の出力端子Tout より出力さ
れる基準電圧Vout が制御されるようになり、また、外
部制御電圧Vcnt の値を小さくする場合には、電圧制御
回路1より端子Ta に流れ込む小電流Ia によって、出
力端子Tout より出力される基準電圧Vout の出力レベ
ルが制御されるようになる。
FIG. 6 shows a fourth embodiment of the present invention.
FIG. 3 is a diagram showing a configuration, and a known reference voltage circuit 2 is used.
A bandgap reference circuit is used.
In the case of the present embodiment, the terminal T of the reference voltage circuit 2aIs
NPN transistor QFourConnected to the base of the end
Child TbIs the output terminal ToutIt is connected. FIG.
6 shows voltage-current characteristics at each terminal. That is, FIG.
(A) shows the external control terminal T in FIG.cntIn
V indicating the voltage-current relationshipcnt-IcntCharacteristic is solid line
The terminal T of the reference voltage circuit 2 is shownaThe external system
V when control terminala-IaCharacteristics and terminal Tb
When V is the external control terminalb-Ib The characteristics are each
And are indicated by broken lines. Therefore, the first, second and
As in the third embodiment, the current IaAnd IbNo electricity
The current IcntIs the external control voltage V
cntCurrent value is small for a wide range of voltage values.
You can see that Further, FIG. 7 (b) shows FIG. 5 (b)
Similarly, the external control terminal TcntExternal control voltage VcntTo
Reference voltage VoutV indicating the output level relationship ofcnt
VoutThe characteristic diagram is shown by a solid line. In this embodiment,
The external control voltage VcntWhen increasing the value of
Is the terminal T from the voltage control circuit 1.bSmall current I flowing intob
The output terminal T of the reference voltage circuit 2outMore output
Reference voltage VoutIs controlled and also outside
Section control voltage VcntTo reduce the value of
Terminal T from circuit 1aSmall current I flowing intoaBy, out
Force terminal ToutReference voltage V output fromoutOutput level
Is controlled.

【0027】更に、図8は、本発明の第5の実施形態の
構成を示す図であり、ダイオード接続されるMOSトラ
ンジスタMd1およびMd2を含み、外部制御端子Tcnt
り制御用の電流Icnt の入力を受けて、電流Ia および
電流Ib を出力する電圧制御回路1と、端子Ta および
端子Tb より、前記電流Ia および電流Ib の入力を受
けて、出力端子Tout より所定の基準電圧Vout を出力
する基準電圧回路2とを備えて構成される。なお、本実
施形態においては、基準電圧回路2は、MOSトランジ
スタM0 と、ダイオード接続されるMOSトランジスタ
d3、Md4、……‥、Mdn(nは、MOSトランジスタ
の個数)と、定電流源CS1 と、抵抗R12とを備えて構
成されており、端子Ta はMOSトランジスタM0 のゲ
ートに接続され、端子Tb は、基準電圧回路2の出力端
子Tout に接続されている。
FIG. 8 is a diagram showing a configuration of a fifth embodiment of the present invention. The configuration includes diode-connected MOS transistors M d1 and M d2 , and a control current I c from an external control terminal T cnt. in response to input of cnt, a voltage control circuit 1 for outputting a current I a and the current I b, from the terminal T a and the terminal T b, receives an input of the current I a and the current I b, the output terminal T out And a reference voltage circuit 2 for outputting a predetermined reference voltage Vout . In the present embodiment, the reference voltage circuit 2 includes a MOS transistor M 0 , a diode-connected MOS transistor M d3 , M d4 ,..., M dn (n is the number of MOS transistors). a current source CS 1, is constituted by a resistor R 12, the terminal T a is connected to the gate of the MOS transistor M 0, the terminal T b is connected to the output terminal T out of the reference voltage circuit 2 I have.

【0028】図8において、本実施形態の場合には、図
3の第2の実施形態の場合と同様に、基準電圧Vout
出力レベルは、MOSトランジスタのゲート・ソース間
電圧をVgsとすると、次式により与えられる。
In FIG. 8, in the case of the present embodiment, the output level of the reference voltage V out is determined by setting the gate-source voltage of the MOS transistor to V gs , as in the case of the second embodiment of FIG. Then, it is given by the following equation.

【0029】 Vout =(n−1)・Vgs ……………………(3) 基準電圧回路2の端子Ta がMOSトランジスタM0
ゲートに接続されており、端子Tb がMOSトランジス
タM0 のソースおよび出力端子Tout に接続されている
ために、外部制御端子Tcnt 、端子Ta および端子Tb
における電圧−電流特性は、図5に示される電圧−電流
特性と同様の特性を示すようになる。また、この電圧制
御回路1に含まれるダイオードとして、それぞれダイオ
ード接続されたMOSトランジスタMd1およびMd2を用
いることにより、当該基準電圧制御回路1を、フルCM
OSプロセスを介して実現することが可能となる。
[0029] V out = (n-1) · V gs ........................ (3) terminal T a of the reference voltage circuit 2 is connected to the gate of the MOS transistor M 0, the terminal T b because it is connected to the source and the output terminal T out of the MOS transistor M 0, external control terminal T cnt, terminals T a and the terminal T b
The voltage-current characteristics at the time are similar to the voltage-current characteristics shown in FIG. Further, by using MOS transistors M d1 and M d2 which are diode-connected as diodes included in the voltage control circuit 1, the reference voltage control circuit 1
This can be realized through an OS process.

【0030】[0030]

【発明の効果】以上説明したように、本発明は、外部制
御端子より外部からの基準電圧制御用の制御電圧を入力
して、一対の制御用電流を出力する電圧制御回路を備
え、当該一対の制御用電流を、基準電圧回路内の性質の
異なる二つの端子に対して制御入力することにより、前
記外部制御端子に印加される広範囲レベルの制御電圧に
対応して、当該外部制御端子より内部の回路素子等に流
入する電流を極小電流に抑制しつつ、基準電圧回路より
制御出力される基準電圧の出力レベルの変化量を、前記
外部制御端子に印加される制御電圧の変化量に対応して
十分に大きくすることができるという効果がある。
As described above, the present invention includes a voltage control circuit for inputting a control voltage for reference voltage control from an external control terminal and outputting a pair of control currents. The control current is controlled and input to two terminals having different properties in the reference voltage circuit. The amount of change in the output level of the reference voltage controlled and output from the reference voltage circuit corresponds to the amount of change in the control voltage applied to the external control terminal while suppressing the current flowing into the circuit elements and the like to a minimum current. Has the effect that it can be made sufficiently large.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態の構成を示す図であ
る。
FIG. 1 is a diagram showing a configuration of a first exemplary embodiment of the present invention.

【図2】第1の実施形態の各端子における電圧−電流特
性を示す図である。
FIG. 2 is a diagram illustrating voltage-current characteristics at each terminal according to the first embodiment.

【図3】本発明の第2の実施形態の構成を示す図であ
る。
FIG. 3 is a diagram showing a configuration of a second exemplary embodiment of the present invention.

【図4】本発明の第3の実施形態の構成を示す図であ
る。
FIG. 4 is a diagram illustrating a configuration of a third exemplary embodiment of the present invention.

【図5】第2および第3の実施形態の各端子における電
圧−電流特性および電圧−電圧特性を示す図である。
FIG. 5 is a diagram showing voltage-current characteristics and voltage-voltage characteristics at each terminal of the second and third embodiments.

【図6】本発明の第4の実施形態の構成を示す図であ
る。
FIG. 6 is a diagram showing a configuration of a fourth embodiment of the present invention.

【図7】第4の実施形態の各端子における電圧−電流特
性および電圧−電圧特性を示す図である 。
FIG. 7 is a diagram showing a voltage-current characteristic and a voltage-voltage characteristic at each terminal of the fourth embodiment.

【図8】本発明の第5の実施形態の構成を示す図であ
る。
FIG. 8 is a diagram showing a configuration of a fifth embodiment of the present invention.

【図9】従来例の構成を示す図である。FIG. 9 is a diagram showing a configuration of a conventional example.

【図10】従来例の各端子における電圧−電流特性およ
び電圧−電圧特性を示す図である。
FIG. 10 is a diagram showing a voltage-current characteristic and a voltage-voltage characteristic at each terminal of a conventional example.

【符号の説明】[Explanation of symbols]

1 電圧制御回路 2 基準電圧回路 D1 〜Dn ダイオード R1 〜R18 抵抗 Q1 〜9 NPNトランジスタ M0 、Md1〜Mdn MOSトランジスタ Tcnt 外部制御端子 Tout 出力端子 Ta 、Tb 端子 CS1 定電流源1 the voltage control circuit 2 the reference voltage circuit D 1 to D n diode R 1 to R 18 resistors Q 1 ~ Q 9 NPN transistors M 0, M d1 ~M dn MOS transistor T cnt external control terminal T out output terminal T a, T b terminal CS 1 constant current source

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 基準電圧の出力レベルを、外部制御電圧
により制御して生成して出力する基準電圧発生回路にお
いて、 前記外部制御電圧を単一の外部制御端子を介して入力
し、前記基準電圧の出力レベルを制御調整する第1およ
び第2の電流を生成して出力する電圧制御回路と、 前記第1および第2の電流を、それぞれ対応する第1お
よび第2の端子を介して入力し、所定の出力端子より前
記基準電圧を生成して出力する基準電圧回路と、 を備えて構成されることを特徴とする基準電圧発生回
路。
1. A reference voltage generating circuit that generates and outputs an output level of a reference voltage by controlling the reference level with an external control voltage, wherein the external control voltage is input via a single external control terminal, and A voltage control circuit for generating and outputting first and second currents for controlling and adjusting the output level of the first and second currents; and inputting the first and second currents through corresponding first and second terminals, respectively. And a reference voltage circuit for generating and outputting the reference voltage from a predetermined output terminal.
【請求項2】 前記電圧制御回路が、カソードが前記外
部制御端子に接続されて、アノードが前記第1の端子に
接続される第1の整流素子と、 アノードが前記外部制御端子に接続されて、カソードが
前記第2の端子に接続される第2の整流素子と、 を備えて構成される請求項1記載の基準電圧発生回路。
2. A voltage control circuit comprising: a first rectifier element having a cathode connected to the external control terminal and an anode connected to the first terminal; and an anode connected to the external control terminal. The reference voltage generation circuit according to claim 1, further comprising: a second rectifier having a cathode connected to the second terminal.
【請求項3】 前記第1および第2の整流素子が、それ
ぞれ半導体ダイオード素子により形成される請求項2記
載の基準電圧発生回路。
3. The reference voltage generating circuit according to claim 2, wherein said first and second rectifying elements are each formed by a semiconductor diode element.
【請求項4】 前記第1および第2の整流素子が、それ
ぞれダイオード接続されるMOSトランジスタにより形
成される請求項2記載の基準電圧発生回路。
4. The reference voltage generating circuit according to claim 2, wherein said first and second rectifying elements are each formed by a diode-connected MOS transistor.
【請求項5】 前記基準電圧回路が、コレクタが電源電
圧源に接続されて、ベースが前記第1の端子に接続さ
れ、エミッタが前記第2の端子ならびに前記出力端子に
接続されるNPNトランジスタと、 前記電源電圧源と、前記第1の端子と前記NPNトラン
ジスタのベースとの接続点との間に接続される第1の抵
抗と、 前記第1の端子と前記NPNトランジスタのベースとの
接続点と、所定の接地点との間に準方向に直列接続され
るn個の半導体ダイオードと、 前記NPNトランジスタのエミッタと前記接地点との間
に接続される第2の抵抗と、 を備えて構成される請求項1、請求項2、請求項3また
は請求項4記載の基準電圧発生回路。
5. The reference voltage circuit includes an NPN transistor having a collector connected to a power supply voltage source, a base connected to the first terminal, and an emitter connected to the second terminal and the output terminal. A first resistor connected between the power supply voltage source, a connection point between the first terminal and the base of the NPN transistor, and a connection point between the first terminal and the base of the NPN transistor; And n semiconductor diodes connected in series in a quasi-direction between a predetermined ground point and a second resistor connected between the emitter of the NPN transistor and the ground point. 5. The reference voltage generation circuit according to claim 1, wherein the reference voltage is generated.
【請求項6】 前記基準電圧回路が、コレクタが電源電
圧源に接続されて、ベースが前記第1の端子に接続さ
れ、エミッタが前記第2の端子ならびに前記出力端子に
接続される第1のNPNトランジスタと、 前記電源電圧源と、前記第1の端子と前記第1のNPN
トランジスタのベースとの接続点との間に接続される第
1の抵抗と、 アノードが、前記第1の端子と前記第1のNPNトラン
ジスタのベースとの接続点に接続される第1の半導体ダ
イオードと、 前記第1の半導体ダイオードのカソードと接地点との間
に直列接続される第2および第3の抵抗と、 コレクタが前記第1の半導体ダイオードのカソードに接
続され、ベースが前記第2および第3の抵抗の接続点に
接続されて、エミッタが接地点に接続される第2のNP
Nトランジスタと、 前記第1のNPNトランジスタのエミッタと前記接地点
との間に接続される第4の抵抗と、 を備えて構成される請求項1、請求項2、請求項3また
は請求項4記載の基準電圧発生回路。
6. A first reference circuit, wherein a collector is connected to a power supply voltage source, a base is connected to the first terminal, and an emitter is connected to the second terminal and the output terminal. An NPN transistor, the power supply voltage source, the first terminal, and the first NPN
A first resistor connected between a connection point of the transistor and a base; a first semiconductor diode having an anode connected to a connection point between the first terminal and the base of the first NPN transistor A second and a third resistor connected in series between a cathode of the first semiconductor diode and a ground point; a collector connected to a cathode of the first semiconductor diode; A second NP connected to a connection point of the third resistor and having an emitter connected to the ground point;
The N-transistor, and a fourth resistor connected between the emitter of the first NPN transistor and the ground point. Reference voltage generation circuit as described.
【請求項7】 前記基準電圧回路が、コレクタが電源電
圧源に接続されて、ベースが前記第1の端子に接続さ
れ、エミッタが前記第2の端子ならびに前記出力端子に
接続される第1のNPNトランジスタと、 前記電源電圧源と、前記第1の端子と前記第1のNPN
トランジスタのベースとの接続点との間に接続される第
1の抵抗と、 コレクタが、第2の抵抗を介して前記第1の端子と前記
第1のNPNトランジスタのベースとの接続点に接続さ
れ、エミッタが接地点に接続される第2のNPNトラン
ジスタと、 コレクタが、第3の抵抗を介して前記第1のNPNトラ
ンジスタのエミッタに接続されるとともに、前記第2の
NPNトランジスタのベースに接続され、エミッタが第
4の抵抗を介して接地点に接続されて、ベースが第5の
抵抗を介して前記第2の端子ならびに前記出力端子に接
続される第3のNPNトランジスタと、 アノードが前記第3のNPNトランジスタのベースに接
続され、カソードが接地点に接続される半導体ダイオー
ドと、 を備えて構成される請求項1、請求項2、請求項3また
は請求項4記載の基準電圧発生回路。
7. A first reference circuit, wherein a collector is connected to a power supply voltage source, a base is connected to the first terminal, and an emitter is connected to the second terminal and the output terminal. An NPN transistor, the power supply voltage source, the first terminal, and the first NPN
A first resistor connected between a connection point of the transistor and the base, and a collector connected to a connection point of the first terminal and the base of the first NPN transistor via a second resistance A second NPN transistor having an emitter connected to the ground point, and a collector connected to an emitter of the first NPN transistor via a third resistor and a base connected to the second NPN transistor. A third NPN transistor having an emitter connected to the ground via a fourth resistor, a base connected to the second terminal and the output terminal via a fifth resistor, and an anode connected to the third terminal. And a semiconductor diode connected to a base of the third NPN transistor and having a cathode connected to a ground point. Is a reference voltage generating circuit according to claim 4.
JP8286566A 1996-10-29 1996-10-29 Reference voltage generation circuit Expired - Lifetime JP3022352B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8286566A JP3022352B2 (en) 1996-10-29 1996-10-29 Reference voltage generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8286566A JP3022352B2 (en) 1996-10-29 1996-10-29 Reference voltage generation circuit

Publications (2)

Publication Number Publication Date
JPH10133757A true JPH10133757A (en) 1998-05-22
JP3022352B2 JP3022352B2 (en) 2000-03-21

Family

ID=17706076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8286566A Expired - Lifetime JP3022352B2 (en) 1996-10-29 1996-10-29 Reference voltage generation circuit

Country Status (1)

Country Link
JP (1) JP3022352B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100659272B1 (en) 2005-12-15 2006-12-20 삼성전자주식회사 Rfid tag capable of limiting over-voltage and method for controlling over-voltage thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100659272B1 (en) 2005-12-15 2006-12-20 삼성전자주식회사 Rfid tag capable of limiting over-voltage and method for controlling over-voltage thereof

Also Published As

Publication number Publication date
JP3022352B2 (en) 2000-03-21

Similar Documents

Publication Publication Date Title
US7576524B2 (en) Constant voltage generating apparatus with simple overcurrent/short-circuit protection circuit
JP3516556B2 (en) Internal power supply circuit
KR0136121B1 (en) Overheat detecting circuit
JP2004240943A (en) Bandgap reference circuit
JP3385995B2 (en) Overcurrent detection circuit and semiconductor integrated circuit incorporating the same
US6496049B2 (en) Semiconductor integrated circuit having a current control function
US11429131B2 (en) Constant current circuit and semiconductor apparatus
US6650097B2 (en) Voltage regulator with reduced power loss
JP4397562B2 (en) Bandgap reference circuit
JP3822781B2 (en) Stabilized power circuit
US4831323A (en) Voltage limiting circuit
KR20000075637A (en) Current-limit circuit
JP3022352B2 (en) Reference voltage generation circuit
US8884604B2 (en) Adaptive feedback cascode
US5349307A (en) Constant current generation circuit of current mirror type having equal input and output currents
KR0172342B1 (en) Reference voltage generating circuit
JP2019144922A (en) Regulator circuit
JP2004094788A (en) Voltage regulator
JP2019139445A (en) regulator
KR100577552B1 (en) Internal voltage converter of a semiconductor memory device
US6259297B1 (en) Protection circuit for power transistor
US20230020570A1 (en) Semiconductor integrated circuit, semiconductor device, and temperature characteristic adjustment method
US20210194368A1 (en) Constant current circuit
KR20040024789A (en) Internal voltage generator for generating stable internal voltage
JP2024064085A (en) Over-current detecting circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991214