JPH10126237A - スイッチングノイズキャンセル回路 - Google Patents
スイッチングノイズキャンセル回路Info
- Publication number
- JPH10126237A JPH10126237A JP27662596A JP27662596A JPH10126237A JP H10126237 A JPH10126237 A JP H10126237A JP 27662596 A JP27662596 A JP 27662596A JP 27662596 A JP27662596 A JP 27662596A JP H10126237 A JPH10126237 A JP H10126237A
- Authority
- JP
- Japan
- Prior art keywords
- switching noise
- output stage
- circuit
- terminal
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 本発明は、ＬＳＩのスイッチングノイズをキ
ャンセルするスイッチングノイズキャンセル回路に関
し、ＬＳＩの出力段にキャンセル回路を設けてＧＮＤ端
子のリードのＬ成分や電源端子のリードのＬ成分による
ノイズをキャンセルし、ＬＳＩの性能を低下させること
なく同時スイッチングノイズを無くすことを目的とす
る。 【解決手段】 ＬＳＩの信号を出力する出力段と、この
出力段への入力信号をもとにＧＮＤ端子のリードのＬ成
分に対応した、反転させた信号を入力とし、出力段から
ＧＮＤ端子に流れる電流をキャンセルするキャンセル回
路とを備え、出力段がＨレベルからＬレベルになるとき
のスイッチングノイズをキャンセルするように構成す
る。
ャンセルするスイッチングノイズキャンセル回路に関
し、ＬＳＩの出力段にキャンセル回路を設けてＧＮＤ端
子のリードのＬ成分や電源端子のリードのＬ成分による
ノイズをキャンセルし、ＬＳＩの性能を低下させること
なく同時スイッチングノイズを無くすことを目的とす
る。 【解決手段】 ＬＳＩの信号を出力する出力段と、この
出力段への入力信号をもとにＧＮＤ端子のリードのＬ成
分に対応した、反転させた信号を入力とし、出力段から
ＧＮＤ端子に流れる電流をキャンセルするキャンセル回
路とを備え、出力段がＨレベルからＬレベルになるとき
のスイッチングノイズをキャンセルするように構成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩのスイッチ
ングノイズをキャンセルするスイッチングノイズキャン
セル回路に関するものである。
ングノイズをキャンセルするスイッチングノイズキャン
セル回路に関するものである。
【０００２】
【従来の技術】従来、ＬＳＩの出力信号が同時に変化す
ることによって生じる同時スイッチングノイズは、図７
の（ａ）に示すように、ＬＳＩのＧＮＤリード（グラン
ンドリード）に流れる電流が変化することによって生じ
る。その原因となるのは、ＬＳＩのリードに存在する誘
導インダクタンス成分（以下Ｌ成分という）である。
ることによって生じる同時スイッチングノイズは、図７
の（ａ）に示すように、ＬＳＩのＧＮＤリード（グラン
ンドリード）に流れる電流が変化することによって生じ
る。その原因となるのは、ＬＳＩのリードに存在する誘
導インダクタンス成分（以下Ｌ成分という）である。
【０００３】同時スイッチングノイズは、ＬＳＩに悪影
響を与え、正常な動作を妨げる原因の１つとなってい
る。同時スイッチングノイズを無くするために、Ｌ成分
を除去すればよいが、現在のＬＳＩ加工技術ではＬ成分
を無くすことが困難である。以下図７の構成の動作を簡
単に説明する。
響を与え、正常な動作を妨げる原因の１つとなってい
る。同時スイッチングノイズを無くするために、Ｌ成分
を除去すればよいが、現在のＬＳＩ加工技術ではＬ成分
を無くすことが困難である。以下図７の構成の動作を簡
単に説明する。
【０００４】図７は、従来技術の説明図（その１）を示
す。図７の（ａ）は、ＬＳＩの回路を示す。図中に示す
ようにＧＮＤ端子のリードのＬ成分と、電源端子のリー
ドのＬ成分と、更に信号端子のリードのＬ成分とがあ
る。ここでは、前２者について説明する。
す。図７の（ａ）は、ＬＳＩの回路を示す。図中に示す
ようにＧＮＤ端子のリードのＬ成分と、電源端子のリー
ドのＬ成分と、更に信号端子のリードのＬ成分とがあ
る。ここでは、前２者について説明する。
【０００５】図７の（ｂ）は、ＧＮＤリードに流れる電
流／発生する電圧を示す。これは、図７の（ａ）のＧＮ
Ｄ端子のリードのＬ成分が存在することにより、ＧＮＤ
リードに図７の（ｂ−１）に示すように電流が流れる
と、図７の（ｂ−２）に示すようにＬ成分によって電圧
が発生し、ＬＳＩの多くの出力端子が同時に“Ｈ”から
“Ｌ”に変化すると、ＧＮＤ端子に流れる電流の変化は
変化した出力端子の本数分だけ倍増する。
流／発生する電圧を示す。これは、図７の（ａ）のＧＮ
Ｄ端子のリードのＬ成分が存在することにより、ＧＮＤ
リードに図７の（ｂ−１）に示すように電流が流れる
と、図７の（ｂ−２）に示すようにＬ成分によって電圧
が発生し、ＬＳＩの多くの出力端子が同時に“Ｈ”から
“Ｌ”に変化すると、ＧＮＤ端子に流れる電流の変化は
変化した出力端子の本数分だけ倍増する。
【０００６】尚、図７の（ａ）において、出力端子が
“Ｌ”から“Ｈ”に変化すると、ＧＮＤ端子のリードの
Ｌ成分ではなく、電源端子のリードのＬ成分の両端に電
圧が発生し、ＬＳＩ内部の電源電圧が変化する。
“Ｌ”から“Ｈ”に変化すると、ＧＮＤ端子のリードの
Ｌ成分ではなく、電源端子のリードのＬ成分の両端に電
圧が発生し、ＬＳＩ内部の電源電圧が変化する。
【０００７】
【発明が解決しようとする課題】上述したように、近年
のＬＳＩは、ビット数が増加し、同時に変化する端子数
が増加する傾向にあり、同時スイッチングノイズは上述
した図７の（ｂ−２）に示すようにＧＮＤ端子のリード
のＬ成分や電源端子のリードのＬ成分によって電圧が発
生し、ＬＳＩに悪影響を与えてしまうという問題があっ
た。
のＬＳＩは、ビット数が増加し、同時に変化する端子数
が増加する傾向にあり、同時スイッチングノイズは上述
した図７の（ｂ−２）に示すようにＧＮＤ端子のリード
のＬ成分や電源端子のリードのＬ成分によって電圧が発
生し、ＬＳＩに悪影響を与えてしまうという問題があっ
た。
【０００８】この悪影響を避けるために、図８に示すよ
うにＬＳＩ出力端に抵抗を挿入し同時スイッチングノイ
ズを軽減することが行われている。この手法は、出力信
号の変化時に外部負荷をチャージする時の電流を抵抗に
より制限し、ＧＮＤ端子に流れる電流を減らし、その結
果として同時スイッチングノイズを減らすものである。
この手法では、信号が“Ｈ”から“Ｌ”に変化し終える
までの時間が長くかかるため、ＬＳＩの性能を低下させ
てしまうという問題があった。
うにＬＳＩ出力端に抵抗を挿入し同時スイッチングノイ
ズを軽減することが行われている。この手法は、出力信
号の変化時に外部負荷をチャージする時の電流を抵抗に
より制限し、ＧＮＤ端子に流れる電流を減らし、その結
果として同時スイッチングノイズを減らすものである。
この手法では、信号が“Ｈ”から“Ｌ”に変化し終える
までの時間が長くかかるため、ＬＳＩの性能を低下させ
てしまうという問題があった。
【０００９】本発明は、これらの問題を解決するため、
ＬＳＩの出力段にキャンセル回路を設けてＧＮＤ端子の
リードのＬ成分や電源端子のリードのＬ成分によるノイ
ズをキャンセルし、ＬＳＩの性能を低下させることなく
同時スイッチングノイズを無くすことを目的としてい
る。
ＬＳＩの出力段にキャンセル回路を設けてＧＮＤ端子の
リードのＬ成分や電源端子のリードのＬ成分によるノイ
ズをキャンセルし、ＬＳＩの性能を低下させることなく
同時スイッチングノイズを無くすことを目的としてい
る。
【００１０】
【課題を解決するための手段】図１ないし図５を参照し
て課題を解決するための手段を説明する。図１ないし図
５において、ＬＳＩ１は、出力段２の同時スイッチング
時に、ＧＮＤ端子のリードのＬ成分および電源端子のリ
ードのＬ成分により発生するノイズをキャンセルする対
象のＬＳＩ基板上の回路であって、出力段２および同時
スイッチングノイズキャンセル回路３などから構成され
るものである。
て課題を解決するための手段を説明する。図１ないし図
５において、ＬＳＩ１は、出力段２の同時スイッチング
時に、ＧＮＤ端子のリードのＬ成分および電源端子のリ
ードのＬ成分により発生するノイズをキャンセルする対
象のＬＳＩ基板上の回路であって、出力段２および同時
スイッチングノイズキャンセル回路３などから構成され
るものである。
【００１１】出力段２は、信号端子に出力信号を送出す
るものであって、信号端子毎に設けたものである。同時
スイッチングノイズキャンセル回路３は、入力信号を反
転してＧＮＤ端子あるいは電源端子に所定のキャンセル
電圧を印加し、同時スイッチングノイズをキャンセルす
る回路である。
るものであって、信号端子毎に設けたものである。同時
スイッチングノイズキャンセル回路３は、入力信号を反
転してＧＮＤ端子あるいは電源端子に所定のキャンセル
電圧を印加し、同時スイッチングノイズをキャンセルす
る回路である。
【００１２】次に、動作を説明する。図１の（ａ）に示
す回路構成のもとで、信号Ａ’がＬからＨに変化する場
合、出力段２の出力電圧ＡがＨからＬに変化してそのと
きにＧＮＤ端子に電流Ｂが流れる。そのとき、同時スイ
ッチングノイズキャンセル回路３によって反転された電
流ＣがＧＮＤ端子に流れ、結果としてＧＮＤ端子に流れ
る電流をキャンセルすることとなる（Ｄ＝Ｂ＋Ｃ＝一
定）。
す回路構成のもとで、信号Ａ’がＬからＨに変化する場
合、出力段２の出力電圧ＡがＨからＬに変化してそのと
きにＧＮＤ端子に電流Ｂが流れる。そのとき、同時スイ
ッチングノイズキャンセル回路３によって反転された電
流ＣがＧＮＤ端子に流れ、結果としてＧＮＤ端子に流れ
る電流をキャンセルすることとなる（Ｄ＝Ｂ＋Ｃ＝一
定）。
【００１３】図２の（ａ）に示す回路構成のもとで、信
号Ａ’がＨからＬに変化する場合、出力段２の出力電圧
ＡがＬからＨに変化してそのときに電源端子に電流Ｂが
流れる。そのとき、同時スイッチングノイズキャンセル
回路３によって反転された電流Ｃが電源端子に流れ、結
果として電源端子に流れる電流をキャンセルすることと
なる（Ｄ＝Ｂ＋Ｃ＝一定）。
号Ａ’がＨからＬに変化する場合、出力段２の出力電圧
ＡがＬからＨに変化してそのときに電源端子に電流Ｂが
流れる。そのとき、同時スイッチングノイズキャンセル
回路３によって反転された電流Ｃが電源端子に流れ、結
果として電源端子に流れる電流をキャンセルすることと
なる（Ｄ＝Ｂ＋Ｃ＝一定）。
【００１４】図３に示すように同時スイッチングノイズ
キャンセル回路３の電源を別電源から供給する回路構成
のもとで、信号Ａ’がＬからＨに変化する場合、出力段
２の出力電圧ＡがＨからＬに変化してそのときにＧＮＤ
端子に電流Ｂが流れる。そのとき、同時スイッチングノ
イズキャンセル回路３によって反転された電流ＣがＧＮ
Ｄ端子に流れ、結果としてＧＮＤ端子に流れる電流をキ
ャンセルすることとなる（Ｄ＝Ｂ＋Ｃ＝一定）。この
際、同時スイッチングノイズキャンセル回路３の電源は
別電源回路から供給し、出力段２の電源端子に流れる電
流に悪影響を与えない。
キャンセル回路３の電源を別電源から供給する回路構成
のもとで、信号Ａ’がＬからＨに変化する場合、出力段
２の出力電圧ＡがＨからＬに変化してそのときにＧＮＤ
端子に電流Ｂが流れる。そのとき、同時スイッチングノ
イズキャンセル回路３によって反転された電流ＣがＧＮ
Ｄ端子に流れ、結果としてＧＮＤ端子に流れる電流をキ
ャンセルすることとなる（Ｄ＝Ｂ＋Ｃ＝一定）。この
際、同時スイッチングノイズキャンセル回路３の電源は
別電源回路から供給し、出力段２の電源端子に流れる電
流に悪影響を与えない。
【００１５】図４に示すように同時スイッチングノイズ
キャンセル回路３のＧＮＤ端子を別ＧＮＤ端子に接続す
る回路構成のもとで、信号Ａ’がＨからＬに変化する場
合、出力段２の出力電圧ＡがＬからＨに変化してそのと
きに電源端子に電流Ｂが流れる。そのとき、同時スイッ
チングノイズキャンセル回路３によって反転された電流
Ｃが電源端子に流れ、結果として電源端子に流れる電流
をキャンセルすることとなる（Ｄ＝Ｂ＋Ｃ＝一定）。こ
の際、同時スイッチングノイズキャンセル回路３のＧＮ
Ｄ端子は別ＧＮＤ端子に接続し、出力段２のＧＮＤ端子
に流れる電流に悪影響を与えない。
キャンセル回路３のＧＮＤ端子を別ＧＮＤ端子に接続す
る回路構成のもとで、信号Ａ’がＨからＬに変化する場
合、出力段２の出力電圧ＡがＬからＨに変化してそのと
きに電源端子に電流Ｂが流れる。そのとき、同時スイッ
チングノイズキャンセル回路３によって反転された電流
Ｃが電源端子に流れ、結果として電源端子に流れる電流
をキャンセルすることとなる（Ｄ＝Ｂ＋Ｃ＝一定）。こ
の際、同時スイッチングノイズキャンセル回路３のＧＮ
Ｄ端子は別ＧＮＤ端子に接続し、出力段２のＧＮＤ端子
に流れる電流に悪影響を与えない。
【００１６】図５に示すように同時スイッチングノイズ
キャンセル回路３のＧＮＤ端子および電源端子を別ＧＮ
Ｄ端子およ別電源端子に接続する回路構成することによ
り、図３および図４で説明したと同様に、ＧＮＤ端子の
リードのＬ成分および電源端子のリードのＬ成分により
同時スイッチングノイズをキャンセルすることができる
（図６波形図参照）。
キャンセル回路３のＧＮＤ端子および電源端子を別ＧＮ
Ｄ端子およ別電源端子に接続する回路構成することによ
り、図３および図４で説明したと同様に、ＧＮＤ端子の
リードのＬ成分および電源端子のリードのＬ成分により
同時スイッチングノイズをキャンセルすることができる
（図６波形図参照）。
【００１７】従って、ＬＳＩの出力段２に同時スイッチ
ングノイズキャンセル回路３を設けてＧＮＤ端子のリー
ドのＬ成分や電源端子のリードのＬ成分によるノイズを
キャンセルすることにより、ＬＳＩ１の性能を低下させ
ることなく同時スイッチングノイズを無くすことが可能
となる。
ングノイズキャンセル回路３を設けてＧＮＤ端子のリー
ドのＬ成分や電源端子のリードのＬ成分によるノイズを
キャンセルすることにより、ＬＳＩ１の性能を低下させ
ることなく同時スイッチングノイズを無くすことが可能
となる。
【００１８】
【発明の実施の形態】次に、図１から図６を用いて本発
明の実施の形態および動作を順次詳細に説明する。
明の実施の形態および動作を順次詳細に説明する。
【００１９】図１は、本発明の１実施例構成図を示す。
図１の（ａ）は、ＧＮＤ側の同時スイッチングノイズを
キャンセルする回路の例を示す。
図１の（ａ）は、ＧＮＤ側の同時スイッチングノイズを
キャンセルする回路の例を示す。
【００２０】図１の（ａ）において、ＬＳＩ１は、出力
段２の同時スイッチング時に、ＧＮＤ端子のリードのＬ
成分および電源端子のリードのＬ成分により発生するノ
イズをキャンセルする対象のＬＳＩ基板上の回路であっ
て、各種信号処理回路、出力段２および同時スイッチン
グノイズキャンセル回路３から構成されるものである。
段２の同時スイッチング時に、ＧＮＤ端子のリードのＬ
成分および電源端子のリードのＬ成分により発生するノ
イズをキャンセルする対象のＬＳＩ基板上の回路であっ
て、各種信号処理回路、出力段２および同時スイッチン
グノイズキャンセル回路３から構成されるものである。
【００２１】出力段２は、外部負荷を接続する信号端子
に出力信号を送出するものであって、信号端子毎に設け
たものである。ここで、出力段２には、図示のように、
信号端子のリードのＬ成分を介して外部負荷に接続され
ることとなる。出力段２には、入力信号Ａ’を入力し、
出力電圧Ａが出力され、電流Ｂが図示のように流れる。
出力段２として、図示のようにＰ−ｃｈとＮ−ｃｈを接
続し、いわゆるＣ−ＭＯＳ型の出力段としている。他の
形式の出力段であってもよい。
に出力信号を送出するものであって、信号端子毎に設け
たものである。ここで、出力段２には、図示のように、
信号端子のリードのＬ成分を介して外部負荷に接続され
ることとなる。出力段２には、入力信号Ａ’を入力し、
出力電圧Ａが出力され、電流Ｂが図示のように流れる。
出力段２として、図示のようにＰ−ｃｈとＮ−ｃｈを接
続し、いわゆるＣ−ＭＯＳ型の出力段としている。他の
形式の出力段であってもよい。
【００２２】同時スイッチングノイズキャンセル回路３
は、入力信号Ａ’を反転してＧＮＤ端子あるいは電源端
子に所定のキャンセル電圧を印加し、同時スイッチング
ノイズをキャンセルする回路であって、例えば図示のよ
うにＣとＲの位相反転回路とＰ−ｃｈのＦＥＴとから構
成されるものである。ここで、ＧＮＤ端子に、図示のよ
うにキャンセル用の電流Ｃを供給する。
は、入力信号Ａ’を反転してＧＮＤ端子あるいは電源端
子に所定のキャンセル電圧を印加し、同時スイッチング
ノイズをキャンセルする回路であって、例えば図示のよ
うにＣとＲの位相反転回路とＰ−ｃｈのＦＥＴとから構
成されるものである。ここで、ＧＮＤ端子に、図示のよ
うにキャンセル用の電流Ｃを供給する。
【００２３】次に、図１の（ｂ）の波形図を用いて図１
の（ａ）の回路の動作を詳細に説明する。図１の（ｂ）
において、Ａ’は、出力段への電圧であって、図１の
（ａ）の出力段２のゲートに、ＬからＨに変化する電圧
を入力する。
の（ａ）の回路の動作を詳細に説明する。図１の（ｂ）
において、Ａ’は、出力段への電圧であって、図１の
（ａ）の出力段２のゲートに、ＬからＨに変化する電圧
を入力する。
【００２４】Ａは、出力電圧であって、Ａ’の入力電圧
によって出力段２から信号端子に出力される電圧であ
る。Ｂは、出力段からＧＮＤ端子に流れる電流であっ
て、ＧＮＤ端子のリードのＬ成分によって流れる電流で
ある。
によって出力段２から信号端子に出力される電圧であ
る。Ｂは、出力段からＧＮＤ端子に流れる電流であっ
て、ＧＮＤ端子のリードのＬ成分によって流れる電流で
ある。
【００２５】Ｅは、Ｐ−ｃｈＦＥＴのゲートにかかる電
圧であって、信号Ａ’をＣとＲによって、ＢのＧＮＤ端
子のリードのＬ成分によって流れる電流をキャンセルす
るように発生させた電圧である。
圧であって、信号Ａ’をＣとＲによって、ＢのＧＮＤ端
子のリードのＬ成分によって流れる電流をキャンセルす
るように発生させた電圧である。
【００２６】Ｃは、キャンセル回路に流れる電流であっ
て、ＥをＰ−ｃｈＦＥＴのゲートに入力してＧＮＤ端子
に流される電流である。Ｄは、合計したＧＮＤ端子に流
れる電流であって、Ｂ＋Ｃ＝Ｄの電流であり、ここでは
零となるように調整した電流である。
て、ＥをＰ−ｃｈＦＥＴのゲートに入力してＧＮＤ端子
に流される電流である。Ｄは、合計したＧＮＤ端子に流
れる電流であって、Ｂ＋Ｃ＝Ｄの電流であり、ここでは
零となるように調整した電流である。
【００２７】以上のように動作させることにより、信号
Ａ’がＬからＨに変化し、出力段２の出力電圧がＨから
Ｌに変化した場合に、ＧＮＤ端子のリード成分により発
生する同時スイッチングノイズをキャンセルすることが
可能となる。
Ａ’がＬからＨに変化し、出力段２の出力電圧がＨから
Ｌに変化した場合に、ＧＮＤ端子のリード成分により発
生する同時スイッチングノイズをキャンセルすることが
可能となる。
【００２８】図２は、本発明の他の実施例構成図（その
１）を示す。図２の（ａ）は、電源側の同時スイッチン
グノイズをキャンセルする回路の例を示す。
１）を示す。図２の（ａ）は、電源側の同時スイッチン
グノイズをキャンセルする回路の例を示す。
【００２９】図２の（ａ）において、ＬＳＩ１は、出力
段２の同時スイッチング時に、電源端子のリードのＬ成
分および電源端子のリードのＬ成分により発生するノイ
ズをキャンセルする対象のＬＳＩ基板上の回路であっ
て、各種信号処理回路、出力段２および同時スイッチン
グノイズキャンセル回路３から構成されるものである。
段２の同時スイッチング時に、電源端子のリードのＬ成
分および電源端子のリードのＬ成分により発生するノイ
ズをキャンセルする対象のＬＳＩ基板上の回路であっ
て、各種信号処理回路、出力段２および同時スイッチン
グノイズキャンセル回路３から構成されるものである。
【００３０】出力段２は、外部負荷を接続する信号端子
に出力信号を送出するものであって、信号端子毎に設け
たものである。ここで、出力段２には、図示のように、
信号端子のリードのＬ成分を介して外部負荷に接続され
ることとなる。出力段２には、入力信号Ａ’を入力し、
出力電圧Ａが出力され、電流Ｂが図示のように流れる。
出力段２として、図示のようにＰ−ｃｈとＮ−ｃｈを接
続し、いわゆるＣ−ＭＯＳ型の出力段としている。他の
形式の出力段であってもよい。
に出力信号を送出するものであって、信号端子毎に設け
たものである。ここで、出力段２には、図示のように、
信号端子のリードのＬ成分を介して外部負荷に接続され
ることとなる。出力段２には、入力信号Ａ’を入力し、
出力電圧Ａが出力され、電流Ｂが図示のように流れる。
出力段２として、図示のようにＰ−ｃｈとＮ−ｃｈを接
続し、いわゆるＣ−ＭＯＳ型の出力段としている。他の
形式の出力段であってもよい。
【００３１】同時スイッチングノイズキャンセル回路３
は、入力信号Ａ’を反転してＧＮＤ端子あるいは電源端
子に所定のキャンセル電圧を印加し、同時スイッチング
ノイズをキャンセルする回路であって、例えば図示のよ
うにＣとＲの位相反転回路とＰ−ｃｈのＦＥＴとから構
成されるものである。ここで、電源端子に、図示のよう
にキャンセル用の電流Ｃを供給する。
は、入力信号Ａ’を反転してＧＮＤ端子あるいは電源端
子に所定のキャンセル電圧を印加し、同時スイッチング
ノイズをキャンセルする回路であって、例えば図示のよ
うにＣとＲの位相反転回路とＰ−ｃｈのＦＥＴとから構
成されるものである。ここで、電源端子に、図示のよう
にキャンセル用の電流Ｃを供給する。
【００３２】次に、図２の（ｂ）の波形図を用いて図２
の（ａ）の回路の動作を詳細に説明する。図２の（ｂ）
において、Ａ’は、出力段への電圧であって、図２の
（ａ）の出力２のゲートに、ＨからＬに変化する電圧を
入力する。
の（ａ）の回路の動作を詳細に説明する。図２の（ｂ）
において、Ａ’は、出力段への電圧であって、図２の
（ａ）の出力２のゲートに、ＨからＬに変化する電圧を
入力する。
【００３３】Ａは、出力電圧であって、Ａ’の入力電圧
によって出力段２から信号端子に出力される電圧であ
る。Ｂは、電源端子から出力段にに流れる電流であっ
て、電源端子のリードのＬ成分によって流れる電流であ
る。
によって出力段２から信号端子に出力される電圧であ
る。Ｂは、電源端子から出力段にに流れる電流であっ
て、電源端子のリードのＬ成分によって流れる電流であ
る。
【００３４】Ｅは、Ｎ−ｃｈＦＥＴのゲートにかかる電
圧であって、信号Ａ’をＣとＲによって、Ｂの電源端子
のリードのＬ成分によって流れる電流をキャンセルする
ように発生させた電圧である。
圧であって、信号Ａ’をＣとＲによって、Ｂの電源端子
のリードのＬ成分によって流れる電流をキャンセルする
ように発生させた電圧である。
【００３５】Ｃは、キャンセル回路に流れる電流であっ
て、ＥをＮ−ｃｈＦＥＴのゲートに入力して電源端子に
流される電流である。Ｄは、合計した電源端子に流れる
電流であって、Ｂ＋Ｃ＝Ｄの電流であり、ここでは零と
なるように調整した電流である。
て、ＥをＮ−ｃｈＦＥＴのゲートに入力して電源端子に
流される電流である。Ｄは、合計した電源端子に流れる
電流であって、Ｂ＋Ｃ＝Ｄの電流であり、ここでは零と
なるように調整した電流である。
【００３６】以上のように動作させることにより、信号
Ａ’がＨからＬに変化し、出力段２の出力電圧がＬから
Ｈに変化した場合に、電源端子のリード成分により発生
する同時スイッチングノイズをキャンセルすることが可
能となる。
Ａ’がＨからＬに変化し、出力段２の出力電圧がＬから
Ｈに変化した場合に、電源端子のリード成分により発生
する同時スイッチングノイズをキャンセルすることが可
能となる。
【００３７】図３は、本発明の他の実施例構成図（その
２）を示す。これは、図１の（ａ）の同時スイッチング
ノイズキャンセル回路３に、別電源から供給するように
変更し、他は同一にした回路である。この同時スイッチ
ングノイズキャンセル回路３の電源を別電源から供給す
ることにより、キャンセル電流ＣをＧＮＤ端子に供給し
たときに、電源側に流れる電流の間に干渉が生じること
がなくなる。他の動作は、既述した図１の（ｂ）の波形
図と同じであるので説明を省略する。
２）を示す。これは、図１の（ａ）の同時スイッチング
ノイズキャンセル回路３に、別電源から供給するように
変更し、他は同一にした回路である。この同時スイッチ
ングノイズキャンセル回路３の電源を別電源から供給す
ることにより、キャンセル電流ＣをＧＮＤ端子に供給し
たときに、電源側に流れる電流の間に干渉が生じること
がなくなる。他の動作は、既述した図１の（ｂ）の波形
図と同じであるので説明を省略する。
【００３８】以上のように、同時スイッチングノイズキ
ャンセル回路３に別電源から電源を供給することによ
り、図１で説明したと同様に、信号Ａ’がＬからＨに変
化し、出力段２の出力電圧がＨからＬに変化した場合
に、ＧＮＤ端子のリード成分により発生する同時スイッ
チングノイズをキャンセルすることが可能となると共
に、更にＧＮＤ端子にキャンセル電流を流したときに電
源端子側でキャンセル電流による干渉がなくなり、より
安定に動作することとなる。特に、後述する図５のＧＮ
Ｄ端子のリードのＬ成分および電源端子のリードのＬ成
分による同時スイッチングノイズの両者を干渉すること
なくキャンセルする場合に安定に動作するものである。
ャンセル回路３に別電源から電源を供給することによ
り、図１で説明したと同様に、信号Ａ’がＬからＨに変
化し、出力段２の出力電圧がＨからＬに変化した場合
に、ＧＮＤ端子のリード成分により発生する同時スイッ
チングノイズをキャンセルすることが可能となると共
に、更にＧＮＤ端子にキャンセル電流を流したときに電
源端子側でキャンセル電流による干渉がなくなり、より
安定に動作することとなる。特に、後述する図５のＧＮ
Ｄ端子のリードのＬ成分および電源端子のリードのＬ成
分による同時スイッチングノイズの両者を干渉すること
なくキャンセルする場合に安定に動作するものである。
【００３９】図４は、本発明の他の実施例構成図（その
３）を示す。これは、図２の（ａ）の同時スイッチング
ノイズキャンセル回路３に、別ＧＮＤ端子に接続するよ
うに変更し、他は同一にした回路である。この同時スイ
ッチングノイズキャンセル回路３のＧＮＤ端子を別に接
続することにより、キャンセル電流Ｃを電源端子に供給
したときに、ＧＮＤ端子側に流れる電流の間に干渉が生
じることがなくなる。他の動作は、既述した図２の
（ｂ）の波形図と同じであるので説明を省略する。
３）を示す。これは、図２の（ａ）の同時スイッチング
ノイズキャンセル回路３に、別ＧＮＤ端子に接続するよ
うに変更し、他は同一にした回路である。この同時スイ
ッチングノイズキャンセル回路３のＧＮＤ端子を別に接
続することにより、キャンセル電流Ｃを電源端子に供給
したときに、ＧＮＤ端子側に流れる電流の間に干渉が生
じることがなくなる。他の動作は、既述した図２の
（ｂ）の波形図と同じであるので説明を省略する。
【００４０】以上のように、同時スイッチングノイズキ
ャンセル回路３に別ＧＮＤ端子に接続することにより、
図２で説明したと同様に、信号Ａ’がＨからＬに変化
し、出力段２の出力電圧がＬからＨに変化した場合に、
電源端子のリード成分により発生する同時スイッチング
ノイズをキャンセルすることが可能となると共に、更に
電源端子にキャンセル電流を流したときにＧＮＤ端子側
でキャンセル電流による干渉がなくなり、より安定に動
作することとなる。特に、後述する図５のＧＮＤ端子の
リードのＬ成分および電源端子のリードのＬ成分による
同時スイッチングノイズの両者を干渉することなくキャ
ンセルする場合に安定に動作するものである。
ャンセル回路３に別ＧＮＤ端子に接続することにより、
図２で説明したと同様に、信号Ａ’がＨからＬに変化
し、出力段２の出力電圧がＬからＨに変化した場合に、
電源端子のリード成分により発生する同時スイッチング
ノイズをキャンセルすることが可能となると共に、更に
電源端子にキャンセル電流を流したときにＧＮＤ端子側
でキャンセル電流による干渉がなくなり、より安定に動
作することとなる。特に、後述する図５のＧＮＤ端子の
リードのＬ成分および電源端子のリードのＬ成分による
同時スイッチングノイズの両者を干渉することなくキャ
ンセルする場合に安定に動作するものである。
【００４１】図５は、本発明の他の実施例構成図（その
４）を示す。これは、電源側、ＧＮＤ側両方の同時スイ
ッチングノイズをキャンセルする回路であって、図３お
よび図４を組み合わせた回路であって、同時スイッチン
グノイズキャンセル回路３の電源端子およびＧＮＤ端子
を別に独立したものである。
４）を示す。これは、電源側、ＧＮＤ側両方の同時スイ
ッチングノイズをキャンセルする回路であって、図３お
よび図４を組み合わせた回路であって、同時スイッチン
グノイズキャンセル回路３の電源端子およびＧＮＤ端子
を別に独立したものである。
【００４２】図６は、本発明の動作波形図（図５）を示
す。図６において、Ａ’は、出力段への電圧であって、
図５の出力段２のゲートに、ＬからＨに変化する電圧あ
るいはＨからＬに変換する電圧を入力する。
す。図６において、Ａ’は、出力段への電圧であって、
図５の出力段２のゲートに、ＬからＨに変化する電圧あ
るいはＨからＬに変換する電圧を入力する。
【００４３】Ａは、出力電圧であって、Ａ’の入力電圧
によって出力段２から信号端子に出力される電圧であ
る。Ｂは、出力段からＧＮＤ端子に流れる電流であっ
て、ＧＮＤ端子のリードのＬ成分によって流れる電流で
ある。
によって出力段２から信号端子に出力される電圧であ
る。Ｂは、出力段からＧＮＤ端子に流れる電流であっ
て、ＧＮＤ端子のリードのＬ成分によって流れる電流で
ある。
【００４４】Ｃは、電源端子から出力段に流れる電流で
ある。Ｄは、Ｐ−ｃｈＦＥＴのゲートにかかる電圧であ
って、ＧＮＤ端子のリードのＬ成分による同時スイッチ
ングノイズをキャンセルする回路のＰ−ｃｈＦＥＴのゲ
ートに印加する電圧である。
ある。Ｄは、Ｐ−ｃｈＦＥＴのゲートにかかる電圧であ
って、ＧＮＤ端子のリードのＬ成分による同時スイッチ
ングノイズをキャンセルする回路のＰ−ｃｈＦＥＴのゲ
ートに印加する電圧である。
【００４５】Ｅは、Ｐ−ｃｈＦＥＴのキャンセル回路に
流れる電流であって、電圧Ｄをゲートに印加したときに
流れる電流である。Ｆは、Ｎ−ｃｈＦＥＴのゲートにか
かる電圧であって、電源端子のリードのＬ成分による同
時スイッチングノイズをキャンセルする回路のＮ−ｃｈ
ＦＥＴのゲートに印加する電圧である。
流れる電流であって、電圧Ｄをゲートに印加したときに
流れる電流である。Ｆは、Ｎ−ｃｈＦＥＴのゲートにか
かる電圧であって、電源端子のリードのＬ成分による同
時スイッチングノイズをキャンセルする回路のＮ−ｃｈ
ＦＥＴのゲートに印加する電圧である。
【００４６】Ｇは、Ｎ−ｃｈＦＥＴのキャンセル回路に
流れる電流であって、電圧Ｆをゲートに印加したときに
流れる電流である。Ｈは、電源端子に流れる電流の合計
であって、Ｈ＝Ｃ＋Ｇの電流であり、ここでは零となる
ように調整した電流である。
流れる電流であって、電圧Ｆをゲートに印加したときに
流れる電流である。Ｈは、電源端子に流れる電流の合計
であって、Ｈ＝Ｃ＋Ｇの電流であり、ここでは零となる
ように調整した電流である。
【００４７】Ｊは、ＧＮＤ端子に流れる電流の合計であ
って、Ｊ＝Ｂ＋Ｅの電流であり、ここでは零となるよう
に調整した電流である。以上のように、同時スイッチン
グノイズキャンセル回路３に別電源端子および別ＧＮＤ
端子を設けたことにより、図３および図４で説明したと
同様に、 （１） 信号Ａ’がＨからＬに変化し、出力段２の出力
電圧がＬからＨに変化した場合に、電源端子のリード成
分により発生する同時スイッチングノイズをキャンセル
することができると共に、更に電源端子にキャンセル電
流を流したときにＧＮＤ端子側でキャンセル電流による
干渉がなくなり、安定に動作する。
って、Ｊ＝Ｂ＋Ｅの電流であり、ここでは零となるよう
に調整した電流である。以上のように、同時スイッチン
グノイズキャンセル回路３に別電源端子および別ＧＮＤ
端子を設けたことにより、図３および図４で説明したと
同様に、 （１） 信号Ａ’がＨからＬに変化し、出力段２の出力
電圧がＬからＨに変化した場合に、電源端子のリード成
分により発生する同時スイッチングノイズをキャンセル
することができると共に、更に電源端子にキャンセル電
流を流したときにＧＮＤ端子側でキャンセル電流による
干渉がなくなり、安定に動作する。
【００４８】（２） 信号Ａ’がＬからＨに変化し、出
力段２の出力電圧がＨからＬに変化した場合に、ＧＮＤ
端子のリード成分により発生する同時スイッチングノイ
ズをキャンセルすることができると共に、更にＧＮＤ端
子にキャンセル電流を流したときに電源端子側でキャン
セル電流による干渉がなくなり、安定に動作する。
力段２の出力電圧がＨからＬに変化した場合に、ＧＮＤ
端子のリード成分により発生する同時スイッチングノイ
ズをキャンセルすることができると共に、更にＧＮＤ端
子にキャンセル電流を流したときに電源端子側でキャン
セル電流による干渉がなくなり、安定に動作する。
【００４９】
【発明の効果】以上説明したように、本発明によれば、
ＬＳＩの出力段２に同時スイッチングノイズキャンセル
回路３を設けてＧＮＤ端子のリードのＬ成分や電源端子
のリードのＬ成分によるノイズをキャンセルする構成を
採用しているため、ＬＳＩ１の性能を低下させることな
く同時スイッチングノイズを無くすことができると共
に、ＬＳＩ１の外部に回路を付加することなく、同時ス
イッチングノイズを無くすことができる。
ＬＳＩの出力段２に同時スイッチングノイズキャンセル
回路３を設けてＧＮＤ端子のリードのＬ成分や電源端子
のリードのＬ成分によるノイズをキャンセルする構成を
採用しているため、ＬＳＩ１の性能を低下させることな
く同時スイッチングノイズを無くすことができると共
に、ＬＳＩ１の外部に回路を付加することなく、同時ス
イッチングノイズを無くすことができる。
【図１】本発明の１実施例構成図である。
【図２】本発明の他の実施例構成図（その１）である。
【図３】本発明の他の実施例構成図（その２）である。
【図４】本発明の他の実施例構成図（その３）である。
【図５】本発明の他の実施例構成図（その４）である。
【図６】本発明の動作波形図（図５）である。
【図７】従来技術の説明図（その１）である。
【図８】従来技術の説明図（その２）である。
１：ＬＳＩ ２：出力段 ３：同時スイッチングノイズキャンセル回路
Claims (6)
- 【請求項１】ＬＳＩのスイッチングノイズをキャンセル
する回路において、 ＬＳＩの信号を出力する出力段と、 この出力段への入力信号をもとにＧＮＤ端子のリードの
Ｌ成分に対応した、反転させた信号を入力とし、上記出
力段からＧＮＤ端子に流れる電流変化をキャンセルする
キャンセル回路とを備え、 上記出力段がＨレベルからＬレベルになるときのスイッ
チングノイズをキャンセルすることを特徴とするスイッ
チングノイズキャンセル回路。 - 【請求項２】ＬＳＩのスイッチングノイズをキャンセル
する回路において、 ＬＳＩの信号を出力する出力段と、 この出力段への入力信号をもとに電源端子のリードのＬ
成分に対応した、反転させた信号を入力とし、上記出力
段から電源端子に流れる電流変化をキャンセルするキャ
ンセル回路とを備え、 上記出力段がＬレベルからＨレベルになるときのスイッ
チングノイズをキャンセルすることを特徴とするスイッ
チングノイズキャンセル回路。 - 【請求項３】上記キャンセル回路の電源と、上記出力段
の電源とを別電源にしたことを特徴とする請求項１記載
のスイッチングノイズキャンセル回路。 - 【請求項４】上記キャンセル回路のＧＮＤ端子と、上記
出力段のＧＮＤ端子とを別ＧＮＤ端子にしたことを特徴
とする請求項２記載のスイッチングノイズキャンセル回
路。 - 【請求項５】請求項３および請求項４を備えたことを特
徴とするスイッギングノイズキャンセル回路。 - 【請求項６】上記出力段への入力信号をもとにＧＮＤ端
子あるいは電源端子のリードのＬ成分に対応した、容量
および抵抗によって反転させた信号を入力することを特
徴とする請求項１ないし請求項５記載のスイッギングノ
イズキャンセル回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27662596A JPH10126237A (ja) | 1996-10-18 | 1996-10-18 | スイッチングノイズキャンセル回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27662596A JPH10126237A (ja) | 1996-10-18 | 1996-10-18 | スイッチングノイズキャンセル回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10126237A true JPH10126237A (ja) | 1998-05-15 |
Family
ID=17572056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27662596A Pending JPH10126237A (ja) | 1996-10-18 | 1996-10-18 | スイッチングノイズキャンセル回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10126237A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009232169A (ja) * | 2008-03-24 | 2009-10-08 | Nec Electronics Corp | 半導体集積回路 |
| US9300204B2 (en) | 2012-09-05 | 2016-03-29 | Fuji Electric Co., Ltd. | Switching power supply |
-
1996
- 1996-10-18 JP JP27662596A patent/JPH10126237A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009232169A (ja) * | 2008-03-24 | 2009-10-08 | Nec Electronics Corp | 半導体集積回路 |
| US7982490B2 (en) | 2008-03-24 | 2011-07-19 | Renesas Electronics Corporation | Semiconductor integrated circuit |
| US8487648B2 (en) | 2008-03-24 | 2013-07-16 | Renesas Electronics Corporation | Semiconductor integrated circuit |
| US9300204B2 (en) | 2012-09-05 | 2016-03-29 | Fuji Electric Co., Ltd. | Switching power supply |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5012185A (en) | Semiconductor integrated circuit having I/O terminals allowing independent connection test | |
| US5687330A (en) | Semiconductor process, power supply and temperature compensated system bus integrated interface architecture with precision receiver | |
| US5534811A (en) | Integrated I/O bus circuit protection for multiple-driven system bus signals | |
| US6452442B1 (en) | Apparatus for obtaining noise immunity in electrical circuits | |
| US5361042A (en) | Compensated offset voltage, low gain, high bandwidth, full swing, wide common mode range, CMOS differential voltage amplifier | |
| US5406147A (en) | Propagation speedup by use of complementary resolver outputs in a system bus receiver | |
| US5654653A (en) | Reduced system bus receiver setup time by latching unamplified bus voltage | |
| US5461330A (en) | Bus settle time by using previous bus state to condition bus at all receiving locations | |
| US6278312B1 (en) | Method and apparatus for generating a reference voltage signal derived from complementary signals | |
| US8482321B2 (en) | Input circuit and semiconductor integrated circuit including the same | |
| US7099395B1 (en) | Reducing coupled noise in pseudo-differential signaling systems | |
| JPH10126237A (ja) | スイッチングノイズキャンセル回路 | |
| US6384641B1 (en) | Signal sampling circuit with high frequency noise immunity and method therefor | |
| JP3206502B2 (ja) | 半導体集積回路のテスト方法 | |
| US8487648B2 (en) | Semiconductor integrated circuit | |
| EP0632392B1 (en) | Semiconductor process, power supply and temperature compensated system bus integrated interface architecture with precision receiver | |
| US6825718B2 (en) | Impedance matching circuit | |
| JPH0884061A (ja) | 集積回路の雑音低減回路および雑音低減法 | |
| JP2001326546A (ja) | 差動増幅器の入力回路 | |
| KR20010048965A (ko) | 오프셋 전압 제거 기능을 갖는 연산 증폭기 | |
| US11394376B2 (en) | Crosstalk cancellation circuit, transmitter, and transmission and reception system | |
| KR100353810B1 (ko) | 반도체 메모리 장치에 있어서 최적의 셋-업 및 홀드시간을 갖는 입력버퍼 | |
| US6501407B2 (en) | Digital to analog converter | |
| JPH06112320A (ja) | 半導体集積回路 | |
| JP3208840B2 (ja) | 電気機器 |