JPH1012609A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JPH1012609A
JPH1012609A JP8162238A JP16223896A JPH1012609A JP H1012609 A JPH1012609 A JP H1012609A JP 8162238 A JP8162238 A JP 8162238A JP 16223896 A JP16223896 A JP 16223896A JP H1012609 A JPH1012609 A JP H1012609A
Authority
JP
Japan
Prior art keywords
oxide film
film
gate oxide
substrate
atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8162238A
Other languages
Japanese (ja)
Inventor
Hideki Satake
秀喜 佐竹
Akira Chokai
明 鳥海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8162238A priority Critical patent/JPH1012609A/en
Publication of JPH1012609A publication Critical patent/JPH1012609A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve the electrical reliability of an insulating oxide film, such as the gate oxide film, etc., so as to improve the reliability of the element of a semiconductor device and reduce the manufacturing cost of the device by forming an oxide film containing heavy hydrogen atoms on the entire surface of a semiconductor substrate or semiconductor layer in both directions parallel to and perpendicular to the surface of the substrate. SOLUTION: An oxide film 13 containing heavy hydrogen atoms is formed on the entire surface of a semiconductor substrate 11 or semiconductor layer in both directions parallel to and perpendicular to the surface of the substrate. For example, after an element separating insulating film 12 is formed on the substrate 11, a gate oxide film 13 is formed by performing thermal oxidation using D2 O gas as a gaseous starting material. Then a polysilicon film 14 is deposited and, after the film 14 is selectively etched together with the oxide film 13 in a gate electrode pattern and side-wall insulating films 15 are successively formed, source and drain areas 16a and 16b are formed by implanting impurity ions into the substrate 11. Thereafter, a gate electrode 21, source electrode 22, and drain electrode 23 are formed after an interlayer insulting film 17 is deposited and a contact hole is formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造技術に係わり、特にゲート酸化膜等の絶縁酸化膜
の改良をはかった半導体装置及びその製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a technique for manufacturing the same, and more particularly to a semiconductor device in which an insulating oxide film such as a gate oxide film is improved and a method for manufacturing the same.

【0002】[0002]

【従来の技術】電気的な書き込み及び消去が可能な不揮
発性半導体メモリ(EEPROM)に代表されるよう
な、ゲート酸化膜がトンネル酸化膜として利用される素
子では、書き込み及び消去の際に、10MV/cmを上
回る高い電界がゲート酸化膜に印加される。ゲート酸化
膜に上記のような高い電界が印加されることによって、
電界から高いエネルギーを得た電子が通過するために、
ゲート酸化膜に対しては高い絶縁破壊耐性が要求され
る。
2. Description of the Related Art In a device in which a gate oxide film is used as a tunnel oxide film, such as a non-volatile semiconductor memory (EEPROM) capable of electrically writing and erasing, 10 MV is used for writing and erasing. / Cm is applied to the gate oxide. By applying a high electric field as described above to the gate oxide film,
Because electrons that have gained high energy from the electric field pass through,
High dielectric breakdown resistance is required for the gate oxide film.

【0003】従来技術におけるゲート酸化膜では、形成
温度や形成雰囲気といったパラメータを変えて種々の酸
化膜を形成し、それらの電気的な特性を評価してスペッ
クを満たす条件を使用するという、経験的な手法が採ら
れてきた。しかしながら、ゲート酸化膜が益々薄くなる
現状では上記のスペックを満たすことは困難になりつつ
ある。さらに、製品の種類が多岐に亘ると共に、世代の
交替が速くなっている現状では、上記のような経験的な
手法による条件決定は極めて非効率的であり、製品コス
トが上昇してしまうという重大な欠点がある。
In the conventional gate oxide film, various oxide films are formed by changing parameters such as a forming temperature and a forming atmosphere, and their electrical characteristics are evaluated to use a condition satisfying specifications. Techniques have been adopted. However, it is becoming difficult to satisfy the above-mentioned specifications under the current situation where the gate oxide film becomes increasingly thin. Furthermore, under the current situation where the types of products are diverse and the generations are changing rapidly, it is extremely inefficient to determine the conditions by the empirical method as described above, and it is important to increase the product cost. Disadvantages.

【0004】[0004]

【発明が解決しようとする課題】このように従来、EE
PROMのトンネル酸化膜として利用されるゲート酸化
膜においては高い絶縁破壊耐性が要求されるが、このよ
うなスペックを満たすことは極めて困難であり、これが
素子の信頼性低下や製造コスト増大を招く要因となって
いた。
As described above, the conventional EE
Although a gate oxide film used as a tunnel oxide film of a PROM is required to have high dielectric breakdown resistance, it is extremely difficult to satisfy such specifications, and this causes factors such as a reduction in device reliability and an increase in manufacturing cost. Had become.

【0005】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、ゲート酸化膜等の絶縁
酸化膜の電気的な信頼性を高めることができ、素子信頼
性の向上及び製造コストの低減をはかり得る半導体装置
及びその製造方法を提供することにある。
The present invention has been made in consideration of the above circumstances, and has as its object to improve the electrical reliability of an insulating oxide film such as a gate oxide film and improve the reliability of an element. Another object of the present invention is to provide a semiconductor device and a method for manufacturing the same, which can reduce the manufacturing cost.

【0006】[0006]

【課題を解決するための手段】[Means for Solving the Problems]

(構成)上記課題を解決するために本発明は、次のよう
な構成を採用している。
(Structure) In order to solve the above problem, the present invention employs the following structure.

【0007】(1)半導体基板の表面或いは半導体層の
表面に酸化膜を形成してなる半導体装置において、前記
酸化膜は膜厚方向及び表面方向の全領域に重水素(D)
原子を含むことを特徴とする。
(1) In a semiconductor device in which an oxide film is formed on the surface of a semiconductor substrate or a surface of a semiconductor layer, the oxide film has deuterium (D) in the entire region in the thickness direction and the surface direction.
It is characterized by containing atoms.

【0008】(2)半導体基板の表面或いは半導体層の
表面に酸化膜を形成する工程を含む半導体装置の製造方
法において、前記酸化膜の形成に際し、重水(D2 O)
を含むガスを原料として熱酸化することを特徴とする。
(2) In a method of manufacturing a semiconductor device including a step of forming an oxide film on a surface of a semiconductor substrate or a surface of a semiconductor layer, when the oxide film is formed, heavy water (D 2 O)
Is characterized by performing thermal oxidation using a gas containing

【0009】(3)半導体基板の表面或いは半導体層の
表面に酸化膜を形成する工程を含む半導体装置の製造方
法において、前記酸化膜の形成に際し、活性なD原子
(D* )中で熱酸化することを特徴とする。
(3) In a method of manufacturing a semiconductor device including a step of forming an oxide film on a surface of a semiconductor substrate or a surface of a semiconductor layer, thermal oxidation is performed in active D atoms (D *) when forming the oxide film. It is characterized by doing.

【0010】(4)半導体基板の表面或いは半導体層の
表面に酸化膜を形成してなる半導体装置の製造方法にお
いて、半導体基板の表面或いは半導体層の表面に酸化膜
を形成する工程と、次いでDイオンをイオン注入するこ
とによって前記酸化膜に対してDを導入する工程とを含
むことを特徴とする。
(4) In a method of manufacturing a semiconductor device in which an oxide film is formed on the surface of a semiconductor substrate or a surface of a semiconductor layer, a step of forming an oxide film on the surface of the semiconductor substrate or the surface of the semiconductor layer, and then D Introducing D into the oxide film by ion implantation of ions.

【0011】(5)半導体基板の表面或いは半導体層の
表面に酸化膜を形成してなる半導体装置の製造方法にお
いて、半導体基板の表面或いは半導体層の表面に酸化膜
を形成する工程と、次いで活性なD原子(D* )中に前
記酸化膜を晒して、該酸化膜中にDを導入する工程とを
含むことを特徴とする。
(5) In a method of manufacturing a semiconductor device in which an oxide film is formed on the surface of a semiconductor substrate or a surface of a semiconductor layer, a step of forming an oxide film on the surface of the semiconductor substrate or the surface of the semiconductor layer, Exposing the oxide film to appropriate D atoms (D *) to introduce D into the oxide film.

【0012】(6)半導体基板の表面或いは半導体層の
表面に酸化膜を形成してなる半導体装置の製造方法にお
いて、半導体基板の表面或いは半導体層の表面に酸化膜
を形成する工程と、次いでD原子と窒素原子の化合物を
含むガス中に晒して、前記酸化膜に対してDを導入する
工程とを含むことを特徴とする。
(6) In a method of manufacturing a semiconductor device in which an oxide film is formed on the surface of a semiconductor substrate or a surface of a semiconductor layer, a step of forming an oxide film on the surface of the semiconductor substrate or the surface of the semiconductor layer, and then D Exposing it to a gas containing a compound of atoms and nitrogen atoms to introduce D into the oxide film.

【0013】(7)半導体基板の表面或いは半導体層の
表面に酸化膜を形成してなる半導体装置の製造方法にお
いて、半導体基板の表面或いは半導体層の表面に酸化膜
を形成する工程と、次いで1000℃以上の高温雰囲気
下でD2 ガス中に晒して、前記酸化膜中にDを導入する
工程とを含むことを特徴とする。
(7) In a method of manufacturing a semiconductor device in which an oxide film is formed on the surface of a semiconductor substrate or a surface of a semiconductor layer, a step of forming an oxide film on the surface of the semiconductor substrate or the surface of the semiconductor layer, and then 1000 Exposing the oxide film to D2 gas by exposing it to a D2 gas in a high-temperature atmosphere of not less than ℃.

【0014】(8)半導体基板の表面或いは半導体層の
表面に酸化膜を介して多結晶シリコン膜を積層した構造
を有する半導体装置の製造方法において、半導体基板の
表面或いは半導体層の表面に酸化膜を形成する工程と、
次いでD原子とSi原子の化合物を含むガスを原料ガス
としてCVD法により多結晶シリコン膜を堆積する工程
とを含むことを特徴とする。
(8) In a method of manufacturing a semiconductor device having a structure in which a polycrystalline silicon film is laminated on a surface of a semiconductor substrate or a surface of a semiconductor layer via an oxide film, an oxide film is formed on the surface of the semiconductor substrate or the surface of the semiconductor layer. Forming a;
And then depositing a polycrystalline silicon film by a CVD method using a gas containing a compound of D atoms and Si atoms as a source gas.

【0015】(9)半導体装置の製造方法において、半
導体基板の表面或いは半導体層の表面に熱酸化膜を形成
する工程と、次いで多結晶シリコン膜を堆積する工程
と、次いでD原子とSi原子の化合物を含むガスを原料
ガスとしてCVD法によりシリコン酸化膜を堆積する工
程とを含むことを特徴とする。
(9) In a method of manufacturing a semiconductor device, a step of forming a thermal oxide film on a surface of a semiconductor substrate or a surface of a semiconductor layer, a step of depositing a polycrystalline silicon film, and a step of depositing D atoms and Si atoms Depositing a silicon oxide film by a CVD method using a gas containing a compound as a source gas.

【0016】(10)半導体装置の製造方法において、半
導体基板の表面或いは半導体層の表面に酸化膜を形成す
る工程と、次いで多結晶シリコン膜を堆積する工程と、
次いでCVDシリコン酸化膜を形成する工程と、次いで
D原子とN原子の混合ガスを含む気体中に晒して、CV
Dシリコン酸化膜中にDを導入する工程とを含むことを
特徴とする。
(10) In a method of manufacturing a semiconductor device, a step of forming an oxide film on a surface of a semiconductor substrate or a surface of a semiconductor layer, and then a step of depositing a polycrystalline silicon film;
Next, a step of forming a CVD silicon oxide film, and then exposing to a gas containing a mixed gas of D atoms and N atoms to obtain a CV
Introducing D into the D silicon oxide film.

【0017】(11)半導体装置の製造方法において、半
導体基板の表面或いは半導体層の表面に酸化膜を形成す
る工程と、酸化膜上に多結晶シリコン膜を形成する工程
と、次いでD2 Oを含むガス中に晒して、酸化膜中にD
を導入する工程とを含むことを特徴とする。
(11) In a method of manufacturing a semiconductor device, a step of forming an oxide film on a surface of a semiconductor substrate or a surface of a semiconductor layer, a step of forming a polycrystalline silicon film on the oxide film, and then D2O are included. Exposure to gas and D in the oxide film
And a step of introducing

【0018】(12)半導体基板表面を液体中に浸漬する
工程において、D原子と弗素原子を含む液体中に浸漬し
て、半導体基板表面にD原子を付着させることを特徴と
する。
(12) In the step of immersing the semiconductor substrate surface in a liquid, the method is characterized in that the semiconductor substrate surface is immersed in a liquid containing D atoms and fluorine atoms to attach D atoms to the surface of the semiconductor substrate.

【0019】(13)半導体基板の表面或いは半導体層の
表面に酸化膜を形成する工程を含む半導体装置の製造方
法において、前記酸化膜の形成に際して、D2 ガスとO
2 ガスを混合させ、D2 を燃焼させたガス中に半導体基
板表面或いは半導体膜表面を晒すことを特徴とする。
(13) In a method of manufacturing a semiconductor device including a step of forming an oxide film on a surface of a semiconductor substrate or a surface of a semiconductor layer, when forming the oxide film, D2 gas and O
The method is characterized in that the surface of the semiconductor substrate or the surface of the semiconductor film is exposed to a gas obtained by mixing two gases and burning D2.

【0020】(14) (1)〜(11)において、半導体基板の
表面或いは半導体層の表面に形成する酸化膜は、ゲート
酸化膜であること。
(14) In (1) to (11), the oxide film formed on the surface of the semiconductor substrate or the surface of the semiconductor layer is a gate oxide film.

【0021】(15) (4)〜(11)において、酸化膜の形成
に際して、重水(D2 O)を含むガスを原料として熱酸
化、又は活性なD原子(D* )中で熱酸化すること。
(15) In (4) to (11), when forming an oxide film, thermal oxidation using a gas containing heavy water (D 2 O) as a raw material or thermal oxidation in active D atoms (D *) .

【0022】(16) (9)〜(11)において、多結晶シリコ
ン膜の形成に際して、D原子とSi原子の化合物を含む
ガスを原料ガスとしてCVD法により多結晶シリコン膜
を堆積すること。
(16) In any of (9) to (11), a polycrystalline silicon film is deposited by a CVD method using a gas containing a compound of D atoms and Si atoms as a source gas when forming the polycrystalline silicon film.

【0023】(作用)本発明者らは、ゲート酸化膜の絶
縁破壊機構及びストレスリーク電流の生成機構を詳細に
検討した。その結果、ゲート酸化膜の絶縁破壊機構及び
ストレスリーク電流の生成機構が2種の共通の機構に支
配されていることを見出した。
(Action) The present inventors have studied in detail the mechanism of dielectric breakdown of the gate oxide film and the mechanism of generation of stress leak current. As a result, it has been found that the breakdown mechanism of the gate oxide film and the generation mechanism of the stress leak current are governed by two common mechanisms.

【0024】その一つは、ゲート酸化膜中に注入された
電子が、膜中のSi−H結合を切断することによってで
きるシリコンのダングリングボンド
One of them is a dangling bond of silicon formed by breaking an Si—H bond in the film by electrons injected into the gate oxide film.

【0025】[0025]

【式1】 (Equation 1)

【0026】が原因となるものである。もう一つは、膜
中の弱いSi−O結合が切断されてできたシリコンのダ
ングリングボンドが原因となるものである。ゲート酸化
膜の絶縁破壊は、これらのシリコンのダングリングボン
ドに正孔がトラップされてできた3価のシリコン原子
Is the cause. The other is due to dangling bonds of silicon formed by breaking weak Si—O bonds in the film. Dielectric breakdown of the gate oxide film is caused by trivalent silicon atoms formed by trapping holes in these silicon dangling bonds.

【0027】[0027]

【式2】 (Equation 2)

【0028】構造が、シリコン基板からゲート電極まで
連結した際に、この連結部が電子のリークパスとなって
絶縁破壊が起こる。一方、ストレスリーク電流の場合
は、ゲート酸化膜のほぼ中心に位置する上述した機構に
よるシリコンのダングリングボンドがトンネリングする
際の“飛び石”として作用する。従って、ゲート酸化膜
の膜厚方向の全領域に亘ってシリコンのダングリングボ
ンドができない構造とすることが、電気的な信頼性が高
いゲート酸化膜を得るための必要条件である。
When the structure is connected from the silicon substrate to the gate electrode, the connection portion serves as a leak path for electrons, causing dielectric breakdown. On the other hand, in the case of the stress leak current, the dangling bond of silicon by the above-described mechanism located substantially at the center of the gate oxide film acts as a “stepping stone” when tunneling. Therefore, it is a necessary condition for obtaining a gate oxide film having high electrical reliability that a dangling bond of silicon cannot be formed over the entire region in the thickness direction of the gate oxide film.

【0029】また本発明者らは、Si−H結合量と弱い
Si−O結合量は独立に決定されているのではなく、相
互に比例関係を持って膜中に存在していることも明らか
にした。つまり、Si−H結合の量を低減することで、
弱いSiO結合量も同時に低減でき、従って極めて電気
的信頼性の高いゲート酸化膜を実現できることが分かっ
た。
The present inventors have also clarified that the amount of Si—H bond and the amount of weak Si—O bond are not determined independently, but exist in the film in proportion to each other. I made it. That is, by reducing the amount of Si—H bonds,
It has been found that the amount of weak SiO bonds can be reduced at the same time, and thus a gate oxide film with extremely high electrical reliability can be realized.

【0030】本発明では、ゲート酸化膜中の膜厚方向及
び表面方向の全領域に亘って、Si−H結合をSi−D
結合に置き換えることで、電気的な信頼性の高いゲート
酸化膜を実現する。
According to the present invention, the Si—H bond is formed over the entire region in the thickness direction and the surface direction in the gate oxide film.
By substituting the coupling, a highly reliable gate oxide film is realized.

【0031】ゲート電極形成後に行うD2 雰囲気でのポ
ストアニール(900℃,30分)がMOSFETの界
面準位生成の抑制に対して有効であることは既に知られ
ている(N.S.Saks and R.W.Rendell,IEEE Tranns.vol.N
S-39,pp.2220-2229,1992)。しかしながら、このような
MOSFET形成後の単純なアニールのみでは、ゲート
酸化膜中へのD原子の導入が部分的であり、かつ導入絶
対量が少ないために、ゲート酸化膜の絶縁破壊やストレ
スリーク電流の耐性向上のためには不十分である。
It is known that post-annealing (900 ° C., 30 minutes) in a D 2 atmosphere after formation of a gate electrode is effective for suppressing the generation of interface state of a MOSFET (NSSaks and RWRendell, IEEE Tranns). .vol.N
S-39, pp. 2220-2229, 1992). However, only by simple annealing after the formation of the MOSFET, the introduction of D atoms into the gate oxide film is partial and the absolute amount of the introduction is small. It is not enough to improve the resistance of the steel.

【0032】そこで本発明では、酸化前処理、ゲート酸
化膜形成時、及びゲート酸化膜形成以降のプロセスにお
いてD原子を導入すると同時に、H原子を排除すること
を特徴としている。これによって、ゲート酸化膜に注入
された電子によりSi−H結合が切断されてできるシリ
コンのダングリングボンドの量を低減することを意図し
ている。
Therefore, the present invention is characterized in that H atoms are eliminated at the same time as introducing D atoms in the pre-oxidation treatment, during the formation of the gate oxide film, and in the processes after the formation of the gate oxide film. This is intended to reduce the amount of dangling bonds in silicon formed by breaking Si—H bonds by electrons injected into the gate oxide film.

【0033】本発明によれば、従来技術では決して解消
できなかった、ゲート酸化膜質の劣化ならびに、製品で
使用するプロセス決定までの効率性の悪さという重大な
欠点を確実に解消することができる。
According to the present invention, it is possible to surely solve the serious drawbacks of the deterioration of the gate oxide film quality and the inefficiency in determining the process used in the product, which could not be solved by the prior art.

【0034】前述したように、従来のゲート酸化膜形成
手法では、形成温度や形成雰囲気といったパラメータを
変えて種々の酸化膜を形成し、これらの電気的な特性を
評価してスペックを満たす条件を使用するという、経験
的な手法によって最適条件が決定されてきた。しかしな
がら、製品の種類が多岐に亘ると共に、世代の交替が速
くなっている現状では、前記のような経験的な手法によ
る条件設定は極めて非効率的であり、製品コストが上昇
してしまうという重大な欠点がある。
As described above, in the conventional gate oxide film forming method, various oxide films are formed by changing parameters such as a forming temperature and a forming atmosphere, and their electrical characteristics are evaluated to determine a condition satisfying the specifications. Optimal conditions have been determined by empirical methods of using. However, in the current situation where the types of products are diversified and the generations are being changed rapidly, the setting of conditions by the empirical method as described above is extremely inefficient and seriously increases the product cost. Disadvantages.

【0035】これに対し本発明では、H原子の導入が予
想される全てのプロセス(酸化前処理、ゲート酸化膜形
成時及びゲート酸化膜形成以降のプロセス)において、
H原子をD原子に置き換える作業を行うことによって、
ゲート酸化膜に注入された電子によりSi−H結合が切
断されてできるシリコンのダングリングボンド発生を未
然に防止することができる。そしてこの場合、経験的な
手法による条件設定が必要となることもなく、一律にゲ
ート酸化膜の電気的信頼性向上をはかることが可能とな
る。
On the other hand, in the present invention, in all the processes in which the introduction of H atoms is expected (the pre-oxidation treatment, the process at the time of forming the gate oxide film, and the processes after the gate oxide film is formed)
By replacing H atoms with D atoms,
It is possible to prevent dangling bonds from occurring in silicon caused by cutting Si-H bonds by electrons injected into the gate oxide film. In this case, it is possible to uniformly improve the electrical reliability of the gate oxide film without having to set conditions by an empirical method.

【0036】[0036]

【発明の実施の形態】以下、本発明の詳細を図示の実施
形態によって説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The details of the present invention will be described below with reference to the illustrated embodiments.

【0037】(第1の実施形態)図1は、本発明の第1
の実施形態に係わるnチャネルMOSトランジスタの製
造工程を示す断面図である。
(First Embodiment) FIG. 1 shows a first embodiment of the present invention.
FIG. 15 is a cross-sectional view showing a manufacturing step of the n-channel MOS transistor according to the embodiment.

【0038】まず、図1(a)に示すように、p型シリ
コン基板11の表面部に素子分離絶縁膜12を形成した
後、基板表面を熱酸化してゲート酸化膜13を形成し
た。このゲート酸化膜の形成には、D2 Oガスを原料と
した熱酸化を用いた。具体的条件は、ゲート酸化炉の外
部において、N2 ガスをキャリアガスとしてD2 Oをバ
ブリングして炉中に導入し、D2 Oガスにシリコン表面
を晒す。
First, as shown in FIG. 1A, after an element isolation insulating film 12 was formed on the surface of a p-type silicon substrate 11, the substrate surface was thermally oxidized to form a gate oxide film 13. This gate oxide film was formed by thermal oxidation using D2 O gas as a raw material. Specifically, outside the gate oxidation furnace, D2 O is bubbled into the furnace using N2 gas as a carrier gas, and the silicon surface is exposed to D2 O gas.

【0039】このとき、ゲート電極形成後にD原子を導
入するのではなく、ゲート酸化膜形成時にD原子を導入
しているので、ゲート酸化膜13中へのD原子の導入は
膜厚方向および表面方向の全領域に亘り、かつ十分な導
入量であった。
At this time, D atoms are not introduced after the formation of the gate electrode, but are introduced at the time of forming the gate oxide film. The introduction amount was sufficient over the entire area in the direction.

【0040】次いで、図1(b)に示すように、全面に
ポリシリコン膜14を堆積し、これをゲート酸化膜13
と共にゲート電極パターンに選択エッチングする。続い
て、ゲート側壁に側壁絶縁膜15を形成した後、ゲート
電極をマスクに基板11に不純物をイオン注入してn型
拡散層(ソース・ドレイン領域)16(16a,16
b)を形成した。
Next, as shown in FIG. 1B, a polysilicon film 14 is deposited on the entire surface, and this is
At the same time, selective etching is performed on the gate electrode pattern. Subsequently, after forming a side wall insulating film 15 on the gate side wall, impurities are ion-implanted into the substrate 11 using the gate electrode as a mask to form an n-type diffusion layer (source / drain region) 16 (16a, 16a).
b) was formed.

【0041】次いで、図1(c)に示すように、全面に
CVDで層間絶縁膜17を堆積した後、ゲート,ソー
ス,ドレインに対応してコンタクトホールを設けた。そ
して、スパッタによりAl膜を蒸着した後、これらをパ
ターニングして、ゲート電極21,ソース電極22,及
びドレイン電極23を形成した。
Next, as shown in FIG. 1C, after an interlayer insulating film 17 was deposited on the entire surface by CVD, contact holes were provided corresponding to the gate, source and drain. Then, after depositing an Al film by sputtering, these were patterned to form a gate electrode 21, a source electrode 22, and a drain electrode 23.

【0042】かくして得られた本実施形態のMOSトラ
ンジスタにおいては、ゲート酸化膜13をD2 Oガスを
原料とした熱酸化で形成しているので、ゲート酸化膜1
3中におけるSi−H結合が少なくなり、シリコンのダ
ングリングボンドの量を低減できるので、絶縁破壊やス
トレスリークの原因をなくして、ゲート酸化膜13の電
気的信頼性の向上をはかることができる。しかも、経験
的な手法により最適条件を決定する必要もなく、単に熱
酸化の雰囲気ガスとしてD2 Oガスを用いればよい。従
って、MOSトランジスタの素子信頼性の向上及び製造
コストの低減をはかることが可能となる。
In the MOS transistor of the present embodiment thus obtained, the gate oxide film 13 is formed by thermal oxidation using D 2 O gas as a raw material.
3, the amount of dangling bonds in silicon can be reduced, so that the cause of dielectric breakdown and stress leak can be eliminated, and the electrical reliability of the gate oxide film 13 can be improved. . In addition, it is not necessary to determine the optimum conditions by an empirical method, and D2O gas may be simply used as an atmosphere gas for thermal oxidation. Therefore, it is possible to improve the device reliability of the MOS transistor and reduce the manufacturing cost.

【0043】ここで、本発明の効果を、実験結果を用い
て説明しておく。
Here, the effects of the present invention will be described using experimental results.

【0044】図2は、乾燥酸素雰囲気中で形成したゲー
ト酸化膜(DryO2 酸化と表示)、水素燃焼雰囲気中で
形成したゲート酸化膜(Wet酸化と表示)、及び重水酸
化膜(D2 Oバブリングと表示)を有するMOSキャパ
シタのワイブルプロットを示したものである。なお、こ
のプロットでは、横軸方向に右方向で分布が急峻に立っ
ているほど、ゲート酸化膜が良好な絶縁破壊特性を持っ
ていることを示している。
FIG. 2 shows a gate oxide film (designated as DryO 2 oxidation) formed in a dry oxygen atmosphere, a gate oxide film (designated as Wet oxidation) formed in a hydrogen combustion atmosphere, and a deuterated hydroxide film (designated as D 2 O bubbling). 2) shows a Weibull plot of a MOS capacitor having the following expression: In this plot, the steeper the distribution in the right direction along the horizontal axis, the better the gate oxide film has better dielectric breakdown characteristics.

【0045】縦軸は、累積不良率を示している。横軸
は、絶縁破壊を起こすまでにゲート酸化膜中を通過した
電子総量(QBD)である。実験は、ゲート電流密度(J
g)が一定の定電流ストレス試験で行い、Jg=0.1
A/cm2 の条件で試験している。また、ゲート電極か
らシリコン基板に向かう方向に電子を注入している。
The vertical axis indicates the cumulative failure rate. The horizontal axis represents the total amount of electrons (QBD) that passed through the gate oxide film before the dielectric breakdown occurred. In the experiment, the gate current density (J
g) is a constant current stress test, Jg = 0.1
The test was performed under the condition of A / cm 2 . Further, electrons are injected in a direction from the gate electrode toward the silicon substrate.

【0046】ゲート電極から基板に向かう方向に電子を
注入する場合、ゲート酸化膜厚が薄くなるほどQBDは小
さくなる。また、同じ膜厚でWet酸化膜とDry酸化膜を
比較すると、Dry酸化膜の方がQBDが小さくなることが
一般的に知られている。図2において、膜厚6.8nm
のWet酸化膜でのQBDの分布が、膜厚5.8nmのDry
O2 酸化膜でのそれに比較して、分布が右にシフトして
いるのは、上記の理由による。
When electrons are injected from the gate electrode toward the substrate, QBD decreases as the thickness of the gate oxide film decreases. It is generally known that when a wet oxide film and a dry oxide film are compared with the same thickness, the dry oxide film has a smaller QBD. In FIG. 2, the film thickness is 6.8 nm.
The distribution of QBD in the Wet oxide film of 5.8 nm
The reason why the distribution is shifted to the right as compared with that in the O2 oxide film is as described above.

【0047】D2 O酸化膜のQBDの分布は、酸化膜厚が
5.2nmと薄いにも拘らず、膜厚5.8nmのDryO
2 のそれよりも、顕著に良好な分布を示す。また、膜厚
6.8nmのWet酸化膜でのQBDの分布よりは、酸化膜
圧が薄いことに起因して、D2 O酸化膜では50%QBD
(縦軸では、ln{-ln(1-50/100)}=-0.3665 )が小さくな
る。しかしながら、D2 Oを用いてゲート酸化を行うこ
とによって、QBDの分布を急峻にしていることが明瞭に
分かる。
The distribution of QBD in the D 2 O oxide film is as follows, although the oxide film thickness is as small as 5.2 nm,
It shows a significantly better distribution than that of 2. Also, from the distribution of QBD in the 6.8 nm-thick wet oxide film, the D2O oxide film has a 50% QBD
(In the vertical axis, ln {-ln (1-50 / 100)} =-0.3665) becomes smaller. However, it is clear that the distribution of QBD is sharpened by performing gate oxidation using D2O.

【0048】このように、D2 O酸化は、ゲート酸化膜
を強化する効果がQBDの平均値を高くすることだけでは
なく、QBDの分布を急峻にすることに対して顕著に効果
が現れている。
As described above, the D 2 O oxidation has a remarkable effect not only on enhancing the average value of QBD but also on steepening the distribution of QBD as an effect of strengthening the gate oxide film. .

【0049】(第2の実施形態)図3は、本発明の第2
の実施形態に係わるnチャネルMOSトランジスタの製
造工程を示す断面図である。なお、図1と同一部分には
同一符号を付して、その詳しい説明は省略する。
(Second Embodiment) FIG. 3 shows a second embodiment of the present invention.
FIG. 15 is a cross-sectional view showing a manufacturing step of the n-channel MOS transistor according to the embodiment. The same parts as those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof will be omitted.

【0050】本実施形態は、第1の実施形態に加えて、
ゲート酸化膜に更なるDの導入を試みたものである。即
ち本実施形態では、まず図3(a)に示すように、第1
の実施形態と同様に、D2 Oガスを原料とした熱酸化に
より基板11の表面にゲート酸化膜13を形成する。
This embodiment is different from the first embodiment in that
This is an attempt to further introduce D into the gate oxide film. That is, in the present embodiment, first, as shown in FIG.
Similarly to the embodiment, a gate oxide film 13 is formed on the surface of the substrate 11 by thermal oxidation using D2 O gas as a raw material.

【0051】次いで、図3(b)に示すように、D+ イ
オンのイオン注入によって、ゲート酸化膜13中にDを
導入する。
Next, as shown in FIG. 3B, D is introduced into the gate oxide film 13 by ion implantation of D + ions.

【0052】これ以降は、第1の実施形態と同様に、ポ
リシリコン膜14の形成、ゲートパターニング、側壁絶
縁膜15の形成、ソース・ドレイン拡散層16の形成、
層間絶縁膜17の形成、電極21,22,23の形成を
行うことにより、nチャネルMOSトランジスタが完成
することになる。
Thereafter, similarly to the first embodiment, the formation of the polysilicon film 14, the gate patterning, the formation of the sidewall insulating film 15, the formation of the source / drain diffusion layers 16,
By forming the interlayer insulating film 17 and the electrodes 21, 22, 23, an n-channel MOS transistor is completed.

【0053】本実施形態のMOSトランジスタにおいて
は、第1の実施形態と同様にして形成されたゲート酸化
膜13に対してD+ イオンのイオン注入を行うことによ
り、第1の実施形態以上にSi−H結合を少なくするこ
とができる。このため、ゲート酸化膜13の更なる電気
的信頼性の向上をはかることができる。
In the MOS transistor of the present embodiment, the ion implantation of D + ions into the gate oxide film 13 formed in the same manner as in the first embodiment is performed, so that -H bonds can be reduced. Therefore, the electrical reliability of the gate oxide film 13 can be further improved.

【0054】なお、D+ イオンのイオン注入のみでゲー
ト酸化膜13中のSi−H結合を十分少なくできるので
あれば、ゲート酸化膜13の形成に必ずしもD2 Oガス
を用いる必要はなく、通常の酸化性雰囲気での熱酸化を
行ってもよい。Dイオンの注入により、Dイオンの高い
エネルギーを利用して酸化膜中に含まれるSiとHの結
合を効率的に切断できる。また、続くDイオンも高いエ
ネルギーを持つため、Hが排除されて残ったSiのダン
グリングボンドを効率的に終端できる。また、Hの排除
はイオン注入によるスパッタ効果を利用していると言え
る。
If the Si—H bonds in the gate oxide film 13 can be sufficiently reduced only by the ion implantation of D + ions, it is not always necessary to use the D 2 O gas for forming the gate oxide film Thermal oxidation in an oxidizing atmosphere may be performed. By implanting D ions, the bond between Si and H contained in the oxide film can be efficiently cut using the high energy of D ions. Further, since the subsequent D ions also have high energy, the dangling bonds of Si remaining after H is removed can be efficiently terminated. In addition, it can be said that the elimination of H utilizes the sputtering effect by ion implantation.

【0055】(第3の実施形態)図4は、本発明の第3
の実施形態に係わるnチャネルMOSトランジスタの製
造工程を示す断面図である。なお、図1と同一部分には
同一符号を付して、その詳しい説明は省略する。
(Third Embodiment) FIG. 4 shows a third embodiment of the present invention.
FIG. 15 is a cross-sectional view showing a manufacturing step of the n-channel MOS transistor according to the embodiment. The same parts as those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof will be omitted.

【0056】本実施形態は、ゲート酸化膜の形成時にお
けるSi−H結合の低減をはかるのみならず、それ以降
の工程においてゲート酸化膜にSi−H結合が生じるの
を防止するものである。
This embodiment is intended not only to reduce the Si—H bond at the time of forming the gate oxide film, but also to prevent the Si—H bond from being generated in the gate oxide film in the subsequent steps.

【0057】即ち本実施形態では、まず図4(a)に示
すように、第1の実施形態と同様にして、D2 Oガスを
原料とした熱酸化により基板11の表面にゲート酸化膜
13を形成する。
That is, in this embodiment, first, as shown in FIG. 4A, a gate oxide film 13 is formed on the surface of the substrate 11 by thermal oxidation using D 2 O gas as a raw material, as in the first embodiment. Form.

【0058】次いで、図4(b)に示すように、全面に
ポリシリコン膜14を堆積する。このポリシリコン膜1
4の堆積にはCVD法を用い、原料ガスとしてはSiD
4 或いはSi2 D6 を用いた。
Next, as shown in FIG. 4B, a polysilicon film 14 is deposited on the entire surface. This polysilicon film 1
4 was deposited using a CVD method, and SiD was used as a source gas.
4 or Si2 D6.

【0059】これ以降は、ポリシリコン膜14及びゲー
ト酸化膜13のパターニングを行った後、第1の実施形
態と同様に、側壁絶縁膜15の形成、ソース・ドレイン
拡散層16の形成、層間絶縁膜17の形成、電極21,
22,23の形成を行うことにより、nチャネルMOS
トランジスタが完成することになる。
Thereafter, after the polysilicon film 14 and the gate oxide film 13 are patterned, the formation of the side wall insulating film 15, the formation of the source / drain diffusion layer 16, and the formation of the interlayer insulating film are performed in the same manner as in the first embodiment. Formation of the film 17, electrodes 21,
By forming 22 and 23, an n-channel MOS
The transistor is completed.

【0060】本実施形態のMOSトランジスタにおいて
は、ゲート酸化膜13をD2 Oガスを原料とした熱酸化
で形成しているので、ゲート酸化膜13中におけるSi
−H結合を少なくすることができ、第1の実施形態と同
様の効果が得られる。これに加え本実施形態では、Si
D4 或いはSi2 D6 を原料ガスとして用いたCVD法
によってポリシリコン膜14を形成しているので、ポリ
シリコン膜14の形成時におけるゲート酸化膜13中へ
のSi−H結合の発生を未然に防止することができる。
また、ポリシリコン膜14、堆積後に行う熱工程によ
り、ポリシリコン膜14からゲート酸化膜へD原子を固
相拡散すると、ゲート酸化膜中のD原子濃度をより濃く
できる。従って、ゲート酸化膜13の更なる電気的信頼
性の向上をはかることができる。
In the MOS transistor according to the present embodiment, the gate oxide film 13 is formed by thermal oxidation using D 2 O gas as a raw material.
-H bonds can be reduced, and the same effect as in the first embodiment can be obtained. In addition to this, in the present embodiment, Si
Since the polysilicon film 14 is formed by the CVD method using D4 or Si2 D6 as a source gas, generation of Si-H bonds in the gate oxide film 13 during formation of the polysilicon film 14 is prevented. be able to.
Further, when D atoms are solid-phase diffused from the polysilicon film 14 to the gate oxide film by a thermal process performed after the deposition of the polysilicon film 14, the D atom concentration in the gate oxide film can be further increased. Therefore, the electrical reliability of the gate oxide film 13 can be further improved.

【0061】また、ゲート酸化膜13の形成以降のプロ
セスにおけるSi−H結合の発生を抑制する観点から、
層間絶縁膜17に対しても本発明を適用できる。即ち、
D原子とSi原子の化合物を含むガスを原料ガスとして
CVD法によりシリコン酸化膜(層間絶縁膜)17を堆
積することにより、同様の議論から、層間絶縁膜17の
形成時におけるゲート酸化膜13中におけるSi−H結
合を少なくすることができ、またゲート酸化膜への添加
ができる。
From the viewpoint of suppressing the generation of Si—H bonds in the processes after the formation of the gate oxide film 13,
The present invention can be applied to the interlayer insulating film 17. That is,
By depositing a silicon oxide film (interlayer insulating film) 17 by a CVD method using a gas containing a compound of D atoms and Si atoms as a source gas, from the same discussion, the gate oxide film 13 in the formation of the interlayer insulating film 17 is formed. Can be reduced, and can be added to the gate oxide film.

【0062】(第4の実施形態)図5は、本発明の第4
の実施形態に係わるnチャネルMOSトランジスタの製
造工程を示す断面図である。なお、図1と同一部分には
同一符号を付して、その詳しい説明は省略する。
(Fourth Embodiment) FIG. 5 shows a fourth embodiment of the present invention.
FIG. 15 is a cross-sectional view showing a manufacturing step of the n-channel MOS transistor according to the embodiment. The same parts as those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof will be omitted.

【0063】本実施形態は、ゲート酸化膜に対してD原
子と共にN原子を導入したものである。即ち本実施形態
では、まず図5(a)に示すように、第1の実施形態と
同様にして、D2 Oガスを原料とした熱酸化により基板
11の表面にゲート酸化膜13を形成する。
In this embodiment, N atoms are introduced together with D atoms into the gate oxide film. That is, in this embodiment, first, as shown in FIG. 5A, a gate oxide film 13 is formed on the surface of the substrate 11 by thermal oxidation using D2 O gas as a raw material, as in the first embodiment.

【0064】次いで、図5(b)に示すように、基板表
面をND3 ガスに晒して、N原子及びD原子をゲート酸
化膜13に導入する。これにより、ゲート酸化膜13を
実質的にSiNO膜13′に変質させる。
Next, as shown in FIG. 5B, the substrate surface is exposed to ND 3 gas to introduce N atoms and D atoms into the gate oxide film 13. Thereby, the gate oxide film 13 is substantially transformed into the SiNO film 13 '.

【0065】これ以降は、第1の実施形態と同様に、ポ
リシリコン膜14の形成、ゲートパターニング、側壁絶
縁膜15の形成、ソース・ドレイン拡散層16の形成、
層間絶縁膜17の形成、電極21,22,23の形成を
行うことにより、nチャネルMOSトランジスタが完成
することになる。
Thereafter, similarly to the first embodiment, the formation of the polysilicon film 14, the gate patterning, the formation of the sidewall insulating film 15, the formation of the source / drain diffusion layer 16,
By forming the interlayer insulating film 17 and the electrodes 21, 22, 23, an n-channel MOS transistor is completed.

【0066】本実施形態のMOSトランジスタにおいて
は、ゲート酸化膜13をD2 Oガスを原料とした熱酸化
で形成しているので、ゲート酸化膜13中におけるSi
−H結合を少なくすることができ、第1の実施形態と同
様の効果が得られる。これに加え本実施形態では、ゲー
ト酸化膜13をND3 ガスに晒してN原子及びD原子を
導入することにより、Si−H結合をより少なくするこ
とができ、ゲート酸化膜13の更なる電気的信頼性の向
上をはかることができる。
In the MOS transistor of the present embodiment, since the gate oxide film 13 is formed by thermal oxidation using D 2 O gas as a raw material, the Si in the gate oxide film 13
-H bonds can be reduced, and the same effect as in the first embodiment can be obtained. In addition, in the present embodiment, by exposing the gate oxide film 13 to the ND3 gas to introduce N atoms and D atoms, the Si--H bonds can be further reduced, and the electric conductivity of the gate oxide film 13 can be further increased. Reliability can be improved.

【0067】(第5の実施形態)図6は、本発明の第5
の実施形態に係わるnチャネルMOSトランジスタの製
造工程を示す断面図である。なお、図1と同一部分には
同一符号を付して、その詳しい説明は省略する。
(Fifth Embodiment) FIG. 6 shows a fifth embodiment of the present invention.
FIG. 15 is a cross-sectional view showing a manufacturing step of the n-channel MOS transistor according to the embodiment. The same parts as those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof will be omitted.

【0068】本実施形態は、活性なO原子とD原子を用
いてゲート酸化膜を形成したものである。即ち本実施形
態では、図6に示すように、基板11の表面を活性なO
原子(O* )とD原子(D* )に晒して熱酸化すること
でゲート酸化膜13を形成する。
In this embodiment, a gate oxide film is formed using active O atoms and D atoms. That is, in the present embodiment, as shown in FIG.
A gate oxide film 13 is formed by exposing to atoms (O *) and D atoms (D *) and thermally oxidizing them.

【0069】O原子やD原子を活性化するための手段と
しては、被処理基板が配置されるチャンバとは別の領域
にD2 Oガスを導入し、該領域でマイクロ波放電或いは
プラズマ放電を生じさせてO,Dのラジカルを生成し、
これらをチャンバ内に導入するようにすればよい。
As a means for activating O atoms and D atoms, D 2 O gas is introduced into a region other than the chamber where the substrate to be processed is placed, and microwave discharge or plasma discharge is generated in this region. To generate O and D radicals,
These may be introduced into the chamber.

【0070】ゲート酸化膜13の形成以降の工程は、第
1の実施形態と同様にすればよい。また、本実施形態に
おけるゲート酸化膜の形成プロセスは、先に説明した第
2,〜第4の実施形態におけるゲート酸化膜の形成に適
用することも可能である。
The steps after the formation of the gate oxide film 13 may be the same as those in the first embodiment. Further, the process of forming a gate oxide film according to the present embodiment can be applied to the formation of the gate oxide film according to the second to fourth embodiments described above.

【0071】このような方法であっても、第1の実施形
態と同様の効果が得られるのは勿論のことである。
Even with such a method, the same effects as those of the first embodiment can be obtained.

【0072】なお、本発明は上述した各実施形態に限定
されるものではない。本発明の趣旨は、ゲート酸化膜形
成に係わる各プロセスにおいてD原子を導入すると同時
に、H原子を排除することを特徴としている。このよう
な観点から、シリコン基板表面の前処理として該基板を
液体中に浸漬する工程において、D原子と弗素原子を含
む液体中に浸漬して、基板表面にD原子を付着させるよ
うにしてもよい。また、一般的に希釈した弗素酸(希H
F)が用いられる前処理において、希DFを用いること
も有効である。さらに、ゲート酸化膜の粘性流動が起こ
る1000℃を越える高温でD2 アニールを施すことも
有効である。また、DイオンやD* が生成されたプラズ
マ中にウェハ表面を晒してゲート酸化膜中にD原子を導
入することも有効である。この場合、基板表面のダング
リングボンドがDにより終端され、この終端部は酸化工
程を通して安定しているから、Hの導入が排除できる。
The present invention is not limited to the above embodiments. The gist of the present invention is that H atoms are eliminated at the same time as D atoms are introduced in each process relating to gate oxide film formation. From such a viewpoint, in the step of immersing the silicon substrate in a liquid as a pretreatment of the surface of the silicon substrate, the silicon substrate may be immersed in a liquid containing D atoms and fluorine atoms to attach the D atoms to the substrate surface. Good. Also, generally, diluted hydrofluoric acid (dilute H
It is also effective to use a rare DF in the preprocessing using F). Further, it is also effective to perform D2 annealing at a high temperature exceeding 1000 ° C. where the viscous flow of the gate oxide film occurs. It is also effective to expose the wafer surface to plasma in which D ions or D * are generated to introduce D atoms into the gate oxide film. In this case, the dangling bond on the substrate surface is terminated by D, and since this termination is stable throughout the oxidation process, the introduction of H can be eliminated.

【0073】また、前記ゲート酸化膜の形成に際し、D
2 ガスとO2 ガスを混合させ、D2を燃焼させたガス中
にシリコン基板表面を晒すようにしてもよい。さらに、
酸化膜は必ずしもゲート酸化膜に限るものではなく、大
きな絶縁破壊耐性を要求される薄い酸化膜に適用するこ
とが可能である。つまり、MOSトランジスタに限ら
ず、各種の半導体素子に適用することが可能である。ま
た、基板上に直接形成する酸化膜に限らず、SOI等の
半導体膜上に形成する酸化膜に適用することもできる。
その他、本発明の要旨を逸脱しない範囲で、種々変形し
て実施することができる。
In forming the gate oxide film, D
2 gas and O2 gas may be mixed, and the surface of the silicon substrate may be exposed to a gas obtained by burning D2. further,
The oxide film is not necessarily limited to the gate oxide film, but can be applied to a thin oxide film which is required to have a large dielectric breakdown resistance. That is, the present invention can be applied not only to MOS transistors but also to various semiconductor devices. Further, the present invention is not limited to an oxide film formed directly on a substrate, and can be applied to an oxide film formed on a semiconductor film such as SOI.
In addition, various modifications can be made without departing from the scope of the present invention.

【0074】[0074]

【発明の効果】以上詳述したように本発明によれば、酸
化前処理、ゲート酸化膜形成時、及びゲート酸化膜形成
以降のプロセスにおいてD原子を導入すると同時に、H
原子を排除することによって、ゲート酸化膜中に注入さ
れた電子によるシリコン原子のダングリングボンドの生
成を抑制できる。従って、絶縁破壊耐性が高く、かつス
トレスリーク電流が抑制された、薄いゲート酸化膜を確
実に実現することができる。
As described above in detail, according to the present invention, H is introduced simultaneously with the introduction of D atoms in the pre-oxidation treatment, the formation of the gate oxide film, and the processes after the formation of the gate oxide film.
By eliminating the atoms, generation of dangling bonds of silicon atoms due to electrons injected into the gate oxide film can be suppressed. Therefore, a thin gate oxide film having a high dielectric breakdown resistance and a suppressed stress leak current can be reliably realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の実施形態に係わるMOSトランジスタの
製造工程を示す断面図。
FIG. 1 is a sectional view showing a manufacturing process of a MOS transistor according to a first embodiment.

【図2】各種方法で形成したゲート酸化膜を有するMO
Sキャパシタのワイブルプロットを示す図。
FIG. 2 shows an MO having a gate oxide film formed by various methods.
The figure which shows the Weibull plot of S capacitor.

【図3】第2の実施形態に係わるMOSトランジスタの
製造工程を示す断面図。
FIG. 3 is a sectional view showing a manufacturing process of the MOS transistor according to the second embodiment.

【図4】第3の実施形態に係わるMOSトランジスタの
製造工程を示す断面図。
FIG. 4 is a sectional view showing a manufacturing process of the MOS transistor according to the third embodiment.

【図5】第4の実施形態に係わるMOSトランジスタの
製造工程を示す断面図。
FIG. 5 is a sectional view showing a manufacturing process of a MOS transistor according to a fourth embodiment.

【図6】第5の実施形態に係わるMOSトランジスタの
製造工程を示す断面図。
FIG. 6 is a sectional view showing a manufacturing step of a MOS transistor according to a fifth embodiment;

【符号の説明】[Explanation of symbols]

11…p型シリコン基板 12…素子分離絶縁膜 13…ゲート酸化膜 14…ポリシリコン膜 15…側壁酸化膜 16…ソース・ドレイン領域 17…層間絶縁膜 20…Al膜 21…ゲート電極 22…ソース電極 23…ドレイン電極 DESCRIPTION OF SYMBOLS 11 ... p-type silicon substrate 12 ... element isolation insulating film 13 ... gate oxide film 14 ... polysilicon film 15 ... side wall oxide film 16 ... source / drain region 17 ... interlayer insulating film 20 ... Al film 21 ... gate electrode 22 ... source electrode 23 ... Drain electrode

フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/792 Continued on the front page (51) Int.Cl. 6 Identification code Agency reference number FI Technical display location H01L 29/792

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】半導体基板の表面或いは半導体層の表面
に、膜厚方向及び表面方向の全領域に重水素(D)原子
を含む酸化膜を形成してなることを特徴とする半導体装
置。
2. A semiconductor device comprising: an oxide film containing deuterium (D) atoms formed on a surface of a semiconductor substrate or a surface of a semiconductor layer in all regions in a film thickness direction and a surface direction.
【請求項2】半導体基板の表面或いは半導体層の表面に
酸化膜を形成する工程を含む半導体装置の製造方法にお
いて、 前記酸化膜の形成に際し、重水(D2 O)を含むガスを
原料として熱酸化することを特徴とする半導体装置の製
造方法。
2. A method of manufacturing a semiconductor device, comprising the step of forming an oxide film on a surface of a semiconductor substrate or a surface of a semiconductor layer, wherein the oxide film is formed by thermal oxidation using a gas containing heavy water (D2 O) as a raw material. A method of manufacturing a semiconductor device.
【請求項3】半導体基板の表面或いは半導体層の表面に
酸化膜を形成する工程と、次いでD原子と窒素原子の化
合物を含むガス中に晒し、前記酸化膜に対してDを導入
する工程とを含むことを特徴とする半導体装置の製造方
法。
A step of forming an oxide film on the surface of the semiconductor substrate or the surface of the semiconductor layer; and a step of exposing to a gas containing a compound of D atoms and nitrogen atoms to introduce D into the oxide film. A method for manufacturing a semiconductor device, comprising:
JP8162238A 1996-06-21 1996-06-21 Semiconductor device and its manufacture Pending JPH1012609A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8162238A JPH1012609A (en) 1996-06-21 1996-06-21 Semiconductor device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8162238A JPH1012609A (en) 1996-06-21 1996-06-21 Semiconductor device and its manufacture

Publications (1)

Publication Number Publication Date
JPH1012609A true JPH1012609A (en) 1998-01-16

Family

ID=15750615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8162238A Pending JPH1012609A (en) 1996-06-21 1996-06-21 Semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JPH1012609A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2342226A (en) * 1998-09-28 2000-04-05 Hyundai Electronics Ind Growing a deuterium containing insulation layer
KR20000067657A (en) * 1999-04-30 2000-11-25 김효근 Method of Depositing Polysilicon Gate Using Tetra Deuterium Silicon Gas
US6208002B1 (en) 1998-03-26 2001-03-27 Kabushiki Kaisha Toshiba Field effect transistor and manufacturing method thereof
KR20010059856A (en) * 1999-12-30 2001-07-06 박종섭 Method for forming MOS transistor
EP1193748A1 (en) * 2000-08-01 2002-04-03 Texas Instruments Inc. Silicon oxidation method for reduction of the charge trap concentration at the silicon-oxide interface
KR100359356B1 (en) * 1998-09-01 2002-10-31 닛뽕덴끼 가부시끼가이샤 Method for manufacturing semiconductor memory device
JP2003031796A (en) * 2001-07-11 2003-01-31 Mitsubishi Electric Corp Semiconductor device and its fabricating method
WO2006008882A1 (en) * 2004-07-21 2006-01-26 Seiko Epson Corporation A method of evaluating charcteristics of and forming of an insulating film for a semiconductor device
JP2006054475A (en) * 2005-09-05 2006-02-23 Toshiba Corp Method for manufacturing semiconductor device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208002B1 (en) 1998-03-26 2001-03-27 Kabushiki Kaisha Toshiba Field effect transistor and manufacturing method thereof
KR100359356B1 (en) * 1998-09-01 2002-10-31 닛뽕덴끼 가부시끼가이샤 Method for manufacturing semiconductor memory device
GB2342226A (en) * 1998-09-28 2000-04-05 Hyundai Electronics Ind Growing a deuterium containing insulation layer
KR20000067657A (en) * 1999-04-30 2000-11-25 김효근 Method of Depositing Polysilicon Gate Using Tetra Deuterium Silicon Gas
KR20010059856A (en) * 1999-12-30 2001-07-06 박종섭 Method for forming MOS transistor
EP1193748A1 (en) * 2000-08-01 2002-04-03 Texas Instruments Inc. Silicon oxidation method for reduction of the charge trap concentration at the silicon-oxide interface
US6797644B2 (en) 2000-08-01 2004-09-28 Texas Instruments Incorporated Method to reduce charge interface traps and channel hot carrier degradation
JP2003031796A (en) * 2001-07-11 2003-01-31 Mitsubishi Electric Corp Semiconductor device and its fabricating method
WO2006008882A1 (en) * 2004-07-21 2006-01-26 Seiko Epson Corporation A method of evaluating charcteristics of and forming of an insulating film for a semiconductor device
US7592190B2 (en) 2004-07-21 2009-09-22 Seiko Epson Corporation Method of evaluating characteristics of and forming of an insulating film for a semiconductor device
JP2006054475A (en) * 2005-09-05 2006-02-23 Toshiba Corp Method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US7439121B2 (en) Dielectric film and method of forming it, semiconductor device, non-volatile semiconductor memory device, and production method for semiconductor device
JP4091265B2 (en) Semiconductor device and manufacturing method thereof
US6953727B2 (en) Manufacture method of semiconductor device with gate insulating films of different thickness
US6849513B2 (en) Semiconductor device and production method thereof
US6235590B1 (en) Fabrication of differential gate oxide thicknesses on a single integrated circuit chip
JPH1083990A (en) Manufacturing method of semiconductor device
JPH11274489A (en) Field-effect transistor and its manufacture
US6228728B1 (en) Method of fabricating semiconductor device
US6277718B1 (en) Semiconductor device and method for fabricating the same
JPH1012609A (en) Semiconductor device and its manufacture
JP2002151684A (en) Semiconductor device and manufacturing method thereof
JPH1041506A (en) Semiconductor device and its manufacture
JP3406811B2 (en) Semiconductor device and manufacturing method thereof
JP3050165B2 (en) Semiconductor device and manufacturing method thereof
JP3681525B2 (en) Manufacturing method of semiconductor device
JP3140023B2 (en) Semiconductor device and manufacturing method thereof
JP3376305B2 (en) Method for manufacturing semiconductor device
JPH11261065A (en) Manufacture of silicon gate fet
JP2000195814A (en) Manufacture of semiconductor device
JPH06267973A (en) Manufacture of semiconductor
JPH11176959A (en) Manufacture of semiconductor device
KR100329604B1 (en) Method for fabricating metal oxide semiconductor field effect transistor
JPH04186733A (en) Semiconductor device and manufacture thereof
JPH05109652A (en) Manufacture of semiconductor device
JPH11284183A (en) Manufacture of semiconductor device and manufacturing device