JP3681525B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP3681525B2 JP3681525B2 JP31046397A JP31046397A JP3681525B2 JP 3681525 B2 JP3681525 B2 JP 3681525B2 JP 31046397 A JP31046397 A JP 31046397A JP 31046397 A JP31046397 A JP 31046397A JP 3681525 B2 JP3681525 B2 JP 3681525B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- insulating film
- nitrogen atoms
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、上下方向に順次形成されてなる半導体層、絶縁膜及び導電膜を有するMIS(MetalInsulatorSemicondutor)構造の半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
図19は、従来のMIS構造の断面構造を示しており、図19に示すように、例えばP-型のシリコンよりなる半導体基板1には、該半導体基板1が1000℃程度の高温でパイロジェニック酸化されてなる図示しない素子分離領域が形成され、素子分離領域同士の間には互いに間隔をおいて、ソース・ドレインとなるN+型の高濃度不純物領域2が形成されている。半導体基板1の上における高濃度不純物領域2同士の間にはゲート絶縁膜3が形成され、該ゲート絶縁膜3の上には、例えば不純物が高濃度にドーピングされた多結晶シリコンからなるゲート電極4が形成されている。
【0003】
前記のMIS構造を有するトランジスタにおいて、半導体基板1を接地した状態でゲート電極4に蓄積方向に電圧を印加し、印加する電圧を大きくしていくと、ゲート絶縁膜3にFN(FowlerNordhein)トンネル電流が流れる。そして、ゲート絶縁膜3に一定の電流密度以上のFNトンネル電流が流れると、初期においてはホールトラップが発生して急激な電圧降下が見られるが、その後、電流注入の継続に伴って印加電圧は徐々に上昇する。これは、FNトンネル電流の印加によりゲート絶縁膜3中にエレクトロントラップが発生していることを示している。このようなトラップの発生によりゲート絶縁膜3の絶縁性は劣化する。FNトンネル電流の注入後に界面準位密度の著しい増加がみられることから、トラップの発生は、ゲート絶縁膜3と半導体基板1との界面近傍に存在するダングリングボンドやブロークンボンドが電子のトラップサイトとなっていることが一つの要因であると考えられる。
【0004】
ところで、ゲート絶縁膜3の薄膜化に伴って、ゲート絶縁膜3に加わる電界はますます増大し、これに伴って、ゲート絶縁膜3の内部及び半導体基板1との界面に発生するトラップも増大するので、ゲート絶縁膜3の絶縁性の劣化が急速に進むという第1の問題がある。
【0005】
また、通常、ゲート電極4は不純物がドーピングされたポリシリコン膜よりなるが、拡散係数の大きい不純物例えばボロン等がポリシリコン膜にドーピングされる場合には、その後の熱処理工程において、不純物がゲート絶縁膜3を通って半導体基板1に拡散し、トランジスタの特性に悪影響を与えるという第2の問題がある。
【0006】
そこで、例えばUSP5,237,188又はUSP5,489,542に示されるように、ゲート絶縁膜3中に窒素原子が導入されてなる半導体装置が提案されている。このように、ゲート絶縁膜3中に窒素原子を導入すると、導入された窒素原子は、ゲート絶縁膜3と半導体基板1との界面近傍に存在するシリコンのダングリングボンドやブロークンボンドと強固な結合を形成するため、トラップサイトとなるダングリングボンドやブロークンボンドが事実上低減するので、FNトンネル電流の印加に伴うトラップの発生を抑制する効果があると共に、導入された窒素原子はゲート電極4に注入された不純物の半導体基板1への拡散を抑制する効果も有している。
【0007】
【発明が解決しようとする課題】
ところが、半導体集積回路装置の微細化及び高集積化が急速に進み、それに伴ってMIS構造におけるゲート絶縁膜は10nm以下の厚さにまで薄膜化されつつある。このため、前記従来のMIS構造におけるゲート絶縁膜は、FNトンネル電流の印加に伴うトラップの発生の抑制及びゲート電極に含まれる不純物の半導体基板への拡散の抑制という点において問題が生じてきた。
【0008】
前記に鑑み、本発明は、薄膜化された絶縁膜を有するMIS構造の半導体装置において、FNトンネル電流の印加に伴うトラップの発生を確実に抑制することを第1の目的とし、絶縁膜の上に形成されている導電膜に含まれる不純物の半導体層への拡散を確実に抑制することを第2の目的とする。
【0009】
【課題を解決するための手段】
前記の目的を達成するため、本発明は、絶縁膜に含まれる窒素原子の濃度分布のピーク位置を特定すると共に、絶縁膜に含まれる窒素原子の濃度分布のピークにおける窒素原子の濃度を特定するものである。
【0010】
本発明に係る半導体装置の製造方法は、上下方向に順次形成されてなる半導体層、絶縁膜及び導電膜を有する半導体装置の製造方法を前提とし、半導体層はシリコンよりなり、半導体層の上に絶縁膜を形成する工程と、該絶縁膜の上に導電膜を形成する工程とを備え、絶縁膜を形成する工程は、前記半導体層の上にベースとなる二酸化シリコン膜を形成する酸化膜形成工程と、該酸化膜形成工程の後に前記二酸化シリコン膜に対してNOガスとO2ガスとの混合ガスの雰囲気において熱処理を施し、二酸化シリコン膜に対する酸化処理と窒化処理とが並行して行なわれることにより、二酸化シリコン膜における前記半導体層側の界面の近傍に窒素原子の濃度分布のピークが形成され、且つ、該ピーク位置における窒素原子の濃度は1.5原子%〜5原子%の範囲内にあるシリコンの酸窒化膜にするとともに、半導体層も酸窒化される酸窒化膜形成工程とを含み、導電膜を形成する工程は、前記酸窒化膜形成工程の後に不純物が高濃度にドーピングされた多結晶シリコンからなる導電膜を形成する。
【0011】
上記の半導体装置の製造方法によると、絶縁膜を形成する工程は、半導体層の上に形成された二酸化シリコン膜に対してNOガスとO2ガスとの混合ガスの雰囲気において熱処理を施すことにより、二酸化シリコン膜における半導体層側の界面の近傍に窒素原子の濃度分布のピークが形成されたシリコンの酸窒化膜を確実に形成することができる。
【0012】
上記の半導体装置の製造方法において、酸窒化膜形成工程における窒素を含む酸化性雰囲気が、NOガスとO2ガスとの混合ガスの雰囲気であると、シリコンの酸窒化膜における半導体層側の界面の近傍に導入される窒素原子の量は、酸窒化膜形成工程における熱処理による絶縁膜の膜厚の増加量とほぼ比例する。
【0013】
上記の半導体装置の製造方法において、酸窒化膜形成工程における熱処理は高圧下で行なうことが好ましい。
【0014】
【発明の実施の形態】
以下、本発明の各実施形態又は各参考形態に係る半導体装置に共通する半導体装置の断面構造について図1を参照しながら説明する。
【0015】
図1に示すように、P-型のシリコンよりなる半導体基板10には互いに間隔をおいてソース・ドレインとなるN+型の高濃度不純物領域11が形成され、半導体基板10の上における高濃度不純物領域11同士の間には、シリコンの酸窒化膜よりなり例えば5nmの膜厚を有するゲート絶縁膜12が形成され、該ゲート絶縁膜12の上には、ボロン等の不純物が高濃度にドーピングされた多結晶シリコンからなるゲート電極13が形成されている。
(第1の実施形態)
以下、本発明の第1の実施形態に係る半導体装置のゲート絶縁膜12における窒素の濃度プロファイルについて説明する。第1の実施形態は、FNトンネル電流の印加に伴うトラップの発生を抑制するという第1の目的を達成するものである。
【0016】
図2は第1の実施形態のゲート絶縁膜12における窒素原子の濃度プロファイルを示しており、図2において、横軸はゲート絶縁膜12におけるゲート電極13側の界面から半導体基板10に架けての深さ方向の距離を示し、縦軸はゲート絶縁膜12及び半導体基板10に含まれる窒素原子の濃度プロファイルを示している。
【0017】
図2に示すように、第1の実施形態においては、窒素原子の濃度プロファイルのピーク位置はゲート絶縁膜12における半導体基板10側の界面の近傍にあり、且つ濃度プロファイルのピーク位置における窒素原子の濃度は約3原子%である。
【0018】
窒素原子の濃度プロファイルのピーク位置がゲート絶縁膜12における半導体基板10側の界面の近傍にあるので、ゲート絶縁膜12と半導体基板10との界面近傍において、窒素原子がシリコンのダングリングボンドやブロークンボンドと結合するため、ゲート絶縁膜12と半導体基板10との界面近傍におけるトラップが抑制される。
【0019】
窒素原子の濃度プロファイルのピーク位置における窒素原子の濃度は、第1の実施形態においては約3原子%であるが、1.5原子%〜5原子%の範囲内が好ましい。その理由は次の通りである。すなわち、窒素原子の導入によるダングリングボンドやブロークンボンドの低減効果は、ダングリングボンド及びブロークンボンドが窒素原子により終端されることにより生じるが、窒素原子の濃度プロファイルのピーク値が1.5原子%以上であれば、ゲート絶縁膜12と半導体基板10との界面近傍のダングリングボンド及びブロークンボンドは窒素原子によって完全に終端されるからである。換言すると、窒素原子の濃度プロファイルのピーク値が1.5原子%よりも低い場合には、ダングリングボンドやブロークンボンドの終端が十分でないために、ゲート絶縁膜12と半導体基板10との界面近傍のトラップに対する改善効果が十分に発揮されない。
【0020】
一方、窒素原子の濃度が5原子%を超えると、ゲート絶縁膜12と半導体基板10との界面近傍のダングリングボンド及びブロークボンドは完全に終端されるが、過剰な窒素原子つまりダングリングボンド及びブロークンボンドの終端に寄与しない窒素原子が存在し、この終端に寄与しない窒素原子が正の固定電荷として作用するため、キャパシタにおけるフラットバンド電圧のシフト量又はトランジスタにおけるしきい値電圧が増大するからである。
【0021】
ゲート電極13に導入されたボロン等の不純物の半導体基板10への拡散を抑制するためには、窒素原子の濃度プロファイルのピーク値は高いほど好ましいが、窒素原子の濃度が5原子%を超えると前述したような新たな問題が発生する。
【0022】
以上説明した理由により、第1の実施形態においては、窒素原子の濃度プロファイルのピーク位置をゲート絶縁膜12における半導体基板10側の界面の近傍に設定し、且つ、窒素原子の濃度プロファイルのピーク位置における窒素原子の濃度を1.5原子%〜5原子%の範囲内に設定している。
(第2の参考形態)
以下、本発明の第2の参考形態に係る半導体装置のゲート絶縁膜12における窒素の濃度プロファイルについて説明する。第2の参考形態は、FNトンネル電流の印加に伴うトラップの発生を確実に抑制するという第1の目的及びゲート電極13に含まれる不純物の半導体基板10への拡散を確実に抑制するという第2の目的を達成するものである。
【0023】
図3は第2の参考形態のゲート絶縁膜12における窒素原子の濃度プロファイルを示しており、図3において、横軸はゲート絶縁膜12におけるゲート電極13側の界面から半導体基板10に架けての深さ方向の距離を示し、縦軸はゲート絶縁膜12及び半導体基板10に含まれる窒素原子の濃度プロファイルを示している。
【0024】
図3に示すように、第2の参考形態においては、窒素原子の濃度プロファイルのピーク位置は、ゲート絶縁膜12における半導体基板10側の界面の近傍及びゲート絶縁膜12におけるゲート電極13側の界面の近傍にあり、且つ濃度プロファイルのピーク位置における窒素原子の濃度はそれぞれ約3原子%である。
【0025】
窒素原子の濃度プロファイルのピーク位置がゲート絶縁膜12における半導体基板10側の界面の近傍及びゲート電極13側の界面の近傍にあるので、ゲート絶縁膜12と半導体基板10との界面近傍及びゲート絶縁膜12とゲート電極13との界面近傍において、窒素原子がシリコンのダングリングボンドやブロークンボンドとそれぞれ結合するため、ゲート絶縁膜12における半導体基板10及びゲート電極13との各界面の近傍におけるトラップをそれぞれ抑制することができる。
【0026】
また、窒素原子の濃度プロファイルのピーク位置における窒素原子の濃度は、第2の参考形態においてはそれぞれ約3原子%であるが、ゲート絶縁膜12における半導体基板10側の界面の近傍及びゲート電極13側の界面の近傍における窒素原子の濃度プロファイルのピーク値はそれぞれ1.5原子%〜5原子%の範囲内であることが好ましい。その理由は第1の実施形態と同様である。
【0027】
また、第2の参考形態においては、ゲート絶縁膜12における窒素原子の濃度プロファイルのピークは、ゲート絶縁膜12における半導体基板10側の界面の近傍に加えてゲート絶縁膜12におけるゲート電極13側の界面の近傍にもあるので、ゲート絶縁膜12に導入された窒素原子は、ボロン等の不純物がゲート電極13からゲート絶縁膜12を通って半導体基板10に拡散する事態を2度に亘って阻止するので、デバイス特性の変動を確実に抑制することができる。
【0028】
以上説明したように、第2の参考形態においては、窒素原子の濃度プロファイルのピーク位置を、ゲート絶縁膜12における半導体基板10側の界面の近傍及びゲート電極13側の界面の近傍にそれぞれ設定し、且つ濃度プロファイルのピーク位置における窒素原子の濃度を1.5原子%〜5原子%以下に設定したため、ダングリングボンド及びブロークンボンドの終端に寄与しない過剰な窒素原子が正の固定電荷として作用して、キャパシタにおけるフラットバンド電圧のシフト量又はトランジスタにおけるしきい値電圧が増大する事態を招くことなく、FNトンネル電流の印加に伴うトラップの発生及びゲート電極13に含まれる不純物の半導体基板10への拡散をより確実に抑制することができる。
(第3の参考形態)
以下、本発明の第3の参考形態に係る半導体装置のゲート絶縁膜12における窒素の濃度プロファイルについて説明する。第3の参考形態は、FNトンネル電流の印加に伴うトラップの発生を確実に抑制するという第1の目的及びゲート電極13に含まれる不純物の半導体基板10への拡散を確実に抑制するという第2の目的を達成するものである。
【0029】
図4は第3の参考形態のゲート絶縁膜12における窒素原子の濃度プロファイルを示しており、図4において、横軸はゲート絶縁膜12におけるゲート電極13側の界面から半導体基板10に架けての深さ方向の距離を示し、縦軸はゲート絶縁膜12及び半導体基板10に含まれる窒素原子の濃度プロファイルを示している。
【0030】
図4に示すように、第3の参考形態においては、窒素原子の濃度プロファイルのピーク位置は、ゲート絶縁膜12における半導体基板10側の界面の近傍及びゲート電極13側の界面の近傍にあって、濃度プロファイルのピーク位置における窒素原子の濃度はそれぞれ約3原子%であり且つ濃度プロファイルにおける両ピーク同士の間の底部の濃度は約1原子%である。
【0031】
第3の参考形態においても、第1の実施形態と同様の理由により、ゲート絶縁膜12における半導体基板10側の界面の近傍及びゲート電極13側の界面の近傍における窒素原子の濃度プロファイルのピーク値はそれぞれ1.5原子%〜5原子%の範囲内であることが好ましい。
【0032】
図4においては、濃度プロファイルにおける両ピーク同士の間の底部の窒素原子の濃度は約1原子%であるが、底部の窒素原子の濃度は0.1原子%〜3原子%の範囲内であることが好ましい。このようにすると、ゲート絶縁膜12の全領域において窒素原子がシリコンのダングリングボンドやブロークンボンドと結合するためトラップを一層抑制することができると共に、ゲート絶縁膜12の全領域においてボロン等の不純物がゲート電極13からゲート絶縁膜12を通って半導体電極10に拡散する事態を阻止できるので、デバイス特性の変動をより一層確実に抑制することができる。
【0033】
尚、ゲート絶縁膜12の全領域が深さ方向にほぼ3等分されてなる3つの領域、すなわち、ゲート電極13側の浅い領域、半導体基板10側の深い領域及び浅い領域と深い領域との間の中間の領域のうち中間の領域は、ダングリングボンドやブロークンボンドが浅い領域及び深い領域に比べて少ないので、窒素原子の濃度は浅い領域及び深い領域に比べて低くてもよい。
【0034】
以上説明したように、第3の参考形態においては、窒素原子の濃度プロファイルのピーク位置を、ゲート絶縁膜12における半導体基板10側の界面の近傍及びゲート電極13側の界面の近傍に設定すると共に、濃度プロファイルのピーク位置における窒素原子の濃度を1.5原子%〜5原子%の範囲内以下に設定し且つ濃度プロファイルにおける両ピーク同士の間の底部の窒素原子の濃度を0.1原子%〜3原子%の範囲内に設定したため、ダングリングボンド及びブロークンボンドの終端に寄与しない過剰な窒素原子が正の固定電荷として作用してキャパシタにおけるフラットバンド電圧のシフト量又はトランジスタにおけるしきい値電圧が増大する事態を招くことなく、FNトンネル電流の印加に伴うトラップの発生及びゲート電極13に含まれる不純物の半導体基板10への拡散をより一層確実に抑制することができる。
(第4の実施形態)
以下、本発明の第4の実施形態として、前記の第1の実施形態に係る半導体装置の製造方法について図5〜図8を参照しながら説明する。
【0035】
まず、図5(a)に示すように、シリコンよりなるP-型の半導体基板10に素子分離領域(LOCOS酸化膜)15を形成した後、半導体基板10の表面における素子分離領域15に囲まれた活性領域を洗浄して、不純物や自然酸化膜を除去する。図5(b)は、半導体基板10に素子分離領域15を形成した状態における半導体基板10に含まれるシリコン原子の濃度プロファイルを示しており、横軸は半導体基板10における表面から深さ方向の距離を示している。
【0036】
次に、図6(a)に示すように、半導体基板10に対して、例えば常圧の電気炉を用いて酸化性雰囲気中において850℃のパイロジェニック酸化を施すことにより、ベースとなる4nmの膜厚を有する二酸化シリコン膜16を形成する。図6(b)は、半導体基板10に二酸化シリコン膜16を形成した状態における半導体基板10に含まれるシリコン原子及び酸素原子の濃度プロファイルを示しており、一点鎖線は二酸化シリコン膜16と半導体基板10との界面を示している。
【0037】
次に、図7(a)に示すように、半導体基板10に対して、窒素を含む酸化性雰囲気(例えば、N2Oガス又はNOガスの雰囲気)において800〜1150℃の温度下で酸窒化処理を施すことにより5nmの膜厚を有する酸窒化膜17を形成する。
【0038】
図7(b)は、半導体基板10に対して、常圧の電気炉を用いてN2Oガス雰囲気において1050℃の温度下で酸窒化処理を施した状態における半導体基板10に含まれるシリコン原子、酸素原子及び窒素原子の濃度プロファイルを示している。第4の実施形態においては、ベースとなる4nmの膜厚を有する二酸化シリコン膜16を形成した後に酸窒化処理を施すことにより、5nmの膜厚を有する酸窒化膜17を形成するので、窒素原子の濃度プロファイルのピーク位置をゲート絶縁膜12における半導体基板10側の界面の近傍に形成することができる。すなわち、図7(b)に示すように、窒素原子の濃度プロファイルのピーク位置はゲート絶縁膜12における半導体基板10側の界面の近傍にあり、且つ濃度プロファイルのピーク位置における窒素原子の濃度は約2原子%である。
【0039】
N2Oガスによる酸窒化処理は成膜速度が遅いと共に膜厚の均一性が悪いという欠点を有しているが、第4の実施形態のように、ベースとなる二酸化シリコン膜16を形成した後にN2Oガスによる酸窒化処理を施すと、酸窒化処理による成膜処理によって形成される膜の膜厚が小さいので、成膜速度が遅いという欠点を補ってスループットを向上させることができると共に酸窒化膜17の膜厚の均一性を向上させることができる。その理由は、N2Oガスによる酸窒化処理においてN2Oガスが高温下においてNOとN2とO2とに分解し、O2ガスによる酸化処理とNOガスによる窒化処理とが同時に行なわれながら酸窒化膜17が成膜されるので、酸窒化膜17の膜厚の均一性が向上するものと考えられる。
【0040】
次に、図8に示すように、酸窒化膜17よりなるゲート絶縁膜12の上にゲート電極13を形成した後、該ゲート電極13をマスクとしてN型の不純物を注入することにより、ソース・ドレインとなるN+型の高濃度不純物領域11を形成すると、第1の実施形態に係る半導体装置が得られる。
【0041】
以上説明したように、第4の実施形態によると、窒素原子の濃度プロファイルのピーク位置をゲート絶縁膜12における半導体基板10側の界面の近傍に設定できるため、ゲート絶縁膜12における半導体基板10側の界面の近傍に存在するダングリングボンドやブロークンボンドを窒素原子により確実に終端できるので、トラップ特性を向上させることができる。
【0042】
また、ゲート絶縁膜12における半導体基板10側の界面の近傍に導入される窒素原子の量は酸窒化処理による膜厚の増加量とほぼ比例するので、界面近傍の窒素原子の濃度の制御が容易である。例えば、酸窒化処理により成膜される酸窒化膜の膜厚が決まっている場合には、ベースになる二酸化シリコン膜の膜厚と酸窒化処理により増加する酸窒化膜の膜厚との割合を制御することにより、界面に導入される窒素原子の量を或る程度コントロールすることが可能である。しかも、界面の窒素原子の濃度は酸窒化処理の温度等のプロセス条件に対して敏感ではないので、酸窒化処理の条件についてはサーマルバジェットとの兼ね合いにより決定することができる。
【0043】
尚、酸化処理によりベースとなる二酸化シリコン膜16を形成する工程と、酸窒化処理により酸窒化膜17を形成する工程とを同一の電気炉内で連続して行なうことにより、酸化処理工程と酸窒化処理工程との間に金属汚染やパーティクルの付着を防止できると共に酸窒化膜形成工程のスループットを向上させることができる。例えば、電気炉において二酸化シリコン膜を形成するシーケンスの中に酸窒化処理のシーケンスを付加することにより、簡単に2段階の処理を行なうことができる。
(第5の参考形態)
以下、本発明の第5の参考形態として、前記の第1の実施形態に係る半導体装置の製造方法について図5〜図8を参照しながら説明する。
【0044】
まず、図5(a)に示すように、シリコンよりなるP-型の半導体基板10に素子分離領域15を形成した後、半導体基板10の表面における素子分離領域15に囲まれた活性領域を洗浄して、不純物や自然酸化膜を除去する。
【0045】
次に、図6(a)に示すように、半導体基板10に対して、例えば高圧電気炉を用いて酸化性雰囲気中においてドライ酸化を施すことにより、ベースとなる4nmの膜厚を有する二酸化シリコン膜16を形成する。
【0046】
次に、図7(a)に示すように、半導体基板10に対して、例えば高圧電気炉を用いて窒素を含む酸化性雰囲気(例えば、N2Oガス又はNOガスの雰囲気)において5気圧以上の圧力下で且つ750〜850℃の比較的低い温度下で酸窒化処理を施すことにより、5nmの膜厚を有する酸窒化膜17を形成する。
【0047】
第5の参考形態においては、ベースとなる4nmの膜厚を有する二酸化シリコン膜16を形成した後に、高圧下で酸窒化処理を施すことにより、5nmの膜厚を有する酸窒化膜17を形成するので、窒素原子の濃度プロファイルのピーク位置をゲート絶縁膜12における半導体基板10側の界面の近傍に形成することができると共に、濃度プロファイルのピーク位置における窒素原子の濃度を約3原子%に設定できる。
【0048】
次に、図8に示すように、酸窒化膜17よりなるゲート絶縁膜12の上にゲート電極13を形成した後、該ゲート電極13をマスクとしてN型の不純物を注入することにより、ソース・ドレインとなるN+型の高濃度不純物領域11を形成すると、第1の実施形態に係る半導体装置が得られる。
【0049】
第5の参考形態によると、高圧下で酸窒化処理を施すため、酸窒化膜17の全体に亘って窒素原子が比較的高濃度に含まれているので、トラップの発生を確実に抑制することができると共に、第4の実施形態により得られる半導体装置に比べてゲート電極13に含まれる不純物の半導体基板10への拡散を抑制する効果が向上している。
【0050】
尚、第4の実施形態においては常圧の電気炉で酸窒化処理を行ない、第5の参考形態においては高圧電気炉で酸窒化処理を行なったが、これに代えて、ベースとなる二酸化シリコン膜16に対して、RTP(RapidThermalProcess)装置例えば光照射加熱装置を用いて窒素を含む酸化性雰囲気(例えば、N2Oガス又はNOガスの雰囲気)において酸窒化処理を施すことにより酸窒化膜17を形成してもよいし、ベースとなる二酸化シリコン膜16に対して、シャワーヘッド及び基板回転機構を備えたRTP装置を用いて窒素を含む酸化性雰囲気(例えば、N2Oガスの雰囲気)において酸窒化処理を施すことにより酸窒化膜17を形成してもよい。後者によると、N2Oガスを均一に導入できるので、酸窒化膜17の膜厚均一性がより一層向上する。
【0051】
また、ベースとなる二酸化シリコン膜16としては、一般の電気炉による熱酸化やRTP装置による急速熱酸化による熱酸化膜、又は減圧CVDによる堆積膜等を用いることができる。
(第6の参考形態)
以下、本発明の第6の参考形態として、前記の第1の実施形態に係る半導体装置の製造方法について図9及び図10を参照しながら説明する。
【0052】
まず、図9(a)に示すように、シリコンよりなるP-型の半導体基板10に素子分離領域15を形成した後、半導体基板10の表面における素子分離領域15に囲まれた活性領域を洗浄して、不純物や自然酸化膜を除去する。図9(b)は、半導体基板10に素子分離領域15を形成した状態における半導体基板10に含まれるシリコン原子の濃度プロファイルを示しており、横軸は半導体基板10における表面から深さ方向の距離を示している。
【0053】
次に、図10(a)に示すように、半導体基板10に対して、RTP装置例えば光照射加熱装置を用いて窒素を含む酸化性雰囲気(例えば、N2Oガスの雰囲気又はNOとO2との混合ガスの雰囲気)において1000℃以下の温度下で酸窒化処理を施すことにより5nmの膜厚を有する酸窒化膜17を形成する。
【0054】
N2Oガスを用いて酸窒化処理を行なうと、N2Oガスが高温下においてNOとN2とO2とに分解するので、O2ガスによる酸化処理とNOガスによる窒化処理とが同時に行なわれる。もっとも、N2Oガスの分解反応は急速には進行しないため、酸窒化膜17の膜厚均一性は良好ではないので、酸窒化膜17の形成時にN2Oガスが半導体基板10の表面に均一に行きわたるような工夫が必要である。通常の抵抗加熱炉ではN2Oガスの均一な導入は困難である上に酸窒化反応が進み難いため処理時間が長くなるという欠点がある。従って、N2Oガスを用いる場合には、シャワーヘッドを備えたRTP装置を用いると共に半導体基板10に回転機構を設けることにより、半導体基板10上にN2Oガスを均一に導入して、酸窒化膜17の膜厚の均一性を向上させることが好ましい。
【0055】
NOとO2との混合ガスを用いて酸窒化処理を行なう場合には、例えば5vol%のNOガスと95vol%のO2ガスとの混合ガスを用いて1000℃以下の温度下で酸窒化処理を施すことができる。このようにすると、N2Oガスを高温下においてNOとN2とO2とに分解する必要がないので、酸窒化処理の温度を低く設定できると共に分解反応の時間を削減することができる。
【0056】
また、N2Oガスの雰囲気又はNOとO2との混合ガスの雰囲気のいずれにおいても、1000℃以下の温度下で酸窒化処理を施すことにより、サーマルバジェットを低減することができる。
【0057】
図10(b)は、光照射加熱装置を用いてN2Oガスの雰囲気において酸窒化処理を施すことにより酸窒化膜17を形成したときの半導体基板10に含まれるシリコン原子、酸素原子及び窒素原子の濃度プロファイルを示しており、窒素原子の濃度プロファイルのピーク位置をゲート絶縁膜12における半導体基板10側の界面の近傍に形成することができると共に、濃度プロファイルのピーク位置における窒素原子の濃度を約2原子%に設定することができる。
【0058】
次に、第4の実施形態と同様に、酸窒化膜17よりなるゲート絶縁膜12の上にゲート電極13を形成した後、該ゲート電極13をマスクとしてN型の不純物を注入することにより、ソース・ドレインとなるN+型の高濃度不純物領域11を形成すると、第1の実施形態に係る半導体装置が得られる。
【0059】
第6の参考形態によると、半導体基板10に対して、光照射加熱装置を用いて窒素を含む酸化性雰囲気において酸窒化処理を施すため、酸窒化膜17の膜厚均一性が向上すると共に窒素原子の濃度プロファイルのピーク位置をゲート絶縁膜12における半導体基板10側の界面の近傍に確実に形成することができる。
(第7の参考形態)
以下、本発明の第7の参考形態として、前記の第1の実施形態に係る半導体装置の製造方法について図9及び図10を参照しながら説明する。
【0060】
まず、図9(a)に示すように、シリコンよりなるP-型の半導体基板10に素子分離領域15を形成した後、半導体基板10の表面における素子分離領域15に囲まれた活性領域を洗浄して、不純物や自然酸化膜を除去する。
【0061】
次に、図10(a)に示すように、半導体基板10に対して、高圧電気炉を用いて窒素を含む酸化性雰囲気(例えば、N2Oガス又はNOとO2との混合ガスの雰囲気)において5気圧以上の圧力下で且つ750〜850℃の比較的低い温度下で酸窒化処理を施すことにより、5nmの膜厚を有する酸窒化膜17を形成する。
【0062】
ところで、N2Oガスを用いて酸窒化処理をする場合には、N2OガスがNOとN2とO2とに分解することが前提になっているので、高温で処理しないと反応速度が遅いという欠点はあるが、最近ではサーマルバジェット(熱履歴)の一層の低減が望まれているので、高温下における長時間の処理は困難な状況になっている。そこで、酸窒化処理を25気圧程度の高圧で行なうことにより、処理温度及び処理時間の低減が可能になる。例えば、N2Oガスを用いて25気圧の圧力で処理する場合には、750〜850℃程度の比較的低温で酸窒化膜17を形成することができる。
【0063】
また、NOとO2との混合ガスを用いて酸窒化処理を施す場合には、例えば5vol%のNOガスと95vol%のO2ガスとの混合ガスを用いて1000℃以下の温度下で酸窒化処理を施すことができる。このようにすると、N2Oガスを高温下においてNOとN2とO2とに分解する必要がないので、酸窒化処理の温度を低く設定できると共に分解反応の時間を削減することができる。
【0064】
次に、第4の実施形態と同様に、酸窒化膜17よりなるゲート絶縁膜12の上にゲート電極13を形成した後、該ゲート電極13をマスクとしてN型の不純物を注入することにより、ソース・ドレインとなるN+型の高濃度不純物領域11を形成すると、第1の実施形態に係る半導体装置が得られる。
【0065】
第7の参考形態によると、半導体基板10に対して高圧下で酸窒化処理を施すことにより、5nmの膜厚を有する酸窒化膜17を形成するため、窒素原子の濃度プロファイルのピーク位置をゲート絶縁膜12における半導体基板10側の界面の近傍に形成することができると共に、濃度プロファイルのピーク位置における窒素原子の濃度を約3原子%に設定することができる。
(第8の参考形態)
以下、本発明の第8の参考形態として、前記の第2の参考形態に係る半導体装置の製造方法について図11〜図14を参照しながら説明する。
【0066】
まず、図11(a)に示すように、シリコンよりなるP-型の半導体基板10に素子分離領域15を形成した後、半導体基板10の表面における素子分離領域15に囲まれた活性領域を洗浄して、不純物や自然酸化膜を除去する。図11(b)は、半導体基板10に素子分離領域15を形成した状態における半導体基板10に含まれるシリコン原子の濃度プロファイルを示しており、横軸は半導体基板10における表面から深さ方向の距離を示している。
【0067】
次に、図12(a)に示すように、半導体基板10に対して、例えばランプ加熱による急速熱酸化法(RTO法)を用いて酸化性雰囲気中においてパイロジェニック酸化を施すことにより、ベースとなる4nmの膜厚を有する二酸化シリコン膜16を形成する。図12(b)は、半導体基板10に二酸化シリコン膜16を形成した状態における半導体基板10に含まれるシリコン原子及び酸素原子の濃度プロファイルを示しており、一点鎖線は二酸化シリコン膜16と半導体基板10との界面を示している。
【0068】
次に、同一チャンバー内において導入ガスを笑気ガス(N2Oガス)に切り替え、半導体基板10に対して、笑気ガス中において例えば1000℃の温度下で30秒間の第1の窒化処理(RTN処理)を施すことにより、図13(a)に示すように、5nmの膜厚を有する前段階の酸窒化膜17を形成する。
【0069】
図13(b)は、半導体基板10に前段階の酸窒化膜17を形成した状態における半導体基板10に含まれるシリコン原子、酸素原子及び窒素原子の濃度プロファイルを示しており、窒素原子の濃度プロファイルのピーク位置はゲート絶縁膜12における半導体基板10側の界面の近傍にあり、且つ濃度プロファイルのピーク位置における窒素原子の濃度は約2原子%である。
【0070】
次に、同一チャンバー内において導入ガスを亜酸化窒素ガス(NOガス)に切り替え、半導体基板10に対して、例えばランプ加熱による急速熱酸化法(RTO法)を用いて亜酸化窒素ガス中において例えば850℃の温度下で10秒間の第2の窒化処理(RTN処理)を施すことにより、図14(a)に示すように、5nmの膜厚を有する最終の酸窒化膜18を形成する。
【0071】
図14(b)は、半導体基板10に最終の酸窒化膜18を形成した状態における半導体基板10に含まれるシリコン原子、酸素原子及び窒素原子の濃度プロファイルを示しており、窒素原子の濃度プロファイルのピーク位置は、ゲート絶縁膜12における半導体基板10側の界面の近傍のほかに、ゲート絶縁膜12におけるゲート電極13側の界面の近傍にもあり、且つ濃度プロファイルの各ピーク位置における窒素原子の濃度は約2原子%である。
【0072】
次に、第4の実施形態と同様に、酸窒化膜17よりなるゲート絶縁膜12の上にゲート電極13を形成した後、該ゲート電極13をマスクとしてN型の不純物を注入することにより、ソース・ドレインとなるN+型の高濃度不純物領域11を形成すると、第2の参考形態に係る半導体装置が得られる。
【0073】
第8の参考形態によると、ベースとなる二酸化シリコン膜16を形成した後、笑気ガス中における第1の窒化処理及び亜酸化窒素ガス中における第2の窒化処理を施したので、ゲート絶縁膜12における窒素原子の濃度プロファイルのピークは、半導体基板10側の界面の近傍とゲート電極13側の界面の近傍の両方にできる。
【0074】
尚、第8の参考形態においては、ベースとなる二酸化シリコン膜16をRTO法により形成したが、これに代えて、従来の熱酸化膜、HTO膜又はTEOS膜等の堆積酸化膜であっても同様の結果が得られることはいうまでもない。
【0075】
また、ベースとなる二酸化シリコン膜16を形成することなく、半導体基板10に対して笑気ガス又は亜酸化窒素ガス中で直接に熱処理を行なって、ゲート絶縁膜12における半導体基板10側の界面の近傍に窒素原子の濃度プロファイルのピークを形成してもよい。
(第9の参考形態)
以下、本発明の第9の参考形態として、前記の第3の参考形態に係る半導体装置の製造方法について図15〜図18を参照しながら説明する。
【0076】
まず、図15(a)に示すように、シリコンよりなるP-型の半導体基板10に素子分離領域15を形成した後、半導体基板10の表面における素子分離領域15に囲まれた活性領域を洗浄して、不純物や自然酸化膜を除去する。図15(b)は、半導体基板10に素子分離領域15を形成した状態における半導体基板10に含まれるシリコン原子の濃度プロファイルを示しており、横軸は半導体基板10における表面から深さ方向の距離を示している。
【0077】
次に、図16(a)に示すように、半導体基板10に対して、例えば常圧の電気炉を用いて酸化性雰囲気中において850℃のパイロジェニック酸化を施すことにより、ベースとなる4nmの膜厚を有する二酸化シリコン膜16を形成する。図16(b)は、半導体基板10に二酸化シリコン膜16を形成した状態における半導体基板10に含まれるシリコン原子及び酸素原子の濃度プロファイルを示しており、一点鎖線は二酸化シリコン膜16と半導体基板10との界面を示している。
【0078】
次に、笑気ガス雰囲気中において、25気圧の高圧下で且つ800℃の温度下で20分間の第1の窒化処理(RTN処理)を施すことにより、図17(a)に示すように、5nmの膜厚を有する前段階の酸窒化膜17を形成する。
【0079】
図17(b)は、半導体基板10に前段階の酸窒化膜17を形成した状態における半導体基板10に含まれるシリコン原子、酸素原子及び窒素原子の濃度プロファイルを示しており、窒素原子の濃度プロファイルのピーク位置はゲート絶縁膜12における半導体基板10側の界面の近傍にあり、且つ濃度プロファイルのピーク位置における窒素原子の濃度は約3原子%である。
【0080】
次に、照射用ランプを有する急速熱処理装置(RTP装置)を用いて半導体基板10に対して亜酸化窒素ガス中において例えば850℃の温度下で10秒間の第2の窒化処理(RTN処理)を施すことにより、図18(a)に示すように、5nmの膜厚を有する最終の酸窒化膜18を形成する。
【0081】
図18(b)は、半導体基板10に最終の酸窒化膜18を形成した状態における半導体基板10に含まれるシリコン原子、酸素原子及び窒素原子の濃度プロファイルを示しており、窒素原子の濃度プロファイルのピーク位置は、ゲート絶縁膜12における半導体基板10側の界面の近傍のほかに、ゲート絶縁膜12におけるゲート電極13側の界面の近傍にもあり、且つ濃度プロファイルの各ピーク位置における窒素原子の濃度は約3原子%である。
【0082】
次に、第4の実施形態と同様に、酸窒化膜17よりなるゲート絶縁膜12の上にゲート電極13を形成した後、該ゲート電極13をマスクとしてN型の不純物を注入することにより、ソース・ドレインとなるN+型の高濃度不純物領域11を形成すると、第3の参考形態に係る半導体装置が得られる。
【0083】
第9の参考形態によると、半導体基板10に対して25気圧の高圧下で窒化処理を施すことにより、5nmの膜厚を有する酸窒化膜17を形成するため、濃度プロファイルのピーク位置における窒素原子の濃度を約3原子%に設定することができると共に、濃度プロファイルの両ピーク同士の間の底部における窒素原子の濃度を高く設定することができる。
【0084】
また、第8の参考形態と同様、ベースとなる二酸化シリコン膜16を形成した後、笑気ガス中における第1の窒化処理及び亜酸化窒素ガス中における第2の窒化処理を施したので、ゲート絶縁膜12における窒素原子の濃度プロファイルのピークは、半導体基板10側の界面の近傍とゲート電極13側の界面の近傍の両方にできる。
【0085】
尚、第9の参考形態においては、ベースとなる二酸化シリコン膜16をRTO法により形成したが、これに代えて、堆積酸化膜であってもよいし、また、ベースとなる二酸化シリコン膜16を形成することなく、半導体基板10に対して笑気ガス又は亜酸化窒素ガス中で直接に熱処理を行なって、ゲート絶縁膜12における半導体基板10側の界面の近傍に窒素原子の濃度プロファイルのピークを形成してもよい。
【0086】
【発明の効果】
本発明に係る半導体装置の製造方法によると、二酸化シリコン膜における半導体層側の界面の近傍に窒素原子の濃度分布のピークが形成されたシリコンの酸窒化膜を確実に形成することができるので、絶縁膜と半導体層との界面近傍におけるトラップの発生を抑制できる第1の半導体装置を確実に製造することができる。
【0087】
第1の半導体装置によると、絶縁膜と半導体層との界面近傍において、窒素原子がシリコンのダングリングボンドやブロークンボンドと結合するため、絶縁膜と半導体層との界面近傍におけるFNトンネル電流の印加に伴うトラップの発生を抑制することができるので、絶縁膜の劣化を確実に防止することができる。
【0088】
第1の半導体装置において、窒素原子の濃度分布のピークにおける窒素原子の濃度が1.5原子%以上で且つ5原子%以下であると、窒素原子がダングリングボンドやブロークンボンドを確実に終端させるので、絶縁膜と半導体層との界面近傍のトラップの発生を確実に抑制することができると共に、ダングリングボンド及びブロークンボンドの終端に寄与しない過剰な窒素原子が正の固定電荷となってキャパシタにおけるフラットバンド電圧のシフト量又はトランジスタにおけるしきい値電圧を増大させる事態を防止することができる。
【0089】
上記の半導体装置の製造方法において、酸窒化膜形成工程における窒素を含む酸化性雰囲気が、NOガスとO2ガスとの混合ガスの雰囲気であると、NOガスによる窒化作用、及びO2ガスによる酸化作用が同時に進行するので、シリコンの酸窒化膜を確実に成長させることができる。
【0090】
上記の半導体装置の製造方法によると、シリコンの酸窒化膜における半導体層側の界面の近傍に導入される窒素原子の量は、酸窒化膜形成工程における熱処理による絶縁膜の膜厚の増加量とほぼ比例するため、界面近傍の窒素原子の濃度の制御が容易である。
【0091】
上記の半導体装置の製造方法において、酸窒化膜形成工程における熱処理を高圧下で行なうと、二酸化シリコン膜に含まれる窒素原子の量を確実に増加させることができる。
【図面の簡単な説明】
【図1】 本発明の各実施形態又は各参考形態に共通する半導体装置の断面図である。
【図2】 本発明の第1の実施形態に係る半導体装置のゲート絶縁膜中の窒素濃度分布を示す図である。
【図3】 本発明の第2の参考形態に係る半導体装置のゲート絶縁膜中の窒素濃度分布を示す図である。
【図4】 本発明の第3の参考形態に係る半導体装置のゲート絶縁膜中の窒素濃度分布を示す図である。
【図5】 (a)は本発明の第4の実施形態又は第5の参考形態に係る半導体装置の製造方法における素子分離領域形成工程を示す断面図であり、(b)は第4の実施形態において素子分離領域が形成された状態における半導体基板に含まれるシリコン原子の濃度プロファイルを示す図である。
【図6】 (a)は本発明の第4の実施形態又は第5の参考形態に係る半導体装置の製造方法における二酸化シリコン膜形成工程を示す断面図であり、(b)は第4の実施形態において二酸化シリコン膜が形成された状態における半導体基板に含まれるシリコン原子及び酸素原子の濃度プロファイルを示す図である。
【図7】 (a)は本発明の第4の実施形態又は第5の参考形態に係る半導体装置の製造方法における酸窒化膜形成工程を示す断面図であり、(b)は第4の実施形態において酸窒化膜が形成された状態における半導体基板に含まれるシリコン原子、酸素原子及び窒素原子の濃度プロファイルを示す図である。
【図8】 本発明の第4の実施形態又は第5の参考形態に係る半導体装置の製造方法におけるゲート電極形成工程を示す断面図である。
【図9】 (a)は本発明の第6又は第7の参考形態に係る半導体装置の製造方法における素子分離領域形成工程を示す断面図であり、(b)は第6の参考形態において素子分離領域が形成された状態における半導体基板に含まれるシリコン原子の濃度プロファイルを示す図である。
【図10】 (a)は本発明の第6又は第7の参考形態に係る半導体装置の製造方法における酸窒化膜形成工程を示す断面図であり、(b)は第6の参考形態において酸窒化膜が形成された状態における半導体基板に含まれるシリコン原子、酸素原子及び窒素原子の濃度プロファイルを示す図である。
【図11】 (a)は本発明の第8の参考形態に係る半導体装置の製造方法における素子分離領域形成工程を示す断面図であり、(b)は第8の参考形態において素子分離領域が形成された状態における半導体基板に含まれるシリコン原子の濃度プロファイルを示す図である。
【図12】 (a)は本発明の第8の参考形態に係る半導体装置の製造方法における二酸化シリコン膜形成工程を示す断面図であり、(b)は第8の参考形態において二酸化シリコン膜が形成された状態における半導体基板に含まれるシリコン原子及び酸素原子の濃度プロファイルを示す図である。
【図13】 (a)は本発明の第8の参考形態に係る半導体装置の製造方法における前段階の酸窒化膜の形成工程を示す断面図であり、(b)は第8の参考形態において前段階の酸窒化膜が形成された状態における半導体基板に含まれるシリコン原子、酸素原子及び窒素原子の濃度プロファイルを示す図である。
【図14】 (a)は本発明の第8の参考形態に係る半導体装置の製造方法における最終の酸窒化膜の形成工程を示す断面図であり、(b)は第8の参考形態において最終の酸窒化膜が形成された状態における半導体基板に含まれるシリコン原子、酸素原子及び窒素原子の濃度プロファイルを示す図である。
【図15】 (a)は本発明の第9の参考形態に係る半導体装置の製造方法における素子分離領域形成工程を示す断面図であり、(b)は第9の参考形態において素子分離領域が形成された状態における半導体基板に含まれるシリコン原子の濃度プロファイルを示す図である。
【図16】 (a)は本発明の第9の参考形態に係る半導体装置の製造方法における二酸化シリコン膜形成工程を示す断面図であり、(b)は第9の参考形態において二酸化シリコン膜が形成された状態における半導体基板に含まれるシリコン原子及び酸素原子の濃度プロファイルを示す図である。
【図17】 (a)は本発明の第9の参考形態に係る半導体装置の製造方法における前段階の酸窒化膜の形成工程を示す断面図であり、(b)は第9の参考形態において前段階の酸窒化膜が形成された状態における半導体基板に含まれるシリコン原子、酸素原子及び窒素原子の濃度プロファイルを示す図である。
【図18】 (a)は本発明の第9の参考形態に係る半導体装置の製造方法における最終の酸窒化膜の形成工程を示す断面図であり、(b)は第9の参考形態において最終の酸窒化膜が形成された状態における半導体基板に含まれるシリコン原子、酸素原子及び窒素原子の濃度プロファイルを示す図である。
【図19】 従来の半導体装置の断面図である。
【符号の説明】
10 半導体装置
11 高濃度不純物領域
12 ゲート絶縁膜
13 ゲート電極
15 素子分離領域
16 二酸化シリコン膜
17 前段階の酸窒化膜
18 最終の酸窒化膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device having a MIS (Metal Insulator Semiconductor) structure having a semiconductor layer, an insulating film, and a conductive film sequentially formed in the vertical direction, and a method for manufacturing the same.
[0002]
[Prior art]
FIG. 19 shows a cross-sectional structure of a conventional MIS structure. For example, as shown in FIG. - A
[0003]
In the transistor having the MIS structure, when a voltage is applied to the
[0004]
By the way, as the
[0005]
Normally, the
[0006]
Therefore, for example, as shown in USP 5,237,188 or USP 5,489,542, a semiconductor device in which nitrogen atoms are introduced into the
[0007]
[Problems to be solved by the invention]
However, miniaturization and high integration of semiconductor integrated circuit devices are rapidly progressing, and accordingly, the gate insulating film in the MIS structure is being thinned to a thickness of 10 nm or less. For this reason, the gate insulating film in the conventional MIS structure has been problematic in that it suppresses the generation of traps due to the application of the FN tunnel current and suppresses the diffusion of impurities contained in the gate electrode into the semiconductor substrate.
[0008]
In view of the above, the first object of the present invention is to reliably suppress the generation of traps due to the application of the FN tunnel current in a semiconductor device having a MIS structure having a thinned insulating film. A second object is to reliably suppress diffusion of impurities contained in the conductive film formed in the semiconductor layer into the semiconductor layer.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, the present invention specifies the peak position of the concentration distribution of nitrogen atoms contained in the insulating film and specifies the concentration of nitrogen atoms at the peak of the concentration distribution of nitrogen atoms contained in the insulating film. Is.
[0010]
The manufacturing method of a semiconductor device according to the present invention is based on the manufacturing method of a semiconductor device having a semiconductor layer, an insulating film, and a conductive film that are sequentially formed in the vertical direction. The semiconductor layer is made of silicon and is formed on the semiconductor layer. A step of forming an insulating film; and a step of forming a conductive film on the insulating film. The step of forming the insulating film includes forming an oxide film that forms a base silicon dioxide film on the semiconductor layer. NO gas and
[0011]
According to the method for manufacturing a semiconductor device described above, the step of forming the insulating film includes the steps of forming NO gas and O2 on the silicon dioxide film formed on the semiconductor layer. 2 By performing a heat treatment in an atmosphere of a mixed gas with a gas, a silicon oxynitride film in which a peak of the concentration distribution of nitrogen atoms is formed in the vicinity of the interface on the semiconductor layer side in the silicon dioxide film can be reliably formed. .
[0012]
In the semiconductor device manufacturing method described above, the oxidizing atmosphere containing nitrogen in the oxynitride film forming step includes NO gas and O 2 In an atmosphere of a mixed gas with a gas, the amount of nitrogen atoms introduced in the vicinity of the interface on the semiconductor layer side of the silicon oxynitride film is the amount of increase in the thickness of the insulating film by the heat treatment in the oxynitride film formation step Is almost proportional to
[0013]
In the semiconductor device manufacturing method, the heat treatment in the oxynitride film forming step is preferably performed under high pressure.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a cross-sectional structure of a semiconductor device common to the semiconductor devices according to each embodiment or each reference embodiment of the present invention will be described with reference to FIG.
[0015]
As shown in FIG. - A
(First embodiment)
The nitrogen concentration profile in the
[0016]
FIG. 2 shows a concentration profile of nitrogen atoms in the
[0017]
As shown in FIG. 2, in the first embodiment, the peak position of the concentration profile of nitrogen atoms is in the vicinity of the interface on the
[0018]
Since the peak position of the concentration profile of the nitrogen atom is in the vicinity of the interface on the
[0019]
The concentration of nitrogen atoms at the peak position of the concentration profile of nitrogen atoms is about 3 atom% in the first embodiment, but is preferably in the range of 1.5 atom% to 5 atom%. The reason is as follows. That is, the effect of reducing dangling bonds and broken bonds by introducing nitrogen atoms occurs when the dangling bonds and broken bonds are terminated by nitrogen atoms, but the peak value of the concentration profile of nitrogen atoms is 1.5 atomic%. This is because dangling bonds and broken bonds near the interface between the
[0020]
On the other hand, when the concentration of nitrogen atoms exceeds 5 atomic%, dangling bonds and broke bonds in the vicinity of the interface between the
[0021]
In order to suppress the diffusion of impurities such as boron introduced into the
[0022]
For the reasons described above, in the first embodiment, the peak position of the nitrogen atom concentration profile is set in the vicinity of the interface of the
(Second reference form)
Hereinafter, the nitrogen concentration profile in the
[0023]
FIG. 3 shows a concentration profile of nitrogen atoms in the
[0024]
As shown in FIG. 3, in the second reference embodiment, the peak position of the concentration profile of nitrogen atoms is in the vicinity of the interface on the
[0025]
Since the peak position of the nitrogen atom concentration profile is in the vicinity of the interface on the
[0026]
Further, the concentration of nitrogen atoms at the peak position of the concentration profile of nitrogen atoms is about 3 atomic% in the second reference embodiment, but in the vicinity of the interface of the
[0027]
In the second reference embodiment, the peak of the nitrogen atom concentration profile in the
[0028]
As described above, in the second reference embodiment, the peak positions of the nitrogen atom concentration profile are set in the vicinity of the interface on the
(Third reference form)
Hereinafter, the nitrogen concentration profile in the
[0029]
FIG. 4 shows a concentration profile of nitrogen atoms in the
[0030]
As shown in FIG. 4, in the third reference embodiment, the peak position of the concentration profile of nitrogen atoms is in the vicinity of the interface on the
[0031]
Also in the third reference embodiment, for the same reason as in the first embodiment, the peak value of the concentration profile of nitrogen atoms in the vicinity of the interface on the
[0032]
In FIG. 4, the concentration of the bottom nitrogen atom between the peaks in the concentration profile is about 1 atomic%, but the concentration of the bottom nitrogen atom is in the range of 0.1 atomic% to 3 atomic%. It is preferable. In this way, since nitrogen atoms are bonded to silicon dangling bonds and broken bonds in the entire region of the
[0033]
It should be noted that the entire region of the
[0034]
As described above, in the third reference embodiment, the peak position of the concentration profile of nitrogen atoms is set in the vicinity of the interface on the
(Fourth embodiment)
Hereinafter, as a fourth embodiment of the present invention, a method for manufacturing a semiconductor device according to the first embodiment will be described with reference to FIGS.
[0035]
First, as shown in FIG. 5A, P made of silicon is used. - After the element isolation region (LOCOS oxide film) 15 is formed on the
[0036]
Next, as shown in FIG. 6A, the
[0037]
Next, as shown in FIG. 7A, the
[0038]
FIG. 7B shows that N is applied to the
[0039]
N 2 The oxynitriding treatment with O gas has the disadvantages that the film forming speed is slow and the film thickness is not uniform, but N is formed after forming the base
[0040]
Next, as shown in FIG. 8, after forming the
[0041]
As described above, according to the fourth embodiment, the peak position of the nitrogen atom concentration profile can be set in the vicinity of the interface of the
[0042]
In addition, since the amount of nitrogen atoms introduced in the vicinity of the interface on the
[0043]
The step of forming the
(5th reference form)
Hereinafter, as a fifth reference embodiment of the present invention, a method for manufacturing a semiconductor device according to the first embodiment will be described with reference to FIGS.
[0044]
First, as shown in FIG. 5A, P made of silicon is used. - After forming the
[0045]
Next, as shown in FIG. 6A, the
[0046]
Next, as shown in FIG. 7A, an oxidizing atmosphere containing nitrogen (for example, N) is applied to the
[0047]
In the fifth reference embodiment, after forming a
[0048]
Next, as shown in FIG. 8, after forming the
[0049]
According to the fifth reference embodiment, since oxynitriding is performed under high pressure, nitrogen atoms are contained in a relatively high concentration throughout the
[0050]
In the fourth embodiment, oxynitridation was performed in an electric furnace at normal pressure, and oxynitridation was performed in a high-pressure electric furnace in the fifth reference embodiment. Instead, silicon dioxide serving as a base was used. An oxidizing atmosphere containing nitrogen (for example, N) is applied to the
[0051]
As the
(Sixth reference form)
Hereinafter, as a sixth reference embodiment of the present invention, a method for manufacturing a semiconductor device according to the first embodiment will be described with reference to FIGS.
[0052]
First, as shown in FIG. 9A, P made of silicon is used. - After forming the
[0053]
Next, as shown in FIG. 10A, an oxidizing atmosphere containing nitrogen (for example, N) is applied to the
[0054]
N 2 When oxynitriding is performed using O gas, N 2 O and NO at high temperatures 2 And O 2 Since it decomposes into 2 Oxidation with gas and nitridation with NO gas are performed simultaneously. However, N 2 Since the O gas decomposition reaction does not proceed rapidly, the film thickness uniformity of the
[0055]
NO and O 2 In the case of performing oxynitriding using a mixed gas of, for example, 5 vol% NO gas and 95 vol% O 2 Oxynitriding treatment can be performed at a temperature of 1000 ° C. or lower using a gas mixture with gas. In this way, N 2 O and NO at high temperatures 2 And O 2 Therefore, the temperature of the oxynitriding treatment can be set low and the time for the decomposition reaction can be reduced.
[0056]
N 2 O gas atmosphere or NO and O 2 In any of the mixed gas atmospheres, the thermal budget can be reduced by performing the oxynitriding treatment at a temperature of 1000 ° C. or lower.
[0057]
FIG. 10B shows a case where N is applied using a light irradiation heating device. 2 The concentration profile of silicon atoms, oxygen atoms, and nitrogen atoms contained in the
[0058]
Next, as in the fourth embodiment, after forming the
[0059]
According to the sixth reference embodiment, the
(Seventh reference form)
Hereinafter, as a seventh reference embodiment of the present invention, a method for manufacturing a semiconductor device according to the first embodiment will be described with reference to FIGS.
[0060]
First, as shown in FIG. 9A, P made of silicon is used. - After forming the
[0061]
Next, as shown in FIG. 10A, an oxidizing atmosphere containing nitrogen (for example, N) is applied to the
[0062]
By the way, N 2 When oxynitriding is performed using O gas, N 2 O gas is NO and N 2 And O 2 However, there is a drawback that the reaction rate is slow if not treated at high temperature, but recently there is a demand for further reduction of the thermal budget (thermal history). Long processing is difficult. Therefore, the treatment temperature and the treatment time can be reduced by performing the oxynitriding treatment at a high pressure of about 25 atm. For example, N 2 When processing is performed using O gas at a pressure of 25 atm, the
[0063]
NO and O 2 In the case of performing oxynitriding using a mixed gas of, for example, 5 vol% NO gas and 95 vol% O 2 Oxynitriding treatment can be performed at a temperature of 1000 ° C. or lower using a gas mixture with gas. In this way, N 2 O and NO at high temperatures 2 And O 2 Therefore, the temperature of the oxynitriding treatment can be set low and the time for the decomposition reaction can be reduced.
[0064]
Next, as in the fourth embodiment, after forming the
[0065]
According to the seventh embodiment, the peak position of the nitrogen atom concentration profile is gated in order to form the
(Eighth reference form)
Hereinafter, as an eighth reference embodiment of the present invention, a method for manufacturing a semiconductor device according to the second reference embodiment will be described with reference to FIGS.
[0066]
First, as shown in FIG. 11A, P made of silicon is used. - After forming the
[0067]
Next, as shown in FIG. 12A, the base substrate is formed by subjecting the
[0068]
Next, laughing gas (N 2 As shown in FIG. 13A, the first nitridation process (RTN process) is performed on the
[0069]
FIG. 13B shows the concentration profile of silicon atoms, oxygen atoms, and nitrogen atoms contained in the
[0070]
Next, the introduced gas is switched to nitrous oxide gas (NO gas) in the same chamber, and the
[0071]
FIG. 14B shows the concentration profile of silicon atoms, oxygen atoms, and nitrogen atoms contained in the
[0072]
Next, as in the fourth embodiment, after forming the
[0073]
According to the eighth embodiment, after the
[0074]
In the eighth reference embodiment, the
[0075]
Further, the
(Ninth Reference Form)
Hereinafter, as a ninth reference embodiment of the present invention, a method for manufacturing a semiconductor device according to the third reference embodiment will be described with reference to FIGS.
[0076]
First, as shown in FIG. 15A, P made of silicon is used. - After forming the
[0077]
Next, as shown in FIG. 16A, the
[0078]
Next, by performing a first nitriding treatment (RTN treatment) for 20 minutes at a high pressure of 25 atm and a temperature of 800 ° C. in a laughing gas atmosphere, as shown in FIG. A
[0079]
FIG. 17B shows a concentration profile of silicon atoms, oxygen atoms, and nitrogen atoms contained in the
[0080]
Next, a second nitriding treatment (RTN treatment) is performed on the
[0081]
FIG. 18B shows the concentration profile of silicon atoms, oxygen atoms, and nitrogen atoms contained in the
[0082]
Next, as in the fourth embodiment, after forming the
[0083]
According to the ninth embodiment, the nitriding process is performed on the
[0084]
Similarly to the eighth embodiment, after the
[0085]
In the ninth embodiment, the
[0086]
【The invention's effect】
According to the method for manufacturing a semiconductor device of the present invention, a silicon oxynitride film in which a peak of the concentration distribution of nitrogen atoms is formed in the vicinity of the interface on the semiconductor layer side in the silicon dioxide film can be reliably formed. The first semiconductor device that can suppress the generation of traps in the vicinity of the interface between the insulating film and the semiconductor layer can be reliably manufactured.
[0087]
According to the first semiconductor device, since nitrogen atoms are bonded to dangling bonds or broken bonds of silicon in the vicinity of the interface between the insulating film and the semiconductor layer, an FN tunnel current is applied in the vicinity of the interface between the insulating film and the semiconductor layer. Since the generation of traps associated with the above can be suppressed, deterioration of the insulating film can be reliably prevented.
[0088]
In the first semiconductor device, when the nitrogen atom concentration at the peak of the nitrogen atom concentration distribution is 1.5 atomic% or more and 5 atomic% or less, the nitrogen atom reliably terminates the dangling bond or the broken bond. Therefore, it is possible to reliably suppress the generation of traps near the interface between the insulating film and the semiconductor layer, and excessive nitrogen atoms that do not contribute to the termination of dangling bonds and broken bonds become positive fixed charges in the capacitor. The shift amount of the flat band voltage or the threshold voltage of the transistor can be prevented from increasing.
[0089]
In the semiconductor device manufacturing method described above, the oxidizing atmosphere containing nitrogen in the oxynitride film forming step includes NO gas and O 2 In the mixed gas atmosphere with gas, nitriding action by NO gas, and O 2 Since the oxidizing action by the gas proceeds simultaneously, the silicon oxynitride film can be reliably grown.
[0090]
According to the above method for manufacturing a semiconductor device, the amount of nitrogen atoms introduced in the vicinity of the interface on the semiconductor layer side in the silicon oxynitride film is the increase in the thickness of the insulating film due to the heat treatment in the oxynitride film formation step. Since it is almost proportional, it is easy to control the concentration of nitrogen atoms in the vicinity of the interface.
[0091]
In the semiconductor device manufacturing method described above, when the heat treatment in the oxynitride film forming step is performed under high pressure, the amount of nitrogen atoms contained in the silicon dioxide film can be reliably increased.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a semiconductor device common to each embodiment or each reference embodiment of the present invention.
FIG. 2 is a view showing a nitrogen concentration distribution in a gate insulating film of the semiconductor device according to the first embodiment of the present invention.
FIG. 3 is a view showing a nitrogen concentration distribution in a gate insulating film of a semiconductor device according to a second embodiment of the present invention.
FIG. 4 is a view showing a nitrogen concentration distribution in a gate insulating film of a semiconductor device according to a third embodiment of the present invention.
5A is a cross-sectional view showing an element isolation region forming step in a method for manufacturing a semiconductor device according to a fourth embodiment or a fifth reference embodiment of the present invention, and FIG. 5B is a fourth embodiment. It is a figure which shows the density | concentration profile of the silicon atom contained in the semiconductor substrate in the state in which the element isolation region was formed in the form.
6A is a cross-sectional view showing a silicon dioxide film forming step in a method of manufacturing a semiconductor device according to a fourth embodiment or a fifth reference embodiment of the present invention, and FIG. 6B is a fourth embodiment. It is a figure which shows the concentration profile of the silicon atom and oxygen atom which are contained in the semiconductor substrate in the state in which the silicon dioxide film was formed in the form.
7A is a cross-sectional view showing an oxynitride film forming step in a method for manufacturing a semiconductor device according to a fourth embodiment or a fifth reference embodiment of the present invention, and FIG. 7B is a fourth embodiment. It is a figure which shows the concentration profile of the silicon atom, oxygen atom, and nitrogen atom which are contained in the semiconductor substrate in the state in which the oxynitride film was formed in the form.
FIG. 8 is a cross-sectional view showing a gate electrode forming step in a method for manufacturing a semiconductor device according to a fourth embodiment or a fifth reference embodiment of the present invention.
9A is a cross-sectional view showing an element isolation region forming step in a method for manufacturing a semiconductor device according to a sixth or seventh reference embodiment of the present invention, and FIG. 9B is an element view in the sixth reference embodiment; It is a figure which shows the density | concentration profile of the silicon atom contained in the semiconductor substrate in the state in which the isolation region was formed.
10A is a cross-sectional view showing an oxynitride film forming step in a method for manufacturing a semiconductor device according to a sixth or seventh reference embodiment of the present invention, and FIG. 10B is an acid diagram in the sixth reference embodiment. It is a figure which shows the concentration profile of the silicon atom, oxygen atom, and nitrogen atom which are contained in the semiconductor substrate in the state in which the nitride film was formed.
11A is a cross-sectional view showing an element isolation region forming step in a method for manufacturing a semiconductor device according to an eighth reference embodiment of the present invention, and FIG. 11B is an element isolation region in the eighth reference embodiment; It is a figure which shows the density | concentration profile of the silicon atom contained in the semiconductor substrate in the formed state.
12A is a cross-sectional view showing a silicon dioxide film forming step in a method for manufacturing a semiconductor device according to an eighth embodiment of the present invention, and FIG. 12B is a diagram showing a silicon dioxide film formed in the eighth embodiment. It is a figure which shows the concentration profile of the silicon atom and oxygen atom which are contained in the semiconductor substrate in the formed state.
13A is a cross-sectional view showing a previous step of forming an oxynitride film in a method for manufacturing a semiconductor device according to an eighth embodiment of the present invention, and FIG. It is a figure which shows the concentration profile of the silicon atom, oxygen atom, and nitrogen atom which are contained in the semiconductor substrate in the state in which the oxynitride film of the previous step was formed.
14A is a cross-sectional view showing a final oxynitride film forming step in the method for manufacturing a semiconductor device according to the eighth embodiment of the present invention, and FIG. 14B is a final view in the eighth embodiment. It is a figure which shows the density | concentration profile of the silicon atom, oxygen atom, and nitrogen atom which are contained in the semiconductor substrate in the state in which this oxynitride film was formed.
15A is a cross-sectional view showing an element isolation region forming step in a semiconductor device manufacturing method according to a ninth reference embodiment of the present invention, and FIG. 15B is an element isolation region in the ninth reference embodiment; It is a figure which shows the density | concentration profile of the silicon atom contained in the semiconductor substrate in the formed state.
FIG. 16A is a cross-sectional view showing a silicon dioxide film forming step in a method for manufacturing a semiconductor device according to a ninth reference embodiment of the present invention, and FIG. It is a figure which shows the concentration profile of the silicon atom and oxygen atom which are contained in the semiconductor substrate in the formed state.
FIG. 17A is a cross-sectional view showing a previous step of forming an oxynitride film in a method for manufacturing a semiconductor device according to a ninth reference embodiment of the present invention, and FIG. It is a figure which shows the concentration profile of the silicon atom, oxygen atom, and nitrogen atom which are contained in the semiconductor substrate in the state in which the oxynitride film of the previous step was formed.
18A is a cross-sectional view showing a final oxynitride film forming step in the method for fabricating a semiconductor device according to the ninth embodiment of the present invention, and FIG. 18B is a final view in the ninth embodiment. It is a figure which shows the density | concentration profile of the silicon atom, oxygen atom, and nitrogen atom which are contained in the semiconductor substrate in the state in which this oxynitride film was formed.
FIG. 19 is a cross-sectional view of a conventional semiconductor device.
[Explanation of symbols]
10 Semiconductor devices
11 High concentration impurity region
12 Gate insulation film
13 Gate electrode
15 Device isolation region
16 Silicon dioxide film
17 Pre-stage oxynitride film
18 Final oxynitride film
Claims (3)
前記絶縁膜を形成する工程は、前記半導体層の上にベースとなる二酸化シリコン膜を形成する酸化膜形成工程と、該酸化膜形成工程の後に前記二酸化シリコン膜に対してNOガスとO 2 ガスとの混合ガスの雰囲気において熱処理を施し、前記二酸化シリコン膜に対する酸化処理と窒化処理とが並行して行なわれることにより、前記二酸化シリコン膜における前記半導体層側の界面の近傍に窒素原子の濃度分布のピークが形成され、且つ、該ピーク位置における窒素原子の濃度は1.5原子%〜5原子%の範囲内にあるシリコンの酸窒化膜にするとともに、前記半導体層も酸窒化される酸窒化膜形成工程とを含み、
前記導電膜を形成する工程は、前記酸窒化膜形成工程の後に不純物が高濃度にドーピングされた多結晶シリコンからなる導電膜を形成することを特徴とする半導体装置の製造方法。 Forming an insulating film on the semiconductor layer made of silicon, in the manufacturing method of a semiconductor device in which example Bei and forming a conductive film on the insulating film,
The step of forming the insulating film includes an oxide film forming step for forming a silicon dioxide film as a base on the semiconductor layer, and an NO gas and an O 2 gas for the silicon dioxide film after the oxide film forming step. the concentration of nitrogen atoms in the vicinity of the interface of the semiconductor layer side facilities to heat treatment in an atmosphere of a gas mixture, by the oxidation treatment and the nitriding process on the silicon dioxide film are performed in parallel, in the silicon dioxide film with A silicon oxynitride film in which a distribution peak is formed and the concentration of nitrogen atoms at the peak position is in the range of 1.5 atomic% to 5 atomic% and the semiconductor layer is also oxynitrided Including a nitride film forming step,
The method of manufacturing a semiconductor device , wherein the step of forming the conductive film includes forming a conductive film made of polycrystalline silicon doped with impurities at a high concentration after the step of forming the oxynitride film .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31046397A JP3681525B2 (en) | 1996-11-25 | 1997-11-12 | Manufacturing method of semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8-313657 | 1996-11-25 | ||
JP31365796 | 1996-11-25 | ||
JP31046397A JP3681525B2 (en) | 1996-11-25 | 1997-11-12 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10209449A JPH10209449A (en) | 1998-08-07 |
JP3681525B2 true JP3681525B2 (en) | 2005-08-10 |
Family
ID=26566325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31046397A Expired - Fee Related JP3681525B2 (en) | 1996-11-25 | 1997-11-12 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3681525B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3383632B2 (en) | 2000-02-23 | 2003-03-04 | 沖電気工業株式会社 | Method for manufacturing MOS transistor |
JP5068402B2 (en) * | 2000-12-28 | 2012-11-07 | 公益財団法人国際科学振興財団 | Dielectric film and method for forming the same, semiconductor device, nonvolatile semiconductor memory device, and method for manufacturing semiconductor device |
US6773999B2 (en) | 2001-07-18 | 2004-08-10 | Matsushita Electric Industrial Co., Ltd. | Method for treating thick and thin gate insulating film with nitrogen plasma |
JP3866667B2 (en) | 2003-02-26 | 2007-01-10 | 株式会社東芝 | Manufacturing method of semiconductor device |
JP2005191145A (en) * | 2003-12-24 | 2005-07-14 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
JP2008294473A (en) * | 2008-08-08 | 2008-12-04 | Mitsubishi Electric Corp | Semiconductor device and its manufacturing method |
JP5931611B2 (en) * | 2012-07-03 | 2016-06-08 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
-
1997
- 1997-11-12 JP JP31046397A patent/JP3681525B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10209449A (en) | 1998-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0690487B1 (en) | Methods for forming oxide films | |
US5827769A (en) | Method for fabricating a transistor with increased hot carrier resistance by nitridizing and annealing the sidewall oxide of the gate electrode | |
JP3976282B2 (en) | A novel process for reliable ultra-thin oxynitride formation | |
KR100350815B1 (en) | Dielectric Formation Method | |
US5397720A (en) | Method of making MOS transistor having improved oxynitride dielectric | |
US5712208A (en) | Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants | |
US7658973B2 (en) | Tailoring nitrogen profile in silicon oxynitride using rapid thermal annealing with ammonia under ultra-low pressure | |
US5972800A (en) | Method for fabricating a semiconductor device with multi-level structured insulator | |
JP4091265B2 (en) | Semiconductor device and manufacturing method thereof | |
US20070169696A1 (en) | Two-step post nitridation annealing for lower eot plasma nitrided gate dielectrics | |
JP4485754B2 (en) | Manufacturing method of semiconductor device | |
JP4489368B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3593340B2 (en) | Manufacturing method of integrated circuit device | |
JP3681525B2 (en) | Manufacturing method of semiconductor device | |
JP3399413B2 (en) | Oxynitride film and method for forming the same | |
JP4742867B2 (en) | Semiconductor device provided with MIS field effect transistor | |
US6001694A (en) | Manufacturing method for integrated circuit dielectric layer | |
JP2002151684A (en) | Semiconductor device and manufacturing method thereof | |
JP3406811B2 (en) | Semiconductor device and manufacturing method thereof | |
KR101858524B1 (en) | Manufacturing method for semiconductor device | |
KR100281135B1 (en) | Method for forming gate oxide film of semiconductor device | |
JP2004207560A (en) | Semiconductor device and its manufacturing method | |
JP3619795B2 (en) | Manufacturing method of semiconductor device | |
WO2006022326A1 (en) | Highly dielectric film, and utilizing the same, field-effect transistor and semiconductor integrated circuit apparatus, and process for producing the highly dielectric film | |
JPH07335876A (en) | Method of forming gate insulating film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050518 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130527 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |