JP3619795B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP3619795B2
JP3619795B2 JP2001264518A JP2001264518A JP3619795B2 JP 3619795 B2 JP3619795 B2 JP 3619795B2 JP 2001264518 A JP2001264518 A JP 2001264518A JP 2001264518 A JP2001264518 A JP 2001264518A JP 3619795 B2 JP3619795 B2 JP 3619795B2
Authority
JP
Japan
Prior art keywords
film
insulating film
nitrogen
oxidation
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001264518A
Other languages
Japanese (ja)
Other versions
JP2003078132A (en
Inventor
直樹 安田
秀喜 佐竹
真 長嶺
浩一 村岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001264518A priority Critical patent/JP3619795B2/en
Publication of JP2003078132A publication Critical patent/JP2003078132A/en
Application granted granted Critical
Publication of JP3619795B2 publication Critical patent/JP3619795B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、半導体装置の製造方法に係り、特にMOS(Metal Oxide Semiconductor)構造を有する半導体素子のゲート絶縁膜として用いるシリコン酸窒化膜の形成方法に関する。
【0002】
【従来の技術】
シリコン半導体集積回路の微細化にともなって、MOS型半導体素子の寸法が微細化している。ITRS(International Technology Roadmap for Semiconductors)の2000年update版によると、90nmのテクノロジー・ノードで、シリコン酸化膜換算膜厚(Equivalent Physical Oxide Thickness;以下、EOTと呼ぶ)が1.2−1.5nmのゲート絶縁膜が必要とされている。この膜厚でリーク電流の抑制されたゲート絶縁膜を実現するためには、SiO膜もしくは窒素濃度の低い(<20at.%)シリコン酸窒化膜(以下、SiON膜と呼ぶ)では不十分であり、誘電率の高いSiON膜、すなわち膜中窒素濃度の高いSiON膜が必要とされている。さらに、ロジック集積回路のMOSトランジスタは、リーク電流の抑制とともに、高い電流駆動力が要求されるため、MOSトランジスタの移動度を大きくすることが必須であり、ゲート絶縁膜として使われるSiON膜には、界面準位密度と固定電荷密度を低減することが要求されている。
【0003】
ゲート絶縁膜として使われるSiON膜の形成方法としては、従来、SiOのNO酸窒化、およびNO酸窒化が用いられてきた。極薄ゲート絶縁膜では、膜厚増加が少なく水素フリーで窒素を導入できるという理由で、NO酸窒化が主に使われてきた。しかし、NO酸窒化ではSi基板側の界面近傍に窒素が入るため、界面準位・固定電荷が発生して移動度が低下し、MOSトランジスタの電流駆動力が低減するという問題があった。
【0004】
そこで、近年、SiO膜を形成した後に活性窒素による窒化(プラズマ窒化、もしくはラジカル窒化)を行ってSiO膜の表面側に窒素を導入する方法が提案されている(M. Togo, K. Watanabe, T. Yamamoto, N. Ikarashi, K. Shiba, T. Tatsumi, H. Ono, and T. Mogami, 2000 Symp. on VLSI Tech. p.116; S. V. Hattangady, R. Kraft, D. T. Grider, M. A. Douglas, G. A. Brown, P. A. Tiner, J. W. Kuehne, P. E. Nicollian, and M. F. Pas, IEDM Tech. Dig. 96−495)。この方法は、シリコン基板界面付近の窒素濃度を低く抑えることができるので、MOSトランジスタの移動度の劣化を防ぎ、高い駆動力を得ることができる。
【0005】
しかし、SiO膜の活性窒素による窒化では、膜中に導入できる窒素濃度が飽和するという問題点がある。我々の検討では、ラジカル窒化に比べてプラズマ窒化の方が膜中に多くの窒素を導入できるが、プラズマ窒化で様々にプロセス条件を変えても、膜中に導入できる窒素の面密度は3×1015cm−2程度が上限であることが実験的に明らかになっている。この導入窒素面密度は、十分な性能を発揮できる次世代のロジック回路のゲート絶縁膜としては不十分である。我々は、EOT=1.2−1.3nmで窒素の面密度4.5−4.8×1015cm−2(比誘電率6)を実現することがリーク電流抑制の観点から必須であると見積もっている。そのため、ベース絶縁膜をSiO膜としてプラズマ窒化を行う方法ではEOT=1.2−1.3nmのゲート絶縁膜の実現は困難である。
【0006】
ベースSiO膜のプラズマ窒化のもう一つの問題点は、電荷をもった窒素の活性種がイオン注入という形でSiO膜中に打ち込まれるので、ベースSiO膜厚が薄くなると、導入された窒素がSi基板へ突き抜けて基板の窒化が進むことである。このことは、Si基板界面を劣化させる原因となる。我々は、プラズマ窒化でSiO膜中に導入される窒素のSIMSプロファイルと、イオン注入のシミュレーション結果とが定量的に合うことを確認した。すなわち、膜中に導入される窒素の膜厚方向のプロファイルは、ベースSiO膜の膜厚に拘わらず、膜表面からの深さの関数として表せる。典型的なプラズマ窒化のプロセス条件では、窒素濃度の最大値は膜表面から0.7nm程度の深さに位置し、半値幅は0.7nm程度である。そのため、ベースSiO膜の膜厚が1.4nm以下ではプラズマ窒化で導入された窒素がSi基板まで突き抜けてしまい、Si基板との界面付近での窒化が進むため、界面準位と界面固定電荷が発生する。Si基板界面の劣化を抑制するためには、ベース絶縁膜の膜厚が1.5nm以上であることが必要であるが、ベース絶縁膜にSiOを使う限り、その膜厚を厚くすることは、EOTを小さくする要求と相容れない。
【0007】
【発明が解決しようとする課題】
上記のように、従来の方法で最も優れていると考えられるSiO膜のプラズマ窒化でも、EOTの小さい世代のゲート絶縁膜の実現を目指そうとしたとき、(a)導入できる窒素面密度の上限が制限され、また(b)導入された窒素のSi基板への突き抜けにより界面が劣化する、という2つの問題点があった。
【0008】
この発明はこれらの問題点を解決するためになされたものであり、その目的は、EOTが小さく且つ良好な界面特性を持つSiONベース絶縁膜を用いたゲート絶縁膜を有する半導体装置の製造方法を提供することにある。
【0009】
【課題を解決するための手段】
この発明は、シリコン基板上にゲート絶縁膜を含む半導体素子を形成する半導体装置の製造方法において、前記ゲート絶縁膜の形成工程は、シリコン基板上に、シリコン、酸素及び窒素を含有するベース絶縁膜を形成する工程と、前記ベース絶縁膜を酸素を含む雰囲気にさらす酸化工程と、この酸化工程の後、前記ベース絶縁膜を活性窒素を用いて窒化する窒化工程と、を有することを特徴とする。
【0010】
この発明において、ベース絶縁膜(SiON膜)は、シリコン基板の熱的な酸窒化で形成するか、もしくは物理的・化学的堆積法で形成する。シリコン基板の熱的な酸窒化の場合、界面準位密度の比較的低い膜を形成できるという利点がある。一方、物理的・化学的堆積では、窒素濃度の高い膜を形成できるという利点がある。これらの膜は単独で用いてもよいが、良好な界面特性と高い誘電率を両立するという観点から、両者を組み合わせた積層膜を使ってもよい。
【0011】
この様に形成されたSiONベース絶縁膜に対して、この発明では、酸素(Oまたは活性酸素)を含む雰囲気での酸化工程を行った後、引き続き活性窒素を用いた窒化を行う。この場合、酸化工程と窒化工程が同時ではなく、酸化工程を先にすることが重要である。酸化工程では、シリコン基板界面へ酸素を導入することによって界面準位密度を低減するとともに、SiONバルク部分への酸素導入によって膜を緻密化し、膜密度を増加させることができる。そして膜を緻密化しておくと、その後の活性窒素による窒化工程で導入される窒素がシリコン基板界面へ拡散するのを抑制できる。これにより、窒素密度が高くしかも、界面特性の良好なSiON膜からなるゲート絶縁膜を得ることが可能になる。
【0012】
即ちこの発明によると、ベース絶縁膜をSiOからSiONに代えることによって、EOTが1.5nm以下と小さく且つ、実膜厚(物理膜厚)が1.5nm以上の優れたゲート絶縁膜を得ることができる。活性窒素による窒化後の最終的に形成されるSiON膜中の窒素面密度は、ベースSiON膜中の窒素と、活性窒素による窒化で導入される窒素面密度の合算となり、最終膜の膜中窒素濃度を、EOT=1.2−1.3nmで必要となる所望の値(4.5×1015cm−2)もしくはそれ以上に大きくすることができる。膜中窒素濃度が高くなると、膜の誘電率が高くなり、EOTを大きくすることなく、リーク電流を抑制できる。
【0013】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態を説明する。
[第1の実施例]
図1は、SiON膜の製造装置の断面図である。この装置は、真空排気できるチャンバ11を有する。チャンバ11は、O,SiH、NO/NO、Nのガス供給口12,13,14,15、およびガス排気口16を有する。O、Nガスの配管外部にはそれぞれマイクロ波キャビティ17,18が設置され、マイクロ波放電によってそれぞれ活性酸素Oと活性窒素Nをチャンバ11内に供給することができる。マイクロ波キャビティ17,18の設置されている箇所のガス配管は、O配管は石英製、N配管はボロン・ナイトライド製である。
【0014】
チャンバ11中にはシリコン・ウェハ19をその上に設置することのできるヒータ20が取り付けられている。この製造装置のチャンバ11のバックグランド圧力は1×10−8Torr以下であり、また、SiON膜の製造プロセス時の全圧力は0.1−10Torr程度となる。
【0015】
図1の装置を用いたSiON膜の形成過程を含むこの発明の概要を、MOSトランジスタ形成を例にして説明する。図2に示すように、単結晶のp型シリコン基板21の表面に、素子分離用の溝を形成し、CVD法によりシリコン酸化膜で埋め込み、素子分離領域22を形成する。次に、図3に示すように、SiON膜からなるゲート絶縁膜23を形成する。ゲート絶縁膜23の詳しい形成方法は、後でまとめて述べる。
【0016】
次に、図4に示すように、ゲート絶縁膜23上にポリシリコン膜24をCVD法によって形成する。次に、リソグラフィ工程を経てポリシリコン膜24上にフォトレジストパターン(図示せず)を形成し、ポリシリコン膜24を反応性イオンエッチングして、図5に示すようにゲート電極25を形成する。次に、砒素のイオン注入を、例えば加速電圧40keV、ドーズ量2×1015cm−2の条件で行って、高不純物濃度のn型ゲート電極25、n型ソース領域26、n型ドレイン領域27を同時に形成する。
【0017】
次に、図6に示すように、全面に300nmのシリコン酸化膜をCVD法により堆積し、層間絶縁膜28を形成する。この後、層間絶縁膜28上にコンタクトホール形成用のフォトレジストパターン(図示せず)を形成し、これをマスクとして反応性イオンエッチング法により層間絶縁膜28をエッチングして、コンタクトホールを開口する。最後に、全面にAl膜をスパッタ法により形成した後、これをパターニングして、電極配線29を形成してn型MOSトランジスタが完成する。なお、本実施例では、n型MOSトランジスタの製造工程を示したが、p型MOSトランジスタでは導電型がn型とp型で入れ替わる点が異なるだけであり、基本的な製造工程はまったく同じである。
【0018】
ゲート絶縁膜23の形成工程の詳細を次に説明する。図7が、この第1の実施例でのゲート絶縁膜形成工程である。まず前処理としてシリコン・ウェハに対して希釈フッ酸処理を行う。ウェハの汚染を効果的に除去するために、例えば塩酸とオゾン水のような他の前処理を用いてもよいが、最終処理は希釈フッ酸にするのが望ましい。次に、前処理が終了したウェハを、図1に示す製造装置のチャンバ11中へ搬送する。ヒータ20を加熱してウェハ19の温度を750℃とし、NO/NOのガス導入口14から400TorrのNOガスを供給して3分間の加熱を行った。これにより、SiONベース絶縁膜が形成される。
【0019】
次に、NOガスの供給を止め、ヒータの出力を調整してウェハ19の温度を500℃とした。ガス導入口12からOガスを供給するとともに、マイクロ波キャビティ17の出力を2.45GHz,200Wとしてプラズマ酸素を発生させた。チャンバ11内へ導入する酸素の量を制御して全圧を0.5Torrとし、500℃、1分間のプラズマ酸化を行った。なお、この酸化工程は、プラズマ酸化の代わりに1000℃、0.5Torr、1分のO酸化としても同様の効果が得られる。
【0020】
次に、マイクロ波キャビティ17の出力とOガスの供給を停止した後、ガス導入口15から窒素ガスを供給するとともにマイクロ波キャビティ18の出力を2.45GHz,100Wにしてプラズマ窒素を発生させた。チャンバ11内の全圧を10Torrとして500℃、10分間のプラズマ窒化を行った。以上のようにして、EOTが1.5nm以下であり、実膜厚(物理膜厚)が1.5nm以上(例えば1.8nm)のシリコン酸窒化膜(SiON膜)からなるゲート絶縁膜が得られる。
【0021】
次に、ウェハの温度を1000℃まで上昇させ、ガス供給口14から0.1TorrのNOガスを供給して20秒間のポストアニールを行った。なお、この後アニールは、上記のNOアニールの代わりに1000℃、0.5Torr、20秒のO酸化としても同様の効果が得られる。
【0022】
上記の製膜プロセスにおける個々の工程の作用について説明する。まず前処理(の最後)に希釈フッ酸を用いると、前処理の最後にSiO膜を残す場合(例えば前処理の最後を塩酸・オゾン水処理とする場合)と比べて、NO酸窒化による膜中窒素濃度を高くすることができる。EOTの小さいゲート絶縁膜では窒素濃度を高くする必要があるが、希釈フッ酸の前処理直後にNO酸窒化工程を行うのは、この要求に適うものである。もちろん、希釈フッ酸処理後にNH窒化のような強い窒化を行うと窒素濃度はさらに大きくなるが、この場合には界面準位と固定電荷が大量に発生するので、CMOSゲート絶縁膜として用いる膜としては好ましくない。
【0023】
一方、NO酸窒化では窒化と酸化が同時に起こり、界面特性を極端に劣化させることがないので、NH窒化よりもNO酸窒化を用いるのが好ましい。なお、NH窒化を用いる場合にも微量の酸素もしくは活性酸素を同時に流しながら酸窒化を進めることは可能と考えられる。
【0024】
次に、形成されたSiONベース絶縁膜に対して、プラズマ酸化(もしくは高温のO酸化)を行うことは、膜中に酸素を導入することによって、as−grownのSiON膜の界面準位密度を低減させる働きがある。この酸化工程はハイ・パフォーマンスのロジック回路のMOSトランジスタでは必須とまでは言えないが、良好な界面特性を厳しく要求するデジタル・アナログ混載回路のMOSトランジスタではこの工程を入れるべきである。第1の実施例ではこの酸化工程にプラズマ酸化を使っているが、我々は、界面準位密度の低減は膜中への酸素導入量と相関することを実験的に見出している。従って、同等の酸素導入量を確保できるならば、プラズマ酸化以外にO酸化、NO酸窒化などでも構わない。例えば、1000℃、0.5Torr、1分のO酸化でも同等の界面準位密度の低減効果が得られる。
【0025】
また、界面準位密度を低減するためには、Si基板界面への酸素拡散をできるだけ促進する方法を採るのが望ましく、そのひとつの手段として、NO酸窒化とプラズマ酸化を複数回に分けて行う方法がある。例えば、上記の製膜プロセスではNO酸窒化を750℃、400Torr、3分間行い、その後にプラズマ酸化を500℃、0.5Torr、1分間行っている。これに対して例えば、750℃、400Torr、1分30秒のNO酸窒化と、それに引き続く500℃、0.5Torr、30秒のプラズマ酸化の工程を2回繰り返してもよい。あるいは、それぞれもっと短時間のプロセスをもっと多い回数繰り返してもよい。このようにすると工程は複雑になるが、極めて良好な界面特性が得られる。
【0026】
プラズマ酸化を行ったSiONベース絶縁膜に対するプラズマ窒化では、ベースSiON膜の表面側に窒素が導入される。NO酸窒化とそれに引き続くプラズマ酸化で形成されたベースSiON膜は界面側の窒素濃度が比較的高く膜表面側の窒素濃度は低い。プラズマ窒化ではこの窒素濃度の低い領域に新たに窒素が導入されるので、すでに導入されているベースSiON膜中の窒素がプラズマ窒化時の新たな窒素導入を阻害することがなく、したがって、膜中に導入される窒素量はそれぞれの過程で導入される窒素量の合算となり、膜中に導入可能な最大窒素面密度を大きくすることができる。ベースSiO膜のプラズマ窒化における飽和窒素面密度よりも大きくなる。
【0027】
また、上記のことからわかるように、プラズマ窒化後の最終膜の窒素は膜厚方向に比較的均一なプロファイルを持つ。このことは、リーク電流の低減に対して極めて有効である。我々の検討では、膜中の窒素プロファイルが均一であればあるほどリーク電流の低減率(対SiO)が大きくなるからである(安田、村岡、小池、佐竹「極薄シリコン酸窒化膜における膜組成と誘電率との非線形性」2001年(平成13年)春季 第48回応用物理学関係連合講演会、29aYF4参照)。また、ベースSiON膜をプラズマ窒化した場合、等しいEOTを実現するためにはSiO膜のプラズマ窒化と比べて実膜厚の大きなベース絶縁膜を使うことができるので、プラズマ窒化時にイオン注入メカニズムで導入される窒素のSi基板への突き抜けを抑制することができ、Si基板界面の劣化が抑制される。
【0028】
さらに、プラズマ窒化時にはベースSiON膜中にすでに窒素が存在するために、膜中窒素の界面への拡散およびSi基板界面から膜中へのSiの拡散が、ベース絶縁膜膜がSiOの場合と比べて抑制される。そのため、プラズマ窒化時のNとOの置換反応の割合が相対的に増え、NとSiの反応は抑制されるので、プラズマ窒化時の実膜厚の増加(EOTの増加につながる)が抑制されるというメリットが得られる。さらに、NとOの置換反応の比率が増すことによって、この置換反応時に放出される酸素の一部が界面まで拡散して界面特性を向上させる効果も期待される。
【0029】
次に、NO雰囲気中のポストアニールは膜中の固定電荷を低減させる。我々の検討では、固定電荷の低減のためには、固定電荷を持っている膜中のサイトと電荷のやりとりをすることが可能な雰囲気でアニールをする必要がある。言い換えれば、SiON膜と酸化もしくは還元反応(電子・正孔のやり取りをする反応)を起こす雰囲気中でアニールをすることによって固定電荷が低減される。その際、固定電荷の低減効果はプロセス温度で決まり、高温のアニールほど固定電荷の低減率が大きくなる。N、Arなどの不活性ガス中では固定電荷の低減率は低い。以上のことから、本実施例ではSiON膜の膜厚をほとんど増加させない程度の低圧のNO雰囲気下でポストアニールを実施した。もちろん、低圧のOアニール(1000℃、0.5Torr、20秒など)、低圧の活性酸素中のアニール、低圧の活性窒素中のアニール、その他これらを組み合わせたガス雰囲気中のアニールでも同様の固定電荷の低減効果が得られる。なお、プラズマ窒化の条件によっては固定電荷の発生量が少ない場合がある。その場合、初期SiON膜の形成後の酸化が高温・低圧のO酸化(1000℃、0.5Torr、1分)であれば、ポストアニールを省略することもできる。
【0030】
本実施例では活性窒素・酸素の発生にマイクロ波放電を使ったが、マイクロ波の代わりに高周波励起(RF:13.56MHz)、もしくは紫外線などの光励起源を使っても同様の効果が得られる。また、活性窒素・酸素としては荷電した活性窒素・酸素を含んだプラズマ窒化・酸化を使っているが、中性種が大部分であるラジカル窒化・酸化でもSiON膜の膜質改善効果が同様に得られる。また、活性窒素・酸素を形成するための原料ガスとしてNとOを使ったが、それぞれ、窒素原子と酸素原子を含むガスであれば、他のガスで代替することもできる。さらにまた、活性窒素・酸素の励起効率を上げるために、原料ガスにHe、Ne、Ar、Krなどの希ガスを添加してもよい。また、本実施例ではシリコン・ウェハの加熱にヒータを用いているが、ランプによるウェハの直接加熱でも同様の効果が得られる。
【0031】
[第2の実施例]
第2の実施例に係わるMOSトランジスタの素子構造は、第1の実施例と同様なので詳細な説明は省略する。図8は、この実施例でのゲート絶縁膜の製造工程を示している。
【0032】
図8に示したように、シリコン・ウェハに対して希釈フッ酸で前処理を行う。その後、酸窒化膜の製造装置のチャンバ11中へウェハを搬送した。ウェハの温度を500℃にし、ガス導入口12,13,15からそれぞれO、SiH、Nを供給した。このときのガス供給の条件はO/SiH/N =0.1Torr/20sccm/120sccmであり、チャンバ11内の全圧は1.2Torrであった。マイクロ波キャビティ18に2.45GHz,100Wの出力を与えて窒素プラズマを生成し、ベース絶縁膜となるSiON膜を堆積した。1分30秒のプロセスで実膜厚1.4nmのSiON膜が形成された。このSiON膜の組成はXPS(X−ray photo−electron spectroscopy)評価によると、酸素濃度が40atomic%(酸素の面密度4.2×1015cm−2、窒素の面密度2.4×1015cm−2)であった。
【0033】
また、酸素・窒素・シリコンの濃度の間に2[O]+3[N]=4[Si]という関係が成り立っており、Si−H、N−H結合などを含まないストイキオメトリックなシリコン酸窒化膜((SiO(Si1−x)であることが確認された。なお、この実施例では窒素励起のプラズマCVD法でSiON膜を堆積しているが、SiON膜の堆積法としてプラズマCVD以外に熱CVDを用いても構わない。例えば、SiHとNH(および必要に応じて低圧Oを添加)を原料ガスとして用いた600℃から750℃の温度範囲の熱CVDでSiON膜を堆積することができる。
【0034】
次に、ウェハの温度を500℃に保ったまま、Oの圧力を0.5Torrとし、さらに、マイクロ波キャビティ17に2.45GHz、200Wの出力を与えて1分間のプラズマ酸化を行った。この実施例のように堆積膜を初期のSiON膜とする場合には、この酸化工程を入れることが特に重要である。なぜなら、堆積酸窒化膜は膜中欠陥が多いのが一般的であり、プラズマ酸化を行うことで界面欠陥と膜中欠陥を大幅に低減できるからである。また、堆積酸窒化膜は密度が低いのが一般的であるが、プラズマ酸化工程を経ることで膜密度が高くなる。プラズマ酸化で膜密度を高くしておくと、引き続くプラズマ窒化で導入される窒素が膜中を拡散するのを抑制でき、Si基板界面への窒素の導入による界面劣化が低減するというメリットがある。なお、上記のプラズマ酸化の代わりに、高温・低圧のO酸化(1000℃、0.5Torr、1分)を使っても同様の効果が得られる。
【0035】
次に、ウェハの温度を500℃に保ち、ガス導入口15から窒素ガスを供給し、同時にマイクロ波キャビティ18に2.45GHz、100Wの出力を与えて10Torr、10分間のプラズマ窒化を行った。XPS評価によると、このプラズマ窒化で膜中に2.5×1015cm−2の面密度の窒素が導入され、プラズマ窒化後の窒素面密度は4.5×1015cm−2になった。
次に、ウェハの温度を1000℃まで上昇させ、ガス供給口14から0.1TorrのNOガスを供給して20秒間のポストアニールを行った。このポストアニールは、低圧のOアニール(1000℃、0.5Torr、20秒など)で代替することもでき、いずれでも固定電荷の低減効果が得られる。
【0036】
以上の一連の工程における作用は第1の実施例の場合と基本的に同じであり、EOTが1.5nm以下であり、物理膜厚が1.5nm以上であるゲート絶縁膜が得られる。それぞれの工程は第1の実施例で述べたのと同じ考え方に従い、他のプロセスで適宜代替することができる。なお、堆積酸窒化膜は原料ガスの流量比を制御することで膜中窒素濃度を高くできるという特長を持つ一方、Si基板の熱的な酸窒化で形成されたSiON膜と比べて欠陥密度が高いという短所がある。しかしながら、堆積SiON膜中の欠陥は、膜堆積以降のプラズマ酸化・プラズマ窒化の工程で十分に低減することができることを我々は実験的に確認しており、初期のSiON膜に堆積酸窒化膜を使用することで不利益が生じることは無い。
【0037】
この実施例による作用をまとめると、次のようになる。
▲1▼堆積法で形成されたSiON膜は、熱による酸窒化膜に比べて密度が低い。このため、堆積後のプラズマ酸化により、シリコン基板界面まで酸素を拡散させることができ、良好な界面が得られる。
▲2▼プラズマ酸化により膜密度が向上するので、その後のプラズマ窒化では、シリコン基板界面への窒素の拡散を防止することができ、窒素はSiON膜の表面部に入る。従って、堆積膜であっても窒素拡散による界面劣化がなく、窒素密度が十分に高く、誘電率の高いSiONゲート絶縁膜を得ることができる。
▲3▼初期の堆積膜が欠陥を含んでいても、プラズマ酸化とプラズマ窒化により欠陥を消滅、或いは低減させることができる。
【0038】
ところで、堆積SiON膜について、プラズマ酸化により膜密度が増大することを電気測定から直接に確認するとは難しい。何故なら、プラズマ酸化によって、膜厚が増加するからである。しかし、次のような実験から、プラズマ酸化による膜密度の増大は確認することができる。実験では、ラジカル酸化で膜密度が増大するならば、ラジカル窒化でも同様に膜密度が増大するはずであるという前提、及びラジカル窒化ではラジカル酸化に比べて膜厚(電気膜厚)の増大は微小であるという事実を利用する。
【0039】
図12は、二つの実験試料のSiON膜製造のプロセスである。一つは、堆積SiON膜を、直接ラジカル酸化する(試料A)。他の一つは、堆積SiON膜をプラズマ窒化した後に、ラジカル酸化する(試料B)。これらの試料A,Bのラジカル酸化後のSiON膜の電気膜厚を測定した結果が、図13である。SiON膜の膜密度が小さいほど、酸素が膜中を通って基板酸化が進む度合いが大きくなるので、最終膜厚が大きくなるはずである。図13の結果は、試料Bがラジカル窒化により膜密度が増大している結果、試料Aに比べてラジカル酸化による膜厚増大が抑えられていることを示している。
【0040】
また図14は、試料A,Bについて、ラジカル酸化後の界面準位密度を測定しした結果である。前述のようにラジカル酸化前の膜密度が小さいほど、酸素が膜中を通って基板酸化が進む度合いが大きくなるので、界面が良好になり界面準密度は低くなるはずである。図14の結果は、試料Bがラジカル窒化により膜密度が増大している結果、ラジカル酸化での酸素透過が抑えられて、試料Aに比べて界面準位密度が低減されていないことを示している。
【0041】
更に補足すれば、SiO膜について、シリコン基板に形成した熱酸化膜とラジカル酸化膜とでは、後者の方が密度が大きいことは、既に報告されている(M. Nagamine, H. Itoh, H. Satake, and A. Toriumi, ”Radical Oxygen (O*) Process for Highly−Reliable SiO2 with Higher Film−Density and Smoother SiO2/Si interface,” in IEDM Technical Digest, 98−593(1998))。このことからも、SiON膜についてラジカル酸化を行うことにより膜密度が増大することは、容易に推測できる。
更に、ラジカル酸化で膜密度が増大するとすれば、高温のOアニールでも膜密度は増大すると考えられる。
【0042】
[第3の実施例]
第3の実施例に係わるMOSトランジスタの素子構造は、第1の実施例と同様なので詳細な説明は省略する。図9は、この実施例でのゲート絶縁膜の製造工程を示している。
【0043】
図9に示したように、希釈フッ酸処理を行ったシリコン・ウェハを、図1の製造装置のチャンバ11中に搬送した。ウェハ温度を750℃として400TorrのNOガスを1分間流し、酸窒化を行った。その後、ウェハの温度を500℃にしてSiON膜を堆積した。このときの堆積条件は、全圧1.2Torr、また、SiH/N/O=20sccm/120sccm/0.1Torrであり、1分間のプロセスを行った。配管15から供給されるNに関しては、マイクロ波キャビティ18に2.45GHz、100Wの出力を与えて活性窒素を発生させた。このようにして実膜厚(物理膜厚)が1.3nmの積層SiON膜からなるベース絶縁膜が形成された。
【0044】
次に、ウェハの温度を500℃に保ち、酸素を配管12から0.5Torrの圧力で供給した。同時に、マイクロ波キャビティ17に出力2.45GHz、200Wを与えて活性酸素を発生させ、1分間のプラズマ酸化を行った。なお、この酸化工程は、1000℃、0.5Torr、1分間のO酸化で代替することもできる。この工程を経た後のSiON膜の実膜厚(物理膜厚)は1.8nmであった。
【0045】
次に、ウェハの温度を500℃に保ったまま、ガス導入口15から窒素ガスを供給し、同時にマイクロ波キャビティ18に2.45GHz、100Wの出力を与えて10Torr、10分間のプラズマ窒化を行った。以上により、EOTが1.5nm以下で、物理膜厚が1.5nm以上のゲート絶縁膜が得られる。
この実施例ではポストアニールを行わなかったが、高温・低圧のNO、Oアニール(1000℃、0.5Torr、20秒)などを、プラズマ窒化に引き続いて適宜行うことができる。
【0046】
図10と図11は、このようにして形成されたSiONゲート絶縁膜の電気特性をリーク電流と界面準位密度に関して示す。図10は、電源電圧(酸化膜換算電界5MV/cm)におけるリーク電流Jg(A/cm2)の測定結果を示す。この実施例のデータは、”O500℃+N500℃”という記号で表示した。比較例として、SiONベース絶縁膜(NO酸窒化と酸窒化膜の堆積を終了した膜)に対して500℃と900℃でそれぞれ10Torr、10分のプラズマ窒化を行ったもの(”N500℃”、”N900℃”と表記)、1050℃で10秒のNH窒化をしたもの(”NH1050℃”と表記)、500℃、0.5Torrで1分間のプラズマ酸化をしたもの(”O500℃”と表記)も参考のために示した。
【0047】
図10からわかるように、ベースSiON膜に対するプラズマ酸化の工程を省き、500℃のプラズマ窒化だけを行った場合にはリーク電流が十分に低減しない。プラズマ窒化だけでベースSiON膜を改質してリーク電流を低減しようとすれば900℃程度の温度が必要となる。しかし、900℃のプラズマ窒化ではリーク電流は低減するものの、図12に示すように界面準位密度が低減しない。
【0048】
一方、プラズマ窒化の前に短時間のプラズマ酸化(500℃、0.5Torr、1分)を入れると、リーク電流は、トンネル電流計算で期待されるレベルにまで低減することがわかる。すなわち、プラズマ窒化の前に短時間の酸化工程を入れることが、堆積膜を含んだ積層SiON膜のリーク電流の低減にとって極めて有効である。このことは、初期SiON膜が堆積膜単層の場合(第2の実施例)にも当てはまる。酸化工程(プラズマ酸化)でEOTが増えてしまうが、引き続いて500℃のプラズマ窒化(10Torr、10分)を行うことによってEOTを低減することができ、実施例では、最終的にEOT=1.26nmとなった。図10では、比較のため、SiO膜の特性を併せて示している。この実施例によると、等しいEOTのSiO膜に比べて3桁のリーク電流の低減効果が得られた。
【0049】
図11に示すように、ベースSiON膜の窒化のみでは界面準位はあまり低減しないが、短時間の酸化工程をその前に入れることによって界面準位密度が大幅に低減し、その後のプラズマ窒化で界面準位密度の増加が見られないことがわかる。
以上のことから、リーク電流と界面準位の低減を両立させるためには、ベースSiON膜(NO酸窒化膜と堆積酸窒化膜の積層膜)に対して、短時間の酸化と、それに引き続くプラズマ窒化を実施するのが良いことがわかる。このようなプロセス工程の構成は、初期のベースSiON膜が堆積(酸)窒化膜を含む場合に、とくに有効性が高いといえる。
【0050】
【発明の効果】
この発明によれば、ベース絶縁膜にSiON膜を用い、これに酸化工程と引き続く窒化工程を組み合わせることによって、従来のSiOベース膜のプラズマ窒化よりも多量の窒素を導入してリーク電流を低減するとともに、Si基板界面の劣化を抑制したゲート絶縁膜を得ることができる。
【図面の簡単な説明】
【図1】この発明の実施例に用いられる膜形成装置の構成を示す図である。
【図2】この発明の実施例による素子分離工程を示す断面図である。
【図3】同実施例によるゲート絶縁膜形成工程を示す断面図である。
【図4】同実施例による多結晶シリコン膜堆積工程を示す断面図である。
【図5】同実施例によるゲート電極形成工程、及び拡散層形成工程を示す断面図である。
【図6】同実施例の層間絶縁膜形成工程及び配線形成工程を示す断面図である。
【図7】第1の実施例でのゲート絶縁膜形成工程を示す図である。
【図8】第2の実施例でのゲート絶縁膜形成工程を示す図である。
【図9】第3の実施の形態でのゲート絶縁膜形成工程を示す図である。
【図10】第3の実施例により得られたゲート絶縁膜のリーク特性を比較例と共に示す図である。
【図11】第3の実施例により得られたゲート絶縁膜の界面特性を比較例と共に示す図である。
【図12】プラズマ酸化による膜密度増大を傍証するため実験試料製造プロセスを示す図である。
【図13】同実験試料の電気膜厚を示す図である。
【図14】同実験試料の界面準密度を示す図である。
【符号の説明】
11…チャンバ、12,13,14,15…ガス供給口、16…ガス排気口、17,18…マイクロ波キャビティ、19…シリコンウェハ、20…ヒータ、21…シリコンウェハ、22…素子分離領域、23…ゲート絶縁膜、24…ポリシリコン膜、25…ゲート電極、26,27…n型拡散層、28…層間絶縁膜、29…配線。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming a silicon oxynitride film used as a gate insulating film of a semiconductor element having a MOS (Metal Oxide Semiconductor) structure.
[0002]
[Prior art]
With the miniaturization of silicon semiconductor integrated circuits, the dimensions of MOS type semiconductor elements are miniaturized. According to the 2000 update version of ITRS (International Technology Roadmap for Semiconductors), a silicon oxide equivalent film thickness (Equivalent Physical Oxide Thickness; hereinafter referred to as EOT-1.5) is a 90 nm technology node. A gate insulating film is needed. In order to realize a gate insulating film in which leakage current is suppressed with this film thickness, SiO 2 2 A silicon oxynitride film (hereinafter referred to as a SiON film) having a low nitrogen concentration (<20 at.%) Is insufficient, and a SiON film having a high dielectric constant, that is, a SiON film having a high nitrogen concentration in the film is required. ing. Furthermore, since MOS transistors of logic integrated circuits are required to have high current driving capability in addition to suppressing leakage current, it is essential to increase the mobility of the MOS transistors. For the SiON film used as a gate insulating film, Therefore, it is required to reduce the interface state density and the fixed charge density.
[0003]
As a method of forming a SiON film used as a gate insulating film, conventionally, a SiON film is used. 2 N 2 O oxynitriding and NO oxynitriding have been used. For an ultra-thin gate insulating film, NO oxynitriding has been mainly used because nitrogen can be introduced without increasing the film thickness and hydrogen-free. However, in NO oxynitriding, since nitrogen enters near the interface on the Si substrate side, there is a problem in that interface states and fixed charges are generated, mobility is lowered, and current driving capability of the MOS transistor is reduced.
[0004]
Therefore, in recent years, SiO 2 After forming the film, nitriding with active nitrogen (plasma nitriding or radical nitriding) is performed to form SiO 2 A method of introducing nitrogen into the surface side of the membrane has been proposed (M. Togo, K. Watanabe, T. Yamamoto, N. Ikarashi, K. Shiba, T. Tatsumi, H. Ono, and T. Momami, 2000). Symp.on VLSI Tech.p.116; S.V. Hattagandy, R. Kraft, D.T. Grider, M.A. Douglas, G.A. Brown, P.A.Tiner, J.H. P. E. Nichollian, and MF Pas, IEDM Tech. Dig. 96-495). In this method, since the nitrogen concentration near the silicon substrate interface can be kept low, the mobility of the MOS transistor can be prevented from deteriorating and high driving force can be obtained.
[0005]
However, SiO 2 Nitriding of the film with active nitrogen has a problem that the concentration of nitrogen that can be introduced into the film is saturated. In our study, plasma nitriding can introduce more nitrogen into the film than radical nitriding, but the surface density of nitrogen that can be introduced into the film is 3 × even if the process conditions are changed by plasma nitriding. 10 15 cm -2 It has been experimentally shown that the degree is the upper limit. This introduced nitrogen surface density is insufficient as a gate insulating film for the next generation logic circuit capable of exhibiting sufficient performance. We have EOT = 1.2-1.3 nm and nitrogen areal density 4.5-4.8 × 10 15 cm -2 It is estimated that (relative dielectric constant 6) is essential from the viewpoint of leakage current suppression. Therefore, the base insulating film is made of SiO. 2 It is difficult to realize a gate insulating film with EOT = 1.2-1.3 nm by the method of performing plasma nitriding as a film.
[0006]
Base SiO 2 Another problem with plasma nitridation of films is that the active species of nitrogen with charge is ion-implanted in the form of ion implantation. 2 Since it is driven into the film, the base SiO 2 When the film thickness is reduced, the introduced nitrogen penetrates into the Si substrate and the nitriding of the substrate proceeds. This causes the Si substrate interface to deteriorate. We use plasma nitridation for SiO 2 It was confirmed that the SIMS profile of nitrogen introduced into the film and the simulation result of ion implantation quantitatively matched. That is, the profile in the film thickness direction of nitrogen introduced into the film is the base SiO. 2 Regardless of the film thickness, it can be expressed as a function of depth from the film surface. Under typical plasma nitriding process conditions, the maximum value of the nitrogen concentration is located at a depth of about 0.7 nm from the film surface, and the full width at half maximum is about 0.7 nm. Therefore, base SiO 2 When the film thickness is 1.4 nm or less, nitrogen introduced by plasma nitriding penetrates to the Si substrate, and nitriding proceeds in the vicinity of the interface with the Si substrate, so that interface states and interface fixed charges are generated. In order to suppress the deterioration of the Si substrate interface, the base insulating film needs to have a film thickness of 1.5 nm or more. 2 As long as is used, increasing the film thickness is incompatible with the requirement to reduce EOT.
[0007]
[Problems to be solved by the invention]
As mentioned above, SiO which is considered to be the best in the conventional method 2 Even in the plasma nitridation of the film, when an attempt is made to realize a gate insulating film of a generation with a small EOT, (a) the upper limit of the nitrogen surface density that can be introduced is limited, and (b) the introduced nitrogen penetrates into the Si substrate There were two problems that the interface deteriorated due to the above.
[0008]
The present invention has been made to solve these problems, and an object of the present invention is to provide a method for manufacturing a semiconductor device having a gate insulating film using a SiON base insulating film having a small EOT and good interface characteristics. It is to provide.
[0009]
[Means for Solving the Problems]
The present invention provides a method of manufacturing a semiconductor device in which a semiconductor element including a gate insulating film is formed on a silicon substrate, wherein the step of forming the gate insulating film includes a base insulating film containing silicon, oxygen and nitrogen on the silicon substrate. A step of forming the base insulating film, an oxidizing step of exposing the base insulating film to an atmosphere containing oxygen, and a nitriding step of nitriding the base insulating film using active nitrogen after the oxidizing step. .
[0010]
In the present invention, the base insulating film (SiON film) is formed by thermal oxynitridation of a silicon substrate or by physical / chemical deposition. In the case of thermal oxynitridation of a silicon substrate, there is an advantage that a film having a relatively low interface state density can be formed. On the other hand, physical / chemical deposition has an advantage that a film having a high nitrogen concentration can be formed. These films may be used alone, but a laminated film combining both may be used from the viewpoint of achieving both good interface characteristics and a high dielectric constant.
[0011]
In the present invention, for the SiON base insulating film thus formed, oxygen (O 2 Alternatively, after performing an oxidation step in an atmosphere containing active oxygen), nitridation using active nitrogen is subsequently performed. In this case, it is important that the oxidation step and the nitridation step are not simultaneous and the oxidation step is first. In the oxidation process, the interface state density can be reduced by introducing oxygen into the silicon substrate interface, and the film density can be increased by introducing oxygen into the SiON bulk portion to increase the film density. If the film is densified, it is possible to suppress diffusion of nitrogen introduced in the subsequent nitridation step using active nitrogen to the silicon substrate interface. This makes it possible to obtain a gate insulating film made of a SiON film having a high nitrogen density and good interface characteristics.
[0012]
That is, according to the present invention, the base insulating film is made of SiO. 2 By changing from to SiON, an excellent gate insulating film having an EOT as small as 1.5 nm or less and an actual film thickness (physical film thickness) of 1.5 nm or more can be obtained. The nitrogen surface density in the SiON film finally formed after nitridation with active nitrogen is the sum of the nitrogen in the base SiON film and the nitrogen surface density introduced by nitridation with active nitrogen. The concentration is the desired value required for EOT = 1.2-1.3 nm (4.5 × 10 15 cm -2 ) Or even larger. When the nitrogen concentration in the film increases, the dielectric constant of the film increases, and the leakage current can be suppressed without increasing the EOT.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
[First embodiment]
FIG. 1 is a cross-sectional view of a SiON film manufacturing apparatus. This apparatus has a chamber 11 that can be evacuated. Chamber 11 is O 2 , SiH 4 , NO / N 2 O, N 2 Gas supply ports 12, 13, 14, 15 and a gas exhaust port 16. O 2 , N 2 Microwave cavities 17 and 18 are installed outside the gas pipe, respectively, and active oxygen O is generated by microwave discharge. * And active nitrogen N * Can be supplied into the chamber 11. The gas pipe where the microwave cavities 17 and 18 are installed is O 2 Piping made of quartz, N 2 The piping is made of boron nitride.
[0014]
A heater 20 is mounted in the chamber 11 on which a silicon wafer 19 can be placed. The background pressure of the chamber 11 of this manufacturing apparatus is 1 × 10 -8 The total pressure during the manufacturing process of the SiON film is about 0.1-10 Torr.
[0015]
The outline of the present invention including the process of forming the SiON film using the apparatus of FIG. 1 will be described taking MOS transistor formation as an example. As shown in FIG. 2, an element isolation trench is formed on the surface of a single crystal p-type silicon substrate 21 and is filled with a silicon oxide film by a CVD method to form an element isolation region 22. Next, as shown in FIG. 3, a gate insulating film 23 made of a SiON film is formed. A detailed method for forming the gate insulating film 23 will be described later.
[0016]
Next, as shown in FIG. 4, a polysilicon film 24 is formed on the gate insulating film 23 by a CVD method. Next, a photoresist pattern (not shown) is formed on the polysilicon film 24 through a lithography process, and the polysilicon film 24 is subjected to reactive ion etching to form a gate electrode 25 as shown in FIG. Next, arsenic ion implantation is performed, for example, at an acceleration voltage of 40 keV and a dose of 2 × 10. 15 cm -2 N of high impurity concentration + Type gate electrode 25, n + Type source region 26, n + A type drain region 27 is formed simultaneously.
[0017]
Next, as shown in FIG. 6, a 300 nm silicon oxide film is deposited on the entire surface by the CVD method to form an interlayer insulating film 28. Thereafter, a photoresist pattern (not shown) for forming a contact hole is formed on the interlayer insulating film 28, and the interlayer insulating film 28 is etched by reactive ion etching using this as a mask to open a contact hole. . Finally, after an Al film is formed on the entire surface by sputtering, this is patterned to form an electrode wiring 29 to complete an n-type MOS transistor. In this embodiment, the manufacturing process of the n-type MOS transistor is shown. However, the p-type MOS transistor is different in that the conductivity type is switched between the n-type and the p-type, and the basic manufacturing process is exactly the same. is there.
[0018]
Details of the step of forming the gate insulating film 23 will be described next. FIG. 7 shows a gate insulating film forming step in the first embodiment. First, dilute hydrofluoric acid treatment is performed on the silicon wafer as pretreatment. Other pretreatments such as hydrochloric acid and ozone water may be used to effectively remove wafer contamination, but the final treatment is preferably dilute hydrofluoric acid. Next, the wafer for which the pretreatment has been completed is transferred into the chamber 11 of the manufacturing apparatus shown in FIG. The heater 20 is heated so that the temperature of the wafer 19 is 750 ° C., and NO / N 2 400 Torr of NO gas was supplied from the O gas inlet 14 and heated for 3 minutes. Thereby, a SiON base insulating film is formed.
[0019]
Next, the supply of NO gas was stopped, the output of the heater was adjusted, and the temperature of the wafer 19 was set to 500 ° C. O from the gas inlet 12 2 While supplying gas, plasma oxygen was generated by setting the output of the microwave cavity 17 to 2.45 GHz and 200 W. The amount of oxygen introduced into the chamber 11 was controlled so that the total pressure was 0.5 Torr, and plasma oxidation was performed at 500 ° C. for 1 minute. In this oxidation process, instead of plasma oxidation, 1000 ° C., 0.5 Torr, 1 minute O 2 Similar effects can be obtained by oxidation.
[0020]
Next, the output of the microwave cavity 17 and O 2 After stopping the gas supply, nitrogen gas was supplied from the gas inlet 15 and the output of the microwave cavity 18 was set to 2.45 GHz and 100 W to generate plasma nitrogen. Plasma nitridation was performed at 500 ° C. for 10 minutes with the total pressure in the chamber 11 being 10 Torr. As described above, a gate insulating film made of a silicon oxynitride film (SiON film) having an EOT of 1.5 nm or less and an actual film thickness (physical film thickness) of 1.5 nm or more (for example, 1.8 nm) is obtained. It is done.
[0021]
Next, the temperature of the wafer is raised to 1000 ° C., and N Torr of 0.1 Torr from the gas supply port 14. 2 O gas was supplied to perform post-annealing for 20 seconds. Note that the subsequent annealing is performed as described above for N 2 Instead of O annealing, 1000 ° C, 0.5 Torr, 20 sec O 2 Similar effects can be obtained by oxidation.
[0022]
The operation of each step in the film forming process will be described. First, when dilute hydrofluoric acid is used for the pretreatment (the last), SiO at the end of the pretreatment 2 Compared with the case where the film is left (for example, the case where the last pretreatment is treated with hydrochloric acid / ozone water), the nitrogen concentration in the film due to NO oxynitriding can be increased. In a gate insulating film having a small EOT, it is necessary to increase the nitrogen concentration. However, performing the NO oxynitriding step immediately after the pretreatment with diluted hydrofluoric acid meets this requirement. Of course, after diluted hydrofluoric acid treatment, NH 3 When strong nitriding such as nitriding is performed, the nitrogen concentration is further increased. In this case, however, a large amount of interface states and fixed charges are generated, which is not preferable as a film used as a CMOS gate insulating film.
[0023]
On the other hand, in NO oxynitriding, nitriding and oxidation occur simultaneously, and interface characteristics are not extremely deteriorated. 3 It is preferable to use NO oxynitriding rather than nitriding. NH 3 Even in the case of using nitriding, it is considered possible to advance oxynitriding while simultaneously flowing a small amount of oxygen or active oxygen.
[0024]
Next, plasma oxidation (or high temperature O 2) is applied to the formed SiON base insulating film. 2 Oxidation) has the function of reducing the interface state density of the as-grown SiON film by introducing oxygen into the film. This oxidation step is not essential for high performance logic circuit MOS transistors, but this step should be included in digital / analog mixed circuit MOS transistors that strictly require good interface characteristics. In the first embodiment, plasma oxidation is used for this oxidation step, but we have experimentally found that the reduction of the interface state density correlates with the amount of oxygen introduced into the film. Therefore, if an equivalent oxygen introduction amount can be secured, O in addition to plasma oxidation. 2 Oxidation, N 2 O oxynitriding may be used. For example, 1000 ° C., 0.5 Torr, 1 minute O 2 Even with oxidation, the same effect of reducing the interface state density can be obtained.
[0025]
In order to reduce the interface state density, it is desirable to adopt a method of accelerating oxygen diffusion to the Si substrate interface as much as possible. As one means, NO oxynitridation and plasma oxidation are performed in a plurality of times. There is a way. For example, in the above film forming process, NO oxynitridation is performed at 750 ° C. and 400 Torr for 3 minutes, and then plasma oxidation is performed at 500 ° C. and 0.5 Torr for 1 minute. On the other hand, for example, a process of NO oxynitridation at 750 ° C., 400 Torr, 1 minute 30 seconds, and subsequent plasma oxidation at 500 ° C., 0.5 Torr, 30 seconds may be repeated twice. Alternatively, each shorter process may be repeated more times. In this way, the process becomes complicated, but extremely good interface characteristics can be obtained.
[0026]
In the plasma nitridation for the SiON base insulating film subjected to plasma oxidation, nitrogen is introduced into the surface side of the base SiON film. A base SiON film formed by NO oxynitridation and subsequent plasma oxidation has a relatively high nitrogen concentration on the interface side and a low nitrogen concentration on the film surface side. In the plasma nitridation, nitrogen is newly introduced into the region having a low nitrogen concentration. Therefore, nitrogen in the already-introduced base SiON film does not hinder the introduction of new nitrogen during plasma nitridation. The amount of nitrogen introduced into the film is the sum of the amounts of nitrogen introduced in each process, and the maximum nitrogen surface density that can be introduced into the film can be increased. Base SiO 2 It becomes larger than the saturated nitrogen surface density in the plasma nitriding of the film.
[0027]
As can be seen from the above, the nitrogen in the final film after plasma nitriding has a relatively uniform profile in the film thickness direction. This is extremely effective for reducing the leakage current. In our study, the more uniform the nitrogen profile in the film, the lower the leakage current reduction rate (vs. SiO 2 ) (Yasuda, Muraoka, Koike, Satake "Nonlinearity between film composition and dielectric constant in ultrathin silicon oxynitride film" 2001 (Heisei 13), 48th Joint Lecture on Applied Physics Meeting, 29aYF4). In addition, when the base SiON film is plasma-nitrided, in order to realize an equal EOT, SiO 2 Since a base insulating film having a larger actual film thickness than that of plasma nitridation of the film can be used, penetration of nitrogen introduced by the ion implantation mechanism into the Si substrate during plasma nitridation can be suppressed, and the interface of the Si substrate can be suppressed. Deterioration is suppressed.
[0028]
Further, since nitrogen is already present in the base SiON film at the time of plasma nitriding, diffusion from the nitrogen in the film and diffusion of Si from the Si substrate interface into the film are caused by the base insulating film film being SiO. 2 It is suppressed compared with the case of. Therefore, the ratio of N and O substitution reaction during plasma nitridation is relatively increased, and the reaction between N and Si is suppressed, so that an increase in actual film thickness during plasma nitridation (leading to an increase in EOT) is suppressed. The advantage that Furthermore, an increase in the ratio of N and O substitution reactions is expected to improve the interface characteristics by diffusing part of the oxygen released during the substitution reaction to the interface.
[0029]
Next, N 2 Post-annealing in an O atmosphere reduces fixed charges in the film. In our study, in order to reduce the fixed charge, it is necessary to perform annealing in an atmosphere capable of exchanging charges with the sites in the film having the fixed charge. In other words, the fixed charge is reduced by annealing in an atmosphere that causes an oxidation or reduction reaction (reaction for exchanging electrons and holes) with the SiON film. At this time, the fixed charge reduction effect is determined by the process temperature, and the fixed charge reduction rate increases as the annealing temperature increases. N 2 In an inert gas such as Ar, the reduction rate of the fixed charge is low. From the above, in this embodiment, the low-pressure N of such a degree that the thickness of the SiON film is hardly increased. 2 Post annealing was performed in an O atmosphere. Of course, low pressure O 2 The same fixed charge reduction effect can be obtained by annealing (1000 ° C, 0.5 Torr, 20 seconds, etc.), annealing in low-pressure active oxygen, annealing in low-pressure active nitrogen, and other annealing in a gas atmosphere that combines these. It is done. Depending on the plasma nitriding conditions, the amount of fixed charges generated may be small. In that case, the oxidation after the formation of the initial SiON film is O 2 at high temperature and low pressure. 2 If it is oxidized (1000 ° C., 0.5 Torr, 1 minute), post-annealing can be omitted.
[0030]
In this embodiment, microwave discharge is used to generate active nitrogen / oxygen, but the same effect can be obtained by using high-frequency excitation (RF: 13.56 MHz) or an optical excitation source such as ultraviolet rays instead of microwave. . Moreover, plasma nitridation / oxidation containing charged active nitrogen / oxygen is used as the active nitrogen / oxygen, but the effect of improving the quality of the SiON film is also obtained by radical nitridation / oxidation, which is mostly neutral species. It is done. N as a source gas for forming active nitrogen and oxygen 2 And O 2 However, any gas containing nitrogen and oxygen atoms can be substituted with another gas. Furthermore, in order to increase the excitation efficiency of active nitrogen / oxygen, a rare gas such as He, Ne, Ar, or Kr may be added to the source gas. In this embodiment, a heater is used to heat the silicon wafer, but the same effect can be obtained by directly heating the wafer with a lamp.
[0031]
[Second Embodiment]
Since the element structure of the MOS transistor according to the second embodiment is the same as that of the first embodiment, detailed description thereof is omitted. FIG. 8 shows a manufacturing process of the gate insulating film in this embodiment.
[0032]
As shown in FIG. 8, the silicon wafer is pretreated with diluted hydrofluoric acid. Thereafter, the wafer was transferred into the chamber 11 of the oxynitride film manufacturing apparatus. The wafer temperature is set to 500 ° C., and O is introduced from the gas inlets 12, 13, 15. 2 , SiH 4 , N 2 Supplied. The gas supply condition at this time is O 2 / SiH 4 / N 2 = 0.1 Torr / 20 sccm / 120 sccm, and the total pressure in the chamber 11 was 1.2 Torr. An output of 2.45 GHz and 100 W was applied to the microwave cavity 18 to generate nitrogen plasma, and a SiON film serving as a base insulating film was deposited. A SiON film having an actual film thickness of 1.4 nm was formed by a process of 1 minute 30 seconds. According to XPS (X-ray photo-electron spectroscopy) evaluation, the composition of this SiON film has an oxygen concentration of 40 atomic% (a surface density of oxygen: 4.2 × 10 15 cm -2 , Nitrogen areal density 2.4 × 10 15 cm -2 )Met.
[0033]
Further, the relationship of 2 [O] +3 [N] = 4 [Si] is established among the concentrations of oxygen, nitrogen, and silicon, and a stoichiometric silicon acid that does not contain Si—H, N—H bonds, or the like. Nitride film ((SiO 2 ) x (Si 3 N 4 ) 1-x ) Was confirmed. In this embodiment, the SiON film is deposited by nitrogen-excited plasma CVD, but thermal CVD may be used as the SiON film deposition method in addition to plasma CVD. For example, SiH 4 And NH 3 (And low pressure O if necessary 2 The SiON film can be deposited by thermal CVD in the temperature range of 600 ° C. to 750 ° C., using as a source gas.
[0034]
Next, while maintaining the wafer temperature at 500 ° C., O 2 The pressure was set at 0.5 Torr, and an output of 2.45 GHz and 200 W was applied to the microwave cavity 17 to perform plasma oxidation for 1 minute. When the deposited film is an initial SiON film as in this embodiment, it is particularly important to include this oxidation step. This is because the deposited oxynitride film generally has many defects in the film, and interface defects and defects in the film can be greatly reduced by performing plasma oxidation. In addition, the deposited oxynitride film generally has a low density, but the film density increases through a plasma oxidation process. If the film density is increased by plasma oxidation, nitrogen introduced by subsequent plasma nitriding can be prevented from diffusing in the film, and there is an advantage that interface deterioration due to introduction of nitrogen into the Si substrate interface is reduced. In place of the above plasma oxidation, high temperature and low pressure O 2 The same effect can be obtained by using oxidation (1000 ° C., 0.5 Torr, 1 minute).
[0035]
Next, the temperature of the wafer was kept at 500 ° C., nitrogen gas was supplied from the gas inlet 15, and at the same time, an output of 2.45 GHz and 100 W was applied to the microwave cavity 18 to perform plasma nitriding for 10 Torr for 10 minutes. According to XPS evaluation, 2.5 × 10 15 cm -2 Is introduced, and the nitrogen surface density after plasma nitriding is 4.5 × 10 15 cm -2 Became.
Next, the temperature of the wafer is raised to 1000 ° C., and N Torr of 0.1 Torr from the gas supply port 14. 2 O gas was supplied to perform post-annealing for 20 seconds. This post-annealing is a low pressure O 2 Annealing (1000 ° C., 0.5 Torr, 20 seconds, etc.) can be substituted, and any of them can reduce the fixed charge.
[0036]
The operation in the above series of steps is basically the same as in the first embodiment, and a gate insulating film having an EOT of 1.5 nm or less and a physical film thickness of 1.5 nm or more is obtained. Each process follows the same concept as described in the first embodiment, and can be appropriately replaced by other processes. The deposited oxynitride film has the feature that the nitrogen concentration in the film can be increased by controlling the flow rate ratio of the source gas, while the defect density is lower than that of the SiON film formed by thermal oxynitridation of the Si substrate. There is a disadvantage of being expensive. However, we have experimentally confirmed that the defects in the deposited SiON film can be sufficiently reduced in the plasma oxidation / plasma nitriding process after the film deposition. The deposited oxynitride film is added to the initial SiON film. There is no penalty for using it.
[0037]
The actions according to this embodiment are summarized as follows.
(1) The SiON film formed by the deposition method has a lower density than the heat-induced oxynitride film. For this reason, oxygen can be diffused to the silicon substrate interface by plasma oxidation after deposition, and a good interface can be obtained.
{Circle around (2)} Since the film density is improved by plasma oxidation, the subsequent plasma nitriding can prevent the diffusion of nitrogen to the silicon substrate interface, and the nitrogen enters the surface of the SiON film. Therefore, even if it is a deposited film, there is no interface deterioration due to nitrogen diffusion, and a SiON gate insulating film having a sufficiently high nitrogen density and a high dielectric constant can be obtained.
(3) Even if the initial deposited film contains defects, the defects can be eliminated or reduced by plasma oxidation and plasma nitridation.
[0038]
By the way, it is difficult to directly confirm from the electrical measurement that the film density of the deposited SiON film is increased by plasma oxidation. This is because the film thickness is increased by plasma oxidation. However, an increase in film density due to plasma oxidation can be confirmed from the following experiment. In the experiment, if the film density is increased by radical oxidation, the film density should be increased by radical nitriding as well, and the increase in film thickness (electrical film thickness) is small in radical nitridation compared to radical oxidation. Take advantage of the fact that
[0039]
FIG. 12 shows a process for manufacturing SiON films of two experimental samples. One is direct radical oxidation of the deposited SiON film (sample A). The other is radical oxidization (sample B) after plasma nitriding the deposited SiON film. FIG. 13 shows the result of measuring the electric film thickness of the SiON film after radical oxidation of these samples A and B. The lower the film density of the SiON film, the greater the degree of oxygen oxidation progressing through the film and the substrate oxidation, so the final film thickness should increase. The result of FIG. 13 shows that the increase in film thickness due to radical oxidation is suppressed as compared with the sample A as a result of the film density of the sample B being increased by radical nitridation.
[0040]
FIG. 14 shows the results of measuring the interface state density after radical oxidation for samples A and B. As described above, the smaller the film density before radical oxidation, the higher the degree of oxygen oxidation progressing through the film and the substrate oxidation, so the interface should be better and the interface quasi-density should be lower. The result of FIG. 14 shows that the film density of sample B is increased by radical nitridation, so that oxygen permeation during radical oxidation is suppressed and the interface state density is not reduced as compared with sample A. Yes.
[0041]
In addition, SiO 2 Regarding the film, it has already been reported that the thermal oxide film and radical oxide film formed on the silicon substrate have a higher density in the latter (M. Nagamine, H. Itoh, H. Satake, and A. Toriumi). "Radical Oxygen (O *) Process for Highly-Reliable SiO2 with High Film-Density and Smoother SiO2 / Si interface," in IEDM Technical 3 (98). Also from this, it can be easily estimated that the film density increases by performing radical oxidation on the SiON film.
Furthermore, if the film density is increased by radical oxidation, high-temperature O 2 Even with annealing, the film density is thought to increase.
[0042]
[Third embodiment]
Since the element structure of the MOS transistor according to the third embodiment is the same as that of the first embodiment, detailed description thereof is omitted. FIG. 9 shows a manufacturing process of the gate insulating film in this embodiment.
[0043]
As shown in FIG. 9, the silicon wafer subjected to the diluted hydrofluoric acid treatment was transferred into the chamber 11 of the manufacturing apparatus of FIG. The wafer temperature was set to 750 ° C., and 400 Torr of NO gas was allowed to flow for 1 minute to perform oxynitriding. Thereafter, a SiON film was deposited at a wafer temperature of 500 ° C. The deposition conditions at this time are a total pressure of 1.2 Torr and SiH. 4 / N 2 / O 2 = 20 sccm / 120 sccm / 0.1 Torr, and the process was performed for 1 minute. N supplied from the pipe 15 2 , Active nitrogen was generated by applying an output of 2.45 GHz and 100 W to the microwave cavity 18. Thus, a base insulating film made of a laminated SiON film having an actual film thickness (physical film thickness) of 1.3 nm was formed.
[0044]
Next, the temperature of the wafer was maintained at 500 ° C., and oxygen was supplied from the pipe 12 at a pressure of 0.5 Torr. At the same time, an output of 2.45 GHz and 200 W was applied to the microwave cavity 17 to generate active oxygen, and plasma oxidation was performed for 1 minute. This oxidation step is performed at 1000 ° C., 0.5 Torr, 1 minute O 2 It can be replaced by oxidation. The actual film thickness (physical film thickness) of the SiON film after this step was 1.8 nm.
[0045]
Next, nitrogen gas is supplied from the gas inlet 15 while maintaining the wafer temperature at 500 ° C., and at the same time, an output of 2.45 GHz and 100 W is applied to the microwave cavity 18 to perform plasma nitriding for 10 Torr for 10 minutes. It was. As described above, a gate insulating film having an EOT of 1.5 nm or less and a physical film thickness of 1.5 nm or more is obtained.
In this example, no post-annealing was performed. 2 O, O 2 Annealing (1000 ° C., 0.5 Torr, 20 seconds) or the like can be appropriately performed following the plasma nitridation.
[0046]
FIG. 10 and FIG. 11 show the electrical characteristics of the SiON gate insulating film thus formed with respect to leakage current and interface state density. FIG. 10 shows the measurement result of the leakage current Jg (A / cm 2) at the power supply voltage (oxide film equivalent electric field 5 MV / cm). The data of this example is “O * 500 ℃ + N * As a comparative example, plasma nitridation was performed at 10 Torr and 10 minutes at 500 ° C. and 900 ° C., respectively, on the SiON base insulating film (the film after the deposition of NO oxynitride and oxynitride film). What I did ("N * 500 ℃ ”,“ N * 900 ° C ”) NH for 10 seconds at 1050 ° C 3 Nitrided ("NH 3 1050 ° C ”), plasma oxidation for 1 minute at 500 ° C. and 0.5 Torr (“ O ” * “500 ° C.” is also shown for reference.
[0047]
As can be seen from FIG. 10, when the plasma oxidation step for the base SiON film is omitted and only the plasma nitridation at 500 ° C. is performed, the leakage current is not sufficiently reduced. If the base SiON film is modified only by plasma nitriding to reduce the leakage current, a temperature of about 900 ° C. is required. However, although the leakage current is reduced by plasma nitriding at 900 ° C., the interface state density is not reduced as shown in FIG.
[0048]
On the other hand, it is understood that when plasma oxidation (500 ° C., 0.5 Torr, 1 minute) is performed for a short time before plasma nitriding, the leakage current is reduced to a level expected by the tunnel current calculation. That is, it is extremely effective to reduce the leakage current of the laminated SiON film including the deposited film by inserting a short oxidation step before plasma nitriding. This is also true when the initial SiON film is a deposited film single layer (second embodiment). Although EOT increases in the oxidation process (plasma oxidation), the EOT can be reduced by performing plasma nitriding (10 Torr, 10 minutes) at 500 ° C., and in the example, finally, EOT = 1. It became 26 nm. In FIG. 10, for comparison, SiO 2 The characteristics of the film are also shown. According to this example, EOT SiO of equal EOT 2 Compared to the film, the leakage current was reduced by three orders of magnitude.
[0049]
As shown in FIG. 11, the interface state is not significantly reduced only by nitridation of the base SiON film, but the interface state density is greatly reduced by introducing a short-time oxidation step before that. It can be seen that no increase in interface state density is observed.
From the above, in order to achieve both reduction of leakage current and reduction of interface state, the base SiON film (laminated film of NO oxynitride film and deposited oxynitride film) is oxidized for a short period of time, followed by plasma. It can be seen that nitriding is good. Such a process step configuration is particularly effective when the initial base SiON film includes a deposited (acid) nitride film.
[0050]
【The invention's effect】
According to the present invention, a conventional SiON film is used as a base insulating film, and this is combined with an oxidation process and a subsequent nitridation process, thereby forming a conventional SiON film. 2 A gate insulating film can be obtained in which a larger amount of nitrogen is introduced than plasma nitridation of the base film to reduce leakage current and to suppress deterioration of the Si substrate interface.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of a film forming apparatus used in an embodiment of the present invention.
FIG. 2 is a sectional view showing an element isolation process according to an embodiment of the present invention.
FIG. 3 is a cross-sectional view showing a step of forming a gate insulating film according to the same embodiment.
FIG. 4 is a cross-sectional view showing a polycrystalline silicon film deposition step according to the same embodiment.
FIG. 5 is a cross-sectional view showing a gate electrode forming step and a diffusion layer forming step according to the same embodiment.
6 is a cross-sectional view showing an interlayer insulating film formation step and a wiring formation step in the same example. FIG.
FIG. 7 is a diagram showing a gate insulating film forming step in the first embodiment.
FIG. 8 is a diagram showing a gate insulating film forming step in the second embodiment.
FIG. 9 is a diagram showing a gate insulating film forming step in the third embodiment.
FIG. 10 is a diagram showing leakage characteristics of a gate insulating film obtained by the third embodiment together with a comparative example.
FIG. 11 is a diagram showing interface characteristics of a gate insulating film obtained by the third embodiment together with a comparative example.
FIG. 12 is a diagram showing an experimental sample manufacturing process to prove the increase in film density due to plasma oxidation.
FIG. 13 is a view showing an electric film thickness of the experimental sample.
FIG. 14 is a diagram showing an interface quasi-density of the experimental sample.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 11 ... Chamber, 12, 13, 14, 15 ... Gas supply port, 16 ... Gas exhaust port, 17, 18 ... Microwave cavity, 19 ... Silicon wafer, 20 ... Heater, 21 ... Silicon wafer, 22 ... Element isolation region, 23 ... Gate insulating film, 24 ... Polysilicon film, 25 ... Gate electrode, 26, 27 ... n + Mold diffusion layer, 28... Interlayer insulating film, 29.

Claims (6)

シリコン基板上にゲート絶縁膜を含む半導体素子を形成する半導体装置の製造方法において、前記ゲート絶縁膜の形成工程は、
シリコン基板上に、シリコン、酸素及び窒素を含有するベース絶縁膜を形成する工程と、
前記ベース絶縁膜を酸素を含む雰囲気にさらす酸化工程と、
この酸化工程の後に前記ベース絶縁膜を活性窒素を用いて窒化する窒化工程と、
を有することを特徴とする半導体装置の製造方法。
In the method of manufacturing a semiconductor device for forming a semiconductor element including a gate insulating film on a silicon substrate, the step of forming the gate insulating film includes:
Forming a base insulating film containing silicon, oxygen and nitrogen on a silicon substrate;
An oxidation step of exposing the base insulating film to an atmosphere containing oxygen;
A nitriding step of nitriding the base insulating film with active nitrogen after the oxidation step;
A method for manufacturing a semiconductor device, comprising:
前記ゲート絶縁膜は、シリコン酸化膜換算膜厚が1.5nm以下、物理膜厚が1.5nm以上である
ことを特徴とする請求項1記載の半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the gate insulating film has a silicon oxide equivalent film thickness of 1.5 nm or less and a physical film thickness of 1.5 nm or more.
前記ベース絶縁膜は、前記シリコン基板の熱的な酸窒化で形成する
ことを特徴とする請求項1の半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the base insulating film is formed by thermal oxynitridation of the silicon substrate.
前記ベース絶縁膜は、前記シリコン基板上への物理的もしくは化学的堆積法で形成する
ことを特徴とする請求項1の半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the base insulating film is formed by physical or chemical deposition on the silicon substrate.
前記ベース絶縁膜は、前記シリコン基板の熱的な酸化もしくは酸窒化により形成した酸化膜又は酸窒化膜と、この上に物理的もしくは化学的膜堆積法により形成した酸窒化膜又は窒化膜との積層膜である
ことを特徴とする請求項1の半導体装置の製造方法。
The base insulating film includes an oxide film or oxynitride film formed by thermal oxidation or oxynitridation of the silicon substrate, and an oxynitride film or nitride film formed thereon by a physical or chemical film deposition method. 2. The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor device is a laminated film.
形成されたゲート絶縁膜に対して、電荷の授受を行うことが可能な反応性ガス下でポストアニールを行う工程を有する
ことを特徴とする請求項1記載の半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, further comprising a step of performing post-annealing on the formed gate insulating film in a reactive gas capable of transferring and receiving charges.
JP2001264518A 2001-08-31 2001-08-31 Manufacturing method of semiconductor device Expired - Fee Related JP3619795B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001264518A JP3619795B2 (en) 2001-08-31 2001-08-31 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001264518A JP3619795B2 (en) 2001-08-31 2001-08-31 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2003078132A JP2003078132A (en) 2003-03-14
JP3619795B2 true JP3619795B2 (en) 2005-02-16

Family

ID=19091103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001264518A Expired - Fee Related JP3619795B2 (en) 2001-08-31 2001-08-31 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP3619795B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7429540B2 (en) * 2003-03-07 2008-09-30 Applied Materials, Inc. Silicon oxynitride gate dielectric formation using multiple annealing steps
KR100956466B1 (en) * 2004-03-03 2010-05-07 도쿄엘렉트론가부시키가이샤 Plasma processing method and computer storing medium
WO2007139141A1 (en) * 2006-05-31 2007-12-06 Tokyo Electron Limited Method for forming insulating film and method for manufacturing semiconductor device
KR101188574B1 (en) * 2006-12-28 2012-10-05 도쿄엘렉트론가부시키가이샤 Method for forming insulating film and method for manufacturing semiconductor device
JP5573772B2 (en) * 2010-06-22 2014-08-20 東京エレクトロン株式会社 Film forming method and film forming apparatus
JP2013214655A (en) * 2012-04-03 2013-10-17 Nippon Telegr & Teleph Corp <Ntt> Optical semiconductor element

Also Published As

Publication number Publication date
JP2003078132A (en) 2003-03-14

Similar Documents

Publication Publication Date Title
US6033998A (en) Method of forming variable thickness gate dielectrics
JP3981426B2 (en) Method for forming gate insulating film
JP4334225B2 (en) Manufacturing method of electronic device material
JP4485754B2 (en) Manufacturing method of semiconductor device
US6953727B2 (en) Manufacture method of semiconductor device with gate insulating films of different thickness
JP2005210123A (en) Selective nitriding of gate oxide film
KR100839359B1 (en) Method for manufacturing pmos transistor and method for manufacturing cmos transistor
JP3399413B2 (en) Oxynitride film and method for forming the same
JP4456276B2 (en) Process for forming a SiON / TEOS interlayer dielectric with post-treatment of a CVD silicon nitride oxide layer
JP3619795B2 (en) Manufacturing method of semiconductor device
US7160818B2 (en) Semiconductor device and method for fabricating same
JP3474843B2 (en) Semiconductor device and manufacturing method thereof
JP2004193414A (en) Nonvolatile semiconductor memory and its manufacturing method
JP3681525B2 (en) Manufacturing method of semiconductor device
US7358198B2 (en) Semiconductor device and method for fabricating same
JP2914282B2 (en) Method for manufacturing semiconductor device
JP2004207560A (en) Semiconductor device and its manufacturing method
JP2001284582A (en) Method of manufacturing semiconductor transistor
JP2005032908A (en) Method for forming thin film
US20020197784A1 (en) Method for forming a gate dielectric layer by a single wafer process
JP5141321B2 (en) Manufacturing method of semiconductor device
US20020177327A1 (en) Method for forming a gate dielectric layer by a single wafer process
KR100486825B1 (en) Method of manufacturing a semiconductor device
KR0171936B1 (en) Method of manufacturing transistor in semiconductor device
JP2004006455A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041115

R151 Written notification of patent or utility model registration

Ref document number: 3619795

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071119

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees