JPH1012590A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH1012590A
JPH1012590A JP16704996A JP16704996A JPH1012590A JP H1012590 A JPH1012590 A JP H1012590A JP 16704996 A JP16704996 A JP 16704996A JP 16704996 A JP16704996 A JP 16704996A JP H1012590 A JPH1012590 A JP H1012590A
Authority
JP
Japan
Prior art keywords
treatment
photoresist film
amine acid
semiconductor device
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16704996A
Other languages
English (en)
Other versions
JP2923908B2 (ja
Inventor
Atsushi Yamamori
篤 山森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16704996A priority Critical patent/JP2923908B2/ja
Publication of JPH1012590A publication Critical patent/JPH1012590A/ja
Application granted granted Critical
Publication of JP2923908B2 publication Critical patent/JP2923908B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 ウェットエッチング後に、アミン酸系剥離液
にてレジスト剥離を行ってもシリコン基板を腐食しない
で済むようにする。 【構成】 シリコン基板1上にシリコン酸化膜2を形成
し、その上にフォトレジスト膜3を形成する〔(a)
図〕。ウェットエッチングを行ってシリコン酸化膜2を
パターニングする。純水を用いてリンスを行った後、ス
ピンドライヤを用いて乾燥する〔(b)図〕。熱処理等
により基板表裏面に付着している残留水分を除去する
〔(c)図〕。モノエタノールアミンを主成分とするア
ミン酸系剥離液にて処理を行ってフォトレジスト膜3を
剥離除去する〔(d)図〕。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、アミン酸系の剥離液を用いてシリコ
ン基板を処理する工程を有する半導体装置の製造方法に
関する。
【0002】
【従来の技術】半導体装置の製造工程においては、フォ
トレジスト膜をマスクとしたエッチング工程やイオン注
入工程が繰り返し行われ、これらの工程の終了後不要と
なったフォトレジスト膜は半導体基板上から除去され
る。フォトレジストの除去には酸素プラズマを用いるこ
とが一般的であったが、半導体集積回路の微細化、高密
度化が進むに連れてモノエタノールアミン(C27
O)を主成分とするアミン酸系等の剥離液が採用される
ことが多くなってきている。
【0003】半導体装置の高集積化により、配線の微細
化および多層化が進み、そのため層間絶縁膜に設けたス
ルーホールも微細化されてきている。そして、スルーホ
ールの径は小さくなってもその深さは殆ど変化しないた
め、アスペクト比は増大し続けている。而して、従来よ
りスルーホールの開口にはドライエッチング技術が採用
されており、このドライエッチング時にはスルーホール
開口部に反応生成物が付着する。この反応生成物がスル
ーホール内壁に被着した状態では、微細化されたスルー
ホールにおいては、スパッタリング法によるアルミニウ
ム合金の被着性が悪くなり、スルーホール内での断線を
招き信頼性を悪化させる。
【0004】そこで、スルーホール内部に付着している
反応生成物を効率よく除去する方法としてモノエタノー
ルアミン(C27 NO)を主成分とするアミン酸系処
理液により除去する方法が用いられるようになってきて
いる。このアミン酸系処理液は、フォトレジストを剥離
する機能をも有しているため、この液で処理することに
より、前述した反応生成物の除去とフォトレジストの除
去とを同時に行うことができる。反応生成物の付着が問
題とならないエッチングや反応生成物が発生しないエッ
チングでは、レジスト剥離に必ずしもアミン酸系剥離液
を使う必要はないが、処理液管理上の問題から他のエッ
チング工程後のレジスト剥離においてもこの剥離液が用
いられている。
【0005】図3(a)〜(c)は、フォトレジスト膜
の剥離工程を含む従来の半導体装置の製造方法を示す工
程順の断面図である。まず、図3(a)に示すように、
シリコン基板1上にシリコン酸化膜2を形成し、その上
にフォトリソグラフィ法により所定のパターンのフォト
レジスト膜3を形成する。次に、図3(b)に示すよう
に、フォトレジスト膜3をマスクとして、シリコンに対
する選択性の高いウェットエッチング液、例えばフッ化
水素とフッ化アンモンの混合溶液を用いてシリコン酸化
膜をエッチングする。次いで、純水にて洗浄し、遠心脱
水法等により乾燥する。次に、図3(c)に示すよう
に、エッチングの際にマスクとして用いたフォトレジス
ト3をモノエタノールアミンを主成分とするアミン酸系
剥離液を用いて除去する。
【0006】
【発明が解決しようとする課題】上述した従来の製造方
法により製作した半導体装置では、他の方法によりフォ
トレジストを剥離した場合に比較して暗電流が大きくな
ることが判明した。これにより増加する暗電流は、従来
の半導体装置ではそれほど問題とはならないが、微細化
されかつ高性能化された半導体装置では問題となる。こ
の暗電流の発生原因について追究した結果、剥離液が乾
燥処理により除去しきれなかった水分と反応してアルカ
リ溶液となりこれが露出しているシリコン基板表面をエ
ッチングするためであるとする結論に至った。従来は、
エッチング処理、洗浄処理の終了後、スピンドライヤに
より乾燥を行っていたので、乾燥は十分と考えられてい
たが、実際には除去しきれずに残る水分がありさらに遠
心脱水の際に再付着する水滴があるため、乾燥処理を行
った後にもウェハ1の表裏面には、図3(b)に示され
るように、残留水分4が残る。これが剥離液であるモノ
エタノールアニンと次のように反応して、アルカリ性溶
液となる。 C27 NO+2H2 O→C25 OH+NH4 + +O
- +1/2O2 そのため、露出しているシリコンがエッチングされ、図
3(c)に示されるように、ウェハの表裏面に凹凸が形
成される。そのため、暗電流が増加しまた信頼性の低下
を招く。さらにウェハ裏面がエッチングされることによ
り、ゲッタリング効果が低下する。図4は、ウェハのア
ミン系剥離液への浸漬時間と基板表面の凹凸発生率との
関係を示すグラフである。従来法によれば、浸漬時間5
分経過後にはほぼ全数に凹凸が発生する。したがって、
本発明の解決すべき課題は、アミン酸系の剥離液で処理
を行ってもウェハ表裏面がエッチングされることのない
ようにして、暗電流が低く信頼性の高い半導体装置を提
供しうるようにすることである。
【0007】
【課題を解決するための手段】上記課題は、ウェット処
理に続く乾燥処理後に、水分除去処理を行い、その後に
アミン酸系剥離液にて処理を行なうようにすることによ
り解決することができる。
【0008】
【発明の実施の形態】本発明による半導体装置の製造方
法は、(1)半導体基板に対し水を含む液にて処理を行
う工程と、(2)乾燥処理を行う工程と、(3)前記乾
燥処理により除去しきれなかった水分を除去する工程
と、(4)アミン酸系剥離液にて処理を行う工程と、を
含むことを特徴としている。
【0009】より詳しくは、前記第(1)の工程が、フ
ォトレジスト膜をマスクとしてウェットエッチングを行
うサブ工程と、これに続く純水によりリンス処理を行う
サブ工程と、を有しており、前記第(4)の工程におい
てフォトレジスト膜を剥離することを特徴としている。
そして、好ましくは、前記第(3)の工程が、熱処理ま
たは酸素プラズマ処理により行われる。
【0010】[作用]この発明の半導体装置の製造方法
においては、ウェハ上に形成された酸化膜などにウェッ
トエッチング処理を施してパターンニングした後、ウェ
ットエッチング処理液を純水によりリンスし、ウェハ乾
燥を行い、さらにこの乾燥処理の際に除去しきれずにシ
リコンウェハの表面および裏面に残留、付着している水
分を熱処理などにより除去する。これにより、次のアミ
ン酸系剥離液による処理工程においてこの剥離液と水と
が反応してアルカリ性を呈することを防止することがで
き、シリコン基板の腐食を防止することができる。
【0011】
【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。 [第1の実施例]図1(a)〜(c)は、本発明の第1
の実施例を説明するための主要工程におけるウェハの断
面図である。まず、図1(a)に示すように、シリコン
基板1に900℃のウェット熱酸化を行い、1000Å
の膜厚のシリコン酸化膜2を形成する。その後、ポジ型
のフォトレジストをスピン塗布し、露光・現像を行って
所定のパターンのフォトレジスト膜3を形成する。次
に、図1(b)に示すように、フォトレジスト膜3をマ
スクとしてシリコン酸化膜2を、シリコンに対する選択
性の高いバッファードフッ酸(BHF)でエッチングす
る。続いて、純水によりリンスし、スピンドライヤ(遠
心脱水機)を用いて乾燥処理を行う。そのとき、シリコ
ン基板1の表面および裏面には遠心脱水装置では十分に
除去しきれない水分もしくは遠心脱水装置内で再付着し
た水分がシリコン基板1の表面および裏面に残留水分4
として残っている。
【0012】次に、図1(c)に示すように、熱処理に
よりシリコン基板1の表面および裏面の残留水分4を除
去する。熱処理は、大気中で100℃〜130℃の温度
で15分〜30分間行う。これにより、フォトレジスト
に溶出および変形などの影響を与えることなく、かつ完
全に水分を除去することができる。次に、図1(c)に
示すように、モノエタノールアミンを主成分とする剥離
液による処理を行って、マスクとして用いたフォトレジ
スト膜3を除去する。このとき、シリコン基板1の表面
および裏面に水分が残留していないため、シリコン基板
が腐食されることはない。図4に、本実施例でのアミン
酸系剥離液へのシリコン基板の浸漬時間と凹凸の発生率
との関係を示す。
【0013】[第2の実施例]上記実施例では、熱処理
を大気中にて行っていたが、本実施例においては、窒素
ガスを吹き付けつつ熱処理を行う。すなわち、図1
(a)、(b)の処理を行った後、図1(c)に示す工
程において、100℃〜130℃の温度で3分〜10分
窒素ガスを吹き付ける。本実施例によれば、第1の実施
例と同様の効果が期待できるほか、熱処理時間を短縮す
ることができるとともに窒素ガスによりウェハ表面のパ
ーティクルを同時に除去することができる。
【0014】[第3の実施例]図2(a)〜(c)は、
本発明の第3の実施例を説明するための工程順の断面図
である。本実施例においても、図1(b)に示す工程ま
では、第1の実施例と同様の工程を経る。図1(b)の
工程の終了した状態を図2(a)に示す。次に、図2
(b)に示すように、シリコン基板1の表面および裏面
に対し、酸素ガスのみを使用した低パワーのプラズマ処
理を行うことで、シリコンウェハに電気的ダメージを与
えることなく残留水分4を除去する。この酸素プラズマ
を用いた処理により、フォトレジストの一部はアッシン
グ除去される。次に、図2(c)に示すように、モノエ
タノールアミンを主成分とするアミン酸系剥離液を用い
てフォトレジスト膜3を除去する。本実施例によれば、
アミン酸系剥離液を用いた処理の時間を短縮することが
可能になる。
【0015】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法は,、ウェット処理に引き続く乾燥処理の
後、水分除去処理を行い、その後にアミン酸系の処理液
にて処理を行うものであるので、本発明によれば、アミ
ン酸系剥離液が水と反応してアルカリ溶液となることを
防止することができる。したがって、本発明によれば、
図4に示すように、アミン酸系剥離液への浸漬処理時間
に影響されずに、シリコン基板の腐食を抑制することが
可能となり、暗電流を低減して信頼性を向上させること
ができるとともにゲッタリングの効果を減殺しないよう
にすることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例を説明するための工程順
の断面図。
【図2】本発明の第3の実施例を説明するための工程順
の断面図。
【図3】従来例を説明するための工程順の断面図。
【図4】本発明の効果および従来例の問題点を説明する
ためのグラフ。
【符号の説明】
1 シリコン基板 2 シリコン酸化膜 3 フォトレジスト膜 4 残留水分

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 (1)半導体基板に対し水を含む液にて
    処理を行う工程と、 (2)乾燥処理を行う工程と、 (3)前記乾燥処理により除去しきれなかった水分を除
    去する工程と、 (4)アミン酸系処理液にて処理を行う工程と、を含む
    ことを特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記第(1)の工程が、フォトレジスト
    膜をマスクとしてウェットエッチングを行うサブ工程
    と、これに続く純水によりリンス処理を行うサブ工程
    と、を有しており、前記第(4)の工程においてフォト
    レジスト膜を剥離することを特徴とする請求項1記載の
    半導体装置の製造方法。
  3. 【請求項3】 前記第(2)の工程が、遠心脱水処理を
    行う工程であることを特徴とする請求項1記載の半導体
    装置の製造方法。
  4. 【請求項4】 前記第(3)の工程が、熱処理または酸
    素プラズマ処理により行われることを特徴とする請求項
    1記載の半導体装置の製造方法。
  5. 【請求項5】 前記熱処理が不活性ガスの吹き付けとと
    もに行われることを特徴とする請求項4記載の半導体装
    置の製造方法。
JP16704996A 1996-06-27 1996-06-27 半導体装置の製造方法 Expired - Lifetime JP2923908B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16704996A JP2923908B2 (ja) 1996-06-27 1996-06-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16704996A JP2923908B2 (ja) 1996-06-27 1996-06-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH1012590A true JPH1012590A (ja) 1998-01-16
JP2923908B2 JP2923908B2 (ja) 1999-07-26

Family

ID=15842455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16704996A Expired - Lifetime JP2923908B2 (ja) 1996-06-27 1996-06-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2923908B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177388A (ja) * 2007-01-19 2008-07-31 Seiko Epson Corp 半導体装置の製造方法
US8663488B2 (en) 2003-09-18 2014-03-04 Gold Charm Limited Apparatus for processing substrate and method of doing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8663488B2 (en) 2003-09-18 2014-03-04 Gold Charm Limited Apparatus for processing substrate and method of doing the same
JP2008177388A (ja) * 2007-01-19 2008-07-31 Seiko Epson Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2923908B2 (ja) 1999-07-26

Similar Documents

Publication Publication Date Title
KR100235937B1 (ko) 반도체소자 제조공정의 비아 콘택형성방법
US7410909B2 (en) Method of removing ion implanted photoresist
US5744402A (en) Method of manufacturing semiconductor devices
JPH06168921A (ja) 半導体装置及び半導体装置の製造方法
JP2923908B2 (ja) 半導体装置の製造方法
US6887793B2 (en) Method for plasma etching a wafer after backside grinding
JP2001102369A (ja) レジスト除去方法
CN112863999B (zh) 刻蚀方法
US20050034744A1 (en) Rinse solution and methods for forming and cleaning a semiconductor device
KR100255665B1 (ko) 단일 반도체 기판에 상이한 두께의 게이트 산화막 구조를 갖는 반도체 장치의 제조방법
JPH11176791A (ja) 半導体装置の製造方法及び半導体装置の製造装置
US6652666B2 (en) Wet dip method for photoresist and polymer stripping without buffer treatment step
US6423646B1 (en) Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface
JPH11204491A (ja) ドライエッチング残留物除去方法
JPH05102108A (ja) 半導体素子の製造方法
JPH09298188A (ja) 半導体装置の製造方法
JPH08144075A (ja) メタル上の異物の除去方法およびその装置
JP2006319151A (ja) エッチング残渣除去方法及びそれを用いた半導体装置の製造方法
JP3701193B2 (ja) 半導体装置の製造方法
JPS6222263B2 (ja)
JPH09270420A (ja) 半導体装置の製造方法
JPH06168917A (ja) レジスト除去方法
KR100205096B1 (ko) 반도체 소자의 감광막 제거방법
KR20020094092A (ko) 레지스트 코팅을 이용한 잔류물 제거 방법
JP2002246366A (ja) コンタクトホールエッチングの後洗浄法