JPH10123203A - Ic test system - Google Patents
Ic test systemInfo
- Publication number
- JPH10123203A JPH10123203A JP8278228A JP27822896A JPH10123203A JP H10123203 A JPH10123203 A JP H10123203A JP 8278228 A JP8278228 A JP 8278228A JP 27822896 A JP27822896 A JP 27822896A JP H10123203 A JPH10123203 A JP H10123203A
- Authority
- JP
- Japan
- Prior art keywords
- socket
- board
- pin
- test
- dut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、被測定デバイス
(DUT:device under test)をソケットに入れた状
態でソケット・ボード上に実装してその品質を検査する
ICテストシステムに関する。[0001] 1. Field of the Invention [0002] The present invention relates to an IC test system for mounting a device under test (DUT) on a socket board in a state where the device under test (DUT) is inserted into a socket and inspecting the quality thereof.
【0002】[0002]
【従来の技術】この種のICテストシステムは、DUT
を測定するための電気回路が組み込まれたソケット・ボ
ードと、該ボードとインターフェースを介して接続さ
れ、DUTをテストするICテスタとから構成されてい
る。2. Description of the Related Art An IC test system of this kind includes a DUT.
And an IC tester connected to the board via an interface to test the DUT.
【0003】ソケット・ボードはDUTの品種ごとに設
計/配線されたもので、DUTの種類に応じてその都度
取り替えられる。ICテスタは、テストシステムを構成
する複数のユニット(専用プログラムがダウン・ロード
されることによりテストを実行するオペレータズ・ター
ミナル等)とシステム全体を制御する制御部とからな
る。制御部は、DUTの種類毎にそれに適したテストプ
ログラムを備えており、ボードに実装されたDUTに関
するプログラムを所定のユニットにダウン・ロードして
テストを実行させる。[0003] Socket boards are designed and wired for each type of DUT, and are replaced each time according to the type of DUT. The IC tester includes a plurality of units (such as an operator's terminal for executing a test by downloading a dedicated program) constituting a test system and a control unit for controlling the entire system. The control unit includes a test program suitable for each type of DUT, and downloads a program relating to the DUT mounted on the board to a predetermined unit to execute a test.
【0004】上記ICテストシステムでは、検査したい
DUTの品種に対応するソケット・ボードを用意し、そ
のボード上にDUTを実装して品質検査を行う。ソケッ
ト・ボードのソケット・ピン(物理ピン)の位置(番
号)はボード毎に異なるため、試験を行う際は、用意さ
れたソケット・ボードの物理ピンと、実行されるテスト
プログラムの中に使用されている、ボードの物理ピンを
示す論理ピンとの対応をとることが必要となる。通常
は、各ソケット・ボード毎に物理ピンと論理ピンとの対
応をとったプログラムをユーザが作成しなければならな
い。このプログラムはテストプログラムとは別に作成さ
れており、デバイスを検査する際にロードされていた。In the above IC test system, a socket board corresponding to the type of DUT to be inspected is prepared, and the DUT is mounted on the board to perform quality inspection. Since the position (number) of the socket pin (physical pin) of the socket board is different for each board, when performing the test, the physical pin of the prepared socket board is used in the test program to be executed. It is necessary to correspond to a logical pin indicating a physical pin of the board. Normally, a user must create a program in which physical pins and logical pins are associated with each socket board. This program was created separately from the test program and was loaded when testing the device.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、上述し
た従来のICテストシステムにおいては、使用者が用意
されたソケット・ボードの物理ピンと実行されるテスト
プログラム中の論理ピンとの対応をとるためのプログラ
ムを、各テストプログラム毎にロードさせる必要がある
ため、誤ったプログラムをロードして、DUTやソケッ
ト・ボード上の電気回路を破損する恐れがある。However, in the above-described conventional IC test system, a user has to prepare a program for associating physical pins of a prepared socket board with logical pins in a test program to be executed. Since it is necessary to load each test program, an erroneous program may be loaded and electric circuits on the DUT and the socket board may be damaged.
【0006】また、使用者が各テストプログラム毎にピ
ン情報を記述したプログラムをロードすることは、検査
作業の効率化を妨げる1つの要因にもなっている。[0006] In addition, the fact that the user loads a program in which pin information is described for each test program is one factor that hinders the efficiency of inspection work.
【0007】本発明の目的は、上記問題を解決するため
に、用意されたソケット・ボードの物理ピンと実行され
るテストプログラム中の論理ピンとの対応を自動的にと
ることができるICテストシステムを提供することにあ
る。An object of the present invention is to provide an IC test system capable of automatically associating physical pins of a prepared socket board with logical pins in a test program to be executed in order to solve the above problem. Is to do.
【0008】[0008]
【課題を解決するための手段】上記目的を達成するた
め、本発明のICテストシステムは、被測定デバイスが
実装されるソケット・ボードと、前記ソケット・ボード
と接続され、予め備えられたテストプログラムを実行し
てボードに実装される被測定デバイスの品質検査を行う
ICテスタとから構成され、前記ソケット・ボードは被
測定デバイスの品種に応じて設計/配線がなされてお
り、被測定デバイスの種類に応じてソケット・ボードの
取り替えが行われるICテストシステムにおいて、前記
各種ソケット・ボードのそれぞれには、ソケットの物理
ピンと前記テストプログラム中で使用されている論理ピ
ンとの対応をとるためのピン設定情報を格納した情報メ
モリが設けられ、前記ICテスタは、接続されたソケッ
ト・ボードの情報メモリからピン設定情報を読み出し、
その情報を基に物理ピンとテストプログラム中の論理ピ
ンとの対応をとることを特徴とする。In order to achieve the above object, an IC test system according to the present invention comprises a socket board on which a device to be measured is mounted, and a test program connected to the socket board and provided in advance. The socket board is designed / wired according to the type of the device under test, and is configured with an IC tester for performing a quality inspection of the device under test mounted on the board. In an IC test system in which a socket board is replaced according to the following, each of the various socket boards has pin setting information for associating a physical pin of the socket with a logical pin used in the test program. Is provided, and the IC tester is provided with an information memo of the connected socket board. Read the pin configuration information from,
It is characterized in that a correspondence between a physical pin and a logical pin in a test program is obtained based on the information.
【0009】上記の場合、前記情報メモリをROMによ
り構成してもよい。In the above case, the information memory may be constituted by a ROM.
【0010】上記の通りの本発明によれば、各種ソケッ
ト・ボードのそれぞれには、ソケット・ボードの物理ピ
ンとテストプログラム中の論理ピンとの対応を示すピン
設定情報を格納した情報メモリが設けられており、IC
テスタによって、接続されたソケット・ボードの情報メ
モリからピン設定情報が読み出され、その読み出された
ピン設定情報を基に物理ピンとテストプログラム中の論
理ピンとの対応が自動的にとられる。したがって、使用
者が誤ったプログラムをロードすることを防止でき、作
業の煩雑さの軽減を実現する。According to the present invention as described above, each of the various socket boards is provided with an information memory storing pin setting information indicating the correspondence between the physical pins of the socket board and the logical pins in the test program. Yes, IC
The tester reads the pin setting information from the information memory of the connected socket board, and automatically associates the physical pins with the logical pins in the test program based on the read pin setting information. Therefore, it is possible to prevent a user from loading an erroneous program, and to reduce complexity of work.
【0011】[0011]
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。Next, embodiments of the present invention will be described with reference to the drawings.
【0012】図1は、本発明のICテストシステムの一
実施形態を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of an IC test system according to the present invention.
【0013】このICテストシステムは、DUT1を測
定するための電気回路が組み込まれ、DUT1をソケッ
トに入れた状態で実装するソケット・ボード2と、該ボ
ード2とインターフェースを介して接続され、予め格納
されているテストプログラムを実行してDUT1をテス
トするICテスタ3とから構成されている。In this IC test system, an electric circuit for measuring the DUT 1 is incorporated, and a socket board 2 for mounting the DUT 1 in a socket is connected to the board 2 via an interface and stored in advance. And an IC tester 3 for executing the test program and testing the DUT 1.
【0014】ソケット・ボード2は、DUTの品種ごと
に設計/配線されたもので、DUTの種類に応じてその
都度取り替えられる。各種ソケット・ボード2には、ボ
ードのソケット・ピン(物理ピン)とテストプログラム
中の論理ピンとの対応を示すピン設定情報を格納した情
報メモリ4が設けられている。この情報メモリ4は、R
OMなどの記憶媒体により構成することができる。The socket board 2 is designed and wired for each type of DUT, and is replaced each time according to the type of DUT. The various socket boards 2 are provided with an information memory 4 which stores pin setting information indicating correspondence between socket pins (physical pins) of the board and logical pins in the test program. This information memory 4 stores R
It can be configured by a storage medium such as OM.
【0015】ICテスタ3は、テストシステムを構成す
る複数のユニット(専用プログラムがダウン・ロードさ
れることによりテストを実行するオペレータズ・ターミ
ナル等)32とシステム全体を制御する制御部31とか
らなる。制御部31は、各種試験に関するテストプログ
ラムを備えており、プログラムを所定のユニットにダウ
ン・ロードしてテストを実行させる。制御部31は、こ
の他、インタフェースを介してソケット・ボード2上に
設けられた情報メモリ4にアクセスして、情報メモリ4
からピン設定情報を読み出し、その情報を基に物理ピン
とテストプログラム中の論理ピンとの対応をとる。The IC tester 3 comprises a plurality of units (such as an operator's terminal for executing a test by downloading a dedicated program) constituting a test system 32 and a control unit 31 for controlling the entire system. The control unit 31 includes a test program for various tests, downloads the program to a predetermined unit, and executes the test. The control unit 31 also accesses the information memory 4 provided on the socket board 2 via the interface, and
Then, the pin setting information is read from the CPU, and the correspondence between the physical pin and the logical pin in the test program is determined based on the information.
【0016】上記構成のICテストシステムでは、以下
のようにしてDUTの検査が行われる。In the IC test system having the above configuration, the DUT is inspected as follows.
【0017】まず、検査したいDUTの種類に対応する
ソケット・ボード2を用意し、ICテスタ3と接続す
る。ソケット・ボード2がICテスタ3と接続される
と、制御部31がインタフェースを介してソケット・ボ
ード2の情報メモリ4にアクセスし、接続されたボード
に関するピン設定情報を読み出す。ピン設定情報を読み
出すと、制御部31はその読み出したピン設定情報を基
に物理ピンとテストプログラム中の論理ピンとの対応を
とり、その後プログラムを所定のユニット32にダウン
・ロードしてDUTテストを実行させる。First, a socket board 2 corresponding to the type of DUT to be inspected is prepared and connected to the IC tester 3. When the socket board 2 is connected to the IC tester 3, the control unit 31 accesses the information memory 4 of the socket board 2 via the interface and reads out the pin setting information on the connected board. When the pin setting information is read, the control unit 31 associates the physical pins with the logical pins in the test program based on the read pin setting information, and then downloads the program to a predetermined unit 32 to execute the DUT test. Let it.
【0018】続いて、他の種類のDUTを検査する場合
には、ソケット・ボード2をその検査したいDUTの種
類に対応するボードに交換し、ICテスタ3と接続す
る。ソケット・ボード2がICテスタ3と接続される
と、上記動作と同様に、制御部31がインタフェースを
介してソケット・ボード2の情報メモリ4にアクセス
し、接続されたボードに関するピン設定情報を読み出
す。そして、読み出したピン設定情報を基に物理ピンと
テストプログラム中の論理ピンとの対応をとり、プログ
ラムを所定のユニット32にダウン・ロードしてDUT
テストを実行させる。Subsequently, when testing another type of DUT, the socket board 2 is replaced with a board corresponding to the type of DUT to be tested, and connected to the IC tester 3. When the socket board 2 is connected to the IC tester 3, the control unit 31 accesses the information memory 4 of the socket board 2 via the interface and reads out pin setting information relating to the connected board, as in the above operation. . Then, based on the read pin setting information, the correspondence between the physical pins and the logical pins in the test program is determined, the program is downloaded to a predetermined unit 32, and the DUT is loaded.
Run the test.
【0019】[0019]
【発明の効果】以上説明したように構成される本発明に
よれば、ICテスタが、接続されるソケット・ボードの
物理ピンとテストプログラム中の論理ピンとの対応を自
動的にとることができるので、使用者が誤ったプログラ
ムをロードしてDUTやソケット・ボード上の電気回路
を破損してしまうといったことを防止できる。According to the present invention configured as described above, the IC tester can automatically associate the physical pins of the connected socket board with the logical pins in the test program. It is possible to prevent a user from loading an erroneous program and damaging an electric circuit on the DUT or the socket board.
【0020】加えて、使用者がプログラムを再ロードす
る手間が必要ないので、DUTの品質検査を迅速に行う
ことができる。In addition, since the user does not need to reload the program, the quality inspection of the DUT can be performed quickly.
【図1】本発明のICテストシステムの一実施形態を示
すブロック図である。FIG. 1 is a block diagram showing an embodiment of an IC test system according to the present invention.
1 被測定デバイス(DUT) 2 ソケット・ボード 3 ICテスタ 4 情報メモリ 31 制御部 32 ユニット DESCRIPTION OF SYMBOLS 1 Device under test (DUT) 2 Socket board 3 IC tester 4 Information memory 31 Control part 32 unit
Claims (2)
ボードと、前記ソケット・ボードと接続され、予め備え
られたテストプログラムを実行してボードに実装される
被測定デバイスの品質検査を行うICテスタとから構成
され、前記ソケット・ボードは被測定デバイスの品種に
応じて設計/配線がなされており、被測定デバイスの種
類に応じてソケット・ボードの取り替えが行われるIC
テストシステムにおいて、 前記各種ソケット・ボードのそれぞれには、ソケットの
物理ピンと前記テストプログラム中で使用されている論
理ピンとの対応をとるためのピン設定情報を格納した情
報メモリが設けられ、 前記ICテスタは、接続されたソケット・ボードの情報
メモリからピン設定情報を読み出し、そのピン設定情報
を基に物理ピンとテストプログラム中の論理ピンとの対
応をとることを特徴とするICテストシステム。A socket on which a device under test is mounted.
A socket and an IC tester connected to the socket board and executing a test program provided in advance to perform a quality inspection of a device to be measured mounted on the board. ICs that are designed / wired according to the type of product and that replace the socket / board according to the type of device under test
In the test system, each of the various socket boards is provided with an information memory storing pin setting information for associating a physical pin of the socket with a logical pin used in the test program; Is an IC test system which reads pin setting information from an information memory of a connected socket board and makes correspondence between physical pins and logical pins in a test program based on the pin setting information.
おいて、 前記情報メモリがROMにより構成されたICテストシ
ステム。2. The IC test system according to claim 1, wherein said information memory comprises a ROM.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8278228A JPH10123203A (en) | 1996-10-21 | 1996-10-21 | Ic test system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8278228A JPH10123203A (en) | 1996-10-21 | 1996-10-21 | Ic test system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10123203A true JPH10123203A (en) | 1998-05-15 |
Family
ID=17594411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8278228A Withdrawn JPH10123203A (en) | 1996-10-21 | 1996-10-21 | Ic test system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10123203A (en) |
-
1996
- 1996-10-21 JP JP8278228A patent/JPH10123203A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900001466B1 (en) | Semiconductor testing system | |
JP2002267721A (en) | Device and method for testing lsi mixed with ram built in cpu | |
CN110907798A (en) | Test verification board, test device and method for exchange chip of integrated SoC (System on chip) | |
JP4022297B2 (en) | Semiconductor measurement equipment that can dynamically change criteria | |
US7149943B2 (en) | System for flexible embedded Boundary Scan testing | |
JPH10123203A (en) | Ic test system | |
KR20050121376A (en) | Test device for semiconductor device and method of testing semiconductor device by using the test device | |
JP2897660B2 (en) | Control method of test pattern memory for semiconductor integrated circuit inspection equipment | |
JPH09178807A (en) | Automatic handler for ic inspection | |
KR100505661B1 (en) | System for semiconductor test and method for operating the same | |
JP2002286806A (en) | Scan test method for semiconductor device | |
JPS6329277A (en) | Testing device for logic integrated circuit | |
JPH0449590Y2 (en) | ||
JP2920561B2 (en) | Test method for one-chip microcomputer | |
US6603303B1 (en) | Method and apparatus for testing integrated circuit | |
JP2003302444A (en) | Testing device | |
JPH01119772A (en) | Ic tester | |
JP2000088922A (en) | Inspection apparatus for semiconductor integrated- circuit device | |
JP2595263B2 (en) | Automatic test pattern creation method | |
JPH0235382A (en) | Preparing method of inspection program for integrated circuit and inspecting method of integrated circuit | |
JP2002221557A (en) | Burn-in testing device and method | |
JPH08315597A (en) | Ic test equipment | |
JP2669400B2 (en) | Movable probe type tester | |
JP2003329737A (en) | Probe card apparatus | |
JPH11133115A (en) | D/a converter-incorporated integrated circuit and inspection method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040106 |