JPH10116912A - スタンダードセル配置方法 - Google Patents
スタンダードセル配置方法Info
- Publication number
- JPH10116912A JPH10116912A JP8269575A JP26957596A JPH10116912A JP H10116912 A JPH10116912 A JP H10116912A JP 8269575 A JP8269575 A JP 8269575A JP 26957596 A JP26957596 A JP 26957596A JP H10116912 A JPH10116912 A JP H10116912A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- cells
- replaced
- feedthrough
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 本発明は、面積やタイミングを保証しなが
ら、少ない工数で修正箇所のセル交換を行うことを目的
とする。 【解決手段】 本発明におけるスタンダードセル配置方
法は、セルを指定するステップ１００と、指定されたセ
ルの位置を確認するステップ２００と、指定セルと同じ
列にある空き領域を発見するステップ３００と、指定セ
ルの横にあらかじめ空き領域を移動させておくステップ
４００とを備えている。
ら、少ない工数で修正箇所のセル交換を行うことを目的
とする。 【解決手段】 本発明におけるスタンダードセル配置方
法は、セルを指定するステップ１００と、指定されたセ
ルの位置を確認するステップ２００と、指定セルと同じ
列にある空き領域を発見するステップ３００と、指定セ
ルの横にあらかじめ空き領域を移動させておくステップ
４００とを備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、スタンダードセル
を用いた半導体回路のレイアウト方法に関する。
を用いた半導体回路のレイアウト方法に関する。
【０００２】
【従来の技術】スタンダードセルによるレイアウトは設
計品質および設計工数の点で利点が多く、さらに近年論
理合成技術の発達が著しいこともあって以前にも増して
広く行われている。一般的なスタンダードセルライブラ
リでは、それぞれのセル幅が規定長の整数倍となるよう
にレイアウトされている。回路のレイアウトはスタンダ
ードセルを並べて相互に配線することによって行う。セ
ルのドライブ能力を変更する場合は同一論理で駆動能力
の高い別のセルに交換することによって行う。交換の際
にセル幅が小さくなるのであれば問題はないが、セル近
傍には多く場合空き領域が存在せずに並べられているの
で大きいものと交換するには差分だけのスペースを確保
する必要がある。
計品質および設計工数の点で利点が多く、さらに近年論
理合成技術の発達が著しいこともあって以前にも増して
広く行われている。一般的なスタンダードセルライブラ
リでは、それぞれのセル幅が規定長の整数倍となるよう
にレイアウトされている。回路のレイアウトはスタンダ
ードセルを並べて相互に配線することによって行う。セ
ルのドライブ能力を変更する場合は同一論理で駆動能力
の高い別のセルに交換することによって行う。交換の際
にセル幅が小さくなるのであれば問題はないが、セル近
傍には多く場合空き領域が存在せずに並べられているの
で大きいものと交換するには差分だけのスペースを確保
する必要がある。
【０００３】
【発明が解決しようとする課題】従来のレイアウト修正
では、交換したいセルと同じ列上に並んでいる既存のセ
ルを端からずらせていき、交換場所のスペースを作り出
していた。しかし、この方法では修正しないで良い箇所
のセルを移動させることになり、作業中にミスが発生し
たり、移動させたセルに接続されている配線も移動する
ことになって修正後の回路のタイミングに問題が出るこ
とが多い。
では、交換したいセルと同じ列上に並んでいる既存のセ
ルを端からずらせていき、交換場所のスペースを作り出
していた。しかし、この方法では修正しないで良い箇所
のセルを移動させることになり、作業中にミスが発生し
たり、移動させたセルに接続されている配線も移動する
ことになって修正後の回路のタイミングに問題が出るこ
とが多い。
【０００４】本発明は、面積やタイミングを保証しなが
ら、少ない工数で修正箇所のセル交換を行うスタンダー
ドセル配置方法を提供することを目的とする。
ら、少ない工数で修正箇所のセル交換を行うスタンダー
ドセル配置方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】この課題を解決するため
に本発明におけるスタンダードセル配置方法は、指定さ
れたセルを発見するステップと、指定セルと同じ列にあ
る空き領域を発見するステップと、指定セルの横にあら
かじめ空き領域を移動させておくステップとを備えてい
る。
に本発明におけるスタンダードセル配置方法は、指定さ
れたセルを発見するステップと、指定セルと同じ列にあ
る空き領域を発見するステップと、指定セルの横にあら
かじめ空き領域を移動させておくステップとを備えてい
る。
【０００６】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて、タイミングエラー修正を例にとり、図１から図３
を用いて説明する。
いて、タイミングエラー修正を例にとり、図１から図３
を用いて説明する。
【０００７】図１は、本発明におけるスタンダードセル
配置方法の流れ図である。１００、２００、３００、４
００、５００、６００、７００、８００、９００および
１０００は、流れ図における実行ステップである。１１
０、２１０はあらかじめ必要な情報であり、５１０およ
び９１０は実行過程で生成される情報である。
配置方法の流れ図である。１００、２００、３００、４
００、５００、６００、７００、８００、９００および
１０００は、流れ図における実行ステップである。１１
０、２１０はあらかじめ必要な情報であり、５１０およ
び９１０は実行過程で生成される情報である。
【０００８】図１において、論理設計情報１１０はスタ
ンダードセル接続情報と遅延マージンの少ないタイミン
グパスおよびセルの情報を含んでいる。論理設計情報１
１０におけるスタンダードセル接続情報よりレイアウト
設計を行ったものがレイアウト情報２１０である。以上
の情報を用いて、以下のステップを実行する。
ンダードセル接続情報と遅延マージンの少ないタイミン
グパスおよびセルの情報を含んでいる。論理設計情報１
１０におけるスタンダードセル接続情報よりレイアウト
設計を行ったものがレイアウト情報２１０である。以上
の情報を用いて、以下のステップを実行する。
【０００９】まず、セルを指定するステップ１００にお
いて、論理設計情報１１０より遅延マージンの少ない１
つまたは複数のセルのインスタンス名を指定する。
いて、論理設計情報１１０より遅延マージンの少ない１
つまたは複数のセルのインスタンス名を指定する。
【００１０】ここで、レイアウト情報２１０で実現され
ているレイアウト図を図２に示す。図２において、１０
および２０はスタンダードセルを結ぶ配線、３０から９
０はいずれもスタンダードセルである。レイアウトは、
スタンダードセルを列状に並べた複数のセル配置領域
と、それらの領域を結ぶ配線より成る配線領域より構成
される。４０が図１のステップ１００において指定され
たセルＡである時、３０はタイミングパス上でセルＡの
前段に位置するセルＢであり、１０はセルＡをドライブ
する配線、また７０はセルＡの後段に位置するセルＣで
あり２０はセルＡによりドライブされる配線である。ま
た８０および９０はセルＦおよびセルＧでいずれもセル
Ａに隣接しているセルである。ここで、ステップ１００
において指定するセルは論理設計時のタイミングマージ
ンが少ないパスに含まれ、ドライブ能力が低く、かつド
ライブする配線の遅延時間が長いものとする。
ているレイアウト図を図２に示す。図２において、１０
および２０はスタンダードセルを結ぶ配線、３０から９
０はいずれもスタンダードセルである。レイアウトは、
スタンダードセルを列状に並べた複数のセル配置領域
と、それらの領域を結ぶ配線より成る配線領域より構成
される。４０が図１のステップ１００において指定され
たセルＡである時、３０はタイミングパス上でセルＡの
前段に位置するセルＢであり、１０はセルＡをドライブ
する配線、また７０はセルＡの後段に位置するセルＣで
あり２０はセルＡによりドライブされる配線である。ま
た８０および９０はセルＦおよびセルＧでいずれもセル
Ａに隣接しているセルである。ここで、ステップ１００
において指定するセルは論理設計時のタイミングマージ
ンが少ないパスに含まれ、ドライブ能力が低く、かつド
ライブする配線の遅延時間が長いものとする。
【００１１】ステップ１００に続き、セルの位置を確認
するステップ２００において、ステップ１００で指定さ
れたセルＡのレイアウト情報２１０における配置を確認
する。このステップでは、指定したセルのレイアウトに
おける位置、すなわちセルの含まれる列と、セルがその
列において何番目に位置するかを確認する。
するステップ２００において、ステップ１００で指定さ
れたセルＡのレイアウト情報２１０における配置を確認
する。このステップでは、指定したセルのレイアウトに
おける位置、すなわちセルの含まれる列と、セルがその
列において何番目に位置するかを確認する。
【００１２】次に、フィードスルーセルをサーチするス
テップ３００において、トランジスタの存在していない
空き領域として使用するために、ステップ２００で確認
した列上にあるフィードスルーセルをサーチする。フィ
ードスルーセルには配線が通っているものと通っていな
いものとがあるが、ここでは配線が通っていないフィー
ドスルーセルをサーチの対象とする。
テップ３００において、トランジスタの存在していない
空き領域として使用するために、ステップ２００で確認
した列上にあるフィードスルーセルをサーチする。フィ
ードスルーセルには配線が通っているものと通っていな
いものとがあるが、ここでは配線が通っていないフィー
ドスルーセルをサーチの対象とする。
【００１３】図２においては、セルＤおよびセルＥが該
当するフィードスルーセルである。さらに、フィードス
ルーセルを移動するステップ４００において、サーチし
たフィードスルーセルをセルＡの横に移動させる。図３
に、移動させた後のレイアウト図を示す。図２において
離れていたフィードスルーセルＤおよびＥが移動され、
セルＡとＦ、Ｇとの間に配置されている。
当するフィードスルーセルである。さらに、フィードス
ルーセルを移動するステップ４００において、サーチし
たフィードスルーセルをセルＡの横に移動させる。図３
に、移動させた後のレイアウト図を示す。図２において
離れていたフィードスルーセルＤおよびＥが移動され、
セルＡとＦ、Ｇとの間に配置されている。
【００１４】フィードスルーセルの移動が終了した後、
ステップ５００においてスタンダードセル間の配線が行
われ、フィードスルーセルを移動したレイアウトに関す
るレイアウト情報５１０が生成される。
ステップ５００においてスタンダードセル間の配線が行
われ、フィードスルーセルを移動したレイアウトに関す
るレイアウト情報５１０が生成される。
【００１５】ステップ６００において、レイアウト情報
５１０を用いた配線の遅延抽出が行われ、続くステップ
７００においては、抽出された配線遅延によりレイアウ
トのタイミング解析が行われ、発生したエラーパスを解
消するためにドライブ能力を上げるセルが決定される。
この決定の方法の一つとしては、エラーを起こしている
パスに含まれるセルのうちで、そのセルのドライブする
配線の遷移時間が所定の時間より長いものを、ドライブ
能力の高い同一論理のセルに交換し、効果的にパス遅延
を小さくする方法がある。
５１０を用いた配線の遅延抽出が行われ、続くステップ
７００においては、抽出された配線遅延によりレイアウ
トのタイミング解析が行われ、発生したエラーパスを解
消するためにドライブ能力を上げるセルが決定される。
この決定の方法の一つとしては、エラーを起こしている
パスに含まれるセルのうちで、そのセルのドライブする
配線の遷移時間が所定の時間より長いものを、ドライブ
能力の高い同一論理のセルに交換し、効果的にパス遅延
を小さくする方法がある。
【００１６】ステップ８００では交換を行うセルに隣接
するフィードスルーセルが存在するかどうかを調査す
る。ここで、ステップ４００において既にフィードスル
ーセルを移動させている場合にはステップ１０００に進
み、交換対象のセルとフィードスルーセルを合わせてさ
らにドライブ能力の高いセルと交換する。ここで、ドラ
イブ能力の高いセルの面積が増加していても、フィード
スルーセルを合わせて交換することで交換用のスペース
を確保出来、他のセルを移動することなくセル交換を実
行出来る。すなわち、図３においてセルＡ、Ｄ、Ｅを交
換対象とするため、セルＦ、Ｇを移動させる必要はな
い。一方、隣接するフィードスルーセルを持っていない
場合には同列上にあるセルを順番にずらせる必要があ
る。図２において、セルＡを面積の大きな別のセルと交
換する場合、セルＦおよびＧを初め、同列上のセルをず
らせて交換用スペースを確保することになる。
するフィードスルーセルが存在するかどうかを調査す
る。ここで、ステップ４００において既にフィードスル
ーセルを移動させている場合にはステップ１０００に進
み、交換対象のセルとフィードスルーセルを合わせてさ
らにドライブ能力の高いセルと交換する。ここで、ドラ
イブ能力の高いセルの面積が増加していても、フィード
スルーセルを合わせて交換することで交換用のスペース
を確保出来、他のセルを移動することなくセル交換を実
行出来る。すなわち、図３においてセルＡ、Ｄ、Ｅを交
換対象とするため、セルＦ、Ｇを移動させる必要はな
い。一方、隣接するフィードスルーセルを持っていない
場合には同列上にあるセルを順番にずらせる必要があ
る。図２において、セルＡを面積の大きな別のセルと交
換する場合、セルＦおよびＧを初め、同列上のセルをず
らせて交換用スペースを確保することになる。
【００１７】以上のステップでセル交換を実行すること
により、タイミングエラーに対する修正を終えたレイア
ウト情報９１０が生成される。
により、タイミングエラーに対する修正を終えたレイア
ウト情報９１０が生成される。
【００１８】なお、本実施の形態に於いてフィードスル
ーセルを用いて空き領域としたが、これに限定されるも
のではない。
ーセルを用いて空き領域としたが、これに限定されるも
のではない。
【００１９】
【発明の効果】以上のように本発明によれば、セルを指
定するステップと、指定されたセルを発見するステップ
と、指定セルと同じ列にあるフィードスルーセルを発見
するステップと、指定セルの横にあらかじめフィードス
ルーセルを移動させておくステップとを備えることによ
り、面積やタイミングを保証しながら、少ない工数で修
正箇所のセル交換を行うことが可能である。
定するステップと、指定されたセルを発見するステップ
と、指定セルと同じ列にあるフィードスルーセルを発見
するステップと、指定セルの横にあらかじめフィードス
ルーセルを移動させておくステップとを備えることによ
り、面積やタイミングを保証しながら、少ない工数で修
正箇所のセル交換を行うことが可能である。
【図１】本発明の一実施の形態における処理の流れを説
明するフローチャート
明するフローチャート
【図２】同実施の形態におけるフィードスルーセル移動
処理前のレイアウトを説明するレイアウト図
処理前のレイアウトを説明するレイアウト図
【図３】同実施の形態におけるフィードスルーセル移動
処理後のレイアウトを説明するレイアウト図
処理後のレイアウトを説明するレイアウト図
１０，２０ スタンダードセルを接続する配線 ３０〜９０ スタンダードセル １００〜１０００ 処理の実行ステップ １１０ 論理設計情報 ２１０ フィードスルーセル移動処理前のレイアウト情
報 ５１０ フィードスルーセル移動処理後のレイアウト情
報 ９１０ タイミングエラー修正後のレイアウト情報
報 ５１０ フィードスルーセル移動処理後のレイアウト情
報 ９１０ タイミングエラー修正後のレイアウト情報
Claims (4)
- 【請求項１】 セルを指定する第一のステップと、 前記第一のステップにおいて指定されたセルの位置を確
認する第二のステップと、 前記第二のステップにおいて確認されたセルの位置と同
じ列に存在する空き領域を探す第三のステップと、 前記第三のステップにおいて発見した空き領域を前記第
二のステップにおいて確認されたセルの横に移動させる
第四のステップとを具備したスタンダードセル配置方
法。 - 【請求項２】 前記第四のステップに続き、 所定の条件に応じて駆動能力変更のためのセル入れ替え
を決定する第五のステップと、 前記第五のステップにおいて決定されたセルに空き領域
が隣接しているかどうか判断する第六のステップと、 前記第六のステップにおいて、隣接する空き領域が存在
する場合には、前記第一のステップにおいて指定したセ
ルと前記隣接する空き領域とを合わせて交換する第七の
ステップと、 前記第六のステップにおいて、隣接する空き領域が存在
しない場合には、前記第一のステップにおいて指定した
セルのみを交換する第八のステップとを有したことを特
徴とする請求項１記載のスタンダードセル配置方法。 - 【請求項３】 前記第五のステップにおいてセルの入れ
替えを決定する所定の条件は、セル間の配線、遅延抽出
およびタイミング解析の後にエラーパスに含まれている
セルであり、かつそのセルのドライブする配線の遷移時
間が一定時間を超えることである請求項２記載のスタン
ダードセル配置方法。 - 【請求項４】 前記空き領域は、フィードスルーセルで
あることを特徴とする請求項２記載のスタンダードセル
配置方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8269575A JPH10116912A (ja) | 1996-10-11 | 1996-10-11 | スタンダードセル配置方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8269575A JPH10116912A (ja) | 1996-10-11 | 1996-10-11 | スタンダードセル配置方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10116912A true JPH10116912A (ja) | 1998-05-06 |
Family
ID=17474280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8269575A Pending JPH10116912A (ja) | 1996-10-11 | 1996-10-11 | スタンダードセル配置方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10116912A (ja) |
-
1996
- 1996-10-11 JP JP8269575A patent/JPH10116912A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8230381B2 (en) | Method for designing cell layout of semiconductor integrated circuit | |
| US20090138840A1 (en) | Cell, standard cell, standard cell library, a placement method using standard cell, and a semiconductor integrated circuit | |
| US20020074660A1 (en) | Semiconductor device having a multiple layer wiring structure, wiring method, wiring device, and recording medium | |
| US5959905A (en) | Cell-based integrated circuit design repair using gate array repair cells | |
| JPH10116911A (ja) | 半導体集積回路の再レイアウト方法及び半導体集積回路の再レイアウトプログラムを記録した媒体 | |
| JPH09293094A (ja) | レイアウト設計装置 | |
| US20060048088A1 (en) | Computer automated design method, program for executing an application on a computer automated design system, and semiconductor integrated circuit | |
| US20040111689A1 (en) | Scan path timing optimizing apparatus determining connection order of scan path circuits to realize optimum signal timings | |
| US5987743A (en) | Automatic wiring device and its wiring method | |
| JPH10116912A (ja) | スタンダードセル配置方法 | |
| US5657243A (en) | Method and apparatus for automatically arranging circuit elements in data-path circuit | |
| US6567954B1 (en) | Placement and routing method in two dimensions in one plane for semiconductor integrated circuit | |
| JP2570595B2 (ja) | 最適スタンダードセル選択方法 | |
| US20020026625A1 (en) | Method for dividing a terminal in automatic interconnect routing processing, a computer program for implementing same, and an automatic interconnect routing processor using the method | |
| JP2575564B2 (ja) | 自動マクロ最適順序化方法 | |
| CN114492256B (zh) | 集成电路数字后端eco方法、系统及计算机存储介质 | |
| EP0437475A4 (en) | Method and apparatus of producing a workpiece | |
| JP2671759B2 (ja) | 半導体集積回路の自動レイアウト方法 | |
| JP2581401B2 (ja) | 集積回路配線装置及び方法 | |
| JPH09326438A (ja) | 半導体集積回路の最適配置方法 | |
| JP2001167143A (ja) | レイアウト設計方法 | |
| JP3214332B2 (ja) | 半導体集積回路装置のレイアウト方法 | |
| JPH10284612A (ja) | レイアウトセル交換方法 | |
| JP2001024061A (ja) | Ａｓｉｃの設計方法及びプリミティブレイアウト | |
| JP2010186304A (ja) | 半導体レイアウトシステム、方法、及び、プログラム |