JPH1011408A - 分離するユニットの監視制御システム - Google Patents
分離するユニットの監視制御システムInfo
- Publication number
- JPH1011408A JPH1011408A JP8202722A JP20272296A JPH1011408A JP H1011408 A JPH1011408 A JP H1011408A JP 8202722 A JP8202722 A JP 8202722A JP 20272296 A JP20272296 A JP 20272296A JP H1011408 A JPH1011408 A JP H1011408A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- package
- command
- processing
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
ジからの応答を確実にメイン監視制御パッケージへ送信
することができる技術、各スロットの装填及び未装填を
判別する技術を提供することにより処理の迅速化を図る
ことを課題とする。 【解決手段】メイン監視制御パッケージから処理パッケ
ージ宛に送られるコマンドの中から宛先の処理パッケー
ジを判別する宛先判別手段と、複数の被監視制御パッケ
ージのそれぞれに対応する情報格納領域を有し、前記被
監視パッケージからの前記コマンドに対する応答を前記
被監視パッケージに対応する情報格納領域に格納する応
答格納手段と、応答格納手段のうち、前記宛先判別手段
によって判別された宛先の処理パッケージに対応する情
報格納領域に格納されている応答を読み出す情報選択手
段と、前記情報選択手段によって読み出された応答を前
記第1のユニットのメイン監視制御パッケージへ送信す
る応答送信手段とを備える。
Description
する処理パッケージを複数装填したユニットと、これら
処理ユニットの監視制御を行うメイン監視パッケージを
装填したユニットとの監視制御を行うシステムに関す
る。
置として、種々の処理を実行するユニットと、このユニ
ットの監視制御を行うユニットとに分離された装置があ
る。これらのユニットは、ユニット接続ケーブルによっ
て接続される。
スロットを有し、各スロットには、目的に応じた処理を
行うパッケージを実装したプリント基板(以下、処理パ
ッケージと記す)を装填する。各処理パッケージは、例
えば、10Gb/sのデータ送信を行う送信パッケー
ジ、10Gb/sのデータ受信を行う受信パッケージ、
1.2Gb/sのデータ送信を行うパッケージ、あるい
は1.2Gb/sのデータ受信を行うパッケージ等のよ
うに伝送速度毎に分類されたパッケージである。
制御するユニットは、処理パッケージの監視制御を行う
パッケージを実装したプリント基板(以下、メイン監視
制御パッケージ)を装填するスロットを有している。
トは、メイン監視制御パッケージと各処理ユニットとの
間で信号の受け渡しを行うパッケージを実装したユニッ
ト監視制御パッケージを装填するスロットを有してい
る。
シリアルな信号線が接続されている。二本の信号線のう
ちの一方の信号線は、ユニット監視制御パッケージから
処理パッケージへ送信されるコマンドCMDを送信する
ためのコマンド用信号線であり、このコマンド用信号線
に複数の処理パッケージが接続されている。この場合、
ユニット監視制御パッケージからのコマンドCMDは、
コマンド用信号線を経由して全ての処理パッケージに分
配される。また、二本の信号線のうちの他方の信号線
は、処理パッケージからユニット監視制御パッケージへ
送信される応答STを送信するための応答用信号線であ
り、この応答用信号線に複数の処理ユニットが接続され
ている。
ジとの間で送受信されるコマンドCMDと応答STと
は、64ビットのデータ長を有する信号であり、この信
号の先頭の2バイトには、宛先を示すアドレスや命令の
種類を示す制御コード等が格納される。また、上記の信
号の末尾の1バイトには、CRC演算されたCRCチェ
ックコードが格納される。さらに、上記の信号において
制御コードとCRCチェックコードとの間の5バイト
(40ビット)の領域は、コマンドデータや応答データ
を格納するデータフィールドである。
ージ宛のコマンドCMDをユニット間接続ケーブルを介
してユニット監視制御パッケージへ送信するとともに、
各処理パッケージからユニット監視制御パッケージを介
して送信されてくる応答STを受信するCMD/ST送
受信部と、コマンドCMDの生成もしくは応答STの解
析等を行うCPUとを備えている。CPUは、各処理パ
ッケージ宛のコマンドCMDを生成し、生成したコマン
ドCMDをCMD/ST送受信部からユニット監視制御
パッケージへ送信する。また、CPUは、CMD/ST
送受信部によって受信された応答STを解析する。
視制御パッケージからのコマンドCMDを一旦格納した
のち、コマンド用の信号線に出力するコマンド用バッフ
ァと、処理パッケージからの応答STを一旦格納したの
ち、ユニット間接続ケーブル2出力する応答用バッファ
とを備えている。
ッケージからのコマンドCMDを受信してパッケージ内
のデバイスに入力するとともに、パッケージ内のデバイ
スからの応答STを応答用の信号線を介してユニット監
視制御パッケージへ送信するCMD/ST送受信部を備
えている。
ージへコマンドを送信する場合、メイン監視制御パッケ
ージのCPUは、ある処理コマンド宛の命令データを生
成し、この命令データに、宛先の処理パッケージのアド
レス、生成したコマンドCMDの種類を示す制御コー
ド、及び、CRCチェックコードを付加してコマンドC
MDを生成する。生成されたコマンドCMDは、CMD
/ST送受信部からユニット間接続ケーブルを介してユ
ニット監視制御パッケージへ送信される。
バッファは、メイン監視制御パッケージからのコマンド
CMDを一旦格納したのち、コマンド送信用の信号線に
出力する。
ンドCMDは、全ての処理パッケージに分配される。各
処理パッケージのCMD/ST送受信部は、ユニット監
視制御パッケージからのコマンドCMDを受信すると、
コマンドCMDのアドレスを参照して、自分宛のコマン
ドCMDであるか否かを判別する。ここで、CMD/S
T送受信部は、受信したコマンドCMDが自分宛のコマ
ンドCMDであることを判定すると、このコマンドCM
Dをシリアル信号形式からパラレル信号形式に変換し
て、パッケージ内のデバイスに入力する。パッケージ内
のデバイスは、コマンドCMDのデータフィールドに格
納されている命令データを取り出し、命令データに従っ
た処理を実行する。デバイスは、命令データに従った処
理を終了すると、その終了結果等を応答データとして、
応答STを生成する。具体的には、デバイスは、応答デ
ータに、コマンドCMDに付加されていたアドレス及び
制御コードと、新たに生成したCRCチェックコードと
を付加して応答STを生成する。生成された応答ST
は、CMD/ST送受信部によってパラレル信号形式か
らシリアル信号形式へ変換されたのち、ST用の信号線
を介してユニット監視制御パッケージへ送信される。
ケージからの応答STを受信すると、応答用バッファに
一旦格納したのち、ユニット間接続ケーブルへ出力す
る。ユニット間接続ケーブルへ出力された応答STは、
ユニット間接続ケーブルを経てメイン監視制御パッケー
ジへ送信される。
送受信部は、ユニット監視制御パッケージからの応答S
Tを受信すると、受信した応答STをCPUに入力す
る。CPUは、入力された応答STを解析して、コマン
ドCMDの処理結果、または処理パッケージの動作状態
や、処理パッケージの正常性等を判定する。
うなシリアル通信による監視制御を行う際、以下のよう
な不具合を生じる。
CMDが送信されると、このコマンドCMDが全ての処
理パッケージに分配されるため、ある処理パッケージが
誤動作して他の処理パッケージ宛のコマンドCMDに対
する応答STを送信すると、応答用信号線において、コ
マンドCMDの宛先の処理パッケージから送信された応
答STと、誤動作した処理パッケージから送信された応
答STとが衝突し、ユニット監視制御パッケージ及びメ
イン監視制御パッケージに応答STが送信されないとい
う問題がある。
スロット、または電源異常等が発生したために応答動作
ができない処理パッケージ宛にコマンドCMDが送信さ
れた場合は、メイン監視制御パッケージは、コマンドC
MDの宛先の処理パッケージがスロットに装填されてい
ないこと、あるいは、コマンドCMDの宛先の処理パッ
ケージが電源異常を発生していることを判定できずに、
その処理パッケージからの応答に待機する。処理パッケ
ージからの応答に待機しているメイン監視制御パッケー
ジは動作を中断しなければならず、装置全体の性能低下
を招くという問題がある。
メイン監視制御パッケージの負担が大きなり、高速な処
理が困難になるという問題がある。そこで、本発明は、
上記問題点に鑑みてなされたものであり、コマンドの宛
先である処理パッケージからの応答を確実にメイン監視
制御パッケージへ送信することができる技術、各スロッ
トの装填及び未装填を判別する技術、多数の処理パッケ
ージを装填した場合でも処理の遅延を防止する技術を提
供し、メイン監視制御パッケージにかかる負担を軽減す
ると共に、処理の迅速化を図ることを課題とする。
決するために以下のような手段を採用した。すなわち、
複数の処理パッケージを装填する第1のユニットと、前
記第1のユニットに装填された処理パッケージを制御す
るメイン監視制御パッケージを装填した第2のユニット
とを備えた分離するユニットの監視制御システムであっ
て、前記メイン監視制御パッケージから処理パッケージ
宛に送られるコマンドの宛先の処理パッケージを判別す
る宛先判別手段と、前記複数の処理パッケージのそれぞ
れに対応する情報格納領域を有し、前記処理パッケージ
からの前記コマンドに対する応答を前記処理パッケージ
に対応する情報格納領域に格納する応答格納手段と、前
記応答格納手段のうち、前記宛先判別手段によって判別
された宛先の処理パッケージに対応する情報格納領域に
格納されている応答を読み出す情報選択手段と、前記情
報選択手段によって読み出された応答を前記第1のユニ
ットのメイン監視制御パッケージへ送信する応答送信手
段とを備えるユニット監視制御パッケージを前記第1の
ユニットに装填することを特徴とする。
記の構成に加えて、前記第1のユニットに装填されてい
る処理パッケージを判別する装填情報判別手段を備える
ようにしてもよい。この場合、応答送信手段は、宛先判
別手段によって前記コマンドの宛先がユニット監視制御
パッケージであることが判別されたときに、前記装填情
報判別手段によって前記第1のユニットに装填されてい
ると判定された処理パッケージを識別する情報を前記メ
イン監視制御パッケージへ送信するようにしてもよい。
前記第1のユニットに装填されている処理パッケージを
判別する装填情報判別手段をさらに備えるようにしても
よい。この場合、応答送信手段は、前記メイン監視パッ
ケージからのコマンドを処理パッケージに送った時点か
ら所定時間以内に前記処理パッケージからの応答が送ら
れてこないと、前記装填情報判別手段によって第1のユ
ニットに装填されていると判別された処理パッケージを
識別する情報を前記メイン監視制御パッケージへ送信す
るようにしてもよい。
理パッケージ宛のコマンドを作成するコマンド作成手段
と、前記コマンド作成手段によって作成されたコマンド
を前記処理パッケージへ送信するコマンド送信手段と、
前記コマンド送信手段によって送信されたコマンドに対
する前記処理パッケージからの応答を受信する応答受信
手段と、前記応答受信手段によって受信された応答を、
前記処理パッケージを識別する情報と共に格納する情報
格納手段と、前記メイン監視パッケージからのコマンド
を受信したときに、前記情報格納手段を検索して、前記
コマンドの宛先の処理パッケージからの応答を読み出す
応答読出手段とをさらに備えるようにしてもよい。この
場合、応答送信手段は、前記応答読出手段によって読み
出された応答を前記メイン監視パッケージへ送信するよ
うにしてもよい。これにより、ユニット監視制御パッケ
ージが予め処理パッケージに関する情報を収集しておく
ことができ、メイン監視制御パッケージからのコマンド
を受信した際に予め収集しておいた情報を送り返すこと
ができる。すなわち、メイン監視制御パッケージは、処
理パッケージにコマンドを送信して情報の収集を行う必
要がなくなる。
て図面に基づいて説明する。 〈実施の形態1〉図1は、本発明にかかる分離するユニ
ットの監視制御システムを適用する伝送装置の概略構成
である。この伝送装置は、共通スロットからなるユニッ
トAと、n+1個のスロット(1)〜(n+1)からな
るユニットBとを備えている。ユニットAとユニットB
とは、ユニット間接続ケーブルによって接続される。
制御パッケージ1を実装したプリント基板を装填する。
ユニットBのn+1個のスロット(1)〜(n+1)の
うち、最上位のスロット(1)は、ユニット監視パッケ
ージ2を実装したプリント基板を装填する。ユニットB
のn+1個のスロット(1)〜(n+1)のうち、最上
位から2番目のスロット(2)から最下位のスロット
(n+1)までのn個のスロットは、処理パッケージ
(1)〜(n)を実装したプリント基板を装填する。
説明するためのブロック図である。ユニットAは、前述
のように、ユニット間接続ケーブル4によってユニット
Bと接続されている。ユニットAとユニット間接続ケー
ブル4との接続部分には、コネクタ6が設けられてい
る。このコネクタ6のユニットA側の端子には、4本の
信号線L1〜L4とが接続されている。これら4本の信
号線は、コネクタ6において束ねられてユニット間接続
ケーブル4に接続される。ここで、ユニット間接続ケー
ブル4は、4本の信号線から構成されるものとする。そ
して、これら4本の信号線のそれぞれは、上記の信号線
L1〜L4のうちの一本とコネクタ6を介して一対一に
接続される。
号線L1とL3とは、メイン監視制御パッケージ1に実
装されるCMD送信部11と接続されている。上記の4
本の信号線L1〜L4のうちの信号線L2は、メイン監
視制御パッケージ1に実装されるST受信部12と接続
されている。
ちの信号線L4は、メイン監視制御御パッケージ1に実
装されるI/Oレジスタ14に接続されている。そし
て、コネクタ6とI/Oレジスタ14とを接続する信号
線L4の途中には、プルアップ抵抗Rと正電源(5V)
とが接続される。さらに、信号線L4は、ユニット間ケ
ーブル4を介してユニットBのグランドレベルに終端さ
れている。この場合、ユニットAとユニットBがユニッ
ト間接続ケーブル4によって接続されていれば、ユニッ
トBのグランドレベルを示す電気信号(Low信号)が
ユニット間接続ケーブル4及び信号線L4を介してI/
Oレジスタ14に入力される。また、ユニットAとユニ
ットBがユニット間接続ケーブル4によって接続されて
いなければ、信号線L4の途中に設けられた正電源(5
V)からの電気信号(Hi信号)が信号線L4を介して
I/Oレジスタ14に入力される。
部11は、上記の信号線L1、L3と接続されていると
ともに、メイン監視制御パッケージ1に実装されるCP
U10及びクロック13と接続されている。このCMD
送信部11は、クロック13から出力されるクロック信
号CLKを上記の信号線L3に出力するとともに、CP
U10によって生成されるコマンドCMDを上記の信号
線L1に出力する。CMD送信部11から出力されたク
ロック信号CLKとコマンドCMDのそれぞれは、信号
線L3及び信号線L1によってユニット間接続ケーブル
4へ送られ、さらにユニット間接続ケーブル4によって
ユニットBへ送られる。
12は、上記の信号線L2と接続されているとともに、
CPU10と接続されている。このST受信部12は、
ユニットBからユニット間接続ケーブル4及び信号線L
2を介して送られてくる応答STを受信して、受信した
応答STをCPU10に入力する。
スタ14は、上記の信号線L4と接続されているととも
に、CPU10と接続されている。このI/Oレジスタ
14は、信号線L4を介して、ユニットBからのLow
信号もしくは正電源(5V)からのHi信号6を入力す
る。そして、I/Oレジスタ14は、入力した電気信号
(Hi信号、もしくは、Low信号)を保持し、CPU
10からの要求を受けたときに保持していた電気信号を
出力する。I/Oレジスタ14から出力された電気信号
は、CPU10入力される。
ユニットBは、コネクタ7を介してユニット間接続ケー
ブル4と接続されている。上記のコネクタ7のユニット
B側の端子には、4本の信号線L1’〜L4’が接続さ
れている。これら4本の信号線L1’〜L4’のそれぞ
れは、ユニット間接続ケーブル4を介して、ユニットA
の4本の信号線L1〜L4と接続される。例えば、信号
線L1’は、ユニット間接続ケーブル4を介して、ユニ
ットAの信号線L1と接続される。信号線L2’は、ユ
ニット間接続ケーブル4を介して、ユニットAの信号線
L2と接続される。さらに、信号線L3’は、ユニット
間接続ケーブル4を介して、ユニットAの信号線L3と
接続される。さらにまた、信号線L4’は、ユニット間
接続ケーブル4を介して、ユニットAの信号線L4と接
続される。
の信号線L1’、L2’、及び、CL3’は、ユニット
Bのスロット(1)に装填されたユニット監視制御パッ
ケージ2に接続されている。また、上記の4本の信号線
L1’〜L4’のうちの信号線L4’は、前述したよう
に、ユニットBのグランドレベルに接続される。
2には、ユニットBのバックボード上に配線された一本
のCMD送信線Tとn本のST送信線S1〜Snとが接
続されている。
ックボード上でn本の送信線に分岐され、これら分岐さ
れた送信線がユニットBのスロット(2)〜(n+1)
に装填された処理パッケージ(1)〜(n)に接続され
る。このCMD送信線Tは、ユニット監視制御パッケー
ジにから出力される信号をn個の処理パッケージ(1)
〜(n)に分配する。
ニットBのスロット(2)〜(n+1)に装填された処
理ユニット(1)〜(n)とユニット監視制御パッケー
ジ2とを一対一で接続する。例えば、図2の例では、S
T送信線S1は処理パッケージ(1)に接続され、ST
送信線Snは処理パッケージ(n)に接続される。各々
のST送信線S1〜Snは、処理パッケージ(1)〜
(n)からの信号をユニット監視制御パッケージ2へ送
信するケーブルである。
処理パッケージ(1)には、CMD送信線TとST送信
線S1とが接続されている。ここで、ST送信線S1
は、3本の信号線L7、L8、L9から構成されるもの
とし、CMD送信線Tは、2本の信号線L5、L6とか
ら構成されるものとする。
うちの信号線L7、L8は、処理パッケージ(1)に実
装されるST送信部32に接続されている。また、ST
送信線S1を構成する3本の信号線のうちの信号線L8
は、処理パッケージ(1)のグランドレベルに接続され
ている。
号線のうちの信号線L5、L6は、処理パッケージ
(1)に実装されるCMD受信部33に接続されてい
る。処理パッケージ(1)に実装されたCMD受信部3
3は、上記の2本の信号線L5、L6と接続されている
とともに、処理パッケージ(1)に実装されるデバイス
34と接続されている。このCMD受信部33は、ユニ
ット監視制御パッケージ2からCMD送信線T及び信号
線L5を介して送られてくるコマンドCMDと、ユニッ
ト監視制御パッケージ2からCMD送信線T及び信号線
L6を介して送られてくるクロック信号CLKとを受信
し、これらコマンドCMD及びクロック信号CLKを処
理パッケージ(1)内のデバイス34に入力する。
は、上記の3本の信号線L7〜L9のうちの信号L7、
L9と接続されているとともに、処理パッケージ(1)
内のデバイス34と接続されている。このST送信部3
2は、コマンドCMDに対するデバイス34からの応答
データ及びPUALM情報を入力する。そして、ST送
信部32は、デバイス34からの応答データを信号線L
7に出力し、デバイス34からのPUALM情報を信号
線L9に出力する。信号線L7に出力された応答データ
と信号線L9に出力されたPUALM情報とは、これら
信号線L7、L9とST送信線S1を介してユニット監
視制御パッケージ2へ送られる。上記のPUALM情報
は、処理パッケージ(1)の電源が正常のときはLow
レベルを示す信号となり、処理パッケージ(1)の電源
が異常のときはHiレベルを示す信号になる信号であ
る。
に装填される処理パッケージ(2)〜(n)の構成は、
上記の処理パッケージ(1)と同様である。次に、ユニ
ット監視制御パッケージ3の構成について図3に基づい
て説明する。 ユニット監視制御パッケージ3は、CM
Dバッファ22、CLKバッファ23、アドレスラッチ
回路24、STセレクタ25、STバッファ26、コマ
ンドシフト回路27、ST作成回路28、実装情報セレ
クタ29、実装情報バッファ200、PUALMセレク
タ210、及び、PUALMバッファ220を実装して
いる。
は、ユニット間接続ケーブル4に接続された3本の信号
線L1’〜L3’が接続されているとともに、1本のC
MD送信線Tとn本のST送信線S1〜Snとが接続さ
れている。
信号線L5、L6とから構成されており、これら2本の
信号線L5、L6のうちの信号線L5は、ユニット監視
制御パッケージ2に実装されるCMDバッファ22と接
続されている。また、CMD送信線Tを構成する2本の
信号線L5、L6のうちの信号線L6は、ユニット監視
制御パッケージ2に実装されるCLKバッファ23と接
続されている。
のそれぞれは、前述のように、3本の信号線L7、L
8、L9とから構成されており、これら3本の信号線L
7、L8、L9のうちの信号線L7はユニット監視制御
パッケージ2に実装されるSTバッファ26に接続さ
れ、信号線L8はユニット監視制御パッケージ2に実装
される実装情報バッファ200に接続され、信号線L9
はユニット監視制御パッケージ2に実装されるPUAL
Mバッファ220に接続される。さらに、信号線L8の
途中には、プルアップ抵抗R1〜Rnを介して正電源
(5V)が接続されている。
たCMDバッファ22には、前述のように、信号線L5
と信号線L1’とが接続されている。このCMDバッフ
ァ22は、メイン監視制御パッケージ1からのコマンド
CMDを、ユニット間接続ケーブル4及び信号線L1’
を介して入力する。そして、CMDバッファ22は、入
力したコマンドCMDを一旦格納したのちに信号線L5
に出力する。信号線L5に出力されたコマンドCMD
は、信号線L5及びCMD送信線Tを介してn個の処理
パッケージ(1)〜(n)に分配される。
信号線L3’と信号線L6とが接続されている。このC
LKバッファ23は、メイン監視制御パッケージ1から
のクロック信号CLKを、ユニット間接続ケーブル4及
び信号線L3’を介して入力する。そして、CLKバッ
ファ23は、入力したクロック信号CLKを一旦格納し
たのちに信号線L6に出力する。信号線L6に出力され
たコマンドCMDは、信号線L6及びCMD送信線Tを
介してn個の処理パッケージ(1)〜(n)に分配され
る。
本の信号線L7が接続されている。このSTバッファ2
6は、図示していないが、n個のメモリ素子(1)〜
(n)から構成されており、これらn個のメモリ素子
(1)〜(n)のそれぞれには、上記のn本の信号線L
7の一本が接続されている。この場合、メモリ素子
(n)は、信号線L7及びST送信線Snを介して1つ
の処理パッケージ(n)と一対一に接続されることにな
る。
(1)〜(n)には、上記の信号線L7及びST送信線
S1〜Snを介して接続される処理パッケージ(1)〜
(n)に割り当てられるアドレスに対応づけられたアド
レスが割り当てられる。例えば、処理パッケージ(1)
と接続されるメモリ素子(1)にはアドレス(1)が割
り当てられ、処理パッケージ(n)と接続されるメモリ
素子(n)にはアドレス(n)が割り当てられる。
(1)〜(n)は、信号線L7及びST送信線S1〜S
nを介して接続される処理パッケージ(1)〜(n)か
らの応答データを格納する。この応答データは、前述の
CMDバッファから処理パッケージ(1)〜(n)に送
られたコマンドCMDに対する応答を示すデータであ
る。
装される実装情報バッファ200には、前述のように、
n本の信号線L8が接続されている。この実装情報バッ
ファ200は、前述のSTバッファ26と同様にn個の
メモリ素子(1)〜(n)から構成されており、これら
n個のメモリ素子(1)〜(n)のそれぞれには、上記
のn本の信号線L8のうちの1本が接続されている。こ
の場合、メモリ素子(n)は、信号線L8及びST送信
線Snを介して、1つの処理パッケージ(n)と一対一
に接続されることになる。
子(1)〜(n)には、STバッファ26のメモリ素子
と同様に、上記の信号線L8及びST送信線S1〜Sn
を介して接続される処理パッケージ(1)〜(n)に割
り当てられるアドレスと対応づけられたアドレスが割り
当てられる。例えば、処理パッケージ(1)と接続され
るメモリ素子(1)にはアドレス(1)が割り当てら
れ、処理パッケージ(n)と接続されるメモリ素子
(n)にはアドレス(n)が割り当てられる。
n個のメモリ素子(1)〜(n)のそれぞれは、信号線
L8及びST送信線S1〜Snを介して接続される処理
パッケージ(1)〜(n)の実装情報を格納する。この
実装情報は、ユニット監視制御パッケージ2と処理パッ
ケージ(1)〜(n)とがST送信線S1〜Snによっ
て接続されているか否か、すなわち、処理パッケージ
(1)〜(n)がユニットBのスロット(2)〜(n+
1)に装填されているか否かを示す情報である。例え
ば、ユニット監視制御パッケージ2と処理パッケージ
(n)とがST送信線Snによって接続されていれば、
実装情報バッファ200のメモリ素子(n)に接続され
た信号線L8は、ST送信線Snを介して処理パッケー
ジ(n)のグランドレベルに接続されることになる。こ
の場合、実装情報バッファ200のメモリ素子(n)に
は、処理パッケージ(n)のグランドレベルを示す電気
信号(Low信号)が入力される。また、ユニット監視
制御パッケージ2と処理パッケージ(n)とがST送信
線Snによって接続されていなければ、すなわち、処理
パッケージ(n)がユニットBのスロット(n+1)に
装填されていなければ、実装情報バッファ200のメモ
リ素子(n)に接続された信号線L8は、その途中に設
けられた正電源(5V)で終端することになる。この場
合、実装情報バッファ200のメモリ素子(n)には、
正電源(5V)からの電気信号(Hi信号)が入力され
る。
るPUALMバッファ220には、前述のようにn本の
信号線L9が接続される。このPUALMバッファ22
0は、前述のSTバッファ26と同様にn個のメモリ素
子(1)〜(n)から構成されており、これらn個のメ
モリ素子(1)〜(n)のそれぞれには、上記のn本の
信号線L9のうちの一本が接続される。この場合、メモ
リ素子(n)は、信号線L9及びST送信線Snを介し
て1つの処理パッケージ(n)と一対一に接続される。
さらに、PUALMバッファ220を構成するn個のメ
モリ素子(1)〜(n)のそれぞれには、信号線L9及
びST送信線Snを介して接続される処理パッケージ
(1)〜(n)のアドレスに対応づけられたアドレスが
割り当てられる。
るn個のメモリ素子(1)〜(n)は、信号線L9及び
ST送信線S1〜Snを介して接続される処理パッケー
ジ(1)〜(n)からのPUALM情報を格納する。こ
のPUALM情報は、各処理パッケージ(1)〜(n)
の電源が正常であるか、または異常であるかを示す情報
である。
るアドレスラッチ回路24には、信号線L1’、L3’
が接続されている。このアドレスラッチ回路24は、メ
イン監視制御パッケージ1からユニット間接続ケーブル
4及び信号線L3’を介して送られてくるクロック信号
CLKに従って動作する。そして、アドレスラッチ回路
24は、メイン監視制御パッケージ1からユニット間接
続ケーブル4及び信号線L1’を介して送られてくるコ
マンドCMDを入力し、そのコマンドCMDの宛先アド
レスを読み出して出力する。
内部構成を示す図である。この図4に示すように、アド
レスラッチ回路24は、シリアル/パラレル変換回路
(S/P)24aと、フリップフロップ(FF)24
b、ラッチタイミング生成カウンタ24cとを備えてい
る。
信号線L3’とが接続される。そして、S/P24a
は、メイン監視制御パッケージ1からユニット間接続ケ
ーブル4及び信号線L3’を介して送られてくるクロッ
ク信号CLKに従って動作し、メイン監視制御パッケー
ジ1からユニット間接続ケーブル4及び信号線L1’を
介して送られてくるシリアルデータ形式のコマンドCM
Dを1バイト(8ビット)のパラレルデータ形式に変換
する。S/P24aによってパラレルデータ形式に変換
されたコマンドCMDは、S/P24aとフリップフロ
ップ(FF)24bとを接続する8本の信号線を介し
て、FF24aに入力される。
は、上記のS/P24aに接続された信号線L1’から
分岐した信号線と、信号線L3’から分岐した信号線と
が接続され、メイン監視制御パッケージ1から送られて
くるコマンドCMD及びクロック信号CLKがS/P2
4aと同時に入力されるようになっている。そして、ラ
ッチタイミング生成カウンタ24cは、メイン監視制御
パッケージ1からのクロック信号CLKに従って動作
し、メイン監視制御パッケージ1からのコマンドCMD
(シリアルデータ)のなかからそのコマンドCMDの宛
先アドレスを示すビットの位置を検出する。さらに、ラ
ッチタイミング生成カウンタ24cは、コマンドCMD
の宛先アドレスを示すビット位置を検出したときに、F
F24bに対してタイミングパルスを出力する。
ンタ24cからのタイミングパルスを入力したときに、
その時点におけるS/P24aからの出力(パラレルデ
ータ)を取り込んで、STセレクタ25に入力する。例
えば、本実施の形態にかかるコマンドCMD及び応答S
Tは、図5に示すように、コマンドCMDあるいは応答
STの先頭を示す1ビットの先頭フラグと、2ビットの
先頭フラグと、6ビットの宛先アドレスと、1バイトの
生後コードと、5バイトの命令データあるいは応答デー
タと、1バイトのCRCチェックコードとからなる64
ビットのデータである。この場合、ラッチタイミング生
成カウンタ4は、図6に示すように、コマンドCMDの
先頭フラグが入力されることをトリガにして、コマンド
CMDのビット数のカウントを開始する。そして、ラッ
チタイミング生成カウンタ4は、コマンドCMDの先頭
ビットから8ビット目、即ち宛先アドレスの最後尾のビ
ット(図中、PA0)を計数した時点で、タイミングパ
ルスを出力する。このとき、S/P24aから出力され
るパラレルデータは、6ビットの宛先アドレスを含む8
ビットのパラレルデータである。この8ビットのパラレ
ルデータは、ラッチタイミング生成カウンタ4からのタ
イミングパルスを入力したFF24bに取り込まれ、コ
マンドCMDの宛先アドレスを示す6ビットだけがFF
24bから出力される。FF24bから出力された6ビ
ットのアドレスは、ユニット監視制御パッケージ2に実
装されるSTセレクタ25、実装情報セレクタ29、及
び、PUALMセレクタ210に入力される。
パッケージ2に実装されるSTセレクタ25は、STバ
ッファ26のn個のメモリ素子のそれぞれと信号線を介
して接続される。これらの信号線とSTセレクタ25と
の接続部分には、図示していないn個の接続端子(1)
〜(n)が設けられている。これらn個の接続端子
(1)〜(n)のそれぞれには、信号線を介して接続さ
れるSTバッファ26のメモリ素子(1)〜(n)と同
一のアドレスを割り当てる。この結果、STセレクタの
接続端子(n)のアドレスは、STバッファ26のメモ
リ素子(n)、信号線L7、及び、ST送信線Snを介
して接続される処理パッケージ(n)のアドレスと対応
づけられることになる。
〜(n)のアドレスと処理パッケージ(1)〜(n)の
アドレスとを対応づける場合は、処理パッケージ(1)
〜(n)に割り当てられるアドレスを伝送装置の設計時
に十分考慮する必要がある。もし処理パッケージ(1)
〜(n)に割り当てられるアドレスを十分に考慮しなけ
れば、図7の(a)に示すように、処理パッケージ
(1)にアドレス(1)が付与され、処理パッケージ
(2)にアドレス(3)が付与されることがある。この
とき、STセレクタの接続端子(1)に処理パッケージ
(1)が接続され、接続端子(3)に処理パッケージ
(2)が接続されることになり、接続端子(2)には何
れの処理パッケージも接続されないことになる。さらに
図7の(a)に示す例では、処理パッケージ(3)にア
ドレス(5)が割り当てられ、処理パッケージ(4)に
アドレス(9)が割り当てられているために、アドレス
(6)、(7)、(8)が割り当てられた3つの接続端
子(6)、(7)、(8)には何れの処理パッケージも
接続されないようになっている。このように、処理パッ
ケージ(1)〜(n)に割り当てられるアドレスを考慮
しなければ、処理パッケージ(1)〜(n)の個数の2
倍以上の数の接続端子をSTセレクタに設けなければな
らず、STセレクタの回路規模をいたずらに大きくして
しまう。
は、図7の(b)に示すように、処理パッケージ(1)
〜(n)のアドレスとして、連続する16進数値を割り
当てている。この場合、STセレクタ25の接続端子の
個数は、処理パッケージ(1)〜(n)の個数とを同一
になり、STセレクタ25の回路規模が小型化されるこ
とになる。上記のように構成されたSTセレクタ25
は、前述のアドレスラッチ回路24によってコマンドC
MDから読み出されたアドレスを入力する。そして、S
Tセレクタ25は、入力したアドレスに対応するアドレ
スが割り当てられた接続端子(n)を判別し、判別した
接続端子(n)と信号線を介して接続されるSTバッフ
ァ25のメモリ素子(n)にアクセスして、そのメモリ
素子(n)に格納されている応答データを読み出す。
る実装情報セレクタ29は、前述の実装情報バッファ2
00を構成するn個のメモリ素子(1)〜(n)のそれ
ぞれと信号線を介して接続される。これらの信号線と実
装情報セレクタ29との接続部分には、n個の接続端子
(1)〜(n)が設けられている。これらn個の接続端
子(1)〜(n)のそれぞれには、上記の信号線を介し
て接続される実装バッファ200のメモリ素子(1)〜
(n)と同一のアドレスが割り当てられる。この結果、
実装情報セレクタ29の接続端子(n)のアドレスは、
実装バッファ200のメモリ素子(n)、信号線L8、
及び、ST送信線Snを介して接続される処理パッケー
ジ(n)のアドレスと対応づけられることになる。
29は、アドレスラッチ回路24によってコマンドCM
Dから読み出されたアドレスを入力する。そして、実装
情報セレクタ29は、入力したアドレスに対応するアド
レスが割り当てられた接続端子(n)を判別し、その接
続端子(n)と信号線を介して接続される実装情報バッ
ファ200のメモリ素子(n)にアクセスして、そのメ
モリ素子に格納されている実装情報(Hi信号あるいは
Low信号)を読み出す。
るPUALMセレクタ210は、PUALMバッファ2
20を構成するn個のメモリ素子(1)〜(n)のそれ
ぞれと信号線を介して接続される。これらの信号線とP
UALMセレクタ210との接続部分には、n個の接続
端子(1)〜(n)が設けられている。これらn個の接
続端子(1)〜(n)のそれぞれには、上記の信号線を
介して接続されるPUALMバッファ220のメモリ素
子(1)〜(n)と同一のアドレスが割り当てられる。
この結果、PUALMセレクタ210の接続端子(n)
のアドレスは、PUALMバッファ220のメモリ素子
(n)、信号線L8、及び、ST送信線Snを介して接
続される処理パッケージ(n)のアドレスと対応づけら
れることになる。
タ210は、アドレスラッチ回路24によってコマンド
CMDから読み出されたアドレスを入力する。そして、
PUALMセレクタ210は、入力したアドレスに対応
するアドレスが割り当てられた接続端子(n)を判別
し、その接続端子(n)と信号線を介して接続されるP
UALMバッファ220のメモリ素子(n)にアクセス
して、そのメモリ素子(n)に格納されているPUAL
M情報を読み出す。
装されたコマンドシフト回路27には、信号線L1’が
接続されており、メイン監視制御パッケージ1から信号
線L1’を介して送られてくるコマンドCMDを入力す
ると、そのコマンドCMDを一定時間保持した後に出力
する。上記の一定時間は、処理パッケージ(1)〜
(n)毎に設定するようにしてもよい。その場合には、
各処理パッケージ(1)〜(n)へコマンドCMDを送
った時点から応答データが送信されてくる時点までの時
間、つまり各処理パッケージ(1)〜(n)が正常に応
答するのに要する時間を計測し、その時間を各処理パッ
ケージ(1)〜(n)毎の一定時間とする。
続されている。さらに、ST作成回路28は、STセレ
クタ25、実装情報セレクタ29、PUALMセレクタ
210、及び、コマンドシフト回路27のそれぞれと信
号線を介して接続されている。このST作成回路28
は、STセレクタ25から出力される応答データ、実装
情報セレクタ29から読み出される実装情報、PUAL
Mセレクタ210から出力されるPUALM情報、もし
くは、コマンドシフト回路27から出力されるコマンド
CMDを利用して、ユニットAのメイン監視制御パッケ
ージ1に対する応答STを作成する回路である。例え
ば、ST作成回路28は、コマンドシフト回路27から
のコマンドCMDより先にSTセレクタ25からの応答
データを入力した場合、すなわち、上記のコマンドシフ
ト回路27がメイン監視制御パッケージ1からのコマン
ドCMDを保持している間(一定時間内)にSTセレク
タ25からの応答データを入力した場合は、STセレク
タ25からの応答データに、先頭フラグ、アドレス、制
御コード、及び、CRCチェックコードを付加して応答
STを作成する。ST作成回路28によって作成された
応答STは、ST送信線L2’及びユニット間接続ケー
ブル4を介してユニットAのメイン監視制御パッケージ
1へ送信される。
25からの応答データより先にコマンドシフト回路27
からのコマンドCMDを入力した場合、すなわち、上記
のコマンドシフト回路27がメイン監視制御パッケージ
1からのコマンドCMDを保持している間(一定時間
内)に、STセレクタ25からの応答データを入力しな
かった場合は、コマンドシフト回路27からのコマンド
CMDの空き領域、例えば、図5に示すフォーマットの
CRCチェックコードの空き領域に実装情報セレクタ2
9からの実装情報とPUALMセレクタ210からのP
UALM情報とを書き込む。ST作成回路28によって
実装情報とPUALM情報とが書き込まれたコマンドC
MDは、ST送信線L2’及びユニット間接続ケーブル
4を介してメイン監視制御パッケージ1へ送信される。
用及び効果について述べる。伝送装置では、ユニットA
の共通スロットに装填されたメイン監視制御パッケージ
1がユニットBに対して常時クロック信号を送信してお
り、ユニットBのスロット(1)〜(n)に装填される
ユニット監視制御パッケージ2と処理パッケージ(1)
〜(n)は、メイン監視制御パッケージ1からのクロッ
ク信号CLKに従って動作している。さらに、メイン監
視制御パッケージ1のCPU10は、一定周期毎にI/
Oレジスタ14にアクセスし、そのI/Oレジスタ14
に格納されている信号がHi信号であるかあるいはLo
w信号であるかを判別する。ここで、CPU10は、I
/Oレジスタ14の信号がLow信号であれば、ユニッ
ト間接続ケーブル4によってユニットAとユニットBと
が接続されていると判定する。一方、CPU10は、I
/Oレジスタ14の信号がHi信号であれば、ユニット
間接続ケーブル4によってユニットAとユニットBとが
接続されていないこと、すなわち、ユニットBのスロッ
ト(2)にユニット監視制御パッケージ2が装填されて
いないことを判定する。
は、I/Oレジスタ14に格納されている信号を参照し
てユニットAとユニットBとがユニット間接続ケーブル
4によって接続されていることを判定した場合は、ユニ
ットBのスロット(2)〜スロット(n+1)に装填さ
れた処理パッケージ(1)〜(n)の監視制御を行うべ
く、処理パッケージ(1)〜(n)宛のコマンドCMD
を送信する。
U10は、I/Oレジスタ14に格納されている信号を
参照してユニットAとユニットBとがユニット間接続ケ
ーブル4によって接続されていないことを判定した場合
は、I/Oレジスタ14に格納される信号の監視を引き
続き行い、ユニットAとユニットBとが接続されるまで
待機する。
がユニットBの処理パッケージ(1)〜(n)宛のコマ
ンドCMDを送信する場合は、メイン監視制御パッケー
ジ1のCPU10は、ユニットBの処理パッケージ
(n)に対する命令データを作成する。そして、メイン
監視制御パッケージ1のCPU10は、作成した命令デ
ータに、先頭フラグ、処理ユニット(n)のアドレス、
命令データの種類を識別する制御コード、及び、CRC
チェックコードを付加してコマンドCMDを作成する。
CPU10によって作成されたコマンドCMDは、メイ
ン監視制御パッケージ1のCMD送信部11に入力され
る。
部11は、CPU10からのコマンドCMDを信号線L
1に出力する。このとき、信号線L1に出力されたコマ
ンドCMDは、信号線L1からユニット間接続ケーブル
4へ送られ、さらにユニット間接続ケーブル4によって
ユニットBのコネクタ7に入力される。
は、ユニットBの信号線L1’を介してユニット監視制
御パッケージ2に入力される。ユニット監視制御パッケ
ージ2に入力されたコマンドCMDは、ユニット監視制
御パッケージ2のCMDバッファ22、アドレスラッチ
回路24、及び、コマンドシフト回路27に同時に入力
される。
ッファ22は、入力したコマンドCMDを一旦格納した
のちに出力する。CMDバッファ22から出力されたコ
マンドCMDは、信号線L5とCMD送信線Tとを介し
て、ユニットBのスロット(2)〜(n+1)に装填さ
れた処理パッケージ(1)〜(n)に送られる。
ラッチ回路24は、入力したコマンドCMDをシリアル
データ形式からパラレルデータ形式に変換し、パラレル
データ形式に変換されたコマンドCMDから宛先アドレ
スを示す6ビットのデータを抜き出す。アドレスラッチ
回路24によって抜き出された宛先アドレスは、STセ
レクタ25、実装情報セレクタ29、及び、PUALM
セレクタ220に入力される。
ドシフト回路27は、入力したコマンドCMDを一定時
間保持する。ユニット監視制御パッケージ2のCMDバ
ッファ22から処理パッケージ(1)〜(n)へ送られ
たコマンドCMDは、各処理パッケージ(1)〜(n)
に入力される。処理パッケージ(1)〜(n)に入力さ
れたコマンドCMDは、処理パッケージ(1)〜(n)
の信号線L5を介してCMD受信部33に入力される。
処理パッケージ(1)〜(n)のCMD受信部33は、
信号線L5を介して入力したコマンドCMDをパッケー
ジ内のデバイス34に入力する。ここで、処理パッケー
ジ(1)〜(n)のデバイス34は、入力したコマンド
CMDから宛先アドレスを読み出し、読み出した宛先ア
ドレスが自分のパッケージのアドレスと一致するか否か
を判別する。この場合、前記コマンドCMDの宛先アド
レスは処理パッケージ(n)のアドレスを示しているの
で、処理パッケージ(n)のデバイス34だけが前記コ
マンドCMDの宛先アドレスと自分のパッケージのアド
レスとが一致することを判定し、処理パッケージ(n)
以外のデバイス34は前記コマンドCMDの宛先アドレ
スと自分のパッケージのアドレスとが不一致であること
を判定する。
のパッケージのアドレスとが一致したことを判定した処
理パッケージ(n)のデバイス34は、前記コマンドC
MDに対する応答データを作成し、作成した応答データ
を出力する。デバイス34から出力された応答データ
は、ST送信部32に入力される。
入力した応答データを信号線L7に出力する。信号線L
7に出力された応答データは、信号線L7によってST
送信線Snへ送られ、さらにST送信線Snによってユ
ニット監視制御パッケージ2へ送られる。
と自分のパッケージのアドレスとが不一致であることを
判定した処理パッケージ(処理パッケージ(n)以外の
処理パッケージ)のデバイス34は、上記のコマンドC
MDを破棄する。
を介してユニット監視制御パッケージ2へ送られた応答
データは、ユニット監視制御パッケージ2に入力され
る。そして、ユニット監視制御パッケージ2に入力され
た応答データは、信号線L7を介してSTバッファ26
のメモリ素子(n)に入力される。ここで、ユニット監
視制御パッケージ2のSTセレクタ25は、アドレスラ
ッチ回路24からのアドレスとして処理パッケージ
(n)のアドレスを入力しているので、STバッファ2
6のメモリ素子(n)にアクセスすることになる。そし
て、STセレクタ25は、STバッファ26のメモリ素
子(n)に格納された応答データ(処理パッケージ
(n)からの応答データ)を読み出す。
答データは、ユニット監視制御パッケージ2のST作成
回路28に入力する。ここで、ST作成回路28は、S
Tセレクタ25からの応答データを入力した時点で、コ
マンドシフト回路27からのコマンドCMDを未だ入力
していなければ、すなわち、コマンドシフト回路27が
コマンドCMDを入力した時点から一定時間以内に処理
パッケージ(n)からの応答データを入力すれば、ST
セレクタ25からの応答データに先頭フラグとアドレス
と制御コードとCRCチェックコードとを付加してコマ
ンドCMDに対する応答STを作成する。
STは、信号線L2’及びユニット間接続ケーブル4を
介してユニットAのコネクタ6に送られる。ユニットA
のコネクタ6に入力された応答STは、信号線L2を介
してST受信部12に入力される。
STを入力したST受信部12は、入力した応答STを
CPU10に入力する。一方、ユニット監視制御パッケ
ージ2において、コマンドシフト回路27がメイン監視
制御パッケージ1からのコマンドCMDを入力した時点
から一定時間以内に処理パッケージ(n)からの応答デ
ータが入力されていない場合は、コマンドシフト回路2
7は、上記の一定時間が経過した時点で保持していたコ
マンドCMDを出力する。コマンドシフト回路27から
出力されたコマンドCMDは、ST作成回路28に入力
される。
27からのコマンドCMDを入力すると、実装情報セレ
クタ29及びPUALMセレクタ210からの実装情報
及びPUALM情報を、上記のコマンドCMDの空き領
域に書き込む。
4からのアドレスとして処理パッケージ(n)のアドレ
スを入力した実装情報セレクタ29が実装情報バッファ
200のメモリ素子(n)から読み出した情報である。
また、上記のPUALM情報は、アドレスラッチ回路2
4からのアドレスとして処理パッケージ(n)のアドレ
スを入力したPUALMセレクタ210がPUALMバ
ッファ220のメモリ素子(n)から読み出した情報で
ある。
ALM情報とが書き込まれたコマンドCMDは、信号線
L2’及びユニット間接続ケーブル4を介してユニット
Aのメイン監視制御パッケージ1へ送られる。このコマ
ンドCMDは、前述の応答STと同様の過程によってメ
イン監視パッケージ1のCPU10に入力される。コマ
ンドCMDを入力したCPU10は、入力したコマンド
CMDに書き込まれている実装情報とPUALM情報と
を参照して、上記のコマンドCMDの宛先の処理パッケ
ージ(n)がユニットBのスロット(n+1)に装填さ
れているか否か、及び、上記のコマンドCMDの宛先の
処理パッケージ(n)が電源異常を起こしているか否か
を判別する。例えば、ユニット監視制御パッケージ2か
らのコマンドCMDに書き込まれている実装情報がHi
レベルを示す信号である場合は、メイン監視制御パッケ
ージ1のCPU10は、コマンドCMDの宛先の処理パ
ッケージ(n)がユニットBのスロット(n+1)に装
填されていないと判定する。また、ユニット監視制御パ
ッケージ2からのコマンドCMDに書き込まれているP
UALM情報がHiレベルを示す信号である場合は、メ
イン監視制御パッケージ1のCPU10は、コマンドC
MDの宛先の処理パッケージ(n)が電源異常を起こし
ていると判定する。
トBのユニット監視制御パッケージ2とn個の処理パッ
ケージ(1)〜(n)とをn本のST送信線S1〜Sn
によってパラレルに接続しているので、ある処理パッケ
ージが誤動作して他の処理パッケージ宛のコマンドCM
Dに応答した場合でも、前記コマンドCMDの宛先の処
理パッケージからの応答と、前記誤動作した処理パッケ
ージからの応答とが衝突するのを防止することができ
る。
は、メイン監視パッケージ1からのコマンドCMDを処
理パッケージ(1)〜(n)へ送信する際に、そのコマ
ンドCMDの宛先アドレスをラッチすることにより、ラ
ッチしたアドレスの処理パッケージ(n)からの応答デ
ータのみを受けることができる。これにより、ある処理
パッケージが誤動作して他の処理パッケージ宛のコマン
ドCMDに応答した場合でも、ユニット監視制御パッケ
ージは、誤動作した処理パッケージからの応答を受け付
けずに、コマンドCMDの宛先の処理パッケージ(n)
からの応答のみを受け付けることができる。従って、ユ
ニット監視制御パッケージ2は、コマンドCMDの宛先
の処理パッケージ(n)からの応答データのみをメイン
監視制御パッケージ1へ送信することができる。
メイン監視制御パッケージ1からのコマンドCMDを処
理パッケージ(n)へ送ってから一定時間以内に処理パ
ッケージ(n)からの応答が無い場合には、その処理パ
ッケージ(n)に関する実装情報とPUALM情報とを
メイン監視制御パッケージ1に送信することができる。
これにより、メイン監視制御パッケージ1は、処理パッ
ケージ(n)がユニットBのスロットに未装填であるこ
と、もしくは、処理パッケージ(n)が電源異常を起こ
していることを判定することができ、処理パッケージ
(n)からの応答に待機する時間、すなわち、動作を中
断する時間を短縮することができる。従って、メイン監
視制御パッケージ1が動作を中断する時間が短縮される
ことにより、伝送装置全体の性能低下を抑制することが
できる。 〈実施の形態2〉本発明にかかる分離するユニットの監
視制御システムの第2の実施の形態について図8に基づ
いて説明する。本実施の形態にかかる分離するユニット
の監視制御システムは、前述の実施の形態1と同様に伝
送装置に適用する場合を例にあげて説明する。ここで
は、前述の実施の形態1との相違点についてのみ説明
し、実施の形態1と同一態様部分には図中同一符号を付
してその説明を省略する。
視制御パッケージ2の内部構成を示すブロック図であ
る。この図8に示すユニット監視制御パッケージ2は、
CMDバッファ22、CLKバッファ23、アドレスラ
ッチ回路24、STセレクタ25、STバッファ26、
コマンド受信回路230、ST送信回路240、実装情
報バッファ200、PUALMバッファ220、及び、
引き延ばし回路250を実装している。
メモリ素子のそれぞれは、信号線L8と接続されている
とともに、ユニット監視制御パッケージ2に実装される
ST送信回路240と接続される。この信号線L8の途
中には、図9に示すようなラッチ回路250とハザード
抑制回路290とが設けられている。ラッチ回路250
は、信号線L8を介して送られてくる実装情報をラッチ
する回路であり、ハザード抑制回路290は、処理パッ
ケージ(1)〜(n)をスロット(2)〜(n+1)に
挿抜する際に発生するハザード(ノイズ)(図10
(a)参照)を抑制して、ラッチ回路250がノイズを
取り込まないようにする回路である。このハザード抑制
回路290は、例えば、抵抗R、コンデンサC、及び、
インバータ270から構成されるCR積分回路である。
ここで、抵抗RとコンデンサCの時定数tを下記の積分
式によって特定することにより、抑制するハザードの時
間を設定することができる。 t=−RC×1n(VtH/VDD) 但し、VtHはインバータ270のスレッシホールド電
圧、VDDはインバータ270の電源電圧とする。これ
により、処理パッケージ(1)〜(n)がユニットBの
スロット(2)〜(n+1)から挿抜される場合に発生
するハザードを抑制し(図10の(a)参照)、ラッチ
回路250がハザードを取り込むことを防止することが
できる。
るn個のメモリ素子のそれぞれは、信号線L9と接続さ
れているとともに、ユニット監視制御パッケージ2に実
装されるST送信回路240と接続される。信号線L9
の途中には、上記の実装情報バッファ200と同様に、
ハザード抑制回路290とラッチ回路260とが設けら
れており(図9参照)、処理パッケージ(1)〜(n)
がスロット(2)〜(n+1)から挿抜されるときに発
生するハザードを抑制して、ラッチ回路260がハザー
ドを取り込まないようにしている。
1’、L3’と接続されているとともに、STセレクタ
25と接続されている。このアドレスラッチ回路24の
内部構成は、前述の実施の形態1と同様である。
のSTセレクタがn個の接続端子を備えていたのに対
し、n+1個の接続端子(1)〜(n+1)を備えてい
る。これらn+1個の接続端子のうちn個の接続端子
(1)〜(n)は、前述の実施の形態1と同様にSTバ
ッファ26を構成するn個のメモリ素子(1)〜(n)
のそれぞれと一対一に接続されている。そして、残りの
1つの接続端子(n+1)は、ユニット監視制御パッケ
ージ2に実装されるST送信回路240と信号線を介し
て接続される。この残り1つの接続端子(n+1)に
は、ユニット監視制御パッケージ2に割り当てられるア
ドレスと対応づけられたアドレスが割り当てられるもの
とする。この場合、STセレクタ25は、アドレスラッ
チ回路24からのアドレスとしてユニット監視制御パッ
ケージ2のアドレスを入力すると、上記の接続端子(n
+1)に入力されるデータ、すなわち、ST送信回路2
40からのデータを入力する。また、STセレクタ25
には、信号線L2’が接続されており、STセレクタ2
5から出力されたデータが信号線L2’及びユニット間
接続ケーブル4を介してユニットAのメイン監視制御パ
ッケージ1へ送信されるようになっている。ここで、本
実施の形態では、STセレクタ25からの出力がそのま
まユニットAのメイン監視制御パッケージ1へ送信され
るため、STバッファ26からの出力されるデータ、す
なわち、処理パッケージ(1)〜(n)から送られてく
るデータは、先頭フラグ、アドレス、制御コード、及
び、CRCチェックコードが付加された応答データとす
る。
装されたコマンド受信回路230は、信号線L1’と接
続されているとともに、ユニット監視制御パッケージ2
に実装されたST送信回路240と信号線を介して接続
されている。このコマンド受信回路230は、メイン監
視制御パッケージ1から信号線L1’を介して送られて
くるコマンドCMDを入力すると、そのコマンドCMD
のなかから宛先アドレスを読み出し、読み出した宛先ア
ドレスとユニット監視制御パッケージ2に割り当てられ
たアドレスとを比較する。入力したコマンドCMDの宛
先アドレスとユニット監視制御パッケージ2のアドレス
とが一致した場合は、コマンド受信回路230は、信号
線L1’を介して入力したコマンドCMDを出力する。
コマンド受信回路230から出力されたコマンドCMD
は、ユニット監視制御パッケージ2に実装されるST送
信回路240に入力される。また、入力したコマンドC
MDの宛先アドレスとユニット監視制御パッケージ2の
アドレスとが一致しない場合は、コマンド受信回路23
0は、入力したコマンドCMDを破棄する。
るST送信回路240は、コマンド受信回路230、実
装情報バッファ200のn個のメモリ素子(1)〜
(n)、PUALMバッファ220のn個のメモリ素子
(1)〜(n)、及び、STセレクタ25のそれぞれと
信号線を介して接続される。このST送信回路240
は、コマンド受信回路230から出力されるコマンドC
MD、実装情報バッファ230のn個のメモリ素子
(1)〜(n)から出力される実装情報、及び、PUA
LMバッファ220のn個のメモリ素子(1)〜(n)
から出力されるPUALM情報を利用して、メイン監視
制御パッケージ1からのコマンドCMDに対する応答S
Tを作成する。例えば、ST送信回路240は、コマン
ド受信回路230からのコマンドCMDを入力したとき
に、実装情報バッファ200のn個のメモリ素子(1)
〜(n)に格納されている実装情報と、PUALMバッ
ファ220のn個のメモリ素子(1)〜(n)に格納さ
れているPUALM情報とを読み出す。そして、ST送
信回路240は、読み出した実装情報とPUALM情報
とをパラレルデータ形式からシリアルデータ形式に変換
する。さらに、ST送信回路240は、コマンド受信回
路230からのコマンドCMDの命令データ部分を、シ
リアルデータ形式の実装情報とPUALM情報とに書き
換えることにより、コマンドCMDに対する応答STを
作成する。このようにして作成された応答STは、ST
セレクタ25の接続端子(n+1)に入力される。
装された引き延ばし回路250は、信号線L1’の途中
に接続される。この引き延ばし回路250には、発光ダ
イオードLEDが接続されている。そして、引き延ばし
回路250は、メイン監視制御パッケージ1からのシリ
アルデータ形式のコマンドCMDをユニット間接続ケー
ブル4及び信号線L1’を介して入力すると、そのコマ
ンドCMDを引き延ばして発光ダイオードLEDに入力
し、発光ダイオードLEDを点灯させる。この引き延ば
し回路250は、例えば、コンデンサと抵抗とからなる
CR積分回路から構成するようにしてもよい。このと
き、CR積分回路を構成する抵抗とコンデンサの時定数
は、発光ダイオードLEDの点灯時間が目視できる程度
になるように設定する。そして、ユニットAのメイン監
視制御パッケージ1からのコマンドCMDがユニット監
視制御パッケージ2に入力されると、発光ダイオードL
EDが点灯することになり、伝送装置の保守者は、ユニ
ットAのメイン監視制御パッケージ1がユニットBのユ
ニット監視制御パッケージ2にアクセス中であることを
認識することができる。
様であり、説明は省略する。以下、本実施の形態にかか
る伝送装置の作用及び効果について述べる。伝送装置に
おいて、ユニットAのメイン監視制御パッケージ1のC
PU10は、I/Oレジスタ14に格納されている信号
がLow信号であれば、ユニットBのスロット(1)〜
スロット(n+1)に装填されたユニット監視制御パッ
ケージ2及び処理パッケージ(1)〜(n)の監視制御
を行うべく、ユニット監視制御パッケージ2あるいは処
理パッケージ(1)〜(n)宛のコマンドCMDを送信
する。ここで、処理パッケージ(1)〜(n)宛のコマ
ンドCMDが送信された場合の伝送装置の動作は前述の
実施の形態1と同様であり、説明は省略する。
がユニットBのユニット監視制御パッケージ2宛のコマ
ンドCMDを送信する場合は、メイン監視制御パッケー
ジ1のCPU10は、ユニットBのユニット監視制御パ
ッケージ2に対する命令データを作成する。そして、メ
イン監視制御パッケージ1のCPU10は、作成した命
令データに、先頭フラグ、ユニット監視制御パッケージ
2のアドレス、命令データの種類を識別する制御コー
ド、及び、CRCチェックコードを付加してコマンドC
MDを作成する。CPU10によって作成されたコマン
ドCMDは、メイン監視制御パッケージ1のCMD送信
部11に入力される。
部11は、CPU10からのコマンドCMDを信号線L
1に出力する。このとき、信号線L1に出力されたコマ
ンドCMDは、信号線L1からユニット間接続ケーブル
4へ送られ、さらにユニット間接続ケーブル4によって
ユニットBのコネクタ7に入力される。
は、ユニットBの信号線L1’を介してユニット監視制
御パッケージ2に入力される。ユニット監視制御パッケ
ージ2に入力されたコマンドCMDは、引き延ばし回路
250、CMDバッファ22、アドレスラッチ回路2
4、及び、コマンド受信回路230に入力される。
し回路250は、入力したコマンドCMDを引き延ばし
て発光ダイオードLEDに入力し、発光ダイオードLE
Dを点灯する。このとき、伝送装置の保守者は、発光ダ
イオードLEDの点灯によって、ユニットAのメイン監
視制御パッケージがユニットBにアクセスしていること
を認識することができる。
コマンドCMDは、信号線L5とCMD送信線Tとを介
して、ユニットBのスロット(2)〜(n+1)に装填
された処理パッケージ(1)〜(n)に送られる。この
場合、コマンドCMDの宛先がユニット監視制御パッケ
ージ2であるから、このコマンドCMDを受信した処理
パッケージ(1)〜(n)は、受信したコマンドCMD
を破棄することになる。
回路24は、入力したコマンドCMDをシリアルデータ
形式からパラレルデータ形式に変換し、パラレルデータ
形式に変換されたコマンドCMDから宛先アドレスを示
す6ビットのデータを抜き出す。アドレスラッチ回路2
4によって抜き出された宛先アドレスは、STセレクタ
25に入力される。
路230は、入力したコマンドCMDから宛先アドレス
を読み出し、読み出した宛先アドレスとユニット監視制
御パッケージ2のアドレスとを比較する。この場合、コ
マンドCMDの宛先アドレスがユニット監視制御パッケ
ージ2のアドレスと一致するので、コマンド受信回路2
30は、入力したコマンドCMDをST送信回路240
に入力する。
MDを入力したST送信回路240は、実装情報バッフ
ァ200及びPUALMバッファ220にアクセスし、
実装情報バッファ200のn個のメモリ素子(1)〜
(n)に格納されている実装情報とPUALMバッファ
220のメモリ素子(1)〜(n)に格納されているP
UALM情報とを読み出す。そして、コマンド受信回路
230は、実装情報バッファ200及びPUALMバッ
ファ220から読み出した実装情報及びPUALM情報
をパラレルデータ形式からシリアルデータ形式に変換す
る。さらに、ST送信回路240は、シリアルデータ形
式に変換された実装情報及びPUALM情報を、コマン
ド受信回路230からのコマンドCMDの命令データ部
分に上書きして応答STを作成する。このようにして作
成された応答STは、STセレクタ25の接続端子(n
+1)に入力される。
レスラッチ回路24からのアドレスとしてユニット監視
制御パッケージ2のアドレスを入力しているので、この
ユニット監視制御パッケージ2のアドレスと対応づけら
れたアドレスの接続端子(n+1)に入力されるデー
タ、すなわちST送信回路240からの応答STを入力
する。そして、STセレクタ25は、接続端子(n+
1)を介して入力した応答STを信号線L2’に出力す
る。
号線L2’及びユニット間接続ケーブル4を介してユニ
ットAのメイン監視制御パッケージ1へ送られる。この
とき、メイン監視制御パッケージ1は、ユニット監視制
御パッケージ2からの応答STに格納されている応答デ
ータ(実装情報とPUALM情報とを含むデータ)を参
照することにより、ユニットBに装填されている処理パ
ッケージ、電源異常を起こしている処理パッケージを把
握することができる。
トAのメイン監視制御パッケージ1は、任意のときにユ
ニットBのユニット監視制御パッケージ宛のコマンドC
MDを送信することにより、ユニットB内の実装情報や
PUALM情報を獲得することができる。従って、メイ
ン監視制御パッケージ1は、ユニットB内の実装情報及
びPUALM情報を参照することにより、未実装の処理
パッケージ(1)〜(n)や電源異常を起こしている処
理パッケージ(1)〜(n)には、コマンドCMDを送
信しないようにすることができるため、それらの処理パ
ッケージ(1)〜(n)にかかる処理負担が軽減され
る。
ケージ2に発光ダイオードLEDを設け、メイン監視制
御パッケージ1からのアクセス中にはその発光ダイオー
ドLEDを点灯させることにより、伝送装置の保守者
は、発光ダイオードLEDを参照して各パッケージの挿
抜のタイミングを把握することができる。 〈実施の形態3〉本発明にかかる分離するユニットの監
視制御システムの第3の実施の形態について図11〜3
2に基づいて説明する。本実施の形態にかかる分離する
ユニットの監視制御システムは、前述の実施の形態1と
同様に伝送装置に適用する場合を例にあげて説明する。
ここでは、前述の実施の形態1との相違点についてのみ
説明し、実施の形態1と同一態様部分には図中同一符号
を付してその説明を省略する。
ニット監視制御パッケージ2の内部構成を示すブロック
図である。この図10に示すユニット監視制御パッケー
ジ2は、前述の実施の形態2と同様に、CMDバッファ
22、CLKバッファ23、アドレスラッチ回路24、
STセレクタ25、STバッファ26、コマンド受信回
路230、ST送信回路240、実装情報バッファ20
0、及び、PUALMバッファ220を実装している。
さらに、ユニット監視制御パッケージ2は、CPU29
0、ROM300、RAM310、インタフェース用デ
ュアルポートRAM320、CMD/STインタフェー
ス330、アドレスデコーダ340、READレジスタ
群350、WRITEレジスタ群360、及び、ユニッ
ト用デュアルポートRAM370をバス(アドレスバ
ス、データバス、及び、コントロールバスを含む)によ
って接続している。
AM320は、一方のポートには、CMD/STインタ
フェース330及びユニット間接続ケーブル4を介して
メイン監視制御パッケージ1が接続されている。また、
他方のポートには、ユニット監視制御パッケージ2のバ
スが接続されている。このインタフェース用デュアルポ
ートRAM320は、図12に示すように、CMD格納
領域とST格納領域とに分割されている。そして、CM
D格納領域は、256個のエリアCMD#001〜CM
D#256から構成され、これら各エリアは8バイトの
データを格納するようになっている。このCMD格納領
域の各エリアCMD#001〜CMD#256には、メ
イン監視制御パッケージ1からユニット監視制御パッケ
ージ2宛のコマンドCMDが格納される。また、インタ
フェース用デュアルポートRAM320のST格納領域
も、CMD格納領域と同様に256個のエリアST#0
01〜ST#256から構成され、これら各エリアは8
バイトのデータを格納するようになっている。このST
格納領域の各エリアST#001〜ST#256には、
メイン監視制御パッケージ1からのコマンドCMDに対
するユニット監視制御パッケージ2からの応答STが格
納される。
ンタフェース330には、メイン監視制御パッケージ1
からのコマンドCMDを送信する信号線L1’とメイン
監視制御パッケージ1からのクロック信号CLKを送信
する信号線L3’とが接続されている。このCMD/S
Tインタフェース330は、メイン監視制御パッケージ
1からユニット監視制御パッケージ2宛のコマンドCM
Dを入力すると、入力したコマンドCMDをインタフェ
ース用デュアルポートRAM320に書き込むととも
に、書き込んだコマンドCMDに対応する応答STをイ
ンタフェース用デュアルポートRAM320から読み出
すものである。例えば、CMD/STインタフェース3
30は、図13に示すようにシリアル/パラレル変換部
S/P、アドレスラッチレジスタ330b、データラッ
チレジスタ330c、タイミングジェネレータ330
d、及びパラレル/シリアル変換部P/Sから構成され
る。
ン監視制御パッケージ1からのクロック信号CLKに従
って動作するものであり、メイン監視制御パッケージ1
からのコマンドCMDをシリアルデータ形式からパラレ
ルデータ形式に変換する。このシリアル/パラレル変換
部S/Pによってパラレルデータ形式に変換されたコマ
ンドCMDは、CMD/STインタフェース330のア
ドレスラッチレジスタ330b、データラッチレジスタ
330c、及びタイミングジェネレータ330dに入力
される。
アル/パラレル変換部S/PからのコマンドCMDか
ら、インタフェース用デュアルポートRAM320のア
ドレスを抜き出し、抜き出したアドレスをインタフェー
ス用デュアルポートRAM320に入力する。ここで、
本実施の形態では、メイン監視制御パッケージ1からユ
ニット監視制御パッケージ2宛のコマンドCMDは、図
14に示すように、5バイトの命令データ領域に、イン
タフェース用デュアルポートRAM320のCMD格納
領域を構成する256個のエリアのそれぞれを特定する
メモリアドレスと、書き込みデータを格納するようにし
ている。この場合、アドレスラッチレジスタ330b
は、メイン監視制御パッケージ1からのコマンドCMD
の命令データ領域に格納されるメモリアドレスを抜き出
してインタフェース用デュアルポートRAM320に入
力する。
図14に示すコマンドCMDの中から書き込みデータを
抜き出し、インタフェース用デュアルポートRAM32
0に入力する。タイミングジェネレータ330dは、ア
ドレスラッチレジスタ330bに対するラッチタイミン
グ信号T1、データラッチレジスタ330cに対するラ
ッチタイミング信号T2、インタフェース用デュアルポ
ートRAM320に対するチップセレクト信号、インタ
フェース用デュアルポートRAM320に対するREA
D/WRITEの制御信号、インタフェース用デュアル
ポートRAM320を構成するエリア内の8バイトのそ
れぞれを特定するアドレス、インタフェース用デュアル
ポートRAM320のCMD格納領域とST格納領域の
切換信号等を出力する。
タフェース用デュアルポートRAM320から読み出さ
れた応答STをパラレルデータ形式からシリアルデータ
形式に変換するものである。このパラレル/シリアル変
換部P/Sから出力されたシリアルデータ形式の応答S
Tは、STバッファ26に入力される。
トRAM370の一方のポートにはユニット監視制御パ
ッケージ2のバスが接続され、UCMD送信部380と
UST受信部390とが接続されている。このユニット
用デュアルポートRAM370は、CPU290によっ
て作成される処理パッケージ(1)〜(n)宛のコマン
ド(以下、メイン監視制御パッケージ1から処理パッケ
ージ(1)〜(n)宛のコマンドCMDと区別するため
にコマンドUCMDと記す)を格納する。ユニット用デ
ュアルポートRAM370に格納されたコマンドUCM
Dは、UCMD送信部380によって読み出されて処理
パッケージ(1)〜(n)へ送信される。また、ユニッ
ト用デュアルポートRAM370は、UST受信部39
0によって受信された応答(以下、処理パッケージ
(1)〜(n)からメイン監視制御パッケージ1宛の応
答STと区別するため、応答USTと記す)を格納す
る。
レジスタ群350、及び、WRITEレジスタ群360
の構成を図15に基づいて説明する。アドレスデコーダ
340は、CPU290とアドレスバスを介して接続さ
れいるとともに、READレジスタ群350を構成する
各回路及びWRITEレジスタ群360を構成する各回
路と信号線を介して接続されている。このアドレスデコ
ーダ340は、CPU290からのアドレスを入力する
と、入力したアドレスが示す回路を判別し、判別した回
路に対するアクセス許可信号を出力する。
制御付バッファ350bと、OR回路350aとを備え
ている。上記のOR回路350aは、CPU290とR
EADコントロールバスを介して接続されているととも
に、アドレスデコーダ340と信号線を介して接続され
ている。このOR回路350aは、CPU290からの
READ信号とアドレスデコーダ340からのアクセス
許可信号とを入力したときに、イネーブル制御付バッフ
ァ350bに対するイネーブル信号を出力する回路であ
る。
には、処理パッケージ(1)〜(n)からの実装情報を
送信する信号線L8が接続されている。さらに、イネー
ブル制御付バッファ350bは、CPU290とデータ
バスを介して接続されている。このイネーブル制御付バ
ッファ350bは、処理パッケージ(1)〜(n)から
信号線L8を介して送られてくる実装情報を格納してお
き、OR回路350aからのイネーブル信号を入力した
ときに格納していた実装情報をデータバスへ出力する。
回路A、LED点灯制御回路B、ファームデバック用L
ED点灯制御回路Cとから構成されている。上記の故障
診断回路Aは、CPU290の暴走を検出する回路であ
り、OR回路360a、WDT(ウォッチドッグタイ
マ)監視回路360b、及び、保護回路360cを備え
ている。
PU290とWRITEコントロールバスを介して接続
されているとともに、アドレスデコーダ340と信号線
を介して接続されている。このOR回路350aは、C
PU290からのWRITE信号とアドレスデコーダ3
40からのアクセス許可信号とを入力したときに、WD
T監視回路360bにアクセス信号を入力する。
は、OR回路360aからのアクセス信号を入力したと
きにセットされ、OR回路360aからの次のアクセス
信号を入力したときにリセットされるタイマを備えてお
り(図示せず)、タイマの計時時間が所定時間を超える
と、すなわち、所定時間以内にCPU290からのアク
セスがないと、CPU290が暴走したと判定してWD
T警報を出力する。
とCPU290を即ホールドさせるのが通常であるが、
CPU290を一旦ホールドすると、そのCPUがシス
テム内で全く機能しなくなるため、CPUの再立ち上げ
を行うまでは監視制御を行えなくなり、システム断に陥
る虞がある。そこで、本実施の形態では、再現性の高い
致命的な障害が発生したとき以外は、CPU290をリ
セットして自動復旧するようにするため、図16に示す
ような保護回路360hを設けている。この保護回路1
6は、3つのフリップフロップ回路500a、500
b、500cを直列に接続して構成される。この図16
では、WDT監視回路360bから出力されるWDT警
報は、上記の3つのフリップフロップ回路500aのク
ロック信号入力端子Cに入力されているとともに、CP
U290のリセット信号入力端子に入力されている。図
16中、第1段目のフリップフロップ回路500aのデ
ータ入力端子には、5Vの正電源が接続されている。さ
らに、この第1段目のフリップフロップ回路500aの
出力端子Qと第2段目のフリップフロップ回路500b
のデータ入力端子Dとは信号線を介して接続されてい
る。また、第2段目のフリップフロップ回路500bの
出力端子Qと第3段目のフリップフロップ回路500c
のデータ入力端子Dとは信号線を介して接続されてい
る。さらにまた、第3段目のフリップフロップ回路50
0cの出力端子QとCPU290のホールド信号入力端
子とは信号線を介して接続されている。
は、初期状態において、第1段目のフリップフロップ回
路500aのデータ入力端子のみが正電源5Vからの電
流を入力してHiレベルになっている。その他のフリッ
プフロップ500b,500cのデータ入力端子は、L
owレベルになっている。
警報を出力すると、このWDT監視回路360bから出
力されたWDT警報は、3つのフリップフロップ500
a、500b、500cのそれぞれのクロック入力端子
に入力されるとともに、CPU290のリセット信号入
力端子に入力される。この場合、保護回路360hの第
1段目のフリップフロップ回路500aのみがHiレベ
ルの信号を出力する。第1段目のフリップフロップ回路
500aから出力されたHiレベルの信号は、第2段目
のフリップフロップ回路500bのデータ入力端子に入
力される。
T警報が出力されると、保護回路360hの第1段目の
フリップ回路500aは、正電源5VからのHiレベル
の信号を出力するとともに、第2段目のフリップ回路5
00bが第1段目のフリップフロップ回路500aから
のHiレベルの信号を出力する。この場合、第2段目の
フリップフロップ回路500bから出力されたHiレベ
ルの信号は、第3段目のフリップフロップ500cのデ
ータ入力端子Dに入力される。
T警報が出力されると、保護回路360hの第1段目の
フリップフロップ回路500aが正電源5VからのHi
レベルの信号を出力し、第2段目のフリップフロップ回
路500bが第1段目のフリップフロップ回路500a
からのHiレベルの信号を出力し、さらに第3段目のフ
リップフロップ回路500cが第2段目のフリップフロ
ップ回路500bからのHiレベルの信号を出力する。
この第3段目のフリップフロップ回路500cから出力
されたHiレベルの信号は、CPU290のホールド信
号入力端子に入力される。
スタ群360のLED点灯制御回路Bは、OR回路36
0c、フリップフロップ360d、及び、4つのAND
回路360eを備えている。
は、CPU290とWRITEコントロールバスを介し
て接続されているとともに、アドレスデコーダ340と
信号線を介して接続されている。このOR回路360c
は、CPU290からのWRITE信号とアドレスデコ
ーダ340からのアクセス許可信号とを入力したとき
に、LED点灯制御回路Bのフリップフロップ360d
にアクセス信号を出力する。OR回路360cから出力
されたアクセス信号は、LED点灯制御回路Bのフリッ
プフロップ360dのクロック信号入力端子に入力され
る。
360dは、CPU290とデータバスを介して接続さ
れているとともに、4つのAND回路360eのそれぞ
れと信号線を介して接続されている。このフリップフロ
ップ回路360dは、CPU290からのLED点灯制
御命令をデータバスを介して入力しておき、上記のOR
回路360cからのアクセス信号を入力したときに、入
力していたLED点灯制御命令を出力する。このフリッ
プフロップ360dから出力されたLED点灯制御命令
は、4つのAND回路360eのそれぞれに入力され
る。
360eのそれぞれは、故障診断回路Aからのホールド
信号とLED点灯制御回路Bのフリップフロップ360
dからのLED点灯制御命令との論理積を演算して、そ
の演算結果を処理パッケージ(1)〜(n)へ送信する
ものであり、故障診断回路Aからのホールド信号が有効
のとき(CPU290がホールドされたとき)に、フリ
ップフロップ360dからの出力を抑止する回路であ
る。尚、ここでいう、LED点灯制御とは、各処理パッ
ケージ(1)〜(n)に設けられたフェイルランプ(故
障時に点灯するLED)を点灯もしくは消灯させる制御
である。処理パッケージ(1)〜(n)内のフェイルラ
ンプは、図17に示すように、プルアップ抵抗、直列に
接続された2つの反転バッファ、及び、フェイルランプ
用のLEDとから構成され、上記のAND回路360e
からの点灯制御信号は、2つの反転バッファを通ってL
EDに入力されるようになっている。
スタ群のファームデバック用LED点灯制御回路Cは、
OR回路360f、フリップフロップ360g、及び複
数のファームデバック用のLED360iとを備えてい
る。
のOR回路360fは、CPU290からのWRITE
信号とアドレスデコーダ340からのアクセス許可信号
とを入力したときに、アクセス信号を出力する。このO
R回路360fから出力されたアクセス信号は、ファー
ムデバック用LED点灯制御回路Cのフリップフロップ
360gのクロック信号入力端子に入力される。
のフリップフロップ360gは、CPU290とデータ
バスを介して接続されているとともに、複数のLED3
60iのそれぞれと信号線を介して接続されている。こ
のフリップフロップ回路360gは、CPU290から
の点灯制御命令をデータバスを介して入力しておき、上
記のOR回路360fからのアクセス信号を入力したと
きに、入力していた点灯制御命令を出力する。このフリ
ップフロップ360fから出力された点灯制御命令は、
各LED360iに入力される。
LED点灯制御回路Cによれば、デバッグ時に簡単なプ
ログラム分岐チェックや判定データなどをLED360
によって表すことができるので、デバッグ効率の向上に
役立つ。またデバッグ時のみならず、数ビットのLED
を用いればファーム内状態を示すようにプログラミング
しておくことで、装置システム試験時やユーザー先で運
用されたのちのトラブル対応にも視覚的な面でサポート
し、障害調査などに役立つ。
御パッケージ2のSTセレクタ25に接続された信号線
L2’の途中には、抑止回路400が設けられている。
この抑止回路400は、WRITEレジスタ群360の
故障診断回路Aと接続されており、故障診断回路Aから
のホールド信号を入力すると、STセレクタ25からの
出力をマスクする回路である。例えば、ユニット監視制
御パッケージ2が故障した場合に、ユニット監視制御パ
ッケージ2から外部へ出力される信号の正確性を保証で
きなくなり、システム誤動作をまねく恐れがあるが、上
記の抑止回路400によれば、外部への出力を抑制して
故障による周囲への影響を防ぐことができる。
ワーオン引き延ばし回路410は、図18に示すよう
に、CPU290のリセット時間を引き延ばすパワーオ
ン引き延ばし回路410aと、ユニット監視制御パッケ
ージ2がユニットBのスロット1に装填されたときにメ
イン監視制御パッケージ1へ送信される実装情報の送信
時期を引き延ばすパワーオン引き延ばし回路410bと
から構成される。但し、CPU290のリセット時間を
引き延ばすパワーオン引き延ばし回路410aによって
引き延ばされる時間t1と、実装出力の送信時期を引き
延ばすパワーオン引き延ばし回路410bによって引き
延ばされる時間t2とに時間差を設け、CPU290の
リセット後に所定時間tが経過してからユニット監視制
御パッケージ2からメイン監視制御パッケージ1へ実装
情報を送るようにしている(図19参照)。この結果、
ユニット監視制御パッケージ2をユニットBのスロット
(2)に装填した直後のCPU290のリセット期間中
におけるメイン監視制御パッケージ1からのアクセスを
防止することができる。
ージ1に実装されるRAM310は、CPU290の走
行動作履歴を格納する。この走行動作履歴は、障害発生
等の解析を行うことを考慮して障害発生時期が特定する
ことができることが好ましい。そこで、日時を掲示する
ことができる時計機能を設けるようにしてもよいが、時
計機能を備えていないパッケージの場合は、CPU29
0の内部タイマーを利用して、電源投入時から障害が発
生するまでに経過した時間をエラー発生情報とともに格
納するようにする。例えば、CPU290の内部タイマ
ーとして、50msecごとに信号を出力するイベント
タイマーを用いれば、電源投入時からの経過時間を50
msec単位にカウントすることができる。そして、障
害発生時には、CPU290のイベントタイマーのカウ
ント値(電源投入時からの経過時間を日・時・分・秒で
表したもの)と、障害の種類と、エラー情報とをRAM
310に書き込むようにする。但しRAM310のメモ
リ領域には限界があるため、メモリ領域が一杯になった
ときには、上書きをするようにする。
ているアプリケーションプログラムに従って動作するも
のであり、定期的にユニットBのスロット(2)〜
(n)に装填されている処理パッケージ(1)〜(n)
の動作履歴等を収集する。例えば、CPU290は、処
理パッケージ(1)〜(n)宛のコマンドUCMDを作
成し、作成したユニットコマンドUCMDをユニット用
デュアルポートRAM370に書き込む。ユニット用デ
ュアルポートRAM370に書き込まれたユニットコマ
ンドUCMDは、UCMD送信部380によって読み出
されて処理パッケージ(1)〜(n)へ送信される。こ
のユニットコマンドUCMDに対する処理パッケージ
(n)からの応答USTは、UST受信部390によっ
て受信される。ユニット応答USTを受信したUST受
信部390は、受信したユニット応答USTをユニット
用デュアルポートRAM370に書き込む。このユニッ
ト用デュアルポートRAM310に書き込まれたユニッ
ト応答USTは、CPU290によって読み出されてイ
ンタフェース用デュアルポートRAM320に書き込ま
れる。
用デュアルポートRAM320に定期的にアクセスし
て、メイン監視制御パッケージ1がCMD/STインタ
ーフェース330を介して書き込んだコマンドCMDを
読み出す。このコマンドCMDがエラー発生履歴の送信
命令であれば、RAM310に格納されているエラー発
生履歴を読み出してインタフェース用デュアルポートR
AM330のST領域に書き込む。また、インタフェー
ス用デュアルポートRAM330のCMD領域に格納さ
れているコマンドCMDが実装情報の送信要求であれ
ば、CPU290は、READレジスタ群350に格納
されている実装情報を読み出し、インタフェース用デュ
アルポートRAM330のST領域に書き込む。
制御パッケージ2の動作について述べる。先ず、ユニッ
ト監視制御パッケージ2をユニットBのスロット(2)
に装填したときには、パワーオン引き延ばし回路410
がCPU290のリセット時間とメイン監視制御パッケ
ージ1宛に送られる実装情報(ユニット監視制御パッケ
ージ2がスロット(2)に装填されたことを示す情報)
の送信時期とを引き延ばす。この場合、ユニット監視制
御パッケージ2のCPU290のリセットが解除された
時点から所定時間後にメイン監視制御パッケージ1へ実
装情報が送られる。
情報を受信したメイン監視パッケージ1は、ユニット監
視制御パッケージ2に対するコマンドCMDの送信を開
始する。
ユニットBの処理パッケージ(1)〜(n)宛のコマン
ドCMDが送信された場合のユニット監視制御パッケー
ジ2の動作は、前述の実施の形態2と同様であり、説明
は省略する。
ニット監視制御パッケージ2宛のコマンドCMDが送信
された場合のユニット監視制御パッケージ2の動作につ
いて図20のフローチャート図に沿って説明する。
ン監視パッケージ1からのコマンドCMDが信号線L
1’を介してCMD/STインタフェース330に入力
される(S2001)。
ドCMDを入力したCMD/STインタフェース330
は、入力したコマンドCMDの命令データ領域からメモ
リアドレスと書き込みデータとを抜き出す(S200
2)。
0は、コマンドCMDから抜き出した書き込みデータ及
びメモリアドレスとともに、インタフェース用デュアル
ポートRAM320のCMD格納領域を指定するアドレ
スと、CMD格納領域の前記メモリアドレスによって特
定されるエリア内の8バイト分のアドレスと、WRIT
E制御信号とを出力する(S2003)。ここで、CP
U290がCMD/STインタフェース330にアクセ
スしていれば(S2004)、CMD/STインタフェ
ース330から出力された書き込みデータ、メモリアド
レス、インタフェース用デュアルポートRAM320の
CMD格納領域を指定するアドレス、このアドレスによ
って特定されるCMD格納領域内の前記メモリアドレス
によって特定されるエリア内の8バイト分のアドレス、
及び、WRITE制御信号は、CPU290のアクセス
終了後にインタフェース用デュアルポートRAM320
に入力される。これらのデータを入力したインタフェー
ス用デュアルポートRAM330は、入力したアドレス
によって特定される領域に、上記の書き込みデータを書
き込む(S2005)。
がインタフェース用デュアルポートRAM320にアク
セスしていなければ、CMD/STインタフェース33
0から出力された書き込みデータ、メモリアドレス、イ
ンタフェース用デュアルポートRAM320のCMD格
納領域を指定するアドレス、このアドレスによって特定
されるCMD格納領域内の前記メモリアドレスによって
特定されるエリア内の8バイト分のアドレス、及び、W
RITE制御信号は、直ちにインタフェース用デュアル
ポートRAM320に入力され、入力したアドレスによ
って特定される領域に書き込みデータを書き込む(S2
008)。
は、メイン監視制御パッケージ1からのコマンドCMD
の先頭ビットを入力したことをトリガにして、コマンド
CMDのビット数をカウントしており、コマンドCMD
の64ビット分をカウントした時点で、コマンドCMD
から抜き出したメモリアドレスとともに、インタフェー
ス用デュアルポートRAM320のST格納領域を指定
するアドレスと、ST格納領域の前記メモリアドレスに
よって特定されるエリア内の8バイト分のアドレスと、
READ制御信号とを出力する(S2006)。
力されたメモリアドレス、インタフェース用デュアルポ
ートRAM320のST格納領域を指定するアドレス、
ST格納領域の前記メモリアドレスによって特定される
エリア内の8バイト分のアドレス、及び、READ制御
信号は、インタフェース用デュアルポートRAM320
に入力される。このとき、インタフェース用デュアルポ
ートRAM320は、入力したアドレスによって特定さ
れる領域に格納されているデータを読み出すことにな
る。そして、インタフェース用デュアルポートRAM3
30によって読み出されたデータは、CMD/STイン
タフェース330のパラレル/シリアル変換部P/Sに
よってパラレルデータ形式からシリアルデータ形式に変
換される。パラレル/シリアル変換部P/Sによってシ
リアルデータ形式に変換されたデータは、STバッファ
26に入力される。ここで、STセレクタ25には、ア
ドレスラッチ回路24によってコマンドCMDから読み
出されたアドレスとしてユニット監視パッケージ2のア
ドレスが入力されているので、STセレクタ25は、S
Tバッファ25のメモリ素子(1)〜(n+1)のう
ち、ユニット監視制御パッケージ2のアドレスに対応す
るアドレスのメモリ素子(n+1)に格納されているデ
ータ、すなわち、CMD/STインタフェース330に
よって書き込まれたデータを読み出す。STセレクタ2
5によって読み出されたデータは、信号線L2’及びユ
ニット間接続ケーブル4を介してメイン監視制御パッケ
ージ1へ送られる。尚、信号線L2’の途中に設けられ
ている抑止回路400がWRITEレジスタ群の故障診
断回路Aからのホールド信号を入力している場合には、
STセレクタ25から読み出されたデータは、抑止回路
400によってマスクされてからメイン監視制御パッケ
ージ1へ送られる(S2007)。
ト監視制御パッケージ2よれば、予め処理パッケージ
(1)〜(n)からのデータを収集しておくことができ
るため、メイン監視制御パッケージ1が処理パッケージ
(1)〜(n)からのデータ収集を行う必要がなくな
り、メイン監視制御パッケージ1にかかる負担を軽減す
ることができる。
スロットに1つのメイン監視制御パッケージ1を装填し
た例について説明したが、ユニットAの共通スロットに
2つのメイン監視制御パッケージ(A)1及びメイン監
視制御パッケージ(B)100を装填し、2つのメイン
監視制御パッケージ(A)1、(B)100によってユ
ニットBの監視制御を行うようにしてもよい。この場
合、ユニット監視制御パッケージ2に実装されるインタ
フェース用デュアルポートRAM320は、図22に示
すようにメイン監視制御パッケージ(A)1用のCMD
格納領域及びST格納領域と、メイン監視制御パッケー
ジ(B)100用のCMD格納領域及びST格納領域と
に分割されるようにする。
PU290がメイン監視制御パッケージ(A)用のCM
D格納領域に格納されているコマンドCMDをメイン監
視制御パッケージ(B)100用のST格納領域に複写
することにより、もしくは、メイン監視制御パッケージ
(B)100用のCMD格納領域に格納されているコマ
ンドCMDをメイン監視制御パッケージ(A)1用のS
T格納領域に複写することにより、メイン監視制御パッ
ケージ(A)1とメイン監視制御パッケージ(B)10
0との間で情報の受け渡しを行うこともできる。
視制御パッケージ2では、ファームウェアの初期設定が
行われる際にインタフェース用デュアルポートRAM3
20のRead/Writeチェックを行う必要があ
る。インタフェース用デュアルポートRAM320のメ
モリチェックが行われているときに、メイン監視制御パ
ッケージ1からのアクセスがあると、メイン監視制御パ
ッケージ1からのアクセスとメモリチェックとが競合し
てしまい、インタフェース用デュアルポートRAM32
0のメモリチェックエラーが判定される。そこで、図2
2に示すように、インタフェース用デュアルポートRA
M320のメモリチェックが終了するとイネーブル信号
を出力するWRITEレジスタ群360と、上記のWR
ITEレジスタ群360からのイネーブル信号を入力し
たときにCMD/STインタフェース330からの制御
信号をインタフェース用デュアルポートRAM320に
入力させるイネーブル制御付ゲート420とを備えるよ
うにした。この場合、ユニット監視制御パッケージ1が
ユニットBのスロット(2)に装填されたとき等のよう
にファームウェアの初期設定時において、インタフェー
ス用デュアルポートRAM320のメモリチェックが行
われている間は、メイン監視制御パッケージ1からイン
タフェース用デュアルポートRAM320へのアクセス
がディセーブルとなり、メモリチェックとメイン監視制
御パッケージ1からのアクセスとが競合するのを防止
し、メモリチェックエラーの発生を防止することができ
る。
制御パッケージ1のように、処理パッケージ(1)〜
(n)のフェイルランプの点灯制御を行うLED点灯制
御回路Bを備えている場合は、ユニット監視制御パッケ
ージ2をユニットBのスロット(2)から挿抜するとき
に発生するハザードが処理パッケージ(1)〜(n)に
取り込まれ、処理パッケージ(1)〜(n)のフェイル
ランプ用のLEDが点滅することになる。そこで、図2
3の(a)あるいは(b)に示すように、LED点灯制
御回路Bからの出力をスリーステート出力制御付ゲート
あるいはオープンコレクタ出力ゲートを介して出力する
ようにし、パワーオンリセット信号を入力している間は
LED点灯制御回路Bからの出力をマスクするようにし
ても良い。この場合、ユニット監視制御パッケージ2を
ユニットBのスロット(2)から挿抜したときに発生す
るハザードを抑制し、処理パッケージ(1)〜(n)の
フェイルランプ用LEDが点滅することが防止される。
視制御パッケージ1のように、CPU290が処理パッ
ケージ(1)〜(n)からのデータ収集を一定周期毎に
行う場合は、インタフェース用デュアルポートRAM3
20に格納されたデータ(CPU290が処理パッケー
ジ(1)〜(n)から収集したデータ)は一定周期毎に
更新されることになる。一方、メイン監視制御パッケー
ジ1も一定周期毎にインタフェース用デュアルポートR
AM320にアクセスして、CPU290によって収集
されたデータを読み出すことになる。そこで、メイン監
視制御パッケージがインタフェース用デュアルポートR
AM320にアクセスする周期と、CPU290がイン
タフェース用デュアルポートRAM320のデータを更
新する周期とを考慮して、メイン監視制御パッケージ1
がアクセスする周期中に発生した状態を更新せずに保持
して、メイン監視制御パッケージ1に通知することがで
きるようにすることが好ましい。
状態としては、例えば、以下の3つの種類の警報の発生
がある。 ”Warning”・・・・1秒以内に発生して、回復
する警報 ”minor”・・・・・1秒以上継続して発生して、
2秒以内に回復する警報 ”major”・・・・・3秒以上継続して発生する警
報 上記の3つの警報発生をインタフェース用デュアルポー
トRAM320に保持させるためには、処理パッケージ
(1)〜(n)の状態を秒単位で保持しなければならな
い。例えば、図24に示すように、メイン監視制御パッ
ケージ1のアクセス周期を1秒とし、ユニット監視制御
パッケージ2のデータ収集周期を数us程度とした場合
は、1秒以内の警報(Warning)発生をメイン監
視制御パッケージ1に通知するには、メイン監視制御パ
ッケージ1からのアクセスタイミングとメイン監視制御
パッケージ2のデータ更新タイミングとを同期させる必
要がある。そこで、図25に示すように、インタフェー
ス用デュアルポートRAM320に収集終了フラグ書き
込み領域を設ける。この収集終了フラグ書き込み領域に
は、メイン監視制御パッケージ1がデータの読み出しを
行ったときに”01”(収集終了フラグ)がセットされ
る。そして、収集終了フラグ書き込み領域の収集終了フ
ラグ”01”は、CPU290がデータを更新したとき
に”00”にリセットされる。
データ収集処理について図26のフローチャート図に沿
って説明する。ユニット監視制御パッケージ2のCPU
290は、READレジスタ群350から処理パッケー
ジ(1)〜(n)の実装情報を読み出す(S260
1)。
ルポートRAM320にアクセスして、収集終了フラグ
書き込み領域のフラグを参照する(S2602)。上記
のS2602において、CPU290は、収集終了フラ
グ書き込み領域のフラグが”01”であるか否かを判別
する(S2603)。
グ書き込み領域にフラグ”01”が書き込まれていれ
ば、CPU290は、収集終了フラグ書き込み領域に”
00”を書き込む(S2604)。
用デュアルポートRAM320の実装情報(前回収集し
た実装情報)をクリアして(S2605)、READレ
ジスタ群350から読み出した実装情報を新たに書き込
む(S2606)。
了フラグ書き込み領域に”00”が格納されていれば、
CPU290は、インタフェース用デュアルポートRA
M320に格納されている実装情報(前回収集した実装
情報)を読み出し(S2607)、読み出した実装情報
と今回収集した実装情報との論理和を演算し、この論理
和演算によって得られた実装情報(前回収集した実装情
報と今回収集した実装情報との累積情報)をインタフェ
ース用デュアルポートRAM320に書き込む(S26
08)。
からのアクセスタイミングとユニット監視制御パッケー
ジ2内のデータ更新タイミングとを同期させることによ
り、情報の取りこぼしがなくなり、前述の警報をメイン
監視制御パッケージに通知することができる。
ニットAの共通スロットに図27に示すような疑似警報
発生治具を装填するようにしてもよい。疑似警報発生治
具は、処理パッケージ(1)〜(n)に対して任意の警
報(Warning,minor,major,et
c.)を発生させる命令を出力するものであり、メイン
監視制御パッケージ1から擬似警報発生命令の出力許可
信号を入力すると、疑似警報発生命令を含むコマンドC
MDを出力する。
CMDは、ユニット監視制御パッケージのCMD受信部
230においてシリアルデータ形式からパラレルデータ
形式に変換されて処理パッケージ(1)〜(n)へ送ら
れる。
CMDとメイン監視制御パッケージ1からのコマンドC
MDとがユニット間接続ケーブル4で衝突することを避
ける必要がある。例えば、前述の図24に示したよう
に、メイン監視制御パッケージ1からユニット監視制御
パッケージ2へのアクセスは1秒周期で行われるので、
メイン監視制亜パッケージ1とユニット監視制御パッケ
ージ2とを接続するユニット間接続ケーブル4のパス
は、1秒周期に数10ms程度使用されるだけで、残り
の時間は空いていることになる。そこで、メイン監視制
御パッケージ1は、通常のコマンドCMDが占有してい
る時間以外の時間で疑似警報発生治具に対する出力許可
信号を出力するようにする(図28参照)。
Dは、CMD受信部230から処理パッケージ(1)〜
(n)へ送信するようにしてもよいが、図29に示すよ
うに、インタフェース用デュアルポートRAM320を
介して処理パッケージ(1)〜(n)へ送信するように
してもよい。この場合、ユニット監視制御パッケージ2
のインタフェース用デュアルポートRAM320には、
疑似警報用のコマンドCMDを格納する領域を設ける。
さらに、ユニット監視制御パッケージ2のWRITEレ
ジスタ群360は、疑似警報発生命令を出力するI/O
ポートを備えるようにする。そして、ユニット監視制御
パッケージ2は、通常のコマンドCMDを処理している
時間以外に擬似警報発生用のコマンドCMDが割り込ん
でくると、このコマンドCMDを疑似警報用のコマンド
格納領域に書き込む。そして、ユニット監視制御パッケ
ージ2のCPU290は、通常のコマンドCMDを処理
している時間以外の時間帯に一度インタフェース用デュ
アルポートRAM320の疑似警報用のコマンド格納領
域にアクセスして、そのコマンド格納領域に格納されて
いるコマンドCMDをWRITEレジスタ群360のI
/Oポートから処理パッケージ(1)〜(n)へ送信す
る。
警報を発生させる構成を採用した場合に、装置運用時に
誤って擬似警報が発生すると、伝送装置が誤動作してし
まうので、装置運用時は疑似警報の発生を禁止するよう
にすることが好ましい。そこで、図30に示すように、
擬似警報発生治具を実装すると治具内のグランドレベル
がユニット間ケーブルを介してユニット監視制御パッケ
ージ1に送られるようにするとともに、このグランドレ
ベルの信号を入力したときにCMD受信部230からの
疑似警報発生命令を有効にするイネーブル付バッファを
備えるようにしてもよい。通常、伝送装置の運用時には
疑似警報発生治具が装填されないので、ユニット監視制
御パッケージ1のイネーブル付バッファには、プルアッ
プ抵抗を介して接続された正電源5Vからの信号が入力
されることになり、イネーブル付バッファからの出力が
禁止されることになる。
は、CMDバッファとしてイネーブル制御付きのバッフ
ァを用い、前述の擬似警報発生治具からのコマンドCM
Dによってイネーブル制御付バッファを制御するように
してもよい。この場合、疑似警報発生治具からイネーブ
ル制御付バッファにディセーブル信号を入力することに
より、コマンドCMDを送信する信号線の切断状態を模
擬することができる。ここで、処理パッケージ(1)〜
(n)が複数存在する場合には、各処理パッケージ
(1)〜(n)毎に切断状態を模擬できるようにする。
これにより、ある処理パッケージ(n)について切断状
態を模擬したときに、ユニット監視制御パッケージ2が
前記処理パッケージ(n)のフェイルランプ用LEDを
点灯させるかどうかを試験することができ、ユニット監
視制御パッケージ2のフェイルランプ点灯制御が正常で
あるか否かを検証することができる。
ニット監視制御パッケージ2のROM300に格納され
るアプリケーションプログラムの性能試験を行うシステ
ムを示す図である。
ジを模擬し、CMD及びSTの送受信を行う。この治具
1は、パーソナルコンピュータのテストプログラムによ
って設定されたコマンドCMDの送信、コマンドCMD
に対する応答STの受信を行う。
(n)を模擬し、ユニット監視制御パッケージ2からの
コマンドCMDに対する応答STの送信、直流情報の入
出力を行う。この治具2は、パーソナルコンピュータの
テストプログラムによってコマンドCMDに対する応答
STの送信を行う。ここで、治具2のCMD DPRA
MとST DPRAMはユニット監視制御パッケージ2
から処理パッケージ(n)に対するCMD/STインタ
ーフェースを模擬する部分である。CMD DPRAM
は、コマンドCMD内のアドレスを抽出し、CMD D
PRAMに書き込むと同時にST DPRAMからパー
ソナルコンピュータのテストプログラムによって予め設
定されている応答データを読み出す。ユニット監視制御
パッケージ2は、治具2からの応答STを治具1へ送信
する。
をユニット監視制御パッケージ2を介して治具2のパー
ソナルコンピュータでモニタし、治具2からの応答ST
をユニット監視制御パッケージ2を介して治具1のパー
ソナルコンピュータでモニタすることにより、ユニット
監視制御パッケージ2のファームウェアのデバックを、
実際の装置がない状態で擬似的に行うことができる。
試験を行う治具として、図32に示すように、一台でメ
イン監視制御パッケージと処理パッケージ(n)とを模
擬できる装置を用いてもよい。
処理パッケージからの応答と誤動作した処理パッケージ
からの応答との衝突を防止することができると共に、コ
マンドの宛先である処理パッケージからの応答を確実に
メイン監視制御パッケージへ送信することができる。
実装もしくは未実装状態を判別することができる。
ージの構成を示すブロック図
す図
レスを説明する図
ージの構成を示すブロック図
ハザード抑制機構から出力される信号の波形とを示す図
ケージの構成を示すブロック図
すブロック図
ーマットを示す図
の構成を示す図
構成を示す図
ック図
されたリセット信号と実装情報とを示す図
視制御パッケージの動作過程を示すフローチャート図
ッケージの構成を示すブロック図
ッケージの構成を示すブロック図
LED点灯制御回路Bからの出力をマスクする回路の構
成を示す図
期とユニット監視制御パッケージのデータ更新周期とを
示すタイミングチャート図
ッケージの構成を示すブロック図
理を示すフローチャート図
ブロック図
タイミングを示すタイミングチャート図
う装置の構成示すブロック図
う装置の構成示すブロック図
う装置の構成示すブロック図
う装置の構成示すブロック図
Claims (4)
- 【請求項1】 複数の処理パッケージを装填する第1の
ユニットと、前記第1のユニットに装填された処理パッ
ケージを制御するメイン監視制御パッケージを装填した
第2のユニットとを備えた分離するユニットの監視制御
システムであって、 前記メイン監視制御パッケージから処理パッケージ宛に
送られるコマンドの宛先の処理パッケージを判別する宛
先判別手段と、 前記複数の処理パッケージのそれぞれに対応する情報格
納領域を有し、前記処理パッケージからの前記コマンド
に対する応答を前記処理パッケージに対応する情報格納
領域に格納する応答格納手段と、 前記応答格納手段のうち、前記宛先判別手段によって判
別された宛先の処理パッケージに対応する情報格納領域
に格納されている応答を読み出す情報選択手段と、 前記情報選択手段によって読み出された応答を前記第1
のユニットのメイン監視制御パッケージへ送信する応答
送信手段と、を備えるユニット監視制御パッケージを前
記第1のユニットに装填したことを特徴とする分離する
ユニットの監視制御システム。 - 【請求項2】 前記ユニット監視制御パッケージは、前
記第1のユニットに装填されている処理パッケージを判
別する装填情報判別手段をさらに備え、 前記宛先判別手段によって前記コマンドの宛先がユニッ
ト監視パッケージであることが判別されたときに、前記
応答送信手段は、前記装填情報判別手段によって前記第
1のユニットに装填されていると判別された処理パッケ
ージを識別する情報を前記メイン監視パッケージへ送信
することを特徴とする請求項1記載の分離するユニット
の監視制御システム。 - 【請求項3】 前記ユニット監視制御パッケージは、前
記第1のユニットに装填されている処理パッケージを判
別する装填情報判別手段をさらに備え、 前記応答送信手段は、前記メイン監視パッケージからの
コマンドを処理パッケージに送った時点から所定時間以
内に前記処理パッケージからの応答が送られてこない
と、前記装填情報判別手段によって前記第1のユニット
に装填されていると判別された処理パッケージを識別す
る情報を前記メイン監視制御パッケージへ送信すること
を特徴とする請求項1記載の分離するユニットの監視制
御システム。 - 【請求項4】 前記ユニット監視制御パッケージは、前
記処理パッケージ宛のコマンドを作成するコマンド作成
手段と、 前記コマンド作成手段によって作成されたコマンドを前
記処理パッケージへ送信するコマンド送信手段と、 前記コマンド送信手段によって送信されたコマンドに対
する前記処理パッケージからの応答を受信する応答受信
手段と、 前記応答受信手段によって受信された応答を、前記処理
パッケージを識別する情報と共に格納する情報格納手段
と、 前記メイン監視パッケージからのコマンドを受信したと
きに、前記情報格納手段を検索して、前記コマンドの宛
先の処理パッケージからの応答を読み出す応答読出手段
とをさらに備え、 前記応答送信手段は、前記応答読出手段によって読み出
された応答を前記メイン監視パッケージへ送信すること
を特徴とする請求項1記載の分離するユニットの監視制
御システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20272296A JP3464872B2 (ja) | 1996-06-26 | 1996-06-26 | 分離するユニットの監視制御システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20272296A JP3464872B2 (ja) | 1996-06-26 | 1996-06-26 | 分離するユニットの監視制御システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1011408A true JPH1011408A (ja) | 1998-01-16 |
JP3464872B2 JP3464872B2 (ja) | 2003-11-10 |
Family
ID=16462086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20272296A Expired - Fee Related JP3464872B2 (ja) | 1996-06-26 | 1996-06-26 | 分離するユニットの監視制御システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3464872B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005513833A (ja) * | 2001-12-18 | 2005-05-12 | ザ ユニバーシティ オブ ロチェスター | 多重焦点非球面レンズを使用して拡大焦点距離を得る撮像 |
JP2008071201A (ja) * | 2006-09-14 | 2008-03-27 | Fujitsu Ltd | 電源障害監視方法および装置 |
WO2016170840A1 (ja) * | 2015-04-24 | 2016-10-27 | 富士電機株式会社 | 駆動制御装置 |
-
1996
- 1996-06-26 JP JP20272296A patent/JP3464872B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005513833A (ja) * | 2001-12-18 | 2005-05-12 | ザ ユニバーシティ オブ ロチェスター | 多重焦点非球面レンズを使用して拡大焦点距離を得る撮像 |
JP2008071201A (ja) * | 2006-09-14 | 2008-03-27 | Fujitsu Ltd | 電源障害監視方法および装置 |
WO2016170840A1 (ja) * | 2015-04-24 | 2016-10-27 | 富士電機株式会社 | 駆動制御装置 |
JP2016207002A (ja) * | 2015-04-24 | 2016-12-08 | 富士電機株式会社 | 駆動制御装置 |
US10006455B2 (en) | 2015-04-24 | 2018-06-26 | Fuji Electric Co., Ltd | Drive control apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP3464872B2 (ja) | 2003-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6145102A (en) | Transmission of an error message over a network by a computer which fails a self-test | |
US7313717B2 (en) | Error management | |
JP5160085B2 (ja) | ストレージ・デバイスの障害を予測するための装置、システム、および方法 | |
US6804748B2 (en) | Intelligent backplane for serial storage architectures method and system | |
US5386363A (en) | Aircraft load management center | |
US20060106578A1 (en) | Machine management device, communication line diagnosis device and machine management method | |
CA2225972C (en) | Power supply system | |
JP2011043957A (ja) | 障害監視回路、半導体集積回路及び故障個所特定方法 | |
EP3979527A1 (en) | System and method of network synchronized time in safety applications | |
WO2022012052A1 (zh) | 一种i2c死锁并恢复的方法及装置 | |
JPH1011408A (ja) | 分離するユニットの監視制御システム | |
US20070195716A1 (en) | Ring bus in an emulation environment | |
GB2277618A (en) | Multiplexed data transmission for motor vehicle | |
US6934784B2 (en) | Systems and methods for managing-system-management-event data | |
CN111865411A (zh) | 一种交换机光模块监控方法、装置及相关组件 | |
US4914420A (en) | Telecommunication system including a remote alarm reporting unit | |
CN1980096B (zh) | 用于激光驱动电路的故障传感系统 | |
JP3602962B2 (ja) | 伝送装置 | |
CN114897150B (zh) | 一种ai智能模组的可靠性设计方法 | |
JPH1196084A (ja) | 障害検出装置 | |
JPS60112109A (ja) | 故障箇所検知装置 | |
JPH0695731A (ja) | 障害要因診断方式 | |
JP3109573B2 (ja) | 障害lsi検出方式 | |
JP2752760B2 (ja) | 電源制御方式 | |
Tripp et al. | Implementation of a fault tolerant distributed control system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030812 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130822 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |