JPH1011408A - 分離するユニットの監視制御システム - Google Patents

Abstract

(57)【要約】 【課題】本発明は、コマンドの宛先である処理パッケー
ジからの応答を確実にメイン監視制御パッケージへ送信
することができる技術、各スロットの装填及び未装填を
判別する技術を提供することにより処理の迅速化を図る
ことを課題とする。 【解決手段】メイン監視制御パッケージから処理パッケ
ージ宛に送られるコマンドの中から宛先の処理パッケー
ジを判別する宛先判別手段と、複数の被監視制御パッケ
ージのそれぞれに対応する情報格納領域を有し、前記被
監視パッケージからの前記コマンドに対する応答を前記
被監視パッケージに対応する情報格納領域に格納する応
答格納手段と、応答格納手段のうち、前記宛先判別手段
によって判別された宛先の処理パッケージに対応する情
報格納領域に格納されている応答を読み出す情報選択手
段と、前記情報選択手段によって読み出された応答を前
記第１のユニットのメイン監視制御パッケージへ送信す
る応答送信手段とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、種々の処理を実行
する処理パッケージを複数装填したユニットと、これら
処理ユニットの監視制御を行うメイン監視パッケージを
装填したユニットとの監視制御を行うシステムに関す
る。

【０００２】

【従来の技術】伝送路上の信号を分離／多重する伝送装
置として、種々の処理を実行するユニットと、このユニ
ットの監視制御を行うユニットとに分離された装置があ
る。これらのユニットは、ユニット接続ケーブルによっ
て接続される。

【０００３】種々の処理を実行するユニットは、複数の
スロットを有し、各スロットには、目的に応じた処理を
行うパッケージを実装したプリント基板（以下、処理パ
ッケージと記す）を装填する。各処理パッケージは、例
えば、１０Ｇｂ／ｓのデータ送信を行う送信パッケー
ジ、１０Ｇｂ／ｓのデータ受信を行う受信パッケージ、
１．２Ｇｂ／ｓのデータ送信を行うパッケージ、あるい
は１．２Ｇｂ／ｓのデータ受信を行うパッケージ等のよ
うに伝送速度毎に分類されたパッケージである。

【０００４】処理パッケージを装填したユニットを監視
制御するユニットは、処理パッケージの監視制御を行う
パッケージを実装したプリント基板（以下、メイン監視
制御パッケージ）を装填するスロットを有している。

【０００５】さらに、処理パッケージを装填するユニッ
トは、メイン監視制御パッケージと各処理ユニットとの
間で信号の受け渡しを行うパッケージを実装したユニッ
ト監視制御パッケージを装填するスロットを有してい
る。

【０００６】ユニット監視制御パッケージには、二本の
シリアルな信号線が接続されている。二本の信号線のう
ちの一方の信号線は、ユニット監視制御パッケージから
処理パッケージへ送信されるコマンドＣＭＤを送信する
ためのコマンド用信号線であり、このコマンド用信号線
に複数の処理パッケージが接続されている。この場合、
ユニット監視制御パッケージからのコマンドＣＭＤは、
コマンド用信号線を経由して全ての処理パッケージに分
配される。また、二本の信号線のうちの他方の信号線
は、処理パッケージからユニット監視制御パッケージへ
送信される応答ＳＴを送信するための応答用信号線であ
り、この応答用信号線に複数の処理ユニットが接続され
ている。

【０００７】メイン監視制御パッケージと処理パッケー
ジとの間で送受信されるコマンドＣＭＤと応答ＳＴと
は、６４ビットのデータ長を有する信号であり、この信
号の先頭の２バイトには、宛先を示すアドレスや命令の
種類を示す制御コード等が格納される。また、上記の信
号の末尾の１バイトには、ＣＲＣ演算されたＣＲＣチェ
ックコードが格納される。さらに、上記の信号において
制御コードとＣＲＣチェックコードとの間の５バイト
（４０ビット）の領域は、コマンドデータや応答データ
を格納するデータフィールドである。

【０００８】メイン監視制御パッケージは、処理パッケ
ージ宛のコマンドＣＭＤをユニット間接続ケーブルを介
してユニット監視制御パッケージへ送信するとともに、
各処理パッケージからユニット監視制御パッケージを介
して送信されてくる応答ＳＴを受信するＣＭＤ／ＳＴ送
受信部と、コマンドＣＭＤの生成もしくは応答ＳＴの解
析等を行うＣＰＵとを備えている。ＣＰＵは、各処理パ
ッケージ宛のコマンドＣＭＤを生成し、生成したコマン
ドＣＭＤをＣＭＤ／ＳＴ送受信部からユニット監視制御
パッケージへ送信する。また、ＣＰＵは、ＣＭＤ／ＳＴ
送受信部によって受信された応答ＳＴを解析する。

【０００９】ユニット監視制御パッケージは、メイン監
視制御パッケージからのコマンドＣＭＤを一旦格納した
のち、コマンド用の信号線に出力するコマンド用バッフ
ァと、処理パッケージからの応答ＳＴを一旦格納したの
ち、ユニット間接続ケーブル２出力する応答用バッファ
とを備えている。

【００１０】各処理パッケージは、ユニット監視制御パ
ッケージからのコマンドＣＭＤを受信してパッケージ内
のデバイスに入力するとともに、パッケージ内のデバイ
スからの応答ＳＴを応答用の信号線を介してユニット監
視制御パッケージへ送信するＣＭＤ／ＳＴ送受信部を備
えている。

【００１１】メイン監視制御パッケージから処理パッケ
ージへコマンドを送信する場合、メイン監視制御パッケ
ージのＣＰＵは、ある処理コマンド宛の命令データを生
成し、この命令データに、宛先の処理パッケージのアド
レス、生成したコマンドＣＭＤの種類を示す制御コー
ド、及び、ＣＲＣチェックコードを付加してコマンドＣ
ＭＤを生成する。生成されたコマンドＣＭＤは、ＣＭＤ
／ＳＴ送受信部からユニット間接続ケーブルを介してユ
ニット監視制御パッケージへ送信される。

【００１２】ユニット監視制御パッケージのコマンド用
バッファは、メイン監視制御パッケージからのコマンド
ＣＭＤを一旦格納したのち、コマンド送信用の信号線に
出力する。

【００１３】コマンド送信用の信号線に出力されたコマ
ンドＣＭＤは、全ての処理パッケージに分配される。各
処理パッケージのＣＭＤ／ＳＴ送受信部は、ユニット監
視制御パッケージからのコマンドＣＭＤを受信すると、
コマンドＣＭＤのアドレスを参照して、自分宛のコマン
ドＣＭＤであるか否かを判別する。ここで、ＣＭＤ／Ｓ
Ｔ送受信部は、受信したコマンドＣＭＤが自分宛のコマ
ンドＣＭＤであることを判定すると、このコマンドＣＭ
Ｄをシリアル信号形式からパラレル信号形式に変換し
て、パッケージ内のデバイスに入力する。パッケージ内
のデバイスは、コマンドＣＭＤのデータフィールドに格
納されている命令データを取り出し、命令データに従っ
た処理を実行する。デバイスは、命令データに従った処
理を終了すると、その終了結果等を応答データとして、
応答ＳＴを生成する。具体的には、デバイスは、応答デ
ータに、コマンドＣＭＤに付加されていたアドレス及び
制御コードと、新たに生成したＣＲＣチェックコードと
を付加して応答ＳＴを生成する。生成された応答ＳＴ
は、ＣＭＤ／ＳＴ送受信部によってパラレル信号形式か
らシリアル信号形式へ変換されたのち、ＳＴ用の信号線
を介してユニット監視制御パッケージへ送信される。

【００１４】ユニット監視制御パッケージは、処理パッ
ケージからの応答ＳＴを受信すると、応答用バッファに
一旦格納したのち、ユニット間接続ケーブルへ出力す
る。ユニット間接続ケーブルへ出力された応答ＳＴは、
ユニット間接続ケーブルを経てメイン監視制御パッケー
ジへ送信される。

【００１５】メイン監視制御パッケージのＣＭＤ／ＳＴ
送受信部は、ユニット監視制御パッケージからの応答Ｓ
Ｔを受信すると、受信した応答ＳＴをＣＰＵに入力す
る。ＣＰＵは、入力された応答ＳＴを解析して、コマン
ドＣＭＤの処理結果、または処理パッケージの動作状態
や、処理パッケージの正常性等を判定する。

【００１６】

【発明が解決しようとする課題】ところで、上記したよ
うなシリアル通信による監視制御を行う際、以下のよう
な不具合を生じる。

【００１７】ユニット監視制御パッケージからコマンド
ＣＭＤが送信されると、このコマンドＣＭＤが全ての処
理パッケージに分配されるため、ある処理パッケージが
誤動作して他の処理パッケージ宛のコマンドＣＭＤに対
する応答ＳＴを送信すると、応答用信号線において、コ
マンドＣＭＤの宛先の処理パッケージから送信された応
答ＳＴと、誤動作した処理パッケージから送信された応
答ＳＴとが衝突し、ユニット監視制御パッケージ及びメ
イン監視制御パッケージに応答ＳＴが送信されないとい
う問題がある。

【００１８】また、処理パッケージが装填されていない
スロット、または電源異常等が発生したために応答動作
ができない処理パッケージ宛にコマンドＣＭＤが送信さ
れた場合は、メイン監視制御パッケージは、コマンドＣ
ＭＤの宛先の処理パッケージがスロットに装填されてい
ないこと、あるいは、コマンドＣＭＤの宛先の処理パッ
ケージが電源異常を発生していることを判定できずに、
その処理パッケージからの応答に待機する。処理パッケ
ージからの応答に待機しているメイン監視制御パッケー
ジは動作を中断しなければならず、装置全体の性能低下
を招くという問題がある。

【００１９】さらに、処理パッケージの数が増えると、
メイン監視制御パッケージの負担が大きなり、高速な処
理が困難になるという問題がある。そこで、本発明は、
上記問題点に鑑みてなされたものであり、コマンドの宛
先である処理パッケージからの応答を確実にメイン監視
制御パッケージへ送信することができる技術、各スロッ
トの装填及び未装填を判別する技術、多数の処理パッケ
ージを装填した場合でも処理の遅延を防止する技術を提
供し、メイン監視制御パッケージにかかる負担を軽減す
ると共に、処理の迅速化を図ることを課題とする。

【００２０】

【課題を解決するための手段】本発明は、前記課題を解
決するために以下のような手段を採用した。すなわち、
複数の処理パッケージを装填する第１のユニットと、前
記第１のユニットに装填された処理パッケージを制御す
るメイン監視制御パッケージを装填した第２のユニット
とを備えた分離するユニットの監視制御システムであっ
て、前記メイン監視制御パッケージから処理パッケージ
宛に送られるコマンドの宛先の処理パッケージを判別す
る宛先判別手段と、前記複数の処理パッケージのそれぞ
れに対応する情報格納領域を有し、前記処理パッケージ
からの前記コマンドに対する応答を前記処理パッケージ
に対応する情報格納領域に格納する応答格納手段と、前
記応答格納手段のうち、前記宛先判別手段によって判別
された宛先の処理パッケージに対応する情報格納領域に
格納されている応答を読み出す情報選択手段と、前記情
報選択手段によって読み出された応答を前記第１のユニ
ットのメイン監視制御パッケージへ送信する応答送信手
段とを備えるユニット監視制御パッケージを前記第１の
ユニットに装填することを特徴とする。

【００２１】また、ユニット監視制御パッケージは、前
記の構成に加えて、前記第１のユニットに装填されてい
る処理パッケージを判別する装填情報判別手段を備える
ようにしてもよい。この場合、応答送信手段は、宛先判
別手段によって前記コマンドの宛先がユニット監視制御
パッケージであることが判別されたときに、前記装填情
報判別手段によって前記第１のユニットに装填されてい
ると判定された処理パッケージを識別する情報を前記メ
イン監視制御パッケージへ送信するようにしてもよい。

【００２２】さらに、ユニット監視制御パッケージは、
前記第１のユニットに装填されている処理パッケージを
判別する装填情報判別手段をさらに備えるようにしても
よい。この場合、応答送信手段は、前記メイン監視パッ
ケージからのコマンドを処理パッケージに送った時点か
ら所定時間以内に前記処理パッケージからの応答が送ら
れてこないと、前記装填情報判別手段によって第１のユ
ニットに装填されていると判別された処理パッケージを
識別する情報を前記メイン監視制御パッケージへ送信す
るようにしてもよい。

【００２３】また、ユニット監視パッケージは、前記処
理パッケージ宛のコマンドを作成するコマンド作成手段
と、前記コマンド作成手段によって作成されたコマンド
を前記処理パッケージへ送信するコマンド送信手段と、
前記コマンド送信手段によって送信されたコマンドに対
する前記処理パッケージからの応答を受信する応答受信
手段と、前記応答受信手段によって受信された応答を、
前記処理パッケージを識別する情報と共に格納する情報
格納手段と、前記メイン監視パッケージからのコマンド
を受信したときに、前記情報格納手段を検索して、前記
コマンドの宛先の処理パッケージからの応答を読み出す
応答読出手段とをさらに備えるようにしてもよい。この
場合、応答送信手段は、前記応答読出手段によって読み
出された応答を前記メイン監視パッケージへ送信するよ
うにしてもよい。これにより、ユニット監視制御パッケ
ージが予め処理パッケージに関する情報を収集しておく
ことができ、メイン監視制御パッケージからのコマンド
を受信した際に予め収集しておいた情報を送り返すこと
ができる。すなわち、メイン監視制御パッケージは、処
理パッケージにコマンドを送信して情報の収集を行う必
要がなくなる。

【００２４】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面に基づいて説明する。 〈実施の形態１〉図１は、本発明にかかる分離するユニ
ットの監視制御システムを適用する伝送装置の概略構成
である。この伝送装置は、共通スロットからなるユニッ
トＡと、ｎ＋１個のスロット（１）〜（ｎ＋１）からな
るユニットＢとを備えている。ユニットＡとユニットＢ
とは、ユニット間接続ケーブルによって接続される。

【００２５】ユニットＡの共通スロットは、メイン監視
制御パッケージ１を実装したプリント基板を装填する。
ユニットＢのｎ＋１個のスロット（１）〜（ｎ＋１）の
うち、最上位のスロット（１）は、ユニット監視パッケ
ージ２を実装したプリント基板を装填する。ユニットＢ
のｎ＋１個のスロット（１）〜（ｎ＋１）のうち、最上
位から２番目のスロット（２）から最下位のスロット
（ｎ＋１）までのｎ個のスロットは、処理パッケージ
（１）〜（ｎ）を実装したプリント基板を装填する。

【００２６】図２は、ユニットＡとユニットＢの構成を
説明するためのブロック図である。ユニットＡは、前述
のように、ユニット間接続ケーブル４によってユニット
Ｂと接続されている。ユニットＡとユニット間接続ケー
ブル４との接続部分には、コネクタ６が設けられてい
る。このコネクタ６のユニットＡ側の端子には、４本の
信号線Ｌ１〜Ｌ４とが接続されている。これら４本の信
号線は、コネクタ６において束ねられてユニット間接続
ケーブル４に接続される。ここで、ユニット間接続ケー
ブル４は、４本の信号線から構成されるものとする。そ
して、これら４本の信号線のそれぞれは、上記の信号線
Ｌ１〜Ｌ４のうちの一本とコネクタ６を介して一対一に
接続される。

【００２７】上記の４本の信号線Ｌ１〜Ｌ４のうちの信
号線Ｌ１とＬ３とは、メイン監視制御パッケージ１に実
装されるＣＭＤ送信部１１と接続されている。上記の４
本の信号線Ｌ１〜Ｌ４のうちの信号線Ｌ２は、メイン監
視制御パッケージ１に実装されるＳＴ受信部１２と接続
されている。

【００２８】また、上記の４本の信号線Ｌ１〜Ｌ４のう
ちの信号線Ｌ４は、メイン監視制御御パッケージ１に実
装されるＩ／Ｏレジスタ１４に接続されている。そし
て、コネクタ６とＩ／Ｏレジスタ１４とを接続する信号
線Ｌ４の途中には、プルアップ抵抗Ｒと正電源（５Ｖ）
とが接続される。さらに、信号線Ｌ４は、ユニット間ケ
ーブル４を介してユニットＢのグランドレベルに終端さ
れている。この場合、ユニットＡとユニットＢがユニッ
ト間接続ケーブル４によって接続されていれば、ユニッ
トＢのグランドレベルを示す電気信号（Ｌｏｗ信号）が
ユニット間接続ケーブル４及び信号線Ｌ４を介してＩ／
Ｏレジスタ１４に入力される。また、ユニットＡとユニ
ットＢがユニット間接続ケーブル４によって接続されて
いなければ、信号線Ｌ４の途中に設けられた正電源（５
Ｖ）からの電気信号（Ｈｉ信号）が信号線Ｌ４を介して
Ｉ／Ｏレジスタ１４に入力される。

【００２９】メイン監視制御パッケージ１のＣＭＤ送信
部１１は、上記の信号線Ｌ１、Ｌ３と接続されていると
ともに、メイン監視制御パッケージ１に実装されるＣＰ
Ｕ１０及びクロック１３と接続されている。このＣＭＤ
送信部１１は、クロック１３から出力されるクロック信
号ＣＬＫを上記の信号線Ｌ３に出力するとともに、ＣＰ
Ｕ１０によって生成されるコマンドＣＭＤを上記の信号
線Ｌ１に出力する。ＣＭＤ送信部１１から出力されたク
ロック信号ＣＬＫとコマンドＣＭＤのそれぞれは、信号
線Ｌ３及び信号線Ｌ１によってユニット間接続ケーブル
４へ送られ、さらにユニット間接続ケーブル４によって
ユニットＢへ送られる。

【００３０】メイン監視制御パッケージ１のＳＴ受信部
１２は、上記の信号線Ｌ２と接続されているとともに、
ＣＰＵ１０と接続されている。このＳＴ受信部１２は、
ユニットＢからユニット間接続ケーブル４及び信号線Ｌ
２を介して送られてくる応答ＳＴを受信して、受信した
応答ＳＴをＣＰＵ１０に入力する。

【００３１】メイン監視制御パッケージ１のＩ／Ｏレジ
スタ１４は、上記の信号線Ｌ４と接続されているととも
に、ＣＰＵ１０と接続されている。このＩ／Ｏレジスタ
１４は、信号線Ｌ４を介して、ユニットＢからのＬｏｗ
信号もしくは正電源（５Ｖ）からのＨｉ信号６を入力す
る。そして、Ｉ／Ｏレジスタ１４は、入力した電気信号
（Ｈｉ信号、もしくは、Ｌｏｗ信号）を保持し、ＣＰＵ
１０からの要求を受けたときに保持していた電気信号を
出力する。Ｉ／Ｏレジスタ１４から出力された電気信号
は、ＣＰＵ１０入力される。

【００３２】次に、ユニットＢの構成について述べる。
ユニットＢは、コネクタ７を介してユニット間接続ケー
ブル４と接続されている。上記のコネクタ７のユニット
Ｂ側の端子には、４本の信号線Ｌ１’〜Ｌ４’が接続さ
れている。これら４本の信号線Ｌ１’〜Ｌ４’のそれぞ
れは、ユニット間接続ケーブル４を介して、ユニットＡ
の４本の信号線Ｌ１〜Ｌ４と接続される。例えば、信号
線Ｌ１’は、ユニット間接続ケーブル４を介して、ユニ
ットＡの信号線Ｌ１と接続される。信号線Ｌ２’は、ユ
ニット間接続ケーブル４を介して、ユニットＡの信号線
Ｌ２と接続される。さらに、信号線Ｌ３’は、ユニット
間接続ケーブル４を介して、ユニットＡの信号線Ｌ３と
接続される。さらにまた、信号線Ｌ４’は、ユニット間
接続ケーブル４を介して、ユニットＡの信号線Ｌ４と接
続される。

【００３３】上記の４本の信号線Ｌ１’〜Ｌ４’のうち
の信号線Ｌ１’、Ｌ２’、及び、ＣＬ３’は、ユニット
Ｂのスロット（１）に装填されたユニット監視制御パッ
ケージ２に接続されている。また、上記の４本の信号線
Ｌ１’〜Ｌ４’のうちの信号線Ｌ４’は、前述したよう
に、ユニットＢのグランドレベルに接続される。

【００３４】ユニットＢのユニット監視制御パッケージ
２には、ユニットＢのバックボード上に配線された一本
のＣＭＤ送信線Ｔとｎ本のＳＴ送信線Ｓ１〜Ｓｎとが接
続されている。

【００３５】上記のＣＭＤ送信線Ｔは、ユニットＢのバ
ックボード上でｎ本の送信線に分岐され、これら分岐さ
れた送信線がユニットＢのスロット（２）〜（ｎ＋１）
に装填された処理パッケージ（１）〜（ｎ）に接続され
る。このＣＭＤ送信線Ｔは、ユニット監視制御パッケー
ジにから出力される信号をｎ個の処理パッケージ（１）
〜（ｎ）に分配する。

【００３６】また、上記のＳＴ送信線Ｓ１〜Ｓｎは、ユ
ニットＢのスロット（２）〜（ｎ＋１）に装填された処
理ユニット（１）〜（ｎ）とユニット監視制御パッケー
ジ２とを一対一で接続する。例えば、図２の例では、Ｓ
Ｔ送信線Ｓ１は処理パッケージ（１）に接続され、ＳＴ
送信線Ｓｎは処理パッケージ（ｎ）に接続される。各々
のＳＴ送信線Ｓ１〜Ｓｎは、処理パッケージ（１）〜
（ｎ）からの信号をユニット監視制御パッケージ２へ送
信するケーブルである。

【００３７】ユニットＢのスロット（２）に装填される
処理パッケージ（１）には、ＣＭＤ送信線ＴとＳＴ送信
線Ｓ１とが接続されている。ここで、ＳＴ送信線Ｓ１
は、３本の信号線Ｌ７、Ｌ８、Ｌ９から構成されるもの
とし、ＣＭＤ送信線Ｔは、２本の信号線Ｌ５、Ｌ６とか
ら構成されるものとする。

【００３８】ＳＴ送信線Ｓ１を構成する３本の信号線の
うちの信号線Ｌ７、Ｌ８は、処理パッケージ（１）に実
装されるＳＴ送信部３２に接続されている。また、ＳＴ
送信線Ｓ１を構成する３本の信号線のうちの信号線Ｌ８
は、処理パッケージ（１）のグランドレベルに接続され
ている。

【００３９】上記のＣＭＤ送信線Ｔを構成する２本の信
号線のうちの信号線Ｌ５、Ｌ６は、処理パッケージ
（１）に実装されるＣＭＤ受信部３３に接続されてい
る。処理パッケージ（１）に実装されたＣＭＤ受信部３
３は、上記の２本の信号線Ｌ５、Ｌ６と接続されている
とともに、処理パッケージ（１）に実装されるデバイス
３４と接続されている。このＣＭＤ受信部３３は、ユニ
ット監視制御パッケージ２からＣＭＤ送信線Ｔ及び信号
線Ｌ５を介して送られてくるコマンドＣＭＤと、ユニッ
ト監視制御パッケージ２からＣＭＤ送信線Ｔ及び信号線
Ｌ６を介して送られてくるクロック信号ＣＬＫとを受信
し、これらコマンドＣＭＤ及びクロック信号ＣＬＫを処
理パッケージ（１）内のデバイス３４に入力する。

【００４０】処理パッケージ（１）のＳＴ送信部３２
は、上記の３本の信号線Ｌ７〜Ｌ９のうちの信号Ｌ７、
Ｌ９と接続されているとともに、処理パッケージ（１）
内のデバイス３４と接続されている。このＳＴ送信部３
２は、コマンドＣＭＤに対するデバイス３４からの応答
データ及びＰＵＡＬＭ情報を入力する。そして、ＳＴ送
信部３２は、デバイス３４からの応答データを信号線Ｌ
７に出力し、デバイス３４からのＰＵＡＬＭ情報を信号
線Ｌ９に出力する。信号線Ｌ７に出力された応答データ
と信号線Ｌ９に出力されたＰＵＡＬＭ情報とは、これら
信号線Ｌ７、Ｌ９とＳＴ送信線Ｓ１を介してユニット監
視制御パッケージ２へ送られる。上記のＰＵＡＬＭ情報
は、処理パッケージ（１）の電源が正常のときはＬｏｗ
レベルを示す信号となり、処理パッケージ（１）の電源
が異常のときはＨｉレベルを示す信号になる信号であ
る。

【００４１】ユニットＢのスロット（３）〜（ｎ＋１）
に装填される処理パッケージ（２）〜（ｎ）の構成は、
上記の処理パッケージ（１）と同様である。次に、ユニ
ット監視制御パッケージ３の構成について図３に基づい
て説明する。 ユニット監視制御パッケージ３は、ＣＭ
Ｄバッファ２２、ＣＬＫバッファ２３、アドレスラッチ
回路２４、ＳＴセレクタ２５、ＳＴバッファ２６、コマ
ンドシフト回路２７、ＳＴ作成回路２８、実装情報セレ
クタ２９、実装情報バッファ２００、ＰＵＡＬＭセレク
タ２１０、及び、ＰＵＡＬＭバッファ２２０を実装して
いる。

【００４２】さらに、ユニット監視制御パッケージ３に
は、ユニット間接続ケーブル４に接続された３本の信号
線Ｌ１’〜Ｌ３’が接続されているとともに、１本のＣ
ＭＤ送信線Ｔとｎ本のＳＴ送信線Ｓ１〜Ｓｎとが接続さ
れている。

【００４３】ＣＭＤ送信線Ｔは、前述のように、２本の
信号線Ｌ５、Ｌ６とから構成されており、これら２本の
信号線Ｌ５、Ｌ６のうちの信号線Ｌ５は、ユニット監視
制御パッケージ２に実装されるＣＭＤバッファ２２と接
続されている。また、ＣＭＤ送信線Ｔを構成する２本の
信号線Ｌ５、Ｌ６のうちの信号線Ｌ６は、ユニット監視
制御パッケージ２に実装されるＣＬＫバッファ２３と接
続されている。

【００４４】また、上記のｎ本のＳＴ送信線Ｓ１〜Ｓｎ
のそれぞれは、前述のように、３本の信号線Ｌ７、Ｌ
８、Ｌ９とから構成されており、これら３本の信号線Ｌ
７、Ｌ８、Ｌ９のうちの信号線Ｌ７はユニット監視制御
パッケージ２に実装されるＳＴバッファ２６に接続さ
れ、信号線Ｌ８はユニット監視制御パッケージ２に実装
される実装情報バッファ２００に接続され、信号線Ｌ９
はユニット監視制御パッケージ２に実装されるＰＵＡＬ
Ｍバッファ２２０に接続される。さらに、信号線Ｌ８の
途中には、プルアップ抵抗Ｒ１〜Ｒｎを介して正電源
（５Ｖ）が接続されている。

【００４５】ユニット監視制御パッケージ２に実装され
たＣＭＤバッファ２２には、前述のように、信号線Ｌ５
と信号線Ｌ１’とが接続されている。このＣＭＤバッフ
ァ２２は、メイン監視制御パッケージ１からのコマンド
ＣＭＤを、ユニット間接続ケーブル４及び信号線Ｌ１’
を介して入力する。そして、ＣＭＤバッファ２２は、入
力したコマンドＣＭＤを一旦格納したのちに信号線Ｌ５
に出力する。信号線Ｌ５に出力されたコマンドＣＭＤ
は、信号線Ｌ５及びＣＭＤ送信線Ｔを介してｎ個の処理
パッケージ（１）〜（ｎ）に分配される。

【００４６】ＣＬＫバッファ２３には、前述のように、
信号線Ｌ３’と信号線Ｌ６とが接続されている。このＣ
ＬＫバッファ２３は、メイン監視制御パッケージ１から
のクロック信号ＣＬＫを、ユニット間接続ケーブル４及
び信号線Ｌ３’を介して入力する。そして、ＣＬＫバッ
ファ２３は、入力したクロック信号ＣＬＫを一旦格納し
たのちに信号線Ｌ６に出力する。信号線Ｌ６に出力され
たコマンドＣＭＤは、信号線Ｌ６及びＣＭＤ送信線Ｔを
介してｎ個の処理パッケージ（１）〜（ｎ）に分配され
る。

【００４７】ＳＴバッファ２６には、前述のように、ｎ
本の信号線Ｌ７が接続されている。このＳＴバッファ２
６は、図示していないが、ｎ個のメモリ素子（１）〜
（ｎ）から構成されており、これらｎ個のメモリ素子
（１）〜（ｎ）のそれぞれには、上記のｎ本の信号線Ｌ
７の一本が接続されている。この場合、メモリ素子
（ｎ）は、信号線Ｌ７及びＳＴ送信線Ｓｎを介して１つ
の処理パッケージ（ｎ）と一対一に接続されることにな
る。

【００４８】さらに、ＳＴバッファ２６の各メモリ素子
（１）〜（ｎ）には、上記の信号線Ｌ７及びＳＴ送信線
Ｓ１〜Ｓｎを介して接続される処理パッケージ（１）〜
（ｎ）に割り当てられるアドレスに対応づけられたアド
レスが割り当てられる。例えば、処理パッケージ（１）
と接続されるメモリ素子（１）にはアドレス（１）が割
り当てられ、処理パッケージ（ｎ）と接続されるメモリ
素子（ｎ）にはアドレス（ｎ）が割り当てられる。

【００４９】上記のＳＴバッファ２６のメモリ素子
（１）〜（ｎ）は、信号線Ｌ７及びＳＴ送信線Ｓ１〜Ｓ
ｎを介して接続される処理パッケージ（１）〜（ｎ）か
らの応答データを格納する。この応答データは、前述の
ＣＭＤバッファから処理パッケージ（１）〜（ｎ）に送
られたコマンドＣＭＤに対する応答を示すデータであ
る。

【００５０】また、ユニット監視制御パッケージ２に実
装される実装情報バッファ２００には、前述のように、
ｎ本の信号線Ｌ８が接続されている。この実装情報バッ
ファ２００は、前述のＳＴバッファ２６と同様にｎ個の
メモリ素子（１）〜（ｎ）から構成されており、これら
ｎ個のメモリ素子（１）〜（ｎ）のそれぞれには、上記
のｎ本の信号線Ｌ８のうちの１本が接続されている。こ
の場合、メモリ素子（ｎ）は、信号線Ｌ８及びＳＴ送信
線Ｓｎを介して、１つの処理パッケージ（ｎ）と一対一
に接続されることになる。

【００５１】さらに、実装バッファ２００の各メモリ素
子（１）〜（ｎ）には、ＳＴバッファ２６のメモリ素子
と同様に、上記の信号線Ｌ８及びＳＴ送信線Ｓ１〜Ｓｎ
を介して接続される処理パッケージ（１）〜（ｎ）に割
り当てられるアドレスと対応づけられたアドレスが割り
当てられる。例えば、処理パッケージ（１）と接続され
るメモリ素子（１）にはアドレス（１）が割り当てら
れ、処理パッケージ（ｎ）と接続されるメモリ素子
（ｎ）にはアドレス（ｎ）が割り当てられる。

【００５２】上記の実装情報バッファ２００を構成する
ｎ個のメモリ素子（１）〜（ｎ）のそれぞれは、信号線
Ｌ８及びＳＴ送信線Ｓ１〜Ｓｎを介して接続される処理
パッケージ（１）〜（ｎ）の実装情報を格納する。この
実装情報は、ユニット監視制御パッケージ２と処理パッ
ケージ（１）〜（ｎ）とがＳＴ送信線Ｓ１〜Ｓｎによっ
て接続されているか否か、すなわち、処理パッケージ
（１）〜（ｎ）がユニットＢのスロット（２）〜（ｎ＋
１）に装填されているか否かを示す情報である。例え
ば、ユニット監視制御パッケージ２と処理パッケージ
（ｎ）とがＳＴ送信線Ｓｎによって接続されていれば、
実装情報バッファ２００のメモリ素子（ｎ）に接続され
た信号線Ｌ８は、ＳＴ送信線Ｓｎを介して処理パッケー
ジ（ｎ）のグランドレベルに接続されることになる。こ
の場合、実装情報バッファ２００のメモリ素子（ｎ）に
は、処理パッケージ（ｎ）のグランドレベルを示す電気
信号（Ｌｏｗ信号）が入力される。また、ユニット監視
制御パッケージ２と処理パッケージ（ｎ）とがＳＴ送信
線Ｓｎによって接続されていなければ、すなわち、処理
パッケージ（ｎ）がユニットＢのスロット（ｎ＋１）に
装填されていなければ、実装情報バッファ２００のメモ
リ素子（ｎ）に接続された信号線Ｌ８は、その途中に設
けられた正電源（５Ｖ）で終端することになる。この場
合、実装情報バッファ２００のメモリ素子（ｎ）には、
正電源（５Ｖ）からの電気信号（Ｈｉ信号）が入力され
る。

【００５３】ユニット監視制御パッケージ２に実装され
るＰＵＡＬＭバッファ２２０には、前述のようにｎ本の
信号線Ｌ９が接続される。このＰＵＡＬＭバッファ２２
０は、前述のＳＴバッファ２６と同様にｎ個のメモリ素
子（１）〜（ｎ）から構成されており、これらｎ個のメ
モリ素子（１）〜（ｎ）のそれぞれには、上記のｎ本の
信号線Ｌ９のうちの一本が接続される。この場合、メモ
リ素子（ｎ）は、信号線Ｌ９及びＳＴ送信線Ｓｎを介し
て１つの処理パッケージ（ｎ）と一対一に接続される。
さらに、ＰＵＡＬＭバッファ２２０を構成するｎ個のメ
モリ素子（１）〜（ｎ）のそれぞれには、信号線Ｌ９及
びＳＴ送信線Ｓｎを介して接続される処理パッケージ
（１）〜（ｎ）のアドレスに対応づけられたアドレスが
割り当てられる。

【００５４】上記のＰＵＡＬＭバッファ２２０を構成す
るｎ個のメモリ素子（１）〜（ｎ）は、信号線Ｌ９及び
ＳＴ送信線Ｓ１〜Ｓｎを介して接続される処理パッケー
ジ（１）〜（ｎ）からのＰＵＡＬＭ情報を格納する。こ
のＰＵＡＬＭ情報は、各処理パッケージ（１）〜（ｎ）
の電源が正常であるか、または異常であるかを示す情報
である。

【００５５】ユニット監視制御パッケージ２に実装され
るアドレスラッチ回路２４には、信号線Ｌ１’、Ｌ３’
が接続されている。このアドレスラッチ回路２４は、メ
イン監視制御パッケージ１からユニット間接続ケーブル
４及び信号線Ｌ３’を介して送られてくるクロック信号
ＣＬＫに従って動作する。そして、アドレスラッチ回路
２４は、メイン監視制御パッケージ１からユニット間接
続ケーブル４及び信号線Ｌ１’を介して送られてくるコ
マンドＣＭＤを入力し、そのコマンドＣＭＤの宛先アド
レスを読み出して出力する。

【００５６】図４は、上記のアドレスラッチ回路２４の
内部構成を示す図である。この図４に示すように、アド
レスラッチ回路２４は、シリアル／パラレル変換回路
（Ｓ／Ｐ）２４ａと、フリップフロップ（ＦＦ）２４
ｂ、ラッチタイミング生成カウンタ２４ｃとを備えてい
る。

【００５７】上記のＳ／Ｐ２４ａには、信号線Ｌ１’と
信号線Ｌ３’とが接続される。そして、Ｓ／Ｐ２４ａ
は、メイン監視制御パッケージ１からユニット間接続ケ
ーブル４及び信号線Ｌ３’を介して送られてくるクロッ
ク信号ＣＬＫに従って動作し、メイン監視制御パッケー
ジ１からユニット間接続ケーブル４及び信号線Ｌ１’を
介して送られてくるシリアルデータ形式のコマンドＣＭ
Ｄを１バイト（８ビット）のパラレルデータ形式に変換
する。Ｓ／Ｐ２４ａによってパラレルデータ形式に変換
されたコマンドＣＭＤは、Ｓ／Ｐ２４ａとフリップフロ
ップ（ＦＦ）２４ｂとを接続する８本の信号線を介し
て、ＦＦ２４ａに入力される。

【００５８】ラッチタイミング生成カウンタ２４ｃに
は、上記のＳ／Ｐ２４ａに接続された信号線Ｌ１’から
分岐した信号線と、信号線Ｌ３’から分岐した信号線と
が接続され、メイン監視制御パッケージ１から送られて
くるコマンドＣＭＤ及びクロック信号ＣＬＫがＳ／Ｐ２
４ａと同時に入力されるようになっている。そして、ラ
ッチタイミング生成カウンタ２４ｃは、メイン監視制御
パッケージ１からのクロック信号ＣＬＫに従って動作
し、メイン監視制御パッケージ１からのコマンドＣＭＤ
（シリアルデータ）のなかからそのコマンドＣＭＤの宛
先アドレスを示すビットの位置を検出する。さらに、ラ
ッチタイミング生成カウンタ２４ｃは、コマンドＣＭＤ
の宛先アドレスを示すビット位置を検出したときに、Ｆ
Ｆ２４ｂに対してタイミングパルスを出力する。

【００５９】ＦＦ２４ｂは、ラッチタイミング生成カウ
ンタ２４ｃからのタイミングパルスを入力したときに、
その時点におけるＳ／Ｐ２４ａからの出力（パラレルデ
ータ）を取り込んで、ＳＴセレクタ２５に入力する。例
えば、本実施の形態にかかるコマンドＣＭＤ及び応答Ｓ
Ｔは、図５に示すように、コマンドＣＭＤあるいは応答
ＳＴの先頭を示す１ビットの先頭フラグと、２ビットの
先頭フラグと、６ビットの宛先アドレスと、１バイトの
生後コードと、５バイトの命令データあるいは応答デー
タと、１バイトのＣＲＣチェックコードとからなる６４
ビットのデータである。この場合、ラッチタイミング生
成カウンタ４は、図６に示すように、コマンドＣＭＤの
先頭フラグが入力されることをトリガにして、コマンド
ＣＭＤのビット数のカウントを開始する。そして、ラッ
チタイミング生成カウンタ４は、コマンドＣＭＤの先頭
ビットから８ビット目、即ち宛先アドレスの最後尾のビ
ット（図中、ＰＡ０）を計数した時点で、タイミングパ
ルスを出力する。このとき、Ｓ／Ｐ２４ａから出力され
るパラレルデータは、６ビットの宛先アドレスを含む８
ビットのパラレルデータである。この８ビットのパラレ
ルデータは、ラッチタイミング生成カウンタ４からのタ
イミングパルスを入力したＦＦ２４ｂに取り込まれ、コ
マンドＣＭＤの宛先アドレスを示す６ビットだけがＦＦ
２４ｂから出力される。ＦＦ２４ｂから出力された６ビ
ットのアドレスは、ユニット監視制御パッケージ２に実
装されるＳＴセレクタ２５、実装情報セレクタ２９、及
び、ＰＵＡＬＭセレクタ２１０に入力される。

【００６０】ここで、図２に戻って、ユニット監視制御
パッケージ２に実装されるＳＴセレクタ２５は、ＳＴバ
ッファ２６のｎ個のメモリ素子のそれぞれと信号線を介
して接続される。これらの信号線とＳＴセレクタ２５と
の接続部分には、図示していないｎ個の接続端子（１）
〜（ｎ）が設けられている。これらｎ個の接続端子
（１）〜（ｎ）のそれぞれには、信号線を介して接続さ
れるＳＴバッファ２６のメモリ素子（１）〜（ｎ）と同
一のアドレスを割り当てる。この結果、ＳＴセレクタの
接続端子（ｎ）のアドレスは、ＳＴバッファ２６のメモ
リ素子（ｎ）、信号線Ｌ７、及び、ＳＴ送信線Ｓｎを介
して接続される処理パッケージ（ｎ）のアドレスと対応
づけられることになる。

【００６１】但し、ＳＴセレクタ２５の接続端子（１）
〜（ｎ）のアドレスと処理パッケージ（１）〜（ｎ）の
アドレスとを対応づける場合は、処理パッケージ（１）
〜（ｎ）に割り当てられるアドレスを伝送装置の設計時
に十分考慮する必要がある。もし処理パッケージ（１）
〜（ｎ）に割り当てられるアドレスを十分に考慮しなけ
れば、図７の（ａ）に示すように、処理パッケージ
（１）にアドレス（１）が付与され、処理パッケージ
（２）にアドレス（３）が付与されることがある。この
とき、ＳＴセレクタの接続端子（１）に処理パッケージ
（１）が接続され、接続端子（３）に処理パッケージ
（２）が接続されることになり、接続端子（２）には何
れの処理パッケージも接続されないことになる。さらに
図７の（ａ）に示す例では、処理パッケージ（３）にア
ドレス（５）が割り当てられ、処理パッケージ（４）に
アドレス（９）が割り当てられているために、アドレス
（６）、（７）、（８）が割り当てられた３つの接続端
子（６）、（７）、（８）には何れの処理パッケージも
接続されないようになっている。このように、処理パッ
ケージ（１）〜（ｎ）に割り当てられるアドレスを考慮
しなければ、処理パッケージ（１）〜（ｎ）の個数の２
倍以上の数の接続端子をＳＴセレクタに設けなければな
らず、ＳＴセレクタの回路規模をいたずらに大きくして
しまう。

【００６２】そこで、本実施の形態にかかる伝送装置で
は、図７の（ｂ）に示すように、処理パッケージ（１）
〜（ｎ）のアドレスとして、連続する１６進数値を割り
当てている。この場合、ＳＴセレクタ２５の接続端子の
個数は、処理パッケージ（１）〜（ｎ）の個数とを同一
になり、ＳＴセレクタ２５の回路規模が小型化されるこ
とになる。上記のように構成されたＳＴセレクタ２５
は、前述のアドレスラッチ回路２４によってコマンドＣ
ＭＤから読み出されたアドレスを入力する。そして、Ｓ
Ｔセレクタ２５は、入力したアドレスに対応するアドレ
スが割り当てられた接続端子（ｎ）を判別し、判別した
接続端子（ｎ）と信号線を介して接続されるＳＴバッフ
ァ２５のメモリ素子（ｎ）にアクセスして、そのメモリ
素子（ｎ）に格納されている応答データを読み出す。

【００６３】ユニット監視制御パッケージ２に実装され
る実装情報セレクタ２９は、前述の実装情報バッファ２
００を構成するｎ個のメモリ素子（１）〜（ｎ）のそれ
ぞれと信号線を介して接続される。これらの信号線と実
装情報セレクタ２９との接続部分には、ｎ個の接続端子
（１）〜（ｎ）が設けられている。これらｎ個の接続端
子（１）〜（ｎ）のそれぞれには、上記の信号線を介し
て接続される実装バッファ２００のメモリ素子（１）〜
（ｎ）と同一のアドレスが割り当てられる。この結果、
実装情報セレクタ２９の接続端子（ｎ）のアドレスは、
実装バッファ２００のメモリ素子（ｎ）、信号線Ｌ８、
及び、ＳＴ送信線Ｓｎを介して接続される処理パッケー
ジ（ｎ）のアドレスと対応づけられることになる。

【００６４】上記のように構成された実装情報セレクタ
２９は、アドレスラッチ回路２４によってコマンドＣＭ
Ｄから読み出されたアドレスを入力する。そして、実装
情報セレクタ２９は、入力したアドレスに対応するアド
レスが割り当てられた接続端子（ｎ）を判別し、その接
続端子（ｎ）と信号線を介して接続される実装情報バッ
ファ２００のメモリ素子（ｎ）にアクセスして、そのメ
モリ素子に格納されている実装情報（Ｈｉ信号あるいは
Ｌｏｗ信号）を読み出す。

【００６５】ユニット監視制御パッケージ２に実装され
るＰＵＡＬＭセレクタ２１０は、ＰＵＡＬＭバッファ２
２０を構成するｎ個のメモリ素子（１）〜（ｎ）のそれ
ぞれと信号線を介して接続される。これらの信号線とＰ
ＵＡＬＭセレクタ２１０との接続部分には、ｎ個の接続
端子（１）〜（ｎ）が設けられている。これらｎ個の接
続端子（１）〜（ｎ）のそれぞれには、上記の信号線を
介して接続されるＰＵＡＬＭバッファ２２０のメモリ素
子（１）〜（ｎ）と同一のアドレスが割り当てられる。
この結果、ＰＵＡＬＭセレクタ２１０の接続端子（ｎ）
のアドレスは、ＰＵＡＬＭバッファ２２０のメモリ素子
（ｎ）、信号線Ｌ８、及び、ＳＴ送信線Ｓｎを介して接
続される処理パッケージ（ｎ）のアドレスと対応づけら
れることになる。

【００６６】上記のように構成されたＰＵＡＬＭセレク
タ２１０は、アドレスラッチ回路２４によってコマンド
ＣＭＤから読み出されたアドレスを入力する。そして、
ＰＵＡＬＭセレクタ２１０は、入力したアドレスに対応
するアドレスが割り当てられた接続端子（ｎ）を判別
し、その接続端子（ｎ）と信号線を介して接続されるＰ
ＵＡＬＭバッファ２２０のメモリ素子（ｎ）にアクセス
して、そのメモリ素子（ｎ）に格納されているＰＵＡＬ
Ｍ情報を読み出す。

【００６７】また、ユニット監視制御パッケージ２に実
装されたコマンドシフト回路２７には、信号線Ｌ１’が
接続されており、メイン監視制御パッケージ１から信号
線Ｌ１’を介して送られてくるコマンドＣＭＤを入力す
ると、そのコマンドＣＭＤを一定時間保持した後に出力
する。上記の一定時間は、処理パッケージ（１）〜
（ｎ）毎に設定するようにしてもよい。その場合には、
各処理パッケージ（１）〜（ｎ）へコマンドＣＭＤを送
った時点から応答データが送信されてくる時点までの時
間、つまり各処理パッケージ（１）〜（ｎ）が正常に応
答するのに要する時間を計測し、その時間を各処理パッ
ケージ（１）〜（ｎ）毎の一定時間とする。

【００６８】ＳＴ作成回路２８には、信号線Ｌ２’が接
続されている。さらに、ＳＴ作成回路２８は、ＳＴセレ
クタ２５、実装情報セレクタ２９、ＰＵＡＬＭセレクタ
２１０、及び、コマンドシフト回路２７のそれぞれと信
号線を介して接続されている。このＳＴ作成回路２８
は、ＳＴセレクタ２５から出力される応答データ、実装
情報セレクタ２９から読み出される実装情報、ＰＵＡＬ
Ｍセレクタ２１０から出力されるＰＵＡＬＭ情報、もし
くは、コマンドシフト回路２７から出力されるコマンド
ＣＭＤを利用して、ユニットＡのメイン監視制御パッケ
ージ１に対する応答ＳＴを作成する回路である。例え
ば、ＳＴ作成回路２８は、コマンドシフト回路２７から
のコマンドＣＭＤより先にＳＴセレクタ２５からの応答
データを入力した場合、すなわち、上記のコマンドシフ
ト回路２７がメイン監視制御パッケージ１からのコマン
ドＣＭＤを保持している間（一定時間内）にＳＴセレク
タ２５からの応答データを入力した場合は、ＳＴセレク
タ２５からの応答データに、先頭フラグ、アドレス、制
御コード、及び、ＣＲＣチェックコードを付加して応答
ＳＴを作成する。ＳＴ作成回路２８によって作成された
応答ＳＴは、ＳＴ送信線Ｌ２’及びユニット間接続ケー
ブル４を介してユニットＡのメイン監視制御パッケージ
１へ送信される。

【００６９】また、ＳＴ作成回路２８は、ＳＴセレクタ
２５からの応答データより先にコマンドシフト回路２７
からのコマンドＣＭＤを入力した場合、すなわち、上記
のコマンドシフト回路２７がメイン監視制御パッケージ
１からのコマンドＣＭＤを保持している間（一定時間
内）に、ＳＴセレクタ２５からの応答データを入力しな
かった場合は、コマンドシフト回路２７からのコマンド
ＣＭＤの空き領域、例えば、図５に示すフォーマットの
ＣＲＣチェックコードの空き領域に実装情報セレクタ２
９からの実装情報とＰＵＡＬＭセレクタ２１０からのＰ
ＵＡＬＭ情報とを書き込む。ＳＴ作成回路２８によって
実装情報とＰＵＡＬＭ情報とが書き込まれたコマンドＣ
ＭＤは、ＳＴ送信線Ｌ２’及びユニット間接続ケーブル
４を介してメイン監視制御パッケージ１へ送信される。

【００７０】以下、本実施の形態にかかる伝送装置の作
用及び効果について述べる。伝送装置では、ユニットＡ
の共通スロットに装填されたメイン監視制御パッケージ
１がユニットＢに対して常時クロック信号を送信してお
り、ユニットＢのスロット（１）〜（ｎ）に装填される
ユニット監視制御パッケージ２と処理パッケージ（１）
〜（ｎ）は、メイン監視制御パッケージ１からのクロッ
ク信号ＣＬＫに従って動作している。さらに、メイン監
視制御パッケージ１のＣＰＵ１０は、一定周期毎にＩ／
Ｏレジスタ１４にアクセスし、そのＩ／Ｏレジスタ１４
に格納されている信号がＨｉ信号であるかあるいはＬｏ
ｗ信号であるかを判別する。ここで、ＣＰＵ１０は、Ｉ
／Ｏレジスタ１４の信号がＬｏｗ信号であれば、ユニッ
ト間接続ケーブル４によってユニットＡとユニットＢと
が接続されていると判定する。一方、ＣＰＵ１０は、Ｉ
／Ｏレジスタ１４の信号がＨｉ信号であれば、ユニット
間接続ケーブル４によってユニットＡとユニットＢとが
接続されていないこと、すなわち、ユニットＢのスロッ
ト（２）にユニット監視制御パッケージ２が装填されて
いないことを判定する。

【００７１】メイン監視制御パッケージ１のＣＰＵ１０
は、Ｉ／Ｏレジスタ１４に格納されている信号を参照し
てユニットＡとユニットＢとがユニット間接続ケーブル
４によって接続されていることを判定した場合は、ユニ
ットＢのスロット（２）〜スロット（ｎ＋１）に装填さ
れた処理パッケージ（１）〜（ｎ）の監視制御を行うべ
く、処理パッケージ（１）〜（ｎ）宛のコマンドＣＭＤ
を送信する。

【００７２】一方、メイン監視制御パッケージ１のＣＰ
Ｕ１０は、Ｉ／Ｏレジスタ１４に格納されている信号を
参照してユニットＡとユニットＢとがユニット間接続ケ
ーブル４によって接続されていないことを判定した場合
は、Ｉ／Ｏレジスタ１４に格納される信号の監視を引き
続き行い、ユニットＡとユニットＢとが接続されるまで
待機する。

【００７３】ユニットＡのメイン監視制御パッケージ１
がユニットＢの処理パッケージ（１）〜（ｎ）宛のコマ
ンドＣＭＤを送信する場合は、メイン監視制御パッケー
ジ１のＣＰＵ１０は、ユニットＢの処理パッケージ
（ｎ）に対する命令データを作成する。そして、メイン
監視制御パッケージ１のＣＰＵ１０は、作成した命令デ
ータに、先頭フラグ、処理ユニット（ｎ）のアドレス、
命令データの種類を識別する制御コード、及び、ＣＲＣ
チェックコードを付加してコマンドＣＭＤを作成する。
ＣＰＵ１０によって作成されたコマンドＣＭＤは、メイ
ン監視制御パッケージ１のＣＭＤ送信部１１に入力され
る。

【００７４】メイン監視制御パッケージ１のＣＭＤ送信
部１１は、ＣＰＵ１０からのコマンドＣＭＤを信号線Ｌ
１に出力する。このとき、信号線Ｌ１に出力されたコマ
ンドＣＭＤは、信号線Ｌ１からユニット間接続ケーブル
４へ送られ、さらにユニット間接続ケーブル４によって
ユニットＢのコネクタ７に入力される。

【００７５】コネクタ７に入力されたコマンドＣＭＤ
は、ユニットＢの信号線Ｌ１’を介してユニット監視制
御パッケージ２に入力される。ユニット監視制御パッケ
ージ２に入力されたコマンドＣＭＤは、ユニット監視制
御パッケージ２のＣＭＤバッファ２２、アドレスラッチ
回路２４、及び、コマンドシフト回路２７に同時に入力
される。

【００７６】先ず、コマンドＣＭＤを入力したＣＭＤバ
ッファ２２は、入力したコマンドＣＭＤを一旦格納した
のちに出力する。ＣＭＤバッファ２２から出力されたコ
マンドＣＭＤは、信号線Ｌ５とＣＭＤ送信線Ｔとを介し
て、ユニットＢのスロット（２）〜（ｎ＋１）に装填さ
れた処理パッケージ（１）〜（ｎ）に送られる。

【００７７】また、コマンドＣＭＤを入力したアドレス
ラッチ回路２４は、入力したコマンドＣＭＤをシリアル
データ形式からパラレルデータ形式に変換し、パラレル
データ形式に変換されたコマンドＣＭＤから宛先アドレ
スを示す６ビットのデータを抜き出す。アドレスラッチ
回路２４によって抜き出された宛先アドレスは、ＳＴセ
レクタ２５、実装情報セレクタ２９、及び、ＰＵＡＬＭ
セレクタ２２０に入力される。

【００７８】さらに、コマンドＣＭＤを入力したコマン
ドシフト回路２７は、入力したコマンドＣＭＤを一定時
間保持する。ユニット監視制御パッケージ２のＣＭＤバ
ッファ２２から処理パッケージ（１）〜（ｎ）へ送られ
たコマンドＣＭＤは、各処理パッケージ（１）〜（ｎ）
に入力される。処理パッケージ（１）〜（ｎ）に入力さ
れたコマンドＣＭＤは、処理パッケージ（１）〜（ｎ）
の信号線Ｌ５を介してＣＭＤ受信部３３に入力される。
処理パッケージ（１）〜（ｎ）のＣＭＤ受信部３３は、
信号線Ｌ５を介して入力したコマンドＣＭＤをパッケー
ジ内のデバイス３４に入力する。ここで、処理パッケー
ジ（１）〜（ｎ）のデバイス３４は、入力したコマンド
ＣＭＤから宛先アドレスを読み出し、読み出した宛先ア
ドレスが自分のパッケージのアドレスと一致するか否か
を判別する。この場合、前記コマンドＣＭＤの宛先アド
レスは処理パッケージ（ｎ）のアドレスを示しているの
で、処理パッケージ（ｎ）のデバイス３４だけが前記コ
マンドＣＭＤの宛先アドレスと自分のパッケージのアド
レスとが一致することを判定し、処理パッケージ（ｎ）
以外のデバイス３４は前記コマンドＣＭＤの宛先アドレ
スと自分のパッケージのアドレスとが不一致であること
を判定する。

【００７９】前記コマンドＣＭＤの宛先アドレスと自分
のパッケージのアドレスとが一致したことを判定した処
理パッケージ（ｎ）のデバイス３４は、前記コマンドＣ
ＭＤに対する応答データを作成し、作成した応答データ
を出力する。デバイス３４から出力された応答データ
は、ＳＴ送信部３２に入力される。

【００８０】応答データを入力したＳＴ送信部３２は、
入力した応答データを信号線Ｌ７に出力する。信号線Ｌ
７に出力された応答データは、信号線Ｌ７によってＳＴ
送信線Ｓｎへ送られ、さらにＳＴ送信線Ｓｎによってユ
ニット監視制御パッケージ２へ送られる。

【００８１】また、前記コマンドＣＭＤの宛先アドレス
と自分のパッケージのアドレスとが不一致であることを
判定した処理パッケージ（処理パッケージ（ｎ）以外の
処理パッケージ）のデバイス３４は、上記のコマンドＣ
ＭＤを破棄する。

【００８２】処理パッケージ（ｎ）からＳＴ送信線Ｓｎ
を介してユニット監視制御パッケージ２へ送られた応答
データは、ユニット監視制御パッケージ２に入力され
る。そして、ユニット監視制御パッケージ２に入力され
た応答データは、信号線Ｌ７を介してＳＴバッファ２６
のメモリ素子（ｎ）に入力される。ここで、ユニット監
視制御パッケージ２のＳＴセレクタ２５は、アドレスラ
ッチ回路２４からのアドレスとして処理パッケージ
（ｎ）のアドレスを入力しているので、ＳＴバッファ２
６のメモリ素子（ｎ）にアクセスすることになる。そし
て、ＳＴセレクタ２５は、ＳＴバッファ２６のメモリ素
子（ｎ）に格納された応答データ（処理パッケージ
（ｎ）からの応答データ）を読み出す。

【００８３】ＳＴセレクタ２５によって読み出された応
答データは、ユニット監視制御パッケージ２のＳＴ作成
回路２８に入力する。ここで、ＳＴ作成回路２８は、Ｓ
Ｔセレクタ２５からの応答データを入力した時点で、コ
マンドシフト回路２７からのコマンドＣＭＤを未だ入力
していなければ、すなわち、コマンドシフト回路２７が
コマンドＣＭＤを入力した時点から一定時間以内に処理
パッケージ（ｎ）からの応答データを入力すれば、ＳＴ
セレクタ２５からの応答データに先頭フラグとアドレス
と制御コードとＣＲＣチェックコードとを付加してコマ
ンドＣＭＤに対する応答ＳＴを作成する。

【００８４】ＳＴ作成回路２８によって作成された応答
ＳＴは、信号線Ｌ２’及びユニット間接続ケーブル４を
介してユニットＡのコネクタ６に送られる。ユニットＡ
のコネクタ６に入力された応答ＳＴは、信号線Ｌ２を介
してＳＴ受信部１２に入力される。

【００８５】ユニット監視制御パッケージ２からの応答
ＳＴを入力したＳＴ受信部１２は、入力した応答ＳＴを
ＣＰＵ１０に入力する。一方、ユニット監視制御パッケ
ージ２において、コマンドシフト回路２７がメイン監視
制御パッケージ１からのコマンドＣＭＤを入力した時点
から一定時間以内に処理パッケージ（ｎ）からの応答デ
ータが入力されていない場合は、コマンドシフト回路２
７は、上記の一定時間が経過した時点で保持していたコ
マンドＣＭＤを出力する。コマンドシフト回路２７から
出力されたコマンドＣＭＤは、ＳＴ作成回路２８に入力
される。

【００８６】ＳＴ作成回路２８は、コマンドシフト回路
２７からのコマンドＣＭＤを入力すると、実装情報セレ
クタ２９及びＰＵＡＬＭセレクタ２１０からの実装情報
及びＰＵＡＬＭ情報を、上記のコマンドＣＭＤの空き領
域に書き込む。

【００８７】上記の実装情報は、アドレスラッチ回路２
４からのアドレスとして処理パッケージ（ｎ）のアドレ
スを入力した実装情報セレクタ２９が実装情報バッファ
２００のメモリ素子（ｎ）から読み出した情報である。
また、上記のＰＵＡＬＭ情報は、アドレスラッチ回路２
４からのアドレスとして処理パッケージ（ｎ）のアドレ
スを入力したＰＵＡＬＭセレクタ２１０がＰＵＡＬＭバ
ッファ２２０のメモリ素子（ｎ）から読み出した情報で
ある。

【００８８】ＳＴ作成回路２８によって実装情報とＰＵ
ＡＬＭ情報とが書き込まれたコマンドＣＭＤは、信号線
Ｌ２’及びユニット間接続ケーブル４を介してユニット
Ａのメイン監視制御パッケージ１へ送られる。このコマ
ンドＣＭＤは、前述の応答ＳＴと同様の過程によってメ
イン監視パッケージ１のＣＰＵ１０に入力される。コマ
ンドＣＭＤを入力したＣＰＵ１０は、入力したコマンド
ＣＭＤに書き込まれている実装情報とＰＵＡＬＭ情報と
を参照して、上記のコマンドＣＭＤの宛先の処理パッケ
ージ（ｎ）がユニットＢのスロット（ｎ＋１）に装填さ
れているか否か、及び、上記のコマンドＣＭＤの宛先の
処理パッケージ（ｎ）が電源異常を起こしているか否か
を判別する。例えば、ユニット監視制御パッケージ２か
らのコマンドＣＭＤに書き込まれている実装情報がＨｉ
レベルを示す信号である場合は、メイン監視制御パッケ
ージ１のＣＰＵ１０は、コマンドＣＭＤの宛先の処理パ
ッケージ（ｎ）がユニットＢのスロット（ｎ＋１）に装
填されていないと判定する。また、ユニット監視制御パ
ッケージ２からのコマンドＣＭＤに書き込まれているＰ
ＵＡＬＭ情報がＨｉレベルを示す信号である場合は、メ
イン監視制御パッケージ１のＣＰＵ１０は、コマンドＣ
ＭＤの宛先の処理パッケージ（ｎ）が電源異常を起こし
ていると判定する。

【００８９】以上説明した実施の形態によれば、ユニッ
トＢのユニット監視制御パッケージ２とｎ個の処理パッ
ケージ（１）〜（ｎ）とをｎ本のＳＴ送信線Ｓ１〜Ｓｎ
によってパラレルに接続しているので、ある処理パッケ
ージが誤動作して他の処理パッケージ宛のコマンドＣＭ
Ｄに応答した場合でも、前記コマンドＣＭＤの宛先の処
理パッケージからの応答と、前記誤動作した処理パッケ
ージからの応答とが衝突するのを防止することができ
る。

【００９０】さらに、ユニット監視制御パッケージ２
は、メイン監視パッケージ１からのコマンドＣＭＤを処
理パッケージ（１）〜（ｎ）へ送信する際に、そのコマ
ンドＣＭＤの宛先アドレスをラッチすることにより、ラ
ッチしたアドレスの処理パッケージ（ｎ）からの応答デ
ータのみを受けることができる。これにより、ある処理
パッケージが誤動作して他の処理パッケージ宛のコマン
ドＣＭＤに応答した場合でも、ユニット監視制御パッケ
ージは、誤動作した処理パッケージからの応答を受け付
けずに、コマンドＣＭＤの宛先の処理パッケージ（ｎ）
からの応答のみを受け付けることができる。従って、ユ
ニット監視制御パッケージ２は、コマンドＣＭＤの宛先
の処理パッケージ（ｎ）からの応答データのみをメイン
監視制御パッケージ１へ送信することができる。

【００９１】また、ユニット監視制御パッケージ２は、
メイン監視制御パッケージ１からのコマンドＣＭＤを処
理パッケージ（ｎ）へ送ってから一定時間以内に処理パ
ッケージ（ｎ）からの応答が無い場合には、その処理パ
ッケージ（ｎ）に関する実装情報とＰＵＡＬＭ情報とを
メイン監視制御パッケージ１に送信することができる。
これにより、メイン監視制御パッケージ１は、処理パッ
ケージ（ｎ）がユニットＢのスロットに未装填であるこ
と、もしくは、処理パッケージ（ｎ）が電源異常を起こ
していることを判定することができ、処理パッケージ
（ｎ）からの応答に待機する時間、すなわち、動作を中
断する時間を短縮することができる。従って、メイン監
視制御パッケージ１が動作を中断する時間が短縮される
ことにより、伝送装置全体の性能低下を抑制することが
できる。 〈実施の形態２〉本発明にかかる分離するユニットの監
視制御システムの第２の実施の形態について図８に基づ
いて説明する。本実施の形態にかかる分離するユニット
の監視制御システムは、前述の実施の形態１と同様に伝
送装置に適用する場合を例にあげて説明する。ここで
は、前述の実施の形態１との相違点についてのみ説明
し、実施の形態１と同一態様部分には図中同一符号を付
してその説明を省略する。

【００９２】図８は、実施の形態２にかかるユニット監
視制御パッケージ２の内部構成を示すブロック図であ
る。この図８に示すユニット監視制御パッケージ２は、
ＣＭＤバッファ２２、ＣＬＫバッファ２３、アドレスラ
ッチ回路２４、ＳＴセレクタ２５、ＳＴバッファ２６、
コマンド受信回路２３０、ＳＴ送信回路２４０、実装情
報バッファ２００、ＰＵＡＬＭバッファ２２０、及び、
引き延ばし回路２５０を実装している。

【００９３】実装情報バッファ２００を構成するｎ個の
メモリ素子のそれぞれは、信号線Ｌ８と接続されている
とともに、ユニット監視制御パッケージ２に実装される
ＳＴ送信回路２４０と接続される。この信号線Ｌ８の途
中には、図９に示すようなラッチ回路２５０とハザード
抑制回路２９０とが設けられている。ラッチ回路２５０
は、信号線Ｌ８を介して送られてくる実装情報をラッチ
する回路であり、ハザード抑制回路２９０は、処理パッ
ケージ（１）〜（ｎ）をスロット（２）〜（ｎ＋１）に
挿抜する際に発生するハザード（ノイズ）（図１０
（ａ）参照）を抑制して、ラッチ回路２５０がノイズを
取り込まないようにする回路である。このハザード抑制
回路２９０は、例えば、抵抗Ｒ、コンデンサＣ、及び、
インバータ２７０から構成されるＣＲ積分回路である。
ここで、抵抗ＲとコンデンサＣの時定数ｔを下記の積分
式によって特定することにより、抑制するハザードの時
間を設定することができる。 ｔ＝−ＲＣ×１ｎ（ＶｔＨ／ＶＤＤ） 但し、ＶｔＨはインバータ２７０のスレッシホールド電
圧、ＶＤＤはインバータ２７０の電源電圧とする。これ
により、処理パッケージ（１）〜（ｎ）がユニットＢの
スロット（２）〜（ｎ＋１）から挿抜される場合に発生
するハザードを抑制し（図１０の（ａ）参照）、ラッチ
回路２５０がハザードを取り込むことを防止することが
できる。

【００９４】また、ＰＵＡＬＭバッファ２２０を構成す
るｎ個のメモリ素子のそれぞれは、信号線Ｌ９と接続さ
れているとともに、ユニット監視制御パッケージ２に実
装されるＳＴ送信回路２４０と接続される。信号線Ｌ９
の途中には、上記の実装情報バッファ２００と同様に、
ハザード抑制回路２９０とラッチ回路２６０とが設けら
れており（図９参照）、処理パッケージ（１）〜（ｎ）
がスロット（２）〜（ｎ＋１）から挿抜されるときに発
生するハザードを抑制して、ラッチ回路２６０がハザー
ドを取り込まないようにしている。

【００９５】アドレスラッチ回路２４は、信号線Ｌ
１’、Ｌ３’と接続されているとともに、ＳＴセレクタ
２５と接続されている。このアドレスラッチ回路２４の
内部構成は、前述の実施の形態１と同様である。

【００９６】ＳＴセレクタ２５は、前述の実施の形態１
のＳＴセレクタがｎ個の接続端子を備えていたのに対
し、ｎ＋１個の接続端子（１）〜（ｎ＋１）を備えてい
る。これらｎ＋１個の接続端子のうちｎ個の接続端子
（１）〜（ｎ）は、前述の実施の形態１と同様にＳＴバ
ッファ２６を構成するｎ個のメモリ素子（１）〜（ｎ）
のそれぞれと一対一に接続されている。そして、残りの
１つの接続端子（ｎ＋１）は、ユニット監視制御パッケ
ージ２に実装されるＳＴ送信回路２４０と信号線を介し
て接続される。この残り１つの接続端子（ｎ＋１）に
は、ユニット監視制御パッケージ２に割り当てられるア
ドレスと対応づけられたアドレスが割り当てられるもの
とする。この場合、ＳＴセレクタ２５は、アドレスラッ
チ回路２４からのアドレスとしてユニット監視制御パッ
ケージ２のアドレスを入力すると、上記の接続端子（ｎ
＋１）に入力されるデータ、すなわち、ＳＴ送信回路２
４０からのデータを入力する。また、ＳＴセレクタ２５
には、信号線Ｌ２’が接続されており、ＳＴセレクタ２
５から出力されたデータが信号線Ｌ２’及びユニット間
接続ケーブル４を介してユニットＡのメイン監視制御パ
ッケージ１へ送信されるようになっている。ここで、本
実施の形態では、ＳＴセレクタ２５からの出力がそのま
まユニットＡのメイン監視制御パッケージ１へ送信され
るため、ＳＴバッファ２６からの出力されるデータ、す
なわち、処理パッケージ（１）〜（ｎ）から送られてく
るデータは、先頭フラグ、アドレス、制御コード、及
び、ＣＲＣチェックコードが付加された応答データとす
る。

【００９７】また、ユニット監視制御パッケージ２に実
装されたコマンド受信回路２３０は、信号線Ｌ１’と接
続されているとともに、ユニット監視制御パッケージ２
に実装されたＳＴ送信回路２４０と信号線を介して接続
されている。このコマンド受信回路２３０は、メイン監
視制御パッケージ１から信号線Ｌ１’を介して送られて
くるコマンドＣＭＤを入力すると、そのコマンドＣＭＤ
のなかから宛先アドレスを読み出し、読み出した宛先ア
ドレスとユニット監視制御パッケージ２に割り当てられ
たアドレスとを比較する。入力したコマンドＣＭＤの宛
先アドレスとユニット監視制御パッケージ２のアドレス
とが一致した場合は、コマンド受信回路２３０は、信号
線Ｌ１’を介して入力したコマンドＣＭＤを出力する。
コマンド受信回路２３０から出力されたコマンドＣＭＤ
は、ユニット監視制御パッケージ２に実装されるＳＴ送
信回路２４０に入力される。また、入力したコマンドＣ
ＭＤの宛先アドレスとユニット監視制御パッケージ２の
アドレスとが一致しない場合は、コマンド受信回路２３
０は、入力したコマンドＣＭＤを破棄する。

【００９８】ユニット監視制御パッケージ２に実装され
るＳＴ送信回路２４０は、コマンド受信回路２３０、実
装情報バッファ２００のｎ個のメモリ素子（１）〜
（ｎ）、ＰＵＡＬＭバッファ２２０のｎ個のメモリ素子
（１）〜（ｎ）、及び、ＳＴセレクタ２５のそれぞれと
信号線を介して接続される。このＳＴ送信回路２４０
は、コマンド受信回路２３０から出力されるコマンドＣ
ＭＤ、実装情報バッファ２３０のｎ個のメモリ素子
（１）〜（ｎ）から出力される実装情報、及び、ＰＵＡ
ＬＭバッファ２２０のｎ個のメモリ素子（１）〜（ｎ）
から出力されるＰＵＡＬＭ情報を利用して、メイン監視
制御パッケージ１からのコマンドＣＭＤに対する応答Ｓ
Ｔを作成する。例えば、ＳＴ送信回路２４０は、コマン
ド受信回路２３０からのコマンドＣＭＤを入力したとき
に、実装情報バッファ２００のｎ個のメモリ素子（１）
〜（ｎ）に格納されている実装情報と、ＰＵＡＬＭバッ
ファ２２０のｎ個のメモリ素子（１）〜（ｎ）に格納さ
れているＰＵＡＬＭ情報とを読み出す。そして、ＳＴ送
信回路２４０は、読み出した実装情報とＰＵＡＬＭ情報
とをパラレルデータ形式からシリアルデータ形式に変換
する。さらに、ＳＴ送信回路２４０は、コマンド受信回
路２３０からのコマンドＣＭＤの命令データ部分を、シ
リアルデータ形式の実装情報とＰＵＡＬＭ情報とに書き
換えることにより、コマンドＣＭＤに対する応答ＳＴを
作成する。このようにして作成された応答ＳＴは、ＳＴ
セレクタ２５の接続端子（ｎ＋１）に入力される。

【００９９】また、ユニット監視制御パッケージ２に実
装された引き延ばし回路２５０は、信号線Ｌ１’の途中
に接続される。この引き延ばし回路２５０には、発光ダ
イオードＬＥＤが接続されている。そして、引き延ばし
回路２５０は、メイン監視制御パッケージ１からのシリ
アルデータ形式のコマンドＣＭＤをユニット間接続ケー
ブル４及び信号線Ｌ１’を介して入力すると、そのコマ
ンドＣＭＤを引き延ばして発光ダイオードＬＥＤに入力
し、発光ダイオードＬＥＤを点灯させる。この引き延ば
し回路２５０は、例えば、コンデンサと抵抗とからなる
ＣＲ積分回路から構成するようにしてもよい。このと
き、ＣＲ積分回路を構成する抵抗とコンデンサの時定数
は、発光ダイオードＬＥＤの点灯時間が目視できる程度
になるように設定する。そして、ユニットＡのメイン監
視制御パッケージ１からのコマンドＣＭＤがユニット監
視制御パッケージ２に入力されると、発光ダイオードＬ
ＥＤが点灯することになり、伝送装置の保守者は、ユニ
ットＡのメイン監視制御パッケージ１がユニットＢのユ
ニット監視制御パッケージ２にアクセス中であることを
認識することができる。

【０１００】その他の構成は、前述の実施の形態１と同
様であり、説明は省略する。以下、本実施の形態にかか
る伝送装置の作用及び効果について述べる。伝送装置に
おいて、ユニットＡのメイン監視制御パッケージ１のＣ
ＰＵ１０は、Ｉ／Ｏレジスタ１４に格納されている信号
がＬｏｗ信号であれば、ユニットＢのスロット（１）〜
スロット（ｎ＋１）に装填されたユニット監視制御パッ
ケージ２及び処理パッケージ（１）〜（ｎ）の監視制御
を行うべく、ユニット監視制御パッケージ２あるいは処
理パッケージ（１）〜（ｎ）宛のコマンドＣＭＤを送信
する。ここで、処理パッケージ（１）〜（ｎ）宛のコマ
ンドＣＭＤが送信された場合の伝送装置の動作は前述の
実施の形態１と同様であり、説明は省略する。

【０１０１】ユニットＡのメイン監視制御パッケージ１
がユニットＢのユニット監視制御パッケージ２宛のコマ
ンドＣＭＤを送信する場合は、メイン監視制御パッケー
ジ１のＣＰＵ１０は、ユニットＢのユニット監視制御パ
ッケージ２に対する命令データを作成する。そして、メ
イン監視制御パッケージ１のＣＰＵ１０は、作成した命
令データに、先頭フラグ、ユニット監視制御パッケージ
２のアドレス、命令データの種類を識別する制御コー
ド、及び、ＣＲＣチェックコードを付加してコマンドＣ
ＭＤを作成する。ＣＰＵ１０によって作成されたコマン
ドＣＭＤは、メイン監視制御パッケージ１のＣＭＤ送信
部１１に入力される。

【０１０２】メイン監視制御パッケージ１のＣＭＤ送信
部１１は、ＣＰＵ１０からのコマンドＣＭＤを信号線Ｌ
１に出力する。このとき、信号線Ｌ１に出力されたコマ
ンドＣＭＤは、信号線Ｌ１からユニット間接続ケーブル
４へ送られ、さらにユニット間接続ケーブル４によって
ユニットＢのコネクタ７に入力される。

【０１０３】コネクタ７に入力されたコマンドＣＭＤ
は、ユニットＢの信号線Ｌ１’を介してユニット監視制
御パッケージ２に入力される。ユニット監視制御パッケ
ージ２に入力されたコマンドＣＭＤは、引き延ばし回路
２５０、ＣＭＤバッファ２２、アドレスラッチ回路２
４、及び、コマンド受信回路２３０に入力される。

【０１０４】先ず、コマンドＣＭＤを入力した引き延ば
し回路２５０は、入力したコマンドＣＭＤを引き延ばし
て発光ダイオードＬＥＤに入力し、発光ダイオードＬＥ
Ｄを点灯する。このとき、伝送装置の保守者は、発光ダ
イオードＬＥＤの点灯によって、ユニットＡのメイン監
視制御パッケージがユニットＢにアクセスしていること
を認識することができる。

【０１０５】また、ＣＭＤバッファ２２から出力された
コマンドＣＭＤは、信号線Ｌ５とＣＭＤ送信線Ｔとを介
して、ユニットＢのスロット（２）〜（ｎ＋１）に装填
された処理パッケージ（１）〜（ｎ）に送られる。この
場合、コマンドＣＭＤの宛先がユニット監視制御パッケ
ージ２であるから、このコマンドＣＭＤを受信した処理
パッケージ（１）〜（ｎ）は、受信したコマンドＣＭＤ
を破棄することになる。

【０１０６】コマンドＣＭＤを入力したアドレスラッチ
回路２４は、入力したコマンドＣＭＤをシリアルデータ
形式からパラレルデータ形式に変換し、パラレルデータ
形式に変換されたコマンドＣＭＤから宛先アドレスを示
す６ビットのデータを抜き出す。アドレスラッチ回路２
４によって抜き出された宛先アドレスは、ＳＴセレクタ
２５に入力される。

【０１０７】コマンドＣＭＤを入力したコマンド受信回
路２３０は、入力したコマンドＣＭＤから宛先アドレス
を読み出し、読み出した宛先アドレスとユニット監視制
御パッケージ２のアドレスとを比較する。この場合、コ
マンドＣＭＤの宛先アドレスがユニット監視制御パッケ
ージ２のアドレスと一致するので、コマンド受信回路２
３０は、入力したコマンドＣＭＤをＳＴ送信回路２４０
に入力する。

【０１０８】コマンド受信回路２３０からのコマンドＣ
ＭＤを入力したＳＴ送信回路２４０は、実装情報バッフ
ァ２００及びＰＵＡＬＭバッファ２２０にアクセスし、
実装情報バッファ２００のｎ個のメモリ素子（１）〜
（ｎ）に格納されている実装情報とＰＵＡＬＭバッファ
２２０のメモリ素子（１）〜（ｎ）に格納されているＰ
ＵＡＬＭ情報とを読み出す。そして、コマンド受信回路
２３０は、実装情報バッファ２００及びＰＵＡＬＭバッ
ファ２２０から読み出した実装情報及びＰＵＡＬＭ情報
をパラレルデータ形式からシリアルデータ形式に変換す
る。さらに、ＳＴ送信回路２４０は、シリアルデータ形
式に変換された実装情報及びＰＵＡＬＭ情報を、コマン
ド受信回路２３０からのコマンドＣＭＤの命令データ部
分に上書きして応答ＳＴを作成する。このようにして作
成された応答ＳＴは、ＳＴセレクタ２５の接続端子（ｎ
＋１）に入力される。

【０１０９】ＳＴセレクタ２５は、前述したようにアド
レスラッチ回路２４からのアドレスとしてユニット監視
制御パッケージ２のアドレスを入力しているので、この
ユニット監視制御パッケージ２のアドレスと対応づけら
れたアドレスの接続端子（ｎ＋１）に入力されるデー
タ、すなわちＳＴ送信回路２４０からの応答ＳＴを入力
する。そして、ＳＴセレクタ２５は、接続端子（ｎ＋
１）を介して入力した応答ＳＴを信号線Ｌ２’に出力す
る。

【０１１０】信号線Ｌ２’に出力された応答ＳＴは、信
号線Ｌ２’及びユニット間接続ケーブル４を介してユニ
ットＡのメイン監視制御パッケージ１へ送られる。この
とき、メイン監視制御パッケージ１は、ユニット監視制
御パッケージ２からの応答ＳＴに格納されている応答デ
ータ（実装情報とＰＵＡＬＭ情報とを含むデータ）を参
照することにより、ユニットＢに装填されている処理パ
ッケージ、電源異常を起こしている処理パッケージを把
握することができる。

【０１１１】以上説明した実施の形態によれば、ユニッ
トＡのメイン監視制御パッケージ１は、任意のときにユ
ニットＢのユニット監視制御パッケージ宛のコマンドＣ
ＭＤを送信することにより、ユニットＢ内の実装情報や
ＰＵＡＬＭ情報を獲得することができる。従って、メイ
ン監視制御パッケージ１は、ユニットＢ内の実装情報及
びＰＵＡＬＭ情報を参照することにより、未実装の処理
パッケージ（１）〜（ｎ）や電源異常を起こしている処
理パッケージ（１）〜（ｎ）には、コマンドＣＭＤを送
信しないようにすることができるため、それらの処理パ
ッケージ（１）〜（ｎ）にかかる処理負担が軽減され
る。

【０１１２】また、ユニットＢのユニット監視制御パッ
ケージ２に発光ダイオードＬＥＤを設け、メイン監視制
御パッケージ１からのアクセス中にはその発光ダイオー
ドＬＥＤを点灯させることにより、伝送装置の保守者
は、発光ダイオードＬＥＤを参照して各パッケージの挿
抜のタイミングを把握することができる。 〈実施の形態３〉本発明にかかる分離するユニットの監
視制御システムの第３の実施の形態について図１１〜３
２に基づいて説明する。本実施の形態にかかる分離する
ユニットの監視制御システムは、前述の実施の形態１と
同様に伝送装置に適用する場合を例にあげて説明する。
ここでは、前述の実施の形態１との相違点についてのみ
説明し、実施の形態１と同一態様部分には図中同一符号
を付してその説明を省略する。

【０１１３】先ず、図１１は、実施の形態３にかかるユ
ニット監視制御パッケージ２の内部構成を示すブロック
図である。この図１０に示すユニット監視制御パッケー
ジ２は、前述の実施の形態２と同様に、ＣＭＤバッファ
２２、ＣＬＫバッファ２３、アドレスラッチ回路２４、
ＳＴセレクタ２５、ＳＴバッファ２６、コマンド受信回
路２３０、ＳＴ送信回路２４０、実装情報バッファ２０
０、及び、ＰＵＡＬＭバッファ２２０を実装している。
さらに、ユニット監視制御パッケージ２は、ＣＰＵ２９
０、ＲＯＭ３００、ＲＡＭ３１０、インタフェース用デ
ュアルポートＲＡＭ３２０、ＣＭＤ／ＳＴインタフェー
ス３３０、アドレスデコーダ３４０、ＲＥＡＤレジスタ
群３５０、ＷＲＩＴＥレジスタ群３６０、及び、ユニッ
ト用デュアルポートＲＡＭ３７０をバス（アドレスバ
ス、データバス、及び、コントロールバスを含む）によ
って接続している。

【０１１４】上記のインタフェース用デュアルポートＲ
ＡＭ３２０は、一方のポートには、ＣＭＤ／ＳＴインタ
フェース３３０及びユニット間接続ケーブル４を介して
メイン監視制御パッケージ１が接続されている。また、
他方のポートには、ユニット監視制御パッケージ２のバ
スが接続されている。このインタフェース用デュアルポ
ートＲＡＭ３２０は、図１２に示すように、ＣＭＤ格納
領域とＳＴ格納領域とに分割されている。そして、ＣＭ
Ｄ格納領域は、２５６個のエリアＣＭＤ＃００１〜ＣＭ
Ｄ＃２５６から構成され、これら各エリアは８バイトの
データを格納するようになっている。このＣＭＤ格納領
域の各エリアＣＭＤ＃００１〜ＣＭＤ＃２５６には、メ
イン監視制御パッケージ１からユニット監視制御パッケ
ージ２宛のコマンドＣＭＤが格納される。また、インタ
フェース用デュアルポートＲＡＭ３２０のＳＴ格納領域
も、ＣＭＤ格納領域と同様に２５６個のエリアＳＴ＃０
０１〜ＳＴ＃２５６から構成され、これら各エリアは８
バイトのデータを格納するようになっている。このＳＴ
格納領域の各エリアＳＴ＃００１〜ＳＴ＃２５６には、
メイン監視制御パッケージ１からのコマンドＣＭＤに対
するユニット監視制御パッケージ２からの応答ＳＴが格
納される。

【０１１５】ここで、図１１に戻って、ＣＭＤ／ＳＴイ
ンタフェース３３０には、メイン監視制御パッケージ１
からのコマンドＣＭＤを送信する信号線Ｌ１’とメイン
監視制御パッケージ１からのクロック信号ＣＬＫを送信
する信号線Ｌ３’とが接続されている。このＣＭＤ／Ｓ
Ｔインタフェース３３０は、メイン監視制御パッケージ
１からユニット監視制御パッケージ２宛のコマンドＣＭ
Ｄを入力すると、入力したコマンドＣＭＤをインタフェ
ース用デュアルポートＲＡＭ３２０に書き込むととも
に、書き込んだコマンドＣＭＤに対応する応答ＳＴをイ
ンタフェース用デュアルポートＲＡＭ３２０から読み出
すものである。例えば、ＣＭＤ／ＳＴインタフェース３
３０は、図１３に示すようにシリアル／パラレル変換部
Ｓ／Ｐ、アドレスラッチレジスタ３３０ｂ、データラッ
チレジスタ３３０ｃ、タイミングジェネレータ３３０
ｄ、及びパラレル／シリアル変換部Ｐ／Ｓから構成され
る。

【０１１６】シリアル／パラレル変換部Ｓ／Ｐは、メイ
ン監視制御パッケージ１からのクロック信号ＣＬＫに従
って動作するものであり、メイン監視制御パッケージ１
からのコマンドＣＭＤをシリアルデータ形式からパラレ
ルデータ形式に変換する。このシリアル／パラレル変換
部Ｓ／Ｐによってパラレルデータ形式に変換されたコマ
ンドＣＭＤは、ＣＭＤ／ＳＴインタフェース３３０のア
ドレスラッチレジスタ３３０ｂ、データラッチレジスタ
３３０ｃ、及びタイミングジェネレータ３３０ｄに入力
される。

【０１１７】アドレスラッチレジスタ３３０ｂは、シリ
アル／パラレル変換部Ｓ／ＰからのコマンドＣＭＤか
ら、インタフェース用デュアルポートＲＡＭ３２０のア
ドレスを抜き出し、抜き出したアドレスをインタフェー
ス用デュアルポートＲＡＭ３２０に入力する。ここで、
本実施の形態では、メイン監視制御パッケージ１からユ
ニット監視制御パッケージ２宛のコマンドＣＭＤは、図
１４に示すように、５バイトの命令データ領域に、イン
タフェース用デュアルポートＲＡＭ３２０のＣＭＤ格納
領域を構成する２５６個のエリアのそれぞれを特定する
メモリアドレスと、書き込みデータを格納するようにし
ている。この場合、アドレスラッチレジスタ３３０ｂ
は、メイン監視制御パッケージ１からのコマンドＣＭＤ
の命令データ領域に格納されるメモリアドレスを抜き出
してインタフェース用デュアルポートＲＡＭ３２０に入
力する。

【０１１８】データラッチレジスタ３３０ｃは、上記の
図１４に示すコマンドＣＭＤの中から書き込みデータを
抜き出し、インタフェース用デュアルポートＲＡＭ３２
０に入力する。タイミングジェネレータ３３０ｄは、ア
ドレスラッチレジスタ３３０ｂに対するラッチタイミン
グ信号Ｔ１、データラッチレジスタ３３０ｃに対するラ
ッチタイミング信号Ｔ２、インタフェース用デュアルポ
ートＲＡＭ３２０に対するチップセレクト信号、インタ
フェース用デュアルポートＲＡＭ３２０に対するＲＥＡ
Ｄ／ＷＲＩＴＥの制御信号、インタフェース用デュアル
ポートＲＡＭ３２０を構成するエリア内の８バイトのそ
れぞれを特定するアドレス、インタフェース用デュアル
ポートＲＡＭ３２０のＣＭＤ格納領域とＳＴ格納領域の
切換信号等を出力する。

【０１１９】パラレル／シリアル変換部Ｐ／Ｓは、イン
タフェース用デュアルポートＲＡＭ３２０から読み出さ
れた応答ＳＴをパラレルデータ形式からシリアルデータ
形式に変換するものである。このパラレル／シリアル変
換部Ｐ／Ｓから出力されたシリアルデータ形式の応答Ｓ
Ｔは、ＳＴバッファ２６に入力される。

【０１２０】図１１に戻って、ユニット用デュアルポー
トＲＡＭ３７０の一方のポートにはユニット監視制御パ
ッケージ２のバスが接続され、ＵＣＭＤ送信部３８０と
ＵＳＴ受信部３９０とが接続されている。このユニット
用デュアルポートＲＡＭ３７０は、ＣＰＵ２９０によっ
て作成される処理パッケージ（１）〜（ｎ）宛のコマン
ド（以下、メイン監視制御パッケージ１から処理パッケ
ージ（１）〜（ｎ）宛のコマンドＣＭＤと区別するため
にコマンドＵＣＭＤと記す）を格納する。ユニット用デ
ュアルポートＲＡＭ３７０に格納されたコマンドＵＣＭ
Ｄは、ＵＣＭＤ送信部３８０によって読み出されて処理
パッケージ（１）〜（ｎ）へ送信される。また、ユニッ
ト用デュアルポートＲＡＭ３７０は、ＵＳＴ受信部３９
０によって受信された応答（以下、処理パッケージ
（１）〜（ｎ）からメイン監視制御パッケージ１宛の応
答ＳＴと区別するため、応答ＵＳＴと記す）を格納す
る。

【０１２１】次に、アドレスデコーダ３４０、ＲＥＡＤ
レジスタ群３５０、及び、ＷＲＩＴＥレジスタ群３６０
の構成を図１５に基づいて説明する。アドレスデコーダ
３４０は、ＣＰＵ２９０とアドレスバスを介して接続さ
れいるとともに、ＲＥＡＤレジスタ群３５０を構成する
各回路及びＷＲＩＴＥレジスタ群３６０を構成する各回
路と信号線を介して接続されている。このアドレスデコ
ーダ３４０は、ＣＰＵ２９０からのアドレスを入力する
と、入力したアドレスが示す回路を判別し、判別した回
路に対するアクセス許可信号を出力する。

【０１２２】ＲＥＡＤレジスタ群３５０は、イネーブル
制御付バッファ３５０ｂと、ＯＲ回路３５０ａとを備え
ている。上記のＯＲ回路３５０ａは、ＣＰＵ２９０とＲ
ＥＡＤコントロールバスを介して接続されているととも
に、アドレスデコーダ３４０と信号線を介して接続され
ている。このＯＲ回路３５０ａは、ＣＰＵ２９０からの
ＲＥＡＤ信号とアドレスデコーダ３４０からのアクセス
許可信号とを入力したときに、イネーブル制御付バッフ
ァ３５０ｂに対するイネーブル信号を出力する回路であ
る。

【０１２３】上記のイネーブル制御付バッファ３５０ｂ
には、処理パッケージ（１）〜（ｎ）からの実装情報を
送信する信号線Ｌ８が接続されている。さらに、イネー
ブル制御付バッファ３５０ｂは、ＣＰＵ２９０とデータ
バスを介して接続されている。このイネーブル制御付バ
ッファ３５０ｂは、処理パッケージ（１）〜（ｎ）から
信号線Ｌ８を介して送られてくる実装情報を格納してお
き、ＯＲ回路３５０ａからのイネーブル信号を入力した
ときに格納していた実装情報をデータバスへ出力する。

【０１２４】ＷＲＩＴＥレジスタ群３６０は、故障診断
回路Ａ、ＬＥＤ点灯制御回路Ｂ、ファームデバック用Ｌ
ＥＤ点灯制御回路Ｃとから構成されている。上記の故障
診断回路Ａは、ＣＰＵ２９０の暴走を検出する回路であ
り、ＯＲ回路３６０ａ、ＷＤＴ（ウォッチドッグタイ
マ）監視回路３６０ｂ、及び、保護回路３６０ｃを備え
ている。

【０１２５】故障診断回路ＡのＯＲ回路３６０ａは、Ｃ
ＰＵ２９０とＷＲＩＴＥコントロールバスを介して接続
されているとともに、アドレスデコーダ３４０と信号線
を介して接続されている。このＯＲ回路３５０ａは、Ｃ
ＰＵ２９０からのＷＲＩＴＥ信号とアドレスデコーダ３
４０からのアクセス許可信号とを入力したときに、ＷＤ
Ｔ監視回路３６０ｂにアクセス信号を入力する。

【０１２６】故障診断回路ＡのＷＤＴ監視回路３６０ｂ
は、ＯＲ回路３６０ａからのアクセス信号を入力したと
きにセットされ、ＯＲ回路３６０ａからの次のアクセス
信号を入力したときにリセットされるタイマを備えてお
り（図示せず）、タイマの計時時間が所定時間を超える
と、すなわち、所定時間以内にＣＰＵ２９０からのアク
セスがないと、ＣＰＵ２９０が暴走したと判定してＷＤ
Ｔ警報を出力する。

【０１２７】ここで、ＷＤＴ警報が一度でも出力される
とＣＰＵ２９０を即ホールドさせるのが通常であるが、
ＣＰＵ２９０を一旦ホールドすると、そのＣＰＵがシス
テム内で全く機能しなくなるため、ＣＰＵの再立ち上げ
を行うまでは監視制御を行えなくなり、システム断に陥
る虞がある。そこで、本実施の形態では、再現性の高い
致命的な障害が発生したとき以外は、ＣＰＵ２９０をリ
セットして自動復旧するようにするため、図１６に示す
ような保護回路３６０ｈを設けている。この保護回路１
６は、３つのフリップフロップ回路５００ａ、５００
ｂ、５００ｃを直列に接続して構成される。この図１６
では、ＷＤＴ監視回路３６０ｂから出力されるＷＤＴ警
報は、上記の３つのフリップフロップ回路５００ａのク
ロック信号入力端子Ｃに入力されているとともに、ＣＰ
Ｕ２９０のリセット信号入力端子に入力されている。図
１６中、第１段目のフリップフロップ回路５００ａのデ
ータ入力端子には、５Ｖの正電源が接続されている。さ
らに、この第１段目のフリップフロップ回路５００ａの
出力端子Ｑと第２段目のフリップフロップ回路５００ｂ
のデータ入力端子Ｄとは信号線を介して接続されてい
る。また、第２段目のフリップフロップ回路５００ｂの
出力端子Ｑと第３段目のフリップフロップ回路５００ｃ
のデータ入力端子Ｄとは信号線を介して接続されてい
る。さらにまた、第３段目のフリップフロップ回路５０
０ｃの出力端子ＱとＣＰＵ２９０のホールド信号入力端
子とは信号線を介して接続されている。

【０１２８】このように構成された保護回路３６０ｈ
は、初期状態において、第１段目のフリップフロップ回
路５００ａのデータ入力端子のみが正電源５Ｖからの電
流を入力してＨｉレベルになっている。その他のフリッ
プフロップ５００ｂ，５００ｃのデータ入力端子は、Ｌ
ｏｗレベルになっている。

【０１２９】そして、ＷＤＴ監視回路３６０ｂがＷＤＴ
警報を出力すると、このＷＤＴ監視回路３６０ｂから出
力されたＷＤＴ警報は、３つのフリップフロップ５００
ａ、５００ｂ、５００ｃのそれぞれのクロック入力端子
に入力されるとともに、ＣＰＵ２９０のリセット信号入
力端子に入力される。この場合、保護回路３６０ｈの第
１段目のフリップフロップ回路５００ａのみがＨｉレベ
ルの信号を出力する。第１段目のフリップフロップ回路
５００ａから出力されたＨｉレベルの信号は、第２段目
のフリップフロップ回路５００ｂのデータ入力端子に入
力される。

【０１３０】ＷＤＴ監視回路３６０ｂから二回目のＷＤ
Ｔ警報が出力されると、保護回路３６０ｈの第１段目の
フリップ回路５００ａは、正電源５ＶからのＨｉレベル
の信号を出力するとともに、第２段目のフリップ回路５
００ｂが第１段目のフリップフロップ回路５００ａから
のＨｉレベルの信号を出力する。この場合、第２段目の
フリップフロップ回路５００ｂから出力されたＨｉレベ
ルの信号は、第３段目のフリップフロップ５００ｃのデ
ータ入力端子Ｄに入力される。

【０１３１】続いて、ＷＤＴ監視回路から３回目のＷＤ
Ｔ警報が出力されると、保護回路３６０ｈの第１段目の
フリップフロップ回路５００ａが正電源５ＶからのＨｉ
レベルの信号を出力し、第２段目のフリップフロップ回
路５００ｂが第１段目のフリップフロップ回路５００ａ
からのＨｉレベルの信号を出力し、さらに第３段目のフ
リップフロップ回路５００ｃが第２段目のフリップフロ
ップ回路５００ｂからのＨｉレベルの信号を出力する。
この第３段目のフリップフロップ回路５００ｃから出力
されたＨｉレベルの信号は、ＣＰＵ２９０のホールド信
号入力端子に入力される。

【０１３２】ここで、図１５に戻って、ＷＲＩＴＥレジ
スタ群３６０のＬＥＤ点灯制御回路Ｂは、ＯＲ回路３６
０ｃ、フリップフロップ３６０ｄ、及び、４つのＡＮＤ
回路３６０ｅを備えている。

【０１３３】ＬＥＤ点灯制御回路ＢのＯＲ回路３６０ｃ
は、ＣＰＵ２９０とＷＲＩＴＥコントロールバスを介し
て接続されているとともに、アドレスデコーダ３４０と
信号線を介して接続されている。このＯＲ回路３６０ｃ
は、ＣＰＵ２９０からのＷＲＩＴＥ信号とアドレスデコ
ーダ３４０からのアクセス許可信号とを入力したとき
に、ＬＥＤ点灯制御回路Ｂのフリップフロップ３６０ｄ
にアクセス信号を出力する。ＯＲ回路３６０ｃから出力
されたアクセス信号は、ＬＥＤ点灯制御回路Ｂのフリッ
プフロップ３６０ｄのクロック信号入力端子に入力され
る。

【０１３４】ＬＥＤ点灯制御回路Ｂのフリップフロップ
３６０ｄは、ＣＰＵ２９０とデータバスを介して接続さ
れているとともに、４つのＡＮＤ回路３６０ｅのそれぞ
れと信号線を介して接続されている。このフリップフロ
ップ回路３６０ｄは、ＣＰＵ２９０からのＬＥＤ点灯制
御命令をデータバスを介して入力しておき、上記のＯＲ
回路３６０ｃからのアクセス信号を入力したときに、入
力していたＬＥＤ点灯制御命令を出力する。このフリッ
プフロップ３６０ｄから出力されたＬＥＤ点灯制御命令
は、４つのＡＮＤ回路３６０ｅのそれぞれに入力され
る。

【０１３５】ＬＥＤ点灯制御回路Ｂの４つのＡＮＤ回路
３６０ｅのそれぞれは、故障診断回路Ａからのホールド
信号とＬＥＤ点灯制御回路Ｂのフリップフロップ３６０
ｄからのＬＥＤ点灯制御命令との論理積を演算して、そ
の演算結果を処理パッケージ（１）〜（ｎ）へ送信する
ものであり、故障診断回路Ａからのホールド信号が有効
のとき（ＣＰＵ２９０がホールドされたとき）に、フリ
ップフロップ３６０ｄからの出力を抑止する回路であ
る。尚、ここでいう、ＬＥＤ点灯制御とは、各処理パッ
ケージ（１）〜（ｎ）に設けられたフェイルランプ（故
障時に点灯するＬＥＤ）を点灯もしくは消灯させる制御
である。処理パッケージ（１）〜（ｎ）内のフェイルラ
ンプは、図１７に示すように、プルアップ抵抗、直列に
接続された２つの反転バッファ、及び、フェイルランプ
用のＬＥＤとから構成され、上記のＡＮＤ回路３６０ｅ
からの点灯制御信号は、２つの反転バッファを通ってＬ
ＥＤに入力されるようになっている。

【０１３６】ここで、図１５に戻って、ＷＲＩＴＥレジ
スタ群のファームデバック用ＬＥＤ点灯制御回路Ｃは、
ＯＲ回路３６０ｆ、フリップフロップ３６０ｇ、及び複
数のファームデバック用のＬＥＤ３６０ｉとを備えてい
る。

【０１３７】ファームデバック用ＬＥＤ点灯制御回路Ｃ
のＯＲ回路３６０ｆは、ＣＰＵ２９０からのＷＲＩＴＥ
信号とアドレスデコーダ３４０からのアクセス許可信号
とを入力したときに、アクセス信号を出力する。このＯ
Ｒ回路３６０ｆから出力されたアクセス信号は、ファー
ムデバック用ＬＥＤ点灯制御回路Ｃのフリップフロップ
３６０ｇのクロック信号入力端子に入力される。

【０１３８】ファームデバック用ＬＥＤ点灯制御回路Ｃ
のフリップフロップ３６０ｇは、ＣＰＵ２９０とデータ
バスを介して接続されているとともに、複数のＬＥＤ３
６０ｉのそれぞれと信号線を介して接続されている。こ
のフリップフロップ回路３６０ｇは、ＣＰＵ２９０から
の点灯制御命令をデータバスを介して入力しておき、上
記のＯＲ回路３６０ｆからのアクセス信号を入力したと
きに、入力していた点灯制御命令を出力する。このフリ
ップフロップ３６０ｆから出力された点灯制御命令は、
各ＬＥＤ３６０ｉに入力される。

【０１３９】このように構成されたファームデバック用
ＬＥＤ点灯制御回路Ｃによれば、デバッグ時に簡単なプ
ログラム分岐チェックや判定データなどをＬＥＤ３６０
によって表すことができるので、デバッグ効率の向上に
役立つ。またデバッグ時のみならず、数ビットのＬＥＤ
を用いればファーム内状態を示すようにプログラミング
しておくことで、装置システム試験時やユーザー先で運
用されたのちのトラブル対応にも視覚的な面でサポート
し、障害調査などに役立つ。

【０１４０】ここで、図１１に戻って、ユニット監視制
御パッケージ２のＳＴセレクタ２５に接続された信号線
Ｌ２’の途中には、抑止回路４００が設けられている。
この抑止回路４００は、ＷＲＩＴＥレジスタ群３６０の
故障診断回路Ａと接続されており、故障診断回路Ａから
のホールド信号を入力すると、ＳＴセレクタ２５からの
出力をマスクする回路である。例えば、ユニット監視制
御パッケージ２が故障した場合に、ユニット監視制御パ
ッケージ２から外部へ出力される信号の正確性を保証で
きなくなり、システム誤動作をまねく恐れがあるが、上
記の抑止回路４００によれば、外部への出力を抑制して
故障による周囲への影響を防ぐことができる。

【０１４１】また、ユニット監視制御パッケージ２のパ
ワーオン引き延ばし回路４１０は、図１８に示すよう
に、ＣＰＵ２９０のリセット時間を引き延ばすパワーオ
ン引き延ばし回路４１０ａと、ユニット監視制御パッケ
ージ２がユニットＢのスロット１に装填されたときにメ
イン監視制御パッケージ１へ送信される実装情報の送信
時期を引き延ばすパワーオン引き延ばし回路４１０ｂと
から構成される。但し、ＣＰＵ２９０のリセット時間を
引き延ばすパワーオン引き延ばし回路４１０ａによって
引き延ばされる時間ｔ１と、実装出力の送信時期を引き
延ばすパワーオン引き延ばし回路４１０ｂによって引き
延ばされる時間ｔ２とに時間差を設け、ＣＰＵ２９０の
リセット後に所定時間ｔが経過してからユニット監視制
御パッケージ２からメイン監視制御パッケージ１へ実装
情報を送るようにしている（図１９参照）。この結果、
ユニット監視制御パッケージ２をユニットＢのスロット
（２）に装填した直後のＣＰＵ２９０のリセット期間中
におけるメイン監視制御パッケージ１からのアクセスを
防止することができる。

【０１４２】図１１に戻って、ユニット監視制御パッケ
ージ１に実装されるＲＡＭ３１０は、ＣＰＵ２９０の走
行動作履歴を格納する。この走行動作履歴は、障害発生
等の解析を行うことを考慮して障害発生時期が特定する
ことができることが好ましい。そこで、日時を掲示する
ことができる時計機能を設けるようにしてもよいが、時
計機能を備えていないパッケージの場合は、ＣＰＵ２９
０の内部タイマーを利用して、電源投入時から障害が発
生するまでに経過した時間をエラー発生情報とともに格
納するようにする。例えば、ＣＰＵ２９０の内部タイマ
ーとして、５０ｍｓｅｃごとに信号を出力するイベント
タイマーを用いれば、電源投入時からの経過時間を５０
ｍｓｅｃ単位にカウントすることができる。そして、障
害発生時には、ＣＰＵ２９０のイベントタイマーのカウ
ント値（電源投入時からの経過時間を日・時・分・秒で
表したもの）と、障害の種類と、エラー情報とをＲＡＭ
３１０に書き込むようにする。但しＲＡＭ３１０のメモ
リ領域には限界があるため、メモリ領域が一杯になった
ときには、上書きをするようにする。

【０１４３】ＣＰＵ２９０は、ＲＯＭ３００に格納され
ているアプリケーションプログラムに従って動作するも
のであり、定期的にユニットＢのスロット（２）〜
（ｎ）に装填されている処理パッケージ（１）〜（ｎ）
の動作履歴等を収集する。例えば、ＣＰＵ２９０は、処
理パッケージ（１）〜（ｎ）宛のコマンドＵＣＭＤを作
成し、作成したユニットコマンドＵＣＭＤをユニット用
デュアルポートＲＡＭ３７０に書き込む。ユニット用デ
ュアルポートＲＡＭ３７０に書き込まれたユニットコマ
ンドＵＣＭＤは、ＵＣＭＤ送信部３８０によって読み出
されて処理パッケージ（１）〜（ｎ）へ送信される。こ
のユニットコマンドＵＣＭＤに対する処理パッケージ
（ｎ）からの応答ＵＳＴは、ＵＳＴ受信部３９０によっ
て受信される。ユニット応答ＵＳＴを受信したＵＳＴ受
信部３９０は、受信したユニット応答ＵＳＴをユニット
用デュアルポートＲＡＭ３７０に書き込む。このユニッ
ト用デュアルポートＲＡＭ３１０に書き込まれたユニッ
ト応答ＵＳＴは、ＣＰＵ２９０によって読み出されてイ
ンタフェース用デュアルポートＲＡＭ３２０に書き込ま
れる。

【０１４４】さらに、ＣＰＵ２９０は、インタフェース
用デュアルポートＲＡＭ３２０に定期的にアクセスし
て、メイン監視制御パッケージ１がＣＭＤ／ＳＴインタ
ーフェース３３０を介して書き込んだコマンドＣＭＤを
読み出す。このコマンドＣＭＤがエラー発生履歴の送信
命令であれば、ＲＡＭ３１０に格納されているエラー発
生履歴を読み出してインタフェース用デュアルポートＲ
ＡＭ３３０のＳＴ領域に書き込む。また、インタフェー
ス用デュアルポートＲＡＭ３３０のＣＭＤ領域に格納さ
れているコマンドＣＭＤが実装情報の送信要求であれ
ば、ＣＰＵ２９０は、ＲＥＡＤレジスタ群３５０に格納
されている実装情報を読み出し、インタフェース用デュ
アルポートＲＡＭ３３０のＳＴ領域に書き込む。

【０１４５】以下、本実施の形態にかかるユニット監視
制御パッケージ２の動作について述べる。先ず、ユニッ
ト監視制御パッケージ２をユニットＢのスロット（２）
に装填したときには、パワーオン引き延ばし回路４１０
がＣＰＵ２９０のリセット時間とメイン監視制御パッケ
ージ１宛に送られる実装情報（ユニット監視制御パッケ
ージ２がスロット（２）に装填されたことを示す情報）
の送信時期とを引き延ばす。この場合、ユニット監視制
御パッケージ２のＣＰＵ２９０のリセットが解除された
時点から所定時間後にメイン監視制御パッケージ１へ実
装情報が送られる。

【０１４６】ユニット監視制御パッケージ１からの実装
情報を受信したメイン監視パッケージ１は、ユニット監
視制御パッケージ２に対するコマンドＣＭＤの送信を開
始する。

【０１４７】ここで、メイン監視制御パッケージ１から
ユニットＢの処理パッケージ（１）〜（ｎ）宛のコマン
ドＣＭＤが送信された場合のユニット監視制御パッケー
ジ２の動作は、前述の実施の形態２と同様であり、説明
は省略する。

【０１４８】また、メイン監視制御パッケージ１からユ
ニット監視制御パッケージ２宛のコマンドＣＭＤが送信
された場合のユニット監視制御パッケージ２の動作につ
いて図２０のフローチャート図に沿って説明する。

【０１４９】ユニット監視制御パッケージ２では、メイ
ン監視パッケージ１からのコマンドＣＭＤが信号線Ｌ
１’を介してＣＭＤ／ＳＴインタフェース３３０に入力
される（Ｓ２００１）。

【０１５０】メイン監視制御パッケージ１からのコマン
ドＣＭＤを入力したＣＭＤ／ＳＴインタフェース３３０
は、入力したコマンドＣＭＤの命令データ領域からメモ
リアドレスと書き込みデータとを抜き出す（Ｓ２００
２）。

【０１５１】そして、ＣＭＤ／ＳＴインタフェース３３
０は、コマンドＣＭＤから抜き出した書き込みデータ及
びメモリアドレスとともに、インタフェース用デュアル
ポートＲＡＭ３２０のＣＭＤ格納領域を指定するアドレ
スと、ＣＭＤ格納領域の前記メモリアドレスによって特
定されるエリア内の８バイト分のアドレスと、ＷＲＩＴ
Ｅ制御信号とを出力する（Ｓ２００３）。ここで、ＣＰ
Ｕ２９０がＣＭＤ／ＳＴインタフェース３３０にアクセ
スしていれば（Ｓ２００４）、ＣＭＤ／ＳＴインタフェ
ース３３０から出力された書き込みデータ、メモリアド
レス、インタフェース用デュアルポートＲＡＭ３２０の
ＣＭＤ格納領域を指定するアドレス、このアドレスによ
って特定されるＣＭＤ格納領域内の前記メモリアドレス
によって特定されるエリア内の８バイト分のアドレス、
及び、ＷＲＩＴＥ制御信号は、ＣＰＵ２９０のアクセス
終了後にインタフェース用デュアルポートＲＡＭ３２０
に入力される。これらのデータを入力したインタフェー
ス用デュアルポートＲＡＭ３３０は、入力したアドレス
によって特定される領域に、上記の書き込みデータを書
き込む（Ｓ２００５）。

【０１５２】また、Ｓ２００３において、ＣＰＵ２９０
がインタフェース用デュアルポートＲＡＭ３２０にアク
セスしていなければ、ＣＭＤ／ＳＴインタフェース３３
０から出力された書き込みデータ、メモリアドレス、イ
ンタフェース用デュアルポートＲＡＭ３２０のＣＭＤ格
納領域を指定するアドレス、このアドレスによって特定
されるＣＭＤ格納領域内の前記メモリアドレスによって
特定されるエリア内の８バイト分のアドレス、及び、Ｗ
ＲＩＴＥ制御信号は、直ちにインタフェース用デュアル
ポートＲＡＭ３２０に入力され、入力したアドレスによ
って特定される領域に書き込みデータを書き込む（Ｓ２
００８）。

【０１５３】一方、ＣＭＤ／ＳＴインタフェース３３０
は、メイン監視制御パッケージ１からのコマンドＣＭＤ
の先頭ビットを入力したことをトリガにして、コマンド
ＣＭＤのビット数をカウントしており、コマンドＣＭＤ
の６４ビット分をカウントした時点で、コマンドＣＭＤ
から抜き出したメモリアドレスとともに、インタフェー
ス用デュアルポートＲＡＭ３２０のＳＴ格納領域を指定
するアドレスと、ＳＴ格納領域の前記メモリアドレスに
よって特定されるエリア内の８バイト分のアドレスと、
ＲＥＡＤ制御信号とを出力する（Ｓ２００６）。

【０１５４】ＣＭＤ／ＳＴインタフェース３３０から出
力されたメモリアドレス、インタフェース用デュアルポ
ートＲＡＭ３２０のＳＴ格納領域を指定するアドレス、
ＳＴ格納領域の前記メモリアドレスによって特定される
エリア内の８バイト分のアドレス、及び、ＲＥＡＤ制御
信号は、インタフェース用デュアルポートＲＡＭ３２０
に入力される。このとき、インタフェース用デュアルポ
ートＲＡＭ３２０は、入力したアドレスによって特定さ
れる領域に格納されているデータを読み出すことにな
る。そして、インタフェース用デュアルポートＲＡＭ３
３０によって読み出されたデータは、ＣＭＤ／ＳＴイン
タフェース３３０のパラレル／シリアル変換部Ｐ／Ｓに
よってパラレルデータ形式からシリアルデータ形式に変
換される。パラレル／シリアル変換部Ｐ／Ｓによってシ
リアルデータ形式に変換されたデータは、ＳＴバッファ
２６に入力される。ここで、ＳＴセレクタ２５には、ア
ドレスラッチ回路２４によってコマンドＣＭＤから読み
出されたアドレスとしてユニット監視パッケージ２のア
ドレスが入力されているので、ＳＴセレクタ２５は、Ｓ
Ｔバッファ２５のメモリ素子（１）〜（ｎ＋１）のう
ち、ユニット監視制御パッケージ２のアドレスに対応す
るアドレスのメモリ素子（ｎ＋１）に格納されているデ
ータ、すなわち、ＣＭＤ／ＳＴインタフェース３３０に
よって書き込まれたデータを読み出す。ＳＴセレクタ２
５によって読み出されたデータは、信号線Ｌ２’及びユ
ニット間接続ケーブル４を介してメイン監視制御パッケ
ージ１へ送られる。尚、信号線Ｌ２’の途中に設けられ
ている抑止回路４００がＷＲＩＴＥレジスタ群の故障診
断回路Ａからのホールド信号を入力している場合には、
ＳＴセレクタ２５から読み出されたデータは、抑止回路
４００によってマスクされてからメイン監視制御パッケ
ージ１へ送られる（Ｓ２００７）。

【０１５５】このように、本実施の形態にかかるユニッ
ト監視制御パッケージ２よれば、予め処理パッケージ
（１）〜（ｎ）からのデータを収集しておくことができ
るため、メイン監視制御パッケージ１が処理パッケージ
（１）〜（ｎ）からのデータ収集を行う必要がなくな
り、メイン監視制御パッケージ１にかかる負担を軽減す
ることができる。

【０１５６】尚、本実施の形態では、ユニットＡの共通
スロットに１つのメイン監視制御パッケージ１を装填し
た例について説明したが、ユニットＡの共通スロットに
２つのメイン監視制御パッケージ（Ａ）１及びメイン監
視制御パッケージ（Ｂ）１００を装填し、２つのメイン
監視制御パッケージ（Ａ）１、（Ｂ）１００によってユ
ニットＢの監視制御を行うようにしてもよい。この場
合、ユニット監視制御パッケージ２に実装されるインタ
フェース用デュアルポートＲＡＭ３２０は、図２２に示
すようにメイン監視制御パッケージ（Ａ）１用のＣＭＤ
格納領域及びＳＴ格納領域と、メイン監視制御パッケー
ジ（Ｂ）１００用のＣＭＤ格納領域及びＳＴ格納領域と
に分割されるようにする。

【０１５７】また、ユニット監視制御パッケージ２のＣ
ＰＵ２９０がメイン監視制御パッケージ（Ａ）用のＣＭ
Ｄ格納領域に格納されているコマンドＣＭＤをメイン監
視制御パッケージ（Ｂ）１００用のＳＴ格納領域に複写
することにより、もしくは、メイン監視制御パッケージ
（Ｂ）１００用のＣＭＤ格納領域に格納されているコマ
ンドＣＭＤをメイン監視制御パッケージ（Ａ）１用のＳ
Ｔ格納領域に複写することにより、メイン監視制御パッ
ケージ（Ａ）１とメイン監視制御パッケージ（Ｂ）１０
０との間で情報の受け渡しを行うこともできる。

【０１５８】さらに、本実施の形態にかかるユニット監
視制御パッケージ２では、ファームウェアの初期設定が
行われる際にインタフェース用デュアルポートＲＡＭ３
２０のＲｅａｄ／Ｗｒｉｔｅチェックを行う必要があ
る。インタフェース用デュアルポートＲＡＭ３２０のメ
モリチェックが行われているときに、メイン監視制御パ
ッケージ１からのアクセスがあると、メイン監視制御パ
ッケージ１からのアクセスとメモリチェックとが競合し
てしまい、インタフェース用デュアルポートＲＡＭ３２
０のメモリチェックエラーが判定される。そこで、図２
２に示すように、インタフェース用デュアルポートＲＡ
Ｍ３２０のメモリチェックが終了するとイネーブル信号
を出力するＷＲＩＴＥレジスタ群３６０と、上記のＷＲ
ＩＴＥレジスタ群３６０からのイネーブル信号を入力し
たときにＣＭＤ／ＳＴインタフェース３３０からの制御
信号をインタフェース用デュアルポートＲＡＭ３２０に
入力させるイネーブル制御付ゲート４２０とを備えるよ
うにした。この場合、ユニット監視制御パッケージ１が
ユニットＢのスロット（２）に装填されたとき等のよう
にファームウェアの初期設定時において、インタフェー
ス用デュアルポートＲＡＭ３２０のメモリチェックが行
われている間は、メイン監視制御パッケージ１からイン
タフェース用デュアルポートＲＡＭ３２０へのアクセス
がディセーブルとなり、メモリチェックとメイン監視制
御パッケージ１からのアクセスとが競合するのを防止
し、メモリチェックエラーの発生を防止することができ
る。

【０１５９】また、本実施の形態にかかるユニット監視
制御パッケージ１のように、処理パッケージ（１）〜
（ｎ）のフェイルランプの点灯制御を行うＬＥＤ点灯制
御回路Ｂを備えている場合は、ユニット監視制御パッケ
ージ２をユニットＢのスロット（２）から挿抜するとき
に発生するハザードが処理パッケージ（１）〜（ｎ）に
取り込まれ、処理パッケージ（１）〜（ｎ）のフェイル
ランプ用のＬＥＤが点滅することになる。そこで、図２
３の（ａ）あるいは（ｂ）に示すように、ＬＥＤ点灯制
御回路Ｂからの出力をスリーステート出力制御付ゲート
あるいはオープンコレクタ出力ゲートを介して出力する
ようにし、パワーオンリセット信号を入力している間は
ＬＥＤ点灯制御回路Ｂからの出力をマスクするようにし
ても良い。この場合、ユニット監視制御パッケージ２を
ユニットＢのスロット（２）から挿抜したときに発生す
るハザードを抑制し、処理パッケージ（１）〜（ｎ）の
フェイルランプ用ＬＥＤが点滅することが防止される。

【０１６０】さらに、本実施の形態にかかるユニット監
視制御パッケージ１のように、ＣＰＵ２９０が処理パッ
ケージ（１）〜（ｎ）からのデータ収集を一定周期毎に
行う場合は、インタフェース用デュアルポートＲＡＭ３
２０に格納されたデータ（ＣＰＵ２９０が処理パッケー
ジ（１）〜（ｎ）から収集したデータ）は一定周期毎に
更新されることになる。一方、メイン監視制御パッケー
ジ１も一定周期毎にインタフェース用デュアルポートＲ
ＡＭ３２０にアクセスして、ＣＰＵ２９０によって収集
されたデータを読み出すことになる。そこで、メイン監
視制御パッケージがインタフェース用デュアルポートＲ
ＡＭ３２０にアクセスする周期と、ＣＰＵ２９０がイン
タフェース用デュアルポートＲＡＭ３２０のデータを更
新する周期とを考慮して、メイン監視制御パッケージ１
がアクセスする周期中に発生した状態を更新せずに保持
して、メイン監視制御パッケージ１に通知することがで
きるようにすることが好ましい。

【０１６１】処理パッケージ（１）〜（ｎ）で発生する
状態としては、例えば、以下の３つの種類の警報の発生
がある。 ”Ｗａｒｎｉｎｇ”・・・・１秒以内に発生して、回復
する警報 ”ｍｉｎｏｒ”・・・・・１秒以上継続して発生して、
２秒以内に回復する警報 ”ｍａｊｏｒ”・・・・・３秒以上継続して発生する警
報 上記の３つの警報発生をインタフェース用デュアルポー
トＲＡＭ３２０に保持させるためには、処理パッケージ
（１）〜（ｎ）の状態を秒単位で保持しなければならな
い。例えば、図２４に示すように、メイン監視制御パッ
ケージ１のアクセス周期を１秒とし、ユニット監視制御
パッケージ２のデータ収集周期を数ｕｓ程度とした場合
は、１秒以内の警報（Ｗａｒｎｉｎｇ）発生をメイン監
視制御パッケージ１に通知するには、メイン監視制御パ
ッケージ１からのアクセスタイミングとメイン監視制御
パッケージ２のデータ更新タイミングとを同期させる必
要がある。そこで、図２５に示すように、インタフェー
ス用デュアルポートＲＡＭ３２０に収集終了フラグ書き
込み領域を設ける。この収集終了フラグ書き込み領域に
は、メイン監視制御パッケージ１がデータの読み出しを
行ったときに”０１”（収集終了フラグ）がセットされ
る。そして、収集終了フラグ書き込み領域の収集終了フ
ラグ”０１”は、ＣＰＵ２９０がデータを更新したとき
に”００”にリセットされる。

【０１６２】ここで、ユニット監視制御パッケージ２の
データ収集処理について図２６のフローチャート図に沿
って説明する。ユニット監視制御パッケージ２のＣＰＵ
２９０は、ＲＥＡＤレジスタ群３５０から処理パッケー
ジ（１）〜（ｎ）の実装情報を読み出す（Ｓ２６０
１）。

【０１６３】ＣＰＵ２９０は、インタフェース用デュア
ルポートＲＡＭ３２０にアクセスして、収集終了フラグ
書き込み領域のフラグを参照する（Ｓ２６０２）。上記
のＳ２６０２において、ＣＰＵ２９０は、収集終了フラ
グ書き込み領域のフラグが”０１”であるか否かを判別
する（Ｓ２６０３）。

【０１６４】上記のＳ２６０３において、収集終了フラ
グ書き込み領域にフラグ”０１”が書き込まれていれ
ば、ＣＰＵ２９０は、収集終了フラグ書き込み領域に”
００”を書き込む（Ｓ２６０４）。

【０１６５】そして、ＣＰＵ２９０は、インタフェース
用デュアルポートＲＡＭ３２０の実装情報（前回収集し
た実装情報）をクリアして（Ｓ２６０５）、ＲＥＡＤレ
ジスタ群３５０から読み出した実装情報を新たに書き込
む（Ｓ２６０６）。

【０１６６】また、上記のＳ２６０３において、収集終
了フラグ書き込み領域に”００”が格納されていれば、
ＣＰＵ２９０は、インタフェース用デュアルポートＲＡ
Ｍ３２０に格納されている実装情報（前回収集した実装
情報）を読み出し（Ｓ２６０７）、読み出した実装情報
と今回収集した実装情報との論理和を演算し、この論理
和演算によって得られた実装情報（前回収集した実装情
報と今回収集した実装情報との累積情報）をインタフェ
ース用デュアルポートＲＡＭ３２０に書き込む（Ｓ２６
０８）。

【０１６７】このように、メイン監視制御パッケージ１
からのアクセスタイミングとユニット監視制御パッケー
ジ２内のデータ更新タイミングとを同期させることによ
り、情報の取りこぼしがなくなり、前述の警報をメイン
監視制御パッケージに通知することができる。

【０１６８】また、本実施の形態にかかる伝送装置のユ
ニットＡの共通スロットに図２７に示すような疑似警報
発生治具を装填するようにしてもよい。疑似警報発生治
具は、処理パッケージ（１）〜（ｎ）に対して任意の警
報（Ｗａｒｎｉｎｇ，ｍｉｎｏｒ，ｍａｊｏｒ，ｅｔ
ｃ．）を発生させる命令を出力するものであり、メイン
監視制御パッケージ１から擬似警報発生命令の出力許可
信号を入力すると、疑似警報発生命令を含むコマンドＣ
ＭＤを出力する。

【０１６９】疑似警報発生治具から出力されたコマンド
ＣＭＤは、ユニット監視制御パッケージのＣＭＤ受信部
２３０においてシリアルデータ形式からパラレルデータ
形式に変換されて処理パッケージ（１）〜（ｎ）へ送ら
れる。

【０１７０】ここで、疑似警報発生治具からのコマンド
ＣＭＤとメイン監視制御パッケージ１からのコマンドＣ
ＭＤとがユニット間接続ケーブル４で衝突することを避
ける必要がある。例えば、前述の図２４に示したよう
に、メイン監視制御パッケージ１からユニット監視制御
パッケージ２へのアクセスは１秒周期で行われるので、
メイン監視制亜パッケージ１とユニット監視制御パッケ
ージ２とを接続するユニット間接続ケーブル４のパス
は、１秒周期に数１０ｍｓ程度使用されるだけで、残り
の時間は空いていることになる。そこで、メイン監視制
御パッケージ１は、通常のコマンドＣＭＤが占有してい
る時間以外の時間で疑似警報発生治具に対する出力許可
信号を出力するようにする（図２８参照）。

【０１７１】尚、疑似警報発生命令を含むコマンドＣＭ
Ｄは、ＣＭＤ受信部２３０から処理パッケージ（１）〜
（ｎ）へ送信するようにしてもよいが、図２９に示すよ
うに、インタフェース用デュアルポートＲＡＭ３２０を
介して処理パッケージ（１）〜（ｎ）へ送信するように
してもよい。この場合、ユニット監視制御パッケージ２
のインタフェース用デュアルポートＲＡＭ３２０には、
疑似警報用のコマンドＣＭＤを格納する領域を設ける。
さらに、ユニット監視制御パッケージ２のＷＲＩＴＥレ
ジスタ群３６０は、疑似警報発生命令を出力するＩ／Ｏ
ポートを備えるようにする。そして、ユニット監視制御
パッケージ２は、通常のコマンドＣＭＤを処理している
時間以外に擬似警報発生用のコマンドＣＭＤが割り込ん
でくると、このコマンドＣＭＤを疑似警報用のコマンド
格納領域に書き込む。そして、ユニット監視制御パッケ
ージ２のＣＰＵ２９０は、通常のコマンドＣＭＤを処理
している時間以外の時間帯に一度インタフェース用デュ
アルポートＲＡＭ３２０の疑似警報用のコマンド格納領
域にアクセスして、そのコマンド格納領域に格納されて
いるコマンドＣＭＤをＷＲＩＴＥレジスタ群３６０のＩ
／Ｏポートから処理パッケージ（１）〜（ｎ）へ送信す
る。

【０１７２】ところで、疑似警報発生治具を用いて擬似
警報を発生させる構成を採用した場合に、装置運用時に
誤って擬似警報が発生すると、伝送装置が誤動作してし
まうので、装置運用時は疑似警報の発生を禁止するよう
にすることが好ましい。そこで、図３０に示すように、
擬似警報発生治具を実装すると治具内のグランドレベル
がユニット間ケーブルを介してユニット監視制御パッケ
ージ１に送られるようにするとともに、このグランドレ
ベルの信号を入力したときにＣＭＤ受信部２３０からの
疑似警報発生命令を有効にするイネーブル付バッファを
備えるようにしてもよい。通常、伝送装置の運用時には
疑似警報発生治具が装填されないので、ユニット監視制
御パッケージ１のイネーブル付バッファには、プルアッ
プ抵抗を介して接続された正電源５Ｖからの信号が入力
されることになり、イネーブル付バッファからの出力が
禁止されることになる。

【０１７３】さらに、ユニット監視制御パッケージ２に
は、ＣＭＤバッファとしてイネーブル制御付きのバッフ
ァを用い、前述の擬似警報発生治具からのコマンドＣＭ
Ｄによってイネーブル制御付バッファを制御するように
してもよい。この場合、疑似警報発生治具からイネーブ
ル制御付バッファにディセーブル信号を入力することに
より、コマンドＣＭＤを送信する信号線の切断状態を模
擬することができる。ここで、処理パッケージ（１）〜
（ｎ）が複数存在する場合には、各処理パッケージ
（１）〜（ｎ）毎に切断状態を模擬できるようにする。
これにより、ある処理パッケージ（ｎ）について切断状
態を模擬したときに、ユニット監視制御パッケージ２が
前記処理パッケージ（ｎ）のフェイルランプ用ＬＥＤを
点灯させるかどうかを試験することができ、ユニット監
視制御パッケージ２のフェイルランプ点灯制御が正常で
あるか否かを検証することができる。

【０１７４】次に、図３１は、本実施の形態にかかるユ
ニット監視制御パッケージ２のＲＯＭ３００に格納され
るアプリケーションプログラムの性能試験を行うシステ
ムを示す図である。

【０１７５】図中の治具１は、メイン監視制御パッケー
ジを模擬し、ＣＭＤ及びＳＴの送受信を行う。この治具
１は、パーソナルコンピュータのテストプログラムによ
って設定されたコマンドＣＭＤの送信、コマンドＣＭＤ
に対する応答ＳＴの受信を行う。

【０１７６】図中の治具２は、処理パッケージ（１）〜
（ｎ）を模擬し、ユニット監視制御パッケージ２からの
コマンドＣＭＤに対する応答ＳＴの送信、直流情報の入
出力を行う。この治具２は、パーソナルコンピュータの
テストプログラムによってコマンドＣＭＤに対する応答
ＳＴの送信を行う。ここで、治具２のＣＭＤ ＤＰＲＡ
ＭとＳＴ ＤＰＲＡＭはユニット監視制御パッケージ２
から処理パッケージ（ｎ）に対するＣＭＤ／ＳＴインタ
ーフェースを模擬する部分である。ＣＭＤ ＤＰＲＡＭ
は、コマンドＣＭＤ内のアドレスを抽出し、ＣＭＤ Ｄ
ＰＲＡＭに書き込むと同時にＳＴ ＤＰＲＡＭからパー
ソナルコンピュータのテストプログラムによって予め設
定されている応答データを読み出す。ユニット監視制御
パッケージ２は、治具２からの応答ＳＴを治具１へ送信
する。

【０１７７】このように、治具１からのコマンドＣＭＤ
をユニット監視制御パッケージ２を介して治具２のパー
ソナルコンピュータでモニタし、治具２からの応答ＳＴ
をユニット監視制御パッケージ２を介して治具１のパー
ソナルコンピュータでモニタすることにより、ユニット
監視制御パッケージ２のファームウェアのデバックを、
実際の装置がない状態で擬似的に行うことができる。

【０１７８】尚、ユニット監視制御パッケージ２の性能
試験を行う治具として、図３２に示すように、一台でメ
イン監視制御パッケージと処理パッケージ（ｎ）とを模
擬できる装置を用いてもよい。

【０１７９】

【発明の効果】本発明によれば、コマンドの宛先である
処理パッケージからの応答と誤動作した処理パッケージ
からの応答との衝突を防止することができると共に、コ
マンドの宛先である処理パッケージからの応答を確実に
メイン監視制御パッケージへ送信することができる。

【０１８０】また、本発明によれば、処理パッケージの
実装もしくは未実装状態を判別することができる。

【図面の簡単な説明】

【図１】伝送装置の概略構成を示す図

【図２】伝送装置の内部構成を示すブロック図

【図３】実施の形態１にかかるユニット監視制御パッケ
ージの構成を示すブロック図

【図４】アドレスラッチ回路の構成を示すブロック図

【図５】コマンドＣＭＤと応答ＳＴとのフォーマット示
す図

【図６】アドレス検出処理を示すタイミングチャート図

【図７】ＳＴセレクタの接続端子に割り当てられるアド
レスを説明する図

【図８】実施の形態２にかかるユニット監視制御パッケ
ージの構成を示すブロック図

【図９】ハザード抑制機構を説明する図

【図１０】ハザード抑制機構に入力される信号の波形と
ハザード抑制機構から出力される信号の波形とを示す図

【図１１】実施の形態３にかかるユニット監視制御パッ
ケージの構成を示すブロック図

【図１２】デュアルポートＲＡＭの構成を説明する図

【図１３】ＣＭＤ／ＳＴインタフェースの内部構成を示
すブロック図

【図１４】実施の形態３におけるコマンドＣＭＤのフォ
ーマットを示す図

【図１５】ＷＲＩＴＥレジスタ群とＲＥＡＤレジスタ群
の構成を示す図

【図１６】保護回路の構成を示す図

【図１７】処理パッケージのフェイルランプ用ＬＥＤの
構成を示す図

【図１８】パワーオン引き延ばし回路の構成を示すブロ
ック図

【図１９】パワーオン引き延ばし回路によって引き延ば
されたリセット信号と実装情報とを示す図

【図２０】コマンドＣＭＤを受信したときのユニット監
視制御パッケージの動作過程を示すフローチャート図

【図２１】他の実施の形態におけるユニット監視制御パ
ッケージの構成を示すブロック図

【図２２】他の実施の形態におけるユニット監視制御パ
ッケージの構成を示すブロック図

【図２３】パワーオンリセット信号を入力している間は
ＬＥＤ点灯制御回路Ｂからの出力をマスクする回路の構
成を示す図

【図２４】メイン監視制御パッケージ１のデータ収集周
期とユニット監視制御パッケージのデータ更新周期とを
示すタイミングチャート図

【図２５】他の実施の形態におけるユニット監視制御パ
ッケージの構成を示すブロック図

【図２６】ユニット監視制御パッケージのデータ更新処
理を示すフローチャート図

【図２７】他の実施の形態における伝送装置の構成示す
ブロック図

【図２８】疑似警報発生用のコマンドＣＭＤを出力する
タイミングを示すタイミングチャート図

【図２９】ユニット監視制御パッケージの性能試験を行
う装置の構成示すブロック図

【図３０】ユニット監視制御パッケージの性能試験を行
う装置の構成示すブロック図

【図３１】ユニット監視制御パッケージの性能試験を行
う装置の構成示すブロック図

【図３２】ユニット監視制御パッケージの性能試験を行
う装置の構成示すブロック図

【符号の説明】

１・・・メイン監視制御パッケージ ２・・・ユニット監視制御パッケージ ３・・・処理パッケージ（１）〜（ｎ） ２２・・ＣＭＤバッファ ２３・・ＣＬＫバッファ ２４・・アドレスラッチ回路 ２５・・ＳＴセレクタ ２６・・ＳＴバッファ ２７・・コマンドシフト回路 ２８・・ＳＴ作成回路 ２９・・実装情報セレクタ ２００・・実装情報バッファ ２１０・・ＰＵＡＬＭセレクタ ２２０・・ＰＵＡＬＭバッファ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 康 大阪府大阪市中央区城見２丁目２番６号 富士通関西ディジタル・テクノロジ株式会 社内 (72)発明者 西村 聡 大阪府大阪市中央区城見２丁目２番６号 富士通関西ディジタル・テクノロジ株式会 社内 (72)発明者 三浦 和行 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数の処理パッケージを装填する第１の
   ユニットと、前記第１のユニットに装填された処理パッ
   ケージを制御するメイン監視制御パッケージを装填した
   第２のユニットとを備えた分離するユニットの監視制御
   システムであって、 前記メイン監視制御パッケージから処理パッケージ宛に
   送られるコマンドの宛先の処理パッケージを判別する宛
   先判別手段と、 前記複数の処理パッケージのそれぞれに対応する情報格
   納領域を有し、前記処理パッケージからの前記コマンド
   に対する応答を前記処理パッケージに対応する情報格納
   領域に格納する応答格納手段と、 前記応答格納手段のうち、前記宛先判別手段によって判
   別された宛先の処理パッケージに対応する情報格納領域
   に格納されている応答を読み出す情報選択手段と、 前記情報選択手段によって読み出された応答を前記第１
   のユニットのメイン監視制御パッケージへ送信する応答
   送信手段と、を備えるユニット監視制御パッケージを前
   記第１のユニットに装填したことを特徴とする分離する
   ユニットの監視制御システム。
2. 【請求項２】 前記ユニット監視制御パッケージは、前
   記第１のユニットに装填されている処理パッケージを判
   別する装填情報判別手段をさらに備え、 前記宛先判別手段によって前記コマンドの宛先がユニッ
   ト監視パッケージであることが判別されたときに、前記
   応答送信手段は、前記装填情報判別手段によって前記第
   １のユニットに装填されていると判別された処理パッケ
   ージを識別する情報を前記メイン監視パッケージへ送信
   することを特徴とする請求項１記載の分離するユニット
   の監視制御システム。
3. 【請求項３】 前記ユニット監視制御パッケージは、前
   記第１のユニットに装填されている処理パッケージを判
   別する装填情報判別手段をさらに備え、 前記応答送信手段は、前記メイン監視パッケージからの
   コマンドを処理パッケージに送った時点から所定時間以
   内に前記処理パッケージからの応答が送られてこない
   と、前記装填情報判別手段によって前記第１のユニット
   に装填されていると判別された処理パッケージを識別す
   る情報を前記メイン監視制御パッケージへ送信すること
   を特徴とする請求項１記載の分離するユニットの監視制
   御システム。
4. 【請求項４】 前記ユニット監視制御パッケージは、前
   記処理パッケージ宛のコマンドを作成するコマンド作成
   手段と、 前記コマンド作成手段によって作成されたコマンドを前
   記処理パッケージへ送信するコマンド送信手段と、 前記コマンド送信手段によって送信されたコマンドに対
   する前記処理パッケージからの応答を受信する応答受信
   手段と、 前記応答受信手段によって受信された応答を、前記処理
   パッケージを識別する情報と共に格納する情報格納手段
   と、 前記メイン監視パッケージからのコマンドを受信したと
   きに、前記情報格納手段を検索して、前記コマンドの宛
   先の処理パッケージからの応答を読み出す応答読出手段
   とをさらに備え、 前記応答送信手段は、前記応答読出手段によって読み出
   された応答を前記メイン監視パッケージへ送信すること
   を特徴とする請求項１記載の分離するユニットの監視制
   御システム。