JPH0992916A - レーザー・ダイオード駆動装置 - Google Patents
レーザー・ダイオード駆動装置Info
- Publication number
- JPH0992916A JPH0992916A JP7249968A JP24996895A JPH0992916A JP H0992916 A JPH0992916 A JP H0992916A JP 7249968 A JP7249968 A JP 7249968A JP 24996895 A JP24996895 A JP 24996895A JP H0992916 A JPH0992916 A JP H0992916A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- laser diode
- voltage
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/068—Stabilisation of laser output parameters
- H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】調整数の削減に当たって、レーザー・ダイオー
ド駆動装置におけるＡＰＣ（オート・パワーコントロー
ル）系、ＬＤ監視モニター系及び光出力波形の問題点を
解決する。 【解決手段】レーザー・ダイオードと、その発光出力の
一部を受光し、受光に対応する受光信号電流を出力する
受光素子と、入力信号に対応してレーザー・ダイオード
を発光駆動する駆動電流を供給する駆動回路を有するレ
ーザー・ダイオード駆動装置であって、受光素子からの
受光信号電流に対応するピーク値と平均値を検出する手
段と、ピーク値と平均値に基づき、それぞれ独立して帰
還制御する帰還ループを有する。
ド駆動装置におけるＡＰＣ（オート・パワーコントロー
ル）系、ＬＤ監視モニター系及び光出力波形の問題点を
解決する。 【解決手段】レーザー・ダイオードと、その発光出力の
一部を受光し、受光に対応する受光信号電流を出力する
受光素子と、入力信号に対応してレーザー・ダイオード
を発光駆動する駆動電流を供給する駆動回路を有するレ
ーザー・ダイオード駆動装置であって、受光素子からの
受光信号電流に対応するピーク値と平均値を検出する手
段と、ピーク値と平均値に基づき、それぞれ独立して帰
還制御する帰還ループを有する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、レーザー・ダイオ
ード駆動装置、特にレーザー・ダイオード（以下、必要
により適宜ＬＤと略記する）を用いて、光信号に変調す
る光変調部の電気回路部に特徴を有するレーザー・ダイ
オード駆動装置に関する。
ード駆動装置、特にレーザー・ダイオード（以下、必要
により適宜ＬＤと略記する）を用いて、光信号に変調す
る光変調部の電気回路部に特徴を有するレーザー・ダイ
オード駆動装置に関する。
【０００２】
【従来の技術】電気信号を光信号に変換するレーザー・
ダイオードは、主に閾値電流Ｉth、微分効率η、発光遅
延ｔd 、バイアス発光Ｐth等のパラメータを持ち、それ
ぞれに温度特性及びチップ毎のバラツキを有する。
ダイオードは、主に閾値電流Ｉth、微分効率η、発光遅
延ｔd 、バイアス発光Ｐth等のパラメータを持ち、それ
ぞれに温度特性及びチップ毎のバラツキを有する。
【０００３】図２８は、各温度による電流制御特性の変
動を説明する図である。図において、Ｉ〜IIIは、それ
ぞれ温度０°Ｃ、２５°Ｃ、６０°Ｃでのレーザー・ダ
イオードの駆動電流Ｉと、光出力Ｐとの関係を示すＬＤ
電流制御特性である。
動を説明する図である。図において、Ｉ〜IIIは、それ
ぞれ温度０°Ｃ、２５°Ｃ、６０°Ｃでのレーザー・ダ
イオードの駆動電流Ｉと、光出力Ｐとの関係を示すＬＤ
電流制御特性である。
【０００４】図示されるように、温度０°Ｃ、２５°
Ｃ、６０°Ｃに対応して閾値電流Ｉthが、Ｉth0 、Ｉth
25、Ｉth60に変化し、微分効率η（特性の傾きとして現
れる）がη0 、η25、η60に変化する。
Ｃ、６０°Ｃに対応して閾値電流Ｉthが、Ｉth0 、Ｉth
25、Ｉth60に変化し、微分効率η（特性の傾きとして現
れる）がη0 、η25、η60に変化する。
【０００５】したがって、一定の光出力Ｐ0 を出力する
ために、温度０°Ｃ、２５°Ｃ、６０°Ｃに対応して、
閾値Ｉthまで直流バイアスを与えるためのバイアス電流
ＩBをＩB0、ＩB25 、ＩB60 となるように、更に信号駆
動電流ＩP がＩP0、ＩP25 、ＩP60 となるように制御さ
れる。
ために、温度０°Ｃ、２５°Ｃ、６０°Ｃに対応して、
閾値Ｉthまで直流バイアスを与えるためのバイアス電流
ＩBをＩB0、ＩB25 、ＩB60 となるように、更に信号駆
動電流ＩP がＩP0、ＩP25 、ＩP60 となるように制御さ
れる。
【０００６】上記のようにＬＤのチップ毎に温度特性が
異なり、図２９は、各温度によるＬＤ個別のバイアス電
流ＩB 対信号駆動電流ＩP の特性の相違を示す図であ
る。即ち、図３０において、Ｉ、II、IIIは、個別のＬ
Ｄについて、温度０°Ｃ、２５°Ｃ、６０°Ｃにおい
て、所定の光出力を得るために必要なバイアス電流ＩB
と信号駆動電流ＩP の対応する点をプロットし、これを
結んで得られる特性である。図より明らかな如く、Ｉ、
II、IIIに対応するそれぞれのＬＤの特性がばらついて
いることが理解される。
異なり、図２９は、各温度によるＬＤ個別のバイアス電
流ＩB 対信号駆動電流ＩP の特性の相違を示す図であ
る。即ち、図３０において、Ｉ、II、IIIは、個別のＬ
Ｄについて、温度０°Ｃ、２５°Ｃ、６０°Ｃにおい
て、所定の光出力を得るために必要なバイアス電流ＩB
と信号駆動電流ＩP の対応する点をプロットし、これを
結んで得られる特性である。図より明らかな如く、Ｉ、
II、IIIに対応するそれぞれのＬＤの特性がばらついて
いることが理解される。
【０００７】上記の如き変動に基づき、結果として光出
力パワーの変動や、波形劣化を引き起こすことになる。
この為に、負帰還回路を用い、光出力パワー変動を抑
え、またレーザー・ダイオードのチップ毎に調整を行う
という対策を取っていた。
力パワーの変動や、波形劣化を引き起こすことになる。
この為に、負帰還回路を用い、光出力パワー変動を抑
え、またレーザー・ダイオードのチップ毎に調整を行う
という対策を取っていた。
【０００８】上記負帰還回路を用いた従来装置の模型図
を図３０に示す。図において、レーザー・ダイオードＬ
Ｄにバイアス電流源ＳＩB から直流電流であるバイアス
電流ＩB が供給され、且つ信号駆動電流源ＳＩP がスイ
ッチＳＷを通して接続されている。
を図３０に示す。図において、レーザー・ダイオードＬ
Ｄにバイアス電流源ＳＩB から直流電流であるバイアス
電流ＩB が供給され、且つ信号駆動電流源ＳＩP がスイ
ッチＳＷを通して接続されている。
【０００９】スイッチＳＷは、信号データＤＡＴＡに応
じてオンオフされる。したがって、信号データＤＡＴＡ
に対応する信号駆動電流ＩP がバイアス電流ＩB ともに
ＬＤに供給されることになる。これにより、ＬＤ駆動電
流の閾値Ｉthを越える大きさに比例する光信号がＬＤか
ら出力される。
じてオンオフされる。したがって、信号データＤＡＴＡ
に対応する信号駆動電流ＩP がバイアス電流ＩB ともに
ＬＤに供給されることになる。これにより、ＬＤ駆動電
流の閾値Ｉthを越える大きさに比例する光信号がＬＤか
ら出力される。
【００１０】ＬＤからの光信号の一部が、フォトダイオ
ード等の受光素子ＰＤで受光され、電流に変換される。
受光素子ＰＤで変換された受光信号は、比較増幅器ＡＭ
Ｐで基準電位Ｖref と比較される。比較増幅器ＡＭＰか
らの出力は帰還されて、駆動制御回路ＣＯＮＴに入力さ
れる。
ード等の受光素子ＰＤで受光され、電流に変換される。
受光素子ＰＤで変換された受光信号は、比較増幅器ＡＭ
Ｐで基準電位Ｖref と比較される。比較増幅器ＡＭＰか
らの出力は帰還されて、駆動制御回路ＣＯＮＴに入力さ
れる。
【００１１】駆動制御回路ＣＯＮＴにおいて、比較増幅
器ＡＭＰからの帰還出力に基づき、一定の光出力が得ら
れるようにバイアス電流源ＳＩB 及び信号駆動電流源Ｓ
ＩPの制御を通してバイアス電流ＩB 及び信号駆動電流
ＩP の大きさを制御する。
器ＡＭＰからの帰還出力に基づき、一定の光出力が得ら
れるようにバイアス電流源ＳＩB 及び信号駆動電流源Ｓ
ＩPの制御を通してバイアス電流ＩB 及び信号駆動電流
ＩP の大きさを制御する。
【００１２】更に、ここで、ＬＤに対する駆動電流をバ
イアス電流ＩB 及び信号駆動電流ＩP に分けて、一定の
光出力に対する光出力パワー変動を抑え、またレーザー
・ダイオードのチップ毎のばらつきに対応するように、
抵抗Ｒ2 、Ｒ3 が調整される。また抵抗Ｒ1 の調整によ
り、変換効率ηが調整される。
イアス電流ＩB 及び信号駆動電流ＩP に分けて、一定の
光出力に対する光出力パワー変動を抑え、またレーザー
・ダイオードのチップ毎のばらつきに対応するように、
抵抗Ｒ2 、Ｒ3 が調整される。また抵抗Ｒ1 の調整によ
り、変換効率ηが調整される。
【００１３】ここで、図２９において、各チップのＩP
とＩB の関係が、ＩP ＝αＩB ＋βの関係となることか
ら、上記抵抗Ｒ2 、Ｒ3 の調整によりこのαとβを各チ
ップ毎に得るように設定される。
とＩB の関係が、ＩP ＝αＩB ＋βの関係となることか
ら、上記抵抗Ｒ2 、Ｒ3 の調整によりこのαとβを各チ
ップ毎に得るように設定される。
【００１４】今、一のＬＤの電流制御特性を図３１に示
し、更に考慮すべきパラメータを検討する。図におい
て、ＡはＩ−Ｐ特性、Ｂは駆動信号パルス、Ｃは発光パ
ルスである。
し、更に考慮すべきパラメータを検討する。図におい
て、ＡはＩ−Ｐ特性、Ｂは駆動信号パルス、Ｃは発光パ
ルスである。
【００１５】駆動信号パルスＢと発光パルスＣを比較す
ると、発光パルスＣは、立ち上がりにｔd 分の遅延を有
し、その分駆動信号パルスＢよりパルス幅が小さくな
る。この遅延ｔd は、数１により表され、発光遅延と呼
ばれる。主としてＬＤ内のキャリア移動に起因する時間
と考えられる。
ると、発光パルスＣは、立ち上がりにｔd 分の遅延を有
し、その分駆動信号パルスＢよりパルス幅が小さくな
る。この遅延ｔd は、数１により表され、発光遅延と呼
ばれる。主としてＬＤ内のキャリア移動に起因する時間
と考えられる。
【００１６】
【数１】
【００１７】また、閾値電流Ｉth以下においても、ＬＤ
のＩ−Ｐ特性の傾斜は零ではなく、バイアス電流ＩB に
比例する微小発光（バイアス発光Ｐb という）が生じ
る。このバイアス発光Ｐb と駆動信号パルスＢによる完
全発光Ｐ0 との比（Ｐ0 ／Ｐb）を消光比という。
のＩ−Ｐ特性の傾斜は零ではなく、バイアス電流ＩB に
比例する微小発光（バイアス発光Ｐb という）が生じ
る。このバイアス発光Ｐb と駆動信号パルスＢによる完
全発光Ｐ0 との比（Ｐ0 ／Ｐb）を消光比という。
【００１８】上記の諸パラメータを考慮して構成される
従来例のレーザー・ダイオード駆動装置の一構成を図３
２に示す。図３２において、信号データＤＡＴＡとクロ
ックＣＬＫがインタフェース回路１に入力する。インタ
フェース回路１は、例えば並列の信号データＤＡＴＡを
クロックＣＬＫに同期して直列信号に変換する。
従来例のレーザー・ダイオード駆動装置の一構成を図３
２に示す。図３２において、信号データＤＡＴＡとクロ
ックＣＬＫがインタフェース回路１に入力する。インタ
フェース回路１は、例えば並列の信号データＤＡＴＡを
クロックＣＬＫに同期して直列信号に変換する。
【００１９】インタフェース回路１の出力は、フリップ
フロップ回路２により波形整形されて、デューティ制御
回路３に導かれる。デューティ制御回路３では、調整手
段ＲV0により回路のばらつき及びＬＤ発光遅延のばらつ
きから生じる光出力デューティの調整を行うべく、電気
信号である駆動信号に対し、パルス幅調整を行う。
フロップ回路２により波形整形されて、デューティ制御
回路３に導かれる。デューティ制御回路３では、調整手
段ＲV0により回路のばらつき及びＬＤ発光遅延のばらつ
きから生じる光出力デューティの調整を行うべく、電気
信号である駆動信号に対し、パルス幅調整を行う。
【００２０】デューティ制御回路３の出力は、駆動回路
４に入力される。駆動回路４は、入力する信号に対応し
て開閉が制御されるスイッチを含む回路であり、レーザ
・ダイオードＬＤに対し、入力信号データに基づき信号
駆動電流ＩP の供給を制御する。
４に入力される。駆動回路４は、入力する信号に対応し
て開閉が制御されるスイッチを含む回路であり、レーザ
・ダイオードＬＤに対し、入力信号データに基づき信号
駆動電流ＩP の供給を制御する。
【００２１】又、駆動回路４からは、信号駆動電流ＩP
の一部がモニター電流ＩPmとして出力される。一方、制
御回路５は信号駆動電流ＩP 及びバイアス電流ＩB 用の
電流源を含み、調整手段ＲV2、ＲV3 によりレーザー・
ダイオードＬＤのＩP ＝αＩB ＋βの関係における、係
数α、βをＬＤのチップ毎に調整する。
の一部がモニター電流ＩPmとして出力される。一方、制
御回路５は信号駆動電流ＩP 及びバイアス電流ＩB 用の
電流源を含み、調整手段ＲV2、ＲV3 によりレーザー・
ダイオードＬＤのＩP ＝αＩB ＋βの関係における、係
数α、βをＬＤのチップ毎に調整する。
【００２２】更に、制御回路５はバイアス電流ＩB の一
部をモニター電流ＩBmとして出力する。
部をモニター電流ＩBmとして出力する。
【００２３】受光素子ＰＤとして、フォトダイオードが
一般に使用され、レーザー・ダイオードＬＤの発光出力
の一部を受光し、これを電気信号に変換する。この変換
された受光電気信号のレベルは、調整手段ＲV1により調
整されることにより、ＬＤとＰＤ間の光学系のばらつき
が調整される。
一般に使用され、レーザー・ダイオードＬＤの発光出力
の一部を受光し、これを電気信号に変換する。この変換
された受光電気信号のレベルは、調整手段ＲV1により調
整されることにより、ＬＤとＰＤ間の光学系のばらつき
が調整される。
【００２４】更に、図３２において、６はＬＤモニタ電
流調整回路であり、レーザ・ダイオードＬＤに対する信
号駆動電流ＩP のモニター電流ＩPm、及びバイアス電流
ＩBのモニター電流ＩBmが入力される。更に、これらの
合成値をモニタ電流Ｉfmとし、且つモニタ電流の温度に
よるバラツキを補償するように、調整手段Ｒv4で温度特
性を補償するように調整する。
流調整回路であり、レーザ・ダイオードＬＤに対する信
号駆動電流ＩP のモニター電流ＩPm、及びバイアス電流
ＩBのモニター電流ＩBmが入力される。更に、これらの
合成値をモニタ電流Ｉfmとし、且つモニタ電流の温度に
よるバラツキを補償するように、調整手段Ｒv4で温度特
性を補償するように調整する。
【００２５】また、調整手段Ｒv5により、温度特性を補
償するように調整する基準となる初期状態として記憶さ
れる絶対電圧を調整する。調整されたモニタ電流はＬＤ
モニタ電圧ＶMLとして出力される。
償するように調整する基準となる初期状態として記憶さ
れる絶対電圧を調整する。調整されたモニタ電流はＬＤ
モニタ電圧ＶMLとして出力される。
【００２６】受光素子ＰＤより出力される電流をＲv1に
より電圧に変換されたＶPDの電圧をレベル変換し、モニ
タ電圧ＶMPとして出力する。これらモニター電圧は、初
期時に測定され、記憶される。これにより、初期時に測
定された値と比較されることにより、ＬＤ、ＰＤの経年
変化による特性劣化の程度が判定される。
より電圧に変換されたＶPDの電圧をレベル変換し、モニ
タ電圧ＶMPとして出力する。これらモニター電圧は、初
期時に測定され、記憶される。これにより、初期時に測
定された値と比較されることにより、ＬＤ、ＰＤの経年
変化による特性劣化の程度が判定される。
【００２７】
【発明が解決しようとする課題】従来装置においては、
上記したように多くの調整工程を有していた。したがっ
て、本発明は、従来装置において必要であった多くの調
整工程を削減したレーザー・ダイオード駆動装置を提供
することを目的とする。
上記したように多くの調整工程を有していた。したがっ
て、本発明は、従来装置において必要であった多くの調
整工程を削減したレーザー・ダイオード駆動装置を提供
することを目的とする。
【００２８】更に、調整数の削減に当たって、レーザー
・ダイオード駆動装置におけるＡＰＣ（オート・パワー
コントロール）系の問題点、ＬＤ監視モニター系の問題
点及び光出力波形の問題点を解決するレーザー・ダイオ
ード駆動装置を提供することを目的とする。
・ダイオード駆動装置におけるＡＰＣ（オート・パワー
コントロール）系の問題点、ＬＤ監視モニター系の問題
点及び光出力波形の問題点を解決するレーザー・ダイオ
ード駆動装置を提供することを目的とする。
【００２９】
【課題を解決するための手段】上記の本発明の目的に従
うレーザー・ダイオード駆動装置は、第一にデューティ
変動の問題を解消するために、基本的構成としてレーザ
ー・ダイオードと、レーザー・ダイオードの発光出力の
一部を受光し、受光に対応する受光信号電流を出力する
受光素子と、入力信号に対応してレーザー・ダイオード
を発光駆動する駆動電流を供給する駆動回路を有するレ
ーザー・ダイオード駆動装置であって、受光素子からの
受光信号電流に対応するピーク値と平均値を検出する手
段と、ピーク値と平均値に基づき、それぞれ独立して帰
還制御する帰還ループを有する。
うレーザー・ダイオード駆動装置は、第一にデューティ
変動の問題を解消するために、基本的構成としてレーザ
ー・ダイオードと、レーザー・ダイオードの発光出力の
一部を受光し、受光に対応する受光信号電流を出力する
受光素子と、入力信号に対応してレーザー・ダイオード
を発光駆動する駆動電流を供給する駆動回路を有するレ
ーザー・ダイオード駆動装置であって、受光素子からの
受光信号電流に対応するピーク値と平均値を検出する手
段と、ピーク値と平均値に基づき、それぞれ独立して帰
還制御する帰還ループを有する。
【００３０】更に、一形態として、レーザー・ダイオー
ドと、レーザー・ダイオードの発光出力の一部を受光
し、受光に対応する受光信号電流を出力する受光素子
と、入力信号に対応してレーザー・ダイオードを発光駆
動する駆動電流を供給する駆動回路と、駆動電流の波形
のデュティを可変するデュティ可変制御回路と、受光素
子からの受光信号電流に対応するピーク値を検出し、検
出されたピーク値と基準値とを比較し、その差に基づき
該駆動回路の駆動電流の大きさを制御する光出力安定化
ループと、受光素子からの受光信号電流に対応する平均
値を検出し、検出された平均値と基準値とを比較し、そ
の差に基づきデューティ可変制御回路における駆動電流
の波形のデューティの可変を制御するデューティ安定化
ループを有して構成される。
ドと、レーザー・ダイオードの発光出力の一部を受光
し、受光に対応する受光信号電流を出力する受光素子
と、入力信号に対応してレーザー・ダイオードを発光駆
動する駆動電流を供給する駆動回路と、駆動電流の波形
のデュティを可変するデュティ可変制御回路と、受光素
子からの受光信号電流に対応するピーク値を検出し、検
出されたピーク値と基準値とを比較し、その差に基づき
該駆動回路の駆動電流の大きさを制御する光出力安定化
ループと、受光素子からの受光信号電流に対応する平均
値を検出し、検出された平均値と基準値とを比較し、そ
の差に基づきデューティ可変制御回路における駆動電流
の波形のデューティの可変を制御するデューティ安定化
ループを有して構成される。
【００３１】更に、モニター電圧変動に対しては、前記
レーザ・ダイオードの所定出力パワーに対応する前記受
光素子の基準受光信号電流を発生する回路と、受光素子
の受光信号電流及び該基準受光信号電流を入力し、受光
素子の受光信号電流を正規化したモニター用電圧に変換
する演算器を有し、演算器は、基準受光信号電流を電圧
に変換し、且つ変換利得が可変な第一の電流電圧変換回
路と、受光素子の受光信号電流を電圧に変換し、且つ変
換利得が可変な第二の電流電圧変換回路と、基準電圧発
生回路と、基準電圧発生回路からの基準電圧と、第一の
電流電圧変換回路の出力との差分を出力する比較増幅器
を有し、比較増幅器の出力で第二の電流電圧変換回路の
変換利得を制御する。
レーザ・ダイオードの所定出力パワーに対応する前記受
光素子の基準受光信号電流を発生する回路と、受光素子
の受光信号電流及び該基準受光信号電流を入力し、受光
素子の受光信号電流を正規化したモニター用電圧に変換
する演算器を有し、演算器は、基準受光信号電流を電圧
に変換し、且つ変換利得が可変な第一の電流電圧変換回
路と、受光素子の受光信号電流を電圧に変換し、且つ変
換利得が可変な第二の電流電圧変換回路と、基準電圧発
生回路と、基準電圧発生回路からの基準電圧と、第一の
電流電圧変換回路の出力との差分を出力する比較増幅器
を有し、比較増幅器の出力で第二の電流電圧変換回路の
変換利得を制御する。
【００３２】また、パターンジッタに対しては、前記レ
ーザ・ダイオードに接続され、前記駆動回路から該レー
ザ・ダイオードへの電流がオフの時、レーザ・ダイオー
ドの電圧を固定するように構成される。より具体的形態
として、前記レーザ・ダイオードと前記駆動回路との接
続点に一端が接続される電荷吸収回路を有し、電荷吸収
回路は、駆動回路からレーザ・ダイオードへの電流がオ
フの時、レーザ・ダイオードの蓄積電荷を吸収するよう
に構成される。
ーザ・ダイオードに接続され、前記駆動回路から該レー
ザ・ダイオードへの電流がオフの時、レーザ・ダイオー
ドの電圧を固定するように構成される。より具体的形態
として、前記レーザ・ダイオードと前記駆動回路との接
続点に一端が接続される電荷吸収回路を有し、電荷吸収
回路は、駆動回路からレーザ・ダイオードへの電流がオ
フの時、レーザ・ダイオードの蓄積電荷を吸収するよう
に構成される。
【００３３】
【発明の実施の形態】以下、図に従って本発明の実施の
形態を説明する。尚、図において同一又は、類似のもの
には同一の参照記号及び数字を付して説明する。
形態を説明する。尚、図において同一又は、類似のもの
には同一の参照記号及び数字を付して説明する。
【００３４】ここで、本発明の実施の形態の説明に先立
って、本発明の理解の為にレーザー・ダイオード駆動装
置のＡＰＣ（オート・パワーコントロール）系の問題
点、ＬＤ監視モニター系の問題点及び光出力波形の問題
点について考察する。
って、本発明の理解の為にレーザー・ダイオード駆動装
置のＡＰＣ（オート・パワーコントロール）系の問題
点、ＬＤ監視モニター系の問題点及び光出力波形の問題
点について考察する。
【００３５】図３３は、図３２においてＩP 、ＩB 制御
回路５の調整手段ＲV2、ＲV3を削除し、更にデューティ
制御回路３を削除して、ＡＰＣ系のみを抜き出した一構
成例を示す図である。
回路５の調整手段ＲV2、ＲV3を削除し、更にデューティ
制御回路３を削除して、ＡＰＣ系のみを抜き出した一構
成例を示す図である。
【００３６】かかる場合、レーザー・ダイオードＬＤに
対する信号駆動電流ＩP は、ＩP 制御回路５０により閉
ループ制御が可能である。一方、バイアス電流ＩB は、
ＩB制御回路５１により開ループ制御となる。このため
に、図３４のＩ−Ｐ特性に示す様に、バイアス電流ＩB
を低固定電流とするか、若しくは０とすることになる。
対する信号駆動電流ＩP は、ＩP 制御回路５０により閉
ループ制御が可能である。一方、バイアス電流ＩB は、
ＩB制御回路５１により開ループ制御となる。このため
に、図３４のＩ−Ｐ特性に示す様に、バイアス電流ＩB
を低固定電流とするか、若しくは０とすることになる。
【００３７】したがって、先に説明した発光遅延ｔd の
変動の問題が生じる。この時の低温時の発光遅延ｔdLと
高温時の発光遅延ｔdHの値は、数２の如くなる。
変動の問題が生じる。この時の低温時の発光遅延ｔdLと
高温時の発光遅延ｔdHの値は、数２の如くなる。
【００３８】
【数２】
【００３９】ここで、今ＩB ≒ＩthL とすると、上記数
２の式１より、 ｔdL≒τs ・ｌｎ１＝０ よって、温度による最大デューティ変動幅は、数３のと
おりである。
２の式１より、 ｔdL≒τs ・ｌｎ１＝０ よって、温度による最大デューティ変動幅は、数３のと
おりである。
【００４０】
【数３】
【００４１】数３より、出力パワーＰ0 が小さくなる
程、又ＩB が小さくなる程、更に使用温度範囲が広くな
る程、Δｔd が大きくなる。したがって、信号周波数が
高い場合、このΔｔd の値が問題となる。又、可変手段
ＲV1による調整では、検出精度の問題で可変幅が大きく
とれない。
程、又ＩB が小さくなる程、更に使用温度範囲が広くな
る程、Δｔd が大きくなる。したがって、信号周波数が
高い場合、このΔｔd の値が問題となる。又、可変手段
ＲV1による調整では、検出精度の問題で可変幅が大きく
とれない。
【００４２】ここで、図３２に戻り説明すると、６、７
はそれぞれＬＤ電流Ｉf （＝信号駆動電流ＩP ＋バイア
ス電流ＩB ）、受光電流ＩPDをモニターするモニター回
路である。図３５（Ａ）はモニター回路６において、Ｌ
Ｄ電流Ｉf の正常時Ｐ点に対し劣化の傾向を正規化して
示す観察グラフである。
はそれぞれＬＤ電流Ｉf （＝信号駆動電流ＩP ＋バイア
ス電流ＩB ）、受光電流ＩPDをモニターするモニター回
路である。図３５（Ａ）はモニター回路６において、Ｌ
Ｄ電流Ｉf の正常時Ｐ点に対し劣化の傾向を正規化して
示す観察グラフである。
【００４３】又、図３５（Ｂ）はモニター回路７におい
て、受光電流ＩPDの正常時Ｐ点に対し劣化の傾向を正規
化して示す観察グラフである。
て、受光電流ＩPDの正常時Ｐ点に対し劣化の傾向を正規
化して示す観察グラフである。
【００４４】この様に、図３２の構成において、ＬＤ電
流Ｉf 及び受光電流ＩPDはそれぞれ独立した正常時Ｐ点
に対し劣化の傾向を示す。したがって、調整の簡易化と
して、一つのモニター出力にのみ基づき、モニター調整
を行うと、異なる出力において変化を与えてしまうとい
う問題点があった。
流Ｉf 及び受光電流ＩPDはそれぞれ独立した正常時Ｐ点
に対し劣化の傾向を示す。したがって、調整の簡易化と
して、一つのモニター出力にのみ基づき、モニター調整
を行うと、異なる出力において変化を与えてしまうとい
う問題点があった。
【００４５】即ち、モニター出力電圧は、正常動作時に
は出力パワーが変わっても常に同じ電圧を出力すること
が必要である。
は出力パワーが変わっても常に同じ電圧を出力すること
が必要である。
【００４６】特に、共通構成の装置を、異なる状況にお
いて使用可能とする場合を考える。例えば、局内におい
て使用する場合と、長距離間に置かれる端局での使用の
場合とでは出力パワーを異ならせることが必要である。
かかる場合、上記のようにモニター出力電圧は、正常動
作時には出力パワーが変わっても常に同じ電圧を出力す
ることが必要である。
いて使用可能とする場合を考える。例えば、局内におい
て使用する場合と、長距離間に置かれる端局での使用の
場合とでは出力パワーを異ならせることが必要である。
かかる場合、上記のようにモニター出力電圧は、正常動
作時には出力パワーが変わっても常に同じ電圧を出力す
ることが必要である。
【００４７】しかし、上記のように、局内において使用
される装置に対し、モニター出力により各部の調整を行
う場合、端局用に共通の装置を使用することが出来ず、
別途調整が必要となるという問題がある。
される装置に対し、モニター出力により各部の調整を行
う場合、端局用に共通の装置を使用することが出来ず、
別途調整が必要となるという問題がある。
【００４８】ここで別の問題として、光出力波形につい
て考察する。図３６は、駆動回路４を簡易化して示す図
である。入力信号ＳＩＧによりスイッチＳＷが閉接され
ると、これに対応して信号駆動電流ＩP が流れる。
て考察する。図３６は、駆動回路４を簡易化して示す図
である。入力信号ＳＩＧによりスイッチＳＷが閉接され
ると、これに対応して信号駆動電流ＩP が流れる。
【００４９】ＳＩＧは、図３７の波形図において、入力
信号ＳＩＧであり、これに対応する信号駆動電流ＩP が
示される。又、図においてＶLDは、レーザ・ダイオード
ＬＤの電圧である。レーザ・ダイオードＬＤには、ダイ
オード寄生素子容量ＣLDが存在しているので、入力信号
ＳＩＧに零が連続すると、レーザ・ダイオードＬＤの電
圧ＶLDに電圧降下ＶdWが生じる。
信号ＳＩＧであり、これに対応する信号駆動電流ＩP が
示される。又、図においてＶLDは、レーザ・ダイオード
ＬＤの電圧である。レーザ・ダイオードＬＤには、ダイ
オード寄生素子容量ＣLDが存在しているので、入力信号
ＳＩＧに零が連続すると、レーザ・ダイオードＬＤの電
圧ＶLDに電圧降下ＶdWが生じる。
【００５０】この電圧降下ＶdWは、入力信号ＳＩＧの零
連続が長くなる程、図３８に示すように大きくなる、零
連数の関数である。
連続が長くなる程、図３８に示すように大きくなる、零
連数の関数である。
【００５１】したがって、特にバイアス電流ＩB を０と
して考えると、電圧降下ＶdWに比例して数４に示すよう
に、パターンジッタ幅ｔj が大きくなる。
して考えると、電圧降下ＶdWに比例して数４に示すよう
に、パターンジッタ幅ｔj が大きくなる。
【００５２】
【数４】
【００５３】このために、図３７の光出力波形ＰO （０
が連続するパターン）とＰO'（１、０が交番するパター
ン）とを比較すると、光出力波形ＰO における電圧降下
ＶdWが大きく、したがってパターンジッタ幅ｔj による
タイミングずれが生じると言う問題がある。
が連続するパターン）とＰO'（１、０が交番するパター
ン）とを比較すると、光出力波形ＰO における電圧降下
ＶdWが大きく、したがってパターンジッタ幅ｔj による
タイミングずれが生じると言う問題がある。
【００５４】本発明は、上記の諸問題に対し、解決をす
るものであり、その第一の問題点、即ち、デューティ変
動を解決するために、モニター用受光素子ＰＤの出力の
ピーク値と平均値を検出し、それぞれの値に基づき、２
つの独立したフィードバック制御信号を得て、デューテ
ィ及び駆動ピーク電流ＩP をそれぞれ制御することを特
徴とする。
るものであり、その第一の問題点、即ち、デューティ変
動を解決するために、モニター用受光素子ＰＤの出力の
ピーク値と平均値を検出し、それぞれの値に基づき、２
つの独立したフィードバック制御信号を得て、デューテ
ィ及び駆動ピーク電流ＩP をそれぞれ制御することを特
徴とする。
【００５５】更に、第二の問題点、即ち、モニター電圧
の変動に対しては、演算器及び基準温度特性の切り替え
により、出力電圧の正規化を行うことを特徴とする。ま
た、第三の問題点であるパターンジッタについては、信
号零時（レーザ・ダイオードＬＤがオフ時）にレーザ・
ダイオード電圧ＶLDを固定することを特徴とする。
の変動に対しては、演算器及び基準温度特性の切り替え
により、出力電圧の正規化を行うことを特徴とする。ま
た、第三の問題点であるパターンジッタについては、信
号零時（レーザ・ダイオードＬＤがオフ時）にレーザ・
ダイオード電圧ＶLDを固定することを特徴とする。
【００５６】以下、上記の本発明に従う特徴を実現する
実施の形態を説明する。図１は、本発明にしたがう実施
の形態を示すブロック図である。図の動作を先に概略説
明する。受光素子ＰＤの出力モニタ回路８を有し、ここ
で受光素子ＰＤの受光電流の増幅を行い、且つそのピー
ク電流を検出する。信号駆動電流ＩP の制御回路５０に
より前記ピーク電流を基準電流と比較し、その差分を増
幅してＬＤ駆動回路４０に出力する。
実施の形態を説明する。図１は、本発明にしたがう実施
の形態を示すブロック図である。図の動作を先に概略説
明する。受光素子ＰＤの出力モニタ回路８を有し、ここ
で受光素子ＰＤの受光電流の増幅を行い、且つそのピー
ク電流を検出する。信号駆動電流ＩP の制御回路５０に
より前記ピーク電流を基準電流と比較し、その差分を増
幅してＬＤ駆動回路４０に出力する。
【００５７】ＬＤ駆動回路４０では、制御回路５０から
の出力に基づき、レーザ・ダイオードＬＤのピーク電流
を制御して光出力の安定化を行う。また、受光素子ＰＤ
の出力モニタ回路８では、受光素子ＰＤの受光電流の波
形と、基準波形を比較する。この比較結果に基づきデュ
ーティ制御回路３０を通してデューティ可変回路３を制
御する。これにより、ＬＤの光出力波形のデューティを
安定化する。
の出力に基づき、レーザ・ダイオードＬＤのピーク電流
を制御して光出力の安定化を行う。また、受光素子ＰＤ
の出力モニタ回路８では、受光素子ＰＤの受光電流の波
形と、基準波形を比較する。この比較結果に基づきデュ
ーティ制御回路３０を通してデューティ可変回路３を制
御する。これにより、ＬＤの光出力波形のデューティを
安定化する。
【００５８】また、光出力パワー切り替え信号ＶS を用
いて、ＬＤ電流Ｉｆに対する温度補償回路６０で切り替
え制御する。同時に、切り替え信号ＶS を用い、基準電
流発生回路８５の出力電流を切り替え、２種類の出力パ
ワーを切り替え制御する。
いて、ＬＤ電流Ｉｆに対する温度補償回路６０で切り替
え制御する。同時に、切り替え信号ＶS を用い、基準電
流発生回路８５の出力電流を切り替え、２種類の出力パ
ワーを切り替え制御する。
【００５９】更に、レーザ・ダイオードＬＤのオフ時に
おける、ダイオード寄生素子容量ＣLDの電荷を迅速に放
出するために電荷吸収回路４１を設ける。これにより図
２に図３８と対比して示す波形図に示されるように、Ｌ
Ｄの光出力の立ち上がりにおけるパターンジッタを軽減
する。
おける、ダイオード寄生素子容量ＣLDの電荷を迅速に放
出するために電荷吸収回路４１を設ける。これにより図
２に図３８と対比して示す波形図に示されるように、Ｌ
Ｄの光出力の立ち上がりにおけるパターンジッタを軽減
する。
【００６０】図３は、図１の実施の形態におけるＡＰＣ
系についての第１の実施の形態を示すブロック図であ
る。ＡＰＣ系を構成する各部において、同一の参照記号
及び参照数字の付された部位は、図１に示される部位と
同一のものを示す。
系についての第１の実施の形態を示すブロック図であ
る。ＡＰＣ系を構成する各部において、同一の参照記号
及び参照数字の付された部位は、図１に示される部位と
同一のものを示す。
【００６１】図３において、受光素子ＰＤの出力モニタ
回路８は、電流電圧変換回路８０、平均値検出回路８
１、ピーク値検出回路８２及び基準電圧発生回路８３を
有して構成される。
回路８は、電流電圧変換回路８０、平均値検出回路８
１、ピーク値検出回路８２及び基準電圧発生回路８３を
有して構成される。
【００６２】また、図１における信号駆動電流ＩP の制
御回路５０およびデューディ制御回路３０は、それぞれ
比較増幅器により構成される。図３において、受光素子
ＰＤの出力モニタ回路８は、受光素子ＰＤにより受光さ
れたＬＤからの光出力に対応する受光電流を電流電圧変
換回路８０に入力する。
御回路５０およびデューディ制御回路３０は、それぞれ
比較増幅器により構成される。図３において、受光素子
ＰＤの出力モニタ回路８は、受光素子ＰＤにより受光さ
れたＬＤからの光出力に対応する受光電流を電流電圧変
換回路８０に入力する。
【００６３】電流電圧変換回路８０は、入力された受光
電流に対応する電圧に変換して出力する。基準電圧発生
回路８３は、基準電位ＲＶに対し、二つの参照電位を出
力する回路である。この二つの参照電位は、出力パワー
切り替え信号ＶS によりそれぞれ切り替え出力され、比
較増幅器３０及び５０に入力される。
電流に対応する電圧に変換して出力する。基準電圧発生
回路８３は、基準電位ＲＶに対し、二つの参照電位を出
力する回路である。この二つの参照電位は、出力パワー
切り替え信号ＶS によりそれぞれ切り替え出力され、比
較増幅器３０及び５０に入力される。
【００６４】電流電圧変換回路８０より変換された受光
電流に対応する電圧は平均値検出回路８１及びピーク値
検出回路８２に入力される。ここで、受光電流に対応す
る電圧は光信号が図２、図３８により示したようにパル
ス波形であるので、平均値検出回路８１でその平均値が
検出され、比較増幅器３０で基準値と比較される。
電流に対応する電圧は平均値検出回路８１及びピーク値
検出回路８２に入力される。ここで、受光電流に対応す
る電圧は光信号が図２、図３８により示したようにパル
ス波形であるので、平均値検出回路８１でその平均値が
検出され、比較増幅器３０で基準値と比較される。
【００６５】比較増幅器３０は平均値検出回路８１から
の出力と基準値を比較し、その差分信号をデューティ可
変回路３に入力する。電圧の平均値は、そのパルス幅に
比例するので、デューティ可変回路３は差分信号に対応
する量分のパルス幅可変制御を行う。差分増幅器３０の
出力が０となるようにフィードバック制御されるので、
光出力波形のパルス幅が一定となるように制御される。
の出力と基準値を比較し、その差分信号をデューティ可
変回路３に入力する。電圧の平均値は、そのパルス幅に
比例するので、デューティ可変回路３は差分信号に対応
する量分のパルス幅可変制御を行う。差分増幅器３０の
出力が０となるようにフィードバック制御されるので、
光出力波形のパルス幅が一定となるように制御される。
【００６６】一方、電流電圧変換回路８０より変換され
た受光電流に対応する電圧はピーク検出回路８２に入力
する。ピーク検出回路８２で検出されたピーク値は比較
増幅器５０に入力される。比較増幅器５０は、入力され
たピーク値と基準電圧発生回路８３からの基準値と比較
し、その差分の信号を出力する。
た受光電流に対応する電圧はピーク検出回路８２に入力
する。ピーク検出回路８２で検出されたピーク値は比較
増幅器５０に入力される。比較増幅器５０は、入力され
たピーク値と基準電圧発生回路８３からの基準値と比較
し、その差分の信号を出力する。
【００６７】出力される差分信号はパルス電流駆動回路
４０に入力され、ＬＤの信号駆動電流の大きさが制御さ
れる。即ち、差分増幅器５０の出力が０となるようにフ
ィードバック制御し、ＬＤの信号駆動電流の大きさが制
御されるので、光出力波形の振幅値が一定とされる。
４０に入力され、ＬＤの信号駆動電流の大きさが制御さ
れる。即ち、差分増幅器５０の出力が０となるようにフ
ィードバック制御し、ＬＤの信号駆動電流の大きさが制
御されるので、光出力波形の振幅値が一定とされる。
【００６８】図４は、図１の実施の形態におけるＡＰＣ
系についての第２の実施の形態を示すブロック図であ
る。図３の実施の形態と異なる点は、基準電圧発生回路
８３に代え、これを基準電流発生回路８５とし、更にそ
の出力を電圧に変換する電流電圧変換回路８６を備えた
構成である。
系についての第２の実施の形態を示すブロック図であ
る。図３の実施の形態と異なる点は、基準電圧発生回路
８３に代え、これを基準電流発生回路８５とし、更にそ
の出力を電圧に変換する電流電圧変換回路８６を備えた
構成である。
【００６９】この電流電圧変換回路８６は、受光素子Ｐ
Ｄの受光電流用の電流電圧変換回路８０と同じに構成出
来る。したがって、ＩP 制御とデューティ制御をバラン
スして制御が可能である。
Ｄの受光電流用の電流電圧変換回路８０と同じに構成出
来る。したがって、ＩP 制御とデューティ制御をバラン
スして制御が可能である。
【００７０】図５は、更にＡＰＣ系についての第３の実
施の形態を示すブロック図である。この構成は、変換利
得可変制御回路９を設けている。変換利得可変制御回路
９は、電流電圧変換回路８０、８６のコンダクタンス、
即ち変換率を制御するものである。そして制御すべき変
換率は、一の電流電圧変換回路８６の出力レベルに対応
して決定される。
施の形態を示すブロック図である。この構成は、変換利
得可変制御回路９を設けている。変換利得可変制御回路
９は、電流電圧変換回路８０、８６のコンダクタンス、
即ち変換率を制御するものである。そして制御すべき変
換率は、一の電流電圧変換回路８６の出力レベルに対応
して決定される。
【００７１】かかる図５における変換利得可変制御回路
９により、ＩP 及びデューティの制御のダイナミックレ
ンジを広げることが出来る。
９により、ＩP 及びデューティの制御のダイナミックレ
ンジを広げることが出来る。
【００７２】図６は、図４の構成趣旨を更に拡張するＡ
ＰＣ系についての第４の実施の形態を示すブロック図で
ある。電流電圧変換回路８０、８６の出力に対してもバ
ランスを与えるべく、平均値検出回路８１及びピーク検
出回路８２のそれぞれに組となる平均値検出回路８１１
及びピーク検出回路８２１を用意し、電流電圧変換回路
８０と同様に、電流電圧変換回路８６と比較５０との間
に接続している。
ＰＣ系についての第４の実施の形態を示すブロック図で
ある。電流電圧変換回路８０、８６の出力に対してもバ
ランスを与えるべく、平均値検出回路８１及びピーク検
出回路８２のそれぞれに組となる平均値検出回路８１１
及びピーク検出回路８２１を用意し、電流電圧変換回路
８０と同様に、電流電圧変換回路８６と比較５０との間
に接続している。
【００７３】図７は、ＡＰＣ系についての第５の実施の
形態を示すブロック図である。図７の形態は、図６の形
態に対し、更に図５の変換利得可変制御回路９を備え、
電流電圧変換回路８０、８６のコンダクタンスを制御
し、制御のダイナミックレンジを広げるようにしたもの
である。他の動作機能は、既に説明して形態と同様であ
る。
形態を示すブロック図である。図７の形態は、図６の形
態に対し、更に図５の変換利得可変制御回路９を備え、
電流電圧変換回路８０、８６のコンダクタンスを制御
し、制御のダイナミックレンジを広げるようにしたもの
である。他の動作機能は、既に説明して形態と同様であ
る。
【００７４】図８は、ＡＰＣ系についての第６の実施の
形態を示すブロック図である。これまでの形態は、入力
信号データがマーク率１／２の場合を前提としている。
したがって、マーク率１／２以外では適用が困難であ
る。
形態を示すブロック図である。これまでの形態は、入力
信号データがマーク率１／２の場合を前提としている。
したがって、マーク率１／２以外では適用が困難であ
る。
【００７５】図８は、この前提を解消すべく電流スイッ
チング回路１０を備えている。これにより、入力信号デ
ータ即ち、デューティ可変回路３の入力のタイミングに
基づき基準電流発生回路８５の出力を所定の周期の交流
に変換する回路である。これにより任意のマーク率に対
して本装置を適用出来る。
チング回路１０を備えている。これにより、入力信号デ
ータ即ち、デューティ可変回路３の入力のタイミングに
基づき基準電流発生回路８５の出力を所定の周期の交流
に変換する回路である。これにより任意のマーク率に対
して本装置を適用出来る。
【００７６】図９は、図８の形態に対し、更に図５の形
態と同様に制御のダイナミックレンジを広げるべく、電
流電圧変換回路８０、８６に対する変換利得を可変制御
する変換利得可変制御回路９を備えた構成である。他の
構成機能は、既に説明した形態と同様である。
態と同様に制御のダイナミックレンジを広げるべく、電
流電圧変換回路８０、８６に対する変換利得を可変制御
する変換利得可変制御回路９を備えた構成である。他の
構成機能は、既に説明した形態と同様である。
【００７７】図１０〜図１３に示す実施の形態は、対の
回路のバラツキを補正するために相対オフセットを調整
する回路１１を設けた構成である。回路をＩＣとして工
業的に同一工程で製造する場合であっても個々のＩＣ素
子のバラツキを避けることは困難である。したがって、
オフセット調整回路１１は、かかる素子間のバラツキを
補正するためのものである。
回路のバラツキを補正するために相対オフセットを調整
する回路１１を設けた構成である。回路をＩＣとして工
業的に同一工程で製造する場合であっても個々のＩＣ素
子のバラツキを避けることは困難である。したがって、
オフセット調整回路１１は、かかる素子間のバラツキを
補正するためのものである。
【００７８】オフセット調整回路１１により、例えば、
電流電圧変換回路８０、８６において入力が０の時に、
双方の出力が異なる場合、かかる異なる値がオフセット
とし存在することが理解出来る。
電流電圧変換回路８０、８６において入力が０の時に、
双方の出力が異なる場合、かかる異なる値がオフセット
とし存在することが理解出来る。
【００７９】したがって、かかるオフセットを打ち消す
るように双方の入力にオフセット調整値を与えるもので
ある。
るように双方の入力にオフセット調整値を与えるもので
ある。
【００８０】尚、図１０、図１１は、それぞれ図８、図
９の実施の形態に対し、オフセット調整回路１１を設け
た構成である。また、図１２、図１３は、それぞれ図１
０、図１１において、電流電圧変換回路８０、８６の前
段に電流増幅回路８０１、８６１を設け、これら電流増
幅回路８０１、８６１の入力側にオフセット調整回路１
１を接続した構成である。これにより、更にオフセット
調整精度の向上が可能である。
９の実施の形態に対し、オフセット調整回路１１を設け
た構成である。また、図１２、図１３は、それぞれ図１
０、図１１において、電流電圧変換回路８０、８６の前
段に電流増幅回路８０１、８６１を設け、これら電流増
幅回路８０１、８６１の入力側にオフセット調整回路１
１を接続した構成である。これにより、更にオフセット
調整精度の向上が可能である。
【００８１】ここで上記した実施の形態に共通する構成
部位ついて、具体的構成としての実施の形態を説明す
る。
部位ついて、具体的構成としての実施の形態を説明す
る。
【００８２】図１４は、デューティ可変回路３の実施の
形態である。一段目のＣＭＯＳ１の入力端に入力信号デ
ータが入力される。出力側は、パルス電流駆動回路４０
に接続される。一段目のＣＭＯＳ１の出力は、Ｐチャネ
ルＦＥＴ２を通して、二段目のＣＭＯＳ２の入力に接続
される。
形態である。一段目のＣＭＯＳ１の入力端に入力信号デ
ータが入力される。出力側は、パルス電流駆動回路４０
に接続される。一段目のＣＭＯＳ１の出力は、Ｐチャネ
ルＦＥＴ２を通して、二段目のＣＭＯＳ２の入力に接続
される。
【００８３】一方、一段目のＣＭＯＳ１の入力は、Ｎチ
ャネルＦＥＴ１〜３を通して、二段目のＣＭＯＳ２の入
力に接続される。ＮチャネルＦＥＴ１には、コントロー
ル電圧即ち、比較増幅器３０の平均値出力が供給される
ＰチャネルＦＥＴ１が接続されている。
ャネルＦＥＴ１〜３を通して、二段目のＣＭＯＳ２の入
力に接続される。ＮチャネルＦＥＴ１には、コントロー
ル電圧即ち、比較増幅器３０の平均値出力が供給される
ＰチャネルＦＥＴ１が接続されている。
【００８４】したがって、ＮチャネルＦＥＴ１〜３を通
して転送される入力信号の立ち上がり、立ち下がりのタ
イミングがコントロール電圧即ち、平均値の大きさに対
応してシフト制御される。これにより、入力信号のデュ
ーティが可変出来る。
して転送される入力信号の立ち上がり、立ち下がりのタ
イミングがコントロール電圧即ち、平均値の大きさに対
応してシフト制御される。これにより、入力信号のデュ
ーティが可変出来る。
【００８５】図１５は、パルス電流駆動回路４０の実施
の形態である。それぞれＮチャネルＦＥＴの対で構成さ
れる二段のバッファＢＦＥＴ１、ＢＦＥＴ２、出力バッ
ファＯＦＥＴ及びＰチャネルＰＦＥＴを有して構成され
る ＰチャネルＰＦＥＴは、コントロール電圧即ち、比較増
幅器５０からの検出さたピーク値が入力される。このＰ
チャネルＰＦＥＴはＮチャネルＦＥＴの対で構成される
二段目のバッファＢＦＥＴ２に接続されている。更にバ
ッファＢＦＥＴ２の出力は、ＮチャネルＦＥＴの出力バ
ッファＯＦＥＴに接続されている。
の形態である。それぞれＮチャネルＦＥＴの対で構成さ
れる二段のバッファＢＦＥＴ１、ＢＦＥＴ２、出力バッ
ファＯＦＥＴ及びＰチャネルＰＦＥＴを有して構成され
る ＰチャネルＰＦＥＴは、コントロール電圧即ち、比較増
幅器５０からの検出さたピーク値が入力される。このＰ
チャネルＰＦＥＴはＮチャネルＦＥＴの対で構成される
二段目のバッファＢＦＥＴ２に接続されている。更にバ
ッファＢＦＥＴ２の出力は、ＮチャネルＦＥＴの出力バ
ッファＯＦＥＴに接続されている。
【００８６】したがって、コントロール電圧の大きさと
反対方向になるように出力バッファＯＦＥＴの出力が制
御される。これにより、光出力のピーク値を負帰還して
一定の大きさとなるようにレーザ駆動電流を制御し、レ
ーザ・ダイオードＬＤの発光が制御される。
反対方向になるように出力バッファＯＦＥＴの出力が制
御される。これにより、光出力のピーク値を負帰還して
一定の大きさとなるようにレーザ駆動電流を制御し、レ
ーザ・ダイオードＬＤの発光が制御される。
【００８７】図１６は、受光素子ＰＤの出力モニタ回路
８内のピーク検出回路の実施の形態である。尚、ピーク
検出回路８２、８２１は同一構成であり、したがって図
１６はこれらに共通する構成を示している。図１６にお
いて、入力には、電流電圧変換回路８０または８６の出
力が入力される。
８内のピーク検出回路の実施の形態である。尚、ピーク
検出回路８２、８２１は同一構成であり、したがって図
１６はこれらに共通する構成を示している。図１６にお
いて、入力には、電流電圧変換回路８０または８６の出
力が入力される。
【００８８】図１６において、電流電圧変換回路８０の
出力が比較増幅器８０１の一の入力端に入力される。比
較増幅器８０１の他方の入力端には、出力側の電位が入
力される。更に出力側に容量８０２が接続されている。
したがって、比較増幅器８０１からは、比較増幅器８０
１の出力電位が容量８０２の電位即ち、出力端の電位と
一致するまで、容量８０２を充電する方向にＦＥＴ８０
３を通して出力電流が流れる。
出力が比較増幅器８０１の一の入力端に入力される。比
較増幅器８０１の他方の入力端には、出力側の電位が入
力される。更に出力側に容量８０２が接続されている。
したがって、比較増幅器８０１からは、比較増幅器８０
１の出力電位が容量８０２の電位即ち、出力端の電位と
一致するまで、容量８０２を充電する方向にＦＥＴ８０
３を通して出力電流が流れる。
【００８９】これにより、容量８０２にピーク値レベル
が充電され、出力される。尚、図１６において他のＦＥ
Ｔ及び抵抗は、ＦＥＴ８０３の出力側端子に所定の直流
電圧バイアスを与えるためのものである。
が充電され、出力される。尚、図１６において他のＦＥ
Ｔ及び抵抗は、ＦＥＴ８０３の出力側端子に所定の直流
電圧バイアスを与えるためのものである。
【００９０】図１７は、受光素子ＰＤの出力モニタ回路
８内の平均値検出回路の実施の形態である。尚、平均値
検出回路８１、８１１は同一構成であり、したがって図
１６はこれらに共通する構成を示している。図１７にお
いて、入力には、電流電圧変換回路８０または８６の出
力が入力される。
８内の平均値検出回路の実施の形態である。尚、平均値
検出回路８１、８１１は同一構成であり、したがって図
１６はこれらに共通する構成を示している。図１７にお
いて、入力には、電流電圧変換回路８０または８６の出
力が入力される。
【００９１】図１７において、電流電圧変換回路８０の
出力が抵抗８２０に入力される。この抵抗８２０を通し
て、容量８２１に充電される。図１７は、積分回路を構
成するので、その出力は、入力の平均値となる。図１７
の積分回路の出力は、比較増幅器３０に入力される。
出力が抵抗８２０に入力される。この抵抗８２０を通し
て、容量８２１に充電される。図１７は、積分回路を構
成するので、その出力は、入力の平均値となる。図１７
の積分回路の出力は、比較増幅器３０に入力される。
【００９２】図１８は、例えば図８において示される基
準電流発生回路８５と電流スイッチング回路１０の構成
例の形態を示す図である。図において、基準電流発生回
路８５は、それぞれ電源ＶCC1 、ＶCC2 に接続されるＦ
ＥＴ１０、１１、１３と共通の抵抗Ｒにより構成される
二つの定電流源を有する。
準電流発生回路８５と電流スイッチング回路１０の構成
例の形態を示す図である。図において、基準電流発生回
路８５は、それぞれ電源ＶCC1 、ＶCC2 に接続されるＦ
ＥＴ１０、１１、１３と共通の抵抗Ｒにより構成される
二つの定電流源を有する。
【００９３】電源ＶCC1 に接続されるＦＥＴ１０、１１
は、ＣＭＯＳ回路を構成し、出力パワー切り替え制御信
号ＶS により定電流Ｉ1 の導通が制御される。
は、ＣＭＯＳ回路を構成し、出力パワー切り替え制御信
号ＶS により定電流Ｉ1 の導通が制御される。
【００９４】一方、電流スイッチング回路１０は、入力
によりスイッチングが制御されるスイッチ用ＦＥＴ１
３、１４と、バッファＦＥＴ１５、１６により構成され
る。入力によりスイッチ用ＦＥＴ１４が導通とされる
時、バッファＦＥＴ１５、１６の出力電流が合成され
て、出力される。
によりスイッチングが制御されるスイッチ用ＦＥＴ１
３、１４と、バッファＦＥＴ１５、１６により構成され
る。入力によりスイッチ用ＦＥＴ１４が導通とされる
時、バッファＦＥＴ１５、１６の出力電流が合成され
て、出力される。
【００９５】したがって、基準電流発生回路８５におい
て、出力パワー切り替え制御信号ＶS により定電流Ｉ1
、Ｉ2 が出力される時、電流スイッチング回路１０か
らは、入力信号に対応して、合成電流Ｉ＝Ｉ1 ＋Ｉ2 が
交流電流として出力される。
て、出力パワー切り替え制御信号ＶS により定電流Ｉ1
、Ｉ2 が出力される時、電流スイッチング回路１０か
らは、入力信号に対応して、合成電流Ｉ＝Ｉ1 ＋Ｉ2 が
交流電流として出力される。
【００９６】また、出力パワー切り替え制御信号ＶS に
より、定電流Ｉ1 の出力が停止されると、電流スイッチ
ング回路１０からは、ＦＥＴ１５を通して流れる定電流
Ｉ2の大きさに対応する交流電流が出力される。
より、定電流Ｉ1 の出力が停止されると、電流スイッチ
ング回路１０からは、ＦＥＴ１５を通して流れる定電流
Ｉ2の大きさに対応する交流電流が出力される。
【００９７】図１９は、例えば図１３において示される
電流増幅回路８０１、電流電圧変換回路８０及び変換利
得可変制御回路９の構成例の形態を示す図である。尚、
増幅回路８６１及び電流電圧変換回路８６は、それぞれ
電流増幅回路８０１及び電流電圧変換回路８０に等し
い。したがって、図１９では、電流増幅回路８０１及び
電流電圧変換回路８０のみを示す。
電流増幅回路８０１、電流電圧変換回路８０及び変換利
得可変制御回路９の構成例の形態を示す図である。尚、
増幅回路８６１及び電流電圧変換回路８６は、それぞれ
電流増幅回路８０１及び電流電圧変換回路８０に等し
い。したがって、図１９では、電流増幅回路８０１及び
電流電圧変換回路８０のみを示す。
【００９８】電流増幅回路８０１において、ＦＥＴ２０
とＦＥＴ２１はカレントミラー回路を構成する。更にＦ
ＥＴ２１のゲート面積はＦＥＴ２０より大きくされてい
る。したがって、ＦＥＴ２０に流れる電流に比例し且
つ、それより大きな電流がＦＥＴ２１に流れる。
とＦＥＴ２１はカレントミラー回路を構成する。更にＦ
ＥＴ２１のゲート面積はＦＥＴ２０より大きくされてい
る。したがって、ＦＥＴ２０に流れる電流に比例し且
つ、それより大きな電流がＦＥＴ２１に流れる。
【００９９】ＦＥＴ２１には、直列にＦＥＴ２２が接続
され、そのゲートには基準電圧８３０が付与されてい
る。ここでＦＥＴ２２は、インピーダンス変換の機能を
有し、ＦＥＴ２１の負荷インピーダンスを小さく見せる
ことが出来る。これにより、帯域を広げ、ＦＥＴ２１の
ゲート面積を大きくすることにより、帯域が狭くなるこ
とが補償される。
され、そのゲートには基準電圧８３０が付与されてい
る。ここでＦＥＴ２２は、インピーダンス変換の機能を
有し、ＦＥＴ２１の負荷インピーダンスを小さく見せる
ことが出来る。これにより、帯域を広げ、ＦＥＴ２１の
ゲート面積を大きくすることにより、帯域が狭くなるこ
とが補償される。
【０１００】一方、電流電圧変換回路８０は、ＦＥＴ２
１と直列に接続される固定抵抗Ｒ1と、これに並列に接
続されたＦＥＴ２３による可変抵抗を有して構成され
る。固定抵抗Ｒ1 とＦＥＴ２３の並列回路には、ＦＥＴ
２１と及び２２の直列回路の電流が流れる。したがっ
て、固定抵抗Ｒ1 とＦＥＴ２３の並列回路の電位がＦＥ
Ｔ２１と及び２２の直列回路の電流に比例して出力され
ることになる。
１と直列に接続される固定抵抗Ｒ1と、これに並列に接
続されたＦＥＴ２３による可変抵抗を有して構成され
る。固定抵抗Ｒ1 とＦＥＴ２３の並列回路には、ＦＥＴ
２１と及び２２の直列回路の電流が流れる。したがっ
て、固定抵抗Ｒ1 とＦＥＴ２３の並列回路の電位がＦＥ
Ｔ２１と及び２２の直列回路の電流に比例して出力され
ることになる。
【０１０１】更に、ＦＥＴ２３による可変抵抗のインピ
ーダンスが変換利得可変制御回路９の出力により制御す
ることにより、電流電圧変換回路８０の変換利得を変化
できる。
ーダンスが変換利得可変制御回路９の出力により制御す
ることにより、電流電圧変換回路８０の変換利得を変化
できる。
【０１０２】変換利得可変制御回路９は、基準電圧９０
と、それを基準電位として入力２を比較する比較増幅器
９１を有する。したがって、比較増幅器９１からは、ピ
ーク検出回路８２２で検出されたピーク値のレベルに比
例する制御電圧が比較増幅器９１から出力される。
と、それを基準電位として入力２を比較する比較増幅器
９１を有する。したがって、比較増幅器９１からは、ピ
ーク検出回路８２２で検出されたピーク値のレベルに比
例する制御電圧が比較増幅器９１から出力される。
【０１０３】この比較増幅器９１から出力により、検出
されたピーク値のレベルが大きい程、前記した電流電圧
変換回路８０のＦＥＴ２３のインピーダンスが、小さく
なるように、反対にピーク値のレベルが小さい程、ＦＥ
Ｔ２３のインピーダンスが、多くなるように制御され
る。これにより既に説明したようにレーザ・ダイオード
ＬＤの光出力のピークレベルが一定値となるように制御
できる。
されたピーク値のレベルが大きい程、前記した電流電圧
変換回路８０のＦＥＴ２３のインピーダンスが、小さく
なるように、反対にピーク値のレベルが小さい程、ＦＥ
Ｔ２３のインピーダンスが、多くなるように制御され
る。これにより既に説明したようにレーザ・ダイオード
ＬＤの光出力のピークレベルが一定値となるように制御
できる。
【０１０４】図２０は、オフセット調整回路１１の実施
の形態である。図の例では、ＦＥＴ１１０、１１１及び
１１２を有し、ＦＥＴ１１２に対し、ＦＥＴ１１０、１
１１はミラー回路を構成する。
の形態である。図の例では、ＦＥＴ１１０、１１１及び
１１２を有し、ＦＥＴ１１２に対し、ＦＥＴ１１０、１
１１はミラー回路を構成する。
【０１０５】ＦＥＴ１１２に所定の電流が流れるよう
に、抵抗Ｒ1 、Ｒ2 により所定のバイアスが与えられ
る。したがって、ミラー回路を構成するＦＥＴ１１０、
１１１の回路にそれぞれ抵抗Ｒ4 、Ｒ3 で決定される大
きさの電流が流れ、それぞれ出力１、出力２に出力され
る。
に、抵抗Ｒ1 、Ｒ2 により所定のバイアスが与えられ
る。したがって、ミラー回路を構成するＦＥＴ１１０、
１１１の回路にそれぞれ抵抗Ｒ4 、Ｒ3 で決定される大
きさの電流が流れ、それぞれ出力１、出力２に出力され
る。
【０１０６】この時、抵抗Ｒ4 、Ｒ3 を調整して、出力
１、出力２からのそれぞれの出力を異ならしめることに
より、例えば、図１０において、電流電圧変換回路８
０、８６の入力側電流のオフセットを打ち消すことが可
能である。
１、出力２からのそれぞれの出力を異ならしめることに
より、例えば、図１０において、電流電圧変換回路８
０、８６の入力側電流のオフセットを打ち消すことが可
能である。
【０１０７】ここで、図１の本発明の実施の形態に戻り
説明すると、演算器７０及びレベル変換回路７１によ
り、受光素子ＰＤからのＰＤ電流モニター電圧ＶMPを得
るＰＤ電流モニター系が構成される。
説明すると、演算器７０及びレベル変換回路７１によ
り、受光素子ＰＤからのＰＤ電流モニター電圧ＶMPを得
るＰＤ電流モニター系が構成される。
【０１０８】かかるＰＤ電流モニター系の実施の形態の
一例として図２１に示される。図２１において、特に演
算器７０に特徴を有する。２つの変換利得可能な電流電
圧変換回路７０２、７０３を有する。かかる変換利得可
能な電流電圧変換回路７０２、７０３は、先に図１９に
おいて説明したと同様の構成、即ち可変インピーダンス
に電流を流し、利得を可変にして電圧に変換する回路に
より構成出来る。
一例として図２１に示される。図２１において、特に演
算器７０に特徴を有する。２つの変換利得可能な電流電
圧変換回路７０２、７０３を有する。かかる変換利得可
能な電流電圧変換回路７０２、７０３は、先に図１９に
おいて説明したと同様の構成、即ち可変インピーダンス
に電流を流し、利得を可変にして電圧に変換する回路に
より構成出来る。
【０１０９】更に、電流電圧変換回路７０２、７０３の
それぞれには、モニター回路８において得られるモニタ
ー用受光素子ＰＤからの受光電流であるＩpdm と、基準
電流発生回路８５から供給される基準電流Ｉpdr が供給
される。
それぞれには、モニター回路８において得られるモニタ
ー用受光素子ＰＤからの受光電流であるＩpdm と、基準
電流発生回路８５から供給される基準電流Ｉpdr が供給
される。
【０１１０】更に演算器７０は、基準電圧発生回路７０
０と比較増幅器７０１を有する。比較増幅器７０１は、
電流電圧変換回路７０３からの基準電流Ｉpdr に対応し
て変換された電圧と基準電圧発生回路７００からの基準
電圧出力との差を増幅して出力する。この出力で電流電
圧変換回路７０２の変換利得を可変に制御するように構
成される。
０と比較増幅器７０１を有する。比較増幅器７０１は、
電流電圧変換回路７０３からの基準電流Ｉpdr に対応し
て変換された電圧と基準電圧発生回路７００からの基準
電圧出力との差を増幅して出力する。この出力で電流電
圧変換回路７０２の変換利得を可変に制御するように構
成される。
【０１１１】更に電流電圧変換回路７０２は、比較増幅
器７０１の出力により制御される利得でＰＤ電流を電圧
に変換して出力する。電流電圧変換回路７０２の出力
は、更にレベル変換回路７１により、所定レベルに変換
され、ＰＤ電流モニター電圧ＶMPとして出力される。上
記の通り電流電圧変換回路７０２が可変利得制御され
る。
器７０１の出力により制御される利得でＰＤ電流を電圧
に変換して出力する。電流電圧変換回路７０２の出力
は、更にレベル変換回路７１により、所定レベルに変換
され、ＰＤ電流モニター電圧ＶMPとして出力される。上
記の通り電流電圧変換回路７０２が可変利得制御され
る。
【０１１２】ここで、電流電圧変換回路７０３の変換出
力をＶｒとすると、Ｖｒ＝Ｒ・Ｉpdr で表される。更
に、電流電圧変換回路７０２の変換出力をＶo とする
と、Ｖo ＝Ｒ’・Ｉpdm で表される。
力をＶｒとすると、Ｖｒ＝Ｒ・Ｉpdr で表される。更
に、電流電圧変換回路７０２の変換出力をＶo とする
と、Ｖo ＝Ｒ’・Ｉpdm で表される。
【０１１３】今、それぞれの変換利得Ｒ、Ｒ’を等しく
設定すると、Ｖo ＝Ｖｒ・Ｉpdm ／Ｉpdr となり、ＰＤ
電流が正規化されて出力され、モニター電流範囲のダイ
ナミックレンジを広げることが可能である。
設定すると、Ｖo ＝Ｖｒ・Ｉpdm ／Ｉpdr となり、ＰＤ
電流が正規化されて出力され、モニター電流範囲のダイ
ナミックレンジを広げることが可能である。
【０１１４】図２２は、図１において演算器６０、レベ
ル変換回路６１及び基準電流発生回路２０で構成される
ＬＤ電流モニター系の実施の形態の一例である。図２２
において、演算器６０及びレベル変換回路６１は、図２
１において説明した演算器６０、及びレベル変換回路６
１と同様であり、ＬＤ電流モニターのダイナミックレン
ジを広げるようにすることに同様の特徴を有する。
ル変換回路６１及び基準電流発生回路２０で構成される
ＬＤ電流モニター系の実施の形態の一例である。図２２
において、演算器６０及びレベル変換回路６１は、図２
１において説明した演算器６０、及びレベル変換回路６
１と同様であり、ＬＤ電流モニターのダイナミックレン
ジを広げるようにすることに同様の特徴を有する。
【０１１５】基準電流発生回路２０から基準ＬＤ駆動電
流Ｉfrが出力される。したがって、図２１と同様に、レ
ーザ・ダイオードＬＤを駆動するＬＤ駆動電流Ｉf （閾
値電流Ｉthと信号駆動電流Ｉp を加算した電流) を出力
するパルス電流駆動回路４０（図１５を参照）からの出
力を分岐して得られるモニター用ＬＤ駆動電流Ｉfmと基
準電流発生回路２０からの基準ＬＤ駆動電流Ｉfrが演算
器６０に入力される。
流Ｉfrが出力される。したがって、図２１と同様に、レ
ーザ・ダイオードＬＤを駆動するＬＤ駆動電流Ｉf （閾
値電流Ｉthと信号駆動電流Ｉp を加算した電流) を出力
するパルス電流駆動回路４０（図１５を参照）からの出
力を分岐して得られるモニター用ＬＤ駆動電流Ｉfmと基
準電流発生回路２０からの基準ＬＤ駆動電流Ｉfrが演算
器６０に入力される。
【０１１６】これにより、図２１で説明した論理にした
がい、演算器６０の出力をレベル変換回路６１によりレ
ベル変換して出力されるＬＤ駆動電流モニタ電圧ＶML
は、ＬＤ駆動電流Ｉfm を正規化したものとなる。
がい、演算器６０の出力をレベル変換回路６１によりレ
ベル変換して出力されるＬＤ駆動電流モニタ電圧ＶML
は、ＬＤ駆動電流Ｉfm を正規化したものとなる。
【０１１７】また、ここで基準ＬＤ駆動電流Ｉfrを出力
する基準電流発生回路２０は、図２２において、閾値電
流Ｉthの発生回路２００、基準ＬＤ駆動電流Ｉfrと閾値
電流Ｉthの差電流（Ｉfr−Ｉth）を出力する（Ｉfr−Ｉ
th）電流発生回路２０１を有する。
する基準電流発生回路２０は、図２２において、閾値電
流Ｉthの発生回路２００、基準ＬＤ駆動電流Ｉfrと閾値
電流Ｉthの差電流（Ｉfr−Ｉth）を出力する（Ｉfr−Ｉ
th）電流発生回路２０１を有する。
【０１１８】更に、（Ｉfr−Ｉth）電流発生回路２０１
は、本発明の対象とするレーザー・ダイオード駆動装置
を共通の回路構成として、複数の光出力パワーに対して
選択的に使用可能とすべく、複数の光出力パワーの温度
特性に対応して複数の（Ｉfr−Ｉth）電流を発生する。
は、本発明の対象とするレーザー・ダイオード駆動装置
を共通の回路構成として、複数の光出力パワーに対して
選択的に使用可能とすべく、複数の光出力パワーの温度
特性に対応して複数の（Ｉfr−Ｉth）電流を発生する。
【０１１９】更に、（Ｉfr−Ｉth）電流発生回路２０１
からの（Ｉfr−Ｉth）電流は、出力パワー切り替え制御
信号ＶS により、使用すべきレーザー・ダイオード駆動
装置の出力パワーに対応するものが切り替え選択されて
出力される。
からの（Ｉfr−Ｉth）電流は、出力パワー切り替え制御
信号ＶS により、使用すべきレーザー・ダイオード駆動
装置の出力パワーに対応するものが切り替え選択されて
出力される。
【０１２０】ついで、閾値電流Ｉthと（Ｉfr−Ｉth）電
流を加算することにより基準ＬＤ駆動電流Ｉfrが得られ
る。尚、閾値電流Ｉthは、出力パワーに応じた切り替え
対象とならないのは、出力パワーが変わっても閾値電流
Ｉthは、一定であるからである。
流を加算することにより基準ＬＤ駆動電流Ｉfrが得られ
る。尚、閾値電流Ｉthは、出力パワーに応じた切り替え
対象とならないのは、出力パワーが変わっても閾値電流
Ｉthは、一定であるからである。
【０１２１】次に、図２３に示すＬＤ電流モニター系の
第２の実施の形態を示す。図２３の構成も上記図２２に
おけると同様に、モニター電流範囲のダイナミックレン
ジを広げるという趣旨に対応するものである。
第２の実施の形態を示す。図２３の構成も上記図２２に
おけると同様に、モニター電流範囲のダイナミックレン
ジを広げるという趣旨に対応するものである。
【０１２２】基準電流発生回路２０において、Ｎ種類の
光出力パワーに対応して、Ｎ個のＬＤ駆動電流Ｉf （＝
閾値電流Ｉth＋信号駆動電流Ｉp ）補償用抵抗２１１〜
２１Ｎを用意する。補償用抵抗のそれぞれは対応する出
力パワー時のＬＤ駆動電流Ｉf の温度特性に対し、逆特
性を有する。
光出力パワーに対応して、Ｎ個のＬＤ駆動電流Ｉf （＝
閾値電流Ｉth＋信号駆動電流Ｉp ）補償用抵抗２１１〜
２１Ｎを用意する。補償用抵抗のそれぞれは対応する出
力パワー時のＬＤ駆動電流Ｉf の温度特性に対し、逆特
性を有する。
【０１２３】これら補償用抵抗を選択スイッチ２１０に
より出力パワー切り替え制御信号ＶS により選択切り替
えして、ＬＤモニター用電流Ｉfmの電流路にに並列に挿
入するように構成される。
より出力パワー切り替え制御信号ＶS により選択切り替
えして、ＬＤモニター用電流Ｉfmの電流路にに並列に挿
入するように構成される。
【０１２４】選択挿入された補償用抵抗は、対応する出
力パワーのＬＤモニター用電流Ｉfmの温度特性と逆特性
を有するので、ＬＤモニター用電流Ｉfmを正規化するこ
とができる。ここで、補償用抵抗は、具体的にはサーミ
スタ等を利用して構成することが出来る。
力パワーのＬＤモニター用電流Ｉfmの温度特性と逆特性
を有するので、ＬＤモニター用電流Ｉfmを正規化するこ
とができる。ここで、補償用抵抗は、具体的にはサーミ
スタ等を利用して構成することが出来る。
【０１２５】図２４は、図１における第２のＬＤ駆動回
路４１の第１の実施の形態である。先に従来の問題とし
て図３６、図３７に基づき説明したように、レーザ・ダ
イオードＬＤの寄生容量に起因して、０連続するような
信号データの場合、ＬＤの電圧が下がり、パターンジッ
タが生じるという問題がある。
路４１の第１の実施の形態である。先に従来の問題とし
て図３６、図３７に基づき説明したように、レーザ・ダ
イオードＬＤの寄生容量に起因して、０連続するような
信号データの場合、ＬＤの電圧が下がり、パターンジッ
タが生じるという問題がある。
【０１２６】これを解決するものが図１における第２の
ＬＤ駆動回路４１である。図２４においては、図示簡略
のためにパルス電流発生機能を有する、図１におけるＬ
Ｄ駆動回路４０との関係のみを示している。
ＬＤ駆動回路４１である。図２４においては、図示簡略
のためにパルス電流発生機能を有する、図１におけるＬ
Ｄ駆動回路４０との関係のみを示している。
【０１２７】ＬＤ駆動回路４１において、４１０は、基
準バイアス４１２がゲートに接続されるＰｃｈ型ＦＥＴ
系トランジスタである。ＦＥＴ系トランジスタ４１０の
ソース側は、電流源４１１とともにレーザ・ダイオード
ＬＤのカソードに接続されている。
準バイアス４１２がゲートに接続されるＰｃｈ型ＦＥＴ
系トランジスタである。ＦＥＴ系トランジスタ４１０の
ソース側は、電流源４１１とともにレーザ・ダイオード
ＬＤのカソードに接続されている。
【０１２８】更に、基準バイアス４１２は、ＬＤ駆動回
路４０からレーザ・ダイオードＬＤに流れる電流がオフ
の時に、ＦＥＴ系トランジスタ４１０をオンにするよう
な値に設定されている。したがって、ＦＥＴ系トランジ
スタ４１０がオンすることにより、レーザ・ダイオード
ＬＤの蓄積電荷が吸収される。
路４０からレーザ・ダイオードＬＤに流れる電流がオフ
の時に、ＦＥＴ系トランジスタ４１０をオンにするよう
な値に設定されている。したがって、ＦＥＴ系トランジ
スタ４１０がオンすることにより、レーザ・ダイオード
ＬＤの蓄積電荷が吸収される。
【０１２９】これにより、レーザ・ダイオードＬＤの電
圧ＶLDが固定され、従来装置の問題であった、０連続す
るような信号データの場合にパターンジッタが生じると
いうことが解消される。
圧ＶLDが固定され、従来装置の問題であった、０連続す
るような信号データの場合にパターンジッタが生じると
いうことが解消される。
【０１３０】図２５は、図２４の実施の形態と同じ趣旨
に基づく第２のＬＤ駆動回路４１の第２の実施の形態で
ある。この形態では、図２４のＦＥＴ系トランジスタ４
１０に代えダイオード４１３を用いている。ここでは、
ダイオード４１３の順方向電圧降下が約０．８Ｖである
ことを考慮して、基準バイアス４１２が、ＬＤ駆動回路
４０からレーザ・ダイオードＬＤに流れる電流がオフの
時に、ダイオード４１３をオンにするような値に設定さ
れている。したがって、ダイオード４１３がオンするこ
とにより、レーザ・ダイオードＬＤの蓄積電荷が吸収さ
れる。
に基づく第２のＬＤ駆動回路４１の第２の実施の形態で
ある。この形態では、図２４のＦＥＴ系トランジスタ４
１０に代えダイオード４１３を用いている。ここでは、
ダイオード４１３の順方向電圧降下が約０．８Ｖである
ことを考慮して、基準バイアス４１２が、ＬＤ駆動回路
４０からレーザ・ダイオードＬＤに流れる電流がオフの
時に、ダイオード４１３をオンにするような値に設定さ
れている。したがって、ダイオード４１３がオンするこ
とにより、レーザ・ダイオードＬＤの蓄積電荷が吸収さ
れる。
【０１３１】図２６は、第２のＬＤ駆動回路４１の第３
の実施の形態である。この形態においては、ＦＥＴ系ト
ランジスタ４１０をソース接地型で用い、そのドレイン
をレーザ・ダイオードＬＤのカソードに接続する。そし
て基準バイアス４１２をＬＤ駆動回路４０からレーザ・
ダイオードＬＤに流れる電流がオフの時に、ＦＥＴ系ト
ランジスタ４１０のゲートを入力信号データでオンさせ
るように設定される。これにより、レーザ・ダイオード
ＬＤの蓄積電荷が吸収される。
の実施の形態である。この形態においては、ＦＥＴ系ト
ランジスタ４１０をソース接地型で用い、そのドレイン
をレーザ・ダイオードＬＤのカソードに接続する。そし
て基準バイアス４１２をＬＤ駆動回路４０からレーザ・
ダイオードＬＤに流れる電流がオフの時に、ＦＥＴ系ト
ランジスタ４１０のゲートを入力信号データでオンさせ
るように設定される。これにより、レーザ・ダイオード
ＬＤの蓄積電荷が吸収される。
【０１３２】尚、上記図２４〜図２６の実施の形態にお
いて、各素子の極性を反転して構成することも出来る。
図２７は、その一例であり、図２４の実施の形態に対応
し、ＦＥＴ系トランジスタ４１０の極性をＮ型としてい
る例である。この場合には、ＬＤ駆動回路４０がレーザ
・ダイオードＬＤのアノード側に接続される。
いて、各素子の極性を反転して構成することも出来る。
図２７は、その一例であり、図２４の実施の形態に対応
し、ＦＥＴ系トランジスタ４１０の極性をＮ型としてい
る例である。この場合には、ＬＤ駆動回路４０がレーザ
・ダイオードＬＤのアノード側に接続される。
【０１３３】かかる極性を反転した回路においても、同
様にＬＤ駆動回路４０からの電流がオフの時、レーザ・
ダイオードＬＤの蓄積電荷をＦＥＴ系トランジスタ４１
０を通して吸収することが出来る。
様にＬＤ駆動回路４０からの電流がオフの時、レーザ・
ダイオードＬＤの蓄積電荷をＦＥＴ系トランジスタ４１
０を通して吸収することが出来る。
【０１３４】
【発明の効果】以上実施の形態について説明したよう
に、本発明によって、レーザ・ダイオード駆動装置につ
いて、従来装置において必要としていた多くの調整工程
を省略出来る。
に、本発明によって、レーザ・ダイオード駆動装置につ
いて、従来装置において必要としていた多くの調整工程
を省略出来る。
【０１３５】更に、調整数の削減に当たって、レーザー
・ダイオード駆動装置におけるＡＰＣ（オート・パワー
コントロール）系の問題点としてデューティ変動に対し
ては、モニター用ＰＤの受光信号のピーク値と平均値を
検出し、それぞれの値に対し独立したフィードバックル
ープを用い、デューティ及び信号駆動ピーク電流ＩPを
それぞれ駆動するようにしている。
・ダイオード駆動装置におけるＡＰＣ（オート・パワー
コントロール）系の問題点としてデューティ変動に対し
ては、モニター用ＰＤの受光信号のピーク値と平均値を
検出し、それぞれの値に対し独立したフィードバックル
ープを用い、デューティ及び信号駆動ピーク電流ＩPを
それぞれ駆動するようにしている。
【０１３６】また、モニター電圧変動に対しては、演算
器及び基準温度特性の切り替えを行モニター出力電圧の
正規化を行うようにする。
器及び基準温度特性の切り替えを行モニター出力電圧の
正規化を行うようにする。
【０１３７】更に又、信号データの０連続による問題に
対しては、信号が０の時に、レーザ・ダイオード電圧Ｖ
LDを固定するようにしている。
対しては、信号が０の時に、レーザ・ダイオード電圧Ｖ
LDを固定するようにしている。
【０１３８】これらに構成により、従来装置における問
題点の解決が可能である。
題点の解決が可能である。
【図１】本発明の実施の形態を示すブロック図である。
【図２】図１におけるＬＤ素子の各ブロック波形図であ
る。
る。
【図３】ＡＰＣ系の第１の実施の形態を示す図である。
【図４】ＡＰＣ系の第２の実施の形態を示す図である。
【図５】ＡＰＣ系の第３の実施の形態を示す図である。
【図６】ＡＰＣ系の第４の実施の形態を示す図である。
【図７】ＡＰＣ系の第５の実施の形態を示す図である。
【図８】ＡＰＣ系の第６の実施の形態を示す図である。
【図９】ＡＰＣ系の第７の実施の形態を示す図である。
【図１０】ＡＰＣ系の第８の実施の形態を示す図であ
る。
る。
【図１１】ＡＰＣ系の第９の実施の形態を示す図であ
る。
る。
【図１２】ＡＰＣ系の第１０の実施の形態を示す図であ
る。
る。
【図１３】ＡＰＣ系の第１１の実施の形態を示す図であ
る。
る。
【図１４】デューティ可変回路の実施の形態を示す図で
ある。
ある。
【図１５】パルス電流駆動回路の実施の形態を示す図で
ある。
ある。
【図１６】ピーク検出回路の実施の形態を示す図であ
る。
る。
【図１７】平均値検出回路の実施の形態を示す図であ
る。
る。
【図１８】電流スイッチング・基準電流発生回路の実施
の形態を示す図である。
の形態を示す図である。
【図１９】電流増幅・電流電圧変換・変換利得可変制御
回路の実施の形態を示す図である。
回路の実施の形態を示す図である。
【図２０】オフセット調整回路の実施の形態を示す図で
ある。
ある。
【図２１】ＰＤ電流モニター系の実施の形態を示す図で
ある。
ある。
【図２２】ＬＤ電流モニター系の第１の実施の形態を示
す図である。
す図である。
【図２３】ＬＤ電流モニター系の第２の実施の形態を示
す図である。
す図である。
【図２４】第２のＬＤ駆動回路の第１の実施の形態を示
す図である。
す図である。
【図２５】第２のＬＤ駆動回路の第２の実施の形態を示
す図である。
す図である。
【図２６】第２のＬＤ駆動回路の第３の実施の形態を示
す図である。
す図である。
【図２７】第２のＬＤ駆動回路の第４の実施の形態を示
す図である。
す図である。
【図２８】各温度によるＬＤの電流制御特性の変動を説
明する図である。
明する図である。
【図２９】各温度によるＬＤ個別のＩB −ＩP 特性を説
明する図である。
明する図である。
【図３０】従来のレーザ・ダイオード駆動装置の模型図
である。
である。
【図３１】ＬＤの諸パラメータを説明する図である。
【図３２】従来のレーザ・ダイオード駆動装置の構成例
を示す図である。
を示す図である。
【図３３】従来の改良型装置の構成例を示す図である。
【図３４】ＡＰＣ系の問題を説明するための図である。
【図３５】ＬＤ監視モニター系の問題を説明するための
図である。
図である。
【図３６】光出力波形の問題を説明するための図であ
る。
る。
【図３７】従来例におけるＬＤ素子の各部波形図であ
る。
る。
ＬＤ レーザ・ダイオード ＰＤ 受光素子 １ インターフェース回路 ２ 波形整形回路 ２０ 基準電流発生回路 ３ デューティ可変回路 ３０ デューティ可変制御回路 ４０ ＬＤ駆動回路 ４１ 第２のＬＤ駆動回路 ５０ 信号駆動電流制御回路 ５１ バイアス電流制御回路 ６０、７０ 演算器 ６１、７１ レベル変換回路 ８ 受光素子ＰＤの出力モニタ回路 ８０、８６ 電流電圧変換回路 ８１、８１１ 平均値検出回路 ８２、８２１ ピーク値検出回路 ８３ 基準電圧発生回路 ９ 変換利得可変制御回路 １０ 電流スイッチング回路 １１ オフセット調整回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 河内 周平 北海道札幌市中央区北一条西２丁目１番地 富士通北海道ディジタル・テクノロジ株 式会社内 (72)発明者 山下 雅彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (21)
- 【請求項１】レーザー・ダイオードと、該レーザー・ダ
イオードの発光出力の一部を受光し、該受光に対応する
受光信号電流を出力する受光素子と、入力信号に対応し
て該レーザー・ダイオードを発光駆動する駆動電流を供
給する駆動回路を有するレーザー・ダイオード駆動装置
において、 該受光素子からの受光信号電流に対応するピーク値と平
均値を検出する手段と、 該ピーク値と平均値に基づき、それぞれ独立して帰還制
御する帰還ループを有することを特徴とするレーザー・
ダイオード駆動装置。 - 【請求項２】レーザー・ダイオードと、 該レーザー・ダイオードの発光出力の一部を受光し、該
受光に対応する受光信号電流を出力する受光素子と、 入力信号に対応して該レーザー・ダイオードを発光駆動
する駆動電流を供給する駆動回路と、 該駆動電流の波形のデュティを可変するデュティ可変制
御回路と、 該受光素子からの受光信号電流に対応するピーク値を検
出し、該検出されたピーク値と基準値とを比較し、その
差に基づき該駆動回路の駆動電流の大きさを制御する光
出力安定化ループと、 該受光素子からの受光信号電流に対応する平均値を検出
し、該検出された平均値と基準値とを比較し、その差に
基づき該デューティ可変制御回路における該駆動電流の
波形のデューティの可変を制御するデューティ安定化ル
ープを有して構成されることを特徴とするレーザー・ダ
イオード駆動装置。 - 【請求項３】請求項２において、 前記受光信号電流を電圧に変換する電流電圧変換回路を
備え、 該電流電圧変換回路の変換された出力電圧に対し、前記
光出力安定化ループは、ピーク値を検出し、前記デュー
ティ安定化ループは、平均値を検出し、 更に、該検出されたピーク値及び平均値のそれぞれと比
較される基準電圧を発生する基準発生回路を有すること
を特徴とするレーザー・ダイオード駆動装置。 - 【請求項４】請求項２において、 前記受光信号電流を電圧に変換する第一の電流電圧変換
回路を備え、 該第一の電流電圧変換回路の変換された出力電圧に対
し、前記光出力安定化ループは、ピーク値を検出し、前
記デューティ安定化ループは、平均値を検出し、 更に、基準電流発生回路と、該基準電流発生回路からの
基準電流を該検出されたピーク値及び平均値のそれぞれ
と比較される基準電圧に変換する第二の電流電圧変換回
路を有することを特徴とするレーザー・ダイオード駆動
装置。 - 【請求項５】請求項４において、 更に、前記第一及び第二の電流電圧変換回路の変換利得
を制御する変換利得制御回路を有し、 該第二の電流電圧変換回路の変換された出力電圧の内、
前記ピーク値と比較される基準電圧に基づき、該変換利
得制御回路による変換利得の大きさを制御することを特
徴とするレーザー・ダイオード駆動装置。 - 【請求項６】請求項２において、 前記受光信号電流を電圧に変換する第一の電流電圧変換
回路を備え、 前記光出力安定化ループに、該第一の電流電圧変換回路
により変換された出力電圧に対し、ピーク値を検出する
ピーク値検出回路を有し、 前記デューティ安定化ループに、該第一の電流電圧変換
回路により変換された出力電圧に対し、平均値を検出す
る平均値検出回路を有し、 更に、基準電流を出力する基準電流発生回路と、 該基準電流発生回路からの該基準電流を、それぞれ検出
されたピーク値及び平均値のそれぞれと比較される基準
電圧に変換する第二の電流電圧変換回路と、 該第二の電流電圧変換回路のそれぞれの出力電圧を該ピ
ーク値検出回路及び該平均値検出回路と等価の第二のピ
ーク値検出回路を通して該基準電圧として出力する回路
を有することを特徴とするレーザー・ダイオード駆動装
置。 - 【請求項７】請求項６において、 更に、前記第一及び第二の電流電圧変換回路の変換利得
を制御する変換利得制御回路を有し、 該第二の電流電圧変換回路の変換された出力電圧の内、
前記ピーク値と比較される基準電圧に基づき、該変換利
得制御回路による変換利得の大きさを制御することを特
徴とするレーザー・ダイオード駆動装置。 - 【請求項８】請求項６において、 前記基準電流発生回路と前記第二の電流電圧変換回路と
の間に、電流スイッチ回路を有し、該基準電流発生回路
からの基準電流を前記入力信号の周期で交流化すること
を特徴とするレーザー・ダイオード駆動装置。 - 【請求項９】請求項７において、 前記基準電流発生回路と前記第二の電流電圧変換回路と
の間に、電流スイッチ回路を有し、該基準電流発生回路
からの基準電流を前記入力信号の周期で交流化すること
を特徴とするレーザー・ダイオード駆動装置。 - 【請求項１０】請求項８において、 前記第一及び第二の電流電圧変換回路の入力間のオフセ
ット量を検出し、該検出されたオフセット量に基づき、
前記第一または第二のピーク検出回路の出力レベルを制
御するオフセット調整回路を有することを特徴とするレ
ーザー・ダイオード駆動装置。 - 【請求項１１】請求項８において、 前記第一及び第二の電流電圧変換回路の入力間のオフセ
ット量を検出し、該検出されたオフセット量に基づき、
前記第一または第二のピーク検出回路の出力レベルを制
御するオフセット調整回路を有することを特徴とするレ
ーザー・ダイオード駆動装置。 - 【請求項１２】請求項１０において、 前記第一及び第二の電流電圧変換回路のそれぞれの入力
側に、広帯域の電流を増幅する電流増幅部を備えたこと
を特徴とするレーザー・ダイオード駆動装置。 - 【請求項１３】請求項１１において、 前記第一及び第二の電流電圧変換回路のそれぞれの入力
側に、広帯域の電流を増幅する電流増幅部を備えたこと
を特徴とするレーザー・ダイオード駆動装置。 - 【請求項１４】請求項２において、更に、 前記レーザ・ダイオードの所定出力パワーに対応する前
記受光素子の基準受光信号電流を発生する回路と、 該受光素子の受光信号電流及び該基準受光信号電流を入
力し、該受光素子の受光信号電流を正規化したモニター
用電圧に変換する演算器を有し、該演算器は、 該基準受光信号電流を電圧に変換し、且つ変換利得が可
変な第一の電流電圧変換回路と、 該受光素子の受光信号電流を電圧に変換し、且つ変換利
得が可変な第二の電流電圧変換回路と、 基準電圧発生回路と、 該基準電圧発生回路からの基準電圧と、該第一の電流電
圧変換回路の出力との差分を出力する比較増幅器を有
し、 該比較増幅器の出力で該第二の電流電圧変換回路の変換
利得を制御することを特徴とするレーザー・ダイオード
駆動装置。 - 【請求項１５】請求項２において、更に、 前記レーザ・ダイオードの所定出力パワーに対応する基
準駆動電流を発生する回路と、 該レーザ・ダイオードの駆動電流及び該基準駆動電流を
入力し、該レーザ・ダイオードの駆動信号電流を正規化
したモニター用電圧に変換する演算器を有し、 該基準駆動電流を発生する回路は、 閾値電流を発生する第一の回路と、光出力パワー毎の対
応する駆動電流と該閾値電流との差の電流を発生する第
二の回路と、該第二の回路から光出力パワーに対応する
電流を選択して出力する切り替え回路を有し、該切り替
え回路の出力と該第一の回路の出力を合成して、該基準
駆動電流とし、 該演算器は、該基準駆動電流を電圧に変換し、且つ変換
利得が可変な第一の電流電圧変換回路と、 該レーザ・ダイオードの駆動電流を電圧に変換し、且つ
変換利得が可変な第二の電流電圧変換回路と、 基準電圧発生回路と、 該基準電圧発生回路からの基準電圧と、該第一の電流電
圧変換回路の出力との差分を出力する比較増幅器を有
し、 該比較増幅器の出力で該第二の電流電圧変換回路の変換
利得を制御することを特徴とするレーザー・ダイオード
駆動装置。 - 【請求項１６】請求項２において、更に、 前記レーザ・ダイオードの出力パワー毎の、対応する該
レーザ・ダイオードの駆動電流の温度特性に対し、逆特
性を有する複数の抵抗と、 該レーザ・ダイオードの所定の出力パワーに対する駆動
電流を、該複数の抵抗の内、該所定の出力パワーに対応
して選択される抵抗に流すことにより、レーザ・ダイオ
ードの駆動電流に対応するモニター電圧を出力する回路
を有することを特徴とするレーザー・ダイオード駆動装
置。 - 【請求項１７】請求項２において、 前記レーザ・ダイオードに接続され、前記駆動回路から
該レーザ・ダイオードへの電流がオフの時、該レーザ・
ダイオードの電圧を固定するように構成されたことを特
徴とするレーザー・ダイオード駆動装置。 - 【請求項１８】請求項２において、更に前記レーザ・ダ
イオードと前記駆動回路との接続点に一端が接続される
電荷吸収回路を有し、 該電荷吸収回路は、該駆動回路から該レーザ・ダイオー
ドへの電流がオフの時該レーザ・ダイオードの蓄積電荷
を吸収するように構成されたことを特徴とするレーザー
・ダイオード駆動装置。 - 【請求項１９】請求項１８において、 前記電荷吸収回路は、ＦＥＴ系トランジスタと該ＦＥＴ
系トランジスタのゲート供給される基準バイアスを有
し、 該基準バイアスの大きさが、前記駆動回路から前記該レ
ーザ・ダイオードへの電流がオフの時、該ＦＥＴ系トラ
ンジスタをオンとするように設定されたことを特徴とす
るレーザー・ダイオード駆動装置。 - 【請求項２０】請求項１８において、 前記電荷吸収回路は、ダイオードと該ダイオードに供給
される基準バイアスを有し、 該基準バイアスの大きさが、前記駆動回路から前記該レ
ーザ・ダイオードへの電流がオフの時、該ダイオードを
オンとするように設定されたことを特徴とするレーザー
・ダイオード駆動装置。 - 【請求項２１】請求項１８において、 前記電荷吸収回路は、前記一端と他端を有するＦＥＴ系
トランジスタと該ＦＥＴ系トランジスタの他端に供給さ
れる基準バイアスを有し、 該ＦＥＴ系トランジスタのゲートに入力信号データが供
給され、 該基準バイアスの大きさが、前記駆動回路から前記該レ
ーザ・ダイオードへの電流がオフの時、該ＦＥＴ系トラ
ンジスタをオンとするように設定されたことを特徴とす
るレーザー・ダイオード駆動装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24996895A JP3260263B2 (ja) | 1995-09-27 | 1995-09-27 | レーザー・ダイオード駆動装置 |
| US08/661,829 US5675600A (en) | 1995-09-27 | 1996-06-11 | Laser diode driver system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24996895A JP3260263B2 (ja) | 1995-09-27 | 1995-09-27 | レーザー・ダイオード駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0992916A true JPH0992916A (ja) | 1997-04-04 |
| JP3260263B2 JP3260263B2 (ja) | 2002-02-25 |
Family
ID=17200876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24996895A Expired - Lifetime JP3260263B2 (ja) | 1995-09-27 | 1995-09-27 | レーザー・ダイオード駆動装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5675600A (ja) |
| JP (1) | JP3260263B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001036187A (ja) * | 1999-07-22 | 2001-02-09 | Sony Corp | レーザーダイオードの駆動回路及び光情報処理装置 |
| JP2005317666A (ja) * | 2004-04-27 | 2005-11-10 | Sumitomo Electric Ind Ltd | レーザ駆動回路 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5930276A (en) * | 1997-12-29 | 1999-07-27 | Motrola, Inc. | Method and device for providing temperature-stable optical feedback for optical packages |
| JP3644010B2 (ja) * | 1999-03-29 | 2005-04-27 | 富士通株式会社 | 光送信回路 |
| KR100346701B1 (ko) * | 1999-05-25 | 2002-08-01 | 삼성전자 주식회사 | 레이저 다이오드의 출력 제어 방법 및 이에 적합한 장치 |
| DE19948689A1 (de) * | 1999-09-30 | 2001-04-19 | Infineon Technologies Ag | Regelvorrichtung für Laserdioden |
| US6496526B1 (en) * | 2000-10-18 | 2002-12-17 | Xerox Corporation | Current switching driver with controlled bias and ON states |
| WO2002037622A2 (en) | 2000-11-06 | 2002-05-10 | Vitesse Semiconductor Corporation | Method of controlling the turn off characteristics of a vcsel diode |
| US6577139B2 (en) * | 2001-11-06 | 2003-06-10 | Keystone Thermometrics | Impedance converter circuit |
| US6857276B2 (en) | 2002-01-08 | 2005-02-22 | Photon-X, Llc | Temperature controller module |
| WO2003077423A2 (en) | 2002-03-08 | 2003-09-18 | Quellan, Inc. | High speed analog-to-digital converter using a unique gray code having minimal bit transitions |
| AU2003256569A1 (en) | 2002-07-15 | 2004-02-02 | Quellan, Inc. | Adaptive noise filtering and equalization |
| WO2004045078A2 (en) | 2002-11-12 | 2004-05-27 | Quellan, Inc. | High-speed analog-to-digital conversion with improved robustness to timing uncertainty |
| US7586822B2 (en) | 2003-07-18 | 2009-09-08 | Mediatek Inc. | Optical drive controller providing calibrated laser diode driver |
| US7804760B2 (en) | 2003-08-07 | 2010-09-28 | Quellan, Inc. | Method and system for signal emulation |
| DE112004001455B4 (de) | 2003-08-07 | 2020-04-23 | Intersil Americas LLC | Verfahren und System zum Löschen von Übersprechen |
| JP4312573B2 (ja) * | 2003-10-27 | 2009-08-12 | 株式会社リコー | 半導体レーザ駆動回路 |
| WO2005050896A2 (en) | 2003-11-17 | 2005-06-02 | Quellan, Inc. | Method and system for antenna interference cancellation |
| US7616700B2 (en) | 2003-12-22 | 2009-11-10 | Quellan, Inc. | Method and system for slicing a communication signal |
| US7522883B2 (en) | 2004-12-14 | 2009-04-21 | Quellan, Inc. | Method and system for reducing signal interference |
| US7725079B2 (en) | 2004-12-14 | 2010-05-25 | Quellan, Inc. | Method and system for automatic control in an interference cancellation device |
| US7273158B1 (en) | 2005-03-02 | 2007-09-25 | Dean Ronald G | Golf ball dispensing and retrieving system |
| US20070127530A1 (en) * | 2005-12-05 | 2007-06-07 | Bookham Technology, Plc. | Laser control |
| US7457335B2 (en) * | 2006-02-17 | 2008-11-25 | Exar Corporation | Fast loop laser diode driver |
| KR101372361B1 (ko) | 2006-04-26 | 2014-03-12 | 인터실 아메리카스 엘엘씨 | 통신 채널로부터 복사성 방출을 감소시키기 위한 방법 및 시스템 |
| US7738519B2 (en) * | 2007-07-10 | 2010-06-15 | Micrel, Inc. | Laser driver automatic power control circuit using non-linear impedance circuit |
| US8548336B2 (en) * | 2011-12-02 | 2013-10-01 | Semtech Corporation | Closed loop optical modulation amplitude control |
| US9300405B2 (en) * | 2011-12-02 | 2016-03-29 | Semtech Corporation | Closed loop optical modulation amplitude control |
| US9985414B1 (en) | 2017-06-16 | 2018-05-29 | Banner Engineering Corp. | Open-loop laser power-regulation |
| RU186569U1 (ru) * | 2018-11-08 | 2019-01-24 | Общество с ограниченной ответственностью "Пергам Рисерч энд Девелопмент" | Аналоговый модуль управления диодным лазером |
| RU202300U1 (ru) * | 2020-07-29 | 2021-02-10 | Дмитрий Геннадьевич Карапузов | Устройство для установки и регулировки уровня маяка |
| US11609116B2 (en) | 2020-08-27 | 2023-03-21 | Banner Engineering Corp | Open-loop photodiode gain regulation |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5490982A (en) * | 1977-12-28 | 1979-07-19 | Hitachi Ltd | Light output stabilizing circuit of semiconductor laser |
| JPH04115583A (ja) * | 1990-09-05 | 1992-04-16 | Mitsubishi Electric Corp | 半導体レーザ駆動装置 |
| JPH04175679A (ja) * | 1990-11-08 | 1992-06-23 | Nec Corp | 光送信回路 |
| JPH0569964U (ja) * | 1992-02-26 | 1993-09-21 | 旭光学工業株式会社 | レーザダイオード発光装置の突入電流防止回路 |
| JP3061923B2 (ja) * | 1992-02-28 | 2000-07-10 | キヤノン株式会社 | 半導体発光素子の駆動回路 |
| GB2271259A (en) * | 1992-10-02 | 1994-04-06 | Canon Res Ct Europe Ltd | Processing image data |
| JPH06152027A (ja) * | 1992-11-12 | 1994-05-31 | Matsushita Electric Ind Co Ltd | 半導体レーザ駆動回路 |
| JPH06164049A (ja) * | 1992-11-25 | 1994-06-10 | Fujitsu Ltd | 光出力波形安定化回路 |
-
1995
- 1995-09-27 JP JP24996895A patent/JP3260263B2/ja not_active Expired - Lifetime
-
1996
- 1996-06-11 US US08/661,829 patent/US5675600A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001036187A (ja) * | 1999-07-22 | 2001-02-09 | Sony Corp | レーザーダイオードの駆動回路及び光情報処理装置 |
| JP2005317666A (ja) * | 2004-04-27 | 2005-11-10 | Sumitomo Electric Ind Ltd | レーザ駆動回路 |
| US7492797B2 (en) | 2004-04-27 | 2009-02-17 | Sumitomo Electric Industries, Ltd. | Laser driver circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3260263B2 (ja) | 2002-02-25 |
| US5675600A (en) | 1997-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3260263B2 (ja) | レーザー・ダイオード駆動装置 | |
| JP4123791B2 (ja) | 発光素子駆動装置および発光素子駆動システム | |
| US20040028099A1 (en) | Drive circuit and drive method of semiconductor laser module provided with electro-absorption type optical modulator | |
| US7352786B2 (en) | Apparatus for driving light emitting element and system for driving light emitting element | |
| EP0840467B1 (en) | Light emitting device drive circuit | |
| US6362910B1 (en) | Optical transmitter having temperature compensating function and optical transmission system | |
| US6466595B2 (en) | Laser diode driving method and circuit which provides an automatic power control capable of shortening the start-up period | |
| EP0525819A1 (en) | A pulse amplifier suitable for use in a semiconductor laser driving device | |
| US6795656B1 (en) | Optical transmission circuit using a semiconductor laser | |
| CN100442558C (zh) | Led驱动电路 | |
| US20050168419A1 (en) | Light emitting diode driving circuit and optical transmitter for use in optical fiber link | |
| US7557648B2 (en) | Operational amplifier, integrating circuit, feedback amplifier, and controlling method of the feedback amplifier | |
| US7991032B2 (en) | Laser drive | |
| US10720996B2 (en) | Frequency characteristic adjustment circuit, optical transmission module using the same, and optical transceiver | |
| JP4229210B2 (ja) | 発光素子駆動装置および発光素子駆動システム | |
| US6683490B2 (en) | Temperature dependent constant-current generating circuit | |
| JPH10224188A (ja) | 出力パルス幅制御システム | |
| JP2669726B2 (ja) | 電圧電流変換器 | |
| JP4790306B2 (ja) | レーザダイオード駆動回路 | |
| JP2000299498A (ja) | 光送信器及び光通信システム | |
| JP3210231B2 (ja) | 発光素子の駆動回路 | |
| JP2002064242A (ja) | レーザダイオード駆動方法および回路 | |
| US8901969B2 (en) | Bi-directional driver | |
| JP2001111167A (ja) | レーザーダイオード駆動装置 | |
| JP2005063998A (ja) | 発光素子駆動装置及び画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131214 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |