JPH098286A - 電界効果トランジスタ - Google Patents

Abstract

(57)【要約】 【目的】 ＦＥＴを用いて高周波用増幅器を構成する場
合、入力部に入力信号の伝送線路とのインピーダンス整
合部を設けなければならないという点を解決し、ＦＥＴ
の内部にインピーダンス整合部を設ける。 【構成】 ゲート電極端子１５とゲート電極１４との間
にインピーダンス変換部１６が設けられ、入力信号を伝
送する第１の伝送線路と、ソース電極１２とゲート電極
１４とで構成される第２の伝送線路とのインピーダンス
の不整合が抑制される。更に、ゲート電極１４とソース
電極１２間に、該ゲート電極１４と該ソース電極１２と
で構成された第２の伝送線路の特性インピーダンスＺ１
に抵抗値が一致するように設定された抵抗体１７が接続
されているので、該第２の伝送線路が終端され、伝送信
号の反射が抑制される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば高周波回路等に
使用される高周波用の電界効果トランジスタ（以下、Ｆ
ＥＴという）に関するものである。

【０００２】

【従来の技術】図２は、従来のＦＥＴの一例を示す構造
図である。このＦＥＴでは、半導体基板１の一方の面全
体に図示しないグランドプレーンが形成され、他方の面
のソース領域上にソース電極２及びドレイン領域上にド
レイン電極３が設けられている。更に、ソース電極２と
ドレイン電極３との間にゲート電極４が配置され、該ゲ
ート電極４に電圧を印加するためのゲート電極端子５が
設けられている。このＦＥＴを例えばソース接地型増幅
器に使用する場合、ソース電極２を接地し、ゲート電極
４を信号入力部、及びドレイン電極３を信号出力部とし
て使用する。

【０００３】

【発明が解決しようとする課題】しかしながら、図２の
ＦＥＴでは、次のような課題があった。即ち、高周波回
路では、通常、特性インピーダンスが５０Ωの信号ライ
ンを使用して信号の伝送を行う。ところが、図２に示す
構造のＦＥＴでは、入力インピーダンスであるゲートと
ソース間のインピーダンスは、略ゲート電極４のインダ
クタンス成分及び該ゲート電極４とソース電極２間の静
電容量成分で決まる。そのため、入力インピーダンスは
周波数特性をもち、５０Ωとは大きく異なるので、伝送
信号の反射が生じる。この反射を防止するためには、例
えばインダクタンスやキャパシタンス等を用いてゲート
電極端子５の外部に５０Ωラインとの整合回路を設ける
必要がある。

【０００４】

【課題を解決するための手段】本発明は、前記課題を解
決するために、半導体基板と、前記半導体基板の一方の
面に形成されたドレイン電極と、前記半導体基板の一方
の面に形成されたソース電極と、前記ドレイン電極と前
記ソース電極との間に形成され、該ドレイン電極と該ソ
ース電極との間の抵抗値を入力信号の電圧に基づいて制
御するゲート電極と、前記半導体基板の一方の面に形成
され、前記ゲート電極に前記入力信号の電圧を印加する
ためのゲート電極端子と、前記半導体基板の他方の面の
前記ドレイン電極、前記ソース電極、前記ゲート電極、
及び前記ゲート電極端子に対して十分広い領域に導電体
を用いて形成されたグランドプレーンとを、備えた電界
効果トランジスタにおいて、次のような手段を設けてい
る。即ち、前記ゲート電極端子と前記ゲート電極の前記
入力信号を入力する送端とを接続するように形成され、
前記入力信号を前記ゲート電極端子へ入力する第１の伝
送線路の特性インピーダンスと前記ドレイン電極又は前
記ソース電極と前記ゲート電極とで構成される第２の伝
送線路の特性インピーダンスとの相乗平均で決定される
特性インピーダンスを有し、かつ該特性インピーダンス
と前記半導体基板の誘電率及び厚さとに基づいて決定さ
れる幅を有し、かつ前記入力信号の前記半導体基板上に
おける波長の１／４の奇数倍の長さを有するインピーダ
ンス変換部と、前記第２の伝送線路の受端に接続され、
該第２の伝送線路の特性インピーダンスと同一の抵抗値
を有する抵抗体とを、設けている。

【０００５】

【作用】本発明によれば、以上のようにＦＥＴを構成し
たので、半導体基板の一方の面に形成されたグランドプ
レーンとインピーダンス変換部とでマイクロストリップ
ラインが構成され、該マイクロストリップラインが第１
の伝送線路と第２の伝送線路との特性インピーダンス整
合する働きをする。更に、第２の伝送線路の受端に接続
された該第２の伝送線路の特性インピーダンスと同一の
抵抗値を有する抵抗体は、該第２の伝送線路を終端し、
伝送信号の反射を抑制する働きをする。従って、前記課
題を解決できるのである。

【０００６】

【実施例】図１は、本発明の実施例を示すＦＥＴの一例
を示す構造図である。このＦＥＴでは、半導体基板１１
の一方の面全体に図示しないグランドプレーンが形成さ
れ、他方の面にソース電極１２及びドレイン電極１３が
設けられている。更に、ソース電極１２とドレイン電極
１３との間にゲート電極１４が配置され、該ゲート電極
１４の一方の端部（即ち、送端）がインピーダンス変換
部１６を介してゲート電極端子１５に接続されている。
ゲート電極１４とソース電極１２間は、該ゲート電極１
４のインダクタンス成分及び該ゲート電極１４とソース
電極１２間の静電容量成分によって伝送線路を構成して
いると考えることができる。以下、この伝送線路を第２
の伝送線路と呼ぶ。ゲート電極端子１５に接続される第
１の伝送線路には、通常、特性インピーダンスが５０Ω
の伝送線路が使用されている。一方、第２の伝送線路の
特性インピーダンスＺ１は５０Ωとは異なる。このた
め、図１のＦＥＴでは、これらの２つの特性インピーダ
ンスを整合させるために、前記インピーダンス変換部１
６が設けられている。

【０００７】インピーダンス変換部１６は、その特性イ
ンピーダンスＺ２が次式（１）で決まり、長さは、入力
信号の半導体基板１１上における波長の１／４になるよ
うに設定する。

【０００８】

【数１】 但し、 Ｚ０；第１の伝送線路の特性インピーダンス Ｚ１；第２の伝送線路の特性インピーダンス 又、インピーダンス変換部１６のラインの幅は、特性イ
ンピーダンスＺ２、半導体基板の誘電率、及び該半導体
基板の厚さに基づいて決定される。更に、ゲート電極１
４とソース電極１２とで構成された第２の伝送線路の受
端には、該第２の伝送線路の特性インピーダンスと同一
の抵抗値を有する抵抗体１７が接続されている。抵抗体
１７の形成方法は、例えば、半導体基板１１上にＴａＮ
（窒化タンタル）等の金属被膜を蒸着やスパッタリング
等で形成する方法や、半導体基板１１の抵抗率を変えて
抵抗体とする方法等がある。

【０００９】次に、動作を説明する。図１に示すＦＥＴ
を例えばソース接地型増幅器に使用する場合、ソース電
極１２Ａを接地し、ゲート電極１４を信号入力部、及び
ドレイン電極１３を信号出力部として使用する。このＦ
ＥＴでは、ゲート電極端子１５とゲート電極１４との間
に、インピーダンス変換部１６が設けられているので、
半導体基板１１の一方の面に形成されたグランドプレー
ンとインピーダンス変換部１６とでマイクロストリップ
ラインが構成され、該マイクロストリップラインが第１
の伝送線路と第２の伝送線路との特性インピーダンスを
整合する働きをする。更に、このＦＥＴでは、ゲート電
極１４とソース電極１２間に、ゲート電極１４とソース
電極１２とで構成された第２の伝送線路の特性インピー
ダンスＺ１に一致するように抵抗値が設定された抵抗体
１７が接続されているので、該第２の伝送線路が終端さ
れ、伝送信号の反射が抑制される。以上のように、本実
施例では、次のような利点がある。

【００１０】（１） ゲート電極端子１５とゲート電極
１４との間に、インピーダンス変換部１６を設けたの
で、第１の伝送線路と第２の伝送線路とのインピーダン
スの不整合が抑制される。 （２） 第２の伝送線路の受端に該第２の伝送線路の特
性インピーダンスと同一の抵抗値を有する抵抗体１７を
接続したので、該第２の伝送線路が終端される。そのた
め、伝送信号の反射が抑制される。 （３） 前記（１）及び（２）から、ＦＥＴの外部にイ
ンピーダンス整合回路を設ける必要がなくなる。 尚、本発明は上記実施例に限定されず、種々の変形が可
能である。その変形例としては、例えば次のようなもの
がある。

【００１１】（ａ） 実施例では、ゲート電極１４の一
方の端部にインピーダンス変換部１６を設ける場合を示
したが、インピーダンス変換部がゲート電極１４の中央
部に接続されるような構造についても、該インピーダン
ス変換部の両側にソース電極をそれぞれ設け、該各ソー
ス電極とゲート電極１４の両端とをそれぞれ抵抗体を介
して接続することにより、実施例とほぼ同様の作用、効
果が得られる。 （ｂ） インピーダンス変換部１６の長さは、入力信号
の半導体基板１１上における波長の１／４に限らず、そ
の奇数倍の長さでもよい。 （ｃ） 実施例では、ＦＥＴをソース接地型増幅器に使
用する場合を示したが、このＦＥＴをドレイン接地型増
幅器に使用する場合は、ゲート電極１４とソース電極１
３とで構成される伝送線路の受端に、この伝送線路の伝
送線路の特性インピーダンスと同一の抵抗値を有する抵
抗体を接続する。

【００１２】

【発明の効果】以上詳細に説明したように、本発明によ
れば、ゲート電極端子とゲート電極との間にインピーダ
ンス変換部を設けたので、第１の伝送線路と第２の伝送
線路とのインピーダンスの不整合を抑制できる。更に、
第２の伝送線路の受端に該第２の伝送線路の特性インピ
ーダンスと同一の抵抗値を有する抵抗体を接続したの
で、該第２の伝送線路が終端され、伝送信号の反射を抑
制できる。従って、従来のようにＦＥＴの外部にインピ
ーダンス整合回路を設ける必要がない。

【図面の簡単な説明】

【図１】本発明の実施例を示すＦＥＴの一例を示す構造
図である。

【図２】従来のＦＥＴの一例を示す構造図である。

【符号の説明】

１，１１ 半導体基板 ２，１２ ソース電極 ３，１３ ドレイン電極 ４，１４ ゲート電極 ５，１５ ゲート電極端
子 ６ インピーダン
ス変換部 ７ 抵抗体

Claims (1)

【特許請求の範囲】
1. 【請求項１】 半導体基板と、 前記半導体基板の一方の面に形成されたドレイン電極
   と、 前記半導体基板の一方の面に形成されたソース電極と、 前記ドレイン電極と前記ソース電極との間に形成され、
   該ドレイン電極と該ソース電極との間の抵抗値を入力信
   号の電圧に基づいて制御するゲート電極と、 前記半導体基板の一方の面に形成され、前記ゲート電極
   に前記入力信号の電圧を印加するためのゲート電極端子
   と、 前記半導体基板の他方の面の前記ドレイン電極、前記ソ
   ース電極、前記ゲート電極、及び前記ゲート電極端子に
   対して十分広い領域に導電体を用いて形成されたグラン
   ドプレーンとを、 備えた電界効果トランジスタにおいて、 前記ゲート電極端子と前記ゲート電極の前記入力信号を
   入力する送端とを接続するように形成され、前記入力信
   号を前記ゲート電極端子へ入力する第１の伝送線路の特
   性インピーダンスと前記ドレイン電極又は前記ソース電
   極と前記ゲート電極とで構成される第２の伝送線路の特
   性インピーダンスとの相乗平均で決定される特性インピ
   ーダンスを有し、かつ該特性インピーダンスと前記半導
   体基板の誘電率及び厚さとに基づいて決定される幅を有
   し、かつ前記入力信号の前記半導体基板上における波長
   の１／４の奇数倍の長さを有するインピーダンス変換部
   と、 前記第２の伝送線路の受端に接続され、該第２の伝送線
   路の特性インピーダンスと同一の抵抗値を有する抵抗体
   とを、 設けたこと特徴とする電界効果トランジスタ。