JPH0982831A - ピングリッドアレイ型半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】急加熱および急冷却をともなう実装においても
セラミック基板のクラックの発生を抑制したピングリッ
ドアレイ型半導体装置を提供する。 【解決手段】第１の主面１１と第２の主面１２とを有
し、中央部に開口部を有するセラミック基板１０と、第
１の主面１１に形成されたメタライズパターン４と、メ
タライズパターン４に固着して開口部の第１の主面側を
閉塞する金属板２と、開口部内で金属板２上に搭載され
た半導体素子１と、第セラミック基板１０の第２の主面
１２の周辺領域１５から垂直に形成し、かつたがいにグ
リッド状に配列せる多数の外部ピン７とを有し、外部ピ
ン７が配列形成される第２の主面の周辺領域１５に対応
する第１の主面１１の周辺領域１４と金属板２の端部と
が離間しており、メタライズパターン４は開口部の箇所
から第１の主面の周辺領域１４内にまで延在しているピ
ングリッドアレイ型半導体装置。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はピングリッドアレイ
型半導体装置に係わり、特に半導体素子搭載部として金
属板を用いるセラミックピングリッドアレイ型半導体装
置に関する。

【０００２】

【従来の技術】図６に従来のピングリッドアレイ型半導
体装置の上面図（Ａ）および裏面図（Ｂ）を示す。

【０００３】近年、半導体素子の高機能化に伴い、４側
辺１３に囲まれたセラミック基板１０の第１の主面１１
側の上面図（Ａ）に示すように、接着部３で固着された
半導体素子搭載部の金属板２の周囲のセラミック基板１
０の第１の主面（上面）１１上にグランドバウンスノイ
ズ対策を目的とした積層セラミックチップコンデンサ２
１等の電子部品を搭載する品種が著しく増加している。

【０００４】電源ライン−接地ライン間の電位変動であ
るグランドバウンスノイズを低減させるための積層セラ
ミックチップコンデンサ２１は、その搭載位置が半導体
素子により近いほど有効である為に、半導体素子を搭載
している金属板２の寸法は可能な限り小さく設計され、
一般的に第２の主面１２側の裏面図（Ｂ）に示す外部ピ
ン７の配列の外部ピン最内周エリア１６より小さい寸法
となっている。尚、図６（Ｂ）において、外部ピン配列
の最も内側の外部ピン間の領域が外部ピン最内周エリア
１６でありこのエリアには外部ピンが存在しない。そし
て、外部ピン最内周エリア１６と側面との間、すなわち
第２の主面１２の周辺領域１５に外部ピン７がグリッド
状に配列して形成される。

【０００５】図７は図６（Ａ）のＡ−Ａ部を拡大して示
した断面図である。半導体素子１を搭載する金属板２と
電気的配線パターンを有するセラミック基板１０は、主
に銀（Ａｇ）と銅（Ｃｕ）の合金材料の融着により接着
部３で接着されている。尚、図７において、外部ピン７
が配列形成される第２の主面１２の周辺領域１５に対応
する第１の主面１１の領域、すなわちセラミック基板の
側面１３から周辺領域１５と同じ寸法内に位置する第１
の主面１１の領域を第１の主面の周辺領域１４として示
してある。

【０００６】次に、接着部３の詳細材料構成を金属板２
の端部近傍を拡大して図８の断面図に示す。アルミナか
らなるセラミック基板１０の面上にタングステンメタラ
イズのメタライズパターン４０を形成しその表面にニッ
ケル（Ｎｉ）メッキ膜３２を形成する。そして表面にＮ
ｉメッキ膜３２を形成した銅（Ｃｕ）もしくは鉄−ニッ
ケル（Ｆｅ／Ｎｉ）合金からなる金属板２を、銀−銅
（Ａｇ／Ｃｕ）合金すなわち銀ロー材を介してメタライ
ズパターン４０上に載置し、加熱することによりＡｇ／
Ｃｕ合金を溶融し凝固させたＡｇ／Ｃｕ合金層３１を融
着させて金属板２を固着する。

【０００７】一般的に、メタライズパターン４０のパタ
ーンエッジはＮｉメッキを表面に施した金属板２から約
１．０ｍｍ突出して形成され、Ａｇ／Ｃｕ合金層３１は
融着時にタングステンメタライズのパターンエッジ部ま
で流れて形成され、金属板２の側面にメニスカス形状を
形成することで、セラミック基板１０と金属板２を強固
に接着する構造になっている。

【０００８】そしてＮｉメッキ膜３２を下地として金
（Ａｕ）メッキ膜３３で覆うことにより、ロー材として
流れて硬化したＡｇ／Ｃｕ合金層３１、メタライズパタ
ーン４０、Ａｕメッキ膜３３およびその下地のＮｉメッ
キ膜３２のエッジが図中のＰ点で揃いオーバーハングの
状態となっている。

【０００９】

【発明が解決しようとする課題】図９はこの従来技術の
セラミックピングリッドアレイ型半導体装置のストッパ
ー７Ａを有する外部ピンを含む外部ピン７をプリント基
板５０のピン孔５１に挿入し半田８により接続して実装
した場合を示す断面図である。

【００１０】実装作業時の急加熱および急冷却により、
プリント基板とピングリッドアレイ構造との熱膨張差に
起因して、例えば約４．０ｍｍの間隔となる金属板３の
端部と一番内側の外部ピン７間のセラミック基板１０の
箇所が変形しやすく、Ｐ点からセラミック基板にクラッ
クが発生し、これによる実装の不良発生率は、例えば約
０．３％にも達する。

【００１１】この理由は、異種材料の端部が集中する構
造となっているから各材料の熱膨張差による熱的応力が
集中するからであり、端部のオーバーハング状態が切欠
として作用して切欠エフェクトにより機械的応力が集中
するからであり、またクラックの起点部が破壊靭性が低
いセラミックであるからクラックを発生させやすいから
である。

【００１２】したがって本発明の目的は、急加熱および
急冷却をともなう実装においてもセラミック基板のクラ
ックの発生を抑制したピングリッドアレイ型半導体装置
を提供することである。

【００１３】

【課題を解決するための手段】本発明の特徴は、第１の
主面と第２の主面とを有し、中央部に開口部を有するセ
ラミック基板と、前記第１の主面に形成されたメタライ
ズパターンと、前記メタライズパターンに固着して前記
開口部の前記第１の主面側を閉塞する金属板と、前記開
口部内で前記金属板上に搭載された半導体素子と、前記
第セラミック基板の前記第２の主面の周辺領域から該主
面に対して垂直に延在して形成し、かつたがいにグリッ
ド状に配列せる多数の外部ピンとを有し、前記外部ピン
が配列形成される前記第２の主面の周辺領域に対応する
前記第１の主面の周辺領域と前記金属板の前記第１の主
面上の端部とが離間しているピングリッドアレイ型半導
体装置において、前記メタライズパターンは前記開口部
の箇所から前記第１の主面の周辺領域内にまで延在して
いるピングリッドアレイ型半導体装置にある。ここで前
記金属板の近傍の第１の主面上に複数個の積層セラミッ
クコンデンサが搭載されており、前記メタライズパター
ンは前記積層セラミックコンデンサのそれぞれの周辺を
避けて前記第１の主面の前記周辺領域内にまで延在して
いることができる。また、前記メタライズパターンは前
記セラミック基板の全側面に向って前記第１の主面の前
記周辺領域内にまで延在していることが好ましい。ある
いは、前記メタライズパターンは前記セラミック基板の
全側面のうち角部およびその近傍の側面部分のみに向っ
て前記第１の主面の前記周辺領域内にまで延在している
ことができる。さらに、前記金属板の端部から所定距離
離間した箇所から前記メタライズパターンはコーティン
グ材により被覆されていることが好ましい。

【００１４】

【発明の実施の形態】以下、図面を参照して本発明を説
明する。

【００１５】図１は本発明の実施の形態のピングリッド
アレイ型半導体装置の上面図（Ａ）および裏面図（Ｂ）
であり、従来技術の図６と外観的差異はない。

【００１６】すなわち平面角部を含む四側面１３に囲ま
れたアルミナセラミック基板１０の第１の主面（上面）
１１には、このセラミック基板の中央の開口部を第１の
主面側から閉塞する金属板２が接着部３で固着されてい
る。この金属板３は開口部内で半導体素子１を下向きに
搭載固着する板である。また金属板２の周辺近傍の第１
の主面１１上にはグランドバウンスノイズ対策の積層セ
ラミックコンデンサ１０が複数個搭載されている。

【００１７】一方、セラミック基板１０の第２の主面
（裏面）１２には開口部内の半導体素子１を気密封止す
るキャップ５が固着され、キャップ５より離間したセラ
ミック基板１０の第２の主面１２には、キャップ５から
も離間しかつ平面形状で金属板３からも離間したその周
辺領域１５に多数の外部ピン７がグリッド状に配列形成
されて下方向に向って伸びている。

【００１８】上述した従来技術で説明したように、グリ
ッド状に配列した外部ピンの最っとも内側に位置する外
部ピン間の領域が外部ピン最内周エリア１６でありこの
エリアには外部ピンが存在しないで、外部ピン最内周エ
リア１６と側面１３との間のリング状の領域が第２の主
面１２の周辺領域１５でありここに外部ピン７がグリッ
状に配列して形成される。図ではこの境界を図１（Ｂ）
で想像線（２点鎖線）で示してある。

【００１９】そして第２の主面１２の周辺領域１５に対
応して、平面形状で周辺領域１５と一致する第１の主面
１１の領域、すなわち側面１３から同じ寸法内の第１の
主面の領域が第１の主面１１の周辺領域１４であり、や
はりこの境界を図１（Ａ）で想像線（２点鎖線）で示し
てある。

【００２０】図２（Ａ）は図１（Ａ）のＡ−Ａ部を拡大
して示した断面図であり、図２（Ｂ）は図１（Ａ）のＢ
−Ｂ部を拡大して示した断面図である。

【００２１】図２（Ａ）に示すように、セラミック基板
１０の中央部に第２の主面（裏面）１２側より凹部が設
けられ、その底面から第１の主面（上面）１１に達する
開口が設けられて全体として両主面間を貫通する開口部
が形成されている。

【００２２】そして、セラミック基板１０の第１の主面
１１にメタライズパターン４が形成され、そこに金属板
２が主にＡｇとＣｕの合金材料の融着により接着部３で
接着され、金属板２に下向きに半導体素子１が搭載され
て、半導体素子１の電極とセラミック基板４の配線パタ
ーンとが金属細線６で接続されている。この配設パター
ンはそれぞれの外部ピン７に接続しており、かつこの内
に電源ラインおよび接地ラインを含んでいる。

【００２３】図２（Ｂ）を参照して、セラミック基板１
０内に形成されてある接地ライン２４および電源ライン
２５に積層セラミックチップコンデンサ２１の電極端子
２２および２３がそれぞれ接続している。

【００２４】図２（Ａ）に戻って、図１で説明したよう
に外部ピン７の配列の内側間が外部ピン最内周エリア１
６でありそのエリアには外部ピンが存在しない。またプ
リント基板のピン孔に外部ピン７を挿入してこの半導体
装置を実装した際に高さ方向の位置出しをするために、
一部の外部ピン７にストッパー７Ａを設けてある。

【００２５】この実施の形態では、メタライズパターン
４が外部ピン最内周エリアより外側、すなわち外部ピン
形成エリアとなる第２の主面１２の周辺領域１５の丁度
真上に位置する第１の主面１１の周辺領域１４上にまで
延在させ、接着部３を区画するようにメタライズパター
ン４の延在部分をセラミック材料のコーティング材被覆
してある。また図４に右上の斜線のハッチングで示すよ
うに、メタライズパターン４は複数の積層セラミックチ
ップコンデンサ２１のそれぞれの周囲から間隔１９をあ
けて延在することにより積層セラミックチップコンデン
サ２１の機能に支障がないようになっている。また、図
４の例では、メタライズパターン４はセラミック基板１
０の全側面１３に向って第１の主面の周辺領域１４内に
まで延在している。

【００２６】図３は接着部３の詳細材料構成を金属板２
の端部近傍を拡大して示した断面図である。アルミナか
らなるセラミック基板１０の面上に膜厚約２０μｍのタ
ングステンメタライズのメタラズパターン４を金属板２
を搭載する箇所およびその近傍から外部ピン最内周エリ
アの外側に相当する第１の主面の周辺領域１４上にまで
延在させ、接着部３を露出させて延在部分をセラミック
コート９で被覆して、金属板を搭載する箇所およびその
近傍のメタライズパターン４の表面にＮｉメッキ膜３２
を形成する。そして表面にＮｉメッキ膜３２を形成した
ＣｕもしくはＦｅ／Ｎｉ合金からなる金属板２を、Ａｇ
／Ｃｕ合金すなわち銀ロー材を介してメタライズパター
ン４上に載置し、加熱することによりＡｇ／Ｃｕ合金を
溶融し凝固させたＡｇ／Ｃｕ合金層３１を融着させて金
属板２を固着してセラミック基板１０の開口部の第１の
主面１１側を閉塞し、その後、この接着部を含めコーテ
ィング材９から露出した箇所にＮｉメッキ膜３２を下地
にしてＡｕメッキ膜３３を形成する。このようにメタラ
イズパターン４の延在部分をコーティング材で被覆して
メッキが必要の箇所のみにメッキをするから、Ａｕメッ
キのコストが低減される。

【００２７】この実施の形態のセラミックピングリッド
アレイ型半導体装置においても、外部ピン７をプリント
基板のピン孔に挿入し半田により接続して実装した場合
には実装作業時の急加熱および急冷却により、プリント
基板とピングリッドアレイ構造との熱膨張差に起因して
セラミック基板１０が変形しやすい。

【００２８】しかしながら本実施の形態の半導体装置で
はＰ点からのセラミック基板のクラックは略０％、すな
わちこの問題を皆無にすることができる。

【００２９】この理由は、Ｐ点にはメタライズパターン
４の端部が存在せず、さらにセラミックコート９をある
程度金属板から離間させることによりＡｇ／Ｃｕ合金層
３１の端部とメッキ膜３２，３３の端部とを離間させる
ことができるから、異種材料の端部が集中する構造によ
る各材料の熱膨張差による熱的応力の集中が回避され、
またメタライズパターン４の端部が存在しないから端部
のオーバーハング量が低減され、これにより切欠エフェ
クトによる機械的応力の集中が回避され、さらにクラッ
クの起点部となる表面に破壊靭性が高いメタライズパタ
ーン４を存在させてあるからである。

【００３０】また、メタライズパターンを金属板の固着
領域から延在させても外部ピン最内周エリア内にのみ延
在させた場合は、メタライズパターンの端部でクラック
が発生する。これはプリント基板のピン孔に外部ピンを
挿入接続することにより固定されたセラミック基板の周
辺領域とメタライズパターンの端部との間のセラミック
基板の箇所が変形するからである。

【００３１】セラミック基板の破壊強度を向上させるた
めにはメタライズパターン４を、図４に示すように、セ
ラミック基板の全側面１３に向って第１の主面の周辺領
域１４内にまで延在させることが好ましい。

【００３２】しかし実装時の熱処理条件がそれほど厳し
くなく、かつ積層セラミックコンデンサ２１の配置がた
がいに異なる種々のピングリッドアレイ型半導体装置に
同一のスクリーンマスクでメタライズパターン４を形成
したい場合は、図５の右上斜線のハッチングで示すよう
に、メタライズパターン４をセラミック基板の全側面の
うち角部１３Ａおよびその近傍部の側面のみに向って第
１の主面の周辺領域１４内にまで延在する形態にするこ
ともできる。

【００３３】

【発明の効果】以上説明したように本発明によれば、金
属基板の端部近傍のＰ点にはメタライズパターンの端部
が存在しないからそれだけ異種材料の端部の集中による
各材料の熱膨張差による熱的応力の集中が回避され、ま
たメタライズパターンの端部が存在しないから端部のオ
ーバーハング量が低減され、これにより切欠エフェクト
による機械的応力の集中が回避され、さらにクラックの
起点部となる表面に破壊靭性が高いメタライズパターン
を存在させ、かつ実装により固定されるセラミック基板
の周辺領域内にまでメタライズパターンを延在させた構
成となっているから、このセラミックピングリッドアレ
イ型半導体装置をプリント基板に実装する熱処理際にセ
ラミック基板のクラック発生を抑制することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態のピングリッドアレイ型半
導体装置を示す図であり、（Ａ）は上面図、（Ｂ）は裏
面図である。

【図２】本発明の実施の形態のピングリッドアレイ型半
導体装置を示す図であり、（Ａ）は図１（Ａ）のＡ−Ａ
部を拡大して示した断面図、（Ｂ）は図１（Ａ）のＢ−
Ｂ部を拡大して示した断面図である。

【図３】図２の接着部から外部ピンまでの部分を拡大し
て示した断面図である。

【図４】本発明の実施の形態のメタライズパターンを示
した上面図である。

【図５】図４の一部を変更したメタライズパターンを示
した上面図である。

【図６】従来技術のピングリッドアレイ型半導体装置を
示す図であり、（Ａ）は上面図、（Ｂ）は裏面図であ
る。

【図７】図６（Ａ）のＡ−Ａ部を拡大して示した断面図
である。

【図８】図７の接着部から外部ピンまでの部分を拡大し
て示した断面図である。

【図９】従来技術の実装時の問題点を示した断面図であ
る。

【符号の説明】

１ 半導体素子 ２ 金属板 ３ 接着部 ４，４０ メタライズパターン ５ キャップ ６ 金属細線 ７ 外部ピン ７Ａ 外部ピンのストッパー ８ 半田 ９ コーティング材 １０ セラミック基板 １１ セラミック基板の第１の主面 １２ セラミック基板の第２の主面 １３ セラミック基板の側面 １３Ａ セラミック基板の平面角部の側面 １４ セラミック基板の第１の主面の周辺領域 １５ セラミック基板の第２の主面の周辺領域 １６ セラミック基板の外部ピン最内周エリア １９ 間隔 ２１ 積層セラミックコンデンサ ２２，２３ 積層セラミックコンデンサの電極端子 ２４ 接地ライン ２５ 電源ライン ３１ Ａｇ／Ｃｕ合金層 ３２ Ｎｉメッキ膜 ３３ Ａｕメッキ膜 ５０ プリント基板 ５１ プリント基板のピン孔

Claims (5)

【特許請求の範囲】
1. 【請求項１】 第１の主面と第２の主面とを有し、中央
   部に開口部を有するセラミック基板と、前記第１の主面
   に形成されたメタライズパターンと、前記メタライズパ
   ターンに固着して前記開口部の前記第１の主面側を閉塞
   する金属板と、前記開口部内で前記金属板上に搭載され
   た半導体素子と、前記第セラミック基板の前記第２の主
   面の周辺領域から該主面に対して垂直に延在して形成
   し、かつたがいにグリッド状に配列せる多数の外部ピン
   とを有し、前記外部ピンが配列形成される前記第２の主
   面の周辺領域に対応する前記第１の主面の周辺領域と前
   記金属板の前記第１の主面上の端部とが離間しているピ
   ングリッドアレイ型半導体装置において、前記メタライ
   ズパターンは前記開口部の箇所から前記第１の主面の周
   辺領域内にまで延在していることを特徴とするピングリ
   ッドアレイ型半導体装置。
2. 【請求項２】 前記金属板の近傍の第１の主面上に複数
   個の積層セラミックコンデンサが搭載されており、前記
   メタライズパターンは前記積層セラミックコンデンサの
   それぞれの周辺を避けて前記第１の主面の前記周辺領域
   内にまで延在していることを特徴とする請求項１記載の
   ピングリッドアレイ型半導体装置。
3. 【請求項３】 前記メタライズパターンは前記セラミッ
   ク基板の全側面に向って前記第１の主面の前記周辺領域
   内にまで延在していることを特徴とする請求項１記載の
   ピングリッドアレイ型半導体装置。
4. 【請求項４】 前記メタライズパターンは前記セラミッ
   ク基板の全側面のうち角部およびその近傍部の側面のみ
   に向って前記第１の主面の前記周辺領域内にまで延在し
   ていることを特徴とする請求項１記載のピングリッドア
   レイ型半導体装置。
5. 【請求項５】 前記金属板の端部から所定距離離間した
   箇所から前記メタライズパターンはコーティング材によ
   り被覆されていることを特徴とする請求項１記載のピン
   グリッドアレイ型半導体装置。