JPH0973292A - 楽音制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 複数のＣＰＵを有する楽音制御装置におい
て、データ処理の効率を低下させることなくＣＰＵ間に
おけるデータの授受を行う。 【解決手段】 メインＣＰＵ１及びサブＣＰＵ２とを備
え、メインＣＰＵ１及びサブＣＰＵ２がともにアクセス
可能な共有ＲＡＭ１３と、サブＣＰＵ２のみがアクセス
可能な非共有ＲＡＭ１４とを備えている。そして、メイ
ンＣＰＵ１は共有ＲＡＭ１３にアクセスしてサブＣＰＵ
２との間で授受すべき楽音データの読み出し又は書き込
みを行う。サブＣＰＵ２は外部ＭＩＤＩ装置から受信す
るＭＩＤＩｉｎデータを非共有ＲＡＭ１４に書き込み、
その書き込んだＭＩＤＩｉｎデータを共有ＲＡＭ１３に
転送する構成とする。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】この発明は、楽音制御装置の
技術分野に属する。

【０００２】

【従来の技術】楽音データを入力するための鍵盤やスイ
ッチ群及び入力された楽音データに基づいて音源回路を
制御して楽音を発生する電子楽器等の楽音制御装置は広
く知られている。特に最近の電子楽器は大型の表示装置
を備えたものがあり、音符や操作に関する情報の画像を
表示することができる。このような表示機能を具備する
電子楽器においては、ＣＰＵにより鍵盤やスイッチ群か
ら入力される楽音発生トリガのデータを処理するととも
に、表示装置に供給する画像データを処理する。さら
に、楽音発生トリガに基づいて音源回路を制御して楽音
を発生させる必要がある。ところが、負担の重い画像デ
ータの処理及び他の処理を単一のＣＰＵでまかなうこと
は困難である。このため、２つのＣＰＵを設けて処理を
分担するシステムが考えられる。

【０００３】例えば、楽音発生トリガの処理及び画像デ
ータの処理をメインＣＰＵに分担させ、音源回路を制御
する音源処理及びＭＩＤＩ装置等の外部装置との間のＭ
ＩＤＩデータの送受信の処理をサブＣＰＵに分担させ
る。この場合、楽音発生トリガのデータはメインＣＰＵ
によってＲＡＭに書き込まれ、メインＣＰＵからサブＣ
ＰＵにデータ処理のコマンドが与えられる。サブＣＰＵ
はこのコマンドに従って楽音発生トリガをＲＡＭから読
み出して音源処理を行う。一方、ピッチベンダ等のアナ
ログデータはＡ／Ｄ変換されてサブＣＰＵに取り込ま
れ、ＲＡＭに書き込まれる。また、ＭＩＤＩ装置から受
信するＭＩＤＩｉｎデータはサブＣＰＵによってＲＡＭ
に書き込まれる。メインＣＰＵはＲＡＭからこれらのデ
ータを読み出して、ピッチベンダのデータである場合に
はベンダ値を作成してＲＡＭを介してサブＣＰＵに送信
する。また、ＭＩＤＩｉｎデータの場合にはその解析を
して解析結果の楽音データをＲＡＭを介してサブＣＰＵ
に送信する。

【０００４】

【発明が解決しようとする課題】しかしながら、メイン
ＣＰＵがＲＡＭにアクセスしてデータの書き込み又は読
み出しを行っている最中に、サブＣＰＵが外部からＭＩ
ＤＩｉｎデータを受信した場合には、ＲＡＭをメインＣ
ＰＵから開放させてＭＩＤＩｉｎデータを優先してＲＡ
Ｍに書き込まなければならない。このため、メインＣＰ
Ｕのデータ処理が中断することになり、メインＣＰＵか
らサブＣＰＵへの楽音データの送信が遅くなる。この結
果、サブＣＰＵの音源処理の効率が低下して「音切れ」
が発生するという問題がある。また、一方のＣＰＵ例え
ばサブＣＰＵにオートパワーオフ機能がある場合、サブ
ＣＰＵがオートパワーオフ指令を発して一定時間が経過
すると電源がオフとなるため、その時他方のＣＰＵであ
るメインＣＰＵがデータ処理を行っている場合にはその
処理中のデータが破壊されるおそれがあるという問題が
ある。この発明の第１の課題は、複数のＣＰＵを有する
楽音制御装置において、データ処理の効率を低下させる
ことなくＣＰＵ間におけるデータの授受を行うことであ
る。また、この発明の第２の課題は、複数のＣＰＵを有
する楽音制御装置において、データの破壊を招くことな
くオートパワーオフ機能を発揮させることである。

【０００５】

【課題を解決するための手段】請求項１記載の発明は、
複数の制御手段と、複数の制御手段のうち特定の制御手
段がアクセス可能な専用記憶手段と、特定の制御手段及
び他の制御手段がアクセス可能な共有記憶手段とを有
し、他の制御手段は、共有記憶手段にアクセスして特定
の制御手段の間で授受すべき楽音データの読み出し又は
書き込みを行い、特定の制御手段は、処理に係る楽音デ
ータを専用記憶手段に書き込み、その書き込んだ楽音デ
ータを共有記憶手段に転送する構成になっている。かか
る構成により、他の制御手段が共有記憶手段にアクセス
して楽音データの書き込み又は読み出しのデータ処理を
行っているときに、特定の制御手段が楽音データを取り
込んだ場合にはその楽音データを専用記憶手段に書き込
むので、他の制御手段のデータ処理を中断することなく
特定の制御手段によって取り込まれた楽音データを保存
する。

【０００６】請求項５記載の発明は、オートパワーオフ
機能を有する特定の制御手段及び他の制御手段からなる
複数の制御手段を有し、特定の制御手段は、他の制御手
段に電源停止の旨の通知信号を送信し、他の制御手段か
ら応答信号を受信したときにオートパワーオフ機能を作
動させる構成になっている。かかる構成により、特定の
制御手段が一方的にオートパワーオフを行うのではな
く、他の制御手段の許可（応答信号）を受けてオートパ
ワーオフを行う。

【０００７】

【発明の実施の形態】以下、図１〜図１９を参照してこ
の発明の実施形態を説明する。図１は、この発明の楽音
制御装置の実施形態である電子楽器のブロック図であ
る。まず、図１に基づいてこの実施形態の構成及び各ブ
ロックの機能について説明する。この電子楽器は、メイ
ンＣＰＵ１及びサブＣＰＵ２の２つのＣＰＵ（制御手
段）を備えている。メインＣＰＵ１は、バス３によりプ
ログラムＲＯＭ４、ワークＲＡＭ５、表示部６、押鍵検
出回路７及びスイッチ検出回路８に接続されている。鍵
盤部９は押鍵検出回路７に接続され、ユーザの操作によ
り、音高、音の開始タイミング、発音時間等を入力す
る。押鍵検出回路７は鍵盤部９の操作を検出する。スイ
ッチ群１０はスイッチ検出回路８に接続され、ユーザの
操作により、音量、音色、オクターブ切換、演奏モード
等を入力する。スイッチ検出回路８はスイッチ群１０の
操作を検出する。そして、メインＣＰＵ１は、プログラ
ムＲＯＭ４に格納されているプログラムに従って、押鍵
検出回路７及びスイッチ検出回路８からの入力に応じて
楽音データを生成してワークＲＡＭ５に格納する。

【０００８】一方、サブＣＰＵ２は、バス１１によりプ
ログラムＲＯＭ１２、共有ＲＡＭ１３、非共有ＲＡＭ１
４、割り込みコントローラ１５、タイマ回路１６、Ａ／
Ｄコンバータ１７、シリアルコントローラ１８、電源ス
イッチ検出回路１９及び楽音発生回路（音源回路）２０
のブロックに接続されている。サブＣＰＵ２は、プログ
ラムＲＯＭ１２に格納されているプログラムに従って、
楽音データを処理するとともに共有ＲＡＭ１３又は非共
有ＲＡＭ１４にアクセスして楽音データの書き込み又は
読み出しを行う。共有ＲＡＭ１３は、メインＣＰＵ１又
はサブＣＰＵ２のいずれからもアクセス可能な共有記憶
手段である。このため、メインＣＰＵ１のバス３及びサ
ブＣＰＵ２のバス１１はＣＰＵインターフェース２１に
よって接続できるようになっている。ＣＰＵインターフ
ェース２１はスリーステートのゲート回路等で構成さ
れ、ゲートが開のときにバス同士が接続され、ゲートが
閉のときにはハイインピーダンスとなってバス同士が切
り離される。もっとも、接続又は切離しがなされるバス
はアドレスバス及びデータバスであり、特定の制御バス
についてはメインＣＰＵ１とサブＣＰＵ２との間で常時
接続されており、メインＣＰＵ１からサブＣＰＵ２への
外部割り込み、バス使用権、ＭＩＤＩデータの入力又は
出力の割り込みについては、いつでも両ＣＰＵ間で情報
の交換をすることができる構成になっている。以下、単
に「バス」というときはアドレスバス及びデータバスを
指すものとする。外部メインＣＰＵ１は、バスの使用権
を得たときに共有ＲＡＭ１３にアクセスしてＭＩＤＩｏ
ｕｔデータ、発音コマンド、残響データ等の楽音データ
を共有ＲＡＭ１３に書き込む。サブＣＰＵ２は、共有Ｒ
ＡＭ１３に書き込まれた発音コマンドの楽音データに基
づいて音源処理を行い、ＭＩＤＩｏｕｔデータの楽音デ
ータを外部に送信する。音源処理においては、共有ＲＡ
Ｍ１３を介してメインＣＰＵ１から受信した楽音データ
を楽音発生回路２０に供給しディジタル音響信号を生成
させる。楽音発生回路２０にはＤ／Ａコンバータ２２が
接続されており、楽音発生回路２０で生成されたディジ
タル音響信号をアナログ音響信号に変換する。そして、
Ｄ／Ａコンバータ２２に接続されている電力増幅回路２
３によってアナログ音響信号が増幅され、電力増幅回路
２３に接続されているスピーカ２４から音響が発生す
る。また、非共有ＲＡＭ１４は、サブＣＰＵ２のみがア
クセス可能なワークＲＡＭすなわち専用記憶手段であ
り、メインＣＰＵ１はアクセスすることはできない。こ
の非共有ＲＡＭ１４には、シリアルコントローラ１８を
介して外部のＭＩＤＩ装置（図示せず）からの割り込み
によって受信するＭＩＤＩｉｎデータが書き込まれる。

【０００９】Ａ／Ｄコンバータ１７は、ピッチベンダや
ボリューム等の操作子から入力されるアナログ信号をサ
ブＣＰＵ２に取り込み可能なディジタル信号に変換す
る。タイマ回路１６は、ＬＦＯ作成やＥＮＶ処理等の定
常処理を一定時間ごとの割り込み処理で行うためのタイ
マ割り込み信号を発生する。割り込みコントローラ１５
は、このタイマ回路１６からのタイマ割り込み、メイン
ＣＰＵ１からの外部割り込み、及びＭＩＤＩ装置からの
割り込みの優先順位を決定してサブＣＰＵ２に通知す
る。サブＣＰＵ２は、オートパワーオフ機能を備えてお
り、電源スイッチがオフになった場合やその他あらかじ
め定めた条件（これについては後述する）に応じてオー
トパワーオフ指令を発して内部への電源供給を停止す
る。このため、電源スイッチ検出回路１９は電源スイッ
チ２５に接続されており、そのオン・オフ状態を監視す
る。

【００１０】次に、共有ＲＡＭ１３及び非共有ＲＡＭ１
４の内部構成について、図２を参照して説明する。共有
ＲＡＭ１３には、図２（Ａ）に示すように、サブＣＰＵ
２からメインＣＰＵ１に渡すためのＭＩＤＩｉｎデータ
用のエリア３１、メインＣＰＵ１からサブＣＰＵ２に渡
すためのＭＩＤＩｏｕｔデータ用のエリア３２、Ａ／Ｄ
コンバータ１７から入力されるデータを書き込むＡ／Ｄ
データバッファ３３、サブＣＰＵ２のみがアクセスでき
るコマンドポインタ３４、メインＣＰＵ１からのコマン
ドを格納するコマンドバッファ３５、オートパワーオフ
のためのパワーオフビット３６その他のデータエリアが
設けられている。エリア３１は、ＭＩＤＩｉｎデータを
格納するＭＩＤＩｉｎバッファ、サブＣＰＵ２がＭＩ
ＤＩｉｎバッファにデータを書き込むときに更新され
るＭＩＤＩｉｎ書き込みポインタ、メインＣＰＵ１が
ＭＩＤＩｉｎバッファのデータを読み出すときに更新
されるＭＩＤＩｉｎ読み出しポインタ、及び、ＭＩＤ
Ｉｉｎバッファの状態を表すＭＩＤＩｉｎコンディシ
ョンで構成されている。このＭＩＤＩｉｎコンディシ
ョンには、ＭＩＤＩｉｎバッファ内のデータの空き
状態すなわちデータフルかどうかを示すビットｂ０が設
けられており、データフルのときにはサブＣＰＵ２がこ
のビットｂ０を「１」にセットしてオンとし、メインＣ
ＰＵ１がデータを読み出してデータフルでなくなったと
きにはメインＣＰＵ１がこのビットｂ０を「０」にして
オフとする。エリア３２は、ＭＩＤＩｏｕｔデータを格
納するＭＩＤＩｏｕｔバッファ、メインＣＰＵ１がＭＩ
ＤＩｏｕｔバッファにデータを書き込むときに更新され
るＭＩＤＩｏｕｔ書き込みポインタ、及び、サブＣＰＵ
２がＭＩＤＩｏｕｔバッファのデータを読み出すときに
更新されるＭＩＤＩｏｕｔ読み出しポインタで構成され
ている。

【００１１】非共有ＲＡＭ１４には、図２（Ｂ）に示す
ように、シリアルコントローラ１８から入力されるＭＩ
ＤＩｉｎデータを格納するエリア４１、非共有ＲＡＭ１
４から共有ＲＡＭ１３にＭＩＤＩｉｎデータを転送する
ためのＭＩＤＩｉｎ転送カウンタ４２、オートパワーオ
フのためのパワーオフビット４３その他のデータエリア
が設けられている。エリア４１は、ＭＩＤＩｉｎデータ
を格納するＭＩＤＩｉｎバッファ、サブＣＰＵ２がＭ
ＩＤＩｉｎバッファにデータを書き込むときに更新さ
れるＭＩＤＩｉｎ書き込みポインタ、サブＣＰＵ２が
ＭＩＤＩｉｎバッファのデータを読み出して共有ＲＡ
Ｍ１３に転送するときに更新されるＭＩＤＩｉｎ読み出
しポインタ、及び、ＭＩＤＩｉｎバッファの状態を
表すＭＩＤＩｉｎコンディションで構成されている。
ＭＩＤＩｉｎコンディションには、データフル用ビッ
トｂ１及びポインタ追いつきビットｂ０が設けられてい
る。データフル用ビットｂ１は、ＭＩＤＩｉｎバッファ
がデータフルのときに「１」（オン）にセットされ
る。したがって、このビットｂ１が「１」にセットされ
ている場合にＭＩＤＩｉｎデータを受信してもそのデー
タを受け取ることはできない。ポインタ追いつきビット
ｂ０は、書き込みポインタが読み出しポインタに追
いついたときに「１」（オン）にセットされる。

【００１２】次に、この電子楽器の動作についてメイン
ＣＰＵ１及びサブＣＰＵ２のフローチャートに基づいて
詳細に説明する。図３は、メインＣＰＵ１が実行するメ
インルーチンのフローチャートである。メインＣＰＵ１
が起動すると、まず、所定のイニシャライズ処理を行う
（ステップＳ１）。次に、押鍵検出回路７及びスイッチ
検出回路８を走査して鍵盤部９及びスイッチ群１０から
楽音発生トリガの有無を検出する（ステップＳ２）。そ
して、鍵盤部９又はスイッチ群１０から入力があった場
合にはその楽音発生トリガのデータ処理（鍵盤処理）を
行う（ステップＳ３）。次に、この楽音発生トリガのデ
ータに基づいて発音コマンド作成を行う（ステップＳ
４）。すなわち、楽音発生回路２０に供給してディジタ
ル音響信号を発生させるための発音コマンドを作成す
る。次に、この発音コマンドをリアルタイムで録音中で
あるか否かを判別し（ステップＳ５）、リアルタイム録
音中の場合にはリアルタイム録音処理を行う（ステップ
Ｓ６）。次に、データ取り込み処理を行う（ステップＳ
７）。

【００１３】図４にデータ取り込み処理のフローチャー
トを示す。この処理では、常時接続されている制御バス
を介して、サブＣＰＵ２の外部ＩＮＴ中フラグ（図示せ
ず）がオンであるか又はオフであるかを判別する（ステ
ップＳ２１）。このフラグがオンのときにはメインＣＰ
Ｕ１はサブＣＰＵ２に対して外部ＩＮＴをかけることが
できない。このフラグがオフの場合に外部ＩＮＴをサブ
ＣＰＵ２に出力する（ステップＳ２２）。次に、制御バ
スを介してサブＣＰＵ２にバス解放要求を送出し、バス
１１が解放されたか否かを判別する（ステップＳ２
３）。バス１１が解放されたならば共有ＲＡＭ１３にア
クセスして（ステップＳ２４）、データの書き込み又は
読み出しを行う。データの書き込み又は読み出しが終了
したときはバス使用終了をサブＣＰＵ２に送出してバス
を返還し（ステップＳ２５）、図３のメインルーチンの
ステップＳ８に移行する。

【００１４】図５に共有ＲＡＭアクセス処理のフローチ
ャートを示す。この処理では、制御バスを介してサブＣ
ＰＵ２のフラグを参照してＭＩＤＩｏｕｔデータの出力
か否かを判別し（ステップＳ２６）、ＭＩＤＩｏｕｔデ
ータの出力の場合には共有ＲＡＭ１３にＭＩＤＩｏｕｔ
データを書き込む処理を行う（ステップＳ２７）。ＭＩ
ＤＩｏｕｔデータの出力でない場合には、制御バスを介
してサブＣＰＵ２のフラグを参照してＭＩＤＩｉｎデー
タの入力か否かを判別し（ステップＳ２８）、ＭＩＤＩ
ｉｎデータの入力である場合には共有ＲＡＭ１３からＭ
ＩＤＩｉｎデータを読み出す処理を行う（ステップＳ２
９）。ＭＩＤＩｉｎデータの入力ではない場合には、共
有ＲＡＭ１３のパワーオフビット３６の内容をメインＣ
ＰＵ１のワークＲＡＭ５に転送する（ステップＳ３
０）。次に、共有ＲＡＭ１３のＭＩＤＩｉｎコンディシ
ョンの内容をワークＲＡＭ５に転送し（ステップＳ３
１）、図４のサブルーチンのステップＳ２５に移行す
る。

【００１５】図６にＭＩＤＩｏｕｔデータ書き込みのフ
ローチャートを示す。この処理では、共有ＲＡＭ１３の
コマンドバッファ３５にエンドマークをセットする（ス
テップＳ３２）。次に、メインＣＰＵ１のワークＲＡＭ
５に格納されているＭＩＤＩｏｕｔデータのバイト数、
又は、共有ＲＡＭ１３のＭＩＤＩｏｕｔ読み出しポイン
タの値からＭＩＤＩｏｕｔ書き込みポインタの値に
「１」加算した値を差し引いた値のうちいずれか少ない
方をポインタｎにセットする（ステップＳ３３）。すな
わち、書き込むＭＩＤＩｏｕｔデータのバイト数又はＭ
ＩＤＩｏｕｔバッファの空き領域のバイト数のうちどち
らか少ない方をセットする。次に、ポインタｎの値が
「０」であるか否かを判別し（ステップＳ３４）、
「０」でない場合にはｎの値を「１」だけデクリメント
して（ステップＳ３５）、ワークＲＡＭ５のＭＩＤＩｏ
ｕｔデータを共有ＲＡＭ１３のＭＩＤＩｏｕｔバッファ
に書き込む（ステップＳ３６）。この場合において、デ
ータを書き込むエリアのアドレスはＭＩＤＩｏｕｔバッ
ファの先頭アドレスにＭＩＤＩｏｕｔ書き込みポインタ
の値を加算したアドレスとなる。そして、書き込みと同
時にＭＩＤＩｏｕｔ書き込みポインタの値を「１」だけ
インクリメントし、ステップＳ３４に移行する。ＭＩＤ
Ｉｏｕｔ書き込みポインタはリングカウンタで構成さ
れ、ポインタ値がＭＩＤＩｏｕｔバッファの最終アドレ
スであるときにポインタ値が「１」インクリメントされ
ると、ポインタ値はＭＩＤＩｏｕｔバッファの先頭アド
レスに戻る。なお、ポインタｎにＭＩＤＩｏｕｔバッフ
ァの空き領域のバイト数をセットした場合には、安全を
確保するためにＭＩＤＩｏｕｔバッファが全部うまる１
バイト手前で書き込みを停止する。ステップＳ３３にお
いて読み出しポインタから書き込みポインタに「１」加
算した値を差し引くのはそのためである。そして、ｎ＝
「０」になるまでステップＳ３４〜ステップＳ３６の各
処理を繰り返し実行し、ｎ＝「０」になった場合、すな
わち、書き込むべきＭＩＤＩｏｕｔデータがすべて書き
込まれたか、あるいは書き込みアドレスが読み出しアド
レスの１バイト手前になった場合には、このＭＩＤＩｏ
ｕｔ書き込み処理を終了する。

【００１６】図７はＭＩＤＩｉｎデータ読み出しのフロ
ーチャートである。この処理では、メインＣＰＵ１のワ
ークＲＡＭ５の空き領域のバイト数、又は、共有ＲＡＭ
１３のＭＩＤＩｉｎ書き込みポインタからＭＩＤＩｉ
ｎ読み出しポインタに「１」加算した値を差し引いた
値のうちいずれか少ない方をポインタｎにセットする
（ステップＳ３７）。次に、ポインタｎの値が「０」で
あるか否かを判別し（ステップＳ３８）、「０」でない
場合にはｎの値を「１」だけデクリメントして（ステッ
プＳ３９）、ＭＩＤＩｉｎバッファにおいてその先頭
アドレスにＭＩＤＩｉｎ読み出しポインタの値を加算
したアドレスのＭＩＤＩｉｎデータを読み出してワーク
ＲＡＭ５に書き込む（ステップＳ４０）。さらに、ＭＩ
ＤＩｉｎ読み出しポインタの値を「１」だけインクリ
メントし、ステップＳ３８に移行する。そして、ｎ＝
「０」になるまでステップＳ３８〜ステップＳ４０の各
処理を繰り返し実行し、ｎ＝「０」になった場合、すな
わち、読み出すべきＭＩＤＩｉｎデータがすべて読み出
されたか、あるいは読み出しアドレスが書き込みアドレ
スの１バイト手前になった場合には、このＭＩＤＩｉｎ
読み出し処理を終了する。

【００１７】図３のステップＳ７におけるデータ取り込
み処理が終了すると、図３のステップＳ８に移行して、
共有ＲＡＭ１３のパワーオフビット３６からワークＲＡ
Ｍ５に転送したデータを参照し、パワーオフビットがオ
ンか否かを判別する。パワーオフビットがオフの場合に
は、コマンド送出を行う（ステップＳ９）。図８にコマ
ンド送出のフローチャートを示す。この処理では、制御
バスを介して、サブＣＰＵ２の外部ＩＮＴ中フラグがオ
ンであるか又はオフであるかを判別する（ステップＳ４
１）。このフラグがオフの場合に外部ＩＮＴをサブＣＰ
Ｕ２に出力する（ステップＳ４２）。次に、制御バスを
介してサブＣＰＵ２にバス解放要求を送出し、バス１１
が解放されたか否かを判別する（ステップＳ４３）。バ
ス１１が解放されたならば共有ＲＡＭ１３にアクセスし
て、ワークＲＡＭ５のコマンドを共有ＲＡＭ１３のコマ
ンドバッファ３５に書き込む（ステップＳ４４）。続い
てコマンドバッファ３５に書き込んだコマンドデータの
最後にエンドマークを書き込む（ステップＳ４５）。こ
の後、バス使用終了信号をサブＣＰＵ２に送出してバス
を返還し（ステップＳ４６）、図３のメインルーチンの
ステップＳ１０に移行する。図３のステップＳ１０にお
いて、メインＣＰＵ１は画像データを表示部６に転送し
て表示処理を行わせる。次に、共有ＲＡＭ１３のＭＩＤ
Ｉｉｎコンディションがデータフルか否かを判別する
（ステップＳ１１）。データフルでない場合には、ステ
ップＳ２のスイッチ群１０の走査処理に移行し、データ
フルである場合にはＭＩＤＩｉｎデータを受け取ること
ができないので、所定のエラー処理を行って（ステップ
Ｓ１２）、ステップＳ２のスイッチ群１０の走査処理に
移行する。

【００１８】図３のステップＳ８においてパワーオフビ
ットがオンである場合には、サブＣＰＵ２から電源停止
の旨の通知信号を受信したことを意味する。この場合に
は、リアルタイム録音中であるか否かを判別し（ステッ
プＳ１３）、録音中である場合には電源が停止するとそ
のデータが破壊されるので、リアルタイム録音の終了処
理を行って（ステップＳ１４）、パワーオフコマンドを
作成する（ステップＳ１５）。リアルタイム録音中でな
い場合には、そのままステップＳ１５に移行してパワー
オフコマンドを作成する。次に、作成したパワーオフコ
マンドをコマンド送出する（ステップＳ１６）。コマン
ド送出の処理は、図８に示すフローチャートと同じであ
るので説明は省略する。なお、ステップＳ１６のコマン
ド送出処理を終了すると再びステップＳ１５のパワーオ
フコマンド作成処理に移行し、その後はステップＳ１５
及びステップＳ１６を繰り返し実行する。これはパワー
オフコマンドの送出をすると、サブＣＰＵ２によって電
源供給が停止されるので他の処理ができないからであ
る。

【００１９】次に、サブＣＰＵ２の動作について説明す
る。図９は、サブＣＰＵ２が実行するメインルーチンの
フローチャートである。サブＣＰＵ２が起動すると、ま
ず、所定のイニシャライズ処理を行う（ステップＳ５
１）。次に、ＩＮＴイネーブルすなわち割り込みを可能
とする処理を行う（ステップＳ５２）。次に、フロー１
周ボリューム処理を行う（ステップＳ５３）。この処理
は、複数のＤＣＯ（Digital Controlled Oscillator）
であるＤＣＯ０、ＤＣＯ１……の楽音データを楽音発生
回路２０に送出する処理である。この処理は一時に行う
のではなく、タイマをピッチ処理間隔である１０ｍｓに
設定して、１０ｍｓが経過すると中断する（ステップＳ
５４）。

【００２０】図１０にフロー１周ボリューム処理のフロ
ーチャートを示す。図１０においては、まず、最初のＤ
ＣＯ０を指定し（ステップＳ８１）、指定したＤＣＯが
最後のＤＣＯであるか否かを判別する（ステップＳ８
２）。この場合は最初のＤＣＯ０であるのでステップＳ
８３に移行して指定したＤＣＯが発音中か否かを判別す
る。発音中である場合には、音量の現在値が目標値と一
致しているか否かを判別し（ステップＳ８４）、一致し
ていない場合には目標値と現在値とを比較する（ステッ
プＳ８５）。この比較の結果、現在値が目標値より小さ
い場合には現在値を所定の単位数だけインクリメントし
（ステップＳ８６）、現在値が目標値より大きい場合に
は現在値を所定の単位数だけデクリメントする（ステッ
プＳ８７）。そして、この更新した現在値を楽音発生回
路２０に送出して（ステップＳ８８）、次のＤＣＯ１を
指定する（ステップＳ８９）。ステップＳ８３において
指定したＤＣＯが発音中でない場合、及び、ステップＳ
８４において現在値が目標値と一致している場合には、
ステップＳ８９に移行して次のＤＣＯを指定する。ステ
ップＳ８２において、すべてのＤＣＯについてこのルー
チンのフロー１周ボリューム処理が一巡した場合には、
一旦、図９のステップＳ５４に移行し、ピッチ処理間隔
である１０ｍｓに設定してあるタイマがタイムアップし
ない限り、フロー１周ボリューム処理を繰り返し、１０
ｍｓが経過すると図９のステップＳ５５に移行してこの
タイマをクリアする。

【００２１】次に、オートパワーオフモードがオンであ
るかオフであるかを判別する（ステップＳ５６）。この
判別は、図１１に示す非共有ＲＡＭ１４内のサブＣＰＵ
２のワークエリアを参照して行われる。図１１におい
て、オートパワーオフモードエリア５１には、オートパ
ワーオフモードがオン又はオフの情報の他、オートパワ
ーオフ時間がノーマルであるか又はノーマルより長いス
ペシャルであるかの情報が設定されている。オートパワ
ーオフモードがオンである場合には、メインＣＰＵ１か
らコマンドを受けない時間が設定されているオートパワ
ーオフ時間以上になるとパワーオフする。したがって、
コマンドを受けない場合にはオートパワーオフタイマを
インクリメントし（ステップＳ５７）、オートパワーオ
フ時間の設定がノーマルであるか又はスペシャルである
かを判別する（ステップＳ５８）。この設定に応じてノ
ーマル時間又はスペシャル時間をサブＣＰＵ２内のレジ
スタｘ（図示せず）にセットし（ステップＳ５９又はス
テップＳ６０）、オートパワーオフタイマの時間がレジ
スタｘにセットされた時間以上か否かを判別し（ステッ
プＳ６１）、セットされた時間以上になった場合にはパ
ワーオフ処理を行う（ステップＳ６２）。

【００２２】ステップＳ６１においてオートパワーオフ
タイマの時間がレジスタｘにセットされた時間以上でな
い場合には、Ａ／Ｄコンバータ１７から入力されたピッ
チデータを非共有ＲＡＭ１４に転送する（ステップＳ６
３）。そして、このピッチデータを楽音発生回路２０に
送出する（ステップＳ６４）。次に、図１１に示すサブ
ＣＰＵ２のワークエリアのフェーズエリア５２のフェー
ズ値を設定する（ステップＳ６５）。フェーズ値には
「０」〜「３」があり、ステップＳ６５において「１」
ずつインクリメントする。そして、フェーズ値が「１」
の場合には（ステップＳ６６）ＬＦＯ作成を行い（ステ
ップＳ６７）、フェーズ値が「２」の場合には（ステッ
プＳ６８）ピッチＥＮＶ処理を行い（ステップＳ６
９）、フェーズ値が「３」の場合には（ステップＳ７
０）アンプＥＮＶ処理を行う（ステップＳ７１）。

【００２３】フェーズ値が「０」の場合には電源スイッ
チ検出回路１９を検索する（ステップＳ７２）。この検
索によりパワーオフか否かを判別し（ステップＳ７
３）、パワーオフである場合には非共有ＲＡＭ１４のパ
ワーオフビットを「１」にセットする（ステップＳ７
４）。次に、サブＣＰＵ２内のパワーオフカウンタ（図
示せず）の値をクリアして（ステップＳ７５）、ステッ
プＳ５３のフロー１周ボリューム処理に移行する。パワ
ーオフカウンタは、メインＣＰＵ１からパワーオフコマ
ンドが一定時間経過しても得られない場合の処理のため
のものであり、これについてはさらに後述する。なお、
ステップＳ７３においてパワーオフでない場合にはステ
ップＳ５３のフロー１周ボリューム処理に移行する。

【００２４】図９のステップＳ５２において割り込みを
可能としたので、メインＣＰＵ１からの外部ＩＮＴ、Ｍ
ＩＤＩｉｎＩＮＴ、ＭＩＤＩｏｕｔＩＮＴ等の割り込み
を受け付ける。まず、メインＣＰＵ１からの外部ＩＮＴ
について説明する。図１２に外部ＩＮＴのフローチャー
トを示す。制御バスを介してこの割り込みを受け取る
と、外部ＩＮＴ中フラグをオンとして（ステップＳ９
０）、同じ外部ＩＮＴを重ねて受け付けないようにす
る。次に、ＭＩＤＩｏｕｔＩＮＴをディスイネーブルに
して（ステップＳ９１）、外部ＭＩＤＩ装置からのデー
タ要求を受け付けないようにする。そして、メインＣＰ
Ｕ１からのバス解放要求に応じてバス１１をメインＣＰ
Ｕ１に解放し（ステップＳ９２）、メインＣＰＵ１が共
有ＲＡＭ１３にアクセスできるようにする。次に、ＭＩ
ＤＩｉｎＩＮＴをイネーブルにする（ステップＳ９
３）。次に、制御バスを介してメインＣＰＵ１からのバ
ス使用終了信号を監視してバス１１が返還されたか否か
を判別する（ステップＳ９４）。バス１１が返還された
場合には、共有ＲＡＭ１３のＭＩＤＩｏｕｔ読み出しポ
インタがＭＩＤＩｏｕｔ書き込みポインタと同じか否か
を判別する（ステップＳ９５）。ポインタが同じである
場合には、共有ＲＡＭ１３のＭＩＤＩｏｕｔバッファに
ＭＩＤＩｏｕｔデータが存在しない。一方、ポインタが
同じでない場合には、ＭＩＤＩｏｕｔバッファにＭＩＤ
Ｉｏｕｔデータが存在するので、ＭＩＤＩｏｕｔＩＮＴ
をイネーブルにする（ステップＳ９６）。

【００２５】次に、共有ＲＡＭ１３のコマンドポインタ
３４を「０」にセットする（ステップＳ９７）。すなわ
ち、共有ＲＡＭ１３のコマンドバッファ３５の読み出し
のアドレスを先頭アドレスにする。次に、共有ＲＡＭ１
３のコマンドバッファ３５のコマンドを先頭アドレスか
ら読み込み、コマンドがエンドマークか否かを判別する
（ステップＳ９８）。コマンドがエンドマークでない場
合にはオートパワーオフタイマをクリアして（ステップ
Ｓ９９）、コマンド処理を行い（ステップＳ１００）、
コマンドポインタをインクリメントして更新する（ステ
ップＳ１０１）。そして、コマンドがエンドマークにな
るまでステップＳ９８〜ステップＳ１０１までの各処理
を繰り返し実行してコマンド処理を行う。コマンド処理
についてはさらに後述する。ステップＳ９８において、
コマンドがエンドマークである場合には、非共有ＲＡＭ
１４のパワーオフビット４３の内容を共有ＲＡＭ１３の
パワーオフビット３６に転送する（ステップＳ１０
２）。次に、非共有ＲＡＭ１４のＭＩＤＩｉｎデータを
共有ＲＡＭ１３に転送し（ステップＳ１０３）、ＭＩＤ
ＩｉｎＩＮＴをマスクして（ステップＳ１０４）、外部
ＩＮＴ中フラグをオフとする（ステップＳ１０５）。な
お、ＭＩＤＩｉｎＩＮＴをマスクした場合でもＭＩＤＩ
ｉｎＩＮＴは有効である。ただし、次にＭＩＤＩｉｎＩ
ＮＴがイネーブルになるまでそのＩＮＴが待たされるこ
とになる。

【００２６】図１３は、非共有ＲＡＭ１４のＭＩＤＩｉ
ｎデータを共有ＲＡＭ１３に転送するフローチャートで
ある。この処理では、ＭＩＤＩｉｎＩＮＴをマスクして
（ステップＳ１０６）、非共有ＲＡＭ１４のＭＩＤＩｉ
ｎコンディションを参照してＭＩＤＩｉｎバッファ
がデータフルか否かを判別する（ステップＳ１０７）。
データフルでない場合には、ＭＩＤＩｉｎ書き込みポイ
ンタからＭＩＤＩｉｎ読み出しポインタを差し引いた
値、又は、共有ＲＡＭ１３のＭＩＤＩｉｎバッファのサ
イズからＭＩＤＩｉｎ書き込みポインタを差し引いた
値のいずれか小さい値を非共有ＲＡＭ１４のＭＩＤＩｉ
ｎ転送カウンタ４２にセットする（ステップＳ１０
８）。すなわち、非共有ＲＡＭ１４のＭＩＤＩｉｎデー
タのバイト数又は共有ＲＡＭ１３の空き領域のバイト数
のいずれか小さい値をＭＩＤＩｉｎ転送カウンタ４２に
セットする。そして、ＭＩＤＩｉｎ転送カウンタ４２の
値が「０」か否かを判別し（ステップＳ１０９）、
「０」でない場合にはＭＩＤＩｉｎコンディションの
追いつきビットをオフとし（ステップＳ１１０）、ＭＩ
ＤＩｉｎ転送カウンタの値をデクリメントする（ステッ
プＳ１１１）。

【００２７】次に、非共有ＲＡＭ１４におけるＭＩＤＩ
ｉｎバッファの先頭アドレスにＭＩＤＩｉｎ読み出し
ポインタを加算したアドレスのデータを、共有ＲＡＭ
１３におけるＭＩＤＩｉｎバッファの先頭アドレスに
ＭＩＤＩｉｎ書き込みポインタを加算したアドレスの
エリアに転送する（ステップＳ１１２）。すなわち、非
共有ＲＡＭ１４のＭＩＤＩｉｎデータの先頭の１バイト
を共有ＲＡＭ１３の空きエリアに転送する。同時に、非
共有ＲＡＭ１４のＭＩＤＩｉｎ読み出しポインタ及び
共有ＲＡＭ１３のＭＩＤＩｉｎ書き込みポインタをイ
ンクリメントする。図１４にＭＩＤＩｉｎデータの転送
の様子を示す。この図に示すように、非共有ＲＡＭ１４
から共有ＲＡＭ１３に順次ＭＩＤＩｉｎデータを転送
し、すべてのＭＩＤＩｉｎデータの転送が終了すると、
図７に示すメインＣＰＵ１のＭＩＤＩｉｎデータの読み
出し処理によって、共有ＲＡＭ１３に転送されたＭＩＤ
ＩｉｎデータがワークＲＡＭ５に引き取られる。

【００２８】図１３において、１バイトのＭＩＤＩｉｎ
データを転送すると、次に、ＭＩＤＩｉｎＩＮＴをイネ
ーブルとして（ステップＳ１１３）、割り込みがあれば
受け付ける。この後、ＭＩＤＩｉｎＩＮＴをマスクして
（ステップＳ１１４）、ステップＳ１０９に移行する。
その後、ＭＩＤＩｉｎ転送カウンタ４２の値が「０」に
なるまでステップＳ１０９〜ステップＳ１１４までの各
処理を繰り返し実行する。そして、ＭＩＤＩｉｎ転送カ
ウンタ４２の値が「０」になった場合には、ＭＩＤＩｉ
ｎＩＮＴをイネーブルにして（ステップＳ１１５）、Ｍ
ＩＤＩｉｎデータの転送を終了して図１２のフローチャ
ートに戻る。一方、ステップＳ１０７においてＭＩＤＩ
ｉｎコンディションのビットｂ１がオンでデータフル
を示した場合には、ＭＩＤＩｉｎコンディションのそ
のビットｂ１をオフにして（ステップＳ１１６）、共有
ＲＡＭ１３のＭＩＤＩｉｎコンディションのビットｂ
０をオンにしてデータフルの状態にする（ステップＳ１
１７）。次に、共有ＲＡＭ１３のＭＩＤＩｉｎ書き込み
ポインタをクリアして（ステップＳ１１８）、ＭＩＤ
ＩｉｎＩＮＴをイネーブルにして（ステップＳ１１
５）、ＭＩＤＩｉｎデータの転送を終了して図１２のフ
ローチャートに戻る。

【００２９】次に、サブＣＰＵ２におけるＭＩＤＩｉｎ
ＩＮＴの割り込み処理について、図１５のフローチャー
トを参照して説明する。外部ＭＩＤＩ装置からＭＩＤＩ
ｉｎＩＮＴを受信すると、非共有ＲＡＭ１４のＭＩＤＩ
ｉｎコンディションのビットｂ１を検索して非共有Ｒ
ＡＭ１４がデータフルか否かを判別する（ステップＳ１
１９）。ビットｂ１がオンでデータフルである場合に
は、ＭＩＤＩｉｎデータを受信することができないので
この割り込み処理を終了する。ビットｂ１がオフでデー
タフルではない場合には、ＭＩＤＩｉｎコンディション
のビットｂ０のオン・オフを検索してＭＩＤＩｉｎ書
き込みポインタがＭＩＤＩｉｎ読み出しポインタに
追いついたか否かを判別する（ステップＳ１２０）。ビ
ットｂ０がオフで非共有ＲＡＭ１４のＭＩＤＩｉｎバッ
ファに空きエリアがある場合には、シリアルコントロー
ラ１８から入力されたＭＩＤＩｉｎデータを非共有ＲＡ
Ｍ１４に転送し、書き込みポインタをインクリメント
する（ステップＳ１２１）。このインクリメンの結果、
ＭＩＤＩｉｎ書き込みポインタがＭＩＤＩｉｎ読み出
しポインタと同じになったか否かを判別し（ステップ
Ｓ１２２）、同じになった場合にはＭＩＤＩｉｎコンデ
ィションのビットｂ０をオンにして（ステップＳ１２
３）割り込み処理を終了し、同じでない場合にはそのま
ま割り込み処理を終了する。ステップＳ１２０におい
て、ＭＩＤＩｉｎコンディションのビットｂ０がオン
である場合には、ＭＩＤＩｉｎコンディションのビッ
トｂ１をオンすなわちデータフルにし（ステップＳ１２
４）、ＭＩＤＩｉｎ転送カウンタ４２をクリアして（ス
テップＳ１２５）、この割り込み処理を終了する。

【００３０】次に、サブＣＰＵ２におけるＭＩＤＩｏｕ
ｔＩＮＴの割り込み処理について、図１６のフローチャ
ートを参照して説明する。外部ＭＩＤＩ装置からＭＩＤ
ＩｏｕｔＩＮＴを受信すると、共有ＲＡＭ１３のＭＩＤ
Ｉｏｕｔ読み出しポインタの値とＭＩＤＩｏｕｔ書き込
みポインタの値とが同じか否かを判別する（ステップＳ
１２６）。同じでない場合には、共有ＲＡＭ１３のＭＩ
ＤＩｏｕｔバッファのＭＩＤＩｏｕｔデータをシリアル
コントローラ１８から外部ＭＩＤＩ装置に出力する（ス
テップＳ１２７）。ＭＩＤＩｏｕｔ読み出しポインタの
値とＭＩＤＩｏｕｔ書き込みポインタの値とが同じであ
る場合には、ＭＩＤＩｏｕｔＩＮＴをディスイネーブル
にしてＭＩＤＩｏｕｔＩＮＴを禁止する（ステップＳ１
２８）。

【００３１】次に、図１２の外部ＩＮＴ処理のステップ
Ｓ１００におけるコマンド処理について、図１７のフロ
ーチャートを参照して説明する。まず、メインＣＰＵ１
からのコマンドが発音処理であるか否かを判別し（ステ
ップＳ１２９）、発音処理ではない場合にはパワーオフ
コマンドであるか否かを判別する（ステップＳ１３
０）。パワーオフコマンドである場合にはパワーオフ処
理を行う（ステップＳ１３１）。パワーオフコマンドで
ない場合にはパワーオフカウンタの値をインクリメント
し（ステップＳ１３２）、パワーオフカウンタの値が設
定値を超えたか否かを判別し（ステップＳ１３３）、超
えた場合にはパワーオフ処理を行う（ステップＳ１３
１）。ステップＳ１２９において、コマンドが発音コマ
ンドである場合には発音処理を行う（ステップＳ１３
４）。

【００３２】図１８に発音処理のフローチャートを示
す。この処理では、サブＣＰＵ２のワークエリアを用い
る。ワークエリアには、図１１に示すように、楽音音量
値の基準値を格納するＧＶＢＡＳＥ［ＤＣＯ］５３、現
在値を格納するＧＶＴＭＰ［ＤＣＯ］５４、目標値を格
納するＧＶＳＴＯＰ［ＤＣＯ］５５、及び、チャンネル
情報をもつボリューム値を格納するＶＯＬ［ｃｈ］５６
がある。図１８の発音処理は鍵盤操作によるボリューム
設定処理である。すなわち、鍵盤の操作速度に応じた楽
音音量値を基準値としてＧＶＢＡＳＥ［ＤＣＯ］５３に
書き込む（ステップＳ１３８）。次に、この基準値と現
在設定されているボリューム値すなわちＶＯＬ［ｃｈ］
５６の値との積を楽音音量値の現在値及び目標値として
ＧＶＴＭＰ［ＤＣＯ］５４及びＧＶＳＴＯＰ［ＤＣＯ］
５５に書き込む（ステップＳ１３９）。

【００３３】図１７のコマンド処理のステップＳ１３３
において、パワーオフカウンタの値が設定値以下である
場合には、メインＣＰＵ１からのコマンドがボリューム
値を変更するボリュームコマンドであるか否かを判別す
る（ステップＳ１３５）。ボリュームコマンドである場
合にはボリュームコマンド処理を行い（ステップＳ１３
６）、ボリュームコマンドでなくその他のコマンドであ
る場合にはその他のコマンド処理を行う（ステップＳ１
３７）。図１９にボリューム処理のフローチャートを示
す。まず、ボリューム操作によって得られた新たなボリ
ューム値をサブＣＰＵ２のワークエリアのＶＯＬ［ｃ
ｈ］５６に書き込み（ステップＳ１４０）、最初のＤＣ
Ｏ０を指定し（ステップＳ１４１）、指定したＤＣＯが
最後のＤＣＯであるか否かを判別する（ステップＳ１４
２）。この場合は最初のＤＣＯ０であるのでステップＳ
１４３に移行して指定したＤＣＯが発音中か否かを判別
する。発音中である場合には、発音中のチャンネルが指
定したチャンネルと一致しているか否かを判別する（ス
テップＳ１４４）。一致している場合には、ＧＶＢＡＳ
Ｅ［ＤＣＯ］５３の基準値とＶＯＬ［ｃｈ］５６の新た
なボリューム値との積を目標値としてＧＶＳＴＯＰ［Ｄ
ＣＯ］５５に書き込む（ステップＳ１４５）。そして、
ＤＣＯの値をインクリメントして次のＤＣＯを指定し
（ステップＳ１４６）、ステップＳ１４２に移行して指
定したＤＣＯが最後のＤＣＯでない限りステップＳ１４
２〜ステップＳ１４６の各処理を繰り返し実行してすべ
ての指定ＤＣＯに対してボリュームコマンド処理を行
う。ステップＳ１４３において指定したＤＣＯが発音中
でない場合、及び、ステップＳ１４４においてチャンネ
ルが指定したチャンネルと一致していない場合には、ス
テップＳ１４５における目標値の書き換えは行わず次の
ＤＣＯを指定する。なお、ステップＳ１４５において楽
音音量値の目標値が書き換えられると、図１０に示すフ
ロー１周ボリューム処理において、この新たな目標値に
向かって現在値をインクリメント又はデクリメントする
とともに、現在値を楽音発生回路２０に送出する。

【００３４】このように上記実施形態においては、メイ
ンＣＰＵ１及びサブＣＰＵ２とを備え、メインＣＰＵ１
及びサブＣＰＵ２がともにアクセス可能な共有ＲＡＭ１
３と、サブＣＰＵ２のみがアクセス可能な非共有ＲＡＭ
１４とを備えている。そして、メインＣＰＵ１は共有Ｒ
ＡＭ１３にアクセスしてサブＣＰＵ２との間で授受すべ
き楽音データの読み出し又は書き込みを行う。サブＣＰ
Ｕ２は外部ＭＩＤＩ装置から受信するＭＩＤＩｉｎデー
タを非共有ＲＡＭ１４に書き込み、その書き込んだＭＩ
ＤＩｉｎデータを共有ＲＡＭ１３に転送する構成になっ
ている。かかる構成により、メインＣＰＵ１が共有ＲＡ
Ｍ１３にアクセスして楽音データの書き込み又は読み出
しのデータ処理を行っているときに、サブＣＰＵ２がＭ
ＩＤＩｉｎデータを取り込んだ場合にはそのデータを非
共有ＲＡＭ１４に書き込むので、メインＣＰＵ１のデー
タ処理を中断することなくサブＣＰＵ２によって取り込
まれたＭＩＤＩｉｎデータを保存する。したがって、２
つのＣＰＵを有する電子楽器において、データ処理の効
率を低下させることなくＣＰＵ間におけるデータの授受
を潤沢に行うことができる。この場合において、メイン
ＣＰＵ１及びサブＣＰＵ２と共有ＲＡＭ１３との間を接
続するバス１１を有し、メインＣＰＵ１及びサブＣＰＵ
２との間で制御バスを介してバス１１の使用権を確保し
て共有ＲＡＭ１３にアクセスする。したがって、バスコ
ントローラのハードや特別なプロトコルのソフトを必要
とすることがない。

【００３６】また、上記実施形態においては、サブＣＰ
Ｕ２がオートパワーオフ機能を発動して電源供給を停止
するとき、パワーオフビットのオン・オフを行うことに
よりメインＣＰＵ１に電源停止の旨の通知信号を送信
し、メインＣＰＵ１からパワーオフコマンドによる応答
信号を受信したときにオートパワーオフ機能を作動させ
る構成になっている。かかる構成により、サブＣＰＵ２
が一方的にオートパワーオフを行うのではなく、メイン
ＣＰＵ１の応答信号を受けてオートパワーオフを行う。
したがって、２つのＣＰＵを有する電子楽器において、
データの破壊を招くことなくオートパワーオフ機能を発
揮させることができる。この場合において、あらかじめ
設定した時間内にメインＣＰＵ１から応答信号が得られ
ないときは、その設定時間が経過するとパワーオフ処理
を行う。したがって、メインＣＰＵ１が暴走した場合等
においてもすみやかにパワーオフ処理を行うことができ
る。また、メインＣＰＵ１から一定時間発音コマンドが
得られない場合もオートパワーオフ機能を作動する。し
たがって、電源がオン状態になったままユーザが電子楽
器から長い時間離れた場合等、電源の無用な消費を解消
できる。

【００３７】なお、上記実施形態においては、使用する
ＣＰＵをメインＣＰＵ１及びサブＣＰＵ２の２つとした
が、２以上のＣＰＵを使用して各ＣＰＵに個別のデータ
処理をさせる構成にしてもよい。この場合、必要に応じ
て専用記憶手段である非共有ＲＡＭも複数として、共有
ＲＡＭとの間でデータ転送を行うようにしてもよい。

【００３８】また、上記実施形態においては、サブＣＰ
Ｕ２が非共有ＲＡＭ１４に書き込むデータをＭＩＤＩｉ
ｎデータとしたが、他のデータを書き込むようにしても
よい。例えば、Ａ／Ｄコンバータ１７から取り込むデー
タを直接共有ＲＡＭ１３に書き込むのに効率が悪い場合
には、非共有ＲＡＭ１４に書き込むようにしてもよい。
また、書き込むデータも固定ではなく、演奏モードに応
じて変更してもよい。要は、電子楽器の性能を向上させ
るために、任意のデータを適時に非共有ＲＡＭ１４に書
き込む構成でよい。

【００３９】さらに、上記実施形態においては、メイン
ＣＰＵ１又はサブＣＰＵ２のいずれか一方がアクセスで
きる共有ＲＡＭ１３を用いたが、デュアルポートＲＡＭ
を使用していずれのＣＰＵからもアクセスできる構成に
してもよい。

【００４０】ところで、上記実施形態においては、メイ
ンＣＰＵ１がサブＣＰＵ２に発音コマンドデータを転送
する前にリアルタイム録音中か否かを判別して、リアル
タイム録音中である場合にはその処理を行うようにして
いる。発音コマンドデータには鍵盤操作によるもの、Ｍ
ＩＤＩｉｎデータのように鍵盤操作によらないものがあ
る。ここで、鍵盤操作による発音コマンドデータのみを
トラップして録音する構成にすると、従来のように発音
処理と録音処理とで別々にデータ解析を行う必要がなく
なる。したがって、プログラム作成を軽減させるととも
にデータ処理の実行時間を短縮することができる。ま
た、ワークＲＡＭ５に発音コマンドデータが存在してい
るならば、データ転送前又はデータ転送後のいつでも時
間的に余裕があるときに発音コマンドデータをトラップ
して録音を行うようにしてもよい。この場合において、
発音コマンドデータが複数トラックのデータすなわちマ
ルチトラックデータであるとすると、トラップした発音
コマンドデータの一部を転送データから削除することに
より、楽曲のマイナスワン機能を実現することができ
る。

【００４１】また、録音する発音コマンドデータの先頭
に鍵盤部９に設定されている音色のプログラム変換デー
タを自動的に挿入することもできる。この場合には、鍵
盤音色をあらかじめ所望の音色にセットすることによ
り、録音後に新たにプログラム変換処理を行うことなく
セットされた音色で発音を行うことができる。

【００４２】また、サブＣＰＵ２に送出する発音コマン
ドデータをトラップし、トラップしたデータを元に楽譜
等のデータを表示部６に供給して表示することができ
る。したがって、演奏中の音符をリアルタイムで確認し
ながら演奏を行うことができる。

【００４３】

【発明の効果】請求項１記載の発明によれば、他の制御
手段が共有記憶手段にアクセスして楽音データの書き込
み又は読み出しのデータ処理を行っているときに、特定
の制御手段が楽音データを取り込んだ場合にはその楽音
データを専用記憶手段に書き込むので、他の制御手段の
データ処理を中断することなく特定の制御手段によって
取り込まれた楽音データを保存する。したがって、複数
のＣＰＵを有する楽音制御装置において、データ処理の
効率を低下させることなくＣＰＵ間におけるデータの授
受を行うことができる。

【００４４】請求項５記載の発明によれば、特定の制御
手段が一方的にオートパワーオフを行うのではなく、他
の制御手段の応答信号を受けてオートパワーオフを行
う。したがって、データの破壊を招くことなくオートパ
ワーオフ機能を発揮させることができる。

【図面の簡単な説明】

【図１】この発明の実施形態における電子楽器のブロッ
ク図。

【図２】図１における共有ＲＡＭ及び非共有ＲＡＭの内
部構成を示す図。

【図３】図１におけるメインＣＰＵのメインルーチンの
フローチャート。

【図４】図３におけるデータ取り込みのサブルーチンの
フローチャート。

【図５】図４における共有ＲＡＭアクセスのサブルーチ
ンのフローチャート。

【図６】図５におけるＭＩＤＩｏｕｔ書き込みのサブル
ーチンのフローチャート。

【図７】図５におけるＭＩＤＩｏｕｔ読み出しのサブル
ーチンのフローチャート。

【図８】図３におけるコマンド送出のサブルーチンのフ
ローチャート。

【図９】図１におけるサブＣＰＵのメインルーチンのフ
ローチャート。

【図１０】図９におけるフロー１周ボリューム処理のサ
ブルーチンのフローチャート。

【図１１】図１における非共有ＲＡＭのワークエリアを
示す図。

【図１２】図１におけるサブＣＰＵの外部ＩＮＴ処理の
フローチャート。

【図１３】図１２におけるＭＩＤＩｉｎデータ転送のサ
ブルーチンのフローチャート。

【図１４】図１３におけるＭＩＤＩｉｎデータ転送の様
子を示す図。

【図１５】図１におけるサブＣＰＵへのＭＩＤＩｉｎＩ
ＮＴ処理のフローチャート。

【図１６】図１におけるサブＣＰＵへのＭＩＤＩｏｕｔ
ＩＮＴ処理のフローチャート。

【図１７】図１２におけるコマンド処理のサブルーチン
のフローチャート。

【図１８】図１７における発音処理のサブルーチンのフ
ローチャート。

【図１９】図１７におけるボリュームコマンド処理のサ
ブルーチンのフローチャート。

【符号の説明】

１ メインＣＰＵ ２ サブＣＰＵ １１ バス １３ 共有ＲＡＭ １４ 非共有ＲＡＭ

Claims (9)

【特許請求の範囲】
1. 【請求項１】 複数の制御手段と、前記複数の制御手段
   のうち特定の制御手段がアクセス可能な専用記憶手段
   と、当該特定の制御手段及び前記他の制御手段がアクセ
   ス可能な共有記憶手段とを有し、 前記他の制御手段は、前記共有記憶手段にアクセスして
   前記特定の制御手段の間で授受すべき楽音データの読み
   出し又は書き込みを行い、 前記特定の制御手段は、処理に係る楽音データを前記専
   用記憶手段に書き込み、当該書き込んだ楽音データを前
   記共有記憶手段に転送することを特徴とする楽音制御装
   置。
2. 【請求項２】 前記特定の制御手段及び前記他の制御手
   段と前記共有記憶手段との間を接続するバスを有し、前
   記特定の制御手段及び前記他の制御手段は、当該バスの
   使用権を確保して前記共有記憶手段にアクセスすること
   を特徴とする請求項１記載の楽音制御装置。
3. 【請求項３】 前記特定の制御手段は、外部から受信す
   る楽音データを前記専用記憶手段に書き込むことを特徴
   とする請求項１又は２記載の楽音制御装置。
4. 【請求項４】 前記楽音データは、ＭＩＤＩ装置から受
   信するＭＩＤＩデータであることを特徴とする請求項３
   記載の楽音制御装置。
5. 【請求項５】 オートパワーオフ機能を有する特定の制
   御手段及び他の制御手段からなる複数の制御手段を有
   し、前記特定の制御手段は、前記他の制御手段に電源停
   止の旨の通知信号を送信し、前記他の制御手段から応答
   信号を受信したときに前記オートパワーオフ機能を作動
   させることを特徴とする楽音制御装置。
6. 【請求項６】 前記他の制御手段は、前記特定の制御手
   段から前記通知信号を受信したときは所定の処理が終了
   した後前記応答信号を前記特定の制御手段に送信するこ
   とを特徴とする請求項５記載の楽音制御装置。
7. 【請求項７】 前記特定の制御手段は、前記他の制御手
   段に前記通知信号を送信した後所定時間経過しても当該
   他の制御手段から前記応答信号を受信しない場合には前
   記オートパワーオフ機能を作動させることを特徴とする
   請求項６記載の楽音制御装置。
8. 【請求項８】 前記特定の制御手段は、電源スイッチの
   オフ状態を検出したとき前記他の制御手段に前記通知信
   号を送信することを特徴とする請求項５〜７のいずれか
   に記載の楽音制御装置。
9. 【請求項９】 前記特定の制御手段は、前記他の制御手
   段から楽音データを受信しない時間があらかじめ定めた
   設定時間を超えたときに前記他の制御手段に前記通知信
   号を送信することを特徴とする請求項５〜７のいずれか
   に記載の楽音制御装置。