JPH0965677A - モータの速度制御装置 - Google Patents
モータの速度制御装置Info
- Publication number
- JPH0965677A JPH0965677A JP7219242A JP21924295A JPH0965677A JP H0965677 A JPH0965677 A JP H0965677A JP 7219242 A JP7219242 A JP 7219242A JP 21924295 A JP21924295 A JP 21924295A JP H0965677 A JPH0965677 A JP H0965677A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- control signal
- phase difference
- target
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】
【課題】 ＰＬＬ制御とＦＧサーボを共用したモータの
速度制御装置において、速度振動（周波数振動）を抑制
することにより、周波数引き込み過程の初期における初
回到達時間を短縮化すること。 【解決手段】モータの速度制御装置においては、制御信
号補正回路１０が周波数制御信号ＡＦＣ及び位相制御信
号ＡＰＣの電圧値の推移を監視して補正位相制御信号Ａ
ＰＣ′を生成する。モータが起動すると、引込過程検出
回路１１がこれを検出し、アナログスイッチ１７の可動
接点が切り替わり、補正位相制御信号ＡＰＣ′が目標電
圧値φVS（＝ＶCC／２）に固定される。このため、実際
は位相差が巡回していてもそれに伴うのこぎる波状の位
相差制御信号が混合回路７へは加わらず、固定された目
標電圧値φVSが印加するので、周波数（速度）の振動を
抑制することができ、周波数引き込み過程で目標周波数
までに到達する時間（初回到達時間）を短縮することが
できる。
速度制御装置において、速度振動（周波数振動）を抑制
することにより、周波数引き込み過程の初期における初
回到達時間を短縮化すること。 【解決手段】モータの速度制御装置においては、制御信
号補正回路１０が周波数制御信号ＡＦＣ及び位相制御信
号ＡＰＣの電圧値の推移を監視して補正位相制御信号Ａ
ＰＣ′を生成する。モータが起動すると、引込過程検出
回路１１がこれを検出し、アナログスイッチ１７の可動
接点が切り替わり、補正位相制御信号ＡＰＣ′が目標電
圧値φVS（＝ＶCC／２）に固定される。このため、実際
は位相差が巡回していてもそれに伴うのこぎる波状の位
相差制御信号が混合回路７へは加わらず、固定された目
標電圧値φVSが印加するので、周波数（速度）の振動を
抑制することができ、周波数引き込み過程で目標周波数
までに到達する時間（初回到達時間）を短縮することが
できる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＦＧサーボとＰＬ
Ｌ制御を併用したモータの速度制御装置に関し、特に、
ＰＬＬ制御に起因する速度（周波数）振動を抑制する技
術に関する。
Ｌ制御を併用したモータの速度制御装置に関し、特に、
ＰＬＬ制御に起因する速度（周波数）振動を抑制する技
術に関する。
【０００２】
【従来の技術】ＤＣモータやブラシレスモータの非同期
モータの速度制御方式として、基準周波数ｆS とモータ
の回転に比例したパルスジェネレータＦＧ（ＡＣタコジ
ェネレータ，シャフト・エンコーダなど）の周波数ｆT
との位相差φを位相比較器で比較して、その位相が一致
するようにモータを駆動するＰＬＬ（位相同期ループ）
制御方式は、周波数比較制御（ＦＧサーボ）方式に比
べ、飛躍的に安定性が高い。しかし、ＰＬＬ制御は、基
準周波数ｆS とパルスジェネレータの比較周波数ｆTGが
異なっていても、位相さえ一致していれば、位相同期過
程（ロックイン）がかかって、基準周波数ｆS 外の周波
数でもモータが安定に回転してしまうことが起こるた
め、本格的なＰＬＬ制御では、位相比較だけでなく、周
波数比較を並行して行い、誤動作を防ぐようにしてい
る。
モータの速度制御方式として、基準周波数ｆS とモータ
の回転に比例したパルスジェネレータＦＧ（ＡＣタコジ
ェネレータ，シャフト・エンコーダなど）の周波数ｆT
との位相差φを位相比較器で比較して、その位相が一致
するようにモータを駆動するＰＬＬ（位相同期ループ）
制御方式は、周波数比較制御（ＦＧサーボ）方式に比
べ、飛躍的に安定性が高い。しかし、ＰＬＬ制御は、基
準周波数ｆS とパルスジェネレータの比較周波数ｆTGが
異なっていても、位相さえ一致していれば、位相同期過
程（ロックイン）がかかって、基準周波数ｆS 外の周波
数でもモータが安定に回転してしまうことが起こるた
め、本格的なＰＬＬ制御では、位相比較だけでなく、周
波数比較を並行して行い、誤動作を防ぐようにしてい
る。
【０００３】図４は、従来のＰＬＬ制御とＦＧサーボを
共用した速度制御方式を示すブロック図である。この速
度制御方式は、基準周波数（指令又は目標）ｆS で発振
して基準信号θS を生成する基準発振器（ＯＳＣ）１
と、制御対象のモータＭの回転に比例したパルス周波数
（比較周波数）ｆT を持つ比較信号θT を生成するパル
スジェネレータＦＧと、その比較信号θT を増幅して波
形整形する増幅及び整形回路２と、周波数／電圧変換
（Ｆ／Ｖ変換）回路を有し、基準信号θS の基準周波数
ｆS と比較信号θT の周波数ｆT を比較して誤差を電圧
に変換する周波数比較器（ＦＣ）３と、基準信号θS の
位相と比較信号θT の位相を比較して位相差φを電圧に
変換するディジタル位相比較器（ＰＣ）４と、周波数比
較器（ＦＣ）３の比較出力をＤ／Ａ変換して周波数制御
信号ＡＦＣとするＤ／Ａコンパータ５と、位相比較器
（ＰＣ）４の比較出力をＤ／Ａ変換して位相制御信号Ａ
ＰＣとするＤ／Ａコンパータ６と、周波数制御信号ＡＦ
Ｃと位相制御信号ＡＰＣを混合する混合回路（加算回
路）７と、加算された制御信号ＣＴによりモータＭを駆
動するモータ駆動回路（ＤＣモータのときは電力増幅
器、ブラシレスモータのときは励磁切り換え回路）８と
を有して成る。
共用した速度制御方式を示すブロック図である。この速
度制御方式は、基準周波数（指令又は目標）ｆS で発振
して基準信号θS を生成する基準発振器（ＯＳＣ）１
と、制御対象のモータＭの回転に比例したパルス周波数
（比較周波数）ｆT を持つ比較信号θT を生成するパル
スジェネレータＦＧと、その比較信号θT を増幅して波
形整形する増幅及び整形回路２と、周波数／電圧変換
（Ｆ／Ｖ変換）回路を有し、基準信号θS の基準周波数
ｆS と比較信号θT の周波数ｆT を比較して誤差を電圧
に変換する周波数比較器（ＦＣ）３と、基準信号θS の
位相と比較信号θT の位相を比較して位相差φを電圧に
変換するディジタル位相比較器（ＰＣ）４と、周波数比
較器（ＦＣ）３の比較出力をＤ／Ａ変換して周波数制御
信号ＡＦＣとするＤ／Ａコンパータ５と、位相比較器
（ＰＣ）４の比較出力をＤ／Ａ変換して位相制御信号Ａ
ＰＣとするＤ／Ａコンパータ６と、周波数制御信号ＡＦ
Ｃと位相制御信号ＡＰＣを混合する混合回路（加算回
路）７と、加算された制御信号ＣＴによりモータＭを駆
動するモータ駆動回路（ＤＣモータのときは電力増幅
器、ブラシレスモータのときは励磁切り換え回路）８と
を有して成る。
【０００４】ＦＧサーボにおける比較信号θT の周波数
ｆT に対する周波数制御信号ＡＦＣの電圧特性は図５
（ａ）に示す如く、一般に基準周波数ｆS の前後周波数
でＦＧサーボがかかるようになっており、０〜下限周波
数ｆ1 まで電源電圧Ｖcc、上限周波数ｆ2 以上では電圧
ゼロであり、誤差ゼロの基準（目標）周波数ｆS では通
例Ｖcc／２になるように設定される。下限周波数ｆ1 〜
上限周波数ｆ2 の範囲（周波数引き込み範囲）に比較周
波数ｆT が入ると、フィードバック制御によりやがて基
準（目標）周波数ｆS に収斂制定される。また、ＰＬＬ
制御系の位相差φに対する位相制御信号ＡＰＣの電圧特
性は図５（ｂ）に示す如く、例えば位相差ゼロのときは
電圧ゼロで、比較信号θT の位相が遅れると共に比例し
て電圧値が大きくなり、遅れ位相差が３６０°で電源電
圧Ｖccとなる。モータの速度制御は位相差φがゼロでな
くとも一定位相差（定常位相誤差）で安定していれば良
いから、上記の特性では、目標位相差φS として通例１
８０°が選定され、その際の位相制御信号ＡＰＣの電圧
はＶcc／２になるように設定される。なお、ＰＬＬ制御
ではモータ自体が電圧制御発振器（ＶＣＯ）と見做され
ている。
ｆT に対する周波数制御信号ＡＦＣの電圧特性は図５
（ａ）に示す如く、一般に基準周波数ｆS の前後周波数
でＦＧサーボがかかるようになっており、０〜下限周波
数ｆ1 まで電源電圧Ｖcc、上限周波数ｆ2 以上では電圧
ゼロであり、誤差ゼロの基準（目標）周波数ｆS では通
例Ｖcc／２になるように設定される。下限周波数ｆ1 〜
上限周波数ｆ2 の範囲（周波数引き込み範囲）に比較周
波数ｆT が入ると、フィードバック制御によりやがて基
準（目標）周波数ｆS に収斂制定される。また、ＰＬＬ
制御系の位相差φに対する位相制御信号ＡＰＣの電圧特
性は図５（ｂ）に示す如く、例えば位相差ゼロのときは
電圧ゼロで、比較信号θT の位相が遅れると共に比例し
て電圧値が大きくなり、遅れ位相差が３６０°で電源電
圧Ｖccとなる。モータの速度制御は位相差φがゼロでな
くとも一定位相差（定常位相誤差）で安定していれば良
いから、上記の特性では、目標位相差φS として通例１
８０°が選定され、その際の位相制御信号ＡＰＣの電圧
はＶcc／２になるように設定される。なお、ＰＬＬ制御
ではモータ自体が電圧制御発振器（ＶＣＯ）と見做され
ている。
【０００５】上記のＰＬＬ制御とＦＧサーボを共用した
非同期モータの速度制御方式（同期化制御系）では、周
波数制御信号ＡＦＣと位相制御信号ＡＰＣが混合されて
いるため、位相制御信号ＡＰＣがＶcc／２の場合（位相
同期）でも、周波数制御信号ＡＦＣがＶcc／２でないと
きにはロックがかからず、基準（目標）周波数ｆS 以外
で誤って安定してしまうことはなく、ロックの誤動作が
防止されている。
非同期モータの速度制御方式（同期化制御系）では、周
波数制御信号ＡＦＣと位相制御信号ＡＰＣが混合されて
いるため、位相制御信号ＡＰＣがＶcc／２の場合（位相
同期）でも、周波数制御信号ＡＦＣがＶcc／２でないと
きにはロックがかからず、基準（目標）周波数ｆS 以外
で誤って安定してしまうことはなく、ロックの誤動作が
防止されている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
モータの速度制御方式にあっては、次のような問題点が
ある。
モータの速度制御方式にあっては、次のような問題点が
ある。
【０００７】 起動後、比較周波数ｆT がＦＧサーボ
範囲（周波数引き込み範囲ｆ1 〜ｆ2）に入ってから目
標周波数ｆS に到達するまでの時間（引き込み時間）が
長い。
範囲（周波数引き込み範囲ｆ1 〜ｆ2）に入ってから目
標周波数ｆS に到達するまでの時間（引き込み時間）が
長い。
【０００８】即ち、起動時から目標周波数ｆS に達する
までの期間では、周波数制御信号ＡＦＣの電圧値が目標
値Ｖcc／２以上であるため、モータ回転の加速過程にあ
り、この過程では比較信号θT の位相と基準信号θS の
位相との位相差φが０°→３６０°（０°）と巡回する
ことになり、３６０°と０°では位相制御信号ＡＰＣが
Ｖccだけ跳躍し、のこぎり波形となる。位相差φが１８
０°〜３６０°では位相制御信号ＡＰＣがＶcc／２以上
であるため、モータが加速状態になり、位相差φが０°
〜１８０°では位相制御信号ＡＰＣがＶcc／２以下であ
るため、モータが減速状態になり、図６に示すように、
ＦＧサーボ範囲でのＰＬＬ制御による速度振動が生じ
る。従って、周波数引き込み過程の初期ではこの速度振
動により目標周波数ｆS に達するまでの時間（引き込み
期間における初回到達時間）が遅くなるので、結果的に
周波数引き込み時間が長くなってしまう。
までの期間では、周波数制御信号ＡＦＣの電圧値が目標
値Ｖcc／２以上であるため、モータ回転の加速過程にあ
り、この過程では比較信号θT の位相と基準信号θS の
位相との位相差φが０°→３６０°（０°）と巡回する
ことになり、３６０°と０°では位相制御信号ＡＰＣが
Ｖccだけ跳躍し、のこぎり波形となる。位相差φが１８
０°〜３６０°では位相制御信号ＡＰＣがＶcc／２以上
であるため、モータが加速状態になり、位相差φが０°
〜１８０°では位相制御信号ＡＰＣがＶcc／２以下であ
るため、モータが減速状態になり、図６に示すように、
ＦＧサーボ範囲でのＰＬＬ制御による速度振動が生じ
る。従って、周波数引き込み過程の初期ではこの速度振
動により目標周波数ｆS に達するまでの時間（引き込み
期間における初回到達時間）が遅くなるので、結果的に
周波数引き込み時間が長くなってしまう。
【０００９】 モータが目標周波数ｆS に初回目に到
達してもこれを行き過ぎるので、前述したように、ＰＬ
Ｌ制御における位相差φの巡回に伴う位相差制御信号Ａ
ＰＣののこぎり波形による速度振動が生じているため、
図７（ｂ）に示す斜線部分のように、目標周波数ｆS を
既に超えている場合（周波数制御信号ＡＦＣがＶcc／２
以下）でも位相制御信号ＡＰＣが目標値Ｖcc／２以上に
なることがあり、モータは大きく加速されてしまうこと
がある。やがて、位相差φは１８０°未満となり、ＡＰ
Ｃが目標値Ｖcc／２以下の値となるものの（減速動
作）、その減速動作は制動するのではなく、励磁を弱め
負荷による自然減速を待つに過ぎないため、減速動作は
加速動作に比べて弱い。従って、目標周波数ｆS を超
え、出力トルクと負荷の折り合い点前後で加速・減速を
繰り返すため、周波数引き込み過程の後期で目標周波数
に初回目に到達した後も、周波数安定に到るまでに時間
（周波数安定時間）がかかることになる。
達してもこれを行き過ぎるので、前述したように、ＰＬ
Ｌ制御における位相差φの巡回に伴う位相差制御信号Ａ
ＰＣののこぎり波形による速度振動が生じているため、
図７（ｂ）に示す斜線部分のように、目標周波数ｆS を
既に超えている場合（周波数制御信号ＡＦＣがＶcc／２
以下）でも位相制御信号ＡＰＣが目標値Ｖcc／２以上に
なることがあり、モータは大きく加速されてしまうこと
がある。やがて、位相差φは１８０°未満となり、ＡＰ
Ｃが目標値Ｖcc／２以下の値となるものの（減速動
作）、その減速動作は制動するのではなく、励磁を弱め
負荷による自然減速を待つに過ぎないため、減速動作は
加速動作に比べて弱い。従って、目標周波数ｆS を超
え、出力トルクと負荷の折り合い点前後で加速・減速を
繰り返すため、周波数引き込み過程の後期で目標周波数
に初回目に到達した後も、周波数安定に到るまでに時間
（周波数安定時間）がかかることになる。
【００１０】以上のように、ＰＬＬ制御とＦＧサーボを
共用したモータの速度制御装置においては、ＰＬＬ制御
の位相差の目まぐるしい巡回変動に起因し、起動期の周
波数引き込み過程や負荷変動時の同期保持過程でのモー
タの加速動作が周波数振動の引き金となっている。
共用したモータの速度制御装置においては、ＰＬＬ制御
の位相差の目まぐるしい巡回変動に起因し、起動期の周
波数引き込み過程や負荷変動時の同期保持過程でのモー
タの加速動作が周波数振動の引き金となっている。
【００１１】ここで例えば、周波数制御信号ＡＦＣの電
圧範囲に比べ、位相制御信号ＡＰＣの電圧範囲（ダイナ
ミックレンジ）を狭小にした場合、周波数引き込み過程
での周波数（速度）振動を抑制できるところであるが、
負荷変動時の同期保持過程ではそのロック範囲が狭くな
るので、負荷変動時にはたやすくロックが外れてしま
い、速度安定性を損なう。また、起動時にはＦＧサーボ
だけを働かせ、周波数引き込み過程が終了した時点でタ
イマーなどでＰＬＬ制御を働かせるようにすることがで
き、周波数引き込み過程での速度振動を無くすことが可
能であるものの、かかる場合も負荷変動時に対処できな
い。
圧範囲に比べ、位相制御信号ＡＰＣの電圧範囲（ダイナ
ミックレンジ）を狭小にした場合、周波数引き込み過程
での周波数（速度）振動を抑制できるところであるが、
負荷変動時の同期保持過程ではそのロック範囲が狭くな
るので、負荷変動時にはたやすくロックが外れてしま
い、速度安定性を損なう。また、起動時にはＦＧサーボ
だけを働かせ、周波数引き込み過程が終了した時点でタ
イマーなどでＰＬＬ制御を働かせるようにすることがで
き、周波数引き込み過程での速度振動を無くすことが可
能であるものの、かかる場合も負荷変動時に対処できな
い。
【００１２】そこで上記問題点に鑑み、本発明の第１の
課題は、ＰＬＬ制御とＦＧサーボを共用したモータの速
度制御において、速度振動（周波数振動）を抑制するこ
とにより、周波数引き込み過程の初期における初回到達
時間を短縮化できるモータの速度制御装置を提供するこ
とにある。本発明の第２の課題は、速度振動（周波数振
動）を抑制することにより、周波数引き込み過程の後期
における周波数安定時間を短縮化できるモータの速度制
御装置を提供することにある。
課題は、ＰＬＬ制御とＦＧサーボを共用したモータの速
度制御において、速度振動（周波数振動）を抑制するこ
とにより、周波数引き込み過程の初期における初回到達
時間を短縮化できるモータの速度制御装置を提供するこ
とにある。本発明の第２の課題は、速度振動（周波数振
動）を抑制することにより、周波数引き込み過程の後期
における周波数安定時間を短縮化できるモータの速度制
御装置を提供することにある。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に、本発明の講じた手段は、加速過程でのＰＬＬ制御に
よる位相差の巡回を無くすように位相差制御信号を所定
値に固定するようにしている。
に、本発明の講じた手段は、加速過程でのＰＬＬ制御に
よる位相差の巡回を無くすように位相差制御信号を所定
値に固定するようにしている。
【００１４】即ち、本発明の第１の手段は、周波数比較
器からの周波数制御信号と位相比較器からの位相差制御
信号とを混合してＦＧサーボとＰＬＬ制御を併用したモ
ータの速度制御装置において、起動後に少なくとも周波
数引き込み過程であるか否かを検出する引込過程検出手
段と、比較周波数が目標周波数に到達したか否かを検出
する目標周波数クロス検出手段と、上記引込過程検出手
段の検出信号に基づき上記位相差制御信号の値を所定値
に固定すると共に、上記目標周波数クロス検出手段の検
出信号に基づき上記固定を解除する第１の位相差制御信
号補正回路とを有して成ることを特徴とする。
器からの周波数制御信号と位相比較器からの位相差制御
信号とを混合してＦＧサーボとＰＬＬ制御を併用したモ
ータの速度制御装置において、起動後に少なくとも周波
数引き込み過程であるか否かを検出する引込過程検出手
段と、比較周波数が目標周波数に到達したか否かを検出
する目標周波数クロス検出手段と、上記引込過程検出手
段の検出信号に基づき上記位相差制御信号の値を所定値
に固定すると共に、上記目標周波数クロス検出手段の検
出信号に基づき上記固定を解除する第１の位相差制御信
号補正回路とを有して成ることを特徴とする。
【００１５】また、本発明の第１の手段は、周波数比較
器からの周波数制御信号と位相比較器からの位相差制御
信号とを混合してＦＧサーボとＰＬＬ制御を併用したモ
ータの速度制御装置において、比較周波数が目標周波数
に到達したか否かを検出する目標周波数クロス検出手段
と、位相差が目標位相差を超えたか否かを検出する目標
位相差クロス検出手段と、上記比較周波数が目標周波数
以上で上記位相差が上記目標位相差を超えたときは上記
位相差制御信号の値を所定値に固定すると共に、上記条
件以外は上記固定を解除する第２の位相差制御信号補正
回路とを有して成ることを特徴とする。
器からの周波数制御信号と位相比較器からの位相差制御
信号とを混合してＦＧサーボとＰＬＬ制御を併用したモ
ータの速度制御装置において、比較周波数が目標周波数
に到達したか否かを検出する目標周波数クロス検出手段
と、位相差が目標位相差を超えたか否かを検出する目標
位相差クロス検出手段と、上記比較周波数が目標周波数
以上で上記位相差が上記目標位相差を超えたときは上記
位相差制御信号の値を所定値に固定すると共に、上記条
件以外は上記固定を解除する第２の位相差制御信号補正
回路とを有して成ることを特徴とする。
【００１６】なお、本発明は、上記第１の手段と第２の
手段を併有する構成を採用できる。
手段を併有する構成を採用できる。
【００１７】まず、第１の手段においては、モータが起
動すると、起動時の加速過程でしばらく推移するが、少
なくとも周波数引き込み過程に入ると、引込過程検出手
段がこれを検出するので、第１の位相差制御信号補正回
路によって位相差制御信号の値が所定値に固定される。
このため、実際は位相差が巡回していてもそれに伴うの
こぎり波形の位相差制御信号が混合手段に加わらず、固
定された所定値が印加するようになっているので、周波
数（速度）の振動を抑制することができる。このため、
周波数引き込み過程で目標周波数までに到達する時間を
短縮することができる。
動すると、起動時の加速過程でしばらく推移するが、少
なくとも周波数引き込み過程に入ると、引込過程検出手
段がこれを検出するので、第１の位相差制御信号補正回
路によって位相差制御信号の値が所定値に固定される。
このため、実際は位相差が巡回していてもそれに伴うの
こぎり波形の位相差制御信号が混合手段に加わらず、固
定された所定値が印加するようになっているので、周波
数（速度）の振動を抑制することができる。このため、
周波数引き込み過程で目標周波数までに到達する時間を
短縮することができる。
【００１８】ところで、周波数引き込み過程では比較周
波数が目標周波数に初回目に到達してもこれをやや行き
過ぎるので、ＰＬＬ制御における位相差の巡回に伴う位
相差制御信号ののこぎり波形による速度振動が生じてし
まう。しかし、第２の手段においては、比較周波数が目
標周波数以上になり、位相差が目標電圧値を超えると目
標位相差クロス検出手段がこれを検出するので、第２の
位相差制御信号補正回路によって位相差制御信号の値が
所定値に固定される。このため、周波数（速度）の振動
を抑制することができ、周波数安定になるまでの時間を
短縮できる。
波数が目標周波数に初回目に到達してもこれをやや行き
過ぎるので、ＰＬＬ制御における位相差の巡回に伴う位
相差制御信号ののこぎり波形による速度振動が生じてし
まう。しかし、第２の手段においては、比較周波数が目
標周波数以上になり、位相差が目標電圧値を超えると目
標位相差クロス検出手段がこれを検出するので、第２の
位相差制御信号補正回路によって位相差制御信号の値が
所定値に固定される。このため、周波数（速度）の振動
を抑制することができ、周波数安定になるまでの時間を
短縮できる。
【００１９】従って、第１及び第２の手段を採用する場
合には、周波数引き込み過程の初期及び後期で時間短縮
を図ることができ、短い引き込み期間のモータ速度制御
が実現できる。また、周波数安定後はＰＬＬ制御がかか
っているので、同期保持範囲が広く、負荷変動等に起因
する同期外れを抑制できる。
合には、周波数引き込み過程の初期及び後期で時間短縮
を図ることができ、短い引き込み期間のモータ速度制御
が実現できる。また、周波数安定後はＰＬＬ制御がかか
っているので、同期保持範囲が広く、負荷変動等に起因
する同期外れを抑制できる。
【００２０】
【００２１】
【実施例】次に、本発明の実施例を添付図面に基づいて
説明する。
説明する。
【００２２】図１は、本発明の実施例に係るモータの速
度制御装置を示すブロック図である。本例のモータの速
度制御装置は、基準（目標）周波数ｆS で発振して基準
信号θS を生成する基準発振器（ＯＳＣ）１と、制御対
象のモータＭの回転に比例したパルス周波数（比較周波
数）ｆT を持つ比較信号θT を生成するパルスジェネレ
ータＦＧと（ＡＣタコジェネレータ，シャフト・エンコ
ーダなど）、その比較信号θT を増幅して波形整形する
増幅及び整形回路２と、周波数／電圧変換（Ｆ／Ｖ変
換）回路を有し、基準信号θS の基準周波数ｆS と比較
信号θT の周波数ｆT を比較して誤差を電圧に変換する
周波数比較器（ＦＣ）３と、基準信号θSの位相と比較
信号θT の位相を比較して位相差φを電圧に変換するデ
ィジタル位相比較器（ＰＣ）４と、周波数比較器（Ｆ
Ｃ）３の比較出力をＤ／Ａ変換して周波数制御信号ＡＦ
Ｃとするディジタル／アナログ変換器５と、位相比較器
（ＰＣ）４の比較出力をＤ／Ａ変換して位相制御信号Ａ
ＰＣとするディジタル／アナログ変換器６と、周波数制
御信号ＡＦＣ及び位相制御信号ＡＰＣの電圧値の推移を
監視して補正位相制御信号ＡＰＣ′を生成する制御信号
補正回路１０と、周波数制御信号ＡＦＣと補正位相制御
信号ＡＰＣ′を混合（加算）して制御信号ＣＴを生成す
る混合回路（加算回路）７と、制御信号ＣＴによりモー
タＭを駆動するモータ駆動回路（ＤＣモータのときは電
力増幅器、ブラシレスモータのときは励磁切り換え回
路）８とを有して成る。
度制御装置を示すブロック図である。本例のモータの速
度制御装置は、基準（目標）周波数ｆS で発振して基準
信号θS を生成する基準発振器（ＯＳＣ）１と、制御対
象のモータＭの回転に比例したパルス周波数（比較周波
数）ｆT を持つ比較信号θT を生成するパルスジェネレ
ータＦＧと（ＡＣタコジェネレータ，シャフト・エンコ
ーダなど）、その比較信号θT を増幅して波形整形する
増幅及び整形回路２と、周波数／電圧変換（Ｆ／Ｖ変
換）回路を有し、基準信号θS の基準周波数ｆS と比較
信号θT の周波数ｆT を比較して誤差を電圧に変換する
周波数比較器（ＦＣ）３と、基準信号θSの位相と比較
信号θT の位相を比較して位相差φを電圧に変換するデ
ィジタル位相比較器（ＰＣ）４と、周波数比較器（Ｆ
Ｃ）３の比較出力をＤ／Ａ変換して周波数制御信号ＡＦ
Ｃとするディジタル／アナログ変換器５と、位相比較器
（ＰＣ）４の比較出力をＤ／Ａ変換して位相制御信号Ａ
ＰＣとするディジタル／アナログ変換器６と、周波数制
御信号ＡＦＣ及び位相制御信号ＡＰＣの電圧値の推移を
監視して補正位相制御信号ＡＰＣ′を生成する制御信号
補正回路１０と、周波数制御信号ＡＦＣと補正位相制御
信号ＡＰＣ′を混合（加算）して制御信号ＣＴを生成す
る混合回路（加算回路）７と、制御信号ＣＴによりモー
タＭを駆動するモータ駆動回路（ＤＣモータのときは電
力増幅器、ブラシレスモータのときは励磁切り換え回
路）８とを有して成る。
【００２３】なお、本例においては、周波数比較器３の
比較信号θT の周波数ｆT に対する周波数制御信号ＡＦ
Ｃの電圧特性は図５（ａ）に示す特性であり、また、位
相比較器４の位相差φに対する位相制御信号ＡＰＣの電
圧特性は図５（ａ）に示す特性である。
比較信号θT の周波数ｆT に対する周波数制御信号ＡＦ
Ｃの電圧特性は図５（ａ）に示す特性であり、また、位
相比較器４の位相差φに対する位相制御信号ＡＰＣの電
圧特性は図５（ａ）に示す特性である。
【００２４】制御信号補正回路１０は、例えば２つのコ
ンパレータと論理ゲートで構成されされ、周波数制御信
号ＡＦＣの電圧値が上限閾値以下で下限閾値以上である
ことを判定することにより系が周波数引き込み過程にあ
るか否かを検出する引込過程検出回路１１と、例えばコ
ンパレータで構成され、周波数制御信号ＡＦＣと目標周
波数ｆS に対応した目標電圧値ＦVS（＝ＶCC／２）とを
比較することにより比較周波数ｆT が目標周波数ｆS を
超えたか否かを検出する目標周波数クロス検出回路１２
と、例えばＲＳフリップ・フロップで構成され、引込過
程検出回路１１からの高レベルの非引込検出信号Ｄ１で
セットされ、目標周波数クロス検出回路１２からの高レ
ベルの周波数クロス検出信号Ｄ２でリセットされる第１
の切替え制御信号作成回路１３と、例えばコンパレータ
で構成され、位相制御信号ＡＰＣと目標位相差１８０°
に対応した目標電圧値φVS（＝ＶCC／２）とを比較する
ことにより位相差φが目標位相差１８０°を超えたか否
かを検出する目標位相差クロス検出回路１４と、論理積
ゲートで構成され、目標周波数クロス検出回路１２から
の高レベルの周波数クロス検出信号Ｄ２と目標位相差ク
ロス検出回路１４からの高レベルの位相差クロス検出信
号Ｄ３を２入力とする第２の切替え制御信号作成回路１
５と、論理和ゲートで構成され、第１の切替え制御信号
作成回路１３からの高レベルの初期切替え制御信号Ｓ１
と第２の切替え制御信号作成回路１５からの高レベルの
後期切替え制御信号Ｓ２とから合成切替え制御信号Ｓを
作成する切替え制御信号合成回路１６と、合成切替え制
御信号Ｓにより位相制御信号ＡＰＣ又は目標位相差１８
０°に対応した目標電圧値φVS（＝ＶCC／２）と切り換
えて補正位相制御信号ＡＰＣ′として混合回路７の一方
入力に供給するアナログスイッチ（切替え回路）１７と
を有している。
ンパレータと論理ゲートで構成されされ、周波数制御信
号ＡＦＣの電圧値が上限閾値以下で下限閾値以上である
ことを判定することにより系が周波数引き込み過程にあ
るか否かを検出する引込過程検出回路１１と、例えばコ
ンパレータで構成され、周波数制御信号ＡＦＣと目標周
波数ｆS に対応した目標電圧値ＦVS（＝ＶCC／２）とを
比較することにより比較周波数ｆT が目標周波数ｆS を
超えたか否かを検出する目標周波数クロス検出回路１２
と、例えばＲＳフリップ・フロップで構成され、引込過
程検出回路１１からの高レベルの非引込検出信号Ｄ１で
セットされ、目標周波数クロス検出回路１２からの高レ
ベルの周波数クロス検出信号Ｄ２でリセットされる第１
の切替え制御信号作成回路１３と、例えばコンパレータ
で構成され、位相制御信号ＡＰＣと目標位相差１８０°
に対応した目標電圧値φVS（＝ＶCC／２）とを比較する
ことにより位相差φが目標位相差１８０°を超えたか否
かを検出する目標位相差クロス検出回路１４と、論理積
ゲートで構成され、目標周波数クロス検出回路１２から
の高レベルの周波数クロス検出信号Ｄ２と目標位相差ク
ロス検出回路１４からの高レベルの位相差クロス検出信
号Ｄ３を２入力とする第２の切替え制御信号作成回路１
５と、論理和ゲートで構成され、第１の切替え制御信号
作成回路１３からの高レベルの初期切替え制御信号Ｓ１
と第２の切替え制御信号作成回路１５からの高レベルの
後期切替え制御信号Ｓ２とから合成切替え制御信号Ｓを
作成する切替え制御信号合成回路１６と、合成切替え制
御信号Ｓにより位相制御信号ＡＰＣ又は目標位相差１８
０°に対応した目標電圧値φVS（＝ＶCC／２）と切り換
えて補正位相制御信号ＡＰＣ′として混合回路７の一方
入力に供給するアナログスイッチ（切替え回路）１７と
を有している。
【００２５】ここで、引込過程検出回路１１，目標周波
数クロス検出回路１２，切替え制御信号合成回路１６及
びアナログスイッチ１７は、周波数引き込み過程の初期
での補正位相制御信号ＡＰＣ′を作成する初期（第１）
位相差制御信号補正回路を構成している。また、目標周
波数クロス検出回路１２，目標位相差クロス検出回路１
４，第２の切替え制御信号作成回路１５，切替え制御信
号合成回路１６及びアナログスイッチ１７は、周波数引
き込み過程の後期での補正位相制御信号ＡＰＣ′を作成
する後期（第２）位相差制御信号補正回路を構成してい
る。
数クロス検出回路１２，切替え制御信号合成回路１６及
びアナログスイッチ１７は、周波数引き込み過程の初期
での補正位相制御信号ＡＰＣ′を作成する初期（第１）
位相差制御信号補正回路を構成している。また、目標周
波数クロス検出回路１２，目標位相差クロス検出回路１
４，第２の切替え制御信号作成回路１５，切替え制御信
号合成回路１６及びアナログスイッチ１７は、周波数引
き込み過程の後期での補正位相制御信号ＡＰＣ′を作成
する後期（第２）位相差制御信号補正回路を構成してい
る。
【００２６】次に、本例のモータ速度制御過程を説明す
る。
る。
【００２７】まず、モータが起動すると、図２（ａ）に
示す如く、周波数制御信号ＡＦＣが電源電圧Ｖccとな
り、起動時の加速過程でしばらく推移する。この起動期
においては、引込過程検出回路１１が周波数の引き込み
範囲外であることを示す高レベルの非引込検出信号Ｄ１
をすぐに出力するため、第１の切替え制御信号作成回路
１３がセットされて、高レベルの初期切替え制御信号Ｓ
１が送出される。これにより合成切替え制御信号Ｓが高
レベルとなるので、アナログスイッチ１７の可動接点は
目標電圧値φVS（＝ＶCC／２）の接点に接続し、補正位
相制御信号ＡＰＣ′は位相比較器４からの位相制御信号
ＡＰＣの値に拘わらず、図２（ｂ）に示す如く、強制的
に目標電圧値φVSに固定される。
示す如く、周波数制御信号ＡＦＣが電源電圧Ｖccとな
り、起動時の加速過程でしばらく推移する。この起動期
においては、引込過程検出回路１１が周波数の引き込み
範囲外であることを示す高レベルの非引込検出信号Ｄ１
をすぐに出力するため、第１の切替え制御信号作成回路
１３がセットされて、高レベルの初期切替え制御信号Ｓ
１が送出される。これにより合成切替え制御信号Ｓが高
レベルとなるので、アナログスイッチ１７の可動接点は
目標電圧値φVS（＝ＶCC／２）の接点に接続し、補正位
相制御信号ＡＰＣ′は位相比較器４からの位相制御信号
ＡＰＣの値に拘わらず、図２（ｂ）に示す如く、強制的
に目標電圧値φVSに固定される。
【００２８】やがて、モータ速度が増し、比較周波数ｆ
T が下限周波数ｆ1 を超え、周波数引き込み過程に入り
と、引込過程検出回路１１がそれを検出し、信号Ｄ１が
低レベルに戻る。この周波数引き込み過程に入ってから
も、第１の切替え制御信号作成回路１３がセットされた
ままであるので、図２（ｂ）に示す如く、補正位相制御
信号ＡＰＣ′は目標電圧値φVS（＝ＶCC／２）に維持さ
れている。このため、周波数引き込み過程の初期におい
ては周波数制御のみが機能しており、図２（ａ）に示す
ように周波数制御信号ＡＦＣが指数関数的に目標周波数
ｆS に収斂して行くため、ＰＬＬ制御の位相差の巡回変
動が発生せず、周波数引き込み過程の初期における周波
数振動は起こらない。従って、引き込み過程では可及的
に目標周波数ｆS に到達するため、初回到達時間の短縮
化を図ることができる。実機に上記回路を組み込んで実
測した結果、速度の振動は減り、初回到達時間は従前に
比べ１／５程度に短縮された。
T が下限周波数ｆ1 を超え、周波数引き込み過程に入り
と、引込過程検出回路１１がそれを検出し、信号Ｄ１が
低レベルに戻る。この周波数引き込み過程に入ってから
も、第１の切替え制御信号作成回路１３がセットされた
ままであるので、図２（ｂ）に示す如く、補正位相制御
信号ＡＰＣ′は目標電圧値φVS（＝ＶCC／２）に維持さ
れている。このため、周波数引き込み過程の初期におい
ては周波数制御のみが機能しており、図２（ａ）に示す
ように周波数制御信号ＡＦＣが指数関数的に目標周波数
ｆS に収斂して行くため、ＰＬＬ制御の位相差の巡回変
動が発生せず、周波数引き込み過程の初期における周波
数振動は起こらない。従って、引き込み過程では可及的
に目標周波数ｆS に到達するため、初回到達時間の短縮
化を図ることができる。実機に上記回路を組み込んで実
測した結果、速度の振動は減り、初回到達時間は従前に
比べ１／５程度に短縮された。
【００２９】比較周波数ｆT が目標周波数ｆS に最初に
到達すると、目標周波数クロス検出回路１２がこれを検
出するため、高レベルの周波数クロス検出信号Ｄ２が発
生し、これにより第１の切替え制御信号作成回路１３が
リセットされて、信号Ｓ１即ち信号Ｓが低レベルとな
り、アナログスイッチ１７の可動接点は位相制御信号Ａ
ＰＣの接点に接続し、補正位相制御信号ＡＰＣ′は位相
制御信号ＡＰＣと等しくなる。このため、引き込み過程
で目標周波数ｆS に到達した後は、ＰＬＬ制御が機能す
る。
到達すると、目標周波数クロス検出回路１２がこれを検
出するため、高レベルの周波数クロス検出信号Ｄ２が発
生し、これにより第１の切替え制御信号作成回路１３が
リセットされて、信号Ｓ１即ち信号Ｓが低レベルとな
り、アナログスイッチ１７の可動接点は位相制御信号Ａ
ＰＣの接点に接続し、補正位相制御信号ＡＰＣ′は位相
制御信号ＡＰＣと等しくなる。このため、引き込み過程
で目標周波数ｆS に到達した後は、ＰＬＬ制御が機能す
る。
【００３０】周波数引き込み過程では比較周波数ｆT が
目標周波数ｆS に初回目に到達してもこれをやや行き過
ぎるので、前述したように、ＰＬＬ制御における位相差
φの巡回に伴う位相差制御信号ＡＰＣののこぎり波形に
よる速度振動が生じてしまう。しかし、本例では、比較
周波数ｆT が目標周波数ｆS 以上（周波数制御信号ＡＦ
Ｃの値が目標電圧値ＦVS（＝ＶCC／２）以下）になる
と、目標周波数クロス検出回路１２がこれを検出し、高
レベルの周波数クロス検出信号Ｄ２が発生すると共に、
位相差φが１８０°〜３６０°であるとき（位相差制御
信号ＡＰの値が目標電圧値φVS（＝ＶCC／２）以下であ
るとき）には目標位相差クロス検出回路１４がこれを検
出し、高レベルの位相差クロス検出信号Ｄ３が発生する
ので、第２の切替え制御信号作成回路１５が後期切替え
制御信号Ｓ２を出力し、合成切替え制御信号Ｓが高レベ
ルになる。この結果、アナログスイッチ１７の可動接点
は目標電圧値φVS（＝ＶCC／２）の接点に接続し、補正
位相制御信号ＡＰＣ′は位相比較器４からの位相制御信
号ＡＰＣの値に拘わらず、図３（ｂ）に示す如く、強制
的に目標電圧値φVSに固定される。このため、目標周波
数以上でのＰＬＬ制御による加速誤動作が無くなるた
め、フィードバック系での行き過ぎ周波数の引き戻し作
用が強くなり、周波数の振動（発振）が少なくなる。従
って、周波数引き込み過程での目標周波数に到達した
後、周波数安定に到る期間を短縮することができる。
目標周波数ｆS に初回目に到達してもこれをやや行き過
ぎるので、前述したように、ＰＬＬ制御における位相差
φの巡回に伴う位相差制御信号ＡＰＣののこぎり波形に
よる速度振動が生じてしまう。しかし、本例では、比較
周波数ｆT が目標周波数ｆS 以上（周波数制御信号ＡＦ
Ｃの値が目標電圧値ＦVS（＝ＶCC／２）以下）になる
と、目標周波数クロス検出回路１２がこれを検出し、高
レベルの周波数クロス検出信号Ｄ２が発生すると共に、
位相差φが１８０°〜３６０°であるとき（位相差制御
信号ＡＰの値が目標電圧値φVS（＝ＶCC／２）以下であ
るとき）には目標位相差クロス検出回路１４がこれを検
出し、高レベルの位相差クロス検出信号Ｄ３が発生する
ので、第２の切替え制御信号作成回路１５が後期切替え
制御信号Ｓ２を出力し、合成切替え制御信号Ｓが高レベ
ルになる。この結果、アナログスイッチ１７の可動接点
は目標電圧値φVS（＝ＶCC／２）の接点に接続し、補正
位相制御信号ＡＰＣ′は位相比較器４からの位相制御信
号ＡＰＣの値に拘わらず、図３（ｂ）に示す如く、強制
的に目標電圧値φVSに固定される。このため、目標周波
数以上でのＰＬＬ制御による加速誤動作が無くなるた
め、フィードバック系での行き過ぎ周波数の引き戻し作
用が強くなり、周波数の振動（発振）が少なくなる。従
って、周波数引き込み過程での目標周波数に到達した
後、周波数安定に到る期間を短縮することができる。
【００３１】やがて周波数が安定すると、ＰＬＬ制御が
機能し、位相同期過程に目標位相差（定常位相差）１８
０°になるよう位相制御され、高精度の速度制御が達成
あされる。ここで、負荷変動が生じても、ＰＬＬ制御が
機能しており、同期保持範囲が広くなっているので、モ
ータの脱調の危険が少ない。
機能し、位相同期過程に目標位相差（定常位相差）１８
０°になるよう位相制御され、高精度の速度制御が達成
あされる。ここで、負荷変動が生じても、ＰＬＬ制御が
機能しており、同期保持範囲が広くなっているので、モ
ータの脱調の危険が少ない。
【００３２】本例では起動加速期では補正位相制御信号
ＡＰＣ′が目標電圧値φVS（＝ＶCC／２）になるように
設定されている。このため、混合回路７の混合出力は３
ＶCC／２となっているが、これはモータ駆動回路のオペ
アンプの基準電圧以上としてあるので、強い起動加速が
生じるようになっている。なお、起動加速期では補正位
相制御信号ＡＰＣ′の値がＶCCになるように設定するこ
ともできる。かかる場合、引込過程検出回路１１は周波
数引き込み状態を検出すると高レベルの検出信号Ｄ１を
生じるように構成する。
ＡＰＣ′が目標電圧値φVS（＝ＶCC／２）になるように
設定されている。このため、混合回路７の混合出力は３
ＶCC／２となっているが、これはモータ駆動回路のオペ
アンプの基準電圧以上としてあるので、強い起動加速が
生じるようになっている。なお、起動加速期では補正位
相制御信号ＡＰＣ′の値がＶCCになるように設定するこ
ともできる。かかる場合、引込過程検出回路１１は周波
数引き込み状態を検出すると高レベルの検出信号Ｄ１を
生じるように構成する。
【００３３】
【発明の効果】以上説明したように、本発明は、位相比
較器からの位相差制御信号をそのまま混合手段に加える
のではなく、周波数推移や位相差推移を監視しながら、
加速過程でのＰＬＬ制御による位相差の巡回を無くすよ
うに位相差制御信号を所定値に切替え固定するようにし
ていることを特徴とするものであるから、次のような効
果を奏する。
較器からの位相差制御信号をそのまま混合手段に加える
のではなく、周波数推移や位相差推移を監視しながら、
加速過程でのＰＬＬ制御による位相差の巡回を無くすよ
うに位相差制御信号を所定値に切替え固定するようにし
ていることを特徴とするものであるから、次のような効
果を奏する。
【００３４】 起動後、少なくとも周波数引き込み過
程に入ると、引込過程検出手段がこれを検出するので、
第１の位相差制御信号補正回路によって位相差制御信号
の値が所定値に固定される。このため、周波数（速度）
の振動を抑制することができ、周波数引き込み過程で目
標周波数までに到達する時間（初回到達時間）を短縮化
することができる。
程に入ると、引込過程検出手段がこれを検出するので、
第１の位相差制御信号補正回路によって位相差制御信号
の値が所定値に固定される。このため、周波数（速度）
の振動を抑制することができ、周波数引き込み過程で目
標周波数までに到達する時間（初回到達時間）を短縮化
することができる。
【００３５】 比較周波数が目標周波数以上になり、
位相差が目標電圧値を超えると目標位相差クロス検出手
段がこれを検出するので、第２の位相差制御信号補正回
路によって位相差制御信号の値が所定値に固定される。
このため、周波数（速度）の振動を抑制することがで
き、周波数安定になるまでの時間（周波数安定時間）を
短縮できる。
位相差が目標電圧値を超えると目標位相差クロス検出手
段がこれを検出するので、第２の位相差制御信号補正回
路によって位相差制御信号の値が所定値に固定される。
このため、周波数（速度）の振動を抑制することがで
き、周波数安定になるまでの時間（周波数安定時間）を
短縮できる。
【００３６】 第１及び第２の手段を併有する場合に
は、周波数引き込み過程の初期及び後期で時間短縮を図
ることができ、短い引き込み期間のモータ速度制御が実
現できる。また、周波数安定後はＰＬＬ制御がかかって
いるので、同期保持範囲が広く、負荷変動等に起因する
同期外れを抑制できる。
は、周波数引き込み過程の初期及び後期で時間短縮を図
ることができ、短い引き込み期間のモータ速度制御が実
現できる。また、周波数安定後はＰＬＬ制御がかかって
いるので、同期保持範囲が広く、負荷変動等に起因する
同期外れを抑制できる。
【図１】本発明の実施例に係るモータの速度制御装置を
示すブロック図である。
示すブロック図である。
【図２】（ａ）は上記実施例において特に周波数引き込
み過程初期での時間対周波数制御信号ＡＦＣの値の推移
を示すグラフ、（ｂ）は上記実施例において特に周波数
引き込み過程初期での時間対位相差制御信号ＡＰＣの値
の推移を示すグラフである。
み過程初期での時間対周波数制御信号ＡＦＣの値の推移
を示すグラフ、（ｂ）は上記実施例において特に周波数
引き込み過程初期での時間対位相差制御信号ＡＰＣの値
の推移を示すグラフである。
【図３】（ａ）は上記実施例において特に周波数引き込
み過程後期での時間対周波数制御信号ＡＦＣの値の推移
を示すグラフ、（ｂ）は上記実施例において特に周波数
引き込み過程後期での時間対位相差制御信号ＡＰＣの値
の推移を示すグラフである。
み過程後期での時間対周波数制御信号ＡＦＣの値の推移
を示すグラフ、（ｂ）は上記実施例において特に周波数
引き込み過程後期での時間対位相差制御信号ＡＰＣの値
の推移を示すグラフである。
【図４】従来のＰＬＬ制御とＦＧサーボを共用したモー
タの速度制御装置を示すブロック図である。
タの速度制御装置を示すブロック図である。
【図５】（ａ）は周波数比較器の比較周波数ｆT 対周波
数制御信号ＡＦＣの特性を示すグラフ、（ｂ）は位相比
較器の位相差φ対位相差制御信号ＡＰＣの特性を示すグ
ラフである。
数制御信号ＡＦＣの特性を示すグラフ、（ｂ）は位相比
較器の位相差φ対位相差制御信号ＡＰＣの特性を示すグ
ラフである。
【図６】図４に示すモータの速度制御装置において時間
対周波数制御信号ＡＦＣと位相差制御信号ＡＰＣの和の
値の推移を示すグラフである。
対周波数制御信号ＡＦＣと位相差制御信号ＡＰＣの和の
値の推移を示すグラフである。
【図７】図４に示すモータの速度制御装置において周波
数引き込み過程での時間対周波数制御信号ＡＦＣの値の
推移を示すグラフ、（ｂ）は図４に示すモータの速度制
御装置において周波数引き込み過程での時間対位相差制
御信号ＡＰＣの値の推移を示すグラフである。
数引き込み過程での時間対周波数制御信号ＡＦＣの値の
推移を示すグラフ、（ｂ）は図４に示すモータの速度制
御装置において周波数引き込み過程での時間対位相差制
御信号ＡＰＣの値の推移を示すグラフである。
１…基準発振器（ＯＳＣ） ２…増幅及び整形回路 ３…周波数比較器 ４…位相比較器 ５，６…ディジタル／アナログ変換器 ７…混合回路 ８…モータ駆動回路 １０…制御信号補正回路 １１…引込過程検出回路 １２…目標周波数クロス検出回路 １３…第１の切替え制御信号作成回路 １４…目標位相差クロス検出回路 １５…第２の切替え制御信号作成回路 １６…切替え制御信号合成回路 １７…アナログスイッチ ｆS …基準（目標）周波数 ｆT …比較周波数 φ…位相差 φVS…目標位相差の目標電圧値 ＦVS…目標周波数の目標電圧値 ＡＰＣ′…補正位相制御信号 ＡＦＣ…補正周波数制御信号。
Claims (3)
- 【請求項１】 周波数比較器からの周波数制御信号と位
相比較器からの位相差制御信号とを混合してＦＧサーボ
とＰＬＬ制御を併用したモータの速度制御装置におい
て、起動後に少なくとも周波数引き込み過程であるか否
かを検出する引込過程検出手段と、比較周波数が目標周
波数に到達したか否かを検出する目標周波数クロス検出
手段と、前記引込過程検出手段の検出信号に基づき前記
位相差制御信号の値を所定値に固定すると共に、前記目
標周波数クロス検出手段の検出信号に基づき前記固定を
解除する第１の位相差制御信号補正回路とを有して成る
ことを特徴とするモータの速度制御装置。 - 【請求項２】 請求項１において、位相差が目標位相差
を超えたか否かを検出する目標位相差クロス検出手段
と、前記比較周波数が前記目標周波数以上で前記位相差
が前記目標位相差を超えたときは前記位相差制御信号の
値を所定値に固定すると共に、前記条件以外は前記固定
を解除する第２の位相差制御信号補正回路とを有して成
ることを特徴とするモータの速度制御装置。 - 【請求項３】 周波数比較器からの周波数制御信号と位
相比較器からの位相差制御信号とを混合してＦＧサーボ
とＰＬＬ制御を併用したモータの速度制御装置におい
て、比較周波数が目標周波数に到達したか否かを検出す
る目標周波数クロス検出手段と、位相差が目標位相差を
超えたか否かを検出する目標位相差クロス検出手段と、
前記比較周波数が目標周波数以上で前記位相差が前記目
標位相差を超えたときは前記位相差制御信号の値を所定
値に固定すると共に、前記条件以外は前記固定を解除す
る第２の位相差制御信号補正回路とを有して成ることを
特徴とするモータの速度制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7219242A JPH0965677A (ja) | 1995-08-28 | 1995-08-28 | モータの速度制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7219242A JPH0965677A (ja) | 1995-08-28 | 1995-08-28 | モータの速度制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0965677A true JPH0965677A (ja) | 1997-03-07 |
Family
ID=16732451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7219242A Pending JPH0965677A (ja) | 1995-08-28 | 1995-08-28 | モータの速度制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0965677A (ja) |
-
1995
- 1995-08-28 JP JP7219242A patent/JPH0965677A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2581398B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| US7332884B2 (en) | Electric motor control strategies | |
| US4958948A (en) | System for driving a brushless motor | |
| US6121747A (en) | Electric motor controller | |
| WO2017214972A1 (zh) | 使电动机稳定地停止的装置和方法 | |
| JPH0965677A (ja) | モータの速度制御装置 | |
| GB2059635A (en) | Control apparatus particularly for driving gyroscope rotors | |
| JPH09163779A (ja) | モータの速度制御装置 | |
| JPH05168270A (ja) | モータ回転速度制御回路および制御方式 | |
| US11732663B2 (en) | Starter-generator speed control | |
| JP3126372B2 (ja) | モータ制御回路 | |
| JP2789808B2 (ja) | ブラシレスモータの起動方法 | |
| JP2912617B2 (ja) | モータ制御装置 | |
| JPS5825037B2 (ja) | 無整流子電動機の電機子反作用補償方法 | |
| JPH08116693A (ja) | ステッピングモータの駆動回路 | |
| JPH04261388A (ja) | ブラシレスモータの起動方法 | |
| JPS60223488A (ja) | 回転位相制御回路 | |
| JPS59169373A (ja) | 直流モ−タの速度制御装置 | |
| JP2925787B2 (ja) | モータの停止回路 | |
| JPH07222475A (ja) | モータ速度制御回路 | |
| JP2998400B2 (ja) | モータの速度制御装置 | |
| JP2760884B2 (ja) | ブラシレスｄｃモータの制動方法と制動装置 | |
| JP2000152642A (ja) | Ｐｗｍインバータのキャリア発生回路 | |
| JPS62114483A (ja) | モ−タの起動加速ｐｌｌ制御回路 | |
| JPH10150790A (ja) | サーボモータの制御装置及び制御方法 |