JPH09163779A - モータの速度制御装置 - Google Patents
モータの速度制御装置Info
- Publication number
- JPH09163779A JPH09163779A JP7321655A JP32165595A JPH09163779A JP H09163779 A JPH09163779 A JP H09163779A JP 7321655 A JP7321655 A JP 7321655A JP 32165595 A JP32165595 A JP 32165595A JP H09163779 A JPH09163779 A JP H09163779A
- Authority
- JP
- Japan
- Prior art keywords
- period
- control signal
- voltage
- acceleration
- motor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】
【課題】 ＰＬＬ制御とＦＧサーボを共用したモータの
速度制御装置において、モータ加速過程での速度振動を
抑制すること。 【解決手段】 加速期ＡＰＣ転移防止回路２０は、周波
数制御信号ＡＦＣを臨界電圧ＦVSと比較して加速期を判
定する加速期判定回路２１と、位相差制御信号ＡＰＣを
最高近傍電圧φVMAXと比較して転移を予見するＡＰＣ下
降転移判定回路２２と、回路２１，２２の出力から加速
期のＡＰＣ下降転移の発生を予見する加速期ＡＰＣ転移
判定回路２３と、リセット信号を作るインバータＩＮＶ
１と、回路２３の出力が高レベルになるとＱ出力が高レ
ベルにセットされる共に、インバータＩＮＶ１の高レベ
ル出力によりリセットされる加速期補正期間指定回路２
４と、回路２４の高レベルのＱ出力により加速促進電圧
５Ｖを選択して出力し、そのＱ出力の低レベルによりＡ
ＰＣを選択する電圧セレクタ２５とから成る。加速過程
では混合回路７へ不連続転移するＡＰＣが出力されない
ため、速度振動が抑制され、また加速促進電圧５Ｖの供
給により速度達成するまでが短時間となる。
速度制御装置において、モータ加速過程での速度振動を
抑制すること。 【解決手段】 加速期ＡＰＣ転移防止回路２０は、周波
数制御信号ＡＦＣを臨界電圧ＦVSと比較して加速期を判
定する加速期判定回路２１と、位相差制御信号ＡＰＣを
最高近傍電圧φVMAXと比較して転移を予見するＡＰＣ下
降転移判定回路２２と、回路２１，２２の出力から加速
期のＡＰＣ下降転移の発生を予見する加速期ＡＰＣ転移
判定回路２３と、リセット信号を作るインバータＩＮＶ
１と、回路２３の出力が高レベルになるとＱ出力が高レ
ベルにセットされる共に、インバータＩＮＶ１の高レベ
ル出力によりリセットされる加速期補正期間指定回路２
４と、回路２４の高レベルのＱ出力により加速促進電圧
５Ｖを選択して出力し、そのＱ出力の低レベルによりＡ
ＰＣを選択する電圧セレクタ２５とから成る。加速過程
では混合回路７へ不連続転移するＡＰＣが出力されない
ため、速度振動が抑制され、また加速促進電圧５Ｖの供
給により速度達成するまでが短時間となる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＦＧサーボとＰＬ
Ｌ制御を併用したモータの速度制御装置に関し、特に、
ＰＬＬ制御に起因する速度（周波数）振動を抑制する技
術に関する。
Ｌ制御を併用したモータの速度制御装置に関し、特に、
ＰＬＬ制御に起因する速度（周波数）振動を抑制する技
術に関する。
【０００２】
【従来の技術】ＤＣモータやブラシレスモータ等の非同
期モータの速度制御方式として、基準（目標）周波数ｆ
S とモータの実回転速度に比例したパルスジェネレータ
ＦＧ（ＡＣタコジェネレータ，シャフト・エンコーダな
ど）の周波数ｆT との位相差φを位相比較器で比較し
て、その位相差が定常になるようモータを駆動するＰＬ
Ｌ（位相同期ループ）制御方式は、周波数比較制御（Ｆ
Ｇサーボ）方式に比べ、位相同期により飛躍的に速度安
定性が高い。しかし、ＰＬＬ制御は、基準周波数ｆS と
パルスジェネレータの比較周波数ｆT とが異なっていて
も、両者の位相差さえ定常となれば、位相同期過程（ロ
ックイン）が効き、基準周波数ｆS 以外の周波数でもモ
ータが安定に定速回転してしまうことが起こり得るた
め、本格的なＰＬＬ制御では、位相比較制御だけでな
く、周波数比較制御を並行して行い、ロックインの誤動
作を防ぐようにしている。
期モータの速度制御方式として、基準（目標）周波数ｆ
S とモータの実回転速度に比例したパルスジェネレータ
ＦＧ（ＡＣタコジェネレータ，シャフト・エンコーダな
ど）の周波数ｆT との位相差φを位相比較器で比較し
て、その位相差が定常になるようモータを駆動するＰＬ
Ｌ（位相同期ループ）制御方式は、周波数比較制御（Ｆ
Ｇサーボ）方式に比べ、位相同期により飛躍的に速度安
定性が高い。しかし、ＰＬＬ制御は、基準周波数ｆS と
パルスジェネレータの比較周波数ｆT とが異なっていて
も、両者の位相差さえ定常となれば、位相同期過程（ロ
ックイン）が効き、基準周波数ｆS 以外の周波数でもモ
ータが安定に定速回転してしまうことが起こり得るた
め、本格的なＰＬＬ制御では、位相比較制御だけでな
く、周波数比較制御を並行して行い、ロックインの誤動
作を防ぐようにしている。
【０００３】図４は、従来のＰＬＬ制御とＦＧサーボを
併用した速度制御方式を示すブロック図である。この速
度制御方式は、基準（指令又は目標）周波数ｆS を持つ
基準信号θS を発振する基準発振器（ＯＳＣ）１と、制
御対象のモータＭの実回転速度に比例したパルス周波数
（比較周波数）ｆT を持つ比較信号θT を生成するパル
スジェネレータＦＧと、その比較信号θT を増幅して波
形整形する増幅及び整形回路２と、周波数／電圧変換
（Ｆ／Ｖ変換）回路を具備し、基準信号θS の基準周波
数ｆS と比較信号θT の比較周波数ｆT を比較して所定
プロファイルの周波数・電圧変換特性に応じた電圧を出
力する周波数比較器（ＦＣ）３と、基準信号θS の位相
と比較信号θT の位相を比較してその位相差φに応じた
電圧を出力するディジタル位相比較器（ＰＣ）４と、周
波数比較器３の出力をＤ／Ａ変換してアナログ信号の周
波数制御信号ＡＦＣとするＤ／Ａコンバータ５と、位相
比較器４の出力をＤ／Ａ変換してアナログ信号の位相制
御信号ＡＰＣとするＤ／Ａコンバータ６と、周波数制御
信号ＡＦＣと位相制御信号ＡＰＣを混合する混合回路
（加算回路）７と、加算されたモータ制御信号ＣＴによ
りモータＭを駆動するモータ駆動回路（ＤＣモータのと
きは電力増幅器、ブラシレスモータのときは励磁切り換
え回路）８とを有して成る。
併用した速度制御方式を示すブロック図である。この速
度制御方式は、基準（指令又は目標）周波数ｆS を持つ
基準信号θS を発振する基準発振器（ＯＳＣ）１と、制
御対象のモータＭの実回転速度に比例したパルス周波数
（比較周波数）ｆT を持つ比較信号θT を生成するパル
スジェネレータＦＧと、その比較信号θT を増幅して波
形整形する増幅及び整形回路２と、周波数／電圧変換
（Ｆ／Ｖ変換）回路を具備し、基準信号θS の基準周波
数ｆS と比較信号θT の比較周波数ｆT を比較して所定
プロファイルの周波数・電圧変換特性に応じた電圧を出
力する周波数比較器（ＦＣ）３と、基準信号θS の位相
と比較信号θT の位相を比較してその位相差φに応じた
電圧を出力するディジタル位相比較器（ＰＣ）４と、周
波数比較器３の出力をＤ／Ａ変換してアナログ信号の周
波数制御信号ＡＦＣとするＤ／Ａコンバータ５と、位相
比較器４の出力をＤ／Ａ変換してアナログ信号の位相制
御信号ＡＰＣとするＤ／Ａコンバータ６と、周波数制御
信号ＡＦＣと位相制御信号ＡＰＣを混合する混合回路
（加算回路）７と、加算されたモータ制御信号ＣＴによ
りモータＭを駆動するモータ駆動回路（ＤＣモータのと
きは電力増幅器、ブラシレスモータのときは励磁切り換
え回路）８とを有して成る。
【０００４】ＦＧサーボにおける比較信号θT の比較周
波数ｆT に対する周波数制御信号ＡＦＣの周波数・電圧
特性は、図５（ａ）に示すプロファイルの如く、一般に
基準周波数ｆS の前後周波数でＦＧサーボがかかるよう
になっており、０〜下限周波数ｆ1 までは電源電圧
Ｖcc、上限周波数ｆ2 以上では電圧ゼロであり、誤差ゼ
ロの基準（目標）周波数ｆS では例えばＶcc／２になる
ように設定される。下限周波数ｆ1 〜上限周波数ｆ2 の
範囲（周波数引き込み範囲）に比較周波数ｆT が入る
と、フィードバック制御によりやがて基準（目標）周波
数ｆS にモータ速度が収斂する。また、ＰＬＬ制御系の
位相差φに対する位相制御信号ＡＰＣの位相差・電圧特
性は、図５（ｂ）に示すプロファイルの如く、例えば位
相差０°のときは電圧ゼロで、比較信号θT の位相が基
準信号θS の位相より遅れるにつれ比例して電圧値が大
きくなり、遅れ位相差が３６０°で電源電圧Ｖccとな
る。位相同期過程では位相差φがゼロでなくとも一定位
相差（定常位相誤差）となれば良い。その定常位相誤差
は負荷条件で決定される。例えば、負荷が大きい場合は
位相制御信号ＡＰＣは高い電圧で安定し、負荷が小さい
場合は位相制御信号ＡＰＣは低い電圧で安定する。な
お、ＰＬＬ制御ではモータ自体が電圧制御発振器（ＶＣ
Ｏ）と見做されている。
波数ｆT に対する周波数制御信号ＡＦＣの周波数・電圧
特性は、図５（ａ）に示すプロファイルの如く、一般に
基準周波数ｆS の前後周波数でＦＧサーボがかかるよう
になっており、０〜下限周波数ｆ1 までは電源電圧
Ｖcc、上限周波数ｆ2 以上では電圧ゼロであり、誤差ゼ
ロの基準（目標）周波数ｆS では例えばＶcc／２になる
ように設定される。下限周波数ｆ1 〜上限周波数ｆ2 の
範囲（周波数引き込み範囲）に比較周波数ｆT が入る
と、フィードバック制御によりやがて基準（目標）周波
数ｆS にモータ速度が収斂する。また、ＰＬＬ制御系の
位相差φに対する位相制御信号ＡＰＣの位相差・電圧特
性は、図５（ｂ）に示すプロファイルの如く、例えば位
相差０°のときは電圧ゼロで、比較信号θT の位相が基
準信号θS の位相より遅れるにつれ比例して電圧値が大
きくなり、遅れ位相差が３６０°で電源電圧Ｖccとな
る。位相同期過程では位相差φがゼロでなくとも一定位
相差（定常位相誤差）となれば良い。その定常位相誤差
は負荷条件で決定される。例えば、負荷が大きい場合は
位相制御信号ＡＰＣは高い電圧で安定し、負荷が小さい
場合は位相制御信号ＡＰＣは低い電圧で安定する。な
お、ＰＬＬ制御ではモータ自体が電圧制御発振器（ＶＣ
Ｏ）と見做されている。
【０００５】上記のＰＬＬ制御とＦＧサーボを併有した
非同期モータの速度制御方式（同期化制御系）では、周
波数制御信号ＡＦＣと位相制御信号ＡＰＣが混合されて
いるため、位相制御信号ＡＰＣが目標値の場合（位相同
期）でも、周波数制御信号ＡＦＣが目標値でないときに
はロックがかからず、基準（目標）周波数ｆS 以外で誤
って安定してしまうことはなく、ロックの誤動作が防止
されている。
非同期モータの速度制御方式（同期化制御系）では、周
波数制御信号ＡＦＣと位相制御信号ＡＰＣが混合されて
いるため、位相制御信号ＡＰＣが目標値の場合（位相同
期）でも、周波数制御信号ＡＦＣが目標値でないときに
はロックがかからず、基準（目標）周波数ｆS 以外で誤
って安定してしまうことはなく、ロックの誤動作が防止
されている。
【０００６】ところで、図４に示すモータの速度制御方
式においては、例えば位相同期過程で低速回転から高速
回転に速度変更を行う場合、目標周波数ｆS をより高い
周波数に上げると、かかる状態では相対的に比較周波数
ｆT が低いため、比較信号θT の位相は基準信号θS の
位相に対して相対的に遅れて行くため、位相差φが時間
（Ｔ）推移と共に０°→３６０°へ単調増加し、位相制
御信号ＡＰＣは、図６（ａ）に示す如く、位相差φが３
６０°（０°）にて下降跳躍で転移するサイクルを繰り
返す。時間の経過により比較周波数ｆT は目標周波数ｆ
S に近づくので、位相制御信号ＡＰＣの電圧変化率が緩
くなり、転移周期が長くなるが、やがて目標周波数ｆS
に達するとモータの負荷（軽重）の如何に応じ位相制御
信号ＡＰＣは一定電圧となる。
式においては、例えば位相同期過程で低速回転から高速
回転に速度変更を行う場合、目標周波数ｆS をより高い
周波数に上げると、かかる状態では相対的に比較周波数
ｆT が低いため、比較信号θT の位相は基準信号θS の
位相に対して相対的に遅れて行くため、位相差φが時間
（Ｔ）推移と共に０°→３６０°へ単調増加し、位相制
御信号ＡＰＣは、図６（ａ）に示す如く、位相差φが３
６０°（０°）にて下降跳躍で転移するサイクルを繰り
返す。時間の経過により比較周波数ｆT は目標周波数ｆ
S に近づくので、位相制御信号ＡＰＣの電圧変化率が緩
くなり、転移周期が長くなるが、やがて目標周波数ｆS
に達するとモータの負荷（軽重）の如何に応じ位相制御
信号ＡＰＣは一定電圧となる。
【０００７】また、例えば位相同期過程で高速回転から
低速回転に速度変更を行う場合、目標周波数ｆS をより
低い周波数に下げると、かかる状態では相対的に比較周
波数ｆT が高いため、比較信号θT の位相は基準信号θ
S の位相に対して相対的に進んで行くため、位相差φが
時間推移と共に３６０°→０°へ単調減少し、位相制御
信号ＡＰＣは、図６（ｂ）に示す如く、位相差φが０°
（３６０°）にて上昇跳躍で転移するサイクルを繰り返
す。時間の経過により比較周波数ｆT は目標周波数ｆS
に近づくので、位相制御信号ＡＰＣの電圧変化率が緩く
なり、転移周期が長くなるが、やがて目標周波数ｆS に
達するとモータの負荷（軽重）の如何に応じ位相制御信
号ＡＰＣは一定電圧となる。
低速回転に速度変更を行う場合、目標周波数ｆS をより
低い周波数に下げると、かかる状態では相対的に比較周
波数ｆT が高いため、比較信号θT の位相は基準信号θ
S の位相に対して相対的に進んで行くため、位相差φが
時間推移と共に３６０°→０°へ単調減少し、位相制御
信号ＡＰＣは、図６（ｂ）に示す如く、位相差φが０°
（３６０°）にて上昇跳躍で転移するサイクルを繰り返
す。時間の経過により比較周波数ｆT は目標周波数ｆS
に近づくので、位相制御信号ＡＰＣの電圧変化率が緩く
なり、転移周期が長くなるが、やがて目標周波数ｆS に
達するとモータの負荷（軽重）の如何に応じ位相制御信
号ＡＰＣは一定電圧となる。
【０００８】
【発明が解決しようとする課題】しかしながら、上記の
モータの速度制御方式にあっては、次のような問題点が
ある。
モータの速度制御方式にあっては、次のような問題点が
ある。
【０００９】 起動後、比較周波数ｆT がＦＧサーボ
範囲（周波数引き込み範囲ｆ1 〜ｆ2）に入ってから目
標周波数ｆS に到達するまでに要する時間（引き込み時
間）が長い。即ち、下限周波数ｆ1 から目標周波数ｆS
に最初に達するまでの期間では、周波数制御信号ＡＦＣ
の電圧値が目標値（例えばＶcc／２）以上となっている
ため、モータ回転は加速過程にあり、この過程では比較
信号θT の位相と基準信号θS の位相との位相差φが３
６０°→０°へ減少して巡回し、位相制御信号ＡＰＣが
図７（ｂ）に示すように上昇跳躍（上昇転移）すること
になる。位相差φが目標値以上のときはモータ加速に寄
与することとなるが、位相差φが目標値以下ではモータ
加速の足を引っ張り、ＦＧサーボ範囲でのＰＬＬ制御に
よる速度振動が生じる。特に、加速過程での位相制御信
号ＡＰＣの減速寄与分による減速期が周期的に生じてい
るため、目標周波数ｆS に最初に達するまでの時間（引
き込み期間における初回到達時間）が長くなっており、
結果的に周波数引き込み時間が長くなってしまう。
範囲（周波数引き込み範囲ｆ1 〜ｆ2）に入ってから目
標周波数ｆS に到達するまでに要する時間（引き込み時
間）が長い。即ち、下限周波数ｆ1 から目標周波数ｆS
に最初に達するまでの期間では、周波数制御信号ＡＦＣ
の電圧値が目標値（例えばＶcc／２）以上となっている
ため、モータ回転は加速過程にあり、この過程では比較
信号θT の位相と基準信号θS の位相との位相差φが３
６０°→０°へ減少して巡回し、位相制御信号ＡＰＣが
図７（ｂ）に示すように上昇跳躍（上昇転移）すること
になる。位相差φが目標値以上のときはモータ加速に寄
与することとなるが、位相差φが目標値以下ではモータ
加速の足を引っ張り、ＦＧサーボ範囲でのＰＬＬ制御に
よる速度振動が生じる。特に、加速過程での位相制御信
号ＡＰＣの減速寄与分による減速期が周期的に生じてい
るため、目標周波数ｆS に最初に達するまでの時間（引
き込み期間における初回到達時間）が長くなっており、
結果的に周波数引き込み時間が長くなってしまう。
【００１０】 モータが目標周波数ｆS に初回目に到
達してもイナーシャーによりこれを行き過ぎた場合（オ
ーバーシュート）、前述したように、ＰＬＬ制御におけ
る位相差φが０°→３６０°へ増加して巡回し、位相制
御信号ＡＰＣが図７（ａ）のように下降跳躍（下降転
移）し、モータは大きく加速されてしまうことがある。
やがて、位相差φは目標値以下の値となるものの（減速
動作）、その減速動作は制動するのではなく、励磁を弱
め負荷による自然減速を待つに過ぎないため、減速動作
は加速動作に比べて効きが弱い。従って、目標周波数ｆ
S を超え、出力トルクと負荷との折り合い点前後で加速
・減速を繰り返すため（ハンチング）、周波数引き込み
過程で目標周波数に初回目に到達した後も、周波数安定
に到るまでに時間（周波数安定時間）がかかり、或いは
発振する。
達してもイナーシャーによりこれを行き過ぎた場合（オ
ーバーシュート）、前述したように、ＰＬＬ制御におけ
る位相差φが０°→３６０°へ増加して巡回し、位相制
御信号ＡＰＣが図７（ａ）のように下降跳躍（下降転
移）し、モータは大きく加速されてしまうことがある。
やがて、位相差φは目標値以下の値となるものの（減速
動作）、その減速動作は制動するのではなく、励磁を弱
め負荷による自然減速を待つに過ぎないため、減速動作
は加速動作に比べて効きが弱い。従って、目標周波数ｆ
S を超え、出力トルクと負荷との折り合い点前後で加速
・減速を繰り返すため（ハンチング）、周波数引き込み
過程で目標周波数に初回目に到達した後も、周波数安定
に到るまでに時間（周波数安定時間）がかかり、或いは
発振する。
【００１１】 次に、周波数が目標周波数ｆS に安定
した位相同期過程において、モータ負荷が増加すると、
その際比較周波数ｆT は目標周波数ｆS よりも低くなり
脱調するので、遅れ位相差が増加して３６０°に達した
のち０°に戻るため、図７（ａ）に示す如く、位相制御
信号ＡＰＣは負荷増加前の一定電圧ｖ0 から上昇し、最
高電圧（電源電圧５Ｖ）に達して０Ｖに下降跳躍するサ
イクルが繰り返される。
した位相同期過程において、モータ負荷が増加すると、
その際比較周波数ｆT は目標周波数ｆS よりも低くなり
脱調するので、遅れ位相差が増加して３６０°に達した
のち０°に戻るため、図７（ａ）に示す如く、位相制御
信号ＡＰＣは負荷増加前の一定電圧ｖ0 から上昇し、最
高電圧（電源電圧５Ｖ）に達して０Ｖに下降跳躍するサ
イクルが繰り返される。
【００１２】斜線部分は負荷増加前の一定電圧ｖ0 以下
となっているため、負荷増加による加速過程における短
期的な減速寄与分に相当しており、それ故、脱調回復に
は速度振動を伴いながら、位相制御信号ＡＰＣは負荷増
加前の電圧ｖ0 よりも高い電圧ｖH に安定する。このた
め、速度復旧時間が長くなる。
となっているため、負荷増加による加速過程における短
期的な減速寄与分に相当しており、それ故、脱調回復に
は速度振動を伴いながら、位相制御信号ＡＰＣは負荷増
加前の電圧ｖ0 よりも高い電圧ｖH に安定する。このた
め、速度復旧時間が長くなる。
【００１３】 他方、また、位相同期過程においてモ
ータ負荷が減少すると、その際比較周波数ｆT は目標周
波数ｆS よりも高くなり脱調するので、位相差が減少し
て０°に達したのち３６０°に戻るため、図７（ｂ）に
示す如く、位相制御信号ＡＰＣは負荷増加前の一定電圧
ｖ0 から下降し、最低電圧（０Ｖ）に達して５Ｖ（電源
電圧）に上昇跳躍するサイクルが繰り返される。斜線部
分は負荷増加前の一定電圧ｖ0 以上となっているため、
負荷増加による減速過程における短期的な加速寄与分に
相当しており、それ故、脱調回復には速度振動を伴いな
がら、位相制御信号ＡＰＣは負荷増加前の電圧ｖ0 より
も低い電圧ｖL に安定する。このため、速度復旧時間が
長くなる。
ータ負荷が減少すると、その際比較周波数ｆT は目標周
波数ｆS よりも高くなり脱調するので、位相差が減少し
て０°に達したのち３６０°に戻るため、図７（ｂ）に
示す如く、位相制御信号ＡＰＣは負荷増加前の一定電圧
ｖ0 から下降し、最低電圧（０Ｖ）に達して５Ｖ（電源
電圧）に上昇跳躍するサイクルが繰り返される。斜線部
分は負荷増加前の一定電圧ｖ0 以上となっているため、
負荷増加による減速過程における短期的な加速寄与分に
相当しており、それ故、脱調回復には速度振動を伴いな
がら、位相制御信号ＡＰＣは負荷増加前の電圧ｖ0 より
も低い電圧ｖL に安定する。このため、速度復旧時間が
長くなる。
【００１４】以上のように、モータ起動時の周波数引き
込み過程やモータ負荷の変動に起因する速度復旧過程で
は、基準信号の位相と比較信号の位相との位相差が３６
０°（０°）を超えて巡回的に移り行くため、位相制御
信号ＡＰＣの値が周期的に不連続転移するので、速度振
動が生じ、起動から周波数安定に到る過程や速度復旧過
程の速度増減の滑らかさに欠け、また時間を要してい
る。
込み過程やモータ負荷の変動に起因する速度復旧過程で
は、基準信号の位相と比較信号の位相との位相差が３６
０°（０°）を超えて巡回的に移り行くため、位相制御
信号ＡＰＣの値が周期的に不連続転移するので、速度振
動が生じ、起動から周波数安定に到る過程や速度復旧過
程の速度増減の滑らかさに欠け、また時間を要してい
る。
【００１５】ここで例えば、周波数制御信号ＡＦＣの電
圧範囲に比べ、位相制御信号ＡＰＣの電圧範囲（ダイナ
ミックレンジ）を狭小にした場合、周波数引き込み過程
での周波数（速度）振動を抑制できるところであるが、
負荷変動時の同期保持過程ではそのロック範囲が狭くな
るので、負荷変動時にはたやすくロックが外れてしま
い、速度安定性を損なう。また、起動時にはＦＧサーボ
だけを働かせ、周波数引き込み過程が終了した時点でタ
イマーなどでＰＬＬ制御を働かせるようにすることがで
き、周波数引き込み過程での速度振動を無くすことが可
能であるものの、かかる場合も負荷変動時に対処できな
い。
圧範囲に比べ、位相制御信号ＡＰＣの電圧範囲（ダイナ
ミックレンジ）を狭小にした場合、周波数引き込み過程
での周波数（速度）振動を抑制できるところであるが、
負荷変動時の同期保持過程ではそのロック範囲が狭くな
るので、負荷変動時にはたやすくロックが外れてしま
い、速度安定性を損なう。また、起動時にはＦＧサーボ
だけを働かせ、周波数引き込み過程が終了した時点でタ
イマーなどでＰＬＬ制御を働かせるようにすることがで
き、周波数引き込み過程での速度振動を無くすことが可
能であるものの、かかる場合も負荷変動時に対処できな
い。
【００１６】そこで上記問題点に鑑み、本発明の第１課
題は、ＰＬＬ制御とＦＧサーボを併用したモータの速度
制御方式において、モータ加速過程での位相制御信号の
周期的な不連続転移を防止することにより、滑らか且つ
可及的な速度調整を可能とするモータの速度制御装置を
提供することにある。本発明の第２課題は、ＰＬＬ制御
とＦＧサーボを併用したモータの速度制御方式におい
て、モータ減速過程での位相制御信号の周期的な不連続
転移を防止することにより、滑らか且つ可及的な速度調
整を可能とするモータの速度制御装置を提供することに
ある。
題は、ＰＬＬ制御とＦＧサーボを併用したモータの速度
制御方式において、モータ加速過程での位相制御信号の
周期的な不連続転移を防止することにより、滑らか且つ
可及的な速度調整を可能とするモータの速度制御装置を
提供することにある。本発明の第２課題は、ＰＬＬ制御
とＦＧサーボを併用したモータの速度制御方式におい
て、モータ減速過程での位相制御信号の周期的な不連続
転移を防止することにより、滑らか且つ可及的な速度調
整を可能とするモータの速度制御装置を提供することに
ある。
【００１７】
【課題を解決するための手段】上記課題を解決するため
に、本発明の講じた手段は、加速過程や減速過程でのＰ
ＬＬ制御による位相差の巡回による位相差制御信号の不
連続転移を直前で所定値に固定するようにしている。
に、本発明の講じた手段は、加速過程や減速過程でのＰ
ＬＬ制御による位相差の巡回による位相差制御信号の不
連続転移を直前で所定値に固定するようにしている。
【００１８】即ち、本発明の第１の手段は、周波数比較
器からの周波数制御信号と位相比較器からの位相制御信
号とを混合してＦＧサーボとＰＬＬ制御を併用したモー
タの速度制御装置において、上記周波数制御信号及び上
記位相制御信号に基づいてモータ加速期での上記位相制
御信号の電圧値の不連続転移を直前判定する加速期電圧
転移判定手段と、上記位相制御信号に基づいてモータ加
速期の終期を判定する加速期終了判定手段と、上記加速
期電圧転移判定手段の出力及び上記加速期終了判定手段
の出力を基にモータ加速期での補正期間を指定する加速
期補正期間指定手段と、加速期補正期間指定手段により
指定された補正期間に亘り前記位相差制御信号に代えて
加速促進電圧を切り換え出力する加速期信号切り換え手
段とを有して成ることを特徴とする。
器からの周波数制御信号と位相比較器からの位相制御信
号とを混合してＦＧサーボとＰＬＬ制御を併用したモー
タの速度制御装置において、上記周波数制御信号及び上
記位相制御信号に基づいてモータ加速期での上記位相制
御信号の電圧値の不連続転移を直前判定する加速期電圧
転移判定手段と、上記位相制御信号に基づいてモータ加
速期の終期を判定する加速期終了判定手段と、上記加速
期電圧転移判定手段の出力及び上記加速期終了判定手段
の出力を基にモータ加速期での補正期間を指定する加速
期補正期間指定手段と、加速期補正期間指定手段により
指定された補正期間に亘り前記位相差制御信号に代えて
加速促進電圧を切り換え出力する加速期信号切り換え手
段とを有して成ることを特徴とする。
【００１９】本発明の第２の手段は、周波数比較器から
の周波数制御信号と位相比較器からの位相制御信号とを
混合してＦＧサーボとＰＬＬ制御を併用したモータの速
度制御装置において、上記周波数制御信号及び上記位相
制御信号に基づいてモータ減速期での上記位相制御信号
の電圧値の不連続転移を直前判定する減速期電圧転移判
定手段と、上記位相制御信号に基づいてモータ減速期の
終期を判定する減速期終了判定手段と、上記減速期電圧
転移判定手段の出力及び上記減速期終了判定手段を基に
モータ減速期での補正期間を指定する減速期補正期間指
定手段と、上記減速期補正期間指定手段により指定され
た補正期間に亘り上記位相制御信号に代えて減速促進電
圧を切り換え出力する減速期信号切り換え手段とを有し
て成ることを特徴とする。
の周波数制御信号と位相比較器からの位相制御信号とを
混合してＦＧサーボとＰＬＬ制御を併用したモータの速
度制御装置において、上記周波数制御信号及び上記位相
制御信号に基づいてモータ減速期での上記位相制御信号
の電圧値の不連続転移を直前判定する減速期電圧転移判
定手段と、上記位相制御信号に基づいてモータ減速期の
終期を判定する減速期終了判定手段と、上記減速期電圧
転移判定手段の出力及び上記減速期終了判定手段を基に
モータ減速期での補正期間を指定する減速期補正期間指
定手段と、上記減速期補正期間指定手段により指定され
た補正期間に亘り上記位相制御信号に代えて減速促進電
圧を切り換え出力する減速期信号切り換え手段とを有し
て成ることを特徴とする。
【００２０】なお、本発明は、上記第１の手段と第２の
手段を併有する構成を採用できる。
手段を併有する構成を採用できる。
【００２１】〔作用〕まず、第１の手段においては、モ
ータが加速過程に入り、位相制御信号の電圧値が不連続
転移の直前になると、これを加速期電圧転移判定手段が
判別し、加速期補正期間指定手段が作動して加速期信号
切り換え手段が位相制御信号の代わりに加速促進電圧を
切り換え出力するので、モータがより一層加速されて目
標速度に短時間で到達する。目標速度に到達すると、こ
れを加速期終了判定手段が判定し、加速期補正期間指定
手段により加速期信号切り換え手段が元の位相制御信号
を切り換え出力する。このため、加速過程では不連続転
移する位相制御信号が混合されずに済み、速度振動が抑
制されると共に、加速促進電圧の供給により目標速度に
達成するまで短時間となる。
ータが加速過程に入り、位相制御信号の電圧値が不連続
転移の直前になると、これを加速期電圧転移判定手段が
判別し、加速期補正期間指定手段が作動して加速期信号
切り換え手段が位相制御信号の代わりに加速促進電圧を
切り換え出力するので、モータがより一層加速されて目
標速度に短時間で到達する。目標速度に到達すると、こ
れを加速期終了判定手段が判定し、加速期補正期間指定
手段により加速期信号切り換え手段が元の位相制御信号
を切り換え出力する。このため、加速過程では不連続転
移する位相制御信号が混合されずに済み、速度振動が抑
制されると共に、加速促進電圧の供給により目標速度に
達成するまで短時間となる。
【００２２】また、第２の手段においては、モータが減
速過程に入り、位相制御信号の電圧値が不連続転移の直
前になると、これを減速期電圧転移判定手段が判別し、
減速期補正期間指定手段が作動して減速期信号切り換え
手段が位相制御信号の代わりに減速促進電圧を切り換え
出力するので、モータがより一層減速されて目標速度に
短時間で到達する。目標速度に到達すると、これを減速
期終了判定手段が判定し、減速期補正期間指定手段によ
り減速期信号切り換え手段が元の位相制御信号を切り換
え出力する。このため、減速過程では不連続転移する位
相制御信号が混合されずに済み、速度振動が抑制される
と共に、減速促進電圧の供給により目標速度に達成する
まで短時間となる。
速過程に入り、位相制御信号の電圧値が不連続転移の直
前になると、これを減速期電圧転移判定手段が判別し、
減速期補正期間指定手段が作動して減速期信号切り換え
手段が位相制御信号の代わりに減速促進電圧を切り換え
出力するので、モータがより一層減速されて目標速度に
短時間で到達する。目標速度に到達すると、これを減速
期終了判定手段が判定し、減速期補正期間指定手段によ
り減速期信号切り換え手段が元の位相制御信号を切り換
え出力する。このため、減速過程では不連続転移する位
相制御信号が混合されずに済み、速度振動が抑制される
と共に、減速促進電圧の供給により目標速度に達成する
まで短時間となる。
【００２３】
【００２４】
【実施例】次に、本発明の実施例を添付図面に基づいて
説明する。
説明する。
【００２５】図１は、本発明の実施例に係るモータの速
度制御装置を示すブロック図である。本例のモータの速
度制御装置は、基準（目標又は指定）周波数ｆS を持つ
基準信号θS を発振する基準発振器（ＯＳＣ）１と、制
御対象のモータＭの実回転速度に比例したパルス周波数
（比較周波数）ｆT を持つ比較信号θT を生成するパル
スジェネレータＦＧと（ＡＣタコジェネレータ，シャフ
ト・エンコーダなど）、その比較信号θT を増幅して波
形整形する増幅及び整形回路２と、周波数／電圧変換
（Ｆ／Ｖ変換）回路を具備し、基準信号θS の基準周波
数ｆS と比較信号θT の周波数ｆT を比較して所定の周
波数・電圧特性に応じた電圧を出力する周波数比較器
（ＦＣ）３と、基準信号θS の位相と比較信号θT の位
相を比較してその位相差φに応じた電圧を出力するディ
ジタル位相比較器（ＰＣ）４と、周波数比較器３の出力
をＤ／Ａ変換してアナログ信号の周波数制御信号ＡＦＣ
とするディジタル／アナログ変換器５と、位相比較器４
の出力をＤ／Ａ変換してアナログ信号の位相制御信号Ａ
ＰＣとするディジタル／アナログ変換器６と、周波数制
御信号ＡＦＣ及び位相制御信号ＡＰＣの電圧値の推移を
監視して補正位相制御信号Ｖｍを生成する制御信号補正
回路１０と、周波数制御信号ＡＦＣと補正位相制御信号
Ｖｍを混合（加算）して制御信号ＣＴを生成する混合回
路（加算回路）７と、制御信号ＣＴによりモータＭを駆
動するモータ駆動回路（ＤＣモータのときは電力増幅
器、ブラシレスモータのときは励磁切り換え回路）８と
を有して成る。
度制御装置を示すブロック図である。本例のモータの速
度制御装置は、基準（目標又は指定）周波数ｆS を持つ
基準信号θS を発振する基準発振器（ＯＳＣ）１と、制
御対象のモータＭの実回転速度に比例したパルス周波数
（比較周波数）ｆT を持つ比較信号θT を生成するパル
スジェネレータＦＧと（ＡＣタコジェネレータ，シャフ
ト・エンコーダなど）、その比較信号θT を増幅して波
形整形する増幅及び整形回路２と、周波数／電圧変換
（Ｆ／Ｖ変換）回路を具備し、基準信号θS の基準周波
数ｆS と比較信号θT の周波数ｆT を比較して所定の周
波数・電圧特性に応じた電圧を出力する周波数比較器
（ＦＣ）３と、基準信号θS の位相と比較信号θT の位
相を比較してその位相差φに応じた電圧を出力するディ
ジタル位相比較器（ＰＣ）４と、周波数比較器３の出力
をＤ／Ａ変換してアナログ信号の周波数制御信号ＡＦＣ
とするディジタル／アナログ変換器５と、位相比較器４
の出力をＤ／Ａ変換してアナログ信号の位相制御信号Ａ
ＰＣとするディジタル／アナログ変換器６と、周波数制
御信号ＡＦＣ及び位相制御信号ＡＰＣの電圧値の推移を
監視して補正位相制御信号Ｖｍを生成する制御信号補正
回路１０と、周波数制御信号ＡＦＣと補正位相制御信号
Ｖｍを混合（加算）して制御信号ＣＴを生成する混合回
路（加算回路）７と、制御信号ＣＴによりモータＭを駆
動するモータ駆動回路（ＤＣモータのときは電力増幅
器、ブラシレスモータのときは励磁切り換え回路）８と
を有して成る。
【００２６】なお、本例においては、周波数比較器３の
比較信号θT の周波数ｆT に対する周波数制御信号ＡＦ
Ｃの周波数・電圧特性は図５（ａ）に示す特性であり、
また、位相比較器４の位相差φに対する位相制御信号Ａ
ＰＣの位相差・電圧特性は図５（ｂ）に示す特性として
ある。
比較信号θT の周波数ｆT に対する周波数制御信号ＡＦ
Ｃの周波数・電圧特性は図５（ａ）に示す特性であり、
また、位相比較器４の位相差φに対する位相制御信号Ａ
ＰＣの位相差・電圧特性は図５（ｂ）に示す特性として
ある。
【００２７】本例の制御信号補正回路１０は加速期ＡＰ
Ｃ転移防止回路２０と減速期ＡＰＣ転移防止回路３０と
から成る。加速期ＡＰＣ転移防止回路２０は、コンパレ
ータで構成され、周波数制御信号ＡＦＣの電圧値が臨界
電圧ＦVS（例えば2.5 Ｖ）を超えるか否かを比較して加
速期を予見又は判定する加速期判定回路２１と、コンパ
レータで構成され、位相制御信号ＡＰＣが最高近傍電圧
φVMAX（例えば4.5 Ｖ）を超えるか否かを比較して３６
０°の転移近傍角であることを予見又は判定するＡＰＣ
下降転移判定回路２２と、論理積ゲートで構成され、加
速期判定回路２１の出力とＡＰＣ下降転移判定回路２２
の出力とから加速期のＡＰＣ下降転移の発生を予見又は
判定する加速期ＡＰＣ転移判定回路２３と、加速期判定
回路２１の出力を反転させてリセット信号を作るインバ
ータＩＮＶ１と、ＳＲフリップフロップで構成され、加
速期ＡＰＣ転移判定回路２３の出力が高レベルになると
Ｑ出力が高レベルにセットされる共に、インバータＩＮ
Ｖ１の出力が高レベルになるとＱ出力が低レベルにリセ
ットされる加速期補正期間指定回路２４と、マルチプレ
クサで構成され、加速期補正期間指定回路２４の高レベ
ルのＱ出力により電圧５Ｖを選択して出力すると共に、
そのＱ出力の低レベルにより位相制御信号ＡＰＣを選択
して出力する電圧セレクタ２５とを有している。
Ｃ転移防止回路２０と減速期ＡＰＣ転移防止回路３０と
から成る。加速期ＡＰＣ転移防止回路２０は、コンパレ
ータで構成され、周波数制御信号ＡＦＣの電圧値が臨界
電圧ＦVS（例えば2.5 Ｖ）を超えるか否かを比較して加
速期を予見又は判定する加速期判定回路２１と、コンパ
レータで構成され、位相制御信号ＡＰＣが最高近傍電圧
φVMAX（例えば4.5 Ｖ）を超えるか否かを比較して３６
０°の転移近傍角であることを予見又は判定するＡＰＣ
下降転移判定回路２２と、論理積ゲートで構成され、加
速期判定回路２１の出力とＡＰＣ下降転移判定回路２２
の出力とから加速期のＡＰＣ下降転移の発生を予見又は
判定する加速期ＡＰＣ転移判定回路２３と、加速期判定
回路２１の出力を反転させてリセット信号を作るインバ
ータＩＮＶ１と、ＳＲフリップフロップで構成され、加
速期ＡＰＣ転移判定回路２３の出力が高レベルになると
Ｑ出力が高レベルにセットされる共に、インバータＩＮ
Ｖ１の出力が高レベルになるとＱ出力が低レベルにリセ
ットされる加速期補正期間指定回路２４と、マルチプレ
クサで構成され、加速期補正期間指定回路２４の高レベ
ルのＱ出力により電圧５Ｖを選択して出力すると共に、
そのＱ出力の低レベルにより位相制御信号ＡＰＣを選択
して出力する電圧セレクタ２５とを有している。
【００２８】他方、減速期ＡＰＣ転移防止回路３０は、
コンパレータで構成され、周波数制御信号ＡＦＣの電圧
値が臨界電圧ＦVS（例えば2.5 Ｖ）以下であるか否かを
比較して減速期を予見又は判定する減速期判定回路３１
と、コンパレータで構成され、位相制御信号ＡＰＣが最
低近傍電圧φVMIN（例えば0.5 Ｖ）以下になるか否かを
比較して０°の転移近傍角であることを予見又は判定す
るＡＰＣ上昇転移判定回路３２と、論理積ゲートで構成
され、減速期判定回路３１の出力とＡＰＣ上昇転移判定
回路３２の出力とから減速期のＡＰＣ上昇転移の発生を
予見又は判定する減速期ＡＰＣ転移判定回路３３と、減
速期判定回路３１の出力を反転させてリセット信号を作
るインバータＩＮＶ２と、ＳＲフリップフロップで構成
され、減速期ＡＰＣ転移判定回路３３の出力が高レベル
になるとＱ出力が高レベルにセットされる共に、インバ
ータＩＮＶ２の出力が高レベルになるとＱ出力が低レベ
ルにリセットされる減速期補正期間指定回路３４と、マ
ルチプレクサで構成され、減速期補正期間指定回路３４
の高レベルのＱ出力により電圧０Ｖを選択して出力する
と共に、そのＱ出力の低レベルにより位相制御信号ＡＰ
Ｃを選択して出力する電圧セレクタ２５とを有してい
る。位相制御信号ＡＰＣに対して補正電圧を間挿して補
正信号を作成する電圧セレクタ２５は、アナログマルチ
プレクサは勿論のこと、オペアンプ加算やダイオード加
算などの様々な方法で実現できる。また、本例では、加
速期判定回路２１，ＡＰＣ下降転移判定回路２２，減速
期判定回路３１，ＡＰＣ上昇転移判定回路３２はコンパ
レータで構成してあるが、ディジタル／アナログ変換器
５，６のデジタル入力を予め比較しても良い。
コンパレータで構成され、周波数制御信号ＡＦＣの電圧
値が臨界電圧ＦVS（例えば2.5 Ｖ）以下であるか否かを
比較して減速期を予見又は判定する減速期判定回路３１
と、コンパレータで構成され、位相制御信号ＡＰＣが最
低近傍電圧φVMIN（例えば0.5 Ｖ）以下になるか否かを
比較して０°の転移近傍角であることを予見又は判定す
るＡＰＣ上昇転移判定回路３２と、論理積ゲートで構成
され、減速期判定回路３１の出力とＡＰＣ上昇転移判定
回路３２の出力とから減速期のＡＰＣ上昇転移の発生を
予見又は判定する減速期ＡＰＣ転移判定回路３３と、減
速期判定回路３１の出力を反転させてリセット信号を作
るインバータＩＮＶ２と、ＳＲフリップフロップで構成
され、減速期ＡＰＣ転移判定回路３３の出力が高レベル
になるとＱ出力が高レベルにセットされる共に、インバ
ータＩＮＶ２の出力が高レベルになるとＱ出力が低レベ
ルにリセットされる減速期補正期間指定回路３４と、マ
ルチプレクサで構成され、減速期補正期間指定回路３４
の高レベルのＱ出力により電圧０Ｖを選択して出力する
と共に、そのＱ出力の低レベルにより位相制御信号ＡＰ
Ｃを選択して出力する電圧セレクタ２５とを有してい
る。位相制御信号ＡＰＣに対して補正電圧を間挿して補
正信号を作成する電圧セレクタ２５は、アナログマルチ
プレクサは勿論のこと、オペアンプ加算やダイオード加
算などの様々な方法で実現できる。また、本例では、加
速期判定回路２１，ＡＰＣ下降転移判定回路２２，減速
期判定回路３１，ＡＰＣ上昇転移判定回路３２はコンパ
レータで構成してあるが、ディジタル／アナログ変換器
５，６のデジタル入力を予め比較しても良い。
【００２９】次に、本例のモータ速度制御過程を説明す
る。
る。
【００３０】周波数引き込み過程での初回到達時期や位
相同期過程おけるモータ負荷の増加に起因する速度復旧
過程では、加速動作となっているため、図２（ａ）に示
す如く、周波数制御信号ＡＦＣの電圧値が臨界電圧ＦVS
（例えば2.5 Ｖ）を超えると、加速期ＡＰＣ転移防止回
路２０が作動し、加速期判定回路２１がその超過を検出
してその出力を高レベルとする。その際比較周波数ｆT
は目標周波数ｆS よりも低くなり脱調するので、遅れ位
相差が増加して３６０°に達したのち０°に戻るため、
位相制御信号ＡＰＣは負荷増加前の一定電圧ｖ0 から上
昇し、最高電圧（電源電圧５Ｖ）に達して０Ｖに下降跳
躍するサイクルが繰り返される。しかし、図２（ｂ）に
示す如く、位相制御信号ＡＰＣが最初の０°→３６０°
に単調増加する過程において、最高近傍電圧φVMAX（例
えば4.5 Ｖ）に達すると、これをＡＰＣ下降転移判定回
路２２が検出し、その出力を高レベルとする。これによ
って、加速期ＡＰＣ転移判定回路２３の出力が高レベル
となるので、加速期補正期間指定回路２４のＱ出力が高
レベルとなり、電圧セレクタ２５からは図２（ｂ）に示
す如く位相制御信号ＡＰＣに代わって最高電圧Ｖcc＝５
Ｖが出力される。このため、混合回路７へは周期的に下
降転移する位相制御信号ＡＰＣが加わらず、加速動作に
寄与する最高固定電圧５Ｖが加わるようになっているの
で、加速過程では速度振動が抑制され、円滑且つ短時間
に目標速度の達成が実現される。
相同期過程おけるモータ負荷の増加に起因する速度復旧
過程では、加速動作となっているため、図２（ａ）に示
す如く、周波数制御信号ＡＦＣの電圧値が臨界電圧ＦVS
（例えば2.5 Ｖ）を超えると、加速期ＡＰＣ転移防止回
路２０が作動し、加速期判定回路２１がその超過を検出
してその出力を高レベルとする。その際比較周波数ｆT
は目標周波数ｆS よりも低くなり脱調するので、遅れ位
相差が増加して３６０°に達したのち０°に戻るため、
位相制御信号ＡＰＣは負荷増加前の一定電圧ｖ0 から上
昇し、最高電圧（電源電圧５Ｖ）に達して０Ｖに下降跳
躍するサイクルが繰り返される。しかし、図２（ｂ）に
示す如く、位相制御信号ＡＰＣが最初の０°→３６０°
に単調増加する過程において、最高近傍電圧φVMAX（例
えば4.5 Ｖ）に達すると、これをＡＰＣ下降転移判定回
路２２が検出し、その出力を高レベルとする。これによ
って、加速期ＡＰＣ転移判定回路２３の出力が高レベル
となるので、加速期補正期間指定回路２４のＱ出力が高
レベルとなり、電圧セレクタ２５からは図２（ｂ）に示
す如く位相制御信号ＡＰＣに代わって最高電圧Ｖcc＝５
Ｖが出力される。このため、混合回路７へは周期的に下
降転移する位相制御信号ＡＰＣが加わらず、加速動作に
寄与する最高固定電圧５Ｖが加わるようになっているの
で、加速過程では速度振動が抑制され、円滑且つ短時間
に目標速度の達成が実現される。
【００３１】位相制御信号ＡＰＣが最高電圧５Ｖに固定
されると、より一層急速に加速されることになるため、
周波数制御信号ＡＦＣが図２（ａ）に示す如く臨界電圧
ＦVS（例えば2.5 Ｖ）にまで可及的に減少する。このた
め、加速期判定回路２１がこのクロスを検出し、加速期
補正期間指定回路２４がリセットされることになり、電
圧セレクタ２５からは図２（ｂ）に示す如く元に戻って
位相制御信号ＡＰＣが出力される。臨界電圧ＦVSに戻っ
た時点でオーバーシュートが少ないと、位相制御信号Ａ
ＰＣには上昇転移にまで到らないので、続けざまに減速
期ＡＰＣ転移防止回路３０は作動しない。このオーバー
シュートを極力小さくするために、臨界電圧ＦVSを上昇
しきい値ＵＴＰと下降しきい値ＬＴＰに分け、下降しき
い値ＬＴＰを上昇しきい値ＵＴＰよりもやや高めに設定
すると、加速動作終了点より前もって最高電圧５Ｖの印
加を外すことができるため、機械的時定数によるオーバ
ーシュートを低減できる。
されると、より一層急速に加速されることになるため、
周波数制御信号ＡＦＣが図２（ａ）に示す如く臨界電圧
ＦVS（例えば2.5 Ｖ）にまで可及的に減少する。このた
め、加速期判定回路２１がこのクロスを検出し、加速期
補正期間指定回路２４がリセットされることになり、電
圧セレクタ２５からは図２（ｂ）に示す如く元に戻って
位相制御信号ＡＰＣが出力される。臨界電圧ＦVSに戻っ
た時点でオーバーシュートが少ないと、位相制御信号Ａ
ＰＣには上昇転移にまで到らないので、続けざまに減速
期ＡＰＣ転移防止回路３０は作動しない。このオーバー
シュートを極力小さくするために、臨界電圧ＦVSを上昇
しきい値ＵＴＰと下降しきい値ＬＴＰに分け、下降しき
い値ＬＴＰを上昇しきい値ＵＴＰよりもやや高めに設定
すると、加速動作終了点より前もって最高電圧５Ｖの印
加を外すことができるため、機械的時定数によるオーバ
ーシュートを低減できる。
【００３２】次に、周波数引き込み過程での周波数安定
時期や位相同期過程おけるモータ負荷の減少に起因する
速度復旧過程では、減速動作となっているため、図３
（ａ）に示す如く、周波数制御信号ＡＦＣの電圧値が臨
界電圧ＦVS（例えば2.5 Ｖ）以下になると、減速期ＡＰ
Ｃ転移防止回路３０が作動し、減速期判定回路３１がそ
の下降を検出してその出力を高レベルとする。その際比
較周波数ｆT は目標周波数ｆS よりも高くなり脱調する
ので、遅れ位相差が減少して０°に達したのち３６０°
に戻るため、位相制御信号ＡＰＣは負荷増加前の一定電
圧ｖ0 から下降し、最低電圧（０Ｖ）に達して５Ｖに上
昇跳躍するサイクルが繰り返される。しかし、図３
（ｂ）に示す如く、位相制御信号ＡＰＣが最初の３６０
°→０°に単調減少する過程において、最低近傍電圧φ
VMIN（例えば0.5 Ｖ）に達すると、これをＡＰＣ上昇転
移判定回路３２が検出し、その出力を高レベルとする。
これによって、減速期ＡＰＣ転移判定回路３３の出力が
高レベルとなるので、減速期補正期間指定回路３４のＱ
出力が高レベルとなり、電圧セレクタ２５からは図３
（ｂ）に示す如く位相制御信号ＡＰＣに代わって最低電
圧０Ｖが出力される。このため、混合回路７へは周期的
に上昇転移する位相制御信号ＡＰＣが加わらず、減速動
作に寄与する最低固定電圧０Ｖが加わるようになってい
るので、減速過程では速度振動が抑制され、円滑且つ短
時間に目標速度の達成が実現される。
時期や位相同期過程おけるモータ負荷の減少に起因する
速度復旧過程では、減速動作となっているため、図３
（ａ）に示す如く、周波数制御信号ＡＦＣの電圧値が臨
界電圧ＦVS（例えば2.5 Ｖ）以下になると、減速期ＡＰ
Ｃ転移防止回路３０が作動し、減速期判定回路３１がそ
の下降を検出してその出力を高レベルとする。その際比
較周波数ｆT は目標周波数ｆS よりも高くなり脱調する
ので、遅れ位相差が減少して０°に達したのち３６０°
に戻るため、位相制御信号ＡＰＣは負荷増加前の一定電
圧ｖ0 から下降し、最低電圧（０Ｖ）に達して５Ｖに上
昇跳躍するサイクルが繰り返される。しかし、図３
（ｂ）に示す如く、位相制御信号ＡＰＣが最初の３６０
°→０°に単調減少する過程において、最低近傍電圧φ
VMIN（例えば0.5 Ｖ）に達すると、これをＡＰＣ上昇転
移判定回路３２が検出し、その出力を高レベルとする。
これによって、減速期ＡＰＣ転移判定回路３３の出力が
高レベルとなるので、減速期補正期間指定回路３４のＱ
出力が高レベルとなり、電圧セレクタ２５からは図３
（ｂ）に示す如く位相制御信号ＡＰＣに代わって最低電
圧０Ｖが出力される。このため、混合回路７へは周期的
に上昇転移する位相制御信号ＡＰＣが加わらず、減速動
作に寄与する最低固定電圧０Ｖが加わるようになってい
るので、減速過程では速度振動が抑制され、円滑且つ短
時間に目標速度の達成が実現される。
【００３３】位相制御信号ＡＰＣが最低電圧０Ｖに固定
されると、より一層急速に減速されることになるため、
周波数制御信号ＡＦＣが図３（ａ）に示す如く臨界電圧
ＦVS（例えば2.5 Ｖ）にまで可及的に増加する。このた
め、減速期判定回路３１がこのクロスを検出し、減速期
補正期間指定回路３４がリセットされることになり、電
圧セレクタ２５からは図２（ｂ）に示す如く元に戻って
位相制御信号ＡＰＣが出力される。臨界電圧ＦVSに戻っ
た時点でオーバーシュートが少ないと、位相制御信号Ａ
ＰＣには下降転移にまで到らないので、続けざまに加速
期ＡＰＣ転移防止回路２０は作動しない。このオーバー
シュートを極力小さくするために、臨界電圧ＦVSを上昇
しきい値ＵＴＰと下降しきい値ＬＴＰに分け、上昇しき
い値ＵＴＰを下降しきい値ＬＴＰよりもやや低めに設定
すると、減速動作終了点より前もって最低電圧０Ｖの印
加を外すことができるため、機械的時定数によるオーバ
ーシュートを低減できる。
されると、より一層急速に減速されることになるため、
周波数制御信号ＡＦＣが図３（ａ）に示す如く臨界電圧
ＦVS（例えば2.5 Ｖ）にまで可及的に増加する。このた
め、減速期判定回路３１がこのクロスを検出し、減速期
補正期間指定回路３４がリセットされることになり、電
圧セレクタ２５からは図２（ｂ）に示す如く元に戻って
位相制御信号ＡＰＣが出力される。臨界電圧ＦVSに戻っ
た時点でオーバーシュートが少ないと、位相制御信号Ａ
ＰＣには下降転移にまで到らないので、続けざまに加速
期ＡＰＣ転移防止回路２０は作動しない。このオーバー
シュートを極力小さくするために、臨界電圧ＦVSを上昇
しきい値ＵＴＰと下降しきい値ＬＴＰに分け、上昇しき
い値ＵＴＰを下降しきい値ＬＴＰよりもやや低めに設定
すると、減速動作終了点より前もって最低電圧０Ｖの印
加を外すことができるため、機械的時定数によるオーバ
ーシュートを低減できる。
【００３４】
【発明の効果】以上説明したように、本発明は、位相比
較器からの位相制御信号をそのまま混合手段に加えるの
ではなく、周波数推移や位相差推移を監視しながら、加
速過程や減速過程でのＰＬＬ制御による位相差の巡回を
実質的に無くすように位相制御信号を所定値に切替え固
定するようにしていることを特徴とするものであるか
ら、次のような効果を奏する。
較器からの位相制御信号をそのまま混合手段に加えるの
ではなく、周波数推移や位相差推移を監視しながら、加
速過程や減速過程でのＰＬＬ制御による位相差の巡回を
実質的に無くすように位相制御信号を所定値に切替え固
定するようにしていることを特徴とするものであるか
ら、次のような効果を奏する。
【００３５】 周波数引き込み過程での初回到達時期
や位相同期過程おけるモータ負荷の増加に起因する速度
復旧過程の如き、加速過程では、不連続転移する位相制
御信号が混合されずに済み、速度振動が抑制されると共
に、加速促進電圧の供給により目標速度に達成するまで
が短時間となる。
や位相同期過程おけるモータ負荷の増加に起因する速度
復旧過程の如き、加速過程では、不連続転移する位相制
御信号が混合されずに済み、速度振動が抑制されると共
に、加速促進電圧の供給により目標速度に達成するまで
が短時間となる。
【００３６】 周波数引き込み過程での周波数安定時
期や位相同期過程おけるモータ負荷の減少に起因する速
度復旧過程の如き、減速過程では、不連続転移する位相
制御信号が混合されずに済み、速度振動が抑制されると
共に、減速促進電圧の供給により目標速度に達成するま
でが短時間となる。
期や位相同期過程おけるモータ負荷の減少に起因する速
度復旧過程の如き、減速過程では、不連続転移する位相
制御信号が混合されずに済み、速度振動が抑制されると
共に、減速促進電圧の供給により目標速度に達成するま
でが短時間となる。
【図１】本発明の実施例に係るモータの速度制御装置を
示すブロック図である。
示すブロック図である。
【図２】（ａ）は上記実施例において加速過程での時間
対周波数制御信号ＡＦＣの値の推移を示すグラフ、
（ｂ）は上記実施例において加速過程での時間対補正位
相差制御信号Ｖｍの値の推移を示すグラフである。
対周波数制御信号ＡＦＣの値の推移を示すグラフ、
（ｂ）は上記実施例において加速過程での時間対補正位
相差制御信号Ｖｍの値の推移を示すグラフである。
【図３】（ａ）は上記実施例において減速過程での時間
対周波数制御信号ＡＦＣの値の推移を示すグラフ、
（ｂ）は上記実施例において減速過程での時間対補正位
相差制御信号Ｖｍの値の推移を示すグラフである。
対周波数制御信号ＡＦＣの値の推移を示すグラフ、
（ｂ）は上記実施例において減速過程での時間対補正位
相差制御信号Ｖｍの値の推移を示すグラフである。
【図４】従来のＰＬＬ制御とＦＧサーボを併用したモー
タの速度制御装置を示すブロック図である。
タの速度制御装置を示すブロック図である。
【図５】（ａ）は周波数比較器の比較周波数ｆT 対周波
数制御信号ＡＦＣの特性を示すグラフ、（ｂ）は位相比
較器の位相差φ対位相差制御信号ＡＰＣの特性を示すグ
ラフである。
数制御信号ＡＦＣの特性を示すグラフ、（ｂ）は位相比
較器の位相差φ対位相差制御信号ＡＰＣの特性を示すグ
ラフである。
【図６】（ａ）は図４に示すモータの速度制御装置にお
いて加速過程の位相差制御信号ＡＰＣを示す波形図、
（ｂ）は図４に示す速度制御装置において減速過程の位
相差制御信号ＡＰＣを示す波形図である。
いて加速過程の位相差制御信号ＡＰＣを示す波形図、
（ｂ）は図４に示す速度制御装置において減速過程の位
相差制御信号ＡＰＣを示す波形図である。
【図７】（ａ）は図４に示すモータの速度制御装置にお
いてモータ負荷増大時の復旧過程の位相差制御信号ＡＰ
Ｃを示す波形図、（ｂ）は図４に示す速度制御装置にお
いてモータ負荷減少時の復旧過程の位相差制御信号ＡＰ
Ｃを示す波形図である。
いてモータ負荷増大時の復旧過程の位相差制御信号ＡＰ
Ｃを示す波形図、（ｂ）は図４に示す速度制御装置にお
いてモータ負荷減少時の復旧過程の位相差制御信号ＡＰ
Ｃを示す波形図である。
１…基準発振器（ＯＳＣ） ２…増幅及び整形回路 ３…周波数比較器 ４…位相比較器 ５，６…ディジタル／アナログ変換器 ７…混合回路 ８…モータ駆動回路 １０…制御信号補正回路 ２０…加速期ＡＰＣ転移防止回路 ２１…加速期判定回路 ２２…ＡＰＣ下降転移判定回路 ２３…加速期ＡＰＣ転移判定回路 ２４…加速期補正期間指定回路 ２５…電圧セレクタ ３０…減速期ＡＰＣ転移防止回路 ３１…減速期判定回路 ３２…ＡＰＣ上昇転移判定回路 ３３…減速期ＡＰＣ転移判定回路 ３４…減速期補正期間指定回路 ＩＮＶ１，ＩＮＶ２…インバータ ＡＰＣ…位相制御信号 ＡＦＣ…周波数制御信号 Ｍ…非同期モータ ｆS …基準（目標）周波数 ｆT …比較周波数 ＦVS…臨界電圧 φVMAX…最高近傍電圧 φVMIN…最低近傍電圧 ＶCC…電源電圧 φ…位相差 Ｖｍ…補正位相制御信号。
Claims (3)
- 【請求項１】 周波数比較器からの周波数制御信号と位
相比較器からの位相制御信号とを混合してＦＧサーボと
ＰＬＬ制御を併用したモータの速度制御装置において、
前記周波数制御信号及び前記位相制御信号に基づいてモ
ータ加速期での前記位相制御信号の電圧値の不連続転移
を直前判定する加速期電圧転移判定手段と、前記位相制
御信号に基づいてモータ加速期の終期を判定する加速期
終了判定手段と、前記加速期電圧転移判定手段の出力及
び前記加速期終了判定手段の出力を基にモータ加速期で
の補正期間を指定する加速期補正期間指定手段と、加速
期補正期間指定手段により指定された補正期間に亘り前
記位相制御信号に代えて加速促進電圧を切り換え出力す
る加速期信号切り換え手段とを有して成ることを特徴と
するモータの速度制御装置。 - 【請求項２】 請求項１に記載のモータの速度制御装置
において、前記周波数制御信号及び前記位相制御信号に
基づいてモータ減速期での前記位相制御信号の電圧値の
不連続転移を直前判定する減速期電圧転移判定手段と、
前記位相制御信号に基づいてモータ減速期の終期を判定
する減速期終了判定手段と、前記減速期電圧転移判定手
段の出力及び前記減速期終了判定手段の出力を基にモー
タ減速期での補正期間を指定する減速期補正期間指定手
段と、前記減速期補正期間指定手段により指定された補
正期間に亘り前記位相制御信号に代えて減速促進電圧を
切り換え出力する減速期信号切り換え手段とを有して成
ることを特徴とするモータの速度制御装置。 - 【請求項３】 周波数比較器からの周波数制御信号と位
相比較器からの位相制御信号とを混合してＦＧサーボと
ＰＬＬ制御を併用したモータの速度制御装置において、
前記周波数制御信号及び前記位相制御信号に基づいてモ
ータ減速期での前記位相制御信号の電圧値の不連続転移
を直前判定する減速期電圧転移判定手段と、前記位相制
御信号に基づいてモータ減速期の終期を判定する減速期
終了判定手段と、前記減速期電圧転移判定手段の出力及
び前記減速期終了判定手段を基にモータ減速期での補正
期間を指定する減速期補正期間指定手段と、前記減速期
補正期間指定手段により指定された補正期間に亘り前記
位相制御信号に代えて減速促進電圧を切り換え出力する
減速期信号切り換え手段とを有して成ることを特徴とす
るモータの速度制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7321655A JPH09163779A (ja) | 1995-12-11 | 1995-12-11 | モータの速度制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7321655A JPH09163779A (ja) | 1995-12-11 | 1995-12-11 | モータの速度制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09163779A true JPH09163779A (ja) | 1997-06-20 |
Family
ID=18134936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7321655A Pending JPH09163779A (ja) | 1995-12-11 | 1995-12-11 | モータの速度制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09163779A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004004110A1 (ja) * | 2002-06-27 | 2004-01-08 | Nippon Sogo Seisaku Co., Ltd. | 機械制御用基準発振器に原子周波数標準器を採用した超高安定な回転系の定速制御及び位置決め制御方法 |
| KR100922387B1 (ko) * | 2008-08-06 | 2009-10-19 | (주)유스텍 | 모션 제어를 위한 2 포트 전송장치 및 방법 |
-
1995
- 1995-12-11 JP JP7321655A patent/JPH09163779A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004004110A1 (ja) * | 2002-06-27 | 2004-01-08 | Nippon Sogo Seisaku Co., Ltd. | 機械制御用基準発振器に原子周波数標準器を採用した超高安定な回転系の定速制御及び位置決め制御方法 |
| KR100922387B1 (ko) * | 2008-08-06 | 2009-10-19 | (주)유스텍 | 모션 제어를 위한 2 포트 전송장치 및 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1041708B1 (en) | Step motor driving device | |
| US4327315A (en) | Induction motor drive apparatus | |
| US4584505A (en) | Torque-speed control system for asynchronous D.C. brushless motor | |
| KR19990068117A (ko) | 인버터 제어장치 | |
| US6121747A (en) | Electric motor controller | |
| JPH07112360B2 (ja) | Ｐｗｍインバ−タの制御方法および装置 | |
| JPH0471386A (ja) | 同期電動機の製御装置 | |
| JPH09163779A (ja) | モータの速度制御装置 | |
| JP5392532B2 (ja) | 誘導電動機の制御装置 | |
| JP3796177B2 (ja) | モータのｐｗｍ駆動回路 | |
| US6900614B2 (en) | Rotation speed search apparatus for increasing an output voltage of an inverter and method thereof | |
| JP2001211682A (ja) | ブラシレスモータの制御装置 | |
| JPH0965677A (ja) | モータの速度制御装置 | |
| US11732663B2 (en) | Starter-generator speed control | |
| JP3651708B2 (ja) | モータ速度制御装置 | |
| JP2001204199A (ja) | 永久磁石型同期電動機の制御装置 | |
| CN112271969B (zh) | 一种异步调制过渡到相位同步的同步调制方法 | |
| JP3380632B2 (ja) | 位相比較器及びｐｌｌ回路 | |
| JP4194862B2 (ja) | 電動機の位置決め制御方法および装置 | |
| JP2559197B2 (ja) | 交流電動機の制御装置 | |
| JP4503267B2 (ja) | 電動機の高速位置決め方法および装置 | |
| RU2020725C1 (ru) | Способ программного позиционного управления многофазным шаговым электродвигателем с электрическим дроблением шага | |
| JP2730328B2 (ja) | サーボ制御装置 | |
| JPS60223488A (ja) | 回転位相制御回路 | |
| Li et al. | Seamless Start-up of Loaded PMSM Drive from Open-Loop I d/F to Sensorless FOC |