JPH096492A - パーソナルコンピュータシステム - Google Patents
パーソナルコンピュータシステムInfo
- Publication number
- JPH096492A JPH096492A JP14877595A JP14877595A JPH096492A JP H096492 A JPH096492 A JP H096492A JP 14877595 A JP14877595 A JP 14877595A JP 14877595 A JP14877595 A JP 14877595A JP H096492 A JPH096492 A JP H096492A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- unit
- personal computer
- computer system
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 ＣＰＵユニットとＩ／Ｏユニットとに分離が
可能であり、機能アップのためのモジュールの追加及び
他の装置と組み合わせて使用することが可能なパーソナ
ルコンピュータシステムを提供する。 【構成】 ＣＰＵ Ａ７、周辺メモリ８、ＣＲＴＣ９、
バッファ１０、及びシステムバス６からなるＣＰＵユニ
ット１と、ＣＰＵ Ｂ１１、共有メモリ１２、メモリ１
３、コントローラ１４、入出力コントローラ１５、入出
力コントローラに制御される入出力デバイス１６、及び
拡張バス１７よりなるＩ／Ｏユニット２とにより構成さ
れ、ＣＰＵユニット１とＩ／Ｏユニット２とはシステム
バス６を介して共有メモリ１２を経由して接続されてい
る。また、ＣＰＵユニット１及びＩ／Ｏユニット２はそ
れぞれ別個の筐体となっている。
可能であり、機能アップのためのモジュールの追加及び
他の装置と組み合わせて使用することが可能なパーソナ
ルコンピュータシステムを提供する。 【構成】 ＣＰＵ Ａ７、周辺メモリ８、ＣＲＴＣ９、
バッファ１０、及びシステムバス６からなるＣＰＵユニ
ット１と、ＣＰＵ Ｂ１１、共有メモリ１２、メモリ１
３、コントローラ１４、入出力コントローラ１５、入出
力コントローラに制御される入出力デバイス１６、及び
拡張バス１７よりなるＩ／Ｏユニット２とにより構成さ
れ、ＣＰＵユニット１とＩ／Ｏユニット２とはシステム
バス６を介して共有メモリ１２を経由して接続されてい
る。また、ＣＰＵユニット１及びＩ／Ｏユニット２はそ
れぞれ別個の筐体となっている。
Description
【０００１】
【産業上の利用分野】本発明はパーソナルコンピュータ
システムに関し、特にマルチプロセッサ構成のコンピュ
ータシステムにおいて、第１のＣＰＵを有するＣＰＵ部
と、第２のＣＰＵ及び周辺装置を有するＩ／Ｏ部とが機
能的、構造的に分離可能なコンピュータシステムに関す
る。
システムに関し、特にマルチプロセッサ構成のコンピュ
ータシステムにおいて、第１のＣＰＵを有するＣＰＵ部
と、第２のＣＰＵ及び周辺装置を有するＩ／Ｏ部とが機
能的、構造的に分離可能なコンピュータシステムに関す
る。
【０００２】
【従来の技術】コンピュータシステムにおいて、性能向
上のために部分的にモジュール化するという方法はよく
実施されている。例えば、ＣＰＵ周辺回路、グラッフィ
クコントローラ周辺回路、通信ポート周辺回路等は時代
の流れと共に高速、高性能化が進むため、将来的なバー
ジョンアップを考えて交換できるような構造がとられて
いる。しかし、これらのモジュールは、同一機種のコン
ピュータシステムに専用のものであり、機種の異なるコ
ンピュータに接続して同様の機能を発揮できるというも
のではない。
上のために部分的にモジュール化するという方法はよく
実施されている。例えば、ＣＰＵ周辺回路、グラッフィ
クコントローラ周辺回路、通信ポート周辺回路等は時代
の流れと共に高速、高性能化が進むため、将来的なバー
ジョンアップを考えて交換できるような構造がとられて
いる。しかし、これらのモジュールは、同一機種のコン
ピュータシステムに専用のものであり、機種の異なるコ
ンピュータに接続して同様の機能を発揮できるというも
のではない。
【０００３】又、コンピュータシステムの性能向上のた
めに、マルチプロセッサ構成もよく実施されている。マ
ルチプロセッサの構成方法としては共有メモリで結合さ
れる方法や共通バスで結合される方法等、多々あるが、
それぞれのプロセッサが構造的に別個の筐体として分離
できて、しかも、分離されたそれぞれのユニットがさら
に他の構造体と一体化して別のコンピュータシステムを
構成するというものはない。
めに、マルチプロセッサ構成もよく実施されている。マ
ルチプロセッサの構成方法としては共有メモリで結合さ
れる方法や共通バスで結合される方法等、多々あるが、
それぞれのプロセッサが構造的に別個の筐体として分離
できて、しかも、分離されたそれぞれのユニットがさら
に他の構造体と一体化して別のコンピュータシステムを
構成するというものはない。
【０００４】他の情報処理装置と接続でき、単体でも使
用可能な情報処理装置の例として、特開平５−８１２１
５号公報に開示されている「情報処理装置および情報処
理システム」がある。
用可能な情報処理装置の例として、特開平５−８１２１
５号公報に開示されている「情報処理装置および情報処
理システム」がある。
【０００５】この情報処理装置は単体では１つのパソコ
ンとして機能し、ノートブックパソコンを接続すると内
部ＣＰＵを周辺入出力デバイスから切り離して、単純な
拡張ボックスとして機能する。
ンとして機能し、ノートブックパソコンを接続すると内
部ＣＰＵを周辺入出力デバイスから切り離して、単純な
拡張ボックスとして機能する。
【０００６】
【発明が解決しようとする課題】ここで、ユーザがコン
ピュータシステムを購入しようとする際のいろいろなパ
ターンを考えてみる。
ピュータシステムを購入しようとする際のいろいろなパ
ターンを考えてみる。
【０００７】・コンピュータというものをまったく知ら
ない人が購入する場合、価格の安いコンピュータを入門
機として購入するのが適当であるが、将来的には性能不
足が予想されるので高性能なコンピュータを買う必要が
生じる。
ない人が購入する場合、価格の安いコンピュータを入門
機として購入するのが適当であるが、将来的には性能不
足が予想されるので高性能なコンピュータを買う必要が
生じる。
【０００８】・現在コンピュータを１台持っているが性
能不足の為性能向上したい場合、今持っているコンピュ
ータはモジュール構造になっていないので、部分的な性
能アップが図れない。従って、新規にコンピュータを１
台買う必要が生じる。
能不足の為性能向上したい場合、今持っているコンピュ
ータはモジュール構造になっていないので、部分的な性
能アップが図れない。従って、新規にコンピュータを１
台買う必要が生じる。
【０００９】・現在デスクトップコンピュータを１台持
っているが、アウトドアでも使用したい場合、ラップト
ップコンピュータを別に買う必要が生じる。
っているが、アウトドアでも使用したい場合、ラップト
ップコンピュータを別に買う必要が生じる。
【００１０】このように、コンピュータの機能アップ又
は新たな機能を必要とする際には、新規に製品を買わな
くてはいけない場合が多々存在した。
は新たな機能を必要とする際には、新規に製品を買わな
くてはいけない場合が多々存在した。
【００１１】又、特開平５−８１２１５号公報に開示さ
れている情報処理装置のＣＰＵは、他の情報処理装置と
接続した際には、周辺入出力デバイスの制御を行うため
のサブＣＰＵとしては機能せず、マルチＣＰＵを意図し
たものではない。更にこの情報処理装置は、ノートブッ
クパソコン専用のものであり、この部分を別のパーソナ
ルコンピュータで代用すること等は考慮されていない。
れている情報処理装置のＣＰＵは、他の情報処理装置と
接続した際には、周辺入出力デバイスの制御を行うため
のサブＣＰＵとしては機能せず、マルチＣＰＵを意図し
たものではない。更にこの情報処理装置は、ノートブッ
クパソコン専用のものであり、この部分を別のパーソナ
ルコンピュータで代用すること等は考慮されていない。
【００１２】本発明は上記の課題を解決するためになさ
れたもので、それぞれが独立した装置として動作する、
ＣＰＵユニットとＩ／Ｏユニットとに分離が可能であ
り、機能アップのためのモジュールの追加及び他の装置
と組み合わせて使用することが可能なパーソナルコンピ
ュータシステムを提供することを目的とする。
れたもので、それぞれが独立した装置として動作する、
ＣＰＵユニットとＩ／Ｏユニットとに分離が可能であ
り、機能アップのためのモジュールの追加及び他の装置
と組み合わせて使用することが可能なパーソナルコンピ
ュータシステムを提供することを目的とする。
【００１３】
【課題を解決するための手段】前述の目的は、それぞれ
が別個の筐体に格納されているＣＰＵユニットとＩ／Ｏ
ユニットとを備えるパーソナルコンピュータシステムで
あって、前記ＣＰＵユニットは、第１のＣＰＵと該第１
のＣＰＵに内部バスで接続され外部とのインターフェイ
スを行うバッファ手段とを有しており、前記Ｉ／Ｏユニ
ットは、第２のＣＰＵと外部装置を接続するための拡張
バスと前記第２のＣＰＵに内部バスで接続された双方向
記憶手段とを有しており、前記双方向記憶手段は、前記
バッファ手段とシステムバスを介して接続された際に、
前記第１のＣＰＵ及び前記第２のＣＰＵからデータの書
き込み及び読み出しが可能であることを特徴とする請求
項１に記載のパーソナルコンピュータシステムによって
達成される。
が別個の筐体に格納されているＣＰＵユニットとＩ／Ｏ
ユニットとを備えるパーソナルコンピュータシステムで
あって、前記ＣＰＵユニットは、第１のＣＰＵと該第１
のＣＰＵに内部バスで接続され外部とのインターフェイ
スを行うバッファ手段とを有しており、前記Ｉ／Ｏユニ
ットは、第２のＣＰＵと外部装置を接続するための拡張
バスと前記第２のＣＰＵに内部バスで接続された双方向
記憶手段とを有しており、前記双方向記憶手段は、前記
バッファ手段とシステムバスを介して接続された際に、
前記第１のＣＰＵ及び前記第２のＣＰＵからデータの書
き込み及び読み出しが可能であることを特徴とする請求
項１に記載のパーソナルコンピュータシステムによって
達成される。
【００１４】前述の目的は、前記拡張バスに接続された
表示を制御する装置を更に備えることを特徴とする請求
項２に記載のパーソナルコンピュータシステムによって
達成される。
表示を制御する装置を更に備えることを特徴とする請求
項２に記載のパーソナルコンピュータシステムによって
達成される。
【００１５】前述の目的は、ＣＰＵユニットと該ＣＰＵ
ユニットを外部の情報処理装置に接続するための接続装
置とを備えるパーソナルコンピュータシステムであっ
て、前記ＣＰＵユニットは、ＣＰＵと該ＣＰＵに内部バ
スで接続され外部とのインターフェイスを行うバッファ
手段とを有しており、前記接続装置は、前記バッファ手
段と前記外部の情報処理装置のシステムバスとの間に接
続された際に、前記ＣＰＵ及び前記外部の情報処理装置
からデータの書き込み及び読み出しを実行するための双
方向記憶手段を有することを特徴とする請求項３に記載
のパーソナルコンピュータシステムによって達成され
る。
ユニットを外部の情報処理装置に接続するための接続装
置とを備えるパーソナルコンピュータシステムであっ
て、前記ＣＰＵユニットは、ＣＰＵと該ＣＰＵに内部バ
スで接続され外部とのインターフェイスを行うバッファ
手段とを有しており、前記接続装置は、前記バッファ手
段と前記外部の情報処理装置のシステムバスとの間に接
続された際に、前記ＣＰＵ及び前記外部の情報処理装置
からデータの書き込み及び読み出しを実行するための双
方向記憶手段を有することを特徴とする請求項３に記載
のパーソナルコンピュータシステムによって達成され
る。
【００１６】
【作用】請求項１に記載のパーソナルコンピュータシス
テムにおいては、ＣＰＵユニット及びＩ／Ｏユニットは
それぞれＣＰＵを有しており、双方向記憶手段にシステ
ムバスを介してバッファ手段が接続された際には、第１
のＣＰＵは双方向記憶手段に命令を書き込み、第２のＣ
ＰＵは書き込まれた命令を読みだして必要な処理を行
う。これにより、ＣＰＵユニット及びＩ／Ｏユニットの
それぞれのユニットを単体で製品として販売することが
できると共に、ユーザーはいずれかを取り替えてバージ
ョンアップすることが可能となる。更に、ＣＰＵユニッ
ト及びＩ／Ｏユニットを接続した際にはＣＰＵユニット
が制御するマルチプロセッサシステムとしての動作が可
能となる。
テムにおいては、ＣＰＵユニット及びＩ／Ｏユニットは
それぞれＣＰＵを有しており、双方向記憶手段にシステ
ムバスを介してバッファ手段が接続された際には、第１
のＣＰＵは双方向記憶手段に命令を書き込み、第２のＣ
ＰＵは書き込まれた命令を読みだして必要な処理を行
う。これにより、ＣＰＵユニット及びＩ／Ｏユニットの
それぞれのユニットを単体で製品として販売することが
できると共に、ユーザーはいずれかを取り替えてバージ
ョンアップすることが可能となる。更に、ＣＰＵユニッ
ト及びＩ／Ｏユニットを接続した際にはＣＰＵユニット
が制御するマルチプロセッサシステムとしての動作が可
能となる。
【００１７】請求項２に記載のパーソナルコンピュータ
システムにおいては、Ｉ／ＯユニットはＣＰＵユニット
と分離され拡張バスに表示を制御する装置が接続されて
いる際には、第２のＣＰＵにより独立した装置として動
作する。これにより、Ｉ／Ｏユニットに表示制御装置を
追加するだけで安価にパーソナルコンピュータシステム
を構成することが可能となる。更に、より高性能なシス
テムが必要となった際には、ＣＰＵユニットを追加して
性能アップすることが可能となる。又、通常はＣＰＵユ
ニットとＩ／Ｏユニットを接続して１台のデスクトップ
コンピュータとして使用し、アウトドア等で携帯して使
用したい場合は、Ｉ／Ｏユニットに表示制御装置と液晶
表示部分を追加し、ラップトップコンピュータとして使
用することも可能となる。
システムにおいては、Ｉ／ＯユニットはＣＰＵユニット
と分離され拡張バスに表示を制御する装置が接続されて
いる際には、第２のＣＰＵにより独立した装置として動
作する。これにより、Ｉ／Ｏユニットに表示制御装置を
追加するだけで安価にパーソナルコンピュータシステム
を構成することが可能となる。更に、より高性能なシス
テムが必要となった際には、ＣＰＵユニットを追加して
性能アップすることが可能となる。又、通常はＣＰＵユ
ニットとＩ／Ｏユニットを接続して１台のデスクトップ
コンピュータとして使用し、アウトドア等で携帯して使
用したい場合は、Ｉ／Ｏユニットに表示制御装置と液晶
表示部分を追加し、ラップトップコンピュータとして使
用することも可能となる。
【００１８】請求項３に記載のパーソナルコンピュータ
システムにおいては、接続装置によりＣＰＵユニットと
外部の情報処理装置とが接続された際には、ＣＰＵは接
続装置の双方向記憶手段に命令を書き込み、外部の情報
処理装置を制御する。これにより、ＣＰＵユニットを接
続装置を介して他の情報処理装置と接続して、ＣＰＵユ
ニットが制御するマルチプロセッサシステムを構成する
ことが可能となる。ＣＰＵユニットの性能と、Ｉ／Ｏ部
分として利用する他の情報処理装置の特徴を備えたマル
チプロセッサシステムを構成することが可能となる。更
に、現在コンピュータを持っているユーザが新たに別の
コンピュータを購入することなく、ＣＰＵユニットと接
続装置を購入するだけで機能拡張することが可能とな
る。
システムにおいては、接続装置によりＣＰＵユニットと
外部の情報処理装置とが接続された際には、ＣＰＵは接
続装置の双方向記憶手段に命令を書き込み、外部の情報
処理装置を制御する。これにより、ＣＰＵユニットを接
続装置を介して他の情報処理装置と接続して、ＣＰＵユ
ニットが制御するマルチプロセッサシステムを構成する
ことが可能となる。ＣＰＵユニットの性能と、Ｉ／Ｏ部
分として利用する他の情報処理装置の特徴を備えたマル
チプロセッサシステムを構成することが可能となる。更
に、現在コンピュータを持っているユーザが新たに別の
コンピュータを購入することなく、ＣＰＵユニットと接
続装置を購入するだけで機能拡張することが可能とな
る。
【００１９】
【実施例】以下、本発明のパーソナルコンピュータシス
テムの実施例を図を参照しながら詳細に説明する。
テムの実施例を図を参照しながら詳細に説明する。
【００２０】図１は、本発明のシステムの基本的構成を
示す図である。ＣＰＵユニット１とＩ／Ｏユニット２と
がシステムバス６を介して結合され、１台のマルチプロ
セッサシステムを構成している。ＣＰＵユニット１は、
ＣＰＵ Ａ７と、メモリ８と、ＣＲＴＣ９と、バッファ
１０とから構成されている。Ｉ／Ｏユニット２はＣＰＵ
Ｂ１１と、共有メモリ１２と、メモリ１３と、コント
ローラ１４と、入出力コントローラ１５と、入出力コン
トローラに制御される入出力デバイス１６と、拡張バス
１７とから構成されている。
示す図である。ＣＰＵユニット１とＩ／Ｏユニット２と
がシステムバス６を介して結合され、１台のマルチプロ
セッサシステムを構成している。ＣＰＵユニット１は、
ＣＰＵ Ａ７と、メモリ８と、ＣＲＴＣ９と、バッファ
１０とから構成されている。Ｉ／Ｏユニット２はＣＰＵ
Ｂ１１と、共有メモリ１２と、メモリ１３と、コント
ローラ１４と、入出力コントローラ１５と、入出力コン
トローラに制御される入出力デバイス１６と、拡張バス
１７とから構成されている。
【００２１】共有メモリ１２は、図４に示すような構成
の双方向から読みだし／書き込みが可能なデュアルポー
トメモリである。内部メモリ２１と、それぞれのバスＡ
及びＢが同時に内部メモリ２１をアクセスした場合のバ
スの衝突を避けるためのバッファ２２及び２３と、バッ
ファ２２及び２３を制御すると共に、双方のＣＰＵに対
して割り込み要求信号を発生するアクセスコントーラ２
４とから構成されている。
の双方向から読みだし／書き込みが可能なデュアルポー
トメモリである。内部メモリ２１と、それぞれのバスＡ
及びＢが同時に内部メモリ２１をアクセスした場合のバ
スの衝突を避けるためのバッファ２２及び２３と、バッ
ファ２２及び２３を制御すると共に、双方のＣＰＵに対
して割り込み要求信号を発生するアクセスコントーラ２
４とから構成されている。
【００２２】次に、本実施例の動作について説明する。
【００２３】図１の状態でＣＰＵユニット１がＩ／Ｏユ
ニット２内の入出力デバイスを使用する場合、システム
は以下のように動作する。まず、ＣＰＵ Ａ７がＩ／Ｏ
ユニット２の共有メモリ１２にコマンドを書き込み、割
り込みを使ってＣＰＵ Ｂ１１に知らせる。割り込み要
求を受けたＣＰＵ Ｂ１１はそのコマンドを共有メモリ
１２より読み出し、コマンドを解釈して必要な処理を実
行する。それから、返すべき値を共有メモリに書き込
み、割り込みを使ってＣＰＵ Ａ７に知らせる。割り込
み要求を受けたＣＰＵ Ａ７は共有メモリからその値を
読みだし、一連の作業が終了する。
ニット２内の入出力デバイスを使用する場合、システム
は以下のように動作する。まず、ＣＰＵ Ａ７がＩ／Ｏ
ユニット２の共有メモリ１２にコマンドを書き込み、割
り込みを使ってＣＰＵ Ｂ１１に知らせる。割り込み要
求を受けたＣＰＵ Ｂ１１はそのコマンドを共有メモリ
１２より読み出し、コマンドを解釈して必要な処理を実
行する。それから、返すべき値を共有メモリに書き込
み、割り込みを使ってＣＰＵ Ａ７に知らせる。割り込
み要求を受けたＣＰＵ Ａ７は共有メモリからその値を
読みだし、一連の作業が終了する。
【００２４】例えばファイル装置からファイルを読み出
す場合、まず、ＣＰＵユニット１のＣＰＵ Ａ７が共有
メモリ１２に「ファイル装置より、×××というファイ
ルを読み出せ」というコマンドを書き込み、割り込みを
使ってＣＰＵ Ｂ１１に知らせる。割り込み要求を受け
たＣＰＵ Ｂ１１はそのコマンドを解釈し、関連する入
出力コントローラを操作し、入出力装置から指定された
ファイルの内容を読みだし、共有メモリ１２に書き込
み、割り込みを使って準備ができたことをＣＰＵＡ７に
知らせる。割り込み要求を受けたＣＰＵ Ａ７はその内
容を共有メモリ１２から読みだす。以上のようにして、
一つのコマンドが処理される。
す場合、まず、ＣＰＵユニット１のＣＰＵ Ａ７が共有
メモリ１２に「ファイル装置より、×××というファイ
ルを読み出せ」というコマンドを書き込み、割り込みを
使ってＣＰＵ Ｂ１１に知らせる。割り込み要求を受け
たＣＰＵ Ｂ１１はそのコマンドを解釈し、関連する入
出力コントローラを操作し、入出力装置から指定された
ファイルの内容を読みだし、共有メモリ１２に書き込
み、割り込みを使って準備ができたことをＣＰＵＡ７に
知らせる。割り込み要求を受けたＣＰＵ Ａ７はその内
容を共有メモリ１２から読みだす。以上のようにして、
一つのコマンドが処理される。
【００２５】図２は、図１に示したＣＰＵユニット１を
アダプタ４を介して他のパソコン３に接続し、マルチプ
ロセッサシステムとして使用する場合の例である。アダ
プタ４は共有メモリ１８を備えている。このように接続
して使用する場合も、動作自体は図１の実施例と全く同
じである。すなわち、ＣＰＵユニット１は共有メモリ１
８を介してコマンドを使ってパソコン３の内部にある入
出力デバイスとデータのやり取りを行う。
アダプタ４を介して他のパソコン３に接続し、マルチプ
ロセッサシステムとして使用する場合の例である。アダ
プタ４は共有メモリ１８を備えている。このように接続
して使用する場合も、動作自体は図１の実施例と全く同
じである。すなわち、ＣＰＵユニット１は共有メモリ１
８を介してコマンドを使ってパソコン３の内部にある入
出力デバイスとデータのやり取りを行う。
【００２６】このとき問題となるハードウェアの違い、
つまり、Ｉ／Ｏユニット２とＩ／Ｏユニットとして使用
するパソコン３とのハードウェアの違いは、パソコン３
側にＩ／Ｏユニット２と同様な動作を行うソフトウェア
を組み込めば必然的に解消される。そのため、Ｉ／Ｏユ
ニットとして使用するパソコン３の機種はどのようなも
のでも構わない。なお、パソコン３側にソフトウェアを
組み込む方法として、ＣＰＵユニット１の電源投入前
に、パソコン３側はそのソフトウェアをＦＤＤ等から起
動して準備しておき、その後、ＣＰＵユニット１側の電
源を入れるようにする方法等が考えられる。
つまり、Ｉ／Ｏユニット２とＩ／Ｏユニットとして使用
するパソコン３とのハードウェアの違いは、パソコン３
側にＩ／Ｏユニット２と同様な動作を行うソフトウェア
を組み込めば必然的に解消される。そのため、Ｉ／Ｏユ
ニットとして使用するパソコン３の機種はどのようなも
のでも構わない。なお、パソコン３側にソフトウェアを
組み込む方法として、ＣＰＵユニット１の電源投入前
に、パソコン３側はそのソフトウェアをＦＤＤ等から起
動して準備しておき、その後、ＣＰＵユニット１側の電
源を入れるようにする方法等が考えられる。
【００２７】図３は、図１に示したＩ／Ｏユニット２に
グラフィックカード５を取り付け、１台のシングルプロ
セッサシステムとして使用する場合の例である。この構
成ではＩ／Ｏユニット２にはＣＲＴＣはついていないの
で、その部分を追加することにより１つのコンピュータ
システムを構成出来る。もちろん、ＣＲＴＣは内蔵され
ている場合もあるが、その場合、その部分のコストアッ
プになり、図１の構成では余分な機能となってしまう。
図３の構成ではＣＰＵ Ｂ１１は共有メモリ１２よりコ
マンドを読みだし実行するといった上記実施例の動作は
行わず、サブＣＰＵとしてではなくメインＣＰＵとして
動作を行う。この場合のＩ／Ｏユニット２の動作と図１
に示した構成におけるＩ／Ｏユニット２の動作（メイン
ＣＰＵとしての動作かサブＣＰＵとしての動作か）との
切り換えは、例えば以下の手順で行われる。
グラフィックカード５を取り付け、１台のシングルプロ
セッサシステムとして使用する場合の例である。この構
成ではＩ／Ｏユニット２にはＣＲＴＣはついていないの
で、その部分を追加することにより１つのコンピュータ
システムを構成出来る。もちろん、ＣＲＴＣは内蔵され
ている場合もあるが、その場合、その部分のコストアッ
プになり、図１の構成では余分な機能となってしまう。
図３の構成ではＣＰＵ Ｂ１１は共有メモリ１２よりコ
マンドを読みだし実行するといった上記実施例の動作は
行わず、サブＣＰＵとしてではなくメインＣＰＵとして
動作を行う。この場合のＩ／Ｏユニット２の動作と図１
に示した構成におけるＩ／Ｏユニット２の動作（メイン
ＣＰＵとしての動作かサブＣＰＵとしての動作か）との
切り換えは、例えば以下の手順で行われる。
【００２８】最初にＩ／Ｏユニット２の電源が投入され
る。その後ＣＰＵ Ｂ１１は共有メモリの初期化を行
う。この場合すべての領域に「０」が書き込まれること
とする。初期化が終了したら一定時間待機する。この間
に、もしＣＰＵユニット１が接続されていれば、ＣＰＵ
ユニット１にも電源が投入されており、ＣＰＵ Ａ７に
より、共有メモリ１２の特定のレジスタに所定の値が書
き込まれる。この場合、例として「８３Ｈ」が書き込ま
れることとする。Ｉ／Ｏユニット２は一定時間が経過し
たら共有メモリ１２のレジスタの読みだしを行う。読み
だした値が「８３Ｈ」であれば、ＣＰＵユニット１が接
続されていると判断し、Ｉ／Ｏユニット２はその後は共
有メモリ１２に書き込まれたコマンドを解釈し実行する
サブＣＰＵとして動作する。共有メモリ１２のレジスタ
の値が「００」であればＣＰＵユニット１は接続されて
いないものと判断し、ＣＰＵ Ｂ１１は以後はメインＣ
ＰＵとして動作する。
る。その後ＣＰＵ Ｂ１１は共有メモリの初期化を行
う。この場合すべての領域に「０」が書き込まれること
とする。初期化が終了したら一定時間待機する。この間
に、もしＣＰＵユニット１が接続されていれば、ＣＰＵ
ユニット１にも電源が投入されており、ＣＰＵ Ａ７に
より、共有メモリ１２の特定のレジスタに所定の値が書
き込まれる。この場合、例として「８３Ｈ」が書き込ま
れることとする。Ｉ／Ｏユニット２は一定時間が経過し
たら共有メモリ１２のレジスタの読みだしを行う。読み
だした値が「８３Ｈ」であれば、ＣＰＵユニット１が接
続されていると判断し、Ｉ／Ｏユニット２はその後は共
有メモリ１２に書き込まれたコマンドを解釈し実行する
サブＣＰＵとして動作する。共有メモリ１２のレジスタ
の値が「００」であればＣＰＵユニット１は接続されて
いないものと判断し、ＣＰＵ Ｂ１１は以後はメインＣ
ＰＵとして動作する。
【００２９】
【発明の効果】請求項１に記載のパーソナルコンピュー
タシステムによれば、ＣＰＵユニット及びＩ／Ｏユニッ
トのそれぞれのユニットを単体で製品として販売するこ
とができると共に、ユーザーはいずれかを取り替えてバ
ージョンアップすることが可能となる。更に、ＣＰＵユ
ニット及びＩ／Ｏユニットを接続した際にはＣＰＵユニ
ットが制御するマルチプロセッサシステムとしての動作
が可能となる。
タシステムによれば、ＣＰＵユニット及びＩ／Ｏユニッ
トのそれぞれのユニットを単体で製品として販売するこ
とができると共に、ユーザーはいずれかを取り替えてバ
ージョンアップすることが可能となる。更に、ＣＰＵユ
ニット及びＩ／Ｏユニットを接続した際にはＣＰＵユニ
ットが制御するマルチプロセッサシステムとしての動作
が可能となる。
【００３０】請求項２に記載のパーソナルコンピュータ
システムによれば、Ｉ／Ｏユニットに表示制御装置を追
加するだけで安価にパーソナルコンピュータシステムを
構成することが可能となる。更に、より高性能なシステ
ムが必要となった際には、ＣＰＵユニットを追加して性
能アップすることが可能となる。又、通常はＣＰＵユニ
ットとＩ／Ｏユニットを接続して１台のデスクトップコ
ンピュータとして使用し、アウトドア等で携帯して使用
したい場合は、Ｉ／Ｏユニットに表示制御装置と液晶表
示部分を追加し、ラップトップコンピュータとして使用
することも可能となる。
システムによれば、Ｉ／Ｏユニットに表示制御装置を追
加するだけで安価にパーソナルコンピュータシステムを
構成することが可能となる。更に、より高性能なシステ
ムが必要となった際には、ＣＰＵユニットを追加して性
能アップすることが可能となる。又、通常はＣＰＵユニ
ットとＩ／Ｏユニットを接続して１台のデスクトップコ
ンピュータとして使用し、アウトドア等で携帯して使用
したい場合は、Ｉ／Ｏユニットに表示制御装置と液晶表
示部分を追加し、ラップトップコンピュータとして使用
することも可能となる。
【００３１】請求項３に記載のパーソナルコンピュータ
システムによれば、ＣＰＵユニットを接続装置を介して
他の情報処理装置と接続して、ＣＰＵユニットが制御す
るマルチプロセッサシステムを構成することが可能とな
る。ＣＰＵユニットの性能と、Ｉ／Ｏ部分として利用す
る他の情報処理装置の特徴を備えたマルチプロセッサシ
ステムを構成することが可能となる。更に、現在コンピ
ュータを持っているユーザが新たに別のコンピュータを
購入することなく、ＣＰＵユニットと接続装置を購入す
るだけで機能拡張することが可能となる。
システムによれば、ＣＰＵユニットを接続装置を介して
他の情報処理装置と接続して、ＣＰＵユニットが制御す
るマルチプロセッサシステムを構成することが可能とな
る。ＣＰＵユニットの性能と、Ｉ／Ｏ部分として利用す
る他の情報処理装置の特徴を備えたマルチプロセッサシ
ステムを構成することが可能となる。更に、現在コンピ
ュータを持っているユーザが新たに別のコンピュータを
購入することなく、ＣＰＵユニットと接続装置を購入す
るだけで機能拡張することが可能となる。
【図１】本発明のパーソナルコンピュータシステムの実
施例の構成を示すブロック図である。
施例の構成を示すブロック図である。
【図２】図１のＣＰＵユニットと他のパソコンとを接続
して使用する例を示す図である。
して使用する例を示す図である。
【図３】図１のＩ／Ｏユニットとグラッフィックカード
とを接続して使用する例を示す図である。
とを接続して使用する例を示す図である。
【図４】図１の共有メモリの構成を示す図である。
１ ＣＰＵユニット ２ Ｉ／Ｏユニット ３ 他のパソコン ４ アダプター ５ グラッフィクカード ６ システムバス ７ ＣＰＵ Ａ ８ メモリ ９ ＣＲＴＣ １０ バッファ １１ ＣＰＵ Ｂ １２ 共有メモリ １３ メモリ １４ コントローラ １５ 入出力コントローラ １６ 入出力デバイス １７ 拡張バス １８ 共有メモリ ２０ ＣＲＴＣ
Claims (3)
- 【請求項１】 それぞれが別個の筐体に格納されている
ＣＰＵユニットとＩ／Ｏユニットとを備えるパーソナル
コンピュータシステムであって、前記ＣＰＵユニット
は、第１のＣＰＵと該第１のＣＰＵに内部バスで接続さ
れ外部とのインターフェイスを行うバッファ手段とを有
しており、前記Ｉ／Ｏユニットは、第２のＣＰＵと外部
装置を接続するための拡張バスと前記第２のＣＰＵに内
部バスで接続された双方向記憶手段とを有しており、前
記双方向記憶手段は、前記バッファ手段とシステムバス
を介して接続された際に、前記第１のＣＰＵ及び前記第
２のＣＰＵからデータの書き込み及び読み出しが可能で
あることを特徴とするパーソナルコンピュータシステ
ム。 - 【請求項２】 前記拡張バスに接続された表示を制御す
る装置を更に備え、前記ＣＰＵユニットを切り離して、
Ｉ／Ｏユニット及び表示を制御する装置のみでも１つの
コンピュータシステムとなることを特徴とする請求項１
に記載のパーソナルコンピュータシステム。 - 【請求項３】 ＣＰＵユニットと該ＣＰＵユニットを外
部の情報処理装置に接続するための接続装置とを備える
パーソナルコンピュータシステムであって、前記ＣＰＵ
ユニットは、ＣＰＵと該ＣＰＵに内部バスで接続され外
部とのインターフェイスを行うバッファ手段とを有して
おり、前記接続装置は、前記バッファ手段と前記外部の
情報処理装置のシステムバスとの間に接続された際に、
前記ＣＰＵ及び前記外部の情報処理装置からデータの書
き込み及び読み出しを実行するための双方向記憶手段を
有することを特徴とするパーソナルコンピュータシステ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14877595A JPH096492A (ja) | 1995-06-15 | 1995-06-15 | パーソナルコンピュータシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14877595A JPH096492A (ja) | 1995-06-15 | 1995-06-15 | パーソナルコンピュータシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH096492A true JPH096492A (ja) | 1997-01-10 |
Family
ID=15460393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14877595A Pending JPH096492A (ja) | 1995-06-15 | 1995-06-15 | パーソナルコンピュータシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH096492A (ja) |
-
1995
- 1995-06-15 JP JP14877595A patent/JPH096492A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5299315A (en) | Personal computer with programmable threshold FIFO registers for data transfer | |
| Simon | An embedded software primer | |
| JPH06187470A (ja) | データ・フロー・コントローラ | |
| US5577230A (en) | Apparatus and method for computer processing using an enhanced Harvard architecture utilizing dual memory buses and the arbitration for data/instruction fetch | |
| JPS59135569A (ja) | マルチプロセツサの制御方式 | |
| US5515539A (en) | Apparatus and method for reducing power consumption by peripheral devices after downloading a program therefrom | |
| JPH03660B2 (ja) | ||
| US5757381A (en) | Methods for fast scrolling of images | |
| JPH07104825B2 (ja) | パーソナル・コンピュータ・システム | |
| US5317707A (en) | Expanded memory interface for supporting expanded, conventional or extended memory for communication between an application processor and an external processor | |
| JPH07508115A (ja) | エンハンス型並列ポート | |
| US7315905B2 (en) | Software controlled hard reset of mastering IPS | |
| JP3232515B2 (ja) | 代替マスタ用の縦型コネクタを備えたデータ処理装置 | |
| US4814977A (en) | Apparatus and method for direct memory to peripheral and peripheral to memory data transfers | |
| JPH096492A (ja) | パーソナルコンピュータシステム | |
| CA2065997C (en) | Personal computer with alternate system controller | |
| US5586302A (en) | Personal computer system having storage controller with memory write control | |
| KR100204616B1 (ko) | 효율적인 파우어 온 초기화를 갖는 정보 처리 시스템 | |
| JP2564996B2 (ja) | 表示制御回路 | |
| JP2766399B2 (ja) | 小形電子計算機およびその内蔵ディスクのアクセス方法 | |
| JPH04359350A (ja) | ワークステーション統合手段用のレジスタ制御装置 | |
| JPH0581215A (ja) | 情報処理装置および情報処理システム | |
| JPH06215259A (ja) | 商品販売データ処理装置 | |
| JP2513806B2 (ja) | 拡張ボ―ド | |
| JPH05134784A (ja) | パーソナルコンピユータシステム |