JPH0964709A - レベルシフト回路 - Google Patents
レベルシフト回路Info
- Publication number
- JPH0964709A JPH0964709A JP21850795A JP21850795A JPH0964709A JP H0964709 A JPH0964709 A JP H0964709A JP 21850795 A JP21850795 A JP 21850795A JP 21850795 A JP21850795 A JP 21850795A JP H0964709 A JPH0964709 A JP H0964709A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- potential
- control signal
- switching element
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】制御信号発生回路３から出力される制御信号に
よりカレントミラー回路などの信号伝達手段を介して駆
動されるスイッチング素子Ｓ１，…，Ｓｎがどのような
電位であっても信号伝達可能なレベルシフト回路を提供
する。 【解決手段】スイッチング素子Ｓ１，…，Ｓｎの電位が
グランド電位に対して反転する主回路１と、主回路１の
スイッチング素子Ｓ１，…，Ｓｎに与える制御信号を発
生させる制御信号発生回路３と、制御信号発生回路３の
発生する制御信号を主回路１のスイッチング素子Ｓ１，
…，Ｓｎに伝達するレベルシフト機能を有する信号伝達
手段２とから構成されるスイッチング回路において、制
御信号発生回路３と信号伝達手段２の基準レベルを常に
スイッチング素子の最低電位レベルとするように切り替
えるスイッチ手段Ｓｇを備える。
よりカレントミラー回路などの信号伝達手段を介して駆
動されるスイッチング素子Ｓ１，…，Ｓｎがどのような
電位であっても信号伝達可能なレベルシフト回路を提供
する。 【解決手段】スイッチング素子Ｓ１，…，Ｓｎの電位が
グランド電位に対して反転する主回路１と、主回路１の
スイッチング素子Ｓ１，…，Ｓｎに与える制御信号を発
生させる制御信号発生回路３と、制御信号発生回路３の
発生する制御信号を主回路１のスイッチング素子Ｓ１，
…，Ｓｎに伝達するレベルシフト機能を有する信号伝達
手段２とから構成されるスイッチング回路において、制
御信号発生回路３と信号伝達手段２の基準レベルを常に
スイッチング素子の最低電位レベルとするように切り替
えるスイッチ手段Ｓｇを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、カレントミラー回
路などを利用して任意の電位のスイッチング素子の駆動
が可能なレベルシフト回路に関するものである。
路などを利用して任意の電位のスイッチング素子の駆動
が可能なレベルシフト回路に関するものである。
【０００２】
【従来の技術】図１７は従来例の回路図である。図中、
１は主回路であり、複数のスイッチング素子Ｓ１，Ｓ
２，Ｓ３，…，Ｓｎを備えている。２は信号伝達手段で
あり、複数のレベルシフト回路ＬＳ１，ＬＳ２，ＬＳ
３，…，ＬＳｎを備えている。３は制御信号発生回路で
あり、信号伝達手段２を介して主回路１の各スイッチン
グ素子Ｓ１，Ｓ２，Ｓ３，…，Ｓｎに与える制御信号を
発生させるものである。主回路１のグランドレベルと信
号伝達手段２及び制御信号発生回路３のグランドレベル
は共通となっている。信号伝達手段２中のレベルシフト
回路ＬＳ１の詳細を図１８に示す。このレベルシフト回
路ＬＳ１は、制御信号発生回路３から出力された制御信
号Ｖｐを２つのカレントミラー回路を用いた信号伝達手
段によりハイサイド（高電位側）のスイッチング素子Ｓ
１に伝達するものである。
１は主回路であり、複数のスイッチング素子Ｓ１，Ｓ
２，Ｓ３，…，Ｓｎを備えている。２は信号伝達手段で
あり、複数のレベルシフト回路ＬＳ１，ＬＳ２，ＬＳ
３，…，ＬＳｎを備えている。３は制御信号発生回路で
あり、信号伝達手段２を介して主回路１の各スイッチン
グ素子Ｓ１，Ｓ２，Ｓ３，…，Ｓｎに与える制御信号を
発生させるものである。主回路１のグランドレベルと信
号伝達手段２及び制御信号発生回路３のグランドレベル
は共通となっている。信号伝達手段２中のレベルシフト
回路ＬＳ１の詳細を図１８に示す。このレベルシフト回
路ＬＳ１は、制御信号発生回路３から出力された制御信
号Ｖｐを２つのカレントミラー回路を用いた信号伝達手
段によりハイサイド（高電位側）のスイッチング素子Ｓ
１に伝達するものである。
【０００３】図１８において、Ｖｓ，Ｖｄ，Ｖｇは、Ｍ
ＯＳＦＥＴよりなるスイッチング素子Ｓ１のソース電
圧、ドレイン電圧、ゲート電圧である。スイッチング素
子Ｓ１の電位がＶｓ＞０のときの回路動作を図１９に示
す。当然のことながら、スイッチング素子Ｓ１をオンす
る直前は、Ｖｄ＞Ｖｓである。まず、制御信号発生回路
３から出力された制御信号ＶｐがＨｉｇｈレベルになっ
たとすると、抵抗Ｒ１を介して流れる電流によりトラン
ジスタＱ１がオンし、トランジスタＱ１，Ｑ２で構成さ
れるカレントミラー回路により、トランジスタＱ２、抵
抗Ｒ２、トランジスタＱ３にミラー電流Ｉｐ２が流れ
る。さらに、トランジスタＱ３，Ｑ４で構成されるカレ
ントミラー回路により、トランジスタＱ４、抵抗Ｒ３に
ミラー電流Ｉｐ３が流れる。これによって、抵抗Ｒ３の
両端にＶ１＝Ｒ３×Ｉｐ３なる電圧が発生し、バッファ
Ｂｕｆに入力され、その出力によってスイッチング素子
Ｓ１がオンする。制御信号ＶｐがＬｏｗレベルになった
場合には、トランジスタＱ１がオフし、それに伴って、
ミラー電流Ｉｐ１、Ｉｐ２、Ｉｐ３が０になる。これに
よって、ゲート電圧Ｖｇはソース電圧Ｖｓまで落ちてし
まい、スイッチング素子Ｓ１はオフする。このようにし
て、スイッチング素子Ｓ１のゲート・ソース間に適切な
駆動電圧（Ｖｇ−Ｖｓ）を印加し、スイッチング素子Ｓ
１の制御を行うことができる。主回路１中に含まれる他
のスイッチング素子Ｓ２，Ｓ３，…，Ｓｎについても同
様である。
ＯＳＦＥＴよりなるスイッチング素子Ｓ１のソース電
圧、ドレイン電圧、ゲート電圧である。スイッチング素
子Ｓ１の電位がＶｓ＞０のときの回路動作を図１９に示
す。当然のことながら、スイッチング素子Ｓ１をオンす
る直前は、Ｖｄ＞Ｖｓである。まず、制御信号発生回路
３から出力された制御信号ＶｐがＨｉｇｈレベルになっ
たとすると、抵抗Ｒ１を介して流れる電流によりトラン
ジスタＱ１がオンし、トランジスタＱ１，Ｑ２で構成さ
れるカレントミラー回路により、トランジスタＱ２、抵
抗Ｒ２、トランジスタＱ３にミラー電流Ｉｐ２が流れ
る。さらに、トランジスタＱ３，Ｑ４で構成されるカレ
ントミラー回路により、トランジスタＱ４、抵抗Ｒ３に
ミラー電流Ｉｐ３が流れる。これによって、抵抗Ｒ３の
両端にＶ１＝Ｒ３×Ｉｐ３なる電圧が発生し、バッファ
Ｂｕｆに入力され、その出力によってスイッチング素子
Ｓ１がオンする。制御信号ＶｐがＬｏｗレベルになった
場合には、トランジスタＱ１がオフし、それに伴って、
ミラー電流Ｉｐ１、Ｉｐ２、Ｉｐ３が０になる。これに
よって、ゲート電圧Ｖｇはソース電圧Ｖｓまで落ちてし
まい、スイッチング素子Ｓ１はオフする。このようにし
て、スイッチング素子Ｓ１のゲート・ソース間に適切な
駆動電圧（Ｖｇ−Ｖｓ）を印加し、スイッチング素子Ｓ
１の制御を行うことができる。主回路１中に含まれる他
のスイッチング素子Ｓ２，Ｓ３，…，Ｓｎについても同
様である。
【０００４】なお、スイッチング素子Ｓ１の両端電圧は
ダイオードＤ１と抵抗Ｒ４を介してコンデンサＣ１に充
電され、トランジスタＱ２〜Ｑ４とバッファＢｕｆの動
作電源となっている。コンデンサＣ１の両端には、ツェ
ナーダイオードＤ２が並列接続されており、コンデンサ
Ｃ１の電圧を所定の電圧Ｖｄ’に規制している。
ダイオードＤ１と抵抗Ｒ４を介してコンデンサＣ１に充
電され、トランジスタＱ２〜Ｑ４とバッファＢｕｆの動
作電源となっている。コンデンサＣ１の両端には、ツェ
ナーダイオードＤ２が並列接続されており、コンデンサ
Ｃ１の電圧を所定の電圧Ｖｄ’に規制している。
【０００５】
【発明が解決しようとする課題】上述の従来例では、ス
イッチング素子Ｓ１の電位がＶｓ＜０の場合、電圧Ｖ
ｄ’が基準レベルよりも低くなってしまうため、トラン
ジスタＱ１がオンしてもトランジスタＱ２がオンしな
い。それ故、ミラー電流Ｉｐ２、Ｉｐ３は０となり、電
圧Ｖ１が上昇せず、スイッチング素子Ｓ１はオフしたま
まとなる。このように、回路動作によって主回路中のス
イッチング素子の電位が基準レベル以下に落ちてしまう
場合においては、従来のカレントミラー回路を用いた信
号伝達手段の動作が不可能になるという課題があった。
イッチング素子Ｓ１の電位がＶｓ＜０の場合、電圧Ｖ
ｄ’が基準レベルよりも低くなってしまうため、トラン
ジスタＱ１がオンしてもトランジスタＱ２がオンしな
い。それ故、ミラー電流Ｉｐ２、Ｉｐ３は０となり、電
圧Ｖ１が上昇せず、スイッチング素子Ｓ１はオフしたま
まとなる。このように、回路動作によって主回路中のス
イッチング素子の電位が基準レベル以下に落ちてしまう
場合においては、従来のカレントミラー回路を用いた信
号伝達手段の動作が不可能になるという課題があった。
【０００６】本発明は上述のような点に鑑みてなされた
ものであり、その目的とするところは、制御信号発生回
路から出力される制御信号によりカレントミラー回路な
どの信号伝達手段を介して駆動されるスイッチング素子
がどのような電位であっても、信号伝達手段から適切な
駆動電圧を印加してスイッチング素子を制御できるよう
なレベルシフト回路を提供することにある。
ものであり、その目的とするところは、制御信号発生回
路から出力される制御信号によりカレントミラー回路な
どの信号伝達手段を介して駆動されるスイッチング素子
がどのような電位であっても、信号伝達手段から適切な
駆動電圧を印加してスイッチング素子を制御できるよう
なレベルシフト回路を提供することにある。
【０００７】
【課題を解決するための手段】本発明のレベルシフト回
路にあっては、上記の課題を解決するために、図１に示
すように、スイッチング素子Ｓ１，Ｓ２，Ｓ３，…，Ｓ
ｎの電位がグランド電位に対して反転する主回路１と、
主回路１のスイッチング素子Ｓ１，Ｓ２，Ｓ３，…，Ｓ
ｎに与える制御信号を発生させる制御信号発生回路３
と、制御信号発生回路３の発生する制御信号を主回路１
のスイッチング素子Ｓ１，Ｓ２，Ｓ３，…，Ｓｎに伝達
するレベルシフト機能を有する信号伝達手段２とから構
成されるスイッチング回路において、制御信号発生回路
３と信号伝達手段２の基準レベルを常にスイッチング素
子の最低電位レベルとするように切り替えるスイッチ手
段Ｓｇを備えることを特徴とするものである。
路にあっては、上記の課題を解決するために、図１に示
すように、スイッチング素子Ｓ１，Ｓ２，Ｓ３，…，Ｓ
ｎの電位がグランド電位に対して反転する主回路１と、
主回路１のスイッチング素子Ｓ１，Ｓ２，Ｓ３，…，Ｓ
ｎに与える制御信号を発生させる制御信号発生回路３
と、制御信号発生回路３の発生する制御信号を主回路１
のスイッチング素子Ｓ１，Ｓ２，Ｓ３，…，Ｓｎに伝達
するレベルシフト機能を有する信号伝達手段２とから構
成されるスイッチング回路において、制御信号発生回路
３と信号伝達手段２の基準レベルを常にスイッチング素
子の最低電位レベルとするように切り替えるスイッチ手
段Ｓｇを備えることを特徴とするものである。
【０００８】ここで、制御信号発生回路はスイッチング
素子の電位が正であるときの回路と、スイッチング素子
の電位が負であるときの回路とを予め用意しておいて、
スイッチング素子の電位に応じて制御信号発生回路を切
り替えて使用しても良い。また、スイッチング素子の電
位がグランド電位に対して反転したときには、別の信号
伝達手段により信号伝達を行うようにしても良い。な
お、レベルシフト機能を有する信号伝達手段としては、
カレントミラー回路を用いることが好ましいが、フォト
カプラやトランスを使用しても良い。
素子の電位が正であるときの回路と、スイッチング素子
の電位が負であるときの回路とを予め用意しておいて、
スイッチング素子の電位に応じて制御信号発生回路を切
り替えて使用しても良い。また、スイッチング素子の電
位がグランド電位に対して反転したときには、別の信号
伝達手段により信号伝達を行うようにしても良い。な
お、レベルシフト機能を有する信号伝達手段としては、
カレントミラー回路を用いることが好ましいが、フォト
カプラやトランスを使用しても良い。
【０００９】
【発明の実施の形態】本発明の好ましい実施の形態を図
１に示す。この回路は、主回路１の電位の最低レベルＶ
ｍｉｎがグランドレベルよりも下回ったときに、スイッ
チ手段Ｓｇにより制御信号発生回路３の基準レベルを切
り替えて、信号伝達手段２のレベルシフト回路ＬＳ１，
…，ＬＳｎを駆動できる電圧関係にするものである。信
号伝達手段２と制御信号発生回路３の基準レベルは共通
であり、この基準レベルをグランドレベルと主回路１の
最低レベルＶｍｉｎとに切り替えるスイッチ手段Ｓｇを
備えている。
１に示す。この回路は、主回路１の電位の最低レベルＶ
ｍｉｎがグランドレベルよりも下回ったときに、スイッ
チ手段Ｓｇにより制御信号発生回路３の基準レベルを切
り替えて、信号伝達手段２のレベルシフト回路ＬＳ１，
…，ＬＳｎを駆動できる電圧関係にするものである。信
号伝達手段２と制御信号発生回路３の基準レベルは共通
であり、この基準レベルをグランドレベルと主回路１の
最低レベルＶｍｉｎとに切り替えるスイッチ手段Ｓｇを
備えている。
【００１０】信号伝達手段２中のレベルシフト回路ＬＳ
１の詳細を図２に示す。以下、図２を用いて回路動作を
説明する。まず、スイッチング素子Ｓ１の電位がＶｓ＞
０のとき、スイッチ手段Ｓｇは端子Ａの方に接続され
る。このときは従来例と全く同じ回路構成となるので、
従来例と同様の動作を行う。次に、スイッチング素子Ｓ
１の電位がＶｓ＜０のとき、スイッチ手段Ｓｇは端子Ｂ
の方に接続され、レベルシフト回路ＬＳ１と制御信号発
生回路３の基準レベルは主回路１の最低レベルＶｍｉｎ
となる。ここで、制御信号発生回路３から出力される制
御信号ＶｐがＨｉｇｈレベルになったとすると、トラン
ジスタＱ１がオンする。このとき、Ｖｄ’＞Ｖｍｉｎで
あるため、トランジスタＱ１，Ｑ２で構成されるカレン
トミラー回路により、トランジスタＱ３、抵抗Ｒ２、ト
ランジスタＱ２にミラー電流Ｉｐ２が流れる。そうする
と、トランジスタＱ３，Ｑ４で構成されるカレントミラ
ー回路によって、トランジスタＱ４、抵抗Ｒ３にミラー
電流Ｉｐ３が流れる。これによって、抵抗Ｒ３にはＶ１
＝Ｒ３×Ｉｐ３なる電圧が発生し、この電圧Ｖ１がバッ
ファＢｕｆに入力され、その出力によってスイッチング
素子Ｓ１がオンする。制御信号ＶｐがＬｏｗレベルにな
った場合には、トランジスタＱ１がオフし、それに伴っ
てミラー電流Ｉｐ１、Ｉｐ２、Ｉｐ３が０となる。これ
によって、電圧Ｖ１はゼロとなり、ゲート電圧Ｖｇはソ
ース電圧Ｖｓまで落ちてしまい、スイッチング素子Ｓ１
はオフする。
１の詳細を図２に示す。以下、図２を用いて回路動作を
説明する。まず、スイッチング素子Ｓ１の電位がＶｓ＞
０のとき、スイッチ手段Ｓｇは端子Ａの方に接続され
る。このときは従来例と全く同じ回路構成となるので、
従来例と同様の動作を行う。次に、スイッチング素子Ｓ
１の電位がＶｓ＜０のとき、スイッチ手段Ｓｇは端子Ｂ
の方に接続され、レベルシフト回路ＬＳ１と制御信号発
生回路３の基準レベルは主回路１の最低レベルＶｍｉｎ
となる。ここで、制御信号発生回路３から出力される制
御信号ＶｐがＨｉｇｈレベルになったとすると、トラン
ジスタＱ１がオンする。このとき、Ｖｄ’＞Ｖｍｉｎで
あるため、トランジスタＱ１，Ｑ２で構成されるカレン
トミラー回路により、トランジスタＱ３、抵抗Ｒ２、ト
ランジスタＱ２にミラー電流Ｉｐ２が流れる。そうする
と、トランジスタＱ３，Ｑ４で構成されるカレントミラ
ー回路によって、トランジスタＱ４、抵抗Ｒ３にミラー
電流Ｉｐ３が流れる。これによって、抵抗Ｒ３にはＶ１
＝Ｒ３×Ｉｐ３なる電圧が発生し、この電圧Ｖ１がバッ
ファＢｕｆに入力され、その出力によってスイッチング
素子Ｓ１がオンする。制御信号ＶｐがＬｏｗレベルにな
った場合には、トランジスタＱ１がオフし、それに伴っ
てミラー電流Ｉｐ１、Ｉｐ２、Ｉｐ３が０となる。これ
によって、電圧Ｖ１はゼロとなり、ゲート電圧Ｖｇはソ
ース電圧Ｖｓまで落ちてしまい、スイッチング素子Ｓ１
はオフする。
【００１１】このように、図１、図２の回路構成によれ
ば、スイッチング素子Ｓ１がどのような電位であっても
信号伝達手段２のレベルシフト回路ＬＳ１を介して適切
な駆動電圧を印加し、スイッチング素子Ｓ１を制御でき
るものである。図１の主回路１中に含まれる他のスイッ
チング素子Ｓ２，Ｓ３，…，Ｓｎについても同様であ
る。
ば、スイッチング素子Ｓ１がどのような電位であっても
信号伝達手段２のレベルシフト回路ＬＳ１を介して適切
な駆動電圧を印加し、スイッチング素子Ｓ１を制御でき
るものである。図１の主回路１中に含まれる他のスイッ
チング素子Ｓ２，Ｓ３，…，Ｓｎについても同様であ
る。
【００１２】
【実施例】以下、本発明の実施例について説明する。ま
ず、実施例１の回路図を図３に、その一部の詳細を図４
に示す。本実施例は主回路１の最低レベルＶｍｉｎがグ
ランドレベルよりも下回ったときに、各々違う基準レベ
ルを持った制御信号発生回路３，４と信号伝達手段２の
基準レベルを切り替えて、信号伝達手段２の各レベルシ
フト回路ＬＳ１〜ＬＳｎを駆動できる電圧関係にするも
のである。回路構成は、主回路１中にあるスイッチング
素子Ｓ１〜Ｓｎと、それを駆動する信号伝達手段２と、
信号伝達手段２に入力されるスイッチング素子Ｓ１〜Ｓ
ｎの制御信号を発生する制御信号発生回路３，４からな
り、各々の基準レベルは、一方はグランドレベル、もう
一方は主回路１の最低レベルＶｍｉｎに接続している。
また、信号伝達手段２の基準レベルをグランドレベルと
最低レベルＶｍｉｎとを切り替えるスイッチ手段Ｓｇ
と、信号伝達手段２に入力する信号を切り替えるスイッ
チング素子Ｓｉ１〜Ｓｉｎを備えている。
ず、実施例１の回路図を図３に、その一部の詳細を図４
に示す。本実施例は主回路１の最低レベルＶｍｉｎがグ
ランドレベルよりも下回ったときに、各々違う基準レベ
ルを持った制御信号発生回路３，４と信号伝達手段２の
基準レベルを切り替えて、信号伝達手段２の各レベルシ
フト回路ＬＳ１〜ＬＳｎを駆動できる電圧関係にするも
のである。回路構成は、主回路１中にあるスイッチング
素子Ｓ１〜Ｓｎと、それを駆動する信号伝達手段２と、
信号伝達手段２に入力されるスイッチング素子Ｓ１〜Ｓ
ｎの制御信号を発生する制御信号発生回路３，４からな
り、各々の基準レベルは、一方はグランドレベル、もう
一方は主回路１の最低レベルＶｍｉｎに接続している。
また、信号伝達手段２の基準レベルをグランドレベルと
最低レベルＶｍｉｎとを切り替えるスイッチ手段Ｓｇ
と、信号伝達手段２に入力する信号を切り替えるスイッ
チング素子Ｓｉ１〜Ｓｉｎを備えている。
【００１３】図４を用いて本実施例の回路動作を説明す
る。スイッチング素子Ｓ１の電位がＶｓ＞０のとき、ス
イッチ手段Ｓｇ、Ｓｉ１は端子Ａの方に接続され、制御
信号発生回路３からの信号がレベルシフト回路ＬＳ１の
入力となる。このときの回路構成は従来例とまったく同
じであり、動作も従来例と同じである。スイッチング素
子Ｓ１の電位がＶｓ＜０のとき、スイッチ手段Ｓｇ、Ｓ
ｉ１は端子Ｂのほうに接続され、レベルシフト回路ＬＳ
１の基準レベルは主回路１の最低レベルＶｍｉｎとな
り、制御信号発生回路４からの信号がレベルシフト回路
ＬＳ１の入力となる。後の動作は図１〜図３の場合と同
様である。
る。スイッチング素子Ｓ１の電位がＶｓ＞０のとき、ス
イッチ手段Ｓｇ、Ｓｉ１は端子Ａの方に接続され、制御
信号発生回路３からの信号がレベルシフト回路ＬＳ１の
入力となる。このときの回路構成は従来例とまったく同
じであり、動作も従来例と同じである。スイッチング素
子Ｓ１の電位がＶｓ＜０のとき、スイッチ手段Ｓｇ、Ｓ
ｉ１は端子Ｂのほうに接続され、レベルシフト回路ＬＳ
１の基準レベルは主回路１の最低レベルＶｍｉｎとな
り、制御信号発生回路４からの信号がレベルシフト回路
ＬＳ１の入力となる。後の動作は図１〜図３の場合と同
様である。
【００１４】このように本実施例では、スイッチング素
子Ｓ１がどのような電位であっても信号伝達手段２のレ
ベルシフト回路ＬＳ１を介して適切な駆動電圧を印加
し、スイッチング素子Ｓ１を制御できるものである。図
３の主回路１中に含まれる他のスイッチング素子Ｓ２，
Ｓ３，…，Ｓｎについても同様である。
子Ｓ１がどのような電位であっても信号伝達手段２のレ
ベルシフト回路ＬＳ１を介して適切な駆動電圧を印加
し、スイッチング素子Ｓ１を制御できるものである。図
３の主回路１中に含まれる他のスイッチング素子Ｓ２，
Ｓ３，…，Ｓｎについても同様である。
【００１５】次に、実施例２の回路図を図５に示す。図
５に示す主回路１中の４個のスイッチング素子Ｓ１〜Ｓ
４を用いて説明する。ここで、スイッチング素子Ｓ１は
正電位であるときのみ、スイッチング素子Ｓ４は負電位
であるときのみ、スイッチング素子Ｓ２とＳ３は任意の
電位で動作すると仮定する。回路構成は、主回路１中に
あるスイッチング素子Ｓ１〜Ｓ４と、それらを駆動する
レベルシフト回路ＬＳ１〜ＬＳ４を含む信号伝達手段２
と、信号伝達手段２に入力される制御信号を発生する制
御信号発生回路から成る。制御信号発生回路は、スイッ
チング素子が正電位のときの制御信号を発生する回路３
と、スイッチング素子が負電位のときの制御信号を発生
する回路４の２回路からなり、各々の基準レベルは、一
方はグランドレベル、もう一方は主回路１の最低レベル
Ｖｍｉｎに接続している。また、レベルシフト回路ＬＳ
２、ＬＳ３の基準レベルをグランドレベルと最低レベル
Ｖｍｉｎとに切り替えるスイッチ手段Ｓｇと、レベルシ
フト回路ＬＳ２、ＬＳ３に入力する信号を切り替えるス
イッチ手段Ｓｉ２、Ｓｉ３を備えている。
５に示す主回路１中の４個のスイッチング素子Ｓ１〜Ｓ
４を用いて説明する。ここで、スイッチング素子Ｓ１は
正電位であるときのみ、スイッチング素子Ｓ４は負電位
であるときのみ、スイッチング素子Ｓ２とＳ３は任意の
電位で動作すると仮定する。回路構成は、主回路１中に
あるスイッチング素子Ｓ１〜Ｓ４と、それらを駆動する
レベルシフト回路ＬＳ１〜ＬＳ４を含む信号伝達手段２
と、信号伝達手段２に入力される制御信号を発生する制
御信号発生回路から成る。制御信号発生回路は、スイッ
チング素子が正電位のときの制御信号を発生する回路３
と、スイッチング素子が負電位のときの制御信号を発生
する回路４の２回路からなり、各々の基準レベルは、一
方はグランドレベル、もう一方は主回路１の最低レベル
Ｖｍｉｎに接続している。また、レベルシフト回路ＬＳ
２、ＬＳ３の基準レベルをグランドレベルと最低レベル
Ｖｍｉｎとに切り替えるスイッチ手段Ｓｇと、レベルシ
フト回路ＬＳ２、ＬＳ３に入力する信号を切り替えるス
イッチ手段Ｓｉ２、Ｓｉ３を備えている。
【００１６】以下、本実施例の回路動作を説明する。ス
イッチング素子の電位がＶｓ＞０のとき、スイッチング
素子Ｓ１〜Ｓ３が動作し、スイッチ手段Ｓｇ、Ｓｉ２、
Ｓｉ３は端子Ａの方に接続され、制御信号発生回路３か
らの信号がレベルシフト回路ＬＳ１〜ＬＳ３に入力され
る。このときの回路構成は従来例と全く同じであり、動
作も従来例と同じである。スイッチング素子の電位がＶ
ｓ＜０のとき、スイッチ手段Ｓｇ、Ｓｉ２、Ｓｉ３は端
子Ｂの方に接続され、レベルシフト回路ＬＳ２、ＬＳ３
の基準レベルは最低レベルＶｍｉｎとなり、制御信号発
生回路４からの信号がレベルシフト回路ＬＳ２〜ＬＳ４
に入力される。後の動作は図１、図２の場合と同様であ
る。
イッチング素子の電位がＶｓ＞０のとき、スイッチング
素子Ｓ１〜Ｓ３が動作し、スイッチ手段Ｓｇ、Ｓｉ２、
Ｓｉ３は端子Ａの方に接続され、制御信号発生回路３か
らの信号がレベルシフト回路ＬＳ１〜ＬＳ３に入力され
る。このときの回路構成は従来例と全く同じであり、動
作も従来例と同じである。スイッチング素子の電位がＶ
ｓ＜０のとき、スイッチ手段Ｓｇ、Ｓｉ２、Ｓｉ３は端
子Ｂの方に接続され、レベルシフト回路ＬＳ２、ＬＳ３
の基準レベルは最低レベルＶｍｉｎとなり、制御信号発
生回路４からの信号がレベルシフト回路ＬＳ２〜ＬＳ４
に入力される。後の動作は図１、図２の場合と同様であ
る。
【００１７】このように、本実施例では、図３に示す回
路のうち、正負どちらかの電位でのみ動作するスイッチ
ング素子と任意の電位で動作するスイッチング素子とを
区別し、後者のスイッチング素子に対してのみ、図３に
示すような回路構成を用いることにより、スイッチ手段
の削減を図ったものである。
路のうち、正負どちらかの電位でのみ動作するスイッチ
ング素子と任意の電位で動作するスイッチング素子とを
区別し、後者のスイッチング素子に対してのみ、図３に
示すような回路構成を用いることにより、スイッチ手段
の削減を図ったものである。
【００１８】次に、実施例３の回路図を図６に、回路動
作の説明図を図７に、動作波形図を図８に示す。本実施
例は、任意の電位を持つスイッチング素子に適切な駆動
信号を印加できるカレントミラー回路を用いた信号伝達
手段の構成を示したものである。回路構成は、従来例の
信号伝達手段に、スイッチング素子が負電位となったと
きに信号を伝達するためのカレントミラー回路を付加し
たものである。具体的には、抵抗Ｒ１とトランジスタＱ
１の間にトランジスタＱ５、Ｑ６のカレントミラー回路
を挿入し、トランジスタＱ６のコレクタからトランジス
タＱ７、Ｑ８のカレントミラー回路を介して電位Ｖｓに
接続している。また電位Ｖｄ’とトランジスタＱ８のコ
レクタ間に抵抗Ｒ５を接続し、トランジスタＱ４と並列
にトランジスタＱ９を接続して、トランジスタＱ９のベ
ースをトランジスタＱ８のコレクタに接続している。
作の説明図を図７に、動作波形図を図８に示す。本実施
例は、任意の電位を持つスイッチング素子に適切な駆動
信号を印加できるカレントミラー回路を用いた信号伝達
手段の構成を示したものである。回路構成は、従来例の
信号伝達手段に、スイッチング素子が負電位となったと
きに信号を伝達するためのカレントミラー回路を付加し
たものである。具体的には、抵抗Ｒ１とトランジスタＱ
１の間にトランジスタＱ５、Ｑ６のカレントミラー回路
を挿入し、トランジスタＱ６のコレクタからトランジス
タＱ７、Ｑ８のカレントミラー回路を介して電位Ｖｓに
接続している。また電位Ｖｄ’とトランジスタＱ８のコ
レクタ間に抵抗Ｒ５を接続し、トランジスタＱ４と並列
にトランジスタＱ９を接続して、トランジスタＱ９のベ
ースをトランジスタＱ８のコレクタに接続している。
【００１９】図７を用いて本実施例の回路動作を説明す
る。スイッチング素子の電位がＶｓ＞０のときには、図
７（ａ）に示すように、従来例と全く同じ動作を行う。
次に、スイッチング素子の電位がＶｓ＜０のときには、
制御信号発生回路３から出力される制御信号ＶｐがＨｉ
ｇｈレベルになったとすると、トランジスタＱ５、Ｑ１
がオンする。このとき、Ｖｄ’＜０よりトランジスタＱ
２はオフしたままでミラー電流Ｉｐ２は流れない。しか
し、Ｖｐ（＞０）＞Ｖｓより、トランジスタＱ５、Ｑ６
で構成されるカレントミラー回路は動作し、図７（ｂ）
に示すように、ミラー電流Ｉｎ１が流れる。そうする
と、トランジスタＱ７、Ｑ８で構成されるカレントミラ
ー回路によって、トランジスタＱ８、抵抗Ｒ５にミラー
電流Ｉｎ２が流れ、これによってトランジスタＱ９がオ
ンし、抵抗Ｒ３に電流Ｉｎ３が流れ込む。これによって
Ｖ１＝Ｒ３×Ｉｎ３なる電圧が発生し、この電圧がバッ
ファＢｕｆに入力され、その出力によってスイッチング
素子Ｓ１がオンする。制御信号ＶｐがＬｏｗレベルにな
った場合には、トランジスタＱ５がオフし、それに伴っ
てミラー電流Ｉｐ１、Ｉｎ１、Ｉｎ２、Ｉｎ３が０とな
る。これによって、電圧Ｖ１はゼロとなり、スイッチン
グ素子Ｓ１のゲート電位Ｖｇはソース電位Ｖｓまで落ち
てしまい、スイッチング素子Ｓ１はオフする。このよう
に、スイッチング素子が任意の電位を持つ場合に対して
適切な駆動電圧を印加し、スイッチング制御を行える信
号伝達手段を実現できるものである。
る。スイッチング素子の電位がＶｓ＞０のときには、図
７（ａ）に示すように、従来例と全く同じ動作を行う。
次に、スイッチング素子の電位がＶｓ＜０のときには、
制御信号発生回路３から出力される制御信号ＶｐがＨｉ
ｇｈレベルになったとすると、トランジスタＱ５、Ｑ１
がオンする。このとき、Ｖｄ’＜０よりトランジスタＱ
２はオフしたままでミラー電流Ｉｐ２は流れない。しか
し、Ｖｐ（＞０）＞Ｖｓより、トランジスタＱ５、Ｑ６
で構成されるカレントミラー回路は動作し、図７（ｂ）
に示すように、ミラー電流Ｉｎ１が流れる。そうする
と、トランジスタＱ７、Ｑ８で構成されるカレントミラ
ー回路によって、トランジスタＱ８、抵抗Ｒ５にミラー
電流Ｉｎ２が流れ、これによってトランジスタＱ９がオ
ンし、抵抗Ｒ３に電流Ｉｎ３が流れ込む。これによって
Ｖ１＝Ｒ３×Ｉｎ３なる電圧が発生し、この電圧がバッ
ファＢｕｆに入力され、その出力によってスイッチング
素子Ｓ１がオンする。制御信号ＶｐがＬｏｗレベルにな
った場合には、トランジスタＱ５がオフし、それに伴っ
てミラー電流Ｉｐ１、Ｉｎ１、Ｉｎ２、Ｉｎ３が０とな
る。これによって、電圧Ｖ１はゼロとなり、スイッチン
グ素子Ｓ１のゲート電位Ｖｇはソース電位Ｖｓまで落ち
てしまい、スイッチング素子Ｓ１はオフする。このよう
に、スイッチング素子が任意の電位を持つ場合に対して
適切な駆動電圧を印加し、スイッチング制御を行える信
号伝達手段を実現できるものである。
【００２０】次に、実施例４の回路図を図９に、その一
部の詳細を図１０に示す。本実施例は、図１におけるス
イッチ手段Ｓｇの機能を、スイッチ手段Ｓｇとダイオー
ドＤ３によって実現するものである。信号伝達手段２と
制御信号発生回路３の基準レベルは共通であり、これに
ダイオードＤ３を介してグランドレベルを接続し、ダイ
オードＤ３のアノードからスイッチ手段Ｓｇを介して主
回路１の最低レベルＶｍｉｎに接続している。
部の詳細を図１０に示す。本実施例は、図１におけるス
イッチ手段Ｓｇの機能を、スイッチ手段Ｓｇとダイオー
ドＤ３によって実現するものである。信号伝達手段２と
制御信号発生回路３の基準レベルは共通であり、これに
ダイオードＤ３を介してグランドレベルを接続し、ダイ
オードＤ３のアノードからスイッチ手段Ｓｇを介して主
回路１の最低レベルＶｍｉｎに接続している。
【００２１】以下、本実施例の動作について説明する。
まず、スイッチング素子の電位がＶｓ＞０のときには、
スイッチ手段ＳｇをオフしておくとダイオードＤ３がオ
ンし、従来例と同じ回路動作を行う。次に、スイッチン
グ素子の電位がＶｓ＜０のときには、スイッチ手段Ｓｇ
をオンすることでダイオードＤ３は逆電圧が印加される
ためオフし、信号伝達手段２と制御信号発生回路３の基
準レベルは主回路１の最低レベルＶｍｉｎとなる。この
ようにして制御信号発生回路３の基準レベルを切り替え
て、図１〜図３と同様の動作を行うものである。この場
合も、スイッチング素子が任意の電位を持つ場合に対し
て適切な駆動電圧を印加し、スイッチング制御を行える
ものである。
まず、スイッチング素子の電位がＶｓ＞０のときには、
スイッチ手段ＳｇをオフしておくとダイオードＤ３がオ
ンし、従来例と同じ回路動作を行う。次に、スイッチン
グ素子の電位がＶｓ＜０のときには、スイッチ手段Ｓｇ
をオンすることでダイオードＤ３は逆電圧が印加される
ためオフし、信号伝達手段２と制御信号発生回路３の基
準レベルは主回路１の最低レベルＶｍｉｎとなる。この
ようにして制御信号発生回路３の基準レベルを切り替え
て、図１〜図３と同様の動作を行うものである。この場
合も、スイッチング素子が任意の電位を持つ場合に対し
て適切な駆動電圧を印加し、スイッチング制御を行える
ものである。
【００２２】次に、実施例５の実施例の回路図を図１１
に、動作波形図を図１２に示す。本実施例は、実施例１
（図３）の制御信号発生回路３，４と信号伝達手段２の
基準レベル切替をカレントミラー回路を用いて実現した
例である。回路構成は、従来例の回路にスイッチング素
子が負電位を持つ場合に動作する回路を付加したもので
ある。図１１で説明すると、主回路１の最低レベルＶｍ
ｉｎを基準レベルとする制御信号発生回路４の出力Ｖｎ
から抵抗Ｒ４を介してトランジスタＱ５、Ｑ６で構成さ
れるカレントミラー回路を接続し、トランジスタＱ５、
Ｑ６のエミッタは主回路１の最低レベルＶｍｉｎに接続
し、トランジスタＱ６のコレクタはトランジスタＱ２の
コレクタに接続している。
に、動作波形図を図１２に示す。本実施例は、実施例１
（図３）の制御信号発生回路３，４と信号伝達手段２の
基準レベル切替をカレントミラー回路を用いて実現した
例である。回路構成は、従来例の回路にスイッチング素
子が負電位を持つ場合に動作する回路を付加したもので
ある。図１１で説明すると、主回路１の最低レベルＶｍ
ｉｎを基準レベルとする制御信号発生回路４の出力Ｖｎ
から抵抗Ｒ４を介してトランジスタＱ５、Ｑ６で構成さ
れるカレントミラー回路を接続し、トランジスタＱ５、
Ｑ６のエミッタは主回路１の最低レベルＶｍｉｎに接続
し、トランジスタＱ６のコレクタはトランジスタＱ２の
コレクタに接続している。
【００２３】回路動作を以下に説明する。まず、スイッ
チング素子の電位がＶｓ＞０のときには、制御信号発生
回路４の出力Ｖｎは常にＬｏｗレベルにしておき、トラ
ンジスタＱ５及びＱ６を動作させない。そうすると、従
来例と同じ回路となり、回路動作も同様となる。次に、
スイッチング素子の電位がＶｓ＜０のときには、制御信
号発生回路４からの出力ＶｎをＨｉｇｈレベル又はＬｏ
ｗレベルとし、制御信号発生回路３の出力Ｖｐは常にＬ
ｏｗレベルにして、トランジスタＱ１及びＱ２を動作さ
せない。そうすると、Ｖｓ＞０のときに比べると、信号
伝達手段と制御信号発生回路の基準レベルがグランドか
ら最低電位Ｖｍｉｎに切り替わったことになる。後の動
作は実施例１（図３）と同様である。本実施例もスイッ
チング素子が任意の電位を持つ場合に対して適切な駆動
電圧を印加し、スイッチング制御を行えるものである。
チング素子の電位がＶｓ＞０のときには、制御信号発生
回路４の出力Ｖｎは常にＬｏｗレベルにしておき、トラ
ンジスタＱ５及びＱ６を動作させない。そうすると、従
来例と同じ回路となり、回路動作も同様となる。次に、
スイッチング素子の電位がＶｓ＜０のときには、制御信
号発生回路４からの出力ＶｎをＨｉｇｈレベル又はＬｏ
ｗレベルとし、制御信号発生回路３の出力Ｖｐは常にＬ
ｏｗレベルにして、トランジスタＱ１及びＱ２を動作さ
せない。そうすると、Ｖｓ＞０のときに比べると、信号
伝達手段と制御信号発生回路の基準レベルがグランドか
ら最低電位Ｖｍｉｎに切り替わったことになる。後の動
作は実施例１（図３）と同様である。本実施例もスイッ
チング素子が任意の電位を持つ場合に対して適切な駆動
電圧を印加し、スイッチング制御を行えるものである。
【００２４】次に、本発明の実施例６の回路図を図１３
に示す。本実施例は、信号伝達手段２中の少なくとも１
つにフォトカプラＰＣを用いたレベルシフト回路を備え
る例である。この場合も同様に、スイッチング素子が任
意の電位を持つ場合に対して適切な駆動電圧を印加し、
スイッチング制御を行えるものである。
に示す。本実施例は、信号伝達手段２中の少なくとも１
つにフォトカプラＰＣを用いたレベルシフト回路を備え
る例である。この場合も同様に、スイッチング素子が任
意の電位を持つ場合に対して適切な駆動電圧を印加し、
スイッチング制御を行えるものである。
【００２５】次に、本発明の実施例７の回路図を図１４
に示す。本実施例は、信号伝達手段２中の少なくとも１
つにトランスＴｒを用いたレベルシフト回路を備える例
である。この場合も同様に、スイッチング素子が任意の
電位を持つ場合において適切な駆動電圧を印加し、スイ
ッチング制御を行えるものである。
に示す。本実施例は、信号伝達手段２中の少なくとも１
つにトランスＴｒを用いたレベルシフト回路を備える例
である。この場合も同様に、スイッチング素子が任意の
電位を持つ場合において適切な駆動電圧を印加し、スイ
ッチング制御を行えるものである。
【００２６】次に、本発明の実施例８の回路図を図１５
に、その回路動作の説明図を図１６に示す。本実施例
は、電圧Ｅに充電された５個のキャパシタを任意の個
数、任意の極性に直列放電することにより、負荷回路に
−５Ｅ、−４Ｅ、−３Ｅ、−２Ｅ、−Ｅ、０、Ｅ、２
Ｅ、３Ｅ、４Ｅ、５Ｅの電圧を供給することができるス
イッチドキャパシタ回路中にあるスイッチング素子の制
御回路に関するものである。主回路１の回路構成は、ス
イッチドキャパシタ回路の出力に負荷回路４を接続し、
この負荷回路４は微小なインダクタＬｚとキャパシタＣ
ｚより成るフィルタ回路を含み、キャパシタＣｚと並列
に負荷Ｚを接続している。スイッチドキャパシタ回路の
スイッチング素子としてはＭＯＳＦＥＴを用いており、
スイッチング素子Ｓ３１、Ｓ３３を除くソース接地され
ていないそれぞれのＭＯＳＦＥＴにレベルシフト回路と
して制御信号発生回路３と信号伝達手段２が接続されて
いる。この制御信号発生回路３と信号伝達手段２はスイ
ッチ手段Ｓｗ５を介してスイッチング素子Ｓ５３とＳ５
４の接続点に、スイッチ手段Ｓｗ１を介してスイッチン
グ素子Ｓ１１とＳ１２の接続点に接続されている。
に、その回路動作の説明図を図１６に示す。本実施例
は、電圧Ｅに充電された５個のキャパシタを任意の個
数、任意の極性に直列放電することにより、負荷回路に
−５Ｅ、−４Ｅ、−３Ｅ、−２Ｅ、−Ｅ、０、Ｅ、２
Ｅ、３Ｅ、４Ｅ、５Ｅの電圧を供給することができるス
イッチドキャパシタ回路中にあるスイッチング素子の制
御回路に関するものである。主回路１の回路構成は、ス
イッチドキャパシタ回路の出力に負荷回路４を接続し、
この負荷回路４は微小なインダクタＬｚとキャパシタＣ
ｚより成るフィルタ回路を含み、キャパシタＣｚと並列
に負荷Ｚを接続している。スイッチドキャパシタ回路の
スイッチング素子としてはＭＯＳＦＥＴを用いており、
スイッチング素子Ｓ３１、Ｓ３３を除くソース接地され
ていないそれぞれのＭＯＳＦＥＴにレベルシフト回路と
して制御信号発生回路３と信号伝達手段２が接続されて
いる。この制御信号発生回路３と信号伝達手段２はスイ
ッチ手段Ｓｗ５を介してスイッチング素子Ｓ５３とＳ５
４の接続点に、スイッチ手段Ｓｗ１を介してスイッチン
グ素子Ｓ１１とＳ１２の接続点に接続されている。
【００２７】ここで、上記主回路１を構成するスイッチ
ドキャパシタ回路について説明する。このスイッチドキ
ャパシタ回路は５個のスイッチドキャパシタセルＳＣｍ
（ｍ＝１、２、３、４、５）の直列回路より構成されて
いる。各スイッチドキャパシタセルＳＣｍは、４個のス
イッチング素子Ｓｍ１、Ｓｍ２、Ｓｍ３、Ｓｍ４と、ス
イッチング素子Ｓｍ３とＳｍ１の接続点とスイッチング
素子Ｓｍ４とＳｍ２の接続点の間に接続されたキャパシ
タＣｍとでブリッジを構成したもので、各セルはスイッ
チング素子Ｓｍ１とＳｍ２の接続点とＳｎ３とＳｎ４の
接続点（ｍ≠ｎ）を接続することにより直列接続され
る。スイッチドキャパシタ回路の出力はスイッチドキャ
パシタセルＳＣ１、ＳＣ２、…、ＳＣ５の直列回路の両
端から取り出し、具体的にはスイッチング素子Ｓ１１と
Ｓ１２の接続点と、スイッチング素子Ｓ５３とＳ５４の
接続点の間に負荷回路を接続するものである。
ドキャパシタ回路について説明する。このスイッチドキ
ャパシタ回路は５個のスイッチドキャパシタセルＳＣｍ
（ｍ＝１、２、３、４、５）の直列回路より構成されて
いる。各スイッチドキャパシタセルＳＣｍは、４個のス
イッチング素子Ｓｍ１、Ｓｍ２、Ｓｍ３、Ｓｍ４と、ス
イッチング素子Ｓｍ３とＳｍ１の接続点とスイッチング
素子Ｓｍ４とＳｍ２の接続点の間に接続されたキャパシ
タＣｍとでブリッジを構成したもので、各セルはスイッ
チング素子Ｓｍ１とＳｍ２の接続点とＳｎ３とＳｎ４の
接続点（ｍ≠ｎ）を接続することにより直列接続され
る。スイッチドキャパシタ回路の出力はスイッチドキャ
パシタセルＳＣ１、ＳＣ２、…、ＳＣ５の直列回路の両
端から取り出し、具体的にはスイッチング素子Ｓ１１と
Ｓ１２の接続点と、スイッチング素子Ｓ５３とＳ５４の
接続点の間に負荷回路を接続するものである。
【００２８】次に、上記スイッチドキャパシタ回路の動
作について簡単に説明する。各スイッチドキャパシタセ
ルＳＣｍ（ｍ＝１、２、３、４、５）のブリッジを構成
するスイッチング素子は、基本的にスイッチング素子Ｓ
ｍ１とＳｍ２が対となり、同時にオンしないように動作
し、スイッチング素子Ｓｍ３とＳｍ４が対となり、同時
にオンしないように動作する。スイッチング素子Ｓｍ
１、Ｓｍ４をオン、スイッチング素子Ｓｍ２、Ｓｍ３を
オフすると、キャパシタＣｍは負荷回路に対してプラス
の極性で接続される。また、スイッチング素子Ｓｍ２、
Ｓｍ３をオン、スイッチング素子Ｓｍ１、Ｓｍ４をオフ
すると、キャパシタＣｍは逆に負荷回路に対してマイナ
スの極性で接続される。スイッチング素子Ｓｍ１、Ｓｍ
３をオン、スイッチング素子Ｓｍ２、Ｓｍ４をオフ、或
いはスイッチング素子Ｓｍ２、Ｓｍ４をオン、スイッチ
ング素子Ｓｍ１、Ｓｍ３をオフすると、負荷電流はキャ
パシタＣｍを通らず、スイッチング素子をバイパスして
負荷回路から切り離される。これらの組合せによって、
負荷回路４に多段階の電圧を印加することができる。そ
の一例を図１６に示す。また、この出力を０、Ｅ、２
Ｅ、３Ｅ、４Ｅ、５Ｅ、４Ｅ、３Ｅ、２Ｅ、Ｅ、０、−
Ｅ、−２Ｅ、−３Ｅ、−４Ｅ、−５Ｅ、−４Ｅ、−３
Ｅ、−２Ｅ、−Ｅ、０と順番に変化させることにより、
負荷回路４に略正弦波の交流波形を印加することができ
る。
作について簡単に説明する。各スイッチドキャパシタセ
ルＳＣｍ（ｍ＝１、２、３、４、５）のブリッジを構成
するスイッチング素子は、基本的にスイッチング素子Ｓ
ｍ１とＳｍ２が対となり、同時にオンしないように動作
し、スイッチング素子Ｓｍ３とＳｍ４が対となり、同時
にオンしないように動作する。スイッチング素子Ｓｍ
１、Ｓｍ４をオン、スイッチング素子Ｓｍ２、Ｓｍ３を
オフすると、キャパシタＣｍは負荷回路に対してプラス
の極性で接続される。また、スイッチング素子Ｓｍ２、
Ｓｍ３をオン、スイッチング素子Ｓｍ１、Ｓｍ４をオフ
すると、キャパシタＣｍは逆に負荷回路に対してマイナ
スの極性で接続される。スイッチング素子Ｓｍ１、Ｓｍ
３をオン、スイッチング素子Ｓｍ２、Ｓｍ４をオフ、或
いはスイッチング素子Ｓｍ２、Ｓｍ４をオン、スイッチ
ング素子Ｓｍ１、Ｓｍ３をオフすると、負荷電流はキャ
パシタＣｍを通らず、スイッチング素子をバイパスして
負荷回路から切り離される。これらの組合せによって、
負荷回路４に多段階の電圧を印加することができる。そ
の一例を図１６に示す。また、この出力を０、Ｅ、２
Ｅ、３Ｅ、４Ｅ、５Ｅ、４Ｅ、３Ｅ、２Ｅ、Ｅ、０、−
Ｅ、−２Ｅ、−３Ｅ、−４Ｅ、−５Ｅ、−４Ｅ、−３
Ｅ、−２Ｅ、−Ｅ、０と順番に変化させることにより、
負荷回路４に略正弦波の交流波形を印加することができ
る。
【００２９】スイッチドキャパシタ回路１中の点ａ〜ｋ
の電位は、図１６に示されるように最大−２Ｅから３Ｅ
まで変化する。これより、或るスイッチング素子の電位
がグランドレベルよりも低くなってしまう場合が存在す
る。そこで、負荷回路４への出力Ｖｏｕｔが０〜５Ｅの
ときはスイッチ手段Ｓｗ５をオフ、スイッチ手段Ｓｗ１
をオンして、制御信号発生回路３と信号伝達手段２の基
準レベルをこの場合の最低レベルであるｋ点の電位に接
続し、負荷回路４への出力Ｖｏｕｔが−Ｅ〜−５Ｅのと
きはスイッチ手段Ｓｗ５をオン、スイッチ手段Ｓｗ１を
オフして、制御信号発生回路３と信号伝達手段２の基準
レベルをこの場合の最低レベルであるａ点の電位に接続
することによって従来例の課題を解決したものである。
の電位は、図１６に示されるように最大−２Ｅから３Ｅ
まで変化する。これより、或るスイッチング素子の電位
がグランドレベルよりも低くなってしまう場合が存在す
る。そこで、負荷回路４への出力Ｖｏｕｔが０〜５Ｅの
ときはスイッチ手段Ｓｗ５をオフ、スイッチ手段Ｓｗ１
をオンして、制御信号発生回路３と信号伝達手段２の基
準レベルをこの場合の最低レベルであるｋ点の電位に接
続し、負荷回路４への出力Ｖｏｕｔが−Ｅ〜−５Ｅのと
きはスイッチ手段Ｓｗ５をオン、スイッチ手段Ｓｗ１を
オフして、制御信号発生回路３と信号伝達手段２の基準
レベルをこの場合の最低レベルであるａ点の電位に接続
することによって従来例の課題を解決したものである。
【００３０】なお、本実施例では、キャパシタセルの段
数を５段で説明したが何段でも構わず、段数が少ないほ
ど回路は簡単になり、段数が多いほど入力電源電圧に対
する出力電圧の昇圧比は高くなり、きめ細かい波形制御
が可能となる。
数を５段で説明したが何段でも構わず、段数が少ないほ
ど回路は簡単になり、段数が多いほど入力電源電圧に対
する出力電圧の昇圧比は高くなり、きめ細かい波形制御
が可能となる。
【００３１】
【発明の効果】請求項１の発明によれば、主回路中のス
イッチング素子の電位の正負によって制御信号発生回路
と信号伝達手段の基準レベルを切り替えるものであるか
ら、主回路中のスイッチング素子の電位の正負にかかわ
らず、駆動信号を伝達可能であるという効果がある。
イッチング素子の電位の正負によって制御信号発生回路
と信号伝達手段の基準レベルを切り替えるものであるか
ら、主回路中のスイッチング素子の電位の正負にかかわ
らず、駆動信号を伝達可能であるという効果がある。
【００３２】請求項３の発明によれば、主回路中のスイ
ッチング素子の電位が正のときに動作する第１の制御信
号発生回路と、主回路中のスイッチング素子の電位が負
のときに動作する第２の制御信号発生回路を設けて、主
回路中のスイッチング素子の電位に応じてこれらを切り
替えて使用するようにしたので、主回路中のスイッチン
グ素子の電位の正負にかかわらず、駆動信号を伝達可能
であるという効果がある。
ッチング素子の電位が正のときに動作する第１の制御信
号発生回路と、主回路中のスイッチング素子の電位が負
のときに動作する第２の制御信号発生回路を設けて、主
回路中のスイッチング素子の電位に応じてこれらを切り
替えて使用するようにしたので、主回路中のスイッチン
グ素子の電位の正負にかかわらず、駆動信号を伝達可能
であるという効果がある。
【００３３】請求項７の発明によれば、主回路中のスイ
ッチング素子の電位がグランドレベルに対して反転した
ときには、別の信号伝達手段により信号伝達を行うよう
にしたので、主回路中のスイッチング素子の電位の正負
にかかわらず、駆動信号を伝達可能であるという効果が
ある。
ッチング素子の電位がグランドレベルに対して反転した
ときには、別の信号伝達手段により信号伝達を行うよう
にしたので、主回路中のスイッチング素子の電位の正負
にかかわらず、駆動信号を伝達可能であるという効果が
ある。
【００３４】請求項９又は１０の発明によれば、カレン
トミラー回路に代えてフォトカプラ又はトランスを用い
て信号伝達を行うものであるから、回路構成を簡単化で
きるという効果がある。
トミラー回路に代えてフォトカプラ又はトランスを用い
て信号伝達を行うものであるから、回路構成を簡単化で
きるという効果がある。
【００３５】請求項１１の発明によれば、フルブリッジ
構成のスイッチング素子とキャパシタよりなるセルを直
列接続したスイッチドキャパシタ回路を主回路とし、こ
の主回路中のスイッチング素子の駆動に本発明の信号伝
達手段を適用することにより、スイッチング素子の電位
がグランドレベルに対して反転したときにも各スイッチ
ング素子に適切な駆動信号を伝達することができ、直流
電源を交流電圧に変換して負荷回路に供給することがで
きるという効果がある。
構成のスイッチング素子とキャパシタよりなるセルを直
列接続したスイッチドキャパシタ回路を主回路とし、こ
の主回路中のスイッチング素子の駆動に本発明の信号伝
達手段を適用することにより、スイッチング素子の電位
がグランドレベルに対して反転したときにも各スイッチ
ング素子に適切な駆動信号を伝達することができ、直流
電源を交流電圧に変換して負荷回路に供給することがで
きるという効果がある。
【図１】本発明の基本構成を示す回路図である。
【図２】本発明の基本構成を具体化して示した回路図で
ある。
ある。
【図３】本発明の実施例１を示す回路図である。
【図４】本発明の実施例１を具体化して示した回路図で
ある。
ある。
【図５】本発明の実施例２を示す回路図である。
【図６】本発明の実施例３を具体化して示した回路図で
ある。
ある。
【図７】本発明の実施例３の動作説明のための回路図で
ある。
ある。
【図８】本発明の実施例３の動作波形図である。
【図９】本発明の実施例４を示す回路図である。
【図１０】本発明の実施例４を具体化して示した回路図
である。
である。
【図１１】本発明の実施例５を示す回路図である。
【図１２】本発明の実施例５の動作波形図である。
【図１３】本発明の実施例６を示す回路図である。
【図１４】本発明の実施例７を示す回路図である。
【図１５】本発明の実施例８を示す回路図である。
【図１６】本発明の実施例８の動作説明のための回路図
である。
である。
【図１７】従来例を示す回路図である。
【図１８】従来例を具体化して示した回路図である。
【図１９】従来例の動作波形図である。
１ 主回路 ２ 信号伝達手段 ３ 制御信号発生回路 Ｓｇ スイッチ手段 ＬＳ１ レベルシフト回路 Ｓ１ スイッチング素子
フロントページの続き (72)発明者 鳴尾 誠浩 大阪府門真市大字門真1048番地 松下電工 株式会社内
Claims (11)
- 【請求項１】 スイッチング素子の電位がグランド電
位に対して反転する主回路と、主回路のスイッチング素
子に与える制御信号を発生させる制御信号発生回路と、
制御信号発生回路の発生する制御信号を主回路のスイッ
チング素子に伝達するレベルシフト機能を有する信号伝
達手段とから構成されるスイッチング回路において、制
御信号発生回路と信号伝達手段の基準レベルを常にスイ
ッチング素子の最低電位レベルとするように切り替える
手段を備えることを特徴とするレベルシフト回路。 - 【請求項２】 制御信号発生回路と信号伝達手段の基
準電位をグランドレベルと最低電位レベルに切り替える
切替手段を具備し、スイッチング素子の電位が正のとき
は切替手段により基準電位をグランドレベルに、スイッ
チング素子の電位が負のときは切替手段により基準電位
を最低電位レベルに切り替えることを特徴とする請求項
１記載のレベルシフト回路。 - 【請求項３】 スイッチング素子の電位がグランド電
位に対して反転する主回路と、主回路のスイッチング素
子に与える制御信号を発生させる制御信号発生回路と、
制御信号発生回路の発生する制御信号を主回路のスイッ
チング素子に伝達するレベルシフト機能を有する信号伝
達手段とから構成されるスイッチング回路において、前
記制御信号発生回路は、主回路のスイッチング素子の電
位がグランド電位に対して正極性であるときの最低電位
レベルとしてグランドレベルを基準レベルとする第１の
制御信号発生回路と、スイッチング素子の電位がグラン
ド電位に対して負極性であるときの最低電位レベルを基
準レベルとする第２の制御信号発生回路とから成り、ス
イッチング素子の電位がグランド電位に対して正極性で
あるときは第１の制御信号発生回路から出力される制御
信号を信号伝達手段に入力し、スイッチング素子の電位
がグランド電位に対して負極性であるときは第２の制御
信号発生回路から出力される制御信号を信号伝達手段に
入力するように切り替える手段を備えることを特徴とす
るレベルシフト回路。 - 【請求項４】 前記信号伝達手段は、制御信号発生回
路からの出力を検出する第１のカレントミラー回路と、
該検出結果をスイッチング素子に駆動信号として伝達す
る第２のカレントミラー回路とを具備し、第１のカレン
トミラー回路の基準電位をグランドレベルと最低電位レ
ベルに切り替える手段を具備することを特徴とする請求
項３記載のレベルシフト回路。 - 【請求項５】 前記信号伝達手段は、制御信号発生回
路からの出力を検出する第１のカレントミラー回路と、
該検出結果をスイッチング素子に駆動信号として伝達す
る第２のカレントミラー回路とを具備することを特徴と
する請求項１又は３に記載のレベルシフト回路。 - 【請求項６】 第１の制御信号発生回路の出力を検出
する第１の低電位側カレントミラー回路の基準電位をグ
ランドレベルに接続し、第２の制御信号発生回路の出力
を検出する第２の低電位側カレントミラー回路の基準電
位を最低電位レベルに接続し、主回路のスイッチング素
子の電位が正のときは第１の低電位側カレントミラー回
路によって、主回路のスイッチング素子の電位が負のと
きは第２の低電位側カレントミラー回路によって制御信
号発生回路の出力を高電位側カレントミラー回路に伝達
することを特徴とする請求項３記載のレベルシフト回
路。 - 【請求項７】 スイッチング素子の電位がグランド電
位に対して反転する主回路と、主回路のスイッチング素
子に与える制御信号を発生させる制御信号発生回路と、
制御信号発生回路の発生する制御信号を主回路のスイッ
チング素子に伝達するレベルシフト機能を有する信号伝
達手段とから構成されるスイッチング回路において、ス
イッチング素子の電位がグランド電位に対して反転した
場合の信号伝達手段を付加したことを特徴とするレベル
シフト回路。 - 【請求項８】 主回路のスイッチング素子の電位が正
のときに制御信号発生回路の出力を検出する第１のカレ
ントミラー回路と、その検出した信号を主回路のスイッ
チング素子に駆動信号として伝達する第２のカレントミ
ラー回路と、主回路のスイッチング素子の電位が負のと
きに制御信号発生回路の出力を検出する第３のカレント
ミラー回路と、その検出した信号を主回路のスイッチン
グ素子に駆動信号として伝達する第４のカレントミラー
回路を具備することを特徴とする請求項７記載のレベル
シフト回路。 - 【請求項９】 信号伝達手段の少なくとも１つがフォ
トカプラを用いて構成されていることを特徴とする請求
項１乃至８のいずれかに記載のレベルシフト回路。 - 【請求項１０】 信号伝達手段の少なくとも１つがトラ
ンスを用いて構成されていることを特徴とする請求項１
乃至８のいずれかに記載のレベルシフト回路。 - 【請求項１１】 前記主回路は、電圧源となるキャパシ
タと、このキャパシタの極性を反転するブリッジ回路よ
り成るセルを１組以上直列接続したスイッチドキャパシ
タ回路を負荷回路に接続し、前記セルのキャパシタを直
流電圧源から並列に充電する手段を具備し、前記セルの
キャパシタが任意の個数、任意の極性で直列接続される
ことにより負荷回路に交流出力を供給する制御を行う電
力変換回路であり、前記制御信号発生回路と信号伝達手
段の基準レベルは第１及び第２のスイッチ手段を介して
負荷回路の両側にそれぞれ接続され、前記主回路の出力
電圧の極性に応じて第１及び第２のいずれかのスイッチ
手段をオンさせ、制御信号発生回路と信号伝達手段の基
準レベルを常に最低電位レベルに接続して駆動すること
を特徴とする請求項１記載のレベルシフト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21850795A JPH0964709A (ja) | 1995-08-28 | 1995-08-28 | レベルシフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21850795A JPH0964709A (ja) | 1995-08-28 | 1995-08-28 | レベルシフト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0964709A true JPH0964709A (ja) | 1997-03-07 |
Family
ID=16721015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21850795A Pending JPH0964709A (ja) | 1995-08-28 | 1995-08-28 | レベルシフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0964709A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100810611B1 (ko) * | 2006-05-15 | 2008-03-07 | 삼성전자주식회사 | 반도체 장치의 레벨 쉬프팅 회로 |
-
1995
- 1995-08-28 JP JP21850795A patent/JPH0964709A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100810611B1 (ko) * | 2006-05-15 | 2008-03-07 | 삼성전자주식회사 | 반도체 장치의 레벨 쉬프팅 회로 |
| US7449917B2 (en) | 2006-05-15 | 2008-11-11 | Samsung Electronics Co., Ltd. | Level shifting circuit for semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7449841B2 (en) | Charge limited high voltage switch circuits | |
| US8072202B2 (en) | Gate driver in buck converters | |
| GB1573828A (en) | Fet power switching circuits | |
| TW340224B (en) | Reference voltage generator having first and second transistor of identical conductibility | |
| US4841427A (en) | Capacitive voltage lowering circuit with dual outputs | |
| KR0164638B1 (ko) | 광 결합기 장치 | |
| US5939834A (en) | Power supply circuit with complementary converter switches | |
| JPH08149796A (ja) | 電圧駆動型スイッチ素子のドライブ回路 | |
| JPH0964709A (ja) | レベルシフト回路 | |
| JP3422928B2 (ja) | チャージポンプ式駆動回路 | |
| US4859927A (en) | Power supply with improved switching regulator | |
| KR970013619A (ko) | 단전원에서의 파워 트랜지스터 구동 회로 | |
| JP2000092822A (ja) | 半導体スイッチング素子の駆動電源回路 | |
| JP3379556B2 (ja) | スイッチング素子を有する回路装置 | |
| JPH0631373Y2 (ja) | 電磁流量計の励磁回路 | |
| JP2004153882A (ja) | スイッチング回路の駆動回路 | |
| JP3227048B2 (ja) | 双方向接続トランジスタの駆動回路 | |
| JP2966464B2 (ja) | 多値駆動回路 | |
| EP0989660B1 (en) | Double ended converter | |
| US5648896A (en) | Inverter device using capacitance for controlling waveform slew during voltage polarity transitions | |
| JP3758553B2 (ja) | クロック発振回路およびそれを備えたスイッチングレギュレータ | |
| JPH0218710Y2 (ja) | ||
| JP2818598B2 (ja) | インバータ回路 | |
| JPH11299226A (ja) | 直流電圧変換装置 | |
| JP2964651B2 (ja) | 照明点灯制御装置 |