JP2818598B2 - インバータ回路 - Google Patents
インバータ回路Info
- Publication number
- JP2818598B2 JP2818598B2 JP63213015A JP21301588A JP2818598B2 JP 2818598 B2 JP2818598 B2 JP 2818598B2 JP 63213015 A JP63213015 A JP 63213015A JP 21301588 A JP21301588 A JP 21301588A JP 2818598 B2 JP2818598 B2 JP 2818598B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- circuit
- voltage
- capacitor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、交互にオンオフする一対のスイッチング素
子を備える２石式のインバータ回路に関するものであ
り、例えば放電灯点灯用の高周波電源回路として用いら
れるものである。
子を備える２石式のインバータ回路に関するものであ
り、例えば放電灯点灯用の高周波電源回路として用いら
れるものである。
［従来の技術］ 第５図はハーフブリッジ式インバータ回路の従来例を
示している。この回路では、スイッチング素子Q1,Q2の
直列回路と、コンデンサC1,C2の直列回路が、直流電源
Ｅに並列的に接続されており、スイッチング素子Q1,Q2
の接続点とコンデンサC1,C2の接続点の間に、限流用の
インダクタＬを介して負荷Ｚが接続されている。図中、
1,2はそれぞれスイッチング素子Q1,Q2の駆動回路であ
る。この駆動回路1,2は、発振回路３からの発振信号V1,
V2を受けて、スイッチング素子Q1,Q2を交互にオンオフ
させる。発振回路３はスイッチング素子Q2の駆動回路２
と同電位側に設けられているので、スイッチング素子Q1
の駆動回路１に発振信号V1を供給する経路（図中、破線
で示した経路）には、直流電源Ｅに対する耐圧が必要と
なり、従来、絶縁トランスやフォトカプラのような絶縁
手段又はレベルシフト回路を介して信号伝達を行ってい
た。
示している。この回路では、スイッチング素子Q1,Q2の
直列回路と、コンデンサC1,C2の直列回路が、直流電源
Ｅに並列的に接続されており、スイッチング素子Q1,Q2
の接続点とコンデンサC1,C2の接続点の間に、限流用の
インダクタＬを介して負荷Ｚが接続されている。図中、
1,2はそれぞれスイッチング素子Q1,Q2の駆動回路であ
る。この駆動回路1,2は、発振回路３からの発振信号V1,
V2を受けて、スイッチング素子Q1,Q2を交互にオンオフ
させる。発振回路３はスイッチング素子Q2の駆動回路２
と同電位側に設けられているので、スイッチング素子Q1
の駆動回路１に発振信号V1を供給する経路（図中、破線
で示した経路）には、直流電源Ｅに対する耐圧が必要と
なり、従来、絶縁トランスやフォトカプラのような絶縁
手段又はレベルシフト回路を介して信号伝達を行ってい
た。
一方、絶縁手段やレベルシフト回路を用いないでスイ
ッチング素子Q1,Q2を交互にオンさせるために、第６図
に示すように、スイッチング素子Q1の両端電圧の立下り
を抵抗R1,R2にて検出し、電圧の立下りから一定時間ス
イッチング素子Q1をオンさせると共に、スイッチング素
子Q2の両端電圧の立下りを抵抗R3,R4にて検出し、電圧
の立下りから一定時間スイッチング素子Q2をオンさせる
制御回路A,Bを設けることが提案されている（特願昭62
−6492号参照）。各制御回路A,Bには、駆動用電源E1,E2
が接続されているが、これらは、スイッチング素子Q1,Q
2の両端電圧から得られる。各制御回路A,Bは、各スイッ
チング素子Q1,Q2のオン信号を発生する単安定マルチバ
イブレータ等よりなるオン信号発生回路と、その発振出
力をスイッチング素子Q1,Q2の駆動信号とする駆動回路
で構成されている。なお、この回路は負荷Ｚが誘導性負
荷である場合、すなわち、スイッチング素子Q1,Q2の電
圧に対して電流の位相が遅れている場合にのみ適用され
る。
ッチング素子Q1,Q2を交互にオンさせるために、第６図
に示すように、スイッチング素子Q1の両端電圧の立下り
を抵抗R1,R2にて検出し、電圧の立下りから一定時間ス
イッチング素子Q1をオンさせると共に、スイッチング素
子Q2の両端電圧の立下りを抵抗R3,R4にて検出し、電圧
の立下りから一定時間スイッチング素子Q2をオンさせる
制御回路A,Bを設けることが提案されている（特願昭62
−6492号参照）。各制御回路A,Bには、駆動用電源E1,E2
が接続されているが、これらは、スイッチング素子Q1,Q
2の両端電圧から得られる。各制御回路A,Bは、各スイッ
チング素子Q1,Q2のオン信号を発生する単安定マルチバ
イブレータ等よりなるオン信号発生回路と、その発振出
力をスイッチング素子Q1,Q2の駆動信号とする駆動回路
で構成されている。なお、この回路は負荷Ｚが誘導性負
荷である場合、すなわち、スイッチング素子Q1,Q2の電
圧に対して電流の位相が遅れている場合にのみ適用され
る。
［発明が解決しようとする課題］ 上述の第６図に示す回路にあっては、発振信号を電位
の異なるスイッチング素子に信号伝達するための絶縁手
段やレベルシフト回路が不必要となり、回路が簡略化さ
れるという長所があるが、逆にスイッチング素子Q1,Q2
のオン区間は各々独立に設定され、しかもオン区間の自
由度が小さい。特に、負荷Ｚが放電灯などである場合に
は、光出力を可変とするために、インバータ回路の発振
周波数を変化させることがあるが、発振周波数を変化さ
せるには、スイッチング素子Q1,Q2のオン区間を同時に
大きくしたり小さくしたりする必要があるから、第６図
に示す回路では、周波数制御が困難であるという問題が
あった。
の異なるスイッチング素子に信号伝達するための絶縁手
段やレベルシフト回路が不必要となり、回路が簡略化さ
れるという長所があるが、逆にスイッチング素子Q1,Q2
のオン区間は各々独立に設定され、しかもオン区間の自
由度が小さい。特に、負荷Ｚが放電灯などである場合に
は、光出力を可変とするために、インバータ回路の発振
周波数を変化させることがあるが、発振周波数を変化さ
せるには、スイッチング素子Q1,Q2のオン区間を同時に
大きくしたり小さくしたりする必要があるから、第６図
に示す回路では、周波数制御が困難であるという問題が
あった。
本発明はこのような点に鑑みてなされたものであり、
その目的とするところは、２つのスイッチング素子への
駆動信号伝達手段が不要で、しかも各スイッチング素子
のオン区間を連動して制御できるようにしたインバータ
回路を提供することにある。
その目的とするところは、２つのスイッチング素子への
駆動信号伝達手段が不要で、しかも各スイッチング素子
のオン区間を連動して制御できるようにしたインバータ
回路を提供することにある。
［課題を解決するための手段］ 本発明にあっては、上記の課題を解決するために、第
１図に示すように、交互にオンオフする第１及び第２の
スイッチング素子Q1,Q2を備え、スイッチング素子Q1,Q2
の電圧に対してスイッチング素子Q1,Q2の電流が遅れ位
相となるインバータ回路において、第１のスイッチング
素子Q1の電圧を検出する検出回路（抵抗R1,R2）と、検
出回路にて検出された第２のスイッチング素子Q2のオン
区間の制御状態に従属して、第１のスイッチング素子Q1
のオン区間が変化するように第１のスイッチング素子Q1
のオン信号を発生させるイオン信号発生回路４とを設け
たことを特徴とするものである。
１図に示すように、交互にオンオフする第１及び第２の
スイッチング素子Q1,Q2を備え、スイッチング素子Q1,Q2
の電圧に対してスイッチング素子Q1,Q2の電流が遅れ位
相となるインバータ回路において、第１のスイッチング
素子Q1の電圧を検出する検出回路（抵抗R1,R2）と、検
出回路にて検出された第２のスイッチング素子Q2のオン
区間の制御状態に従属して、第１のスイッチング素子Q1
のオン区間が変化するように第１のスイッチング素子Q1
のオン信号を発生させるイオン信号発生回路４とを設け
たことを特徴とするものである。
［作用］ 本発明にあっては、このように、第１のスイッチング
素子Q1の電圧を検出することにより、第２のスイッチン
グ素子Q2のオン区間の制御状態を検出し、その検出結果
に従属して第１の第１のスイッチング素子Q1のオン区間
を変化させるようにしたから、第２のスイッチング素子
Q2のオン区間を変化させるだけで、第１のスイッチング
素子Q1のオン区間を連動して変化させることができ、レ
ベルシフト回路や絶縁トランス等の信号伝達手段を用い
ることなく、２つのスイッチング素子Q1,Q2のオン区間
を制御できるものである。
素子Q1の電圧を検出することにより、第２のスイッチン
グ素子Q2のオン区間の制御状態を検出し、その検出結果
に従属して第１の第１のスイッチング素子Q1のオン区間
を変化させるようにしたから、第２のスイッチング素子
Q2のオン区間を変化させるだけで、第１のスイッチング
素子Q1のオン区間を連動して変化させることができ、レ
ベルシフト回路や絶縁トランス等の信号伝達手段を用い
ることなく、２つのスイッチング素子Q1,Q2のオン区間
を制御できるものである。
［実施例１］ 第２図は本発明の一実施例の回路図である。本実施例
において、第６図に示す従来例と同一の機能を有する部
分には同一の符号を付して重複する説明は省略する。本
実施例では、負荷Ｚとして放電灯laを用いている。放電
灯laの各フィラメントの非電源側端子間には、予熱用の
コンデンサC3が並列接続されており、このコンデンサC3
は限流用のインダクタＬと共に直列共振回路を構成して
いる。インバータ回路の発振周波数は、この直列共振回
路を含む振動回路の固有振動周波数よりも高く設定され
ており、これにより、スイッチング素子Q1,Q2の素子電
圧に対して素子電流は遅れ位相となる。また、インバー
タ回路の発振周波数を変化させることにより、コンデン
サC3の両端に生じる電圧を広い範囲で変化させることが
でき、放電灯laの予熱動作や全点灯、調光点灯などの制
御を行うことができる。
において、第６図に示す従来例と同一の機能を有する部
分には同一の符号を付して重複する説明は省略する。本
実施例では、負荷Ｚとして放電灯laを用いている。放電
灯laの各フィラメントの非電源側端子間には、予熱用の
コンデンサC3が並列接続されており、このコンデンサC3
は限流用のインダクタＬと共に直列共振回路を構成して
いる。インバータ回路の発振周波数は、この直列共振回
路を含む振動回路の固有振動周波数よりも高く設定され
ており、これにより、スイッチング素子Q1,Q2の素子電
圧に対して素子電流は遅れ位相となる。また、インバー
タ回路の発振周波数を変化させることにより、コンデン
サC3の両端に生じる電圧を広い範囲で変化させることが
でき、放電灯laの予熱動作や全点灯、調光点灯などの制
御を行うことができる。
インバータ回路のスイッチング素子Q1,Q2としては、
電力制御用のMOSFETを使用している。このMOSFETには、
ドレイン・ソース間に寄生ダイオードが逆並列接続され
ている。以下、各スイッチング素子Q1,Q2の制御回路A,B
について説明する。
電力制御用のMOSFETを使用している。このMOSFETには、
ドレイン・ソース間に寄生ダイオードが逆並列接続され
ている。以下、各スイッチング素子Q1,Q2の制御回路A,B
について説明する。
まず、制御回路Ａについて説明する。制御回路Ａの駆
動用電源E1は、スイッチング素子Q1の両端電圧を抵抗R
10を介してコンデンサC4に充電することにより得られ
る。コンデンサC4の正極はNPNトランジスタQ3のコレク
タに、負極はPNPトランジスタQ4のコレクタに、それぞ
れ接続されている。トランジスタQ3,Q4のベースは抵抗R
7を介してANDゲートG2の出力に接続されており、エミッ
タは抵抗R5を介してスイッチング素子Q1のゲートに接続
されている。コンデンサC4の両端には、抵抗R8とダイオ
ードD1の直列回路を介してコンデンサC5が接続されてい
る。コンデンサC5の両端には、トランジスタQ7のコレク
タ・エミッタ間を介して抵抗R9が並列接続されている。
抵抗R1,R2の接続点の電圧は、NOT回路G1に入力されてい
る。NOT回路G1は入力電圧が一定レベルよりも大きくな
ると出力が“Low"レベルとなり、入力電圧が一定レベル
以下になると出力が“High"レベルとなる。このNOT回路
G1の出力は、トランジスタQ7のベースに供給されると共
に、ANDゲートG2の一方の入力に接続されている。ANDゲ
ートG2の他方の入力には、コンパレータCP1の出力が接
続されている。コンパレータCP1は正入力端子の電圧が
負入力端子の電圧よりも高くなると、出力が“High"レ
ベルとなる。コンパレータCP1の正入力端子にはコンデ
ンサC5の電圧が印加されており、負入力端子には基準電
圧源E3の電圧が印加されている。
動用電源E1は、スイッチング素子Q1の両端電圧を抵抗R
10を介してコンデンサC4に充電することにより得られ
る。コンデンサC4の正極はNPNトランジスタQ3のコレク
タに、負極はPNPトランジスタQ4のコレクタに、それぞ
れ接続されている。トランジスタQ3,Q4のベースは抵抗R
7を介してANDゲートG2の出力に接続されており、エミッ
タは抵抗R5を介してスイッチング素子Q1のゲートに接続
されている。コンデンサC4の両端には、抵抗R8とダイオ
ードD1の直列回路を介してコンデンサC5が接続されてい
る。コンデンサC5の両端には、トランジスタQ7のコレク
タ・エミッタ間を介して抵抗R9が並列接続されている。
抵抗R1,R2の接続点の電圧は、NOT回路G1に入力されてい
る。NOT回路G1は入力電圧が一定レベルよりも大きくな
ると出力が“Low"レベルとなり、入力電圧が一定レベル
以下になると出力が“High"レベルとなる。このNOT回路
G1の出力は、トランジスタQ7のベースに供給されると共
に、ANDゲートG2の一方の入力に接続されている。ANDゲ
ートG2の他方の入力には、コンパレータCP1の出力が接
続されている。コンパレータCP1は正入力端子の電圧が
負入力端子の電圧よりも高くなると、出力が“High"レ
ベルとなる。コンパレータCP1の正入力端子にはコンデ
ンサC5の電圧が印加されており、負入力端子には基準電
圧源E3の電圧が印加されている。
次に、制御回路Ｂについて説明する。制御回路Ｂの駆
動用電源E2の正極はトランジスタQ5のコレクタに、負極
はトランジスタQ6のエミッタに、それぞれ接続されてい
る。トランジスタQ5のエミッタ及びトランジスタQ6のコ
レクタは、抵抗R6を介してスイッチング素子Q1のゲート
に接続されている。また、各トランジスタQ5,Q6のベー
スは、単安定マルチバイブレータ６の発振出力に接続さ
れている。単安定マルチバイブレータ６のトリガー端子
には、スイッチング素子Q2の両端電圧を抵抗R3,R4にて
分圧した電圧がトリガー電圧として入力されている。ま
た、時定数設定端子には、可変抵抗VRとコンデンサC6が
接続されており、単安定マルチバイブレータ６の出力パ
ルス幅を設定している。
動用電源E2の正極はトランジスタQ5のコレクタに、負極
はトランジスタQ6のエミッタに、それぞれ接続されてい
る。トランジスタQ5のエミッタ及びトランジスタQ6のコ
レクタは、抵抗R6を介してスイッチング素子Q1のゲート
に接続されている。また、各トランジスタQ5,Q6のベー
スは、単安定マルチバイブレータ６の発振出力に接続さ
れている。単安定マルチバイブレータ６のトリガー端子
には、スイッチング素子Q2の両端電圧を抵抗R3,R4にて
分圧した電圧がトリガー電圧として入力されている。ま
た、時定数設定端子には、可変抵抗VRとコンデンサC6が
接続されており、単安定マルチバイブレータ６の出力パ
ルス幅を設定している。
以下、本実施例の動作について説明する。まず、スイ
ッチング素子Q2のオン区間制御について説明する。スイ
ッチング素子Q1がオフして、スイッチング素子Q2の両端
電圧が下がると、この電圧を抵抗R3,R4にて分圧して、
単安定マルチバイブレータ６のトリガー端子にトリガー
を与える。ここで、スイッチング素子Q2の両端電圧が、
スイッチング素子Q2がオンする前に下がるのは、負荷Ｚ
が誘導性だからである。つまり、回路の固有振動周波数
よりも発振周波数が高いときには、スイッチング素子Q1
がオフすると、回路の残留エネルギーで、まず、スイッ
チング素子Q2の寄生ダイオードを介して、スイッチング
素子Q2に負方向の電流が流れるためである。単安定マル
チバイブレータ６としては、CMOSタイプのIC（例えばμ
PD4528）を用いれば良い。この単安定マルチバイブレー
タの出力パルス幅は、可変抵抗VRとコンデンサC6で決ま
り、これによりスイッチング素子Q2のオン区間が決ま
る。
ッチング素子Q2のオン区間制御について説明する。スイ
ッチング素子Q1がオフして、スイッチング素子Q2の両端
電圧が下がると、この電圧を抵抗R3,R4にて分圧して、
単安定マルチバイブレータ６のトリガー端子にトリガー
を与える。ここで、スイッチング素子Q2の両端電圧が、
スイッチング素子Q2がオンする前に下がるのは、負荷Ｚ
が誘導性だからである。つまり、回路の固有振動周波数
よりも発振周波数が高いときには、スイッチング素子Q1
がオフすると、回路の残留エネルギーで、まず、スイッ
チング素子Q2の寄生ダイオードを介して、スイッチング
素子Q2に負方向の電流が流れるためである。単安定マル
チバイブレータ６としては、CMOSタイプのIC（例えばμ
PD4528）を用いれば良い。この単安定マルチバイブレー
タの出力パルス幅は、可変抵抗VRとコンデンサC6で決ま
り、これによりスイッチング素子Q2のオン区間が決ま
る。
次に、スイッチング素子Q1のオン区間制御について説
明する。スイッチング素子Q2がオンしている間、抵抗R
10,R8とダイオードD1を介してコンデンサC5を充電す
る。次に、スイッチング素子Q2がオフすると、前に同様
に回路の残留エネルギーによりスイッチング素子Q1の寄
生ダイオードを介してスイッチング素子Q1に負方向の電
流が流れてスイッチング素子Q1の両端電圧が下がるた
め、NOT回路G1の出力が“High"レベルとなり、トランジ
スタQ7がオンすると共に、ANDゲートG2の一方の入力が
“High"レベルとなる。トランジスタQ7がオンすること
により、コンデンサC5の充電電荷が抵抗R9を介して放電
される。コンデンサC5の電圧が、基準電圧源E3の電圧よ
りも低くなると、コンパレータCP1の出力は“Low"レベ
ルとなる。このコンパレータCP1の出力が“Low"レベル
となるまでの間、ANDゲートG2の出力は“High"レベルと
なっており、この期間がスイッチング素子Q1のオン区間
となる。スイッチング素子Q2がオン区間が長くなれば、
コンデンサC5の充電期間が長くなるので充電電荷量が多
くなり、コンデンサC5の電圧が基準電圧源E3の電圧まで
降下するのに要する放電時間も長くなり、スイッチング
素子Q1のオン区間が長くなる（第３図（ａ）参照）。逆
にスイッチング素子Q2のオン区間が短くなれば、コンデ
ンサC5の充電期間が短くなるので充電電荷量が少なくな
り、コンデンサC5の電圧が基準電圧源E3の電圧まで降下
するのに要する放電時間も短くなり、スイッチング素子
Q1のオン区間が短くなる（第３図（ｂ）参照）。このよ
うにして、スイッチング素子Q2のオン区間に従属して、
スイッチング素子Q1のオン区間を制御することができる
ものである。
明する。スイッチング素子Q2がオンしている間、抵抗R
10,R8とダイオードD1を介してコンデンサC5を充電す
る。次に、スイッチング素子Q2がオフすると、前に同様
に回路の残留エネルギーによりスイッチング素子Q1の寄
生ダイオードを介してスイッチング素子Q1に負方向の電
流が流れてスイッチング素子Q1の両端電圧が下がるた
め、NOT回路G1の出力が“High"レベルとなり、トランジ
スタQ7がオンすると共に、ANDゲートG2の一方の入力が
“High"レベルとなる。トランジスタQ7がオンすること
により、コンデンサC5の充電電荷が抵抗R9を介して放電
される。コンデンサC5の電圧が、基準電圧源E3の電圧よ
りも低くなると、コンパレータCP1の出力は“Low"レベ
ルとなる。このコンパレータCP1の出力が“Low"レベル
となるまでの間、ANDゲートG2の出力は“High"レベルと
なっており、この期間がスイッチング素子Q1のオン区間
となる。スイッチング素子Q2がオン区間が長くなれば、
コンデンサC5の充電期間が長くなるので充電電荷量が多
くなり、コンデンサC5の電圧が基準電圧源E3の電圧まで
降下するのに要する放電時間も長くなり、スイッチング
素子Q1のオン区間が長くなる（第３図（ａ）参照）。逆
にスイッチング素子Q2のオン区間が短くなれば、コンデ
ンサC5の充電期間が短くなるので充電電荷量が少なくな
り、コンデンサC5の電圧が基準電圧源E3の電圧まで降下
するのに要する放電時間も短くなり、スイッチング素子
Q1のオン区間が短くなる（第３図（ｂ）参照）。このよ
うにして、スイッチング素子Q2のオン区間に従属して、
スイッチング素子Q1のオン区間を制御することができる
ものである。
なお、本実施例のように、負荷Ｚが放電灯laである場
合には、光出力を制御するために周波数を変化させて調
光することができる。つまり、調光点灯時には全点灯時
に比べて可変抵抗VRの値を小さくすることにより、スイ
ッチング素子Q2のオン区間を小さくすると、スイッチン
グ素子Q1のオン区間も小さくなって、発振周波数が高く
なり、共振用のコンデンサC3に発生する電圧が低くなる
ので、放電灯laを調光することができるものである。
合には、光出力を制御するために周波数を変化させて調
光することができる。つまり、調光点灯時には全点灯時
に比べて可変抵抗VRの値を小さくすることにより、スイ
ッチング素子Q2のオン区間を小さくすると、スイッチン
グ素子Q1のオン区間も小さくなって、発振周波数が高く
なり、共振用のコンデンサC3に発生する電圧が低くなる
ので、放電灯laを調光することができるものである。
本実施例では制御を簡単にするために、アースライン
と同電位で動作するスイッチング素子Q2を制御して、高
電位側のスイッチング素子Q1を従属させているが、その
逆に、高電位側のスイッチング素子Q1を制御して、低電
位側のスイッチング素子Q2を従属させても良い。
と同電位で動作するスイッチング素子Q2を制御して、高
電位側のスイッチング素子Q1を従属させているが、その
逆に、高電位側のスイッチング素子Q1を制御して、低電
位側のスイッチング素子Q2を従属させても良い。
［実施例２］ 第４図は本発明の他の実施例の回路図である。本実施
例にあっては、主回路の構成が実施例１とは少し異な
り、第２図に示すハーフブリッジ式インバータ回路にお
いて、コンデンサC2を省略し、いわゆる直列インバータ
回路としている。また、制御回路A,Bの構成も実施例１
とは少し異なる。まず、スイッチング素子Q1の制御回路
Ａにおいて、コンデンサC5を充電するための電流を、コ
ンデンサC4から取らずに、抵抗R2の両端に生じる電圧を
バッファG3を介して供給している点が実施例１とは異な
る。また、スイッチング素子Q2の制御回路Ｂにおいて、
オン区間制御のための回路をCMOS−ICよりなる単安定マ
ルチバイブレータ６に代えて、個別部品で構成している
点が実施例１とは異なる。以下、その回路構成を説明す
ると、駆動用電源E2の正極はNPNトランジスタQ5のコレ
クタに、負極はPNPトランジスタQ6のコレクタに、それ
ぞれ接続されている。トランジスタQ5,Q6のベースは抵
抗R14を介してANDゲートG4の出力に接続されており、エ
ミッタは抵抗R6を介してスイッチング素子Q2のゲートに
接続されている。駆動用電源E2の両端には、抵抗R11,R
12の直列回路、及び抵抗R13とコンデンサC7の直列回路
が接続されている。コンデンサC7の両端には、トランジ
スタQ8のコレクタ・エミッタ間が並列接続されている。
抵抗R3,R4の接続点の電圧は、バッファG6にて波形整形
されてトランジスタQ8のベースに供給されると共に、NO
T回路G5に入力されている。このNOT回路G5の出力は、AN
DゲートG4の一方の入力に接続されている。ANDゲートG4
の他方の入力には、コンパレータCP2の出力が接続され
ている。コンパレータCP2は負入力端子の電圧が正入力
端子の電圧よりも高くなると、出力が“Low"レベルとな
る。コンパレータCP1の正入力端子には抵抗R11とR12の
接続点の電圧が印加されており、負入力端子にはコンデ
ンサC7の電圧が印加されている。
例にあっては、主回路の構成が実施例１とは少し異な
り、第２図に示すハーフブリッジ式インバータ回路にお
いて、コンデンサC2を省略し、いわゆる直列インバータ
回路としている。また、制御回路A,Bの構成も実施例１
とは少し異なる。まず、スイッチング素子Q1の制御回路
Ａにおいて、コンデンサC5を充電するための電流を、コ
ンデンサC4から取らずに、抵抗R2の両端に生じる電圧を
バッファG3を介して供給している点が実施例１とは異な
る。また、スイッチング素子Q2の制御回路Ｂにおいて、
オン区間制御のための回路をCMOS−ICよりなる単安定マ
ルチバイブレータ６に代えて、個別部品で構成している
点が実施例１とは異なる。以下、その回路構成を説明す
ると、駆動用電源E2の正極はNPNトランジスタQ5のコレ
クタに、負極はPNPトランジスタQ6のコレクタに、それ
ぞれ接続されている。トランジスタQ5,Q6のベースは抵
抗R14を介してANDゲートG4の出力に接続されており、エ
ミッタは抵抗R6を介してスイッチング素子Q2のゲートに
接続されている。駆動用電源E2の両端には、抵抗R11,R
12の直列回路、及び抵抗R13とコンデンサC7の直列回路
が接続されている。コンデンサC7の両端には、トランジ
スタQ8のコレクタ・エミッタ間が並列接続されている。
抵抗R3,R4の接続点の電圧は、バッファG6にて波形整形
されてトランジスタQ8のベースに供給されると共に、NO
T回路G5に入力されている。このNOT回路G5の出力は、AN
DゲートG4の一方の入力に接続されている。ANDゲートG4
の他方の入力には、コンパレータCP2の出力が接続され
ている。コンパレータCP2は負入力端子の電圧が正入力
端子の電圧よりも高くなると、出力が“Low"レベルとな
る。コンパレータCP1の正入力端子には抵抗R11とR12の
接続点の電圧が印加されており、負入力端子にはコンデ
ンサC7の電圧が印加されている。
次に、本実施例の動作について説明する。
まず、スイッチング素子Q1のオン区間は、スイッチン
グ素子Q1の両端電圧からスイッチング素子Q2のオン区間
が分かるため、これを利用してタイマー時間を設定して
いる。スイッチング素子Q2がオンした時には、バッファ
G3の出力が“High"レベルとなるので、ダイオードD1及
び抵抗R8を介してコンデンサC5が充電され、スイッチン
グ素子Q2がオフすると、コンデンサC5の充電が終わり、
トランジスタQ7がオンしてコンデンサC5が放電する。こ
の放電時間がスイッチング素子Q1のオン区間となるので
ある。つまり、上述の実施例１ではトランジスタQ7がオ
ンしてコンデンサC5が放電される期間においても、コン
デンサC5が抵抗R8及びダイオードD1を介してコンデンサ
C4からの電流で充電されていたが、この実施例２では、
トランジスタQ7がオンしてコンデンサC5が放電される期
間においては、バッファG3の出力が“Low"レベルとなる
ので、ダイオードD1が遮断状態となり、コンデンサC5へ
の充電電流は流れない。したがって、充電時定数と放電
時定数を独立に設定することができ、回路設計が容易と
なるものである。
グ素子Q1の両端電圧からスイッチング素子Q2のオン区間
が分かるため、これを利用してタイマー時間を設定して
いる。スイッチング素子Q2がオンした時には、バッファ
G3の出力が“High"レベルとなるので、ダイオードD1及
び抵抗R8を介してコンデンサC5が充電され、スイッチン
グ素子Q2がオフすると、コンデンサC5の充電が終わり、
トランジスタQ7がオンしてコンデンサC5が放電する。こ
の放電時間がスイッチング素子Q1のオン区間となるので
ある。つまり、上述の実施例１ではトランジスタQ7がオ
ンしてコンデンサC5が放電される期間においても、コン
デンサC5が抵抗R8及びダイオードD1を介してコンデンサ
C4からの電流で充電されていたが、この実施例２では、
トランジスタQ7がオンしてコンデンサC5が放電される期
間においては、バッファG3の出力が“Low"レベルとなる
ので、ダイオードD1が遮断状態となり、コンデンサC5へ
の充電電流は流れない。したがって、充電時定数と放電
時定数を独立に設定することができ、回路設計が容易と
なるものである。
次に、スイッチング素子Q2のオン区間はスイッチング
素子Q2の両端電圧を検出して、抵抗R13とコンデンサC7
の充電時間により決定される。スイッチング素子Q1がオ
ンされているときには、スイッチング素子Q2の両端電圧
が高いので、抵抗4Rに生じる電圧によりバッファG6の出
力が“High"レベルとなり、トランジスタQ8がオンされ
て、コンデンサC7の電荷は放電されている。したがっ
て、コンパレータCP2の負入力端子の電圧は正入力端子
の基準電圧よりも低く、コンパレータCP2の出力は“Hig
h"レベルとなっているが、NOT回路G5の出力が“Low"レ
ベルであるので、ANDゲートG4の出力は“Low"レベルで
あり、スイッチング素子Q2はオフ状態に保たれている。
この状態でスイッチング素子Q1がオフすると、回路が誘
導性であるので、回路の残留エネルギーによりスイッチ
ング素子Q2の寄生ダイオードを介してスイッチング素子
Q2の負方向に電流が流れ、スイッチング素子Q2の両端電
圧は下がる。このため、抵抗R4の電圧が下がってNOT回
路G5の出力が“High"レベルとなり、ANDゲートG4の出力
が“High"レベルとなって、スイッチング素子Q2がオン
される。同時に、バッファG6の出力が“Low"レベルとな
るので、トランジスタQ8がオフされて、コンデンサC7の
充電が開始される。コンデンサC7の電圧が抵抗R11,R12
の接続点の電圧に達すると、コンパレータCP2の出力が
“Low"レベルとなり、ANDゲートG4の出力も“Low"レベ
ルとなるので、スイッチング素子Q2はオフされる。
素子Q2の両端電圧を検出して、抵抗R13とコンデンサC7
の充電時間により決定される。スイッチング素子Q1がオ
ンされているときには、スイッチング素子Q2の両端電圧
が高いので、抵抗4Rに生じる電圧によりバッファG6の出
力が“High"レベルとなり、トランジスタQ8がオンされ
て、コンデンサC7の電荷は放電されている。したがっ
て、コンパレータCP2の負入力端子の電圧は正入力端子
の基準電圧よりも低く、コンパレータCP2の出力は“Hig
h"レベルとなっているが、NOT回路G5の出力が“Low"レ
ベルであるので、ANDゲートG4の出力は“Low"レベルで
あり、スイッチング素子Q2はオフ状態に保たれている。
この状態でスイッチング素子Q1がオフすると、回路が誘
導性であるので、回路の残留エネルギーによりスイッチ
ング素子Q2の寄生ダイオードを介してスイッチング素子
Q2の負方向に電流が流れ、スイッチング素子Q2の両端電
圧は下がる。このため、抵抗R4の電圧が下がってNOT回
路G5の出力が“High"レベルとなり、ANDゲートG4の出力
が“High"レベルとなって、スイッチング素子Q2がオン
される。同時に、バッファG6の出力が“Low"レベルとな
るので、トランジスタQ8がオフされて、コンデンサC7の
充電が開始される。コンデンサC7の電圧が抵抗R11,R12
の接続点の電圧に達すると、コンパレータCP2の出力が
“Low"レベルとなり、ANDゲートG4の出力も“Low"レベ
ルとなるので、スイッチング素子Q2はオフされる。
以上の各実施例においては、オン区間を設定するタイ
マー回路として、簡単なCR時定数回路を用いたタイマー
回路を例示したが、カウンター回路などを用いた方式で
も良い。
マー回路として、簡単なCR時定数回路を用いたタイマー
回路を例示したが、カウンター回路などを用いた方式で
も良い。
さらに、実施例２のような直列インバータ回路に本発
明を適用する場合には、スイッチング素子Q2のオン区間
を短くするにつれて、スイッチング素子Q1のオン区間を
長くするように制御しても良い。このようにすれば、直
流成分カット用のコンデンサC1に分担される電圧が変化
するので、負荷Ｚへの供給電力を変化させることができ
る。
明を適用する場合には、スイッチング素子Q2のオン区間
を短くするにつれて、スイッチング素子Q1のオン区間を
長くするように制御しても良い。このようにすれば、直
流成分カット用のコンデンサC1に分担される電圧が変化
するので、負荷Ｚへの供給電力を変化させることができ
る。
［発明の効果］ 本発明によれば、誘導性の負荷を有する２石式のイン
バータ回路において、第１のスイッチング素子の電圧を
検出すれば、第２のスイッチング素子のオン区間の制御
状態を検出できることに着目して、第２のスイッチング
素子のオン区間の制御に従属して第１のスイッチング素
子のオン区間を変化させるようにしたから、レベルシフ
ト回路や絶縁トランスのような信号伝達手段を用いなく
ても、２つのスイッチング素子のオン区間を連動して制
御することができるという効果があり、周波数制御やオ
ンデューティ制御を容易に実現できるという利点があ
る。
バータ回路において、第１のスイッチング素子の電圧を
検出すれば、第２のスイッチング素子のオン区間の制御
状態を検出できることに着目して、第２のスイッチング
素子のオン区間の制御に従属して第１のスイッチング素
子のオン区間を変化させるようにしたから、レベルシフ
ト回路や絶縁トランスのような信号伝達手段を用いなく
ても、２つのスイッチング素子のオン区間を連動して制
御することができるという効果があり、周波数制御やオ
ンデューティ制御を容易に実現できるという利点があ
る。
第１図は本発明の基本構成を示す回路図、第２図は本発
明の一実施例の回路図、第３図は同上の動作波形図、第
４図は本発明の他の実施例の回路図、第５図は従来例の
回路図、第６図は他の従来例の回路図である。 Ｅは直流電源、Q1,Q2はスイッチング素子、R1〜R4は電
圧検出用の抵抗、4,5はオン信号発生回路である。
明の一実施例の回路図、第３図は同上の動作波形図、第
４図は本発明の他の実施例の回路図、第５図は従来例の
回路図、第６図は他の従来例の回路図である。 Ｅは直流電源、Q1,Q2はスイッチング素子、R1〜R4は電
圧検出用の抵抗、4,5はオン信号発生回路である。
Claims (1)
- 【請求項１】交互にオンオフする第１及び第２のスイッ
チング素子を備え、スイッチング素子の電圧に対してス
イッチング素子の電流が遅れ位相となるインバータ回路
において、第１のスイッチング素子の電圧を検出する検
出回路と、検出回路にて検出された第２のスイッチング
素子のオン区間の制御状態に従属して、第１のスイッチ
ング素子のオン区間が変化するように第１のスイッチン
グ素子のオン信号を発生させるオン信号発生回路とを設
けたことを特徴とするインバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63213015A JP2818598B2 (ja) | 1988-08-26 | 1988-08-26 | インバータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63213015A JP2818598B2 (ja) | 1988-08-26 | 1988-08-26 | インバータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0265670A JPH0265670A (ja) | 1990-03-06 |
| JP2818598B2 true JP2818598B2 (ja) | 1998-10-30 |
Family
ID=16632090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63213015A Expired - Lifetime JP2818598B2 (ja) | 1988-08-26 | 1988-08-26 | インバータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2818598B2 (ja) |
-
1988
- 1988-08-26 JP JP63213015A patent/JP2818598B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0265670A (ja) | 1990-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5965985A (en) | Dimmable ballast with complementary converter switches | |
| US5434479A (en) | Full-bridge inverter for discharge lamp lighting device with varied transistor zero voltage period | |
| US4970620A (en) | FET bridge protection circuit | |
| US6867553B2 (en) | Continuous mode voltage fed inverter | |
| US4571551A (en) | Flyback modulated switching power amplifier | |
| US5939834A (en) | Power supply circuit with complementary converter switches | |
| US6756746B2 (en) | Method of delaying and sequencing the starting of inverters that ballast lamps | |
| US4649321A (en) | Gate capacitance latch for DC to AC converters | |
| US6489730B2 (en) | Discharge-lamp illumination circuit | |
| JP2818598B2 (ja) | インバータ回路 | |
| US6208086B1 (en) | Halogen power converter with complementary switches | |
| JPH10191654A (ja) | インバータ回路およびその回路を用いた照明装置 | |
| US6057648A (en) | Gas discharge lamp ballast with piezoelectric transformer | |
| JP2000092822A (ja) | 半導体スイッチング素子の駆動電源回路 | |
| JPH0327408A (ja) | デユーテイ制御装置 | |
| JPH04351898A (ja) | 放電ランプ作動用回路装置 | |
| JP2000268992A (ja) | 放電灯点灯装置 | |
| WO2001054461A1 (en) | Electronic ballast circuit for operating a high intensity discharge lamp | |
| JP3285231B2 (ja) | 放電灯点灯装置 | |
| JP2533476B2 (ja) | 放電灯点灯装置 | |
| JP2688411B2 (ja) | インバータ装置 | |
| JP2831062B2 (ja) | インバータ装置 | |
| KR100520986B1 (ko) | 전력제어가 가능한 혼합형 게이트 구동 방식의 전자식안정기 및 그 제어방법 | |
| JP3285230B2 (ja) | インバータ装置 | |
| JPH1027696A (ja) | 他励インバータ式サイン灯用電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070821 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080821 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090821 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090821 Year of fee payment: 11 |