JPH0964088A - 半導体受光素子およびその実装方式 - Google Patents
半導体受光素子およびその実装方式Info
- Publication number
- JPH0964088A JPH0964088A JP20982595A JP20982595A JPH0964088A JP H0964088 A JPH0964088 A JP H0964088A JP 20982595 A JP20982595 A JP 20982595A JP 20982595 A JP20982595 A JP 20982595A JP H0964088 A JPH0964088 A JP H0964088A
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- metal film
- receiving element
- shielding metal
- semiconductor light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10125—Reinforcing structures
- H01L2224/10126—Bump collar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Photovoltaic Devices (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 遮光金属膜による浮遊容量の増加を抑制し
て、周波数応答特性が向上した半導体受光素子の提供。 【解決手段】 ウインド層１６の一部領域に、ｐ型の拡
散領域２０を具え、この拡散領域２０の周囲のウインド
層１６上に、絶縁膜２２中に中間層として遮光金属膜２
４を設けた遮蔽膜積層体２６を具えている。遮光金属膜
２４とウインド層１６との間に、コンデンサが形成され
る。そして、この遮光金属膜２４と電気的に接続し、か
つ、遮光金属膜上の絶縁膜２４部分を貫通して絶縁膜２
４の表面に露出した金属ボンディングパッド電極３６を
具えている。この金属ボンディングパッドを介して、ボ
ンディングワイヤにより、遮光金属膜の電位をグランド
に落とすことができる。
て、周波数応答特性が向上した半導体受光素子の提供。 【解決手段】 ウインド層１６の一部領域に、ｐ型の拡
散領域２０を具え、この拡散領域２０の周囲のウインド
層１６上に、絶縁膜２２中に中間層として遮光金属膜２
４を設けた遮蔽膜積層体２６を具えている。遮光金属膜
２４とウインド層１６との間に、コンデンサが形成され
る。そして、この遮光金属膜２４と電気的に接続し、か
つ、遮光金属膜上の絶縁膜２４部分を貫通して絶縁膜２
４の表面に露出した金属ボンディングパッド電極３６を
具えている。この金属ボンディングパッドを介して、ボ
ンディングワイヤにより、遮光金属膜の電位をグランド
に落とすことができる。
Description
【０００１】
【発明の属する技術分野】この発明は、光通信におい
て、光を高速で光電変換する半導体受光素子に関するも
のである。
て、光を高速で光電変換する半導体受光素子に関するも
のである。
【０００２】
【従来の技術】従来の半導体受光素子の一例が、文献：
「特開平７−１２２７７３号公報」に開示されている。
この文献に開示の半導体受光素子においては、受光領域
の周囲を覆う絶縁膜中に中間層として遮光金属膜を設け
ている。その結果、受光領域以外の部分への光入射によ
る迷光の発生を抑制して、素子の応答特性の向上を図っ
ている。
「特開平７−１２２７７３号公報」に開示されている。
この文献に開示の半導体受光素子においては、受光領域
の周囲を覆う絶縁膜中に中間層として遮光金属膜を設け
ている。その結果、受光領域以外の部分への光入射によ
る迷光の発生を抑制して、素子の応答特性の向上を図っ
ている。
【０００３】
【発明が解決しようとする課題】しかしながら、この遮
光金属膜と半導体受光素子との間には、絶縁膜を挟んで
浮遊容量が生じる。この浮遊容量は、素子の応答速度の
低下要因となる。このため、迷光の発生を抑制しても周
波数応答特性の向上が充分に図れないおそれがあった。
光金属膜と半導体受光素子との間には、絶縁膜を挟んで
浮遊容量が生じる。この浮遊容量は、素子の応答速度の
低下要因となる。このため、迷光の発生を抑制しても周
波数応答特性の向上が充分に図れないおそれがあった。
【０００４】このため、この遮光金属膜による浮遊容量
の増加を抑制して、周波数応答特性が向上した半導体受
光素子の実現が望まれていた。
の増加を抑制して、周波数応答特性が向上した半導体受
光素子の実現が望まれていた。
【０００５】さらに、この遮光金属膜を有効利用するこ
とにより実装を簡略化することができる半導体受光素子
の実装方式の実現が望まれていた。
とにより実装を簡略化することができる半導体受光素子
の実装方式の実現が望まれていた。
【０００６】
（第１の発明）この出願に係る第１の発明の半導体受光
素子によれば、ｎ型の基板の第１主表面の上側に、ｎ型
の光吸収層およびｎ型のウインド層が順次に積層されて
おり、このウインド層の一部領域に、当該ウインド層と
光吸収層との境界に達するｐ型の拡散領域を具え、この
拡散領域の周囲のウインド層上に、絶縁膜中に中間層と
して遮光金属膜を設けてある遮蔽膜積層体を具え、拡散
領域と電気的に接続した第１主電極を具え、基板の第２
主表面に第２主電極を具えた半導体受光素子において、
遮光金属膜と電気的に接続し、かつ、遮光金属膜上の絶
縁膜部分を貫通して絶縁膜の表面に露出した金属ボンデ
ィングパッド電極を具えてなることを特徴とする。
素子によれば、ｎ型の基板の第１主表面の上側に、ｎ型
の光吸収層およびｎ型のウインド層が順次に積層されて
おり、このウインド層の一部領域に、当該ウインド層と
光吸収層との境界に達するｐ型の拡散領域を具え、この
拡散領域の周囲のウインド層上に、絶縁膜中に中間層と
して遮光金属膜を設けてある遮蔽膜積層体を具え、拡散
領域と電気的に接続した第１主電極を具え、基板の第２
主表面に第２主電極を具えた半導体受光素子において、
遮光金属膜と電気的に接続し、かつ、遮光金属膜上の絶
縁膜部分を貫通して絶縁膜の表面に露出した金属ボンデ
ィングパッド電極を具えてなることを特徴とする。
【０００７】（第２の発明）また、この出願に係る第２
の発明の半導体受光素子の実装方式によれば、第１の発
明の半導体受光素子のボンディングパッドをグランドと
接続することにより、遮光金属膜とウインド層との間で
形成された浮遊容量をバイパスコンデンサとしてなるこ
とを特徴とする。
の発明の半導体受光素子の実装方式によれば、第１の発
明の半導体受光素子のボンディングパッドをグランドと
接続することにより、遮光金属膜とウインド層との間で
形成された浮遊容量をバイパスコンデンサとしてなるこ
とを特徴とする。
【０００８】
【発明の実施の形態】以下、図面を参照して、この出願
に係る第１の発明の半導体受光素子および第２の発明の
半導体受光素子の実装方法の一例についてそれぞれ説明
する。尚、図面は、これらの発明が理解できる程度に各
構成成分の大きさ、形状および配置関係を概略的に示し
てあるに過ぎない。従って、これらの発明は図示例にの
み限定されるものではない。
に係る第１の発明の半導体受光素子および第２の発明の
半導体受光素子の実装方法の一例についてそれぞれ説明
する。尚、図面は、これらの発明が理解できる程度に各
構成成分の大きさ、形状および配置関係を概略的に示し
てあるに過ぎない。従って、これらの発明は図示例にの
み限定されるものではない。
【０００９】（第１の形態）第１の形態では、第１の発
明の半導体受光素子の構造の一例について説明する。図
１に、第１の形態として、プレーナ型のＩｎＧａＡｓ系
化合物半導体を用いたフォトダイオードの断面斜視図を
示す。また、図２は、図１に示す半導体受光素子の要部
の拡大図である。尚、図１の（Ａ）では、遮蔽膜積層体
の構造を省略して示す。
明の半導体受光素子の構造の一例について説明する。図
１に、第１の形態として、プレーナ型のＩｎＧａＡｓ系
化合物半導体を用いたフォトダイオードの断面斜視図を
示す。また、図２は、図１に示す半導体受光素子の要部
の拡大図である。尚、図１の（Ａ）では、遮蔽膜積層体
の構造を省略して示す。
【００１０】第１の形態の半導体受光素子は、ｎ+ −Ｉ
ｎＧａＰの基板１０の第１主表面１０ａの上側に、ｎ+
−ＩｎＰのバッファ層１２、ｎ- −ＩｎＧａＡｓの光吸
収層１４およびｎ- −ＩｎＰのウインド層１６が順次に
積層されている。そして、このウインド層１６の一部領
域に、当該ウインド層１６と光吸収層１４との境界１８
に達するｐ型の拡散領域２０を具え、この拡散領域２０
の周囲のウインド層１６上に、Ｓｉ3 Ｎ4 の絶縁膜２２
中に中間層として遮光金属膜２４を設けた遮蔽膜積層体
２６を具えている。
ｎＧａＰの基板１０の第１主表面１０ａの上側に、ｎ+
−ＩｎＰのバッファ層１２、ｎ- −ＩｎＧａＡｓの光吸
収層１４およびｎ- −ＩｎＰのウインド層１６が順次に
積層されている。そして、このウインド層１６の一部領
域に、当該ウインド層１６と光吸収層１４との境界１８
に達するｐ型の拡散領域２０を具え、この拡散領域２０
の周囲のウインド層１６上に、Ｓｉ3 Ｎ4 の絶縁膜２２
中に中間層として遮光金属膜２４を設けた遮蔽膜積層体
２６を具えている。
【００１１】この遮光金属膜２４の膜厚は５００から１
０００Åである。また、この絶縁膜２２の遮光金属膜２
４の上側部分２２ａの膜厚は、１／４（λ／ｎ）である
ことが好ましい。ここで、λは素子に入射する光の波長
（例えば１μｍ程度）を表し、ｎは、絶縁膜（この場合
Ｓｉ3 Ｎ4 ）の屈折率を表す。
０００Åである。また、この絶縁膜２２の遮光金属膜２
４の上側部分２２ａの膜厚は、１／４（λ／ｎ）である
ことが好ましい。ここで、λは素子に入射する光の波長
（例えば１μｍ程度）を表し、ｎは、絶縁膜（この場合
Ｓｉ3 Ｎ4 ）の屈折率を表す。
【００１２】また、絶縁膜２２の遮蔽金属膜２４の下側
部分２２ｂの膜厚を１０００Åとした場合、遮光金属膜
２４とウインド層１６との間に、容量が１０〜１００ｐ
Ｆのコンデンサが形成される。
部分２２ｂの膜厚を１０００Åとした場合、遮光金属膜
２４とウインド層１６との間に、容量が１０〜１００ｐ
Ｆのコンデンサが形成される。
【００１３】また、拡散領域２０上の一部分に、この拡
散領域２０と電気的に接続した第１主電極（ｐ側電極）
２８を具え、一方、基板１０の第２主表面１０ｂに第２
主電極（ｎ型電極）３０を具えている。また、拡散領域
２０上の受光領域３２には、反射防止膜３４を具えてい
る。
散領域２０と電気的に接続した第１主電極（ｐ側電極）
２８を具え、一方、基板１０の第２主表面１０ｂに第２
主電極（ｎ型電極）３０を具えている。また、拡散領域
２０上の受光領域３２には、反射防止膜３４を具えてい
る。
【００１４】そして、この発明の半導体素子において
は、遮光金属膜２４と電気的に接続し、かつ、遮光金属
膜上の絶縁膜２４部分を貫通して絶縁膜２４の表面に露
出した金属ボンディングパッド電極３６を具えている。
は、遮光金属膜２４と電気的に接続し、かつ、遮光金属
膜上の絶縁膜２４部分を貫通して絶縁膜２４の表面に露
出した金属ボンディングパッド電極３６を具えている。
【００１５】この金属ボンディングパッドを介して、ボ
ンディングワイヤにより、遮光金属膜の電位をグランド
に落とすことができる。その結果、遮光金属膜２４とウ
インド層１６との間に形成されたコンデンサは浮遊容量
として動作しないため、応答特性の劣化を抑制するがで
きる。そして、特に、このバイパスコンデンサは、容量
が１０〜１００ｐＦ程度であるので、高周波バイパスコ
ンデンサとして利用することができる。
ンディングワイヤにより、遮光金属膜の電位をグランド
に落とすことができる。その結果、遮光金属膜２４とウ
インド層１６との間に形成されたコンデンサは浮遊容量
として動作しないため、応答特性の劣化を抑制するがで
きる。そして、特に、このバイパスコンデンサは、容量
が１０〜１００ｐＦ程度であるので、高周波バイパスコ
ンデンサとして利用することができる。
【００１６】（第２の形態）第２の形態では、第２の発
明の半導体受光素子の実装方式の例について説明する。
図３に、第２の形態として、第１の形態の半導体受光素
子を前置増幅器（プリアンプ）とともに基板上に実装し
て一体化したモジュールを示す。
明の半導体受光素子の実装方式の例について説明する。
図３に、第２の形態として、第１の形態の半導体受光素
子を前置増幅器（プリアンプ）とともに基板上に実装し
て一体化したモジュールを示す。
【００１７】尚、第２の形態では、半導体受光素子の各
構成成分は、第１の形態の半導体受光素子の構成成分と
同一である。このため、同一の構成成分には、第１の形
態と同一の符号を付してその説明を省略する。
構成成分は、第１の形態の半導体受光素子の構成成分と
同一である。このため、同一の構成成分には、第１の形
態と同一の符号を付してその説明を省略する。
【００１８】第２の形態では、ＧＮＤとしての基板４０
上に、絶縁性のセラミック層４２を介して半導体受光素
子４４を実装し、また基板４０上に、前置増幅器４６お
よび低周波バイパスコンデンサ４８をそれぞれ実装して
いる。
上に、絶縁性のセラミック層４２を介して半導体受光素
子４４を実装し、また基板４０上に、前置増幅器４６お
よび低周波バイパスコンデンサ４８をそれぞれ実装して
いる。
【００１９】半導体受光素子４４の第２主電極３０を延
在させた受光素子用直流電源端子５０は、低周波バイパ
スコンデンサ４８に接続されている。この低周波バイパ
スコンデンサ４８の容量は〜０．１μＦ程度である。ま
た、この受光素子用直流電源端子５０には、受光素子用
直流電源＋Ｖｄが印加されている。また、半導体受光素
子４４の第１主電極は、前置増幅器４６の入力端子に接
続されている。
在させた受光素子用直流電源端子５０は、低周波バイパ
スコンデンサ４８に接続されている。この低周波バイパ
スコンデンサ４８の容量は〜０．１μＦ程度である。ま
た、この受光素子用直流電源端子５０には、受光素子用
直流電源＋Ｖｄが印加されている。また、半導体受光素
子４４の第１主電極は、前置増幅器４６の入力端子に接
続されている。
【００２０】そして、半導体受光素子４４のボンディン
グパッド電極３６は、ボンディングワイヤ５２を経て基
板４０のグランドに接続されている。ボンディングパッ
ド電極の電位をＧＮＤに落とすことにより、遮光金属膜
とウインド層との間に形成される容量を高周波バイパス
コンデンサとして利用することができる。
グパッド電極３６は、ボンディングワイヤ５２を経て基
板４０のグランドに接続されている。ボンディングパッ
ド電極の電位をＧＮＤに落とすことにより、遮光金属膜
とウインド層との間に形成される容量を高周波バイパス
コンデンサとして利用することができる。
【００２１】次に、図４に、この第２の形態のモジュー
ルの等価回路の回路構成を示す。図４の回路構成におい
ては、半導体受光素子４４をダイオード４４で示す。従
って、このダイオードのアノード電極が第１主電極（ｐ
側電極）に対応し、一方カソード電極が第２主電極（ｎ
側電極）に対応する。また、図３においては、前置増幅
器４６の出力端子４６ｂを省略して示している。また、
図４の回路構成においては、遮光金属膜とウインド層と
の間に形成される容量を高周波バイパスコンデンサに５
４の符号を付して示す。
ルの等価回路の回路構成を示す。図４の回路構成におい
ては、半導体受光素子４４をダイオード４４で示す。従
って、このダイオードのアノード電極が第１主電極（ｐ
側電極）に対応し、一方カソード電極が第２主電極（ｎ
側電極）に対応する。また、図３においては、前置増幅
器４６の出力端子４６ｂを省略して示している。また、
図４の回路構成においては、遮光金属膜とウインド層と
の間に形成される容量を高周波バイパスコンデンサに５
４の符号を付して示す。
【００２２】（参考例）この発明では、半導体受光素子
の第１主電極をｐ型、第２主電極をｎ型としたが、これ
とは逆に、第１および第２主電極をそれぞれｎ型および
ｐ型とした半導体受光素子５６を用いた場合の回路構成
図を図５に示す。この場合、ウインド層がｐ型となるた
め、遮光金属膜とウインド層との間に形成されるコンデ
ンサ５８は、半導体受光素子のアノードと接続されるこ
とになる。このため、このコンデンサ５８は高周波バイ
パスコンデンサとしは機能しない。
の第１主電極をｐ型、第２主電極をｎ型としたが、これ
とは逆に、第１および第２主電極をそれぞれｎ型および
ｐ型とした半導体受光素子５６を用いた場合の回路構成
図を図５に示す。この場合、ウインド層がｐ型となるた
め、遮光金属膜とウインド層との間に形成されるコンデ
ンサ５８は、半導体受光素子のアノードと接続されるこ
とになる。このため、このコンデンサ５８は高周波バイ
パスコンデンサとしは機能しない。
【００２３】
【発明の効果】この出願に係る第１の発明の半導体受光
素子によれば、遮蔽膜積層体中の遮光金属膜と電気的に
接続し、かつ、遮光金属膜上の絶縁膜部分を貫通して絶
縁膜の表面に露出した金属ボンディングパッド電極を具
えている。この金属ボンディングパッドを介して、ボン
ディングワイヤにより、遮光金属膜の電位をグランドに
落とすことができる。その結果、遮光金属膜とウインド
層との間に形成されたコンデンサは浮遊容量として動作
しないため、応答特性の劣化を抑制するができる。
素子によれば、遮蔽膜積層体中の遮光金属膜と電気的に
接続し、かつ、遮光金属膜上の絶縁膜部分を貫通して絶
縁膜の表面に露出した金属ボンディングパッド電極を具
えている。この金属ボンディングパッドを介して、ボン
ディングワイヤにより、遮光金属膜の電位をグランドに
落とすことができる。その結果、遮光金属膜とウインド
層との間に形成されたコンデンサは浮遊容量として動作
しないため、応答特性の劣化を抑制するができる。
【００２４】さらに、第２の発明の半導体受光素子の実
装方式よれば、半導体受光素子のボンディングパッド電
極は、ボンディングワイヤを経て基板のグランドに接続
されている。ボンディングパッド電極の電位をＧＮＤに
落とすことにより、遮光金属膜とウインド層との間に形
成される容量を高周波バイパスコンデンサとして利用す
ることができる。その結果、モジュールにおいて、高周
波バイパスコンデンサを新たに設ける必要がなく、その
分、部品数を減らすことができる。
装方式よれば、半導体受光素子のボンディングパッド電
極は、ボンディングワイヤを経て基板のグランドに接続
されている。ボンディングパッド電極の電位をＧＮＤに
落とすことにより、遮光金属膜とウインド層との間に形
成される容量を高周波バイパスコンデンサとして利用す
ることができる。その結果、モジュールにおいて、高周
波バイパスコンデンサを新たに設ける必要がなく、その
分、部品数を減らすことができる。
【図１】第１の発明の半導体受光素子の構造の実施の形
態（第１の形態）の説明に供する図である。
態（第１の形態）の説明に供する図である。
【図２】図１に示す半導体受光素子の要部拡大図であ
る。
る。
【図３】第２の発明の半導体受光素子の実装方式の実施
の形態（第２の形態）の説明に供する図である。
の形態（第２の形態）の説明に供する図である。
【図４】第２の形態のモジュールと等価な回路構成を示
す回路図である。
す回路図である。
【図５】参考例の回路構成を示す回路図である。
１０：基板 １０ａ：第１主表面 １０ｂ：第２主表面 １２：バッファ層 １４：ウインド層 １６：光吸収層 １８：境界 ２０：拡散領域 ２２：絶縁膜 ２２ａ：上側部分 ２２ｂ：下側部分 ２４：遮光金属膜 ２６：遮蔽膜積層体 ２８：第１主電極（ｐ側電極） ３０：第２主電極（ｎ側電極） ３２：受光領域 ３４：反射防止膜 ３６：ボンディングパッド電極 ４０：基板（ＧＮＤ） ４２：セラミック層 ４４：半導体受光素子 ４６：前置増幅器 ４８：低周波バイパスコンデンサ ５０：受光素子用直流電源端子 ５２：ボンディングワイヤ ５４：高周波バイパスコンデンサ ５６：半導体受光素子 ５８：コンデンサ
Claims (2)
- 【請求項１】 ｎ型の基板の第１主表面の上側に、ｎ型
の光吸収層およびｎ型のウインド層が順次に積層されて
おり、該ウインド層の一部領域に、当該ウインド層と前
記光吸収層との境界に達するｐ型の拡散領域を具え、該
拡散領域の周囲の前記ウインド層上に、絶縁膜中に中間
層として遮光金属膜を設けてある遮蔽膜積層体を具え、
該拡散領域と電気的に接続した第１主電極を具え、前記
基板の第２主表面に第２主電極を具えてなる半導体受光
素子において、 前記遮光金属膜と電気的に接続し、かつ、前記遮光金属
膜上の前記絶縁膜部分を貫通して前記絶縁膜の表面に露
出したボンディングパッド電極を具えてなることを特徴
とする半導体受光素子。 - 【請求項２】 請求項１に記載の半導体受光素子の前記
ボンディングパッドをグランドと接続することにより、
前記遮光金属膜と前記ウインド層との間で形成された浮
遊容量をバイパスコンデンサとしてなることを特徴とす
る半導体受光素子の実装方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20982595A JPH0964088A (ja) | 1995-08-18 | 1995-08-18 | 半導体受光素子およびその実装方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20982595A JPH0964088A (ja) | 1995-08-18 | 1995-08-18 | 半導体受光素子およびその実装方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0964088A true JPH0964088A (ja) | 1997-03-07 |
Family
ID=16579249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20982595A Withdrawn JPH0964088A (ja) | 1995-08-18 | 1995-08-18 | 半導体受光素子およびその実装方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0964088A (ja) |
-
1995
- 1995-08-18 JP JP20982595A patent/JPH0964088A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1858086B1 (en) | Optical device and manufacturing method of optical device | |
| JP3375147B2 (ja) | 半導体光検出装置 | |
| JPH05110048A (ja) | 光−電子集積回路 | |
| US20040069992A1 (en) | Optoelectronic unit and transparent conductive substrate of the same | |
| JP2018098399A (ja) | 半導体受光素子 | |
| JPH0964088A (ja) | 半導体受光素子およびその実装方式 | |
| US6989522B2 (en) | Light-receiving module and light-receiving device having malfunction preventing structure | |
| JP6711985B1 (ja) | 受光素子ユニット | |
| JP2952906B2 (ja) | フォトダイオード | |
| KR20230056659A (ko) | 광 검출 장치 | |
| JPH0537005A (ja) | 受光素子及びその製造方法 | |
| JPH07273370A (ja) | 光半導体装置 | |
| JP6890857B2 (ja) | 受光素子ユニット | |
| JP3831639B2 (ja) | 受光素子及び受光モジュール | |
| JPH10270742A (ja) | フォトダイオード | |
| JPS63204645A (ja) | 受光素子およびこの受光素子を内蔵した光電子装置 | |
| JP2002222983A (ja) | 光通信用受光モジュール | |
| JPH09223816A (ja) | 半導体受光素子 | |
| JP4228619B2 (ja) | 光受信モジュ−ル | |
| JPH02310974A (ja) | 半導体受光装置 | |
| JPH07335932A (ja) | 光学装置 | |
| JPS6224667A (ja) | 光・電子集積回路素子 | |
| JP2933779B2 (ja) | 伝送システム | |
| JPH03296279A (ja) | 半導体受光素子 | |
| JPS6355789B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021105 |