JPH0962714A - 回路分割改善装置 - Google Patents

Abstract

(57)【要約】 【目的】 素子移動に基づく回路分割の逐次改善処理に
おいて、移動対象素子に直接の接続関係を持たない素子
をも考慮したゲイン計算および素子移動を行うことによ
り、分割結果の最適性向上と処理時間の増加防止を同時
に実現する。 【構成】 ある与えられた素子に対してその素子と接続
関係を持つ素子群を列挙する隣接素子選択手段１と、各
素子に対してその素子を移動させた時の評価関数値の減
少量（ゲイン）をその素子に直接の接続を持たない素子
をも考慮に入れて計算する先読み計算手段２と、ゲイン
が正数でかつ最大の素子を選択する移動素子選択手段３
と、選択された素子を移動させる素子移動手段４とから
構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は回路分割改善装置に
関し、特に、標準セル方式およびゲートアレイ方式の大
規模集積回路のレイアウト設計における逐次的な回路分
割改善装置に関する。

【０００２】

【従来の技術】従来、回路分割（２分割とする）は適当
な手法によって初期分割を作成した後、１つの素子を、
それがその時点で属している部分回路から他方へ移動す
る、という操作を逐次的に繰り返すことによって行われ
てきた（文献：「ＶＬＳＩコンピュータのＣＡＤ」山田
博編、産業図書、１９８３）。

【０００３】ここで、初期分割の最も簡単な作成方法
は、各素子をランダムに部分回路に割り振る方法であ
り、初期分割作成後の回路分割改善処理が必須となる。
初期分割作成のためのもう一つの代表的手法は「クラス
タリング法」であり、この方法では、接続関係の強い
（共通して接続しているネット数が多い）２つの素子を
併合して１つの素子にまとめる、という処理を全体が２
つの素子になるまで繰り返し、その後、併合処理の履歴
を調べ、各素子が最終的にどちらの素子（素子代表）に
併合されたかを判定することによって２つの初期部分回
路を決定する。このクラスタリング法を用いた場合も、
回路分割改善処理によって局所的な改善を行うのが一般
的である。

【０００４】回路分割改善措置に関する従来技術を図５
を用いて説明する。

【０００５】図５は６個の素子から成る回路のある一つ
の２分割を表しており、破線によって示される分割境界
の左側の４素子および右側の２素子がそれぞれ部分回路
を構成している。同図から分かるように、この分割にお
いては、ネット１、ネット２、ネット４、ネット５の計
４ネットが境界と交差している。すなわち、部分回路間
にまたがるネット数（「カット数」と呼ばれる）は４で
ある。ここで、素子Ａを右側の部分回路から左側の部分
回路に移動させれば、境界と交差するネットはネット４
とネット５の計２ネットとなり、素子移動前の分割状態
に比べて、カット数を２だけ減らすことができる。

【０００６】このように、素子の移動によってカット数
が変化することに着目し、分割改善処理においては、ま
ず、各素子の移動操作に関するカット数の減少量（「ゲ
イン」と呼ぶ）を求める。例えば、前述したように、図
５において素子Ａを移動させるとカット数は４から２に
変化するので、素子Ａの移動ゲインは２となる。

【０００７】各素子に対する移動操作のゲインが求めら
れたら、「正のゲインを持ち、かつゲイン最大の素子を
見いだしてその素子を移動させ、各素子のゲインを再計
算する」という方針に基づいた逐次的改善が行われる。
この時、一度移動させた素子は移動対象から外し、再移
動を抑止するのが普通である。また、各部分回路の素子
数のバラツキに関して制約（例えば、素子数の差が予め
決められた定数以内）が課せられている場合が多く、通
常、制約違反が生じる移動操作は無効にしながら処理を
続ける。

【０００８】

【発明が解決しようとする課題】上述したように、従来
の回路分割改善装置では、各素子のゲインによってその
素子を移動するか否か、また、移動させる素子の優先順
位が決定される。素子ｃに関する従来のゲインの定義を
数式によって記すと次式となる。

【０００９】

【数１】

【００１０】ここで、Ｎ（ｃ）は素子ｃにつながるネッ
トの集合、Ｆ（ｎ）はネットｎにつながる素子のうち、
素子ｃと同じ部分回路に属するものの個数、Ｔ（ｎ）は
ネットｎにつながる素子のうち、素子ｃと同じ部分回路
に属さないものの個数である。式（１）より明らかなよ
うに、素子のゲインはその素子に接続するネットによっ
て決まり、それ以外のネットは一切考慮されない。すな
わち、従来のゲイン計算ではごく近隣の素子しか考慮さ
れない。

【００１１】│このようなゲイン計算法に起因する悪影
響を顕著に表したのが図６である。図│に示す分割にお
いては、右側の全ての素子のゲインが負となり、従来法
ではそれ以上カット数を削減できないと判定されるが、
同図の分割（カット数は２）は最適分割ではなく１つの
局所最適解に過ぎない。最適解はネット６のみ、あるい
は、ネット７のみを切断するような分割（カット数は
１）であることは明らかである。

【００１２】従来のゲイン計算法を用いたまま上記課題
を解決するためには、例えば、図６における素子Ｂを左
側の部分回路へ移動させ、評価関数値であるカット数を
一度２から３へと増加させてから、さらに、素子Ｃを左
側の部分回路へ移動させなければならない。しかし、評
価関数値を増加させる移動操作の個数は、評価関数値を
減少させる移動操作の個数より非常に多く、結果とし
て、そのような方法は（素子選択を確率的に行って適用
回数を減らしたとしても）処理時間の大きな増加を招い
てしまう。

【００１３】

【課題を解決するための手段】本発明の回路分割改善装
置は、２分割された回路に対して、前記回路に含まれる
素子を当該素子が属する部分回路から他の部分回路へ移
動させる操作を逐次的に繰り返すことによって、部分回
路間の接続関係に関する評価関数値を減少させる回路分
割改善装置において、ある与えられた素子に対して当該
素子と接続関係を持つ素子を列挙する隣接素子選択手段
と、列挙された各素子に対して当該素子を他の部分回路
に移動させた時の前記評価関数値の減少量（ゲイン）
を、当該素子に直接の接続を持たない素子をも考慮に入
れて計算する先読みゲイン計算手段と、前記減少量（ゲ
イン）が正数でかつ最大の素子を選択する移動素子選択
手段と、選択された素子を他の部分回路に移動させる素
子移動手段とを備えることを特徴とする。

【００１４】また、本発明の回路分割改善装置は、前記
列挙された各素子に対して当該素子を他の部分回路に移
動させた時の前記評価関数値の減少量（ゲイン）を、そ
の素子と直接の接続を持つ素子のみを考慮して計算する
非先読みゲイン計算手段を備え、前記先読みゲイン計算
手段は、前記非先読みゲイン計算手段によって得られた
ゲインに基づいて移動素子選択手段が適当な素子を選択
できなかった場合にのみ、ゲインを再計算し、移動素子
選択手段に出力することを特徴とする。

【００１５】

【発明の実施の形態】上述したように、従来のゲイン計
算法では、近隣の素子（ある素子に直接接続しているネ
ットに繋がっている素子）しかゲイン計算に関与しな
い。

【００１６】本発明は、以下に示すように、各素子に対
して直接の接続を持たない素子を考慮したゲイン計算方
法を用いることによって課題を解決する（図４参照）。
すなわち、各素子ｉに対してそれに隣接する素子ｊを調
べ、素子ｊが移動済み（位置固定されている）であれば
素子ｉに対する素子ｊの直接作用を見積もり、また、素
子ｊが未移動であれば素子ｊに隣接する素子ｋ（≠ｉ）
を求め、素子ｉに対する素子ｋの間接作用を見積もっ
て、それらの作用に基づいて素子ｉのゲインを計算す
る。数式によって正確に表現すると、素子ｉのゲインは
次式となる。

【００１７】

【数２】

【００１８】ここで、ｓｉｄｅ（ｎ）は素子ｎの位置
（左側または右側）、ｃ（ｍ，ｎ）は素子ｍと素子ｎの
間の接続強度（ｍとｎを繋ぐネット数）である。式
（２）から分かるように、素子ｉと直接の接続を持つ素
子（ｊ）だけでなく、間接的な接続を持つ素子（ｋ）を
も考慮したゲイン計算となっている。

【００１９】図６を用いて示した従来法の課題を本発明
で解決できることを以下に説明する。

【００２０】図６中の素子Ａは移動対象とならないので
除外される（移動させると２分割とならないため）。残
り４つの素子Ｂ、Ｃ、ＤおよびＥのゲインを式（２）に
基づいて計算すると、それぞれ、−３／４、７／１０、
−３／４、−１／２となり、正の最大値を有する素子Ｃ
が左側に移動し、図７の分割状態が得られる（カット数
は６となり、素子Ｃは位置固定される）。引き続いて、
図７における各素子のゲインを計算すると、移動により
対象外となった素子Ｃを除いた素子Ａ、Ｂ、ＤおよびＥ
のゲインは、それぞれ、−６／５、３、１、１／２とな
るため、素子Ｂが左側の部分回路に移動し、図８の分割
状態となる（カット数は１）。

【００２１】以上の説明により、本発明が局所最適解を
効果的に脱出する能力を提供できることを示せた。

【００２２】次に、本発明について図面を参照して説明
する。

【００２３】図１は本発明の一実施例を示すブロック図
である。図１に示すように、本発明は、隣接素子選択手
段１と、先読みゲイン計算手段２と、移動素子選択手段
３と、素子移動手段４とから構成される。

【００２４】隣接素子選択手段１では、ある与えられた
素子に対して、その素子に隣接する素子の集合を求め
る。

【００２５】先読みゲイン計算手段２では、隣接素子選
択手段１を用いながら、各素子のゲインを計算する。す
なわち、各素子ｉに対して、隣接素子選択手段１を呼び
出すことにより、素子ｉに隣接する素子を求め、そのそ
れぞれｊに対してさらに隣接素子選択手段を呼び出すこ
とによって、素子ｊに隣接する素子ｋの集合を得て、式
（２）に基づいて素子ｉのゲインを計算する（各素子ｊ
に関するゲインの合計が素子ｉのゲインとなる）。

【００２６】移動素子選択手段３では、ゲインが正で最
大の素子を選択する。そのような素子が存在しない場合
には分割改善処理を終了させる。

【００２７】素子移動手段４では、選ばれた素子に対し
て、その素子の位置（左側または右側）を反転し、先読
みゲイン計算手段２を起動して移動後の状態での各素子
のゲインを再計算する。

【００２８】次に本発明の第二の実施例について説明す
る。

【００２９】一般の回路においては、素子間をつなぐネ
ットは２端子ネットとは限らない。すなわち、式（２）
で参照される接続強度ｃ（ｍ，ｎ）を定義できない。そ
こで、本発明の第二の実施例として、多端子ネットを持
つ回路に対して式（２）を適用するための方法を述べ
る。

【００３０】本実施例のブロック図を図２に示す。

【００３１】第二の実施例では、第１の実施例に示した
回路分割改善装置を用いる前に、与えられた回路に対し
て以下に説明する「多端子ネット変換手段５」を施すこ
とによって、２端子ネットのみから成る回路を生成す
る。

【００３２】すなわち、与えられた回路に存在する多端
子ネットのそれぞれを２端子ネットの集合に変換する。
ｎ端子ネットの場合、これを可能なｎ（ｎ−１）／２組
の素子ペアに分解し、各ペアに対して２／ｎの接続強度
を与える。例えば、ａ、ｂ、ｃの３つの素子に繋がるネ
ットは、ａ〜ｂ間、ｂ〜ｃ間、ａ〜ｃ間の３つの２端子
ネットに分解され、その各２端子ネットの接続強度は２
／３となる。

【００３３】次に、従来のゲイン計算法を併用した、本
発明の第三の実施例を示す。

【００３４】図３は、第三の実施例を示すブロック図で
ある。

【００３５】非先読みゲイン計算手段６では、従来法
（式（１））により、各素子に対してそれに隣接する素
子のみを考慮したゲイン計算を行う。

【００３６】隣接素子選択手段１と先読みゲイン計算手
段２は第一の実施例と同一である。

【００３７】移動素子選択手段３では、第一の実施例で
説明したように、ゲインが正で最大の素子を選択する
が、非先読みゲイン計算手段６で計算された素子の中で
そのような素子が存在しない場合には、先読みゲイン計
算手段２を起動し、式（２）に基づいて各素子のゲイン
を計算し直して、ゲインが正で最大の素子を選択する。
この時点で素子が選択できない場合には分割改善処理を
終了させる。

【００３８】素子移動手段４では、非先読みゲイン計算
手段６又は先読みゲイン計算手段２により選ばれた素子
に対して、その素子の位置（左側または右側）を反転
し、非先読みゲイン計算手段６を起動して移動後の状態
での各素子のゲインを再計算する。

【００３９】非先読みゲイン計算手段６では、各素子に
対してそれに隣接する素子のみが参照されるため、先読
みゲイン計算手段２に比べて処理時間が幾分短くて済
む。また、図６に例示されるような局所最適解に陥った
場合には、非先読みゲイン計算手段２が起動され回復が
図られるので、従来法に比べて分割結果の最適性も向上
する。

【００４０】

【発明の効果】以上述べてきたように、本発明により、
直接の接続を持たない素子の影響をも考慮したゲイン計
算およびそれに従った素子移動が可能となり、図６の分
割に対して例示した如く、従来装置に比べて、より最適
性の高い回路分割を行うことができ、従来採られていた
非効率的な局所最適解からの脱出策を用いずに済ませる
ことができる。

【図面の簡単な説明】

【図１】本発明の第一の実施例のブロック図。

【図２】本発明の第二の実施例のブロック図。

【図３】本発明の第三の実施例のブロック図。

【図４】本発明のゲイン計算法の説明図。

【図５】従来法の説明図。

【図６】従来法の問題点の説明図。

【図７】本発明による問題点解決の説明図。

【図８】本発明による問題点解決の説明図。

【符号の説明】

１ 隣接素子選択手段 ２ 先読みゲイン計算手段 ３ 移動素子選択手段 ４ 素子移動手段 ５ 多端子ネット変換手段 ６ 非先読みゲイン計算手段 １０ 分割境界 １１ 素子 １２ 接続関係

Claims (2)

【特許請求の範囲】
1. 【請求項１】２分割された回路に対して、前記回路に含
   まれる素子を当該素子が属する部分回路から他の部分回
   路へ移動させる操作を逐次的に繰り返すことによって、
   部分回路間の接続関係に関する評価関数値を減少させる
   回路分割改善装置において、 ある与えられた素子に対して当該素子と接続関係を持つ
   素子を列挙する隣接素子選択手段と、 列挙された各素子に対して当該素子を他の部分回路に移
   動させた時の前記評価関数値の減少量（ゲイン）を、当
   該素子に直接の接続を持たない素子をも考慮に入れて計
   算する先読みゲイン計算手段と、 前記減少量（ゲイン）が正数でかつ最大の素子を選択す
   る移動素子選択手段と、 選択された素子を他の部分回路に移動させる素子移動手
   段とを備えることを特徴とする回路分割改善装置。
2. 【請求項２】前記列挙された各素子に対して当該素子を
   他の部分回路に移動させた時の前記評価関数値の減少量
   （ゲイン）を、その素子と直接の接続を持つ素子のみを
   考慮して計算する非先読みゲイン計算手段を備え、 前記先読みゲイン計算手段は、前記非先読みゲイン計算
   手段によって得られたゲインに基づいて移動素子選択手
   段が適当な素子を選択できなかった場合にのみ、ゲイン
   を再計算し、移動素子選択手段に出力することを特徴と
   する請求項１に記載の回路分割改善装置。