JPH0954603A - Programmable controller - Google Patents
Programmable controllerInfo
- Publication number
- JPH0954603A JPH0954603A JP20611295A JP20611295A JPH0954603A JP H0954603 A JPH0954603 A JP H0954603A JP 20611295 A JP20611295 A JP 20611295A JP 20611295 A JP20611295 A JP 20611295A JP H0954603 A JPH0954603 A JP H0954603A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- arithmetic
- output
- signal
- calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、プログラマブルコ
ントローラに関するものである。[0001] The present invention relates to a programmable controller.
【0002】[0002]
【従来の技術】プログラマブルコントローラの入出力の
転送(I/Oリフレッシュ)の方式としては、一括して
内部データメモリにデータの転送を行い,そのデータメ
モリとの問でデータのやりとりを行いながら演算を行う
一括リフレッシュ方式と、演算の都度にI/Oとの問で
データのやりとりを行う都度リフレッシュ方式(ダイレ
クト方式)とがある。2. Description of the Related Art As a method of input / output transfer (I / O refresh) of a programmable controller, data is collectively transferred to an internal data memory, and calculation is performed while exchanging data with the data memory. There is a batch refresh method for performing the above operation and a refresh method (a direct method) for exchanging data each time a calculation is performed in response to an I / O.
【0003】図3によって夫々の方式を説明すると、一
括リフレッシュ方式の場合演算部1のデータは一旦デー
タメモリ2に格納され(矢印)、全ての演算が終了後
CPUからなる制御部3が一括してデータメモリ2のデ
ータを出力部4へ転送(書き込み)する。(矢印) また都度リフレッシュ方式の場合、演算部1の演算結果
であるデータは演算の都度データメモリ2に格納される
と同時に(矢印)、出力部4にも転送(書き込み)さ
れる(矢印)。この場合データメモリ2に比べ出力部
4のアクセスタイムが遅いため、それに合わせて演算部
1の演算速度が低下する。Each of the methods will be described with reference to FIG. 3. In the case of the batch refresh method, the data of the arithmetic unit 1 is temporarily stored in the data memory 2 (arrow), and after all the arithmetic operations are completed, the control unit 3 including the CPU collectively performs the operation. Data in the data memory 2 is transferred (written) to the output unit 4. (Arrow) In the case of the refresh method each time, the data as the calculation result of the calculation unit 1 is stored in the data memory 2 each time the calculation is performed (arrow) and is also transferred (written) to the output unit 4 (arrow). . In this case, since the access time of the output unit 4 is slower than that of the data memory 2, the operation speed of the operation unit 1 is reduced accordingly.
【0004】[0004]
【発明が解決しようとする課題】ところで演算結果の出
力については都度リフレッシュ方式の場合、プログラム
の1スキャンサイクルの中で出力を何度でも変化させる
ことができるため、プログラムの記述が容易になる場合
が有り有用である。ところが演算部1は高速化が進み1
ステップ当たり数100〜数10nsで演算実行ができ
るようになっているのに対して、外部出力に対するアク
セスは信号線の距離や外乱に対する耐性を強化する必要
があるため1ステップ当たり1μs程度必要である。つ
まり演算部1のアクセスタイムよりは長い時間を必要と
する。そのため都度リフレッシュ方式を採用すると演算
サイクルを外部出力に合わせて延ばす必要があるという
欠点があった。In the case of the refresh method for outputting the operation result each time, the output can be changed many times in one scan cycle of the program, so that the description of the program becomes easy. There is and is useful. However, the speed of the computing unit 1 has increased and
The operation can be executed in several hundreds to several tens of ns per step, whereas access to the external output requires about 1 μs per step because it is necessary to strengthen the resistance of the signal line and the disturbance. . That is, it requires a longer time than the access time of the arithmetic unit 1. Therefore, if the refresh method is adopted each time, there is a drawback in that it is necessary to extend the operation cycle according to the external output.
【0005】本発明は、上記の都度リフレッシュ方式の
欠点に鑑みて為されたもので、都度リフレッシュ方式の
利点を生かしつつ、一括リフレッシュ方式と同様の演算
速度を確保できるプログラマブルコントローラを提供す
るにある。The present invention has been made in view of the above drawbacks of the refresh method each time, and it is an object of the present invention to provide a programmable controller capable of ensuring the same operation speed as the batch refresh method while taking advantage of the advantage of the refresh method each time. .
【0006】[0006]
【課題を解決するための手段】上記目的を達成するため
に本発明は、プログラムの演算を行なう演算部と、演算
部の演算結果を一時格納するデータメモリと、その演算
結果が転送され外部出力を駆動する出力部と、演算結果
を出力部に転送する制御部とからなるプログラマブルコ
ントローラにおいて、演算部からの演算結果を演算部が
出力部の応答時間に影響を受けないように一時保持して
出力部へ転送する別の制御部を備えたものであり、別の
制御部の働きにより一括リフレッシュ方式と同様に演算
部の演算速度を確保することができる。In order to achieve the above object, the present invention provides an arithmetic unit for executing a program operation, a data memory for temporarily storing the arithmetic result of the arithmetic unit, and an external output to which the arithmetic result is transferred. In a programmable controller that includes an output unit that drives a control unit and a control unit that transfers the calculation result to the output unit, the calculation result from the calculation unit is temporarily held so that the calculation unit is not affected by the response time of the output unit. It is provided with another control unit for transferring to the output unit, and the operation speed of the calculation unit can be secured by the function of the other control unit as in the batch refresh method.
【0007】[0007]
【発明の実施の形態】以下、本発明の実施形態を図面を
参照して説明する。図1は本発明の一実施形態の構成を
示しており、従来例と異なる点は演算部1からの演算結
果を一時保持する別の制御部5を付加した点であり、リ
フレッシュ方式としては基本的に都度リフレッシュ方式
を採用している。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows the configuration of an embodiment of the present invention. What is different from the conventional example is that another control unit 5 for temporarily holding the calculation result from the calculation unit 1 is added, and the refresh system is basically the same. The refresh method is adopted every time.
【0008】次に本実施態様の動作を図2に示すタイム
チャートに基づいて説明する。まず演算部1から演算結
果のデータが図2(a)に示すように出力されると制御
部3は、アドレス、チップセレクト等のデバイスを特定
するセレクト信号を図2(b)に示すように出力し、ま
た書き込み信号を図2(c)に示すように出力し、演算
結果のデータをデータメモリ2に格納するとともに、出
力部4側へ転送する。Next, the operation of this embodiment will be described based on the time chart shown in FIG. First, when the operation result data is output from the operation unit 1 as shown in FIG. 2A, the control unit 3 sends a select signal for identifying a device such as an address or a chip select as shown in FIG. 2B. The data is output and the write signal is output as shown in FIG. 2C, the data of the operation result is stored in the data memory 2, and is transferred to the output unit 4 side.
【0009】ここで制御部5は制御部3からの信号を受
けて出力部4への信号であるかを判別し、図2(d)に
示すように演算結果のデータを一時保持し、制御部3と
同様にセレクト信号(図2(e))と、書き込み信号
(図2(f))とを作成し、出力部4のアクセスタイム
に適応する時間だけデータを保持する。その間に演算部
1は次の演算実行に移っており、演算の停滞はない。通
常のプログラムでは、出力部4に連続してアクセスする
ことはなく、そのため本実施形態では演算を停滞させる
こと無く出力部4の都度リフレッシュの時間を確保する
ことができることになる。出力部4に連続してアクセス
する場合にのみ従来の都度リフレッシュ方式のように制
御部3にウェイトをかける(次の演算に移らない)こと
によってアクセスタイムを確保するだけでよい。Here, the control unit 5 receives the signal from the control unit 3 and determines whether it is a signal to the output unit 4, and temporarily holds the data of the calculation result as shown in FIG. Similarly to the unit 3, a select signal (FIG. 2E) and a write signal (FIG. 2F) are created, and the data is held for a time corresponding to the access time of the output unit 4. In the meantime, the arithmetic unit 1 shifts to the next arithmetic operation execution, and there is no delay in the arithmetic operation. In a normal program, the output unit 4 is not continuously accessed, so that in the present embodiment, it is possible to secure the refresh time for each output unit 4 without delaying the operation. Only when the output unit 4 is continuously accessed, it is sufficient to secure the access time by weighting the control unit 3 (not moving to the next calculation) as in the conventional refresh method.
【0010】[0010]
【発明の効果】本発明は、プログラムの演算を行なう演
算部と、演算部の演算結果を一時格納するデータメモリ
と、その演算結果が転送され外部出力を駆動する出力部
と、演算結果を出力部に転送する制御部とからなるプロ
グラマブルコントローラにおいて、演算部からの演算結
果を演算部が出力部の応答時間に影響を受けないように
一時保持して出力部へ転送する別の制御部を備えたもの
であり、別の制御部の働きにより一括リフレッシュ方式
と同様に演算部の演算速度を確保することができ、その
上都度リフレッシュ方式の利点を生かすことができると
いう効果がある。According to the present invention, an arithmetic unit for executing a program operation, a data memory for temporarily storing the arithmetic result of the arithmetic unit, an output unit for transferring the arithmetic result and driving an external output, and an arithmetic result output. In the programmable controller including a control unit for transferring to the output unit, another control unit for temporarily holding the operation result from the operation unit so that the operation unit is not affected by the response time of the output unit and transferring it to the output unit is provided. The operation of the separate control section can ensure the operation speed of the operation section as in the batch refresh method, and the advantage of the refresh method can be utilized each time.
【図1】本発明の一実施形態の構成図である。FIG. 1 is a configuration diagram of an embodiment of the present invention.
【図2】同上の動作説明用タイミングチャートである。FIG. 2 is a timing chart for explaining the above operation.
【図3】従来例の説明用構成図である。FIG. 3 is a configuration diagram for explaining a conventional example.
1 演算部 2 データメモリ 3 制御部 4 出力部 5 制御部 1 arithmetic unit 2 data memory 3 control unit 4 output unit 5 control unit
Claims (1)
部の演算結果を一時格納するデータメモリと、その演算
結果が転送され外部出力を駆動する出力部と、演算結果
を出力部に転送する制御部とからなるプログラマブルコ
ントローラにおいて、演算部からの演算結果を演算部が
出力部の応答時間に影響を受けないように一時保持して
出力部へ転送する別の制御部を備えたことを特徴とする
プログラマブルコントローラ。1. A calculation unit for calculating a program, a data memory for temporarily storing a calculation result of the calculation unit, an output unit for transferring the calculation result and driving an external output, and a calculation result for the output unit. A programmable controller including a control unit further includes another control unit that temporarily holds the calculation result from the calculation unit so that the calculation unit is not affected by the response time of the output unit and transfers the calculation result to the output unit. And programmable controller.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20611295A JPH0954603A (en) | 1995-08-11 | 1995-08-11 | Programmable controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20611295A JPH0954603A (en) | 1995-08-11 | 1995-08-11 | Programmable controller |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0954603A true JPH0954603A (en) | 1997-02-25 |
Family
ID=16518004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20611295A Withdrawn JPH0954603A (en) | 1995-08-11 | 1995-08-11 | Programmable controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0954603A (en) |
-
1995
- 1995-08-11 JP JP20611295A patent/JPH0954603A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5608881A (en) | Microcomputer system for accessing hierarchical buses | |
US7380076B2 (en) | Information processing apparatus and method of accessing memory | |
JPH1031886A (en) | Random access memory | |
JPH0419896A (en) | Refresh method for dynamic memory | |
JPH0954603A (en) | Programmable controller | |
JPH01261758A (en) | Computer system | |
JP2634893B2 (en) | Single chip microcomputer | |
JPS60195661A (en) | Data processing system | |
JP2009217310A (en) | Memory access method and memory access device | |
JP2002207541A (en) | Microcomputer and data processor | |
JPH0514359B2 (en) | ||
JPS61162886A (en) | Memory access system | |
JPH11167519A (en) | Memory refresh control circuit, memory, memory module, and digital device | |
JPH07146814A (en) | Memory device | |
JPH0668671A (en) | Memory device | |
JP3070454B2 (en) | Memory access control circuit | |
JP2617132B2 (en) | Direct memory access method | |
JPS62214588A (en) | Refresh control method for dynamic memory | |
JPH03271951A (en) | Data access system | |
JPH0612313A (en) | Memory device | |
JPH05204866A (en) | Data conversion system for multi-cpu system | |
JPS62287495A (en) | Semiconductor storage device | |
JPH058646U (en) | Memory device | |
JPH047762A (en) | Memory access method | |
JPH01124038A (en) | Microprocessor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021105 |