JPH0954302A - 表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 線順次走査の最初または最後の走査によって
選択される走査信号ラインに係る絵素と、それ以外走査
信号ラインに係る絵素とで同じ輝度が得られ、表示面内
の均一性に優れる表示装置を提供する。 【解決手段】 表示パネル２の線順次走査の最初または
最後の走査によって選択される走査信号ラインに係る絵
素に接続された静電容量素子は、共通ラインに接続され
る。表示信号ライン駆動回路５は、１水平走査期間分の
表示信号ＶＳを保持し、次の水平走査期間で表示パネル
２の表示信号ラインに向けて一斉に出力する。共通ライ
ン駆動回路７は、平均値検出回路１０が検出した１水平
走査期間分の表示信号ＶＳの平均電圧レベルにしたがっ
て共通信号ＶＣＳを作成し、表示パネル２の共通ライン
に与える。表示パネル２の走査信号ラインには走査信号
ＶＧが、対向電極ラインには対向信号ＶＱがそれぞれ印
加される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
クス型の液晶表示パネルなどを用いる表示装置に関し、
特に複数の絵素電極に静電容量素子がそれぞれ接続され
た表示パネルを用いる表示装置に関する。

【０００２】

【従来の技術】図９は、従来例である表示装置５１Ａの
概略的構成および表示パネル５２の電気的構成を示す回
路図である。図９では説明の簡便のために、アクティブ
マトリクス型表示パネル５２を４×４行列、１６絵素で
表している。アクティブマトリクス型表示パネル（以下
「表示パネル」という）５２は、図示しない液晶層と、
当該液晶層を挟んで対向する一対の基板部材とを含んで
構成される。一対の基板部材のうちの、一方基板部材を
構成する絶縁性基板上には、複数の走査信号ラインＹ５
１〜Ｙ５４（総称するときは参照符Ｙを用いる）と、複
数の表示信号ラインＸ５１〜Ｘ５４（総称するときは参
照符Ｘを用いる）とが互いに交差して配列され、両者が
交差することによって形成される矩形の領域には絵素電
極ｐ５１〜ｐ６６が設けられる。他方基板部材を構成す
る絶縁性基板上には、対向電極ｑ５１〜ｑ６６が前記絵
素電極に対向してそれぞれ設けられ、４×４行列で、１
６個の絵素Ｒ５１〜Ｒ６６が形成される。

【０００３】前記絵素、絵素電極、対向電極を総称する
ときにはこの順番に参照符Ｒ，ｐ，ｑをそれぞれ用い
る。また、走査信号ラインＹをその配列方向を１行目、
２行目、…と呼び、表示信号ラインＸの配列方向を１列
目、２列目、…と呼ぶ。なお、対向電極ｑは、実際には
絶縁性基板上で１枚の電極として形成されているけれど
も、ここでは個々の絵素Ｒを等価的にコンデンサとして
表し、対向電極ｑ５１〜ｑ６６が対向電極駆動ラインＬ
ｑに接続されるように表している。対向電極ｑ５１〜ｑ
６６には、対向電極駆動ラインＬｑを介して対向電極駆
動回路５６から対向信号ＶＱが印加される。

【０００４】前記信号ラインＹ，Ｘおよび絵素電極ｐが
形成された絶縁性基板上には、絵素Ｒ５１〜Ｒ６６と一
対一に対応して、ＴＦＴ（薄膜トランジスタ）素子で実
現されるスイッチング素子ＳＷ５１〜ＳＷ６６（総称す
るときは参照符ＳＷを用いる）が、静電容量素子ＣＳ５
１〜ＣＳ６６（総称するときは参照符ＣＳを用いる）と
ともに形成されている。スイッチング素子ＳＷは、ゲー
ト電極が走査信号ラインＹに、ソース電極が表示信号ラ
インＸに、ドレイン電極が絵素電極ｐにそれぞれ接続さ
れる。スイッチング素子ＳＷは、ゲート電極に印加され
る各行の走査信号ＶＧ５１〜ＶＧ５４がハイレベルでオ
ン状態となり、ローレベルでオフ状態となる。走査信号
ライン駆動回路５３は、１水平走査期間毎にパルス信号
をシフトするシフトレジスタと、前記シフトレジスタの
パルス信号に従って走査電源回路５４Ｈ，５４Ｌから出
力されるハイレベルおよびローレベルの走査信号ＶＧ
Ｈ，ＶＧＬにシフトするシフトレジスタ回路を内蔵した
構造を有し、１水平走査期間内にハイレベルおよびロー
レベルに変化する走査信号を走査信号ラインＹ５１〜Ｙ
５４に導出する。

【０００５】静電容量素子（以下「コンデンサ」とい
う）ＣＳ５１〜ＣＳ６６は、容量性素子である絵素Ｒの
それぞれの静電容量のばらつきを抑えて電圧降下を少な
くするために、絶縁性基板上にスイッチング素子ＳＷと
ともに形成され、コンデンサＣＳの一方端子は、前記絵
素電極ｐに接続され、他方端子（以下「帰路」という）
は、たとえば特開昭６４−９１１８５に開示されている
ように、隣接する次の行の走査信号ラインＹに接続され
ている。ここで、４行目のコンデンサＣＳ６３〜ＣＳ６
６の帰路は、次の行の走査信号ラインが存在しないため
に、対向電極駆動ラインＬｑに共通に接続される。

【０００６】表示信号ラインＸ５１〜Ｘ５４には、表示
信号ライン駆動回路５５によって画像データに対応する
表示信号ＶＳ５１〜ＶＳ５４が個別的に印加される。た
とえば走査信号ラインＹ５１にハイレベルの走査信号Ｖ
Ｇ５１（Ｈ）が印加されると、１行目のスイッチング素
子ＳＷ５１〜ＳＷ５４がオン状態となり、表示信号ＶＳ
５１〜ＶＳ５４が表示信号ラインＸ５１〜Ｘ５４を介し
て１行目の絵素Ｒ５１〜Ｒ５４に印加される。表示信号
ＶＳ５１〜ＶＳ５４は、絵素Ｒの分極化と表示の際のフ
リッカを防ぐため、いわゆる交流化反転駆動法によって
水平走査期間毎に極性が反転し、さらに１垂直走査期間
毎に反転順序が交代する波形になっている。

【０００７】図１０は、他の従来例である表示装置５１
Ｂの概略的構成および表示パネル５２の電気的構成を示
す回路図である。表示装置５１Ｂは、表示装置５１Ａと
ほぼ同様にして構成され、４行目のコンデンサＣＳ６３
〜ＣＳ６６の帰路が走査電源回路５４Ｌに接続されるこ
とが異なる。なお、表示装置５１Ｂにおいて、表示装置
５１Ａと同様の構成部材には同じ参照符号を付してい
る。

【０００８】図９および図１０に示される構成では、１
〜３行目の走査信号ラインＹ５１〜Ｙ５３に係るコンデ
ンサＣＳ５１〜ＣＳ６２の帰路が、次の行の走査信号ラ
インＹ５２〜Ｙ５４にそれぞれ接続されているのに対
し、４行目の走査信号ラインＹ５４に係るコンデンサＣ
Ｓ６３〜ＣＳ６６の帰路は、対向電極駆動ラインＬｑを
介して対向電極駆動回路５６に、または走査電源回路５
４Ｌに接続されるので、４行目に係る絵素Ｒ６３〜Ｒ６
６に印加される実効電圧の波形が、他の行に係る絵素に
印加される実効電圧とは異なる波形となる。すなわち、
４行目に係る絵素の実効電圧は、他の行に係る絵素の実
効電圧よりも小さくなる。各絵素における光の透過率
は、印加される電圧の実効値によって変化するので、４
行目に係る絵素と他の行に係る絵素とで同じ輝度を得る
ために、ローレベルの駆動電圧を印加したとしても、上
述したように絵素には異なる波形の実効電圧が与えられ
て、輝度にばらつきが生じる。

【０００９】このような不都合を解消するために、本願
出願人は、特願平５−２７５７７６に、以下に示す構成
の表示装置を提案している。

【００１０】図１１は、さらに他の従来例である表示装
置５１Ｃの概略的構成および表示パネル５２の電気的構
成を示す回路図である。表示装置５１Ｃは、表示装置５
１Ａ，５１Ｂとほぼ同様にして構成され、４行目の走査
信号ラインＹ５４に係るコンデンサＣＳ６３〜ＣＳ６６
の帰路が、共通ラインＹｃｓを介して共通ライン駆動回
路５７に接続されることが異なる。なお、表示装置５１
Ｃにおいて、表示装置５１Ａ，５１Ｂと同様の構成部材
には同じ参照符号を付している。

【００１１】共通ライン駆動回路５７は、対向電極駆動
ラインＬｑに与えられる対向信号ＶＱよりも、走査信号
ＶＧＨの実効値分だけ大きい矩形波の共通信号ＶＣＳ
を、共通ラインＹｃｓに与える。前記輝度のばらつき
は、走査信号ＶＧＨが実効値に影響するために生じるの
で、上述したように共通信号ＶＣＳを与えることによっ
て、輝度のばらつきを低減することができる。

【００１２】図１２は、表示装置５１Ｃの電気的構成を
示すブロック図である。表示装置５１Ｃは、前述した液
晶表示パネル５２、走査信号ライン駆動回路５３、表示
信号ライン駆動回路５５、対向電極駆動回路５６および
共通ライン駆動回路５７に加えて、コントロール回路５
８および極性反転回路５９を含んで構成される。

【００１３】表示のためのビデオ信号は、極性反転回路
５９で反転され、表示信号ＶＳとして表示信号ライン駆
動回路５５に与えられる。表示信号ライン駆動回路５５
は、１水平走査期間の表示信号ＶＳをサンプリングして
保持し、当該表示信号ＶＳは、走査信号ライン駆動回路
５３が選択した走査信号ラインＹに、次の水平走査期間
で一斉に与えられる。コントロール回路５８は、極性反
転回路５９、対向電極駆動回路５６および共通ライン駆
動回路５７の動作を制御する。

【００１４】このように、表示装置５１Ｃにおける走査
信号ＶＧＨの実効値を補正するための共通信号ＶＣＳ
は、表示信号ＶＳの電圧レベルとは無関係に一定の電圧
レベルの信号である。

【００１５】

【発明が解決しようとする課題】図１３は、表示信号Ｖ
Ｓの電圧レベルと走査信号ＶＧＨによって絵素に印加さ
れる実効値との関係を示すグラフである。図示されるよ
うに、表示信号レベルが小さいと、実効値は大きいけれ
ども、表示信号レベルが大きくなると実効値は小さくな
り、両者は反比例の関係にあることが判る。

【００１６】図９および図１０に示される構成の表示装
置５１Ａ，５１Ｂでは、走査信号ＶＧＨの影響を線順次
走査の最初または最後の走査によって選択される走査信
号ラインＹ５４以外の走査信号ラインＹ５１〜Ｙ５３の
みが受け、当該最初または最後の走査によって選択され
る走査信号ラインＹ５４は、前記影響を受けないので、
輝度のばらつきが生じる。図１１に示される構成の表示
装置５１Ｃでは、共通ラインＹｃｓに走査信号ＶＧＨの
実効値と同等の疑似パルス信号（矩形波）、すなわち共
通信号ＶＣＳを印加して、輝度のばらつきを低減してい
る。

【００１７】しかしながら、前記共通信号ＶＣＳは、表
示信号ＶＳのレベルにかかわらず、一定レベルの信号で
実現されることから、表示信号レベルが変化した場合に
は絵素に与えられる実効値が変化することとなり、上述
したような共通信号ＶＣＳの印加による補正では輝度の
ばらつきを充分に低減させることが不可能である。たと
えば、階調表示を行うような場合において輝度のばらつ
きを充分に低減させることが不可能である。

【００１８】図１３に示されるような表示信号ＶＳの電
圧レベルによる走査信号ＶＧＨの実効値の変化は、上述
した表示パネル５２が、各絵素Ｒに設けられる静電容量
素子ＣＳが隣接する走査電極ラインＹに接続された、い
わゆるＣＳ ＯＮ ＧＡＴＥ構造であることに起因して
生じる。図１４に示されるように、静電容量素子ＣＳ
が、対向電極ｑに接続された、いわゆるＣＳ ＯＮ Ｃ
ＯＭ構造の表示パネルでは、このような走査信号ＶＧＨ
の実効値の変化は生じず、透過率−印加電圧曲線は、Ｃ
Ｓ ＯＮ ＧＡＴＥ構造の方が傾きが緩やかとなり、コ
ントラスト比が小さくなる。

【００１９】本発明の目的は、線順次走査の最初または
最後の走査によって選択される走査信号ラインにかかわ
る絵素と、それ以外の走査信号ラインにかかわる絵素と
で同じ輝度が得られて、表示品位の優れる表示装置を提
供することである。

【００２０】

【課題を解決するための手段】本発明は、行列状に配列
される複数の絵素電極と、前記絵素電極毎に配置される
複数のスイッチング素子と、前記絵素電極が配列される
行方向に平行に配列され、前記スイッチング素子を個別
的に導通／遮断する走査信号が印加される複数の走査信
号ラインと、前記絵素電極が配列される列方向に平行
に、前記走査信号ラインとは絶縁性を保持して配列さ
れ、前記スイッチング素子を介して絵素電極に与えられ
る表示信号が印加される複数の表示信号ラインと、前記
絵素電極毎に配置され、一方端子が当該絵素電極に接続
され、他方端子が前記スイッチング素子を介して接続さ
れる走査信号ラインに隣接する走査信号ラインに接続さ
れる複数の静電容量素子と、前記絵素電極に対向する対
向電極と、前記対向電極に接続される対向電極ラインと
を少なくとも備える表示パネルと、前記走査信号ライン
を１水平走査期間毎に順次的に選択して前記走査信号を
印加する走査信号ライン駆動回路と、前記表示信号ライ
ンに前記表示信号を印加する表示信号ライン駆動回路
と、前記対向電極ラインに対向信号を印加する対向電極
駆動回路とを含んで構成される表示装置において、前記
表示パネルは、走査信号ライン駆動回路の最初または最
後の走査によって選択される走査信号ラインとスイッチ
ング素子を介して接続された絵素電極に接続された静電
容量素子の他方端子が接続される共通信号ラインを有
し、表示信号ラインに印加される表示信号の平均電圧レ
ベルを検出する平均値検出回路と、前記平均値検出回路
が検出した表示信号の平均電圧レベルにしたがって、前
記走査信号ライン駆動回路の最初または最後の走査によ
って選択される走査信号ラインに関する絵素電極と、そ
れ以外の絵素電極とに印加される実効電圧の差が０とな
るような共通信号を作成して前記共通信号ラインに印加
する共通ライン駆動回路とを含むことを特徴とする表示
装置である。 本発明に従えば、表示パネルの走査信号ラインは、走査
信号ライン駆動回路によって１水平走査期間毎に順次的
に選択され、選択された走査信号ラインには走査信号が
印加される。走査信号が印加されると、当該走査信号ラ
インに接続され、行列状に配列される複数の絵素電極毎
に設けられるスイッチング素子が、導通する。スイッチ
ング素子が導通すると、表示信号ライン駆動回路から表
示信号ラインに印加された表示信号が、絵素電極に印加
される。また、絵素電極毎に設けられ、当該絵素電極に
一方端子が接続され、前記スイッチング素子を介して接
続される走査信号ラインに隣接する走査信号ラインに他
方端子が接続された静電容量素子が、電荷の蓄積を行
う。絵素電極に対向する対向電極には、対向電極駆動回
路が対向電極ラインを介して対向信号を印加する。絵素
電極と対向電極との間に印加される実効電圧に基づい
て、表示が行われる。 絵素電極毎に設けられる静電容量素子のうちの、走査信
号ライン駆動回路の最初または最後の走査によって選択
される走査信号ラインとスイッチング素子を介して接続
された絵素電極に接続された静電容量素子の他方端子
は、共通信号ラインに接続され、当該共通信号ラインに
は、共通ライン駆動回路から、平均値検出回路が検出し
た表示信号ラインに印加される表示信号の平均電圧レベ
ルに従って作成した共通信号が印加される。共通信号
は、走査信号ライン駆動回路の最初または最後の走査に
よって選択される走査信号ラインに接続される絵素電極
と、それ以外の絵素電極とに印加される実効電圧の差が
０となるような信号である。 したがって、走査信号ライン駆動回路の最初または最後
の走査によって選択される走査信号ラインに接続される
絵素電極および対向電極によって構成される絵素と、そ
れ以外の絵素電極および対向電極によって構成される絵
素とに印加される実効電圧を同じ電圧レベルとすること
ができ、全ての絵素において同じ輝度が得られ、表示面
内における表示品位の均一性に優れる表示装置を実現す
ることができる。

【００２１】また本発明は、前記共通ライン駆動回路
は、対向信号の電圧レベルよりも前記平均電圧レベルに
反比例する所定の電圧分だけ大きい共通信号を作成する
ことを特徴とする。 本発明に従えば、前記共通ライン駆動回路が作成した上
述したような共通信号によって、全ての絵素に印加され
る実効電圧が同じ電圧レベルとなり、全絵素で同じ輝度
が得られ、表示品位が向上する。

【００２２】また本発明は、行列状に配列される複数の
絵素電極と、前記絵素電極毎に配置される複数のスイッ
チング素子と、前記絵素電極が配列される行方向に平行
に配列され、前記スイッチング素子を個別的に導通／遮
断する走査信号が印加される複数の走査信号ラインと、
前記絵素電極が配列される列方向に平行に、前記走査信
号ラインとは絶縁性を保持して配列され、前記スイッチ
ング素子を介して絵素電極に与えられる表示信号が印加
される複数の表示信号ラインと、前記絵素電極毎に配置
され、一方端子が当該絵素電極に接続され、他方端子が
前記スイッチング素子を介して接続される走査信号ライ
ンに隣接する走査信号ラインに接続される複数の静電容
量素子と、前記絵素電極に対向する対向電極と、前記対
向電極に接続される対向電極ラインとを少なくとも備え
る表示パネルと、前記走査信号ラインを１水平走査期間
毎に順次的に選択して前記走査信号を印加する走査信号
ライン駆動回路と、前記表示信号ラインに前記表示信号
を印加する表示信号ライン駆動回路と、前記対向電極ラ
インに対向信号を印加する対向電極駆動回路とを含んで
構成される表示装置において、前記表示パネルは、走査
信号ライン駆動回路の最初または最後の走査によって選
択される走査信号ラインとスイッチング素子を介して接
続された絵素電極に接続された静電容量素子の他方端子
が接続される共通信号ラインを有し、表示信号ラインに
印加される表示信号の平均電圧レベルを検出する平均値
検出回路と、前記共通信号ラインに共通信号を印加する
共通ライン駆動回路とを含み、前記対向電極駆動回路
は、前記平均値検出回路が検出した表示信号の平均電圧
レベルにしたがって、前記走査信号ライン駆動回路の最
初または最後の走査によって選択される走査信号ライン
に接続される絵素電極と、それ以外の絵素電極とに印加
される実効電圧の差が０となるような対向信号を作成し
て前記対向電極ラインに印加することを特徴とする表示
装置である。 本発明に従えば、絵素電極毎に設けられる静電容量素子
のうちの、走査信号ライン駆動回路の最初または最後の
走査によって選択される走査信号ラインとスイッチング
素子を介して接続された絵素電極に接続された静電容量
素子の他方端子は、共通信号ラインに接続され、当該共
通信号ラインには、共通ライン駆動回路から共通信号が
印加される。前記対向電極駆動回路は、前記走査信号ラ
イン駆動回路の最初または最後の走査によって選択され
る走査信号ラインに接続される絵素電極に接続された静
電容量素子の前記他方端子の電圧レベルを変化させるた
めに、前記平均値検出回路が検出した表示信号の平均電
圧レベルに従って作成した対向信号を対向電極ラインに
印加する。 したがって、走査信号ライン駆動回路の最初または最後
の走査によって選択される走査信号ラインに接続される
絵素電極および対向電極によって構成される絵素と、そ
れ以外の絵素電極および対向電極によって構成される絵
素とに印加される実効電圧を同じ電圧レベルとすること
ができ、全ての絵素において同じ輝度が得られ、表示面
内における表示品位の均一性に優れる表示装置を実現す
ることができる。また、コントラスト比の高い表示を得
ることができる。

【００２３】また本発明は、前記対向電極駆動回路は、
共通信号の電圧レベルよりも前記平均電圧レベルに反比
例する所定の電圧分だけ小さい対向信号を作成すること
を特徴とする。 本発明に従えば、前記対向電極駆動回路が作成した上述
したような対向信号によって、全ての絵素に印加される
実効電圧が同じ電圧レベルとなり、コントラスト比が高
く、全絵素で同じ輝度が得られ、表示品位が向上する。

【００２４】また本発明は、前記表示信号ライン駆動回
路は、１水平走査期間に与えられる表示信号を保持する
保持回路と、次の１水平走査期間で保持回路に保持され
た表示信号を表示信号ラインに出力する出力回路とを含
み、前記平均値検出回路は、１水平走査期間に与えられ
る表示信号の平均電圧レベルを検出することを特徴とす
る。 本発明に従えば、前記表示信号ライン駆動回路は保持回
路と出力回路とを含んで構成され、前記保持回路に１垂
直走査期間に与えられる表示信号を保持し、次の１水平
走査期間で、出力回路を介して保持した表示信号を表示
信号ラインに出力する。前記平均値検出回路は、１水平
走査期間に表示信号ラインに出力される表示信号の平均
電圧レベルを検出する。 したがって、１水平走査期間単位で、共通信号を作成す
ることができる。あるいは、対向信号を作成することが
できる。これによって、より実効値のばらつきを小さく
する補正を行うことができ、輝度のばらつきをより小さ
くすることができる。

【００２５】また本発明は、前記平均値検出回路は、表
示信号が一方端子に与えられる抵抗と、反転入力端子に
前記抵抗を介して表示信号が与えられ、非反転入力端子
に予め定められる電圧値の基準信号が与えられる演算増
幅器と、前記演算増幅器の反転入力端子と出力端子との
間に、当該演算増幅器と並列に接続されるコンデンサ
と、前記演算増幅器からの出力信号の平均電圧レベルを
出力する平均値出力回路と、前記平均値出力回路からの
出力信号をラッチするラッチ回路とを含むことを特徴と
する。 本発明に従えば、前記平均値検出回路は、上述したよう
な構成要素によって実現され、平均値検出回路からの出
力信号に従って、共通ライン駆動回路が共通信号を作成
する。あるいは、対向電極駆動回路が対向信号を作成す
る。 したがって、全ての絵素に印加される実効電圧が同じ電
圧レベルとなり、全絵素で同じ輝度が得られ、表示品位
が向上する。

【００２６】

【発明の実施の形態】図１は、本発明の実施の一形態で
ある表示装置１の電気的構成を示すブロック図である。
図２は、表示パネル２の構成を示す回路図である。図２
は、説明の簡便のために、表示パネル２を４×４行列の
１６絵素で構成しているけれども、それ以外の行列数の
複数の絵素で構成してもかまわない。

【００２７】表示装置１は、表示パネル２、走査信号ラ
イン駆動回路３、ハイレベルおよびローレベルの走査電
源回路４Ｈ，４Ｌ、表示信号ライン駆動回路５、対向電
極駆動回路６、共通ライン駆動回路７、コントロール回
路８、極性反転回路９および平均値検出回路１０を含ん
で構成される。

【００２８】表示パネル２は、たとえば一対の基板部材
間に液晶層を介在し、アクティブマトリクス駆動方式を
採用した液晶表示パネルで実現される。一対の基板部材
のうちの一方基板部材は、たとえばガラスで実現される
絶縁性基板の一方表面に形成される表示信号ラインＸ１
〜Ｘ４（総称するときは参照符Ｘを用いる）、走査信号
ラインＹ１〜Ｙ４（総称するときは参照符Ｙを用い
る）、共通信号ラインＹｃｓ、たとえばＴＦＴ素子で実
現されるスイッチング素子ＳＷ１〜ＳＷ１６（総称する
ときは参照符ＳＷを用いる）、絵素電極ｐ１〜ｐ１６
（総称するときは参照符ｐを用いる）および静電容量素
子ＣＳ１〜ＣＳ１６（総称するときは参照符ＣＳを用い
る）を含んで構成される。

【００２９】他方基板部材は、一方基板部材と同様に、
たとえばガラスで実現される絶縁性基板の一方表面に形
成される対向電極ラインＬｑおよび対向電極ｑ１〜ｑ１
６（総称するときは参照符ｑを用いる）を含んで構成さ
れる。

【００３０】なお、走査信号ラインＹをその配列方向に
沿って１行目、２行目、…と呼び、表示信号ラインＸを
その配列方向に沿って１列目、２列目、…と呼ぶ。ま
た、対向電極ｑは、実際には絶縁性基板上で１枚の電極
として形成されているけれども、ここでは絵素電極ｐ１
〜ｐ１６にそれぞれ対向する複数の対向電極ｑ１〜ｑ１
６として表す。また、絵素電極ｐ１〜ｐ１６と対向電極
ｑ１〜ｑ１６とが対向することによって形成される複数
の絵素Ｒ１〜Ｒ１６（総称するときは参照符Ｒを用い
る）を等価的にコンデンサとして表す。

【００３１】表示パネル２を構成する一方基板部材の絶
縁性基板の一方表面上には、走査信号ラインＹ１〜Ｙ４
および共通信号ラインＹｃｓが、この順番に、互いに平
行に、かつ間隔を開けて形成され、表示信号ラインＸ１
〜Ｘ４が前記走査信号ラインＹ１〜Ｙ４とは直交する方
向に、互いに間隔を開けて、かつ絶縁性を保持して形成
される。走査信号ラインＹ１〜Ｙ４、共通信号ラインＹ
ｃｓ、および表示信号ラインＸ１〜Ｘ４が交差すること
によって形成される複数の矩形の領域には、絵素電極ｐ
１〜ｐ１６、スイッチング素子ＳＷ１〜ＳＷ１６、およ
び静電容量素子ＣＳ１〜ＣＳ１６がそれぞれ形成され
る。

【００３２】スイッチング素子ＳＷ１〜ＳＷ１６は、ゲ
ート電極が走査信号ラインＹに、ソース電極が表示信号
ラインＸに、ドレイン電極が絵素電極ｐにそれぞれ接続
される。スイッチング素子ＳＷは、ゲート電極に印加さ
れるハイレベルの走査信号ＶＧＨでオン状態となり、ロ
ーレベルの走査信号ＶＧＬでオフ状態となる。各行の走
査信号ラインＹ１〜Ｙ４に与えられる走査信号をＶＧ１
〜ＶＧ４とする。

【００３３】静電容量素子（以下、「コンデンサ」とい
う）ＣＳは、容量性素子である絵素Ｒのそれぞれの静電
容量のばらつきを抑えて電圧降下を少なくするために、
絶縁性基板上にスイッチング素子ＳＷとともに形成さ
れ、コンデンサＣＳの一方端子は、前記絵素電極ｐに接
続され、他方端子（以下「帰路」という）は、隣接する
次の行の走査信号ラインＹに接続されている。４行目の
コンデンサＣＳ１３〜ＣＳ１６の帰路は、共通信号ライ
ンＹｃｓに接続される。

【００３４】たとえば、表示パネル２が液晶表示パネル
で実現される場合、複数の絵素Ｒに印加される実効電圧
によって液晶分子の配向状態を規制し、光の透過率を制
御することによって階調表示が実現できる。たとえば、
液晶分子の配向状態が変化し始める閾値電圧以上の実効
電圧と、それよりも小さい実効電圧とによる黒白表示、
いわゆるノーマリホワイトタイプの表示を実現すること
ができる。本形態では、このノーマリホワイトタイプの
場合を例に説明する。

【００３５】図３は、各種信号を示すタイミングチャー
トである。液晶は、劣化防止のために交流駆動が必要で
あり、図３（１）に示される表示のためのビデオ信号
は、極性反転回路９で交流化されて、図３（２）に示さ
れる表示信号ＶＳとして出力される。表示信号ＶＳは、
表示信号ライン駆動回路５を構成するサンプリング回路
１１に保持され、出力バッファ１２を介して表示パネル
２の表示信号ラインＸに与えられる。サンプリング回路
１１は、１水平走査期間に与えられる表示信号ＶＳを保
持し、次の１水平走査期間で、保持した表示信号ＶＳを
出力する。

【００３６】走査信号ライン駆動回路３は、表示パネル
２の走査信号ラインＹを１水平走査期間毎に順次的に、
たとえば走査信号ラインＹ１〜Ｙ４の順番に、あるいは
走査信号ラインＹ４〜Ｙ１の順番に選択する。本形態で
は、前者の順番に選択する。選択された走査信号ライン
Ｙには、図３（５）に示される走査信号ＶＧが与えら
れ、これによって当該走査信号ラインＹに接続されるス
イッチング素子ＳＷがオン状態となる。スイッチング素
子ＳＷがオン状態となることによって、表示信号ＶＳが
絵素電極ｐに印加される。

【００３７】対向電極駆動回路６は対向電極ｑに図３
（３）に示される対向信号ＶＱを与える。これによって
絵素電極ｐと対向電極ｑとが対向することによって構成
される絵素Ｒに所定の実効電圧が印加される。また当該
絵素電極ｐに接続されたコンデンサＣＳが電荷の蓄積を
行う。

【００３８】ここで、１〜３行目の走査信号ラインＹ１
〜Ｙ３に係るコンデンサＣＳ１〜ＣＳ１２の帰路は、次
の行の走査信号ラインＹ２〜Ｙ４に接続されて走査信号
ＶＧ２〜ＶＧ４が与えられる。４行目の走査信号ライン
Ｙ４に係るコンデンサＣＳ１３〜ＣＳ１６の帰路は、共
通信号ラインＹｃｓに接続されて、図３（６）に示され
る共通信号ＶＣＳが与えられる。共通信号ＶＣＳは、平
均値検出回路１０から出力される図３（４）に示される
平均電圧レベル信号ＶＳａｖに従って、共通ライン駆動
回路７が作成した信号であり、４行目の走査信号ライン
Ｙ４に係る絵素と、それ以外の走査信号ラインＹ１〜Ｙ
３に係る絵素とに印加される実効電圧の差が０となるよ
うな信号である。コントロール回路８は、前記対向電極
駆動回路６、共通ライン駆動回路７、および極性反転回
路９の動作を統括的に制御する。

【００３９】図４は、表示信号ライン駆動回路５の構成
を示すブロック図である。表示信号ライン駆動回路５
は、サンプリング回路１１、出力バッファ１２、および
スイッチ１３，１４を含んで構成され、出力バッファ１
２はホールド回路１５およびバッファ１６を含んで構成
される。スイッチ１３が導通すると、表示信号ＶＳがサ
ンプリング回路１１に取り込まれる。スイッチ１４が導
通すると、サンプリング回路１１に取り込まれた表示信
号ＶＳが、ホールド回路１５に保持される。ホールド回
路１５に保持された１水平走査期間分の表示信号ＶＳ
は、所定のタイミングで一斉にバッファ１６を介して表
示パネル２に出力される。

【００４０】図５は、平均値検出回路１０の構成を示す
ブロック図である。平均値検出回路１０は、演算増幅器
１７、抵抗１８、コンデンサ１９、平均値出力回路２
０、およびラッチ回路２１を含んで構成される。演算増
幅器１７の反転入力端子には、抵抗１８を介して表示信
号ＶＳが与えられ、非反転入力端子には、予め定められ
る電圧値の基準電圧（リファレンス電圧）が与えられ
る。演算増幅器１７の反転入力端子と出力端子との間に
は、演算増幅器１７と並列にコンデンサ１９が設けられ
る。ここで、演算増幅器１７に入力される表示信号ＶＳ
をＶｉとし、演算増幅器１７からの出力信号をＶｏ１と
すると、Ｖｏ１は

【００４１】

【数１】

【００４２】で表され、時間積分されたＶｉの平均値レ
ベルとなる。ｒは抵抗１８の抵抗値を表し、ｃはコンデ
ンサ１９の容量を表す。演算増幅器１７からの出力信号
は平均値出力回路２０に与えられ、１水平走査期間の表
示信号ＶＳの平均値である平均電圧レベル信号ＶＳａｖ
として出力される。当該平均電圧レベル信号ＶＳａｖ
は、ラッチ回路２１を介して出力される。

【００４３】図６は、共通ライン駆動回路７の構成を示
すブロック図である。共通ライン駆動回路７は、Ｌｏｇ
アンプで実現される演算増幅器２２〜２５、抵抗２６〜
２９、トランジスタ３０〜３３、および電流計３４〜３
６を含んで構成される。

【００４４】演算増幅器２２の反転入力端子には、抵抗
２６を介してハイレベルの走査信号ＶＧＨが入力され、
非反転入力端子は、接地される。トランジスタ３０のベ
ース端子は接地され、コレクタ端子には前記抵抗２６を
介してハイレベルの走査信号ＶＧＨが入力される。演算
増幅器２２の出力端子は、電流計３４を介してトランジ
スタ３１のベース端子に接続され、トランジスタ３０の
エミッタ端子は、トランジスタ３１のベース端子に、前
記演算増幅器２２と並列に接続される。

【００４５】演算増幅器２３の反転入力端子には、抵抗
２７を介してローレベルの走査信号ＶＧＬが入力され、
非反転入力端子は、接地される。トランジスタ３１のコ
レクタ端子には前記抵抗２７を介してローレベルの走査
信号ＶＧＬが入力される。演算増幅器２３の出力端子
は、電流計３６を介してトランジスタ３３のエミッタ端
子と接続され、トランジスタ３１のエミッタ端子は、ト
ランジスタ３３のエミッタ端子と、前記演算増幅器２３
と並列に接続される。

【００４６】演算増幅器２４の反転入力端子には、抵抗
２８を介して平均電圧レベル信号ＶＳａｖが入力され、
非反転入力端子は、接地される。トランジスタ３２のベ
ース端子は接地され、コレクタ端子には前記抵抗２８を
介して平均電圧レベル信号ＶＳａｖが入力される。演算
増幅器２４の出力端子は、電流計３５を介してトランジ
スタ３３のベース端子と接続され、トランジスタ３２の
エミッタ端子は、トランジスタ３３のベース端子と、前
記演算増幅器２４と並列に接続される。

【００４７】トランジスタ３３のコレクタ端子は演算増
幅器２５の反転入力端子と接続される。演算増幅器２５
の非反転入力端子は接地され、反転入力端子と出力端子
との間には、演算増幅器２５と並列に抵抗２９が設けら
れる。

【００４８】演算増幅器２５からの出力信号をＶｏ２と
すると、 Ｖｏ２＝（ＶＧＨ×ＶＧＬ）／ＶＳａｖ （ただし、
ＶＧＬは一定） で表される。

【００４９】静電容量素子ＣＳが隣接する走査信号ライ
ンＹに接続された、いわゆるＣＳＯＮ ＧＡＴＥ構造の
表示パネルでは、走査信号ラインＹにハイレベルの走査
信号ＶＧＨが印加されてスイッチング素子ＳＷがオン状
態となることによって、絵素Ｒには実効電圧Ｖｒｍｓ１
が印加される。実効電圧Ｖｒｍｓ１は、 Ｖｒｍｓ１＝（Ｖｓ²＋Ｔｏｎ×Ｖｇｃ²／Ｔ）^0.5 で表される。Ｖｓは表示信号ラインＸに印加される表示
信号ＶＳの電圧レベルを表し、Ｔｏｎはハイレベルの走
査信号ＶＧＨの期間を表し、Ｔは１水平走査期間の時間
を表す。Ｖｇｃは、 Ｖｇｃ＝ｃｓ×（ｖｇｈ−ｖｇ１）／（ｃｓ＋ｃ１ｃ） で表される。ｖｇｈはハイレベルの走査信号ＶＧＨの電
圧レベルを表し、ｖｇｌはローレベルの走査信号ＶＧＬ
の電圧レベルを表し、ｃｓはコンデンサＣＳの容量を表
し、ｃｌｃは液晶層の容量を表す。

【００５０】また、共通信号ラインＹｃｓが接続された
静電容量素子ＣＳに係る絵素Ｒの実効電圧の位相および
電圧レベルを、走査信号ラインＹが接続された静電容量
素子ＣＳに係る絵素Ｒの実効電圧と同じ位相および同じ
レベルに近付けるために、前記共通信号ラインＹｃｓ
に、対向電極ラインＬｑに与えられる対向信号ＶＱと同
じ位相および同じレベルの矩形波を印加する場合、共通
信号ラインＹｃｓが接続された静電容量素子ＣＳに係る
絵素Ｒには実効電圧Ｖｒｍｓ２が印加される。実効電圧
Ｖｒｍｓ２は、 Ｖｒｍｓ２＝（２^0.5／２）×（Ｖｋｃ²＋２Ｖｓ×Ｖｋ
ｃ＋２Ｖｓ²）^0.5 で表される。Ｖｋｃは、共通信号ラインＹｃｓに印加さ
れる信号の電圧レベルであり、 Ｖｋｃ＝Ｖｋ×ｃｓ／（ｃｓ＋ｃｌｃ） …（１） で表される。Ｖｋは、共通信号ラインＹｃｓに印加され
る信号の対向信号ＶＱからの増加分の電圧値を表す。こ
のように、共通信号ラインＹｃｓに、対向電極ラインＬ
ｑに与えられる対向信号ＶＱと同じ位相および同じレベ
ルの矩形波を印加する例は、本件出願人による特願平５
−２７５７７６に提案されている。

【００５１】共通信号ラインＹｃｓに印加される信号の
対向信号ＶＱからの増加分の電圧値Ｖｋは、Ｖｒｍｓ１
＝Ｖｒｍｓ２として、以下のように表される。

【００５２】すなわち、 （Ｖｓ²＋Ｔｏｎ×Ｖｇｃ²／Ｔ）^0.5 ＝（２^0.5／２）×（Ｖｋｃ²＋２Ｖｓ×Ｖｋｃ＋２Ｖｓ²）^0.5 Ｖｋｃ＝−Ｖｓ＋（Ｖｓ²＋２Ｔｏｎ×Ｖｇｃ²／Ｔ）^0.5 …（２） 前記式（１），（２）から、 Ｖｋ＝（−Ｖｓ＋（Ｖｓ²＋２Ｔｏｎ×Ｖｇｃ²／Ｔ）^0.5） ×（ｃｌｃ＋ｃｓ）／ｃｓ ＝（−Ｖｓ＋(Ｖｓ²（１＋２Ｔｏｎ×Ｖｇｃ²／(Ｔ×Ｖｓ²)）)^0.5) ×（ｃｌｃ＋ｃｓ）／ｃｓ テイラー展開による近似を行い、 Ｖｋ＝（−Ｖｓ＋Ｖｓ（１＋２Ｔｏｎ×Ｖｇｃ²／（２Ｔ×Ｖｓ²））） ×（ｃｌｃ＋ｃｓ）／ｃｓ ＝（Ｔｏｎ×Ｖｇｃ²／（Ｔ×Ｖｓ））×（ｃｌｃ＋ｃｓ）／ｃｓ ＝Ｃ／Ｖｓ …（３） ここで、 Ｃ＝（Ｔｏｎ×Ｖｇｃ²／Ｔ）×（ｃｌｃ＋ｃｓ）／ｃｓ で表され、一定値となる。

【００５３】このように増加電圧値Ｖｋは表示信号の電
圧レベルＶｓの関数となり、対向信号ＶＱの電圧レベル
よりも、表示信号の電圧レベルＶｓに反比例した電圧値
Ｖｋ分だけ大きい電圧レベルの信号を共通信号ラインＹ
ｃｓに印加すれば良いことが分かる。

【００５４】本形態では、共通ライン駆動回路７から、
対向信号ＶＱの電圧レベルよりも、平均電圧レベル信号
ＶＳａｖに反比例した所定の電圧値Ｖｋ分だけ大きい電
圧レベルの信号が、共通信号ＶＣＳとして、表示パネル
２の共通信号ラインＹｃｓに印加される。上述したよう
なＬｏｇアンプを応用して実現される共通信号駆動回路
７によって平均電圧レベル信号ＶＳａｖの逆数を得るこ
とができる。

【００５５】前記平均値検出回路１０で検出される平均
電圧レベル信号ＶＳａｖは、当該平均値検出回路１０に
表示信号ＶＳが入力された水平走査期間の次の水平走査
期間のタイミングで出力される。共通ライン駆動回路７
は、この平均電圧レベル信号ＶＳａｖにしたがって共通
信号ＶＣＳを作成し、表示パネル２の共通信号ラインＹ
ｃｓに与える。表示信号ライン駆動回路５からの表示信
号ＶＳは、サンプリング回路１１で１水平走査期間分の
表示信号ＶＳを保持し、次の水平走査期間のタイミング
で保持された表示信号ＶＳを一斉に表示パネル２の表示
信号ラインＸに与える。したがって、表示パネル２に与
えられる表示信号ＶＳおよび共通信号ＶＣＳはタイミン
グが同期した信号であり、このような信号によって表示
される画像は、表示品位の優れたものである。

【００５６】以上のように本形態によれば、共通信号ラ
インＹｃｓには表示信号ＶＳの電圧レベルに基づいて作
成された共通信号ＶＣＳが印加され、従来技術におい
て、表示信号ＶＳには全く拘わらない共通信号を印加し
ていた場合と比較して、共通信号ラインＹｃｓに係る絵
素Ｒと走査信号ラインＹｃｓに係る絵素Ｒとで同じ実効
電圧が得られて同じ輝度が得られ、表示品位が格段に向
上する。本形態では、１水平走査期間の表示信号ＶＳの
平均電圧レベルに基づいて作成された共通信号ＶＣＳを
共通信号ラインＹｃｓに印加することができる。

【００５７】図７は、本発明の実施の他の形態である表
示装置４０の構成を示すブロック図である。表示装置４
０は前記表示装置１と同じ構成部材で実現されるけれど
も、前記平均値検出回路１０で検出した平均電圧レベル
信号ＶＳａｖが、共通ライン駆動回路７ではなく、対向
電極駆動回路６に与えられ、共通ライン駆動回路ＶＱか
らは、一定の電圧レベルの共通信号ＶＱが表示パネル２
の共通信号ラインＹｃｓに与えられることを特徴とす
る。したがって、同様の構成部材には同じ参照符を付し
て示す。

【００５８】図８は、ＣＳ ＯＮ ＧＡＴＥ構造の表示
パネルを有する表示装置と、ＣＳＯＮ ＣＯＭ構造の表
示パネルを有する表示装置との透過率−印加電圧特性を
示すグラフである。曲線４１はＣＳ ＯＮ ＧＡＴＥ構
造の表示パネルを有する表示装置の特性を示し、曲線４
２はＣＳ ＯＮ ＣＯＭ構造の表示パネルを有する表示
装置の特性を示す。静電容量素子ＣＳが走査電極ライン
Ｙおよび共通電極ラインＹｃｓに接続されたＣＳ ＯＮ
ＧＡＴＥ構造では、走査信号ＶＧの影響によって、絵
素Ｒに印加される実効電圧が大きくなり、図示されるよ
うに曲線の傾きが比較的緩やかとなる。このため、コン
トラスト比が比較的小さくなる。

【００５９】静電容量素子ＣＳが対向電極ｑに接続され
たＣＳ ＯＮ ＣＯＭ構造では、絵素Ｒに印加される実
効電圧への走査信号ＶＧの影響が原理的になく、曲線の
傾きは上述した構成の表示装置と比較して急峻となる。
このため、コントラスト比が大きくなる。

【００６０】本形態では、図７に示されるように平均値
検出回路１０の検出結果に基づいて、一定レベルの共通
信号ＶＣＳよりも前記式（３）で示される電圧値Ｖｋ分
だけ電圧レベルが小さくなるような対向信号ＶＱを対向
電極ラインＬｑに与えることによって、絵素Ｒに印加さ
れる実効電圧への走査信号ＶＧの影響を排除することが
でき、ＣＳ ＯＮ ＣＯＭ構造の表示パネルを有する表
示装置と同様なコントラスト比の大きい表示品位を得る
ことができる。たとえば共通信号ＶＣＳは、走査信号Ｖ
ＧＬと同じ電圧レベルに選ばれる。

【００６１】

【発明の効果】以上のように本発明によれば、共通信号
ラインには、表示信号ラインに印加される表示信号の平
均電圧レベルに従って、走査信号ライン駆動回路の最初
または最後の走査によって選択される走査信号ラインに
接続される絵素電極と、それ以外の絵素電極とに印加さ
れる実効電圧の差が０となるような共通信号が印加され
る。

【００６２】したがって、絵素電極と対向電極とが対向
する全ての絵素において同じ輝度が得られ、表示面内に
おける表示品位の均一性に優れる表示装置を実現するこ
とができる。

【００６３】また本発明によれば、対向信号の電圧レベ
ルよりも平均電圧レベルに反比例する所定の電圧分だけ
大きい共通信号によって、全ての絵素に印加される実効
電圧が同じレベルとなり、全絵素で同じ輝度が得られ、
表示品位が向上する。

【００６４】また本発明によれば、共通信号ラインに
は、一定の電圧レベルの共通信号が印加される。対向電
極駆動回路は、表示信号の平均電圧レベルに従って実効
電圧の差が０となるように作成した対向信号を対向電極
ラインに印加する。

【００６５】したがって、絵素電極と対向電極とが対向
する全ての絵素において同じ輝度が得られ、表示面内に
おける表示品位の均一性に優れ、コントラスト比の高い
表示装置を実現することができる。

【００６６】また本発明によれば、共通信号の電圧レベ
ルよりも平均電圧レベルに反比例する所定の電圧分だけ
小さい対向信号によって、全ての絵素に印加される実効
電圧が同じレベルとなり、全絵素で同じ輝度が得られ、
表示品位が向上する。

【００６７】また本発明によれば、表示信号ライン駆動
回路は保持回路に１垂直走査期間に与えられる表示信号
を保持し、次の１水平走査期間で、出力回路を介して保
持した表示信号を表示信号ラインに出力し、平均値検出
回路は、１水平走査期間に表示信号ラインに出力される
表示信号の平均電圧レベルを検出する。

【００６８】したがって、１水平走査期間単位で、共通
信号あるいは対向信号を作成することができる。これに
よって、より実効値のばらつきを小さくする補正を行う
ことができ、輝度のばらつきをより小さくすることがで
きる。

【００６９】また本発明によれば、平均値検出回路は、
抵抗、演算増幅器、コンデンサ、平均値出力回路および
ラッチ回路によって構成され、平均値検出回路からの出
力信号に従って、共通ライン駆動回路が共通信号を、あ
るいは対向電極駆動回路が対向信号を作成する。

【００７０】したがって、全ての絵素に印加される実効
電圧が同じレベルとなり、全絵素で同じ輝度が得られ、
表示品位が向上する。

【図面の簡単な説明】

【図１】本発明の実施の一形態である表示装置１の電気
的構成を示すブロック図である。

【図２】表示パネル２の構成を示す回路図である。

【図３】表示パネル２に印加される各種信号を示すタイ
ミングチャートである。

【図４】表示信号ライン駆動回路５の構成を示すブロッ
ク図である。

【図５】平均値検出回路１０の構成を示すブロック図で
ある。

【図６】共通ライン駆動回路７の構成を示すブロック図
である。

【図７】本発明の実施の他の形態である表示装置４０の
電気的構成を示すブロック図である。

【図８】表示装置の透過率−印加電圧特性を示すグラフ
である。

【図９】従来例である表示装置５１Ａの構成を示す回路
図である。

【図１０】他の従来例である表示装置５１Ｂの構成を示
す回路図である。

【図１１】さらに他の従来例である表示装置５１Ｃの構
成を示す回路図である。

【図１２】表示装置５１Ｃの電気的構成を示すブロック
図である。

【図１３】表示信号ＶＳの電圧レベルと走査電極駆動信
号ＶＧＨによって絵素に印加される実効値との関係を示
すグラフである。

【図１４】ＣＳ ＯＮ ＣＯＭ構造を示す回路図であ
る。

【符号の説明】

１，４０ 表示装置 ２ 表示パネル ３ 走査信号ライン駆動回路 ４Ｈ，４Ｌ 走査電源回路 ５ 表示信号ライン駆動回路 ６ 対向電極駆動回路 ７ 共通ライン駆動回路 ８ コントロール回路 ９ 極性反転回路 １０ 平均値検出回路 １１ サンプリング回路 １２ 出力バッファ １３，１４ スイッチ １５ ホールド回路 １６ バッファ １７，２２〜２５ 演算処理回路 １８，２６〜２９ 抵抗 １９ コンデンサ ２０ 平均値出力回路 ２１ ラッチ回路 ３０〜３３ トランジスタ ３４〜３６ 電流計 ＳＷ，ＳＷ１〜ＳＷ１６ スイッチング素子 ｐ，ｐ１〜ｐ１６ 絵素電極 ｑ，ｑ１〜ｑ１６ 対向電極 Ｒ，Ｒ１〜Ｒ１６ 絵素 ＣＳ，ＣＳ１〜ＣＳ１６ 静電容量素子 Ｘ，Ｘ１〜Ｘ４ 表示信号ライン Ｙ，Ｙ１〜Ｙ４ 走査信号ライン Ｌｑ 対向電極ライン Ｙｃｓ 共通信号ライン ＶＧＨ 走査信号（ハイレベル） ＶＧＬ 走査信号（ローレベル） ＶＱ 対向信号 ＶＣＳ 共通信号 ＶＳ 表示信号 ＶＳａｖ 平均電圧レベル信号

Claims (6)

【特許請求の範囲】
1. 【請求項１】 行列状に配列される複数の絵素電極と、
   前記絵素電極毎に配置される複数のスイッチング素子
   と、前記絵素電極が配列される行方向に平行に配列さ
   れ、前記スイッチング素子を個別的に導通／遮断する走
   査信号が印加される複数の走査信号ラインと、前記絵素
   電極が配列される列方向に平行に、前記走査信号ライン
   とは絶縁性を保持して配列され、前記スイッチング素子
   を介して絵素電極に与えられる表示信号が印加される複
   数の表示信号ラインと、前記絵素電極毎に配置され、一
   方端子が当該絵素電極に接続され、他方端子が前記スイ
   ッチング素子を介して接続される走査信号ラインに隣接
   する走査信号ラインに接続される複数の静電容量素子
   と、前記絵素電極に対向する対向電極と、前記対向電極
   に接続される対向電極ラインとを少なくとも備える表示
   パネルと、 前記走査信号ラインを１水平走査期間毎に順次的に選択
   して前記走査信号を印加する走査信号ライン駆動回路
   と、 前記表示信号ラインに前記表示信号を印加する表示信号
   ライン駆動回路と、 前記対向電極ラインに対向信号を印加する対向電極駆動
   回路とを含んで構成される表示装置において、 前記表示パネルは、走査信号ライン駆動回路の最初また
   は最後の走査によって選択される走査信号ラインとスイ
   ッチング素子を介して接続された絵素電極に接続された
   静電容量素子の他方端子が接続される共通信号ラインを
   有し、 表示信号ラインに印加される表示信号の平均電圧レベル
   を検出する平均値検出回路と、 前記平均値検出回路が検出した表示信号の平均電圧レベ
   ルにしたがって、前記走査信号ライン駆動回路の最初ま
   たは最後の走査によって選択される走査信号ラインに接
   続される絵素電極と、それ以外の絵素電極とに印加され
   る実効電圧の差が０となるような共通信号を作成して前
   記共通信号ラインに印加する共通ライン駆動回路とを含
   むことを特徴とする表示装置。
2. 【請求項２】 前記共通ライン駆動回路は、対向信号の
   電圧レベルよりも前記平均電圧レベルに反比例する所定
   の電圧分だけ大きい共通信号を作成することを特徴とす
   る請求項１記載の表示装置。
3. 【請求項３】 行列状に配列される複数の絵素電極と、
   前記絵素電極毎に配置される複数のスイッチング素子
   と、前記絵素電極が配列される行方向に平行に配列さ
   れ、前記スイッチング素子を個別的に導通／遮断する走
   査信号が印加される複数の走査信号ラインと、前記絵素
   電極が配列される列方向に平行に、前記走査信号ライン
   とは絶縁性を保持して配列され、前記スイッチング素子
   を介して絵素電極に与えられる表示信号が印加される複
   数の表示信号ラインと、前記絵素電極毎に配置され、一
   方端子が当該絵素電極に接続され、他方端子が前記スイ
   ッチング素子を介して接続される走査信号ラインに隣接
   する走査信号ラインに接続される複数の静電容量素子
   と、前記絵素電極に対向する対向電極と、前記対向電極
   に接続される対向電極ラインとを少なくとも備える表示
   パネルと、 前記走査信号ラインを１水平走査期間毎に順次的に選択
   して前記走査信号を印加する走査信号ライン駆動回路
   と、 前記表示信号ラインに前記表示信号を印加する表示信号
   ライン駆動回路と、 前記対向電極ラインに対向信号を印加する対向電極駆動
   回路とを含んで構成される表示装置において、 前記表示パネルは、走査信号ライン駆動回路の最初また
   は最後の走査によって選択される走査信号ラインとスイ
   ッチング素子を介して接続された絵素電極に接続された
   静電容量素子の他方端子が接続される共通信号ラインを
   有し、 表示信号ラインに印加される表示信号の平均電圧レベル
   を検出する平均値検出回路と、 前記共通信号ラインに共通信号を印加する共通ライン駆
   動回路とを含み、前記対向電極駆動回路は、前記平均値
   検出回路が検出した表示信号の平均電圧レベルにしたが
   って、前記走査信号ライン駆動回路の最初または最後の
   走査によって選択される走査信号ラインに接続される絵
   素電極と、それ以外の絵素電極とに印加される実効電圧
   の差が０となるような対向信号を作成して前記対向電極
   ラインに印加することを特徴とする表示装置。
4. 【請求項４】 前記対向電極駆動回路は、共通信号の電
   圧レベルよりも前記平均電圧レベルに反比例する所定の
   電圧分だけ小さい対向信号を作成することを特徴とする
   請求項３記載の表示装置。
5. 【請求項５】 前記表示信号ライン駆動回路は、 １水平走査期間に与えられる表示信号を保持する保持回
   路と、 次の１水平走査期間で保持回路に保持された表示信号を
   表示信号ラインに出力する出力回路とを含み、 前記平均値検出回路は、１水平走査期間に与えられる表
   示信号の平均電圧レベルを検出することを特徴とする請
   求項１または３記載の表示装置。
6. 【請求項６】 前記平均値検出回路は、 表示信号が一方端子に与えられる抵抗と、 反転入力端子に前記抵抗を介して表示信号が与えられ、
   非反転入力端子に予め定められる電圧値の基準信号が与
   えられる演算増幅器と、 前記演算増幅器の反転入力端子と出力端子との間に、当
   該演算増幅器と並列に接続されるコンデンサと、 前記演算増幅器からの出力信号の平均電圧レベルを出力
   する平均値出力回路と、 前記平均値出力回路からの出力信号をラッチするラッチ
   回路とを含むことを特徴とする請求項１または３記載の
   表示装置。