JPH0951085A - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JPH0951085A JPH0951085A JP7200711A JP20071195A JPH0951085A JP H0951085 A JPH0951085 A JP H0951085A JP 7200711 A JP7200711 A JP 7200711A JP 20071195 A JP20071195 A JP 20071195A JP H0951085 A JPH0951085 A JP H0951085A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- photogate
- depletion layer
- electrode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 47
- 238000009792 diffusion process Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 19
- 230000035945 sensitivity Effects 0.000 abstract description 14
- 230000031700 light absorption Effects 0.000 abstract description 6
- 229920005591 polysilicon Polymers 0.000 abstract 3
- 239000007787 solid Substances 0.000 abstract 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000036211 photosensitivity Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- -1 polycide Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002893 slag Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 ポリＳｉ電極で形成されたフォトゲートを持
つ光電変換装置の高感度化を課題とする。 【解決手段】 空乏層を形成するフォトゲート電極とそ
の空乏層を光電変換領域とする画素を有する光電変換装
置において、上記フォトゲート電極を上記画素の領域の
一部にのみ形成したことを特徴とする。また、空乏層を
形成するフォトゲート電極と、上記空乏層で発生した電
荷を浮遊拡散層に転送する転送ゲートと、上記浮遊拡散
層の電位変化をソースフォロワ動作で読み出すためのＭ
ＯＳアンプとを備えた光電変換装置において、上記フォ
トゲート電極を上記空乏層を含む画素領域の領域の一部
にのみ形成したことを特徴とする。また、上記各画素上
にマイクロレンズを形成し、そのマイクロレンズの集光
領域には上記フォトゲート電極を形成しないことを特徴
とする。
つ光電変換装置の高感度化を課題とする。 【解決手段】 空乏層を形成するフォトゲート電極とそ
の空乏層を光電変換領域とする画素を有する光電変換装
置において、上記フォトゲート電極を上記画素の領域の
一部にのみ形成したことを特徴とする。また、空乏層を
形成するフォトゲート電極と、上記空乏層で発生した電
荷を浮遊拡散層に転送する転送ゲートと、上記浮遊拡散
層の電位変化をソースフォロワ動作で読み出すためのＭ
ＯＳアンプとを備えた光電変換装置において、上記フォ
トゲート電極を上記空乏層を含む画素領域の領域の一部
にのみ形成したことを特徴とする。また、上記各画素上
にマイクロレンズを形成し、そのマイクロレンズの集光
領域には上記フォトゲート電極を形成しないことを特徴
とする。
Description
【０００１】
【発明の属する技術分野】本発明は、光電変換装置に関
し、特に光電変換領域上にフォトゲート電極が形成され
ている光電変換装置に関するものである。
し、特に光電変換領域上にフォトゲート電極が形成され
ている光電変換装置に関するものである。
【０００２】
【従来の技術】従来、光電変換素子として、光電変換を
可能とする金属ー酸化物ー半導体のＭＯＳ構造を有し、
光キャリアの移動方式でＦＥＴ型とＣＣＤ型とがある。
また、この半導体の材料成分によって、材料のバンドギ
ャップや不純物準位に対応して光波長感度が異なり、Ｓ
ｉは可視領域に光感度を有している。上記光電変換素子
は、光電変換効率の向上や高密度化に伴い、ライン・エ
リアのイメージセンサや複写機、ファクシミリ、太陽電
池など種々な方面に採用されてきている。また上記ＭＯ
Ｓ構造ＦＥＴ型の光電変換素子を用いた光電変換装置
は、製造プロセスが短縮できて、光電荷の転送を高速に
できることから広く活用されることが期待されている。
可能とする金属ー酸化物ー半導体のＭＯＳ構造を有し、
光キャリアの移動方式でＦＥＴ型とＣＣＤ型とがある。
また、この半導体の材料成分によって、材料のバンドギ
ャップや不純物準位に対応して光波長感度が異なり、Ｓ
ｉは可視領域に光感度を有している。上記光電変換素子
は、光電変換効率の向上や高密度化に伴い、ライン・エ
リアのイメージセンサや複写機、ファクシミリ、太陽電
池など種々な方面に採用されてきている。また上記ＭＯ
Ｓ構造ＦＥＴ型の光電変換素子を用いた光電変換装置
は、製造プロセスが短縮できて、光電荷の転送を高速に
できることから広く活用されることが期待されている。
【０００３】このＭＯＳ構造ＦＥＴ型のゲート電極に光
電荷を蓄積するフォトゲートを用いた光電変換の固体撮
像装置の１つに、ＣＭＯＳプロセスコンパチブルのセン
サ（以下、ＣＭＯＳセンサと略す）がある。このタイプ
のセンサはＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ
ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥ ＶＯＬ４１，ＰＰ
４５２〜４５３ １９９４などの文献で発表されてい
る。
電荷を蓄積するフォトゲートを用いた光電変換の固体撮
像装置の１つに、ＣＭＯＳプロセスコンパチブルのセン
サ（以下、ＣＭＯＳセンサと略す）がある。このタイプ
のセンサはＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ
ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥ ＶＯＬ４１，ＰＰ
４５２〜４５３ １９９４などの文献で発表されてい
る。
【０００４】図７（Ａ）は上記ＣＭＯＳセンサの画素部
の回路構成図、断面図を及び図７（Ｂ）にその平面図を
示す。
の回路構成図、断面図を及び図７（Ｂ）にその平面図を
示す。
【０００５】図７（Ａ）において、１はＳｉ基板、２は
Ｓｉ基板上に形成したＰ型ウェル、３は素子分離領域で
ある厚いＳｉＯ2 膜、４はゲート絶縁膜であるＳｉＯ2
膜、５はフォトゲート電極であるポリＳｉ電極、６はフ
ォトゲート下に蓄積された光電荷を７のフローティング
ディフュージョン部（以下、ＦＤ部と称する）へ転送す
るための転送ゲート、８はＦＤ部７の光電荷をソースフ
ォロワ形式で伝送するソースフォロワアンプＭＯＳトラ
ンジスタ、９は光電荷を蓄積した画素を選択する選択ス
イッチＭＯＳトランジスタ、１０は縦横に配列された画
素の光電荷を選択的に垂直方向に関して読み出す垂直出
力線、１１はソースフォロワアンプＭＯＳトランジスタ
８の負荷の機能を有する負荷ＭＯＳトランジスタであ
る。
Ｓｉ基板上に形成したＰ型ウェル、３は素子分離領域で
ある厚いＳｉＯ2 膜、４はゲート絶縁膜であるＳｉＯ2
膜、５はフォトゲート電極であるポリＳｉ電極、６はフ
ォトゲート下に蓄積された光電荷を７のフローティング
ディフュージョン部（以下、ＦＤ部と称する）へ転送す
るための転送ゲート、８はＦＤ部７の光電荷をソースフ
ォロワ形式で伝送するソースフォロワアンプＭＯＳトラ
ンジスタ、９は光電荷を蓄積した画素を選択する選択ス
イッチＭＯＳトランジスタ、１０は縦横に配列された画
素の光電荷を選択的に垂直方向に関して読み出す垂直出
力線、１１はソースフォロワアンプＭＯＳトランジスタ
８の負荷の機能を有する負荷ＭＯＳトランジスタであ
る。
【０００６】図７（Ｂ）においては、光電変換に大きく
寄与するフォトゲート５を大面積として制御パルスφＰ
Ｇ端子が接続され、制御パルスφＴＸ端子が接続された
転送ゲート電極６と、制御パルスφＲ端子が接続された
リセット用ＭＯＳトランジスタのゲート電極と、電源Ｖ
DDが接続されたｎ+部と、ソースフォロワＭＯＳトラン
ジスタ８のゲート電極が接続されたＦＤ部７とが形成さ
れている。
寄与するフォトゲート５を大面積として制御パルスφＰ
Ｇ端子が接続され、制御パルスφＴＸ端子が接続された
転送ゲート電極６と、制御パルスφＲ端子が接続された
リセット用ＭＯＳトランジスタのゲート電極と、電源Ｖ
DDが接続されたｎ+部と、ソースフォロワＭＯＳトラン
ジスタ８のゲート電極が接続されたＦＤ部７とが形成さ
れている。
【０００７】以下、上記光電変換装置の動作について説
明する。制御パルスφＰＧに正パルスを供給して、フォ
トゲート５に正の電圧を印加することにより、フォトゲ
ート５下に空乏層が、図７（Ａ）のＰ型ウェル２中ポリ
Ｓｉ電極５下の点線に囲まれた部分に形成され、光電変
換部１２が発生する。フォトゲート５以外の領域は遮光
されている。
明する。制御パルスφＰＧに正パルスを供給して、フォ
トゲート５に正の電圧を印加することにより、フォトゲ
ート５下に空乏層が、図７（Ａ）のＰ型ウェル２中ポリ
Ｓｉ電極５下の点線に囲まれた部分に形成され、光電変
換部１２が発生する。フォトゲート５以外の領域は遮光
されている。
【０００８】ここで、フォトゲート５を透過して空乏層
中に入射した光により、Ｐ型ウェル２内に電子正孔対が
発生し、制御パルスφＰＧの正パルスの電界により、正
孔はＰ型ウェル方向へ、電子はフォトゲート５下へ移動
する。光量に応じた電子量の光電荷はフォトゲート５下
に蓄積され、転送期間に入ると、制御パルスφＰＧを下
げて制御パルスφＴＸをハイとすることにより、転送ゲ
ート６をハイとして転送ＭＯＳトランジスタを介してＦ
Ｄ部７へ完全転送される。図７（Ａ）のＦＤ部７の下部
の点線で示す部分に電子を蓄積し、このＦＤ部７の電位
変化をソースフォロワアンプＭＯＳトランジスタ８によ
りソースフォロワ動作で選択制御パルスφＳをハイとし
またゲート電圧ＶGをハイとして、負荷ＭＯＳトランジ
スタ１１を導通すると共に、選択スイッチＭＯＳトラン
ジスタ９を導通し、垂直出力線１０を経て、外部へ出力
ＯＵＴさせる。こうして光電変換部を有するフォトゲー
ト５下の光電荷の読み出し動作を行う。
中に入射した光により、Ｐ型ウェル２内に電子正孔対が
発生し、制御パルスφＰＧの正パルスの電界により、正
孔はＰ型ウェル方向へ、電子はフォトゲート５下へ移動
する。光量に応じた電子量の光電荷はフォトゲート５下
に蓄積され、転送期間に入ると、制御パルスφＰＧを下
げて制御パルスφＴＸをハイとすることにより、転送ゲ
ート６をハイとして転送ＭＯＳトランジスタを介してＦ
Ｄ部７へ完全転送される。図７（Ａ）のＦＤ部７の下部
の点線で示す部分に電子を蓄積し、このＦＤ部７の電位
変化をソースフォロワアンプＭＯＳトランジスタ８によ
りソースフォロワ動作で選択制御パルスφＳをハイとし
またゲート電圧ＶGをハイとして、負荷ＭＯＳトランジ
スタ１１を導通すると共に、選択スイッチＭＯＳトラン
ジスタ９を導通し、垂直出力線１０を経て、外部へ出力
ＯＵＴさせる。こうして光電変換部を有するフォトゲー
ト５下の光電荷の読み出し動作を行う。
【０００９】上記ソースフォロワのアンプＭＯＳトラン
ジスタ８は画素毎に設けられているので、過重な光電荷
による非破壊、及び転送ロスのない高感度の出力ＯＵＴ
が行える。また、アンプＭＯＳトランジスタ８をソース
フォロワで動作させるので、制御パルスφＴＸをローと
しているときにＦＤ部７を読み出して暗出力とし、制御
パルスφＴＸをハイとして光電荷をＦＤ部７に転送して
読み出して明出力とする。この各制御パルスの読み出し
タイミングによって、暗出力と明出力とを夫々サンプリ
ング出力してキャンセルすることにより、ｋＴＣノイ
ズ、低域１／ｆノイズ、ＦＰＮの抑制が可能となってい
る。更に画素部のＭＯＳ構造と走査回路などの周辺回路
のＭＯＳ構造とを同一のＣＭＯＳプロセスで形成できる
ため、歩留り、コストに関しても他のＣＣＤセンサ等よ
りも有利となっている。
ジスタ８は画素毎に設けられているので、過重な光電荷
による非破壊、及び転送ロスのない高感度の出力ＯＵＴ
が行える。また、アンプＭＯＳトランジスタ８をソース
フォロワで動作させるので、制御パルスφＴＸをローと
しているときにＦＤ部７を読み出して暗出力とし、制御
パルスφＴＸをハイとして光電荷をＦＤ部７に転送して
読み出して明出力とする。この各制御パルスの読み出し
タイミングによって、暗出力と明出力とを夫々サンプリ
ング出力してキャンセルすることにより、ｋＴＣノイ
ズ、低域１／ｆノイズ、ＦＰＮの抑制が可能となってい
る。更に画素部のＭＯＳ構造と走査回路などの周辺回路
のＭＯＳ構造とを同一のＣＭＯＳプロセスで形成できる
ため、歩留り、コストに関しても他のＣＣＤセンサ等よ
りも有利となっている。
【００１０】
【発明が解決しようとする課題】しかしながら、上記従
来例では光電変換素子上が完全にフォトゲート電極であ
るポリＳｉ電極で履れてしまっているため、ポリＳｉ電
極の光吸収によって感度、特に青色感度が低下してしま
う欠点があった。図８に、ポリＳｉの透過特性の一例を
示す。図によれば、可視光、特に青色（５００ｎｍ近
傍）以下の波長の光吸収が多いことがわかる。
来例では光電変換素子上が完全にフォトゲート電極であ
るポリＳｉ電極で履れてしまっているため、ポリＳｉ電
極の光吸収によって感度、特に青色感度が低下してしま
う欠点があった。図８に、ポリＳｉの透過特性の一例を
示す。図によれば、可視光、特に青色（５００ｎｍ近
傍）以下の波長の光吸収が多いことがわかる。
【００１１】本出願に係る発明の目的はポリＳｉ電極で
形成されたフォトゲートを持つ固体撮像装置の高感度化
である。
形成されたフォトゲートを持つ固体撮像装置の高感度化
である。
【００１２】
【課題を解決するための手段】上記目的を達成するため
本発明は、光電変換領域上の一部にのみフォトゲートを
設けることを特徴とする光電変換部の半導体層の濃度が
ある程度薄ければ（１×１０16ｃｍ-3以下）フォトゲー
ト下の横方向にも数μｍの空乏層が広がるため、十分光
電変換キャリアの収集能力がある。特にエリアセンサに
おいてマイクロレンズでフォトゲート以外の光電変換領
域に光を集光すれば青色感度低下を起こさず、理想的な
分光感度特性が得られる。
本発明は、光電変換領域上の一部にのみフォトゲートを
設けることを特徴とする光電変換部の半導体層の濃度が
ある程度薄ければ（１×１０16ｃｍ-3以下）フォトゲー
ト下の横方向にも数μｍの空乏層が広がるため、十分光
電変換キャリアの収集能力がある。特にエリアセンサに
おいてマイクロレンズでフォトゲート以外の光電変換領
域に光を集光すれば青色感度低下を起こさず、理想的な
分光感度特性が得られる。
【００１３】具体的には、空乏層を形成するフォトゲー
ト電極とその空乏層を光電変換領域とする画素を有する
光電変換装置において、上記フォトゲート電極を上記画
素の領域の一部にのみ形成したことを特徴とする。ま
た、空乏層を形成するフォトゲート電極と、上記空乏層
で発生した電荷を浮遊拡散層に転送する転送ゲートと、
上記浮遊拡散層の電位変化をソースフォロワ動作で読み
出すためのＭＯＳアンプとを備えた光電変換装置におい
て、上記フォトゲート電極を上記空乏層を含む画素領域
の領域の一部にのみ形成したことを特徴とする。また、
上記各画素上にマイクロレンズを形成し、そのマイクロ
レンズの集光領域には上記フォトゲート電極を形成しな
いことを特徴とする。さらに、上記フォトゲート電極を
形成しない画素領域のウェル濃度を１×１０14ｃｍ-3以
上の２×１０15ｃｍ-3以下で、その画素領域の開口部を
４×４μｍ2以下とすることで感度向上とクロストーク
の影響とを良好にできる。
ト電極とその空乏層を光電変換領域とする画素を有する
光電変換装置において、上記フォトゲート電極を上記画
素の領域の一部にのみ形成したことを特徴とする。ま
た、空乏層を形成するフォトゲート電極と、上記空乏層
で発生した電荷を浮遊拡散層に転送する転送ゲートと、
上記浮遊拡散層の電位変化をソースフォロワ動作で読み
出すためのＭＯＳアンプとを備えた光電変換装置におい
て、上記フォトゲート電極を上記空乏層を含む画素領域
の領域の一部にのみ形成したことを特徴とする。また、
上記各画素上にマイクロレンズを形成し、そのマイクロ
レンズの集光領域には上記フォトゲート電極を形成しな
いことを特徴とする。さらに、上記フォトゲート電極を
形成しない画素領域のウェル濃度を１×１０14ｃｍ-3以
上の２×１０15ｃｍ-3以下で、その画素領域の開口部を
４×４μｍ2以下とすることで感度向上とクロストーク
の影響とを良好にできる。
【００１４】また、Ｓｉ基板上に形成したＰ型ウェルと
該Ｐ型ウェル上の一部に形成したゲート絶縁膜と該ゲー
ト絶縁膜上に形成したフォトゲート電極と該フォトゲー
ト下に蓄積された光電荷をフローティングディフュージ
ョン部へ転送するための転送ゲートと上記フローティン
グディフュージョン部の光電荷をソースフォロワ形式で
伝送するソースフォロワアンプＭＯＳトランジスタとを
備えた光電変換装置において、上記フォトゲート電極形
状を前記ゲート絶縁膜上でリング状又はアンテナ形状又
は櫛形形状としたことを特徴とする。
該Ｐ型ウェル上の一部に形成したゲート絶縁膜と該ゲー
ト絶縁膜上に形成したフォトゲート電極と該フォトゲー
ト下に蓄積された光電荷をフローティングディフュージ
ョン部へ転送するための転送ゲートと上記フローティン
グディフュージョン部の光電荷をソースフォロワ形式で
伝送するソースフォロワアンプＭＯＳトランジスタとを
備えた光電変換装置において、上記フォトゲート電極形
状を前記ゲート絶縁膜上でリング状又はアンテナ形状又
は櫛形形状としたことを特徴とする。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態につい
て、各実施例とともに図面を参照しつつ、詳細に説明す
る。
て、各実施例とともに図面を参照しつつ、詳細に説明す
る。
【００１６】（第１実施例）図１，図２は本発明による
実施例の概念断面図と平面図である。図１において、１
はＳｉ基板、２はＰ型ウェル、３は素子分離領域である
厚いＳｉＯ2 膜、４はＭＯＳのゲート絶縁膜であるＳｉ
Ｏ2 膜、５はフォトゲート電極であるポリＳｉ電極、６
はフォトゲート下に蓄積された光電荷を７のフローティ
ングディフュージョン部（以下、ＦＤ部と称する）へ転
送するための転送ゲート、８はソースフォロワアンプＭ
ＯＳトランジスタ、９は選択スイッチＭＯＳトランジス
タ、１０は縦横に配列された画素の光電荷を選択的に垂
直方向に関して読み出す垂直出力線、１１はソースフォ
ロワアンプＭＯＳトランジスタ８の負荷の機能を有する
負荷ＭＯＳトランジスタ、１２はフォトゲート５の電位
により形成される空乏層で光電変換領域となる。
実施例の概念断面図と平面図である。図１において、１
はＳｉ基板、２はＰ型ウェル、３は素子分離領域である
厚いＳｉＯ2 膜、４はＭＯＳのゲート絶縁膜であるＳｉ
Ｏ2 膜、５はフォトゲート電極であるポリＳｉ電極、６
はフォトゲート下に蓄積された光電荷を７のフローティ
ングディフュージョン部（以下、ＦＤ部と称する）へ転
送するための転送ゲート、８はソースフォロワアンプＭ
ＯＳトランジスタ、９は選択スイッチＭＯＳトランジス
タ、１０は縦横に配列された画素の光電荷を選択的に垂
直方向に関して読み出す垂直出力線、１１はソースフォ
ロワアンプＭＯＳトランジスタ８の負荷の機能を有する
負荷ＭＯＳトランジスタ、１２はフォトゲート５の電位
により形成される空乏層で光電変換領域となる。
【００１７】図２において、光電変換に大きく寄与する
フォトゲート５をリング形状の大面積として制御パルス
φＰＧ端子が接続され、制御パルスφＴＸ端子が接続さ
れた転送ゲート電極６と、制御パルスφＲ端子が接続さ
れたリセット用ＭＯＳトランジスタのゲート電極と、電
源ＶDDが接続されたｎ+部と、ソースフォロワＭＯＳト
ランジスタ８のゲート電極が接続されたＦＤ部７とが形
成されている。
フォトゲート５をリング形状の大面積として制御パルス
φＰＧ端子が接続され、制御パルスφＴＸ端子が接続さ
れた転送ゲート電極６と、制御パルスφＲ端子が接続さ
れたリセット用ＭＯＳトランジスタのゲート電極と、電
源ＶDDが接続されたｎ+部と、ソースフォロワＭＯＳト
ランジスタ８のゲート電極が接続されたＦＤ部７とが形
成されている。
【００１８】ここで、本光電変換装置の動作を説明す
る。フォトゲート５のリング形状内へは直接、またフォ
トゲート５を透過して空乏層中に入射した光により、Ｐ
型ウェル２内に電子正孔対が図１の点線で示す空乏層に
発生し、制御パルスφＰＧの正パルスの電界により、正
孔はＰ型ウェル方向へ、電子はフォトゲート５下へ移動
する。対象画像による光量に応じた電子量の光電荷はフ
ォトゲート５下に蓄積され、転送期間に入ると、制御パ
ルスφＰＧを下げて制御パルスφＴＸをハイとすること
により、転送ゲート６をハイとして転送ＭＯＳトランジ
スタを介してＦＤ部７へ完全転送される。図１のＦＤ部
７の下部の点線で示す部分に電子を蓄積し、このＦＤ部
７の電位変化をソースフォロワアンプＭＯＳトランジス
タ８によりソースフォロワ動作で選択制御パルスφＳを
ハイとしまたゲート電圧ＶGをハイとして、負荷ＭＯＳ
トランジスタ１１を導通すると共に、選択スイッチＭＯ
Ｓトランジスタ９を導通し、垂直出力線１０を経て、外
部へ出力ＯＵＴさせる。こうして光電変換部を有するフ
ォトゲート５及びリング内下の光電荷の読み出し動作を
行う。
る。フォトゲート５のリング形状内へは直接、またフォ
トゲート５を透過して空乏層中に入射した光により、Ｐ
型ウェル２内に電子正孔対が図１の点線で示す空乏層に
発生し、制御パルスφＰＧの正パルスの電界により、正
孔はＰ型ウェル方向へ、電子はフォトゲート５下へ移動
する。対象画像による光量に応じた電子量の光電荷はフ
ォトゲート５下に蓄積され、転送期間に入ると、制御パ
ルスφＰＧを下げて制御パルスφＴＸをハイとすること
により、転送ゲート６をハイとして転送ＭＯＳトランジ
スタを介してＦＤ部７へ完全転送される。図１のＦＤ部
７の下部の点線で示す部分に電子を蓄積し、このＦＤ部
７の電位変化をソースフォロワアンプＭＯＳトランジス
タ８によりソースフォロワ動作で選択制御パルスφＳを
ハイとしまたゲート電圧ＶGをハイとして、負荷ＭＯＳ
トランジスタ１１を導通すると共に、選択スイッチＭＯ
Ｓトランジスタ９を導通し、垂直出力線１０を経て、外
部へ出力ＯＵＴさせる。こうして光電変換部を有するフ
ォトゲート５及びリング内下の光電荷の読み出し動作を
行う。
【００１９】本実施例で特徴的なことは、フォトゲート
５がリング状に形成されていることである。従って光電
変換領域の中央部にはポリＳｉ電極５がないため、ポリ
Ｓｉ電極による光吸収が起こらず直接空乏層に光子ｈν
が入力し、光感度の向上が達成できる。又、かかる光感
度向上により従来例よりもポリＳｉ膜厚を厚くすること
ができるため、高速駆動が行える。ソースフォロワＭＯ
Ｓトランジスタ８のフォトゲート電極もポリＳｉに限定
されることなく、ポリサイド、シリサイド、サリサイド
等の材料も使用可能となる。また、フォトゲート５をリ
ング状にすることにより、ポリＳｉの抵抗もそれほど大
きくならないため、高速駆動も可能である。さらに製造
工程も従来と同じでよい。
５がリング状に形成されていることである。従って光電
変換領域の中央部にはポリＳｉ電極５がないため、ポリ
Ｓｉ電極による光吸収が起こらず直接空乏層に光子ｈν
が入力し、光感度の向上が達成できる。又、かかる光感
度向上により従来例よりもポリＳｉ膜厚を厚くすること
ができるため、高速駆動が行える。ソースフォロワＭＯ
Ｓトランジスタ８のフォトゲート電極もポリＳｉに限定
されることなく、ポリサイド、シリサイド、サリサイド
等の材料も使用可能となる。また、フォトゲート５をリ
ング状にすることにより、ポリＳｉの抵抗もそれほど大
きくならないため、高速駆動も可能である。さらに製造
工程も従来と同じでよい。
【００２０】本実施例により高感度なＣＭＯＳセンサが
実現できるようになった。なお、ＣＭＯＳセンサに限定
されることなく、フォトゲートを用いるＣＭＤ等のセン
サにも応用できることは明らかである。
実現できるようになった。なお、ＣＭＯＳセンサに限定
されることなく、フォトゲートを用いるＣＭＤ等のセン
サにも応用できることは明らかである。
【００２１】又、本実施例において、フォトゲート電極
を形成しない画素領域の例えばウェル濃度を２×１０15
ｃｍ-3とし、開口面積を４×４μｍ2とすることによ
り、空乏層を開口部全領域に形成させ光電変換特性を向
上させている。これは、可視光（波長：４００〜８００
μｍ）の感度を得るためには、空乏層が２μｍ程度必要
となるため、ウェル濃度はｐ型ウェルを形成する濃度例
えば１×１０14ｃｍ-3以上で、２×１０15ｃｍ-3以下に
することが望ましい。また、空乏層以外の中性領域での
光吸収はクロストークの原因となるため、この領域は無
くしたほうが好ましく、従って、光感度の向上とクロス
トークの削減とのバランスから、開口面積を０を含まな
い４×４μｍ2以下と小さくする。
を形成しない画素領域の例えばウェル濃度を２×１０15
ｃｍ-3とし、開口面積を４×４μｍ2とすることによ
り、空乏層を開口部全領域に形成させ光電変換特性を向
上させている。これは、可視光（波長：４００〜８００
μｍ）の感度を得るためには、空乏層が２μｍ程度必要
となるため、ウェル濃度はｐ型ウェルを形成する濃度例
えば１×１０14ｃｍ-3以上で、２×１０15ｃｍ-3以下に
することが望ましい。また、空乏層以外の中性領域での
光吸収はクロストークの原因となるため、この領域は無
くしたほうが好ましく、従って、光感度の向上とクロス
トークの削減とのバランスから、開口面積を０を含まな
い４×４μｍ2以下と小さくする。
【００２２】（第２実施例）図３に本発明による第２実
施例の画素部の平面図を示す。１３は素子分離領域であ
る厚いＳｉＯ2 膜内に形成されたＭＯＳ構造による空乏
層である。本実施例で特徴的なことは、フォトゲート５
をリング状でなく、アンテナ状に形成したことである。
本実施例の形態は長方形画素を有するラインセンサに特
に有効となる。ラインセンサとする場合、図３では上下
に画素部をライン状に配列し、その画素部の光電荷を制
御パルスφＰＧ，φＴＸのタイミングによってソースフ
ォロワＭＯＳトランジスタ８のゲートに接続されたＦＤ
部７へ転送して、読み出すことができる。従って、ライ
ンセンサの画素数を高密度で配列でき、ライン上の解像
度を向上できる。ただし、図３にはリセット用ＭＯＳト
ランジスタと制御パルスφＲ端子は図示していない。
施例の画素部の平面図を示す。１３は素子分離領域であ
る厚いＳｉＯ2 膜内に形成されたＭＯＳ構造による空乏
層である。本実施例で特徴的なことは、フォトゲート５
をリング状でなく、アンテナ状に形成したことである。
本実施例の形態は長方形画素を有するラインセンサに特
に有効となる。ラインセンサとする場合、図３では上下
に画素部をライン状に配列し、その画素部の光電荷を制
御パルスφＰＧ，φＴＸのタイミングによってソースフ
ォロワＭＯＳトランジスタ８のゲートに接続されたＦＤ
部７へ転送して、読み出すことができる。従って、ライ
ンセンサの画素数を高密度で配列でき、ライン上の解像
度を向上できる。ただし、図３にはリセット用ＭＯＳト
ランジスタと制御パルスφＲ端子は図示していない。
【００２３】本実施例において、更にポリゲート面積を
減らすことができるので、更に高感度なＣＭＯＳセンサ
が実現できる。
減らすことができるので、更に高感度なＣＭＯＳセンサ
が実現できる。
【００２４】（第３実施例）図４に本発明による第３実
施例の画素部の平面図を示す。１３は素子分離領域であ
る厚いＳｉＯ2 膜内に形成されたＭＯＳ構造による空乏
層であり、ポリＳｉ層電極５が櫛型で空乏層１３の外側
を囲み、内側は直接光子ｈνが入力できるように形成さ
れている。本実施例で特徴的なことは、フォトゲート５
を画素用空乏層１３の両側に形成したことである。第２
実施例のように、画素の中央にフォトゲート５を設ける
と、画素の端部で発生したキャリアが隣接の画素へ漏れ
込むといった、いわゆるクロストークが大きくなる。従
ってクロストークが厳しい場合には本実施例の様に画素
の両側にフォトゲート５を設け、クロストークを低減さ
せる方法が有効となる。
施例の画素部の平面図を示す。１３は素子分離領域であ
る厚いＳｉＯ2 膜内に形成されたＭＯＳ構造による空乏
層であり、ポリＳｉ層電極５が櫛型で空乏層１３の外側
を囲み、内側は直接光子ｈνが入力できるように形成さ
れている。本実施例で特徴的なことは、フォトゲート５
を画素用空乏層１３の両側に形成したことである。第２
実施例のように、画素の中央にフォトゲート５を設ける
と、画素の端部で発生したキャリアが隣接の画素へ漏れ
込むといった、いわゆるクロストークが大きくなる。従
ってクロストークが厳しい場合には本実施例の様に画素
の両側にフォトゲート５を設け、クロストークを低減さ
せる方法が有効となる。
【００２５】本実施例において、クロストークの少いＣ
ＭＯＳセンサが実現できる。特に、ラインセンサとして
構成し、各画素毎に正確な画像信号を得る必要がある場
合には、例えばデジタル的に画像信号を処理して画素毎
に再現しようとする場合には、クロストークの影響を後
段で除去することが困難であるので、本構造が好都合で
ある。ただし、ラインセンサとした構造の場合に隣接画
素との連続性を保つ必要がある場合には、ある程度のク
ロストークが有効な場合があるので、状況によって図３
の構成を取るほうがよい。
ＭＯＳセンサが実現できる。特に、ラインセンサとして
構成し、各画素毎に正確な画像信号を得る必要がある場
合には、例えばデジタル的に画像信号を処理して画素毎
に再現しようとする場合には、クロストークの影響を後
段で除去することが困難であるので、本構造が好都合で
ある。ただし、ラインセンサとした構造の場合に隣接画
素との連続性を保つ必要がある場合には、ある程度のク
ロストークが有効な場合があるので、状況によって図３
の構成を取るほうがよい。
【００２６】（第４実施例）図５に本発明の第４実施例
の画素の平面図を示す。本実施例で特徴的なことは、フ
ォトゲート５をメッシュ状に形成したことである。画素
サイズが大きい場合、フォトゲート５の電界がおよばな
い領域が発生してしまうため、メッシュ状にフォトゲー
ト５を形成することにより、空乏層を光電変換全領域に
発生させる。
の画素の平面図を示す。本実施例で特徴的なことは、フ
ォトゲート５をメッシュ状に形成したことである。画素
サイズが大きい場合、フォトゲート５の電界がおよばな
い領域が発生してしまうため、メッシュ状にフォトゲー
ト５を形成することにより、空乏層を光電変換全領域に
発生させる。
【００２７】本実施例により大画素面積のＣＭＯＳセン
サが実現できる。 （第５実施例）図６に本発明による第１、第３実施例に
示したリング状、櫛形状のフォトゲート５を具備する光
電変換装置の画素部の断面図を示す。同図において、１
３は空乏層部分以外のＦＤ部やリセット用ＭＯＳトラン
ジスタ部分などを遮光する遮光膜、１４は各画素から所
定の波長成分のみを読み出すためのカラーフィルタ層、
１５は平坦化層、１６は対象画像からの反射光を集光す
るマイクロレンズである。
サが実現できる。 （第５実施例）図６に本発明による第１、第３実施例に
示したリング状、櫛形状のフォトゲート５を具備する光
電変換装置の画素部の断面図を示す。同図において、１
３は空乏層部分以外のＦＤ部やリセット用ＭＯＳトラン
ジスタ部分などを遮光する遮光膜、１４は各画素から所
定の波長成分のみを読み出すためのカラーフィルタ層、
１５は平坦化層、１６は対象画像からの反射光を集光す
るマイクロレンズである。
【００２８】本実施例ではオンチップマイクロレンズを
用いてフォトゲートのない光電変換領域に光を集光させ
たことを特徴とする。本実施例において、入射光のフォ
トゲートでの吸収が全くなくなるため感度が最も向上す
る。マイクロレンズの形状を細分化した形状に形成でき
るならば、第２、第４実施例のフォトゲート５のない部
分に集光することもできる。また、フォトゲート５部分
のあるなしに拘わらず、マイクロレンズ１６で空乏層全
体に集光しても、マイクロレンズ１６がない場合よりも
光感度は向上して、高いレベルの画像信号を得ることが
できる。
用いてフォトゲートのない光電変換領域に光を集光させ
たことを特徴とする。本実施例において、入射光のフォ
トゲートでの吸収が全くなくなるため感度が最も向上す
る。マイクロレンズの形状を細分化した形状に形成でき
るならば、第２、第４実施例のフォトゲート５のない部
分に集光することもできる。また、フォトゲート５部分
のあるなしに拘わらず、マイクロレンズ１６で空乏層全
体に集光しても、マイクロレンズ１６がない場合よりも
光感度は向上して、高いレベルの画像信号を得ることが
できる。
【００２９】しかし、フォトゲート５を光電変換領域の
一部に形成し、集中的にフォトゲート５が形成されない
光電変換領域に光を集光させることにより、高感度のＣ
ＭＯＳセンサが実現できる。
一部に形成し、集中的にフォトゲート５が形成されない
光電変換領域に光を集光させることにより、高感度のＣ
ＭＯＳセンサが実現できる。
【００３０】
【発明の効果】以上説明したように、本発明によれば、
特に青色領域の吸収が多いポリＳｉ電極を画素領域で平
面上小さくしたので、青色感度が良好なＣＭＯＳプロセ
スコンパチブルセンサが実現できるため、Ｓ／Ｎの良い
センサを低コストで作成できる。
特に青色領域の吸収が多いポリＳｉ電極を画素領域で平
面上小さくしたので、青色感度が良好なＣＭＯＳプロセ
スコンパチブルセンサが実現できるため、Ｓ／Ｎの良い
センサを低コストで作成できる。
【図１】本発明による第１実施例の画素構成図である。
【図２】本発明による第１実施例の画素平面図である。
【図３】本発明による第２実施例の画素平面図である。
【図４】本発明による第３実施例の画素平面図である。
【図５】本発明による第４実施例の画素平面図である。
【図６】本発明による第５実施例の画素平面図である。
【図７】従来の光電変換装置の概念断面図及び平面図で
ある。
ある。
【図８】ポリＳｉの波長に対する光透過率の関係を示す
グラフである。
グラフである。
１ ｎ型Ｓｉ基板 ２ Ｐ型ウェル ３ 素子分離用酸化膜 ４ ゲート酸化膜 ５ ポリＳｉフォトゲート ６ 転送ゲート ７ フローティングディフュージョン部 ８ 増幅用ＭＯＳトランジスタ ９ 選択スイッチ用ＭＯＳ １０ 垂直出力線 １１ ソースフォロワの負荷ＭＯＳ １２ 空乏層 １３ 光電変換領域
Claims (4)
- 【請求項１】 空乏層を形成するフォトゲート電極とそ
の空乏層を光電変換領域とする画素を有する光電変換装
置において、 前記フォトゲート電極を前記画素の領域の一部にのみ形
成したことを特徴とする光電変換装置。 - 【請求項２】 空乏層を形成するフォトゲート電極と、
前記空乏層で発生した電荷を浮遊拡散層に転送する転送
ゲートと、前記浮遊拡散層の電位変化をソースフォロワ
動作で読み出すためのＭＯＳアンプとを備えた光電変換
装置において、 前記フォトゲート電極を前記空乏層を含む画素領域の領
域の一部にのみ形成したことを特徴とする光電変換装
置。 - 【請求項３】 請求項２に記載の光電変換装置におい
て、前記各画素上にマイクロレンズを形成し、そのマイ
クロレンズの集光領域には前記フォトゲート電極を形成
しないことを特徴とする光電変換装置。 - 【請求項４】 Ｓｉ基板上に形成したＰ型ウェルと該
Ｐ型ウェル上の一部に形成したゲート絶縁膜と該ゲート
絶縁膜上に形成したフォトゲート電極と該フォトゲート
下に蓄積された光電荷をフローティングディフュージョ
ン部へ転送するための転送ゲートと前記フローティング
ディフュージョン部の光電荷をソースフォロワ形式で伝
送するソースフォロワアンプＭＯＳトランジスタとを備
えた光電変換装置において、 前記フォトゲート電極形状を前記ゲート絶縁膜上でリン
グ状又はアンテナ形状又は櫛形形状としたことを特徴と
する光電変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20071195A JP3618842B2 (ja) | 1995-08-07 | 1995-08-07 | 光電変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20071195A JP3618842B2 (ja) | 1995-08-07 | 1995-08-07 | 光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0951085A true JPH0951085A (ja) | 1997-02-18 |
| JP3618842B2 JP3618842B2 (ja) | 2005-02-09 |
Family
ID=16428955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20071195A Expired - Fee Related JP3618842B2 (ja) | 1995-08-07 | 1995-08-07 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3618842B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001006566A1 (de) * | 1999-07-20 | 2001-01-25 | Institut Für Mikroelektronik Stuttgart | Bildzelle, bildsensor und herstellungsverfahren hierfür |
| WO2002029823A2 (en) * | 2000-09-29 | 2002-04-11 | Innovative Technology Licensing, Llc | Compact ultra-low noise high-bandwidth pixel amplifier for single-photon readout of photodetectors |
| KR100348835B1 (ko) * | 1998-04-03 | 2002-08-17 | 닛본 덴기 가부시끼가이샤 | 액티브 ｘ-ｙ 어드레싱가능형 고체 촬상 센서 및 그 동작 방법 |
| US6445052B1 (en) * | 2001-01-05 | 2002-09-03 | United Microelectronics Corp. | Power lateral diffused MOS transistor |
| KR20030044333A (ko) * | 2001-11-29 | 2003-06-09 | 주식회사 하이닉스반도체 | 씨모스 이미지 센서 |
| CN102449766A (zh) * | 2010-02-12 | 2012-05-09 | 三星电子株式会社 | 图像传感器及其操作方法 |
-
1995
- 1995-08-07 JP JP20071195A patent/JP3618842B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100348835B1 (ko) * | 1998-04-03 | 2002-08-17 | 닛본 덴기 가부시끼가이샤 | 액티브 ｘ-ｙ 어드레싱가능형 고체 촬상 센서 및 그 동작 방법 |
| WO2001006566A1 (de) * | 1999-07-20 | 2001-01-25 | Institut Für Mikroelektronik Stuttgart | Bildzelle, bildsensor und herstellungsverfahren hierfür |
| WO2002029823A2 (en) * | 2000-09-29 | 2002-04-11 | Innovative Technology Licensing, Llc | Compact ultra-low noise high-bandwidth pixel amplifier for single-photon readout of photodetectors |
| WO2002029823A3 (en) * | 2000-09-29 | 2002-07-11 | Innovative Tech Licensing Llc | Compact ultra-low noise high-bandwidth pixel amplifier for single-photon readout of photodetectors |
| US6445052B1 (en) * | 2001-01-05 | 2002-09-03 | United Microelectronics Corp. | Power lateral diffused MOS transistor |
| KR20030044333A (ko) * | 2001-11-29 | 2003-06-09 | 주식회사 하이닉스반도체 | 씨모스 이미지 센서 |
| CN102449766A (zh) * | 2010-02-12 | 2012-05-09 | 三星电子株式会社 | 图像传感器及其操作方法 |
| EP2534688A2 (en) * | 2010-02-12 | 2012-12-19 | Samsung Electronics Co., Ltd. | Image sensor and operating method |
| EP2534688A4 (en) * | 2010-02-12 | 2014-07-23 | Samsung Electronics Co Ltd | IMAGE SENSOR AND ACTUATION METHOD |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3618842B2 (ja) | 2005-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3645585B2 (ja) | オーバフロードレイン構造を有する電荷結合素子型固体撮像装置 | |
| US7833814B2 (en) | Method of forming pinned photodiode (PPD) pixel with high shutter rejection ratio for snapshot operating CMOS sensor | |
| US6326230B1 (en) | High speed CMOS imager with motion artifact supression and anti-blooming | |
| EP0757476B1 (en) | Solid state image pickup apparatus | |
| US7253461B2 (en) | Snapshot CMOS image sensor with high shutter rejection ratio | |
| JP3584196B2 (ja) | 受光素子及びそれを有する光電変換装置 | |
| EP2267777A2 (en) | Solid-state image sensing device | |
| US7781719B2 (en) | High sensitivity and high dynamic-range CMOS image sensor pixel structure with dynamic C-V characteristics | |
| US7259361B2 (en) | Producing method for solid-state image pickup device including formation of a carrier accumulating region | |
| JP2002237614A (ja) | 光電変換装置及びその駆動方法並びに情報処理装置 | |
| JP2003234496A (ja) | 固体撮像装置およびその製造方法 | |
| KR20080018252A (ko) | 확장된 매설 접점을 이용한 감소된 이미저 혼신 및 픽셀노이즈 | |
| JP2006278539A (ja) | Ｍｏｓ型固体撮像装置 | |
| JPH1041493A (ja) | 固体撮像素子 | |
| JP2866328B2 (ja) | 固体撮像素子 | |
| JP3618842B2 (ja) | 光電変換装置 | |
| JP2006108497A (ja) | 固体撮像装置 | |
| US9876041B2 (en) | Solid-state imaging device and method of manufacturing the same | |
| Lo | Solid state image sensor: technologies and applications | |
| JPH0965210A (ja) | 光電変換装置 | |
| KR101672545B1 (ko) | 고체 촬상 소자 및 그 구동 방법 | |
| JPH1074926A (ja) | 固体撮像素子 | |
| KR100769563B1 (ko) | 누설 전류를 감소시킨 이미지 센서 | |
| US7344911B2 (en) | CMOS image sensor and method for fabricating the same | |
| US5909041A (en) | Photogate sensor with improved responsivity |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040726 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040922 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041111 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |