JPH0950760A - Electron source base plate, image forming device and manufacture thereof - Google Patents

Electron source base plate, image forming device and manufacture thereof

Info

Publication number
JPH0950760A
JPH0950760A JP20243195A JP20243195A JPH0950760A JP H0950760 A JPH0950760 A JP H0950760A JP 20243195 A JP20243195 A JP 20243195A JP 20243195 A JP20243195 A JP 20243195A JP H0950760 A JPH0950760 A JP H0950760A
Authority
JP
Japan
Prior art keywords
layer
electron
wiring
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20243195A
Other languages
Japanese (ja)
Other versions
JP3450533B2 (en
Inventor
Osamu Takamatsu
修 高松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP20243195A priority Critical patent/JP3450533B2/en
Publication of JPH0950760A publication Critical patent/JPH0950760A/en
Application granted granted Critical
Publication of JP3450533B2 publication Critical patent/JP3450533B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an image forming device, which can obtain the image of high quality with the arrangement of picture elements at a high density, by using an electron source base plate, in which the generation of short-circuiting of an element electrode is prevented at the time of wiring to improve the reliability of an electrical connection part. SOLUTION: Element electrodes 11, 12 are formed on a board, which is previously washed, by printing or the like. The wiring 13 of a first layer is formed by the thick film printing, and furthermore, a layer-to-layer insulating film 14 of the first layer is formed so as to cross the wiring 13. A layer-to-layer insulating film 15 of a second layer 15 is formed on the layer-to-layer insulating film 14 of the first layer so as to secure the insulating performance. The wiring 16 of a second layer is formed in an area between two ladder-shaped Y-directional patterns of the layer-to-layer insulating film 14 of the first layer through the layer-to-layer insulating film 15 of the second layer. Furthermore, connection of an element electrode 11 and the wiring 16 thereof is performed at the same time with the forming of the wiring 16 of the second layer. Finally, a film 17 of an electron emitting part is formed, and an electron emitting element for electron source is completed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電子源およびその
応用である表示装置等の画像形成装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron source and its application to an image forming apparatus such as a display device.

【0002】[0002]

【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の2種類が知られている。冷陰極電子源には
電界放出型(以下、FEと称する)、金属/絶縁層/金
属型(以下、MIMと称する)や、表面伝導型電子放出
素子等がある。
2. Description of the Related Art Conventionally, two types of electron emitting devices, a thermionic electron source and a cold cathode electron source, are known. Cold cathode electron sources include field emission type (hereinafter referred to as FE), metal / insulating layer / metal type (hereinafter referred to as MIM), and surface conduction type electron emitting devices.

【0003】FE型の例としては、Dykeらの報告(W.
P. Dyke and W. W. Dolan, "Field emission", Advance
in Electron Physics, 8, 89(1956))に記載のもの、S
pindtの報告(C. A. Spindt, "Physical Properties of
thin-film field emission cathodes with molybdeniu
m cones", J. Appl. Phys., 47, 5248(1976))に記載の
もの等が知られている。
An example of the FE type is reported by Dyke et al. (W.
P. Dyke and WW Dolan, "Field emission", Advance
in Electron Physics, 8, 89 (1956)), S
Report of pindt (CA Spindt, "Physical Properties of
thin-film field emission cathodes with molybdeniu
m cones ", J. Appl. Phys., 47, 5248 (1976)) and the like are known.

【0004】MIM型の例としては、Meadの報告(C.
A. Mead, "The tunnel-emission amplifier", J. Appl.
Phys., 32, 646(1961))に記載のもの等が知られてい
る。
As an example of the MIM type, a report by Mead (C.
A. Mead, "The tunnel-emission amplifier", J. Appl.
Phys., 32, 646 (1961)) and the like are known.

【0005】表面伝導型電子放出素子の例としては、エ
リンソンの報告(M. I. Elinson, Radio Eng. Electron
Phys., 10(1965))に記載のもの等がある。
As an example of the surface conduction electron-emitting device, a report by Elinson (MI Elinson, Radio Eng. Electron
Phys., 10 (1965)).

【0006】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より、電子放出が生ずる現象を利用するものである。
[0006] The surface conduction electron-emitting device utilizes the phenomenon that electron emission occurs when a current flows through a small-area thin film formed on a substrate in parallel with the film surface.

【0007】この表面伝導型電子放出素子としては、前
記のエリンソンの報告に記載のSnO2薄膜を用いたも
の、Au薄膜によるもの(G. Dittmer,"Thin Solid Fil
ms",9, 317(1972))、In23/SnO2薄膜によるも
の(M. Hartwell and C. G. Fonstad,"IEEE Trans. ED
Conf.", 519(1975))、カーボン薄膜によるもの(荒木
ら,真空,第26巻,第1号,22頁(1983))な
どが報告されている。
As the surface conduction electron-emitting device, one using the SnO 2 thin film described in the above-mentioned Erinson report, one using an Au thin film (G. Dittmer, "Thin Solid Fil") is used.
ms ", 9,317 (1972)), In 2 O 3 / SnO 2 thin film (M. Hartwell and CG Fonstad," IEEE Trans. ED
Conf. ", 519 (1975)), carbon thin films (Araki et al., Vacuum, Vol. 26, No. 1, p. 22 (1983)) and the like.

【0008】これらの表面伝導型電子放出素子の典型的
な素子構成として前述のハートウェル(Hartwell)の素
子の構成を図5に示す。同図において、1は基板であ
る。2は電子放出部形成用薄膜で、スパッタリングで形
成されたH型形状の金属酸化物薄膜等からなり、後述の
通電フォーミングと呼ばれる通電処理により電子放出部
3が形成される。なお、図中の素子電極間隔L1は、
0.5〜1.0mm、W’は、0.1mmで設定されて
いる。なお、電子放出部3の位置および形状については
不明であるので模式図として表わした。
FIG. 5 shows the structure of the Hartwell device described above as a typical device structure of these surface conduction electron-emitting devices. In the figure, 1 is a substrate. Reference numeral 2 denotes a thin film for forming an electron emitting portion, which is made of an H-shaped metal oxide thin film formed by sputtering or the like, and the electron emitting portion 3 is formed by an energization process called energization forming described later. The element electrode spacing L1 in the figure is
0.5-1.0 mm, W'is set to 0.1 mm. Since the position and shape of the electron emitting portion 3 are unknown, it is shown as a schematic diagram.

【0009】従来、これらの表面伝導型電子放出素子に
おいては、電子放出をおこなう前に電子放出部形成用薄
膜2を予めフォーミングと呼ばれる通電処理によって電
子放出部3を形成するのが一般的であった。即ち、通電
フォーミングとは、前記電子放出部形成用薄膜2の両端
に直流電圧あるいは非常にゆっくりとした昇電圧、例え
ば1V/分程度を印加通電し、導電性薄膜を局所的に破
壊、変形もしくは変質せしめ、電気的に高抵抗な状態に
した電子放出部3を形成することである。なお、電子放
出部3は電子放出部形成用薄膜2の一部に亀裂が発生
し、その亀裂付近から電子放出が行われる。以下、フォ
ーミングにより発生した電子放出部を含む電子放出部形
成用薄膜を電子放出部を含む薄膜(図中4)と呼ぶ。前
記フォーミング処理をした表面伝導型電子放出素子は、
上述の電子放出部を含む薄膜4に電圧を印加し、素子表
面に電流を流すことにより、上述の電子放出部3より電
子を放出せしめるものである。
Conventionally, in these surface conduction electron-emitting devices, it is general that the electron-emitting portion forming thin film 2 is formed with the electron-emitting portion 3 in advance by an energization process called forming before the electron emission. It was That is, the energization forming means that a direct current voltage or a very slow rising voltage, for example, about 1 V / min is applied to both ends of the electron emission portion forming thin film 2 to energize the thin film 2 to locally break, deform or deform the conductive thin film. This is to form the electron-emitting portion 3 which has been altered so as to have an electrically high resistance state. In the electron emitting portion 3, a crack is generated in a part of the electron emitting portion forming thin film 2, and electrons are emitted from the vicinity of the crack. Hereinafter, the thin film for forming an electron emitting portion including the electron emitting portion generated by forming will be referred to as a thin film including an electron emitting portion (4 in the figure). The surface conduction electron-emitting device that has been subjected to the forming treatment,
A voltage is applied to the thin film 4 including the electron emitting portion described above, and a current is caused to flow on the surface of the device, so that electrons are emitted from the electron emitting portion 3 described above.

【0010】さらに、通常はフォーミング工程の終了後
に、「活性化」と呼ばれる工程が導入されている。この
目的は、フォーミングにより高抵抗化された表面伝導型
電子放出素子に一定の電圧を一定時間通電しつづけるこ
とによって、電子放出量を増加せしめることである。
Furthermore, a step called "activation" is usually introduced after the forming step is completed. The purpose is to increase the amount of electron emission by continuously applying a constant voltage to the surface conduction electron-emitting device whose resistance has been increased by forming for a constant time.

【0011】上述の表面伝導型放出素子は構造が単純で
製造も容易であることから、それを大面積にわたり多数
配列形成できるという利点を有している。そこでこの特
徴を生かすべく各種の応用が研究されている。例えば、
荷電ビーム源、画像形成装置等の表示装置等への応用が
あげられる。
The surface conduction electron-emitting device described above has an advantage that a large number of it can be arrayed over a large area because it has a simple structure and is easy to manufacture. Therefore, various applications have been studied to make full use of this feature. For example,
Examples of applications include a charged beam source and a display device such as an image forming device.

【0012】配線、絶縁膜の形成には、スクリーン印刷
法が用いられることがある。これは導電性ペーストや絶
縁性ペーストをスクリーンを通して直接パターン印刷し
た後、焼成して電極配線パターンや絶縁膜を形成する方
法であり、この印刷法によるパターニングは大面積基板
に対応可能であり、1基板当りの処理時間もホトリソ技
術に比べて短く、低コストにできる。
A screen printing method may be used to form the wiring and the insulating film. This is a method in which a conductive paste or an insulating paste is directly pattern-printed through a screen and then baked to form an electrode wiring pattern or an insulating film. The patterning by this printing method can be applied to a large area substrate. The processing time per substrate is shorter than that of the photolithography technique, and the cost can be reduced.

【0013】[0013]

【発明が解決しようとする課題】しかしながら、以上説
明したような表面伝導型電子放出素子を画像形成装置と
して大面積化するには以下のような問題点がある。
However, there are the following problems in increasing the area of the surface conduction electron-emitting device as described above as an image forming apparatus.

【0014】上記のような印刷法を用いてレジストイン
クや導電性ペースト、絶縁性ペーストの流動性、転写性
等に起因して印刷パターンが変形しやすいことから、パ
ターンの寸法精度が低かった。そのため、場合によって
は第2層目の配線パターンの位置ずれやダレにより、素
子電極と短絡を生じてしまっていた。また、そのため
に、画像形成装置としては欠陥の生じることがあった。
Since the printing pattern is easily deformed due to the fluidity and transferability of the resist ink, the conductive paste and the insulating paste by using the above printing method, the dimensional accuracy of the pattern is low. Therefore, in some cases, a short circuit with the device electrode occurs due to the positional deviation or sagging of the second layer wiring pattern. Further, for this reason, a defect may occur in the image forming apparatus.

【0015】従って、本発明は上記の課題を解決すべく
行われたものであって、その目的とするところは、電子
源基板形成において、配線形成時の素子電極との短絡を
低減して電気的接続部分の信頼性向上を実現し、その電
子源基板を用いる画像形成装置において、より高密度な
画素配列による高品位な画像を得られるようにすること
にある。
Therefore, the present invention has been made to solve the above-mentioned problems, and an object thereof is to reduce a short circuit with an element electrode at the time of forming a wiring in the formation of an electron source substrate, thereby reducing electric power consumption. It is intended to improve the reliability of the electronically connected portion so that an image forming apparatus using the electron source substrate can obtain a high-quality image by a higher-density pixel array.

【0016】[0016]

【課題を解決するための手段】本発明は、基板上に一対
の素子電極を含む電子放出素子複数個を、絶縁層を介し
て直交する複数の第1層の配線と複数の第2層の配線の
交差する位置に配設する電子源基板の製造方法におい
て、 1)基板上に複数の素子電極対を形成する工程、 2)第1層の配線を形成する工程、 3)該第1層の配線と前記素子電極対の一方の素子電極
(第1の素子電極)を接続する工程、 4)帯状絶縁層であって前記第1層の配線と交差する部
分(連結部)およびその近傍以外の中央部分が開口して
いる絶縁層を、第2層の配線を形成する位置に形成する
工程、 5)前記帯状絶縁層上に該絶縁層の幅以下の幅を有する
第2層の配線を形成する工程、 6)前記第2層の配線と、前記第1の素子電極に対向す
る素子電極(第2の素子電極)とを接続する工程、 7)前記素子電極対に基づいて電子放出素子を形成する
工程 を含むことを特徴とする電子源基板の製造方法、ならび
にその方法で製造される電子源基板、さらにはその電子
源基板と、画像が形成される領域を備えた基板とを対向
させ、支持枠を介して接合する工程、両基板の間の空間
を減圧状態とする工程、前記電子源基板に画像形成用の
駆動回路を接続する工程を含む画像形成装置の製造方法
ならびにその方法で製造される画像形成装置を提供す
る。
According to the present invention, a plurality of electron-emitting devices including a pair of device electrodes are provided on a substrate, and a plurality of first-layer wirings and a plurality of second-layer wirings which are orthogonal to each other with an insulating layer interposed therebetween are provided. In a method of manufacturing an electron source substrate arranged at positions where wiring intersects, 1) a step of forming a plurality of element electrode pairs on the substrate, 2) a step of forming a wiring of a first layer, 3) the first layer Connecting the wiring of FIG. 3 and one of the element electrodes (first element electrode) of the element electrode pair, 4) Except for the portion (connecting portion) of the band-shaped insulating layer that intersects with the wiring of the first layer and its vicinity A step of forming an insulating layer having an opening in the central portion thereof at a position where the wiring of the second layer is formed, 5) A wiring of a second layer having a width equal to or smaller than the width of the insulating layer is formed on the strip-shaped insulating layer. Step of forming, 6) the wiring of the second layer and the device electrode (second device) facing the first device electrode. Device electrode), and 7) a step of forming an electron-emitting device based on the device electrode pair, and a method of manufacturing an electron source substrate, and an electron source substrate manufactured by the method. Furthermore, a step of facing the electron source substrate and a substrate having an area where an image is formed and bonding them via a support frame, a step of reducing the pressure between the two substrates, Provided are a method of manufacturing an image forming apparatus including a step of connecting a drive circuit for image formation, and an image forming apparatus manufactured by the method.

【0017】[0017]

【発明の実施の形態】以下、図面を参照して本発明を詳
細に説明する。
DETAILED DESCRIPTION OF THE INVENTION The present invention will be described in detail below with reference to the drawings.

【0018】図1に、本発明の方法で製造される電子源
基板の代表的な素子構造を示す。
FIG. 1 shows a typical device structure of an electron source substrate manufactured by the method of the present invention.

【0019】図2に、本発明の電子源基板の製造方法の
手順を示した。この図2では、不図示の基板上に電子放
出素子を3個×3個の計9個、マトリクス状に配線と共
に形成した例を示した。図中、11および12は一対の
素子電極、13は第1層の配線、14は第1層の層間絶
縁膜、15は第2層の層間絶縁膜、16は第2層の配
線、17は電子放出部形成用薄膜である。
FIG. 2 shows the procedure of the method of manufacturing the electron source substrate of the present invention. In FIG. 2, an example is shown in which a total of 9 electron-emitting devices (3 × 3) are formed on a substrate (not shown) together with wiring in a matrix. In the figure, 11 and 12 are a pair of device electrodes, 13 is a first layer wiring, 14 is a first layer interlayer insulating film, 15 is a second layer interlayer insulating film, 16 is a second layer wiring, and 17 is It is a thin film for forming an electron emitting portion.

【0020】以下、図2に従って本発明の電子源基板製
造方法を詳細に説明する。
The method of manufacturing the electron source substrate of the present invention will be described in detail below with reference to FIG.

【0021】まず、あらかじめ洗浄された基板に、素子
電極の印刷・焼成を行い、素子電極11・12からなる
素子電極対を形成する(図2(a))。本電極は電子放
出部薄膜と配線とのオーム接触を良好にするために設け
られるものである。通常、電子放出部薄膜は、配線用の
導体層と比ベて著しく薄い膜であるために「ヌレ性」、
「段差保持性」等の問題を回避するために設けているも
のである。従って、スパッタリング法等によって配線用
の導体層を薄膜にて構成する場合は、電子放出部薄膜の
形成は必ずしも別個に行う必要はなく、配線導体と同時
に形成することが可能である。
First, element electrodes are printed and baked on a previously washed substrate to form element electrode pairs consisting of the element electrodes 11 and 12 (FIG. 2A). This electrode is provided to improve the ohmic contact between the electron emission thin film and the wiring. In general, the electron-emitting portion thin film is a film that is extremely thin as compared with the conductor layer for wiring, and thus has "wetness",
This is provided in order to avoid problems such as “step-holding property”. Therefore, when the conductor layer for wiring is formed of a thin film by a sputtering method or the like, the electron emission portion thin film does not necessarily have to be formed separately, but can be formed simultaneously with the wiring conductor.

【0022】電極の形成方法としては、真空蒸着法、ス
パッタリング法、プラズマCVD法等の真空系を用いる
方法や、触媒に金属成分およびガラス成分を混合した厚
膜ペーストを印刷、焼成することにより形成する厚膜印
刷法がある。
As a method for forming the electrodes, a method using a vacuum system such as a vacuum vapor deposition method, a sputtering method, a plasma CVD method or the like is formed by printing and firing a thick film paste in which a metal component and a glass component are mixed with a catalyst. There is a thick film printing method.

【0023】本発明の製造方法では、フォトリソエ程を
必要としない厚膜印刷法を用いる場合に工程の短縮が最
も顕著である。しかしながら、電子放出部近傍の電極は
膜厚が小さいことが望ましい。そこで、厚膜印刷法を用
いる場合はその際使用するペーストとして有機金属化合
物を含有するMODペーストを使用することが好まし
い。もちろん、これ以外の成膜方法を用いてもさしつか
えなく、また、構成材料としては、電気伝導性のある材
料であれば特に限定されるものではない。
In the manufacturing method of the present invention, the shortening of the process is most remarkable when the thick film printing method which does not require the photolithography process is used. However, it is desirable that the electrode near the electron emitting portion has a small film thickness. Therefore, when the thick film printing method is used, it is preferable to use an MOD paste containing an organometallic compound as the paste used at that time. Of course, any other film forming method may be used, and the constituent material is not particularly limited as long as it is an electrically conductive material.

【0024】次に、第1層の配線13を形成する(図2
(b))。配線の形成は、素子電極11および12の形
成と同様の方法を適用して行うことが可能であるが、配
線の場合には、電極部分と異なり、膜厚は厚い方が電気
抵抗を低減できて有利である。そこで、厚膜印刷法を用
いるのが有利である。当然のことながら、薄膜配線の適
用も可能であるが、膜厚を厚くするには時間が必要とな
り、不利である。
Next, the first layer wiring 13 is formed (FIG. 2).
(B)). The wiring can be formed by applying the same method as the formation of the device electrodes 11 and 12, but in the case of wiring, unlike the electrode portion, a thicker film can reduce the electric resistance. Is advantageous. Therefore, it is advantageous to use the thick film printing method. As a matter of course, thin film wiring can be applied, but it is disadvantageous because it takes time to increase the film thickness.

【0025】次に、帯状の第1層の層間絶縁膜14を形
成する(図2(c))。この層間絶縁膜は、図2(c)
のように第1層の配線に直交する形で形成され、第1層
の配線との交差部にあるX方向のパターン(交差部にお
いて第1層の配線を完全にカバーする必要があるため、
その交差部およびその近傍を含めた大きさを持ったパタ
ーンとする)で連結された2本のY方向パターンから成
る梯子形状とする。この絶縁膜は、絶縁性を保てる材料
からなるものであればよい。例えば、SiO2薄膜、金
属成分を含まない厚膜ペーストによる膜等が挙げられ
る。
Next, a strip-shaped first layer interlayer insulating film 14 is formed (FIG. 2C). This interlayer insulating film is shown in FIG.
Pattern in the X direction at the intersection with the first layer wiring as described above (because it is necessary to completely cover the first layer wiring at the intersection,
It is a ladder shape composed of two patterns in the Y direction connected to each other at the intersection and the vicinity thereof. The insulating film may be made of a material that can maintain the insulating property. Examples thereof include a SiO 2 thin film and a film made of a thick film paste containing no metal component.

【0026】次に、第2層の層間絶縁膜15を、前記の
第1層の層間絶縁膜上に形成して、絶縁性を確実とする
(図2(d))。
Next, the second-layer interlayer insulating film 15 is formed on the first-layer interlayer insulating film to ensure insulation (FIG. 2 (d)).

【0027】次に第2層の配線16を形成する(図2
(e))。このとき、配線16の形成は、前記第1層の
層間絶縁層14の梯子型状の2本のY方向パターンの間
の領域で、前記の第2層の層間絶縁膜15を介して行
う。さらに、その第2層の配線16の形成と同時に素子
電極11とその配線16との接続も行う。形成方法は、
第1層の配線と同様の方法が適用可能である。このよう
に、第1層の絶縁膜の2本のY方向パターンの中に第2
層の配線を設けることにより、絶縁層が土手の役割を果
して、第2層の配線形成時にだれによる素子電極との短
絡が防止される。また、このような方法によれば、第2
層の配線形成と同時に、その配線と素子電極との接続が
行われることから、接続パターンを設ける必要がなく、
工程数の低減が可能である。
Next, the second layer wiring 16 is formed (see FIG. 2).
(E)). At this time, the wiring 16 is formed in the region between the two ladder-shaped Y-direction patterns of the first interlayer insulating layer 14 with the second interlayer insulating film 15 interposed therebetween. Further, the device electrode 11 and the wiring 16 are connected at the same time when the wiring 16 of the second layer is formed. The formation method is
The same method as that for the wiring of the first layer can be applied. In this way, the second Y-direction pattern of the first-layer insulating film
By providing the wiring of the layer, the insulating layer plays a role of a bank to prevent a short circuit with the element electrode due to a sag when the wiring of the second layer is formed. Further, according to such a method, the second
Since the wiring and the element electrode are connected at the same time when the wiring of the layer is formed, it is not necessary to provide a connection pattern,
The number of steps can be reduced.

【0028】最後に電子放出部の膜17を形成して、電
子源用の電子放出素子(3個×3個の計9個)が完成す
る(図2(f))。成膜方法および電子放出部(表面伝
導型電子放出素子)の形成方法は、従来の方法をそのま
ま適用することが可能である(後述)。
Finally, the film 17 of the electron-emitting portion is formed, and the electron-emitting device for the electron source (3 × 3 = 9 in total) is completed (FIG. 2 (f)). As the film forming method and the electron emitting portion (surface conduction electron emitting device) forming method, the conventional method can be applied as it is (described later).

【0029】本図では、9素子部分のみを図示したが、
これを複数個、同時に形成するようにすることで、単純
マトリクス構成の電子源を作製することができる。
Although only the 9-element portion is shown in this figure,
By forming a plurality of these at the same time, an electron source having a simple matrix structure can be manufactured.

【0030】本発明は、画像形成装置の中でも、表面伝
導型電子放出素子を用いた単純マトリクス方式の画像形
成装置において優れた効果をもたらすものであり、また
厚膜印刷法を用いた画像形成装置の製造方法において優
れた効果をもたらすものである。
The present invention provides an excellent effect in a simple matrix type image forming apparatus using surface conduction electron-emitting devices among the image forming apparatuses, and an image forming apparatus using a thick film printing method. Which has an excellent effect in the production method of.

【0031】以下に、本発明に関わる表面伝導型電子放
出素子の基本的な構成、その製造方法および特徴(例え
ば、特開平2−56822等を参考にして)について概
説する。
The basic structure of the surface conduction electron-emitting device according to the present invention, its manufacturing method and its features (for example, refer to JP-A-2-56822) will be outlined below.

【0032】本発明に関わる表面伝導型電子放出素子に
おいては、 1)フォーミングと呼ばれる通電処理前の電子放出部形
成用薄膜は、微粒子分散体を分散し形成された微粒子か
らなる薄膜、あるいは有機金属等を加熱焼成し形成され
た微粒子からなる薄膜等、基本的には、微粒子より構成
され、 2)フォーミングと呼ばれる通電処理後の電子放出部を
含む薄膜は、電子放出部、電子放出部を含む薄膜とも基
本的には微粒子より構成される。
In the surface conduction electron-emitting device according to the present invention, 1) a thin film for forming an electron-emitting portion before energization treatment called forming is a thin film composed of fine particles formed by dispersing a fine particle dispersion, or an organic metal. And the like, which is basically composed of fine particles, such as a thin film made of fine particles formed by heating and baking the above, and 2) a thin film including an electron emission portion after energization treatment called forming includes an electron emission portion and an electron emission portion. The thin film is basically composed of fine particles.

【0033】図6(a)および(b)は、それぞれ、本
発明にかかわる基本的な表面伝導型電子放出素子の構成
を示す平面図および断面図である。図6を用いて、本発
明にかかわる素子の基本的な構成を説明するが、本発明
の電子源および画像形成装置では後述するように、この
表面伝導型電子放出素子を多数個、同一基体上に配線電
極と共に形成しているものである。
FIGS. 6 (a) and 6 (b) are a plan view and a sectional view, respectively, showing the structure of a basic surface conduction electron-emitting device according to the present invention. The basic structure of the element according to the present invention will be described with reference to FIG. 6. In the electron source and the image forming apparatus of the present invention, as will be described later, a large number of surface conduction electron-emitting devices are provided on the same substrate. It is formed together with the wiring electrode.

【0034】図6において1は絶縁性基板、5と6は素
子電極、4は電子放出部を含む薄膜、3は電子放出部で
ある。
In FIG. 6, 1 is an insulating substrate, 5 and 6 are device electrodes, 4 is a thin film including an electron emitting portion, and 3 is an electron emitting portion.

【0035】絶縁性基板1としては、石英ガラス、Na
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等により形成したSiO2(絶縁
体層)を積層したガラス基板等およびアルミナ等のセラ
ミックス等があげられる。
As the insulating substrate 1, quartz glass, Na
Examples thereof include glass having a reduced content of impurities such as glass, soda lime glass, a glass substrate having a soda lime glass laminated with SiO 2 (insulator layer) formed by a sputtering method, and ceramics such as alumina.

【0036】対向する素子電極5および6の材料として
は一般的な導電体が用いられ、例えば、Ni、Cr、A
u、Mo、W、Pt、Ti、Al、Cu、Pd、Ag、
Ru、Ta、Pb、Zr、Hf、Sb、La等の金属、
あるいはこれらの金属の合金、ならびにPd、Ag、A
u、RuO2、Pd−Ag等の金属または金属酸化物と
ガラス等から構成される印刷導体、In23−SnO2
等の透明導電体およびポリシリコン等の半導体材料等が
挙げられる。
As the material of the device electrodes 5 and 6 which face each other, a general electric conductor is used. For example, Ni, Cr, A
u, Mo, W, Pt, Ti, Al, Cu, Pd, Ag,
Metals such as Ru, Ta, Pb, Zr, Hf, Sb and La,
Or alloys of these metals, as well as Pd, Ag, A
A printed conductor composed of a metal or metal oxide such as u, RuO 2 , Pd-Ag or the like and glass, In 2 O 3 —SnO 2
And transparent semiconductors and semiconductor materials such as polysilicon.

【0037】素子電極間隔L1は、数Å〜数百μmであ
り、素子電極の製法の基本となるフォトリソグラフィー
技術、即ち、露光機の性能とエッチング方法等や、素子
電極間に印加する電圧と電子放出し得る電界強度等によ
り設定されるが、好ましくは、数μm〜より数十μmで
ある。素子電極長さW1、素子電極5および6の膜厚d
は、電極の抵抗値、後述するX、Y配線との結線、多数
配置された電子源の配置上の間題より適宜設計され、通
常は、素子電極長さW1は、数μm〜数百μmであり、
素子電極5および6の膜厚dは、数百Å〜数千Åであ
る。
The element electrode spacing L1 is several Å to several hundreds of μm, and is based on the photolithography technology that is the basis of the method of manufacturing the element electrodes, that is, the performance and etching method of the exposure device, the voltage applied between the element electrodes, and the like. Although it is set depending on the electric field strength capable of emitting electrons, etc., it is preferably several μm to several tens μm. Device electrode length W1, film thickness of device electrodes 5 and 6 d
Is appropriately designed according to the resistance value of the electrode, the connection with X and Y wirings described later, and the layout of a large number of electron sources. Normally, the element electrode length W1 is several μm to several hundred μm. And
The film thickness d of the device electrodes 5 and 6 is several hundred Å to several thousand Å.

【0038】絶縁性基板1上に設けられた対向する素子
電極対5・6間および素子電極対5・6上に設けられた
電子放出部を含む薄膜4は、電子放出部3を含むが、図
7(b)に示された場合だけでなく、素子電極5および
6上には設けられない場合もある。すなわち、絶縁性基
板1上に、先述した電子放出部形成用薄膜、対向する素
子電極対5・6の順に積層される場合もあり得る。ま
た、製法によっては、対向する素子電極対5・6間の間
隔部全体が電子放出部として機能する場合もある。この
電子放出部を含む薄膜4の膜厚は、数Å〜数千Åであ
り、素子電極5および6へのステップカバレージ、電子
放出部3と素子電極5・6間の抵抗値および電子放出部
3の導電性微粒子の粒径、後述する通電処理条件等によ
って適宜設定される。その抵抗値は、103〜107Ω/
□のシート抵抗値を示す。
The thin film 4 including the electron-emitting portion provided between the opposing element electrode pairs 5 and 6 provided on the insulating substrate 1 and on the element electrode pair 5.6 includes the electron-emitting portion 3, Not only the case shown in FIG. 7 (b), but it may not be provided on the device electrodes 5 and 6. That is, there may be a case where the above-described thin film for forming an electron emission portion and the opposing element electrode pair 5 and 6 are laminated in this order on the insulating substrate 1. In addition, depending on the manufacturing method, the entire space between the opposing device electrode pairs 5 and 6 may function as an electron emitting portion. The film thickness of the thin film 4 including the electron emitting portion is several Å to several thousand Å, and the step coverage to the element electrodes 5 and 6, the resistance value between the electron emitting portion 3 and the element electrodes 5 and 6, and the electron emitting portion. It is appropriately set depending on the particle diameter of the conductive fine particles of No. 3, the energization processing conditions described later, and the like. The resistance value is 10 3 to 10 7 Ω /
The sheet resistance value of □ is shown.

【0039】電子放出部を含む薄膜4を構成する材料と
しては、Pd、Pt、Ru、Ag、Au、Ti、In、
Cu、Cr、Fe、Zn、Sn、Ta、W、Pb等の金
属;PdO、SnO2、In23、PbO、Sb23
の酸化物;HfB2、ZrB2、LaB6、CeB6、YB
4、GdB4等の硼化物;TiC、ZrC、HfC、Ta
C、SiC、WC等の炭化物;TiN、ZrN、HfN
等の窒化物;Si、Ge等の半導体;カーボン等を挙げ
ることができる。
Materials for forming the thin film 4 including the electron emitting portion include Pd, Pt, Ru, Ag, Au, Ti, In,
Metals such as Cu, Cr, Fe, Zn, Sn, Ta, W and Pb; oxides such as PdO, SnO 2 , In 2 O 3 , PbO and Sb 2 O 3 ; HfB 2 , ZrB 2 , LaB 6 , CeB. 6 , YB
4 , boride such as GdB 4 ; TiC, ZrC, HfC, Ta
Carbides such as C, SiC, WC; TiN, ZrN, HfN
And the like; semiconductors such as Si and Ge; carbon and the like.

【0040】なお、ここで述べる微粒子膜とは、複数の
微粒子が集合した膜であり、その微細構造として、微粒
子が個々に分散配置した状態のみならず、微粒子が互い
に隣接あるいは重なり合った状態(島状も含む)の膜を
指しており、微粒子の粒径は、数Å〜数千Å、好ましく
は10Å〜200Åである。
The fine particle film described here is a film in which a plurality of fine particles are aggregated, and its fine structure is not only in the state where the fine particles are individually dispersed and arranged but also in the state where the fine particles are adjacent to each other or overlap each other (island). (Including the shape), and the particle size of the fine particles is several Å to several thousand Å, preferably 10 Å to 200 Å.

【0041】電子放出部3は電子放出部を含む薄膜4の
一部に形成された高抵抗の亀裂であり、通電フォーミン
グ等により形成される。また、亀裂内には数Å〜数百Å
の粒径の導電性微粒子を有することもある。この導電性
微粒子は電子放出部を含む薄膜4を構成する物質の少な
くとも一部の元素を含んでいる。また、電子放出部3お
よびその近傍の電子放出部を含む薄膜4は炭素または炭
素化合物を有することもある。
The electron emitting portion 3 is a high resistance crack formed in a part of the thin film 4 including the electron emitting portion, and is formed by energization forming or the like. Also, several Å to several hundred Å in the crack
In some cases, the conductive fine particles having the particle size of The conductive fine particles contain at least a part of the elements that constitute the thin film 4 including the electron emitting portion. Further, the thin film 4 including the electron emitting portion 3 and the electron emitting portion in the vicinity thereof may have carbon or a carbon compound.

【0042】電子放出部3を有する電子放出素子の製造
方法としては様々な方法が考えられるが、その1例を図
7に示す。2は電子放出部形成用薄膜で例えば微粒子膜
が挙げられる。
Various methods are conceivable as a method of manufacturing the electron-emitting device having the electron-emitting portion 3, one example of which is shown in FIG. Reference numeral 2 is a thin film for forming an electron emitting portion, and for example, a fine particle film can be mentioned.

【0043】以下、順を追ってこの素子の製造方法の説
明を図6および図7に基づいて説明する。
Hereinafter, the method of manufacturing this element will be described step by step with reference to FIGS. 6 and 7.

【0044】1)絶縁性基板1を洗剤、純水および有機
溶剤により十分に洗浄後、真空蒸着法、スパッタ法等に
より素子電極材料を堆積後、フォトリソグラフィー技術
により、その絶縁性基板1の面上に素子電極5および6
を形成する(図7(a))。
1) After the insulating substrate 1 is thoroughly washed with a detergent, pure water and an organic solvent, element electrode materials are deposited by a vacuum deposition method, a sputtering method or the like, and then the surface of the insulating substrate 1 is formed by a photolithography technique. Device electrodes 5 and 6 on top
Is formed (FIG. 7A).

【0045】2)絶縁性基板1上に設けられた素子電極
5と6の間に有機金属溶液を塗布して放置することによ
り、有機金属薄膜を形成する。なおここで言う有機金属
溶液とは、前記Pd,Ru,Ag,Au,Ti,In,
Cu,Cr,Fe,Zn,Sn,Ta,W,Pb等の金
属を構成元素とする有機化合物の溶液である。この後、
有機金属薄膜を加熱焼成処理し、リフトオフ、エッチン
グ等によりパターニングし、電子放出部形成用薄膜2を
形成する(図7(b))。
2) An organic metal thin film is formed by applying an organic metal solution between the device electrodes 5 and 6 provided on the insulating substrate 1 and leaving it to stand. The organometallic solution referred to here means Pd, Ru, Ag, Au, Ti, In,
It is a solution of an organic compound whose constituent elements are metals such as Cu, Cr, Fe, Zn, Sn, Ta, W, and Pb. After this,
The organometallic thin film is heat-fired and patterned by lift-off, etching, etc. to form the electron-emitting portion forming thin film 2 (FIG. 7B).

【0046】なお、ここでは有機金属の塗布法により説
明したが、これに限るものではなく、真空蒸着法、スパ
ッタ法、化学的気相堆積法、分散塗布法、ディッピング
法、スピナー法等によって形成される場合もある。
Although the organic metal coating method has been described here, the present invention is not limited to this, and a vacuum deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, a dipping method, a spinner method, or the like is used. It may be done.

【0047】3)続いて、フォーミングと呼ばれる通電
処理を行う。通電フォーミングは素子電極5・6間に不
図示の電源により通電を行い、電子放出部形成用薄膜2
を局所的に破壊、変形もしくは変質せしめ、構造を変化
させた部位を形成させるものである。この局所的に構造
変化させた部位を電子放出部3と呼ぶ(図7(c))。
先に説明したように、電子放出部3は導電性微粒子で構
成されていることを本発明者は観察している。
3) Subsequently, energization processing called forming is performed. The energization forming is performed by energizing the device electrodes 5 and 6 with a power source (not shown) to form the electron emission portion forming thin film 2
Is locally destroyed, deformed or altered to form a site with a changed structure. The part where the structure is locally changed is called an electron emitting part 3 (FIG. 7C).
As described above, the present inventor has observed that the electron emitting portion 3 is composed of conductive fine particles.

【0048】次に上記フォーミング処理の電圧波形の1
例を図8に示す。
Next, 1 of the voltage waveform of the forming process is performed.
An example is shown in FIG.

【0049】電圧波形は特にパルス形状が好ましく、パ
ルス波高値が一定の電圧パルスを連続的に印加する場合
(図8(a))と、パルス波高値を増加させながら電圧
パルスを印加する場合(図8(b))とがある。まず、
パルス波高値を一定電圧とした場合(図8(a))につ
いて説明する。
The voltage waveform is preferably a pulse shape, and the voltage pulse having a constant pulse peak value is continuously applied (FIG. 8A) and the voltage pulse is applied while increasing the pulse peak value (FIG. 8A). 8 (b)). First,
A case where the pulse crest value is a constant voltage (FIG. 8A) will be described.

【0050】図8(a)におけるT1およびT2は電圧波
形のパルス幅とパルス間隔であり、T1を1μ秒〜10
ミリ秒、T2を10μ秒〜100ミリ秒とし、三角波の
波高値(通電フォーミング時のピーク電圧)は表面伝導
型電子放出素子の形態に応じて適宜選択し、適当な真空
度、例えば1×10-5Torr程度の真空雰囲気下で、
数秒〜数十分印加する。なお、素子の電極間に印加する
波形は三角波に限定する必要はなく、矩形波など所望の
波形を用いてもよい。また、その波高値およびパルス幅
・パルス間隔等についても上述の値に限ることなく、電
子放出部が良好に形成されれば所望の値を選択すること
ができる。
In FIG. 8A, T1 and T2 are the pulse width and pulse interval of the voltage waveform, and T1 is 1 μsec to 10 μs.
Millisecond, T2 is set to 10 μsec to 100 msec, the peak value of the triangular wave (peak voltage during energization forming) is appropriately selected according to the form of the surface conduction electron-emitting device, and a suitable vacuum degree, for example, 1 × 10. In a vacuum atmosphere of about -5 Torr,
Apply for several seconds to several tens of minutes. The waveform applied between the electrodes of the element is not limited to the triangular wave, and a desired waveform such as a rectangular wave may be used. Further, the crest value, the pulse width, the pulse interval, etc. are not limited to the above values, and a desired value can be selected as long as the electron emitting portion is formed well.

【0051】図8(b)におけるT1およびT2は、図8
(a)の場合と同様であり、三角波の波高値(通電フォ
ーミング時のピーク電圧)は、例えば0.1Vステップ
程度ずつ増加させ適当な真空雰囲気下で印加する。
T1 and T2 in FIG.
Similar to the case of (a), the peak value of the triangular wave (peak voltage during energization forming) is increased by, for example, about 0.1 V step and applied in an appropriate vacuum atmosphere.

【0052】なお、この場合の通電フォーミング処理
は、パルス間隔T2中に、電子放出部形成用薄膜2を局
所的に破壊・変形しない程度の電圧、例えば0.1V程
度の電圧で、素子電流を測定し、抵抗値を求め、例えば
1MΩ以上の抵抗を示した時に通電フォーミング終了と
する。
In the energization forming process in this case, the device current is set to a voltage that does not locally break or deform the electron emission portion forming thin film 2 during the pulse interval T2, for example, a voltage of about 0.1V. The resistance value is measured, and the energization forming is completed when the resistance value is, for example, 1 MΩ or more.

【0053】次に通電フォーミングが終了した素子に活
性化工程と呼ぶ処理を施すことが望ましい。
Next, it is desirable to perform a process called an activation process on the element for which the energization forming has been completed.

【0054】活性化工程とは、例えば、10-4〜10-5
Torr程度の真空度で、通電フォーミング同様、パル
ス波高値が一定の電圧パルスを繰返し印加する処理のこ
とであり、真空中に存在する有機物質に起因する炭素も
しくは炭素化合物を薄膜上に堆積させ素子電流If、放
出電流Ieを著しく変化させる処理である。活性化工程
は素子電流Ifと放出電流Ieを測定しながら、例えば、
放出電流Ieが飽和した時点で終了する。また、印加す
る電圧パルスは動作駆動電圧で行うことが好ましい。
The activation step is, for example, 10 -4 to 10 -5.
Similar to the energization forming, it is a process of repeatedly applying a voltage pulse having a constant pulse peak value at a vacuum degree of about Torr. Carbon or a carbon compound derived from an organic substance existing in a vacuum is deposited on a thin film to form an element. This is a process of remarkably changing the current If and the emission current Ie. In the activation process, while measuring the device current If and the emission current Ie, for example,
The process ends when the emission current Ie is saturated. Further, it is preferable that the applied voltage pulse is an operation drive voltage.

【0055】なお、ここで炭素もしくは炭素化合物と
は、グラファイト(単結晶および多結晶の両方を指
す。)、非晶質カーボン(非晶質カーボンおよび多結晶
グラファイトの混合物を指す)であり、その膜厚は50
0Å以下が好ましく、より好ましくは300Å以下であ
る。
Here, carbon or carbon compound means graphite (refers to both single crystal and polycrystal) and amorphous carbon (refers to a mixture of amorphous carbon and polycrystal graphite). Film thickness is 50
It is preferably 0 Å or less, more preferably 300 Å or less.

【0056】こうして作製した電子放出素子は、通電フ
ォーミング工程、活性化工程における真空度よりも高い
真空度の雰囲気下に置いて動作駆動させるのがよい。ま
た、さらに高い真空度の雰囲気下で、80℃〜150℃
の加熱後に動作駆動させることが望ましい。
The electron-emitting device thus manufactured is preferably operated and driven in an atmosphere having a vacuum degree higher than the vacuum degree in the energization forming step and the activation step. Also, in an atmosphere with a higher degree of vacuum, 80 ° C to 150 ° C
It is desirable to drive after heating.

【0057】なお、通電フォーミング工程、活性化処理
した真空度より高い真空度とは、例えば約10-6Tor
r以上の真空度であり、より好ましくは超高真空系であ
り、新たに炭素もしくは炭素化合物が導電薄膜上にほと
んど堆積しない真空度である。こうすることによって、
素子電流If、放出電流Ieを安定化させることが可能と
なる。
The vacuum degree higher than the vacuum degree obtained by the energization forming process and the activation treatment means, for example, about 10 −6 Tor.
The degree of vacuum is equal to or higher than r, more preferably an ultrahigh vacuum system, and the degree of vacuum is such that new carbon or carbon compound is hardly deposited on the conductive thin film. By doing this,
It is possible to stabilize the device current If and the emission current Ie.

【0058】次に上述のような素子構成と製造方法によ
って作成された本発明に関わる電子放出素子の基本特性
について図9および図10を用いて説明する。
Next, the basic characteristics of the electron-emitting device according to the present invention produced by the above-described device structure and manufacturing method will be described with reference to FIGS. 9 and 10.

【0059】図9は図6で示した構成を有する素子の電
子放出特性を測定するための測定評価装置の概略構成図
である。図9において、1は絶縁性基板、5および6は
素子電極、4は電子放出部を含む薄膜、3は電子放出部
を示す。また、91は素子に素子電圧Vfを印加するた
めの電源、90は素子電極5・6間の電子放出部を含む
薄膜4を流れる素子電流Ifを測定するための電流計、
94は素子の電子放出部より放出される放出電流Ieを
捕捉するためのアノード電極、93はアノード電極94
に電圧を印加するための高圧電源、92は素子の電子放
出部3より放出される放出電流Ieを測定するための電
流計である。電子放出素子の上記素子電流Ifおよび放
出電流Ieの測定にあたっては、素子電極5および6に
電源91と電流計90とを接続し、その電子放出素子の
上方に高圧電源93と電流計92とを接続したアノード
電極94を配置している。また、本電子放出素子および
アノード電極94は真空装置内に配置され、その真空装
置には排気ポンプおよび真空計等の真空装置に必要な機
器が具備されており、所望の真空下にて本素子の測定評
価を行えるようになっている。なお、アノード電極の電
圧は1〜10kV、アノード電極と電子放出素子との距
離Hは3〜8mmの範囲で測定した。
FIG. 9 is a schematic block diagram of a measurement / evaluation apparatus for measuring electron emission characteristics of an element having the structure shown in FIG. In FIG. 9, 1 is an insulating substrate, 5 and 6 are device electrodes, 4 is a thin film including an electron emitting portion, and 3 is an electron emitting portion. Further, 91 is a power supply for applying a device voltage Vf to the device, 90 is an ammeter for measuring a device current If flowing through the thin film 4 including the electron emitting portion between the device electrodes 5 and 6, and
94 is an anode electrode for capturing the emission current Ie emitted from the electron emission portion of the device, and 93 is an anode electrode 94.
A high voltage power supply for applying a voltage to the device, and an ammeter 92 for measuring an emission current Ie emitted from the electron emitting portion 3 of the device. To measure the device current If and the emission current Ie of the electron-emitting device, a power supply 91 and an ammeter 90 are connected to the device electrodes 5 and 6, and a high-voltage power supply 93 and an ammeter 92 are connected above the electron-emitting device. The connected anode electrode 94 is arranged. Further, the present electron-emitting device and the anode electrode 94 are arranged in a vacuum device, and the vacuum device is equipped with equipment necessary for the vacuum device such as an exhaust pump and a vacuum gauge. The measurement and evaluation of can be performed. The voltage of the anode electrode was 1 to 10 kV, and the distance H between the anode electrode and the electron-emitting device was 3 to 8 mm.

【0060】図9に示した測定評価装置により測定され
た放出電流Ieおよび素子電流Ifと素子電圧Vfの関係
の典型的な例を図10に示す。なお、図10は任意単位
で示されており、放出電流Ieは素子電流Ifのおよそ1
000分の1程度である。図からも明らかなように、本
電子放出素子は放出電流Ieに対して3つの特性を有す
る。
FIG. 10 shows a typical example of the relationship between the emission current Ie and the device current If and the device voltage Vf measured by the measurement / evaluation apparatus shown in FIG. Note that FIG. 10 is shown in arbitrary units, and the emission current Ie is about 1 of the device current If.
It is about 1/000. As is clear from the figure, this electron-emitting device has three characteristics with respect to the emission current Ie.

【0061】第1に、本素子では、ある電圧(閾値電圧
と呼ぶ。図10中のVth)以上の素子電圧を印加する
と、急激に放出電流Ieが増加する。一方、閾値電圧よ
り低い電圧では放出電流Ieはほとんど検出されない。
すなわち、放出電流Ieに対する明確な閾値電圧Vthを
持った非線形素子である。
First, in this device, when a device voltage higher than a certain voltage (called threshold voltage, Vth in FIG. 10) is applied, the emission current Ie rapidly increases. On the other hand, at a voltage lower than the threshold voltage, the emission current Ie is hardly detected.
That is, it is a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie.

【0062】第2に、放出電流Ieが素子電圧Vfに依存
するため、放出電流Ieは素子電圧Vfで制御できる。
Secondly, since the emission current Ie depends on the element voltage Vf, the emission current Ie can be controlled by the element voltage Vf.

【0063】第3に、アノード電極94に捕捉される電
荷量は、素子電圧Vfを印加する時間により制御でき
る。
Thirdly, the amount of charge trapped in the anode electrode 94 can be controlled by the time for which the device voltage Vf is applied.

【0064】以上のような特性を有するため、本発明に
関わる電子放出素子は、他方面への応用が期待される。
また、素子電流Ifは素子電圧Vfに対して単調に増加す
る(M1)特性の例を図10に示したが、この他にも、
素子電流Ifが素子電圧Vfに対して電圧制御型負性抵抗
(VCNR)特性を示す場合もある。この場合も電子放
出素子は上述した3つの特性を有する。なお、予め導電
性微粒子を分散して構成した表面伝導型電子放出素子に
おいては、前記本発明の基本的な素子構成の基本的な製
造方法の一部を変更しても作製できる。
Since the electron-emitting device according to the present invention has the above characteristics, it is expected to be applied to the other surface.
Further, FIG. 10 shows an example of the (M1) characteristic that the element current If monotonously increases with respect to the element voltage Vf.
In some cases, the device current If exhibits a voltage control type negative resistance (VCNR) characteristic with respect to the device voltage Vf. Also in this case, the electron-emitting device has the above-mentioned three characteristics. A surface conduction electron-emitting device having conductive fine particles dispersed therein can be manufactured by partially modifying the basic manufacturing method of the basic device structure of the present invention.

【0065】次に、本発明の電子源および画像形成装置
について述ベる。
Next, the electron source and the image forming apparatus of the present invention will be described.

【0066】画像形成装置に用いられる電子源基板は複
数の表面伝導型電子放出素子を基板上に配列することに
より形成される。表面伝導型電子放出素子の配列の方式
には表面伝導型電子放出素子を並列に配置し、個々の素
子の両端を配線で接続する梯子型配置や、表面伝導型電
子放出素子の一対の素子電極にそれぞれX方向配線、Y
方向配線を接続した単純マトリクス配置(以下、マトリ
クス型配置電子源基板と呼ぶ)があげられるが、本発明
はマトリクス型配置電子源基板に関するものである。
The electron source substrate used in the image forming apparatus is formed by arranging a plurality of surface conduction electron-emitting devices on the substrate. The surface conduction electron-emitting devices are arranged in a ladder-type arrangement in which the surface conduction electron-emitting devices are arranged in parallel and each end of each device is connected by wiring, or a pair of surface-conduction electron-emitting device electrodes. X direction wiring, Y respectively
A simple matrix arrangement in which directional wirings are connected (hereinafter referred to as a matrix-type arrangement electron source substrate) can be mentioned. The present invention relates to a matrix-type arrangement electron source substrate.

【0067】以下、この原理に基づき構成した電子源基
板の構成について図11を用いて説明する。111は絶
縁性基板、112はX方向配線、113はY方向配線、
114は表面伝導型電子放出素子、115は結線であ
る。同図において、絶縁性基板111は、前述したガラ
ス等であり、その大きさおよび厚みは、表面伝導型電子
放出素子の個数および個々の素子の設計上の形状、さら
には電子源の使用時に容器の一部を構成する場合には、
その容器を真空に保持するための条件等に依存して適宜
設定される。m本のX方向配線112はDx1、Dx2・
・・Dxmからなり、絶縁性基板111上に、所定の形
状にパターニングされた導電性金属等からなり、多数の
表面伝導型電子放出素子にほぼ均等な電圧が供給される
ように、材料、膜厚、配線幅等が設定される。Y方向配
線113は、Dy1、Dy2・・・Dynのn本の配線よ
りなり、X方向配線112と同様に所定の形状にパター
ニングされた導電性金属等からなり、多数の表面伝導型
電子放出素子にほぼ均等な電圧が供給されるように、材
料、膜厚、配線幅等が設定される。
The structure of the electron source substrate constructed based on this principle will be described below with reference to FIG. 111 is an insulating substrate, 112 is X-direction wiring, 113 is Y-direction wiring,
114 is a surface conduction electron-emitting device, and 115 is a connection. In the figure, the insulating substrate 111 is the above-mentioned glass or the like, and the size and thickness of the insulating substrate 111 are the number of surface conduction electron-emitting devices and the design shape of each device, and the container when the electron source is used. Part of the
It is appropriately set depending on the conditions for holding the container in vacuum. The m X-direction wirings 112 are Dx1, Dx2.
..Dxm, which is made of a conductive metal or the like patterned in a predetermined shape on the insulating substrate 111, and is made of a material and a film so that a substantially uniform voltage is supplied to a large number of surface conduction electron-emitting devices. Thickness, wiring width, etc. are set. The Y-direction wiring 113 is composed of n wirings Dy1, Dy2, ... Dyn, and is made of a conductive metal or the like patterned into a predetermined shape like the X-direction wiring 112, and has a large number of surface conduction electron-emitting devices. The material, the film thickness, the wiring width, and the like are set so that a substantially uniform voltage is supplied to.

【0068】これらm本のX方向配線112とn本のY
方向配線113の間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成する。
なお、このm、nは共に正の整数である。不図示の層間
絶縁層は、SiO2等からなる層であり、X方向配線1
12を形成した絶縁性基板111の全面または一部に所
定の形状で形成され、特にX方向配線112とY方向配
線113の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。また、X方向配線112と
Y方向配線113は、それぞれ外部端子として引き出さ
れている。
These m X-direction wirings 112 and n Y-wirings
An interlayer insulating layer (not shown) is provided between the direction wirings 113 and electrically separated to form a matrix wiring.
Note that both m and n are positive integers. The interlayer insulating layer (not shown) is a layer made of SiO 2, etc.
12 is formed on the entire surface or a part of the insulating substrate 111 having a predetermined shape, and the film thickness, material, and manufacturing method are appropriately selected so as to withstand the potential difference at the intersection of the X-direction wiring 112 and the Y-direction wiring 113. Is set. The X-direction wiring 112 and the Y-direction wiring 113 are drawn out as external terminals.

【0069】なおここでは、m本のX方向配線112の
上にn本のY方向配線113を層間絶縁層を介して設置
した例で説明しているが、n本のY方向配線113の上
にm本のX方向配線112を層間絶縁層を介して設置す
ることもできる。
Here, an example in which n Y-direction wirings 113 are provided on m X-direction wirings 112 via an interlayer insulating layer has been described. Alternatively, m X-direction wirings 112 can be installed via an interlayer insulating layer.

【0070】さらに、前述と同様にして、表面伝導型電
子放出素子114の対向する素子電極(不図示)がDx
1、Dx2・・・Dxmのm本のX方向配線112と、D
y1、Dy2・・・Dynのn本のY方向配線113と結
線115によって電気的に接続されているものである。
Further, in the same manner as described above, the opposing device electrodes (not shown) of the surface conduction electron-emitting device 114 are Dx.
1, Dx2 ... Dxm m X-direction wirings 112, D
It is electrically connected to n Y-direction wirings 113 of y1, Dy2 ... Dyn by a connection 115.

【0071】なお、m本のX方向配線112とn本のY
方向配線113と結線115と素子電極の導電性金属
は、その構成元素の一部または全部が同一であっても異
なってもよく、Ni、Cr、Au、Mo、W、Pt、T
i、Al、Cu、Pd等の金属またはそれらの合金;P
d、Ag、Au、RuO2、Pd−Ag等の金属または
金属酸化物とガラス等から構成される印刷導体;In2
3−SnO2等の透明導体およびポリシリコン等の半導
体材料等より適宜選択される。また表面伝導型電子放出
素子は、絶縁性基板111あるいは不図示の層間絶縁層
上のどちらに形成してもよい。
Incidentally, m X-direction wirings 112 and n Y-direction wirings are provided.
The directional wiring 113, the connection 115, and the conductive metal of the device electrode may have some or all of the constituent elements that are the same or different, and Ni, Cr, Au, Mo, W, Pt, and T may be used.
Metals such as i, Al, Cu and Pd or alloys thereof; P
A printed conductor composed of a metal or metal oxide such as d, Ag, Au, RuO 2 , Pd-Ag and glass; In 2
It is appropriately selected from transparent conductors such as O 3 —SnO 2 and semiconductor materials such as polysilicon. The surface conduction electron-emitting device may be formed either on the insulating substrate 111 or on an interlayer insulating layer (not shown).

【0072】また、前記X方向配線112には、X方向
に配列する表面伝導型電子放出素子114の行を任意に
走査するための走査信号を印加するための不図示の走査
信号発生手段が電気的に接続されている。一方Y方向配
線113には、Y方向に配列する表面伝導型電子放出素
子114の列の各列を任意に変調するための変調信号を
印加するための不図示の変調信号発生手段が電気的に接
続されている。
Further, a scanning signal generating means (not shown) for applying a scanning signal for arbitrarily scanning a row of the surface conduction electron-emitting devices 114 arranged in the X direction is electrically connected to the X-direction wiring 112. Connected to each other. On the other hand, a modulation signal generating means (not shown) for electrically applying a modulation signal for arbitrarily modulating each row of the surface conduction electron-emitting devices 114 arranged in the Y direction to the Y-direction wiring 113. It is connected.

【0073】さらに、各表面伝導型電子放出素子に印加
される駆動電圧は、その素子に印加される走査信号と変
調信号の差電圧として供給されるものである。上記の構
成において単純なマトリクス配線だけで個別の素子を選
択して独立に駆動可能になる。
Further, the drive voltage applied to each surface conduction electron-emitting device is supplied as a difference voltage between the scanning signal and the modulation signal applied to the device. In the above structure, individual elements can be selected and driven independently with simple matrix wiring.

【0074】次に、以上のようにして作製される単純マ
トリクス配置の電子源を用いた画像形成装置について、
図3および図4を用いて説明する。図3は画像形成装置
の基本構成図であり、図4はその画像形成装置に用いら
れる蛍光膜のパターンである。
Next, regarding the image forming apparatus using the electron source of the simple matrix arrangement manufactured as described above,
This will be described with reference to FIGS. 3 is a basic configuration diagram of the image forming apparatus, and FIG. 4 is a pattern of a fluorescent film used in the image forming apparatus.

【0075】図3において31は上述のようにして電子
放出素子を基板上に作成した電子源基板、34は電子放
出素子に相当し、35および36は表面伝導型電子放出
素子の一対の素子電極と接続されたX方向配線およbび
Y方向配線である。32は電子源基板31を固定したリ
アプレート、40はガラス基板37の内面の蛍光膜38
とメタルバック39等が形成されたフェースプレート、
33は支持枠であり、リアプレート32、支持枠33お
よびフェースプレート40にフリットガラス等を塗布
し、大気中あるいは窒素中で400〜500℃で10分
以上焼成することで封着して外囲器41を構成する。
In FIG. 3, 31 is an electron source substrate in which the electron-emitting device is formed on the substrate as described above, 34 is an electron-emitting device, and 35 and 36 are a pair of device electrodes of the surface conduction electron-emitting device. X-direction wiring and b-direction wiring connected to 32 is a rear plate to which the electron source substrate 31 is fixed, 40 is a fluorescent film 38 on the inner surface of the glass substrate 37.
And a face plate on which a metal back 39 and the like are formed,
Reference numeral 33 denotes a support frame, which is coated with frit glass or the like on the rear plate 32, the support frame 33, and the face plate 40, and is sealed and sealed by baking at 400 to 500 ° C. for 10 minutes or more in the air or nitrogen. The container 41 is configured.

【0076】外囲器41は、上述の如くフェースプレー
ト40、支持枠33、リアプレート32で構成される
が、リアプレート32は主に電子源基板31の強度を補
強する目的で設けられることから、電子源基板31自体
で十分な強度を持つ場合は別体のリアプレート32は不
要であり、電子源基板31に直接、支持枠33を封着
し、フェースプレート40、支持枠33および電子源基
板31で外囲器41を構成しても良い。さらには、フェ
ースプレート40とリアプレート32の間にスペーサー
と呼ばれる耐大気圧支持部材を設置することで大気圧に
対して十分な強度を持つ外囲器41にすることもでき
る。
The envelope 41 is composed of the face plate 40, the support frame 33, and the rear plate 32 as described above, but the rear plate 32 is provided mainly for the purpose of reinforcing the strength of the electron source substrate 31. If the electron source substrate 31 itself has sufficient strength, the separate rear plate 32 is not necessary, and the support frame 33 is directly sealed to the electron source substrate 31, and the face plate 40, the support frame 33, and the electron source. The substrate 41 may constitute the envelope 41. Furthermore, by providing an atmospheric pressure resistant support member called a spacer between the face plate 40 and the rear plate 32, the envelope 41 having sufficient strength against atmospheric pressure can be obtained.

【0077】図3中、38は蛍光膜である。蛍光膜38
はモノクロームの場合は蛍光体のみからなるが、カラー
の蛍光膜38の場合は、図4に示されるように、蛍光体
43の配列によりブラックストライプあるいはブラック
マトリクスなどと呼ばれる黒色部材42と蛍光体43と
で構成される。ブラックストライプ、ブラックマトリク
スが設けられる目的は、カラー表示の場合、必要となる
三原色蛍光体の各蛍光体43間の塗り分け部を黒くする
ことで混色等を目立たなくすることと、蛍光膜38にお
ける外光反射によるコントラストの低下を抑制すること
である。ブラックストライプの材料としては通常、良く
用いられている黒鉛を主成分とする材料だけでなく、光
の透過および反射が少ない材料であればこれに限るもの
ではない。
In FIG. 3, 38 is a fluorescent film. Fluorescent film 38
In the case of monochrome, only the phosphor is used, but in the case of the color phosphor film 38, as shown in FIG. 4, a black member 42 and a phosphor 43 called a black stripe or a black matrix depending on the arrangement of the phosphor 43. Composed of and. In the case of color display, the purpose of providing the black stripes and the black matrix is to make the mixed portions between the respective phosphors 43 of the three primary color phosphors black so as to make the color mixture inconspicuous, and in the phosphor film 38. This is to suppress a decrease in contrast due to reflection of external light. The material for the black stripes is not limited to the commonly used material containing graphite as a main component, but is not limited to this material as long as the material transmits and reflects light little.

【0078】ガラス基板37に蛍光体43を塗布する方
法は、モノクロームかカラーかによらず、沈殿法や印刷
法が用いられる。
As a method for applying the phosphor 43 to the glass substrate 37, a precipitation method or a printing method is used regardless of whether it is monochrome or color.

【0079】また、蛍光膜38の内面側には通常メタル
バック39が設けられる。メタルバック39の目的は、
蛍光体43に照射された電子が帯電するのを防止するこ
と、蛍光体43の発光のうち内面側への光をフェースプ
レート40側へ鏡面反射することにより輝度を向上させ
ること、電子ビーム加速電圧を印加するための電極とし
て作用させること、外囲器内で発生した負イオンの衝突
によるダメージからの蛍光体43の保護等である。メタ
ルバック39は、蛍光膜38作製後に蛍光膜38の内面
側表面の平滑化処理(通常、フィルミングと呼ばれる)
を行い、その後、Alを真空蒸着等で堆積することで作
製できる。フェースプレート40には、さらに蛍光膜3
8の導電性を高めるため、蛍光膜38の外面側に透明電
極(不図示)を設けてもよい。
A metal back 39 is usually provided on the inner surface of the fluorescent film 38. The purpose of the metal back 39 is
Preventing the electrons emitted to the phosphor 43 from being charged, improving the brightness by specularly reflecting the light toward the inner surface side of the light emission of the phosphor 43 to the face plate 40 side, and the electron beam accelerating voltage Is to act as an electrode for applying the, and to protect the phosphor 43 from damage due to collision of negative ions generated in the envelope. The metal back 39 is subjected to a smoothing process on the inner surface of the fluorescent film 38 after the fluorescent film 38 is formed (normally called filming).
And then depositing Al by vacuum vapor deposition or the like. The face plate 40 further has a fluorescent film 3
A transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 38 in order to enhance the conductivity of the fluorescent film 38.

【0080】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはいけないた
め、十分な位置合わせを行う必要がある。
At the time of performing the above-mentioned sealing, in the case of a color, it is necessary to sufficiently align the phosphors of the respective colors with the electron-emitting devices.

【0081】外囲器41は不図示の排気管を通じ、10
-7Torr程度の真空度にされ、封止が行われる。ま
た、外囲器41の封止後の真空度を維持するために、ゲ
ッター処理を行う場合もある。これは、外囲器41の封
止を行う直前、あるいは封止後に抵抗加熱、高周波加熱
等の加熱法により、外囲器41内の所定の位置(不図
示)に配置されたゲッターを加熱し、蒸着膜を形成する
処理である。ゲッターは通常、Ba等が主成分であり、
その蒸着膜の吸着作用により、例えば1×10-5〜1×
10-7Torrの真空度を維持するものである。なお、
表面伝導型電子放出素子のフォーミング以降の工程は適
宜設定される。
The envelope 41 is connected through an exhaust pipe (not shown) to
The degree of vacuum is set to about -7 Torr, and sealing is performed. In addition, a getter process may be performed in order to maintain the degree of vacuum after the envelope 41 is sealed. This is done by heating the getter placed at a predetermined position (not shown) in the envelope 41 by a heating method such as resistance heating or high frequency heating immediately before or after the envelope 41 is sealed. , A process of forming a vapor deposition film. The getter usually has Ba as a main component,
Due to the adsorption action of the deposited film, for example, 1 × 10 −5 to 1 ×
The vacuum degree of 10 −7 Torr is maintained. In addition,
The steps after the forming of the surface conduction electron-emitting device are appropriately set.

【0082】以上のようにして作製される本発明の画像
形成装置において、各電子放出素子には、容器外端子D
x1〜Dxm、Dy1〜Dynを通じ、電圧を印加すること
により電子放出させ、高圧端子Hvを通じ、メタルバッ
ク39あるいは透明電極(不図示)に数kV以上の高圧
を印加し、電子ビームを加速し、蛍光膜38に衝突さ
せ、励起・発光させることで画像を表示することができ
る。
In the image forming apparatus of the present invention manufactured as described above, each electron-emitting device has a terminal D outside the container.
Electrons are emitted by applying a voltage through x1 to Dxm and Dy1 to Dyn, and a high voltage of several kV or more is applied to the metal back 39 or the transparent electrode (not shown) through the high voltage terminal Hv to accelerate the electron beam, An image can be displayed by colliding with the fluorescent film 38 to excite and emit light.

【0083】以上述べた構成は、画像表示等に用いられ
る好適な画像形成装置を作成する上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述内容に
限られるものではなく、画像形成装置の用途に適するよ
う適宜選択する。
The configuration described above is a schematic configuration necessary for producing a suitable image forming apparatus used for image display and the like, and the detailed parts such as the material of each member are not limited to the above contents. Instead, it is appropriately selected to suit the application of the image forming apparatus.

【0084】本発明によれば、テレビジョン放送の表示
装置のみならずテレビ会議システム、コンピュータ等の
表示装置に適した画像形成装置を提供することができ
る。さらには本発明の電子源を、感光性ドラム等で構成
された光プリンタとしての画像形成装置として用いるこ
ともできる。
According to the present invention, it is possible to provide an image forming apparatus suitable for not only a display device for television broadcasting but also a display device such as a video conference system and a computer. Furthermore, the electron source of the present invention can be used as an image forming apparatus as an optical printer including a photosensitive drum or the like.

【0085】[0085]

【実施例】次に本発明の実施例を説明する。EXAMPLES Examples of the present invention will be described below.

【0086】(実施例1)本実施例では、図1に示した
ような構成を有する電子源基板およびそれを用いる画像
形成装置の作製について、図2に基づいて説明する。図
2に示すように、本例では、不図示の基板上に対して電
子放出素子を、配線とともに3×3個の計9個のマトリ
クス状に形成した。
Example 1 In this example, production of an electron source substrate having a structure as shown in FIG. 1 and an image forming apparatus using the same will be described with reference to FIG. As shown in FIG. 2, in this example, the electron-emitting devices were formed on the substrate (not shown) in a matrix of 3 × 3 in total, including 3 × 3.

【0087】まず、清浄されたガラス基板(ここでは、
ソーダライムガラス基板を使用)に、一対の素子電極1
1および12を形成した。本実施例では、膜の成膜方法
として厚膜印刷法を使用した。ここで使用した厚膜ペー
スト材料はMODペーストで、金属成分はAuである。
First, a cleaned glass substrate (here,
Soda lime glass substrate is used), and a pair of device electrodes 1
1 and 12 were formed. In this example, a thick film printing method was used as a film forming method. The thick film paste material used here is MOD paste, and the metal component is Au.

【0088】印刷の方法はスクリーン印刷法である。印
刷の後、70℃で10分乾燥し、次に本焼成を実施し
た。焼成温度は550℃で、ピーク保持時間は約8分で
ある。印刷、焼成後のパターンは350×150μm、
厚みは約0.3μmであった(図2(a))。
The printing method is a screen printing method. After printing, it was dried at 70 ° C. for 10 minutes and then subjected to main firing. The firing temperature is 550 ° C. and the peak holding time is about 8 minutes. The pattern after printing and firing is 350 x 150 μm,
The thickness was about 0.3 μm (FIG. 2 (a)).

【0089】次に、第1層の配線13を素子電極12の
片側に各々接続形成する。ここでは第1層配線13の形
成方法として、厚膜スクリーン印刷法を用いた。使用し
た厚膜ペースト材料はAgペーストで、金属部分はAg
である。所定のパターンでスクリーン印刷を行った後、
110℃で20分の乾燥を行い、550℃でピーク保持
時間15分の焼成を行って、幅100μm、厚み12μ
mの第1層の配線13を形成した(図2(b))。
Next, the wiring 13 of the first layer is connected and formed on one side of the device electrode 12. Here, as a method of forming the first layer wiring 13, a thick film screen printing method is used. The thick film paste material used was Ag paste, and the metal part was Ag.
It is. After screen printing with a predetermined pattern,
Drying at 110 ° C. for 20 minutes, baking at 550 ° C. for a peak holding time of 15 minutes, width 100 μm, thickness 12 μm
m first-layer wiring 13 was formed (FIG. 2B).

【0090】次に、第1層の層間絶縁膜14を形成し
た。この層間絶縁膜14は、X方向とY方向の両パター
ンからなる梯子型形状とした。本実施例では厚膜スクリ
ーン印刷法を用いて形成した。ペースト材料は、PdO
を主成分としてガラスバインダーを混合したペ−ストで
ある。焼成温度は550℃で、ピーク保持時間は約15
分である。所定のパターンでバインダーをスクリーン印
刷した後、焼成を行ったところ、焼成後のパターン幅は
X方向が500μm、Y方向が60μmの2本のパター
ンで梯子形状となっており、厚みは約15μmの層であ
った。なおその際、第1層の配線13上に第1層の層間
絶縁膜14のX方向パターンが位置するように形成を行
った(図2(c))。
Next, a first layer interlayer insulating film 14 was formed. The interlayer insulating film 14 has a ladder shape including both patterns in the X direction and the Y direction. In this embodiment, it is formed by using the thick film screen printing method. Paste material is PdO
Is a paste containing a glass binder as a main component. The firing temperature is 550 ° C and the peak holding time is about 15
Minutes. When a binder was screen-printed in a predetermined pattern and then baked, the pattern width after baking was a ladder shape with two patterns of 500 μm in the X direction and 60 μm in the Y direction, and the thickness was about 15 μm. It was a layer. At that time, formation was performed so that the X-direction pattern of the first-layer interlayer insulating film 14 was located on the first-layer wiring 13 (FIG. 2C).

【0091】次に、第2層の層間絶縁膜15を形成し
た。通常、絶縁層は上下層間の絶縁性を確保するため
に、印刷と焼成を2回ずつ実施する。これは、厚膜ペー
ストにより形成される膜は通常ポーラスな膜であるから
である。そのため、1回の印刷・焼成の後、再度印刷を
行って、1回目の膜のポーラス状態を埋め込むようにし
て2回目の膜を印刷、焼成する。これにより、絶縁性が
確保されることになる。本実施例では、絶縁性を必要と
する第1層の配線13と後に形成する第2層の配線の交
差部近傍のみに第2層の層間絶縁膜15を形成した。形
成方法、ペースト材料は第1層の層間絶縁膜14と同じ
で、厚膜スクリーン印刷法、ガラスペースト法を用い
た。焼成温度は550℃、ピーク保持時間は約15分で
あった。所定のパターンにスクリーン印刷・焼成後のパ
ターンは、500×500μm、厚み約15μmであっ
た。なお、交差部の絶縁層のトータルの厚みは、約30
μmであった(図2(d))。
Next, a second-layer interlayer insulating film 15 was formed. Usually, the insulating layer is printed and fired twice in order to ensure insulation between the upper and lower layers. This is because the film formed by the thick film paste is usually a porous film. Therefore, after printing and firing once, printing is performed again to print and fire the second film so as to fill the porous state of the first film. This ensures the insulation. In the present embodiment, the second-layer interlayer insulating film 15 is formed only in the vicinity of the intersection of the first-layer wiring 13 requiring insulation and the second-layer wiring formed later. The forming method and the paste material were the same as those of the first layer interlayer insulating film 14, and the thick film screen printing method and the glass paste method were used. The firing temperature was 550 ° C., and the peak holding time was about 15 minutes. The pattern after screen printing and firing on a predetermined pattern had a size of 500 × 500 μm and a thickness of about 15 μm. The total thickness of the insulating layer at the intersection is about 30.
μm (FIG. 2 (d)).

【0092】次に、第2層の配線16を形成した。この
とき、配線16の形成は、前記第1層の層間絶縁層14
の梯子型状の2本のY方向パターンの間に第1層の配線
13と第2層の配線16の交差部に形成した第2層の層
間絶縁膜15を介して行われている。さらに、第2層の
配線16の形成と同時に素子電極11とその配線16と
の接続も行われた。形成方法としては、厚膜スクリーン
印刷法を用いた。使用した厚膜ペースト材料はAgペー
ストで、金属部分はAgである。所定のパターンでスク
リーン印刷の後、110℃で20分の乾燥を行った後、
550℃でピーク保持時間15分の焼成を行って幅30
0μm、厚み10μmの第2層の配線16を得た(図2
(e))。
Next, the second layer wiring 16 was formed. At this time, the wiring 16 is formed by forming the first interlayer insulating layer 14
Between the two ladder-shaped patterns in the Y direction via the second-layer interlayer insulating film 15 formed at the intersection of the first-layer wiring 13 and the second-layer wiring 16. Furthermore, the device electrode 11 and the wiring 16 were connected at the same time when the wiring 16 of the second layer was formed. As a forming method, a thick film screen printing method was used. The thick film paste material used is Ag paste and the metal part is Ag. After screen printing with a predetermined pattern and drying at 110 ° C for 20 minutes,
Width of 30 after baking at 550 ° C for a peak holding time of 15 minutes
A second layer wiring 16 having a thickness of 0 μm and a thickness of 10 μm was obtained (FIG. 2).
(E)).

【0093】マトリクス配線完成後、電子放出部を形成
した。まず、上記印刷法で形成された、電子放出部への
通電用の素子電極11および12の上層に有機パラジウ
ム(CCP4230;奥野製薬工業(株)製)をスピナ
ーにより回転塗布後、300℃で10分間の加熱処理を
行い、Pdからなる電子放出部形成用薄膜17を形成し
た。このようにして形成された電子放出部形成用薄膜1
7は、Pdを主元素とする微粒子から構成され、その、
膜厚は10nm、シート抵抗値は5×104Ω/□であ
った。なお、ここで述べる微粒子膜は、複数の微粒子が
集合した膜であり、その微細構造としては微粒子が個々
に分散配置した状態のみならず、微粒子が互いに隣接あ
るいは重なり合った状態(島状も含む)の膜をもさし、
その粒径とは、前記状態で粒子形状が認識可能な微粒子
についての径をいう。
After the completion of the matrix wiring, the electron emitting portion was formed. First, organopalladium (CCP4230; manufactured by Okuno Chemical Industries Co., Ltd.) was spin-coated on the upper layers of the device electrodes 11 and 12 for energizing the electron emission portions by the spinner by spin coating, and then at 10 ° C. at 10 ° C. The heat treatment for 1 minute was performed to form an electron emission portion forming thin film 17 made of Pd. The electron emission portion forming thin film 1 thus formed
7 is composed of fine particles containing Pd as a main element,
The film thickness was 10 nm, and the sheet resistance value was 5 × 10 4 Ω / □. The fine particle film described here is a film in which a plurality of fine particles are aggregated, and the fine structure thereof is not only a state in which the fine particles are individually dispersed and arranged but also a state in which the fine particles are adjacent to each other or overlap each other (including an island shape). The membrane of
The particle diameter means the diameter of fine particles whose particle shape can be recognized in the above state.

【0094】このパラジウム膜をフォトリソグラフィー
法を用いて、パターニングすることにより、フォーミン
グ前までの素子の製造工程が完了した(図2(f))。
By patterning this palladium film using the photolithography method, the element manufacturing process before forming was completed (FIG. 2 (f)).

【0095】以上のようにして作製した電子源基板を作
製したところ、第2層の配線形成時のだれによる素子電
極との短絡は生じなかった。
When the electron source substrate manufactured as described above was manufactured, a short circuit with the device electrode due to sagging when forming the wiring of the second layer did not occur.

【0096】(実施例2)本実施例では、実施例1で作
製した電子源を使用して画像形成装置を得た。これにつ
いて図3、図4および図8を用いて説明する。
Example 2 In this example, the electron source manufactured in Example 1 was used to obtain an image forming apparatus. This will be described with reference to FIGS. 3, 4 and 8.

【0097】図3に示したように、多数の表面伝導型電
子放出素子を形成した電子源基板31をリアプレート3
2上に固定した後、基板31の5mm上方に、フェース
プレート40(ガラス基板37の内面に蛍光膜38とメ
タルバック39が形成されて構成される)を支持枠33
を介し配置し、フェースプレート40、支持枠33、リ
アプレート32の接合部にフリットガラスを塗布し、4
50℃で10分間焼成することで封着した(図3参
照)。また、リアプレート32への基板31の固定もフ
リットガラスで行った。
As shown in FIG. 3, the electron source substrate 31 having a large number of surface conduction electron-emitting devices is mounted on the rear plate 3.
After being fixed on the substrate 2, the face plate 40 (which is formed by forming the fluorescent film 38 and the metal back 39 on the inner surface of the glass substrate 37) is supported by the support frame 33 5 mm above the substrate 31.
The frit glass is applied to the joint portion of the face plate 40, the support frame 33, and the rear plate 32.
It was sealed by baking at 50 ° C. for 10 minutes (see FIG. 3). The substrate 31 was also fixed to the rear plate 32 with frit glass.

【0098】図3において、34は電子放出素子、35
および36はそれぞれX方向およびY方向の配線であ
る。
In FIG. 3, 34 is an electron-emitting device and 35
And 36 are wirings in the X and Y directions, respectively.

【0099】蛍光膜38は、モノクロームの場合は蛍光
体のみから成るが、本実施例では蛍光体はストライプ形
状(図4参照)を採用し、先にブラックストライプを形
成し、その間隙部に各蛍光体を塗布し、蛍光膜38を作
製した。ブラックストライプの材料は、通常良く用いら
れている黒鉛を主成分とする材料を用いた。
In the case of monochrome, the fluorescent film 38 is composed of only the fluorescent material, but in this embodiment, the fluorescent material adopts a stripe shape (see FIG. 4), and a black stripe is formed first, and each of the gaps is formed. A phosphor was applied to form a phosphor film 38. As the material for the black stripe, a material which is commonly used and whose main component is graphite was used.

【0100】ガラス基板37に蛍光体を塗布する方法は
スラリー法を用いた。
The method of applying the phosphor to the glass substrate 37 was a slurry method.

【0101】また、蛍光膜38の内面側には通常、メタ
ルバック39が設けられる。本例では、メタルバック
は、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理
(通常、フィルミングと呼ばれる)を行ない、その後、
Alを真空蒸着することで作製した。
A metal back 39 is usually provided on the inner surface side of the fluorescent film 38. In this example, the metal back performs a smoothing process (usually called filming) on the inner surface of the fluorescent film after the fluorescent film is produced, and then,
It was produced by vacuum deposition of Al.

【0102】フェースプレート40には、更に蛍光膜3
8の導電性を高めるため、蛍光膜38の外面側に透明電
極(不図示)が設けられる場合もあるが、本実施例で
は、メタルバックのみで十分な導電性が得られたので省
略した。
The face plate 40 is further provided with a fluorescent film 3
A transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 38 in order to enhance the conductivity of No. 8, but in this embodiment, it was omitted because sufficient conductivity was obtained only by the metal back.

【0103】前述の封着を行なう際、カラーの場合は各
色蛍光体と電子放出素子とを対応させなくてはいけない
ため、十分な位置合わせを行なった。
When performing the above-mentioned sealing, in the case of color, the phosphors of the respective colors have to correspond to the electron-emitting devices, so that sufficient alignment is performed.

【0104】以上のようにして完成したガラス容器内の
雰囲気を排気管(図示せず)を通じ真空ポンプにて排気
し、十分な真空度に達した後、容器外端子Dx1〜Dxm
とDy1〜Dynを通じ、電子放出素子34の素子電極間
に電圧を印加し、電子放出部形成用薄膜2を通電処理
(フォーミング処理)することにより、電子放出部3を
作成した。フォーミング処理の電圧波形を図8に示す。
The atmosphere in the glass container completed as described above is exhausted by a vacuum pump through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, the external terminals Dx1 to Dxm
And Dy1 to Dyn, a voltage is applied between the device electrodes of the electron-emitting device 34, and the electron-emitting region forming thin film 2 is energized (forming process) to form the electron-emitting region 3. FIG. 8 shows the voltage waveform of the forming process.

【0105】図8中、T1およびT2は電圧波形のパルス
幅とパルス間隔であり、本実施例ではT1を1ミリ秒、
T2を10ミリ秒とし、三角波の波高値(フォーミング
時のピーク電圧)は14Vとし、フォーミング処理は約
1×10-6Torrの真空雰囲気下で60秒間行なっ
た。
In FIG. 8, T1 and T2 are the pulse width and pulse interval of the voltage waveform. In this embodiment, T1 is 1 millisecond,
T2 was 10 milliseconds, the peak value of the triangular wave (peak voltage during forming) was 14 V, and the forming treatment was carried out for 60 seconds in a vacuum atmosphere of about 1 × 10 −6 Torr.

【0106】このように作成された電子放出部3はパラ
ジウム元素を主成分とする微粒子が分散配置された状態
となり、その微粒子の平均粒径は30Åであった。
In the electron emitting portion 3 thus produced, fine particles containing palladium as a main component were dispersed and arranged, and the average particle diameter of the fine particles was 30Å.

【0107】次に、1×10-6Torr程度の真空度で
不図示の排気管をガスバーナーで熱することで溶着し、
外囲器の封止を行なった。
Next, the exhaust pipe (not shown) is welded by heating with a gas burner at a vacuum degree of about 1 × 10 -6 Torr,
The envelope was sealed.

【0108】最後に封止後の真空度を維持するために、
ゲッター処理を行なった。ゲッター処理とは、封止を行
なう直前、あるいは封止後に抵抗加熱、あるいは高周波
加熱等の加熱法により、画像形成装置内の所定の位置
(不図示)に配置されたゲッターを加熱し、蒸着膜を形
成する処理である。ゲッターは通常Ba等が主成分であ
り、その蒸着膜の吸着作用により、例えば1×10-5
1×10-7Torrの真空度を維持するものである。
Finally, to maintain the degree of vacuum after sealing,
Getter processing was performed. The getter treatment is a heating method such as resistance heating or high-frequency heating immediately before or after sealing, and heats a getter arranged at a predetermined position (not shown) in the image forming apparatus to form a vapor deposition film. Is a process for forming. The getter usually has Ba as a main component, and due to the adsorption action of the deposited film, for example, 1 × 10 −5 to
The vacuum degree of 1 × 10 −7 Torr is maintained.

【0109】以上のようにして作製した本発明の画像形
成装置において、各表面伝導型電子放出素子には、容器
外端子Dx1〜Dxm、Dy1〜Dynを通じ、走査信号お
よび変調信号を不図示の信号発生手段によりそれぞれ印
加することにより、電子放出させ、高圧端子Hvを通じ
て、メタルバック39に5kVの高圧を印加し、電子ビ
ームを加速して、蛍光膜38に衝突させ、励起・発光さ
せることで画像を表示した。その結果、欠陥のない良好
な画質の画像が得られた。
In the image forming apparatus of the present invention manufactured as described above, scanning signals and modulation signals (not shown) are supplied to the respective surface conduction electron-emitting devices through the terminals Dx1 to Dxm and Dy1 to Dyn outside the container. An electron is emitted by applying each by a generating means, a high voltage of 5 kV is applied to the metal back 39 through the high voltage terminal Hv, the electron beam is accelerated, collides with the fluorescent film 38, and excited and emits an image. Was displayed. As a result, a good quality image without defects was obtained.

【0110】なお、上記実施例に示した電子源基板の作
製方法に従って、アレイ状発光素子を作製し、それを感
光性ドラム上に配置することにより、良好な電子写真記
録装置を構成することができた。
A good electrophotographic recording apparatus can be constructed by producing an array of light emitting elements according to the method for producing an electron source substrate shown in the above embodiment and disposing it on a photosensitive drum. did it.

【0111】加えて、電子写真記録装置にアレイ状発光
素子を作成した場合においても同様の効果を得ることが
できる。
In addition, the same effect can be obtained when the array-shaped light emitting element is formed in the electrophotographic recording device.

【0112】[0112]

【発明の効果】以上の説明から明らかなように、本発明
によれば、電子源基板の配線形成時に素子電極の短絡を
防止できることから、それを画像形成装置に用いた場合
に画素欠陥が低減して、高い画質の画像を得ることがで
きる。さらに、本発明の方法によれば、基板上にX−Y
マトリクス状に多数の表面伝導型電子放出素子を配置す
ることが容易で、大画面の画像形成装置に好適な電子源
基板を得ることができる。
As is clear from the above description, according to the present invention, it is possible to prevent a short circuit of the element electrode during the formation of the wiring of the electron source substrate, so that when it is used in an image forming apparatus, pixel defects are reduced. Thus, a high quality image can be obtained. Furthermore, according to the method of the present invention, XY is formed on the substrate.
It is easy to arrange a large number of surface conduction electron-emitting devices in a matrix, and an electron source substrate suitable for a large-screen image forming apparatus can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の電子源基板の代表的な素子構成を示す
模式的平面図である。
FIG. 1 is a schematic plan view showing a typical element structure of an electron source substrate of the present invention.

【図2】本発明の電子源基板の製造手順の1例を示す工
程図である。
FIG. 2 is a process drawing showing an example of the manufacturing procedure of the electron source substrate of the present invention.

【図3】本発明の画像形成装置の1例の構成を示す部分
切り欠き斜視図である。
FIG. 3 is a partially cutaway perspective view showing the configuration of an example of an image forming apparatus of the present invention.

【図4】蛍光膜の構成を示す模式的部分図であり、
(a)はブラックストライプの設けられたもの、(b)
はブラックマトリクスの設けられたものの図である。
FIG. 4 is a schematic partial view showing a structure of a fluorescent film,
(A) is provided with a black stripe, (b)
[Fig. 3] is a diagram of a device provided with a black matrix.

【図5】表面伝導型電子放出素子の1例の構成を示す模
式的平面図である。
FIG. 5 is a schematic plan view showing a configuration of an example of a surface conduction electron-emitting device.

【図6】本発明の電子源に設けられる表面伝導型電子放
出素子の1例の構成を示す示す模式図であり、(a)は
平面図、(b)は断面図である。
6A and 6B are schematic diagrams showing a configuration of an example of a surface conduction electron-emitting device provided in the electron source of the present invention, FIG. 6A being a plan view and FIG. 6B being a sectional view.

【図7】図6の素子の形成手順を示す工程図である。7A to 7C are process diagrams showing a procedure for forming the device of FIG.

【図8】本発明の電子源における表面伝導型電子放出素
子製造時の通電フォーミングにおける電圧波形を示すグ
ラフであり、(a)はパルス波高値が一定の場合、
(b)はパルス波高値が増加する場合である。
FIG. 8 is a graph showing a voltage waveform during energization forming when manufacturing a surface conduction electron-emitting device in the electron source of the present invention, where (a) shows a case where the pulse crest value is constant,
(B) is a case where the pulse peak value increases.

【図9】表面伝導型電子放出素子の電子放出特性の測定
評価装置の概略構成図である。
FIG. 9 is a schematic configuration diagram of an apparatus for measuring and evaluating electron emission characteristics of a surface conduction electron-emitting device.

【図10】表面伝導型電子放出素子の電流―電圧特性を
示す図である。
FIG. 10 is a diagram showing current-voltage characteristics of a surface conduction electron-emitting device.

【図11】多数の表面伝導型電子放出素子を単純マトリ
クス配線して構成した電子源基板の概略図である。
FIG. 11 is a schematic view of an electron source substrate formed by simple matrix wiring of a large number of surface conduction electron-emitting devices.

【符号の説明】[Explanation of symbols]

1 絶縁性基板 2 電子放出部形成用薄膜 3 電子放出部 4 電子放出部を含む薄膜 5 素子電極 6 素子電極 11 素子電極 12 素子電極 13 第1層の配線 14 第1層の層間絶縁層 15 第2層の層間絶縁膜 16 第2層の配線 17 電子放出部形成用薄膜 31 電子源基板 32 リアプレート 33 支持枠 34 電子放出素子 35 X方向配線 36 Y方向配線 37 ガラス基板 38 蛍光膜 39 メタルバック 40 フェースプレート 41 外囲器 42 黒色部材 43 蛍光体 90 電流計 91 電源 92 電流計 93 高圧電源 94 アノード電極 111 絶縁性基板 112 X方向配線 113 Y方向配線 114 表面伝導型電子放出素子 DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Electron emission part forming thin film 3 Electron emission part 4 Thin film including an electron emission part 5 Element electrode 6 Element electrode 11 Element electrode 12 Element electrode 13 First layer wiring 14 First layer interlayer insulation layer 15th Two-layer interlayer insulating film 16 Second layer wiring 17 Electron emitting portion forming thin film 31 Electron source substrate 32 Rear plate 33 Support frame 34 Electron emitting device 35 X direction wiring 36 Y direction wiring 37 Glass substrate 38 Fluorescent film 39 Metal back 40 Face Plate 41 Envelope 42 Black Member 43 Phosphor 90 Ammeter 91 Power Supply 92 Ammeter 93 High Voltage Power Supply 94 Anode Electrode 111 Insulating Substrate 112 X Direction Wiring 113 Y Direction Wiring 114 Surface Conduction Electron Emitting Element

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 基板上に一対の素子電極を含む電子放出
素子複数個を、絶縁層を介して直交する複数の第1層の
配線と複数の第2層の配線の交差する位置に配設する電
子源基板の製造方法において、 1)基板上に複数の素子電極対を形成する工程、 2)第1層の配線を形成する工程、 3)該第1層の配線と前記素子電極対の一方の素子電極
(第1の素子電極)を接続する工程、 4)帯状絶縁層であって前記第1層の配線と交差する部
分(連結部)およびその近傍以外の中央部分が開口して
いる絶縁層を、第2層の配線を形成する位置に形成する
工程、 5)前記帯状絶縁層上に該絶縁層の幅以下の幅を有する
第2層の配線を形成する工程、 6)前記第2層の配線と、前記第1の素子電極に対向す
る素子電極(第2の素子電極)とを接続する工程、 7)前記素子電極対に基づいて電子放出素子を形成する
工程 を含むことを特徴とする電子源基板の製造方法。
1. A plurality of electron-emitting devices including a pair of device electrodes are arranged on a substrate at positions where a plurality of first-layer wirings and a plurality of second-layer wirings intersect each other with an insulating layer interposed therebetween. In the method of manufacturing an electron source substrate, the steps of: 1) forming a plurality of device electrode pairs on the substrate; 2) forming a first layer wiring; 3) forming a wiring of the first layer and the device electrode pair Step of connecting one element electrode (first element electrode), 4) A strip-shaped insulating layer is opened at a portion (coupling portion) intersecting with the wiring of the first layer and a central portion other than the vicinity thereof. Forming an insulating layer at a position where a second layer wiring is formed, 5) forming a second layer wiring having a width equal to or smaller than the width of the insulating layer on the strip-shaped insulating layer, 6) the above A process for connecting the two-layer wiring and an element electrode (second element electrode) facing the first element electrode. (7) A method of manufacturing an electron source substrate, including the step of 7) forming an electron-emitting device based on the device electrode pair.
【請求項2】 前記帯状絶縁層を形成した後に、該絶縁
層の前記連結部上にさらに絶縁層を形成する請求項1記
載の製造方法。
2. The manufacturing method according to claim 1, further comprising forming an insulating layer on the connecting portion of the insulating layer after forming the band-shaped insulating layer.
【請求項3】 前記第1層の配線と第1の素子電極との
接続を、該配線の形成と同時に行う請求項1または2記
載の製造方法。
3. The manufacturing method according to claim 1, wherein the wiring of the first layer and the first element electrode are connected simultaneously with the formation of the wiring.
【請求項4】 前記第2層の配線と第2の素子電極との
接続を、該配線の形成と同時に行う請求項1または2記
載の製造方法。
4. The manufacturing method according to claim 1, wherein the wiring of the second layer and the second element electrode are connected simultaneously with the formation of the wiring.
【請求項5】 前記帯状絶縁層の各開口部に前記第2の
素子電極の一端が位置するように該帯状絶縁層を形成し
てから、前記第2層の配線の形成を行う請求項4記載の
製造方法。
5. The strip-shaped insulating layer is formed so that one end of the second element electrode is located in each opening of the strip-shaped insulating layer, and then the wiring of the second layer is formed. The manufacturing method described.
【請求項6】 前記素子対間に導電性薄膜を形成し、通
電処理によって該薄膜の一部に電子放出部を形成して、
電子放出素子として表面伝導型電子放出素子を形成する
請求項1ないし5のいずれかに記載の製造方法。
6. A conductive thin film is formed between the pair of elements, and an electron emitting portion is formed on a part of the thin film by an electric current treatment.
The manufacturing method according to claim 1, wherein a surface conduction electron-emitting device is formed as the electron-emitting device.
【請求項7】 前記各層の形成を印刷法で行う請求項1
ないし6のいずれかに記載の電子源基板の製造方法。
7. The printing method is used to form each of the layers.
7. The method for manufacturing an electron source substrate according to any one of 6 to 6.
【請求項8】 請求項1ないし7のいずれかに記載の方
法で製造される電子源基板。
8. An electron source substrate manufactured by the method according to claim 1.
【請求項9】 請求項1ないし7のいずれかに記載の方
法で製造される電子源基板と、画像が形成される領域を
備えた基板とを対向させ、支持枠を介して接合する工
程、両基板の間の空間を減圧状態とする工程、前記電子
源基板に画像形成用の駆動回路を接続する工程を含む画
像形成装置の製造方法。
9. A step of making an electron source substrate manufactured by the method according to claim 1 and a substrate having an area where an image is formed face each other, and joining them via a support frame, A method of manufacturing an image forming apparatus, comprising: a step of reducing the pressure between the two substrates; and a step of connecting a drive circuit for image formation to the electron source substrate.
【請求項10】 請求項9記載の方法で製造される画像
形成装置。
10. An image forming apparatus manufactured by the method according to claim 9.
JP20243195A 1995-08-08 1995-08-08 Method of manufacturing electron source substrate and image forming apparatus Expired - Lifetime JP3450533B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20243195A JP3450533B2 (en) 1995-08-08 1995-08-08 Method of manufacturing electron source substrate and image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20243195A JP3450533B2 (en) 1995-08-08 1995-08-08 Method of manufacturing electron source substrate and image forming apparatus

Publications (2)

Publication Number Publication Date
JPH0950760A true JPH0950760A (en) 1997-02-18
JP3450533B2 JP3450533B2 (en) 2003-09-29

Family

ID=16457409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20243195A Expired - Lifetime JP3450533B2 (en) 1995-08-08 1995-08-08 Method of manufacturing electron source substrate and image forming apparatus

Country Status (1)

Country Link
JP (1) JP3450533B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269255A (en) * 2005-03-24 2006-10-05 Seiko Epson Corp Electron-emitting element and manufacturing method of the electron-emitting element, as well as display device, and electronic equipment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269255A (en) * 2005-03-24 2006-10-05 Seiko Epson Corp Electron-emitting element and manufacturing method of the electron-emitting element, as well as display device, and electronic equipment

Also Published As

Publication number Publication date
JP3450533B2 (en) 2003-09-29

Similar Documents

Publication Publication Date Title
JP3217629B2 (en) Electron source, image forming apparatus using the electron source, method of manufacturing the electron source, and method of manufacturing the image forming apparatus
JP3372720B2 (en) Electron source substrate, image forming apparatus, and manufacturing method thereof
JP3450533B2 (en) Method of manufacturing electron source substrate and image forming apparatus
JP3200270B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP3332673B2 (en) Electron source substrate, image forming apparatus, and manufacturing method thereof
JP3222338B2 (en) Method of manufacturing electron source and image forming apparatus
JP3372759B2 (en) Electron emitting element, electron source using the same, and method of manufacturing image forming apparatus
JP3387710B2 (en) Method of manufacturing electron source substrate and method of manufacturing image forming apparatus
JP3450565B2 (en) Method of manufacturing electron source substrate and image forming apparatus
JPH08162001A (en) Electron source substrate, electron source, image forming device and manufacture
JP3459705B2 (en) Method of manufacturing electron source substrate and method of manufacturing image forming apparatus
JP3423524B2 (en) Method for manufacturing electron-emitting device
JPH09245690A (en) Manufacture of matrix wiring, manufacture of electron source, electron source and image display device provided with this electron source
JP3450425B2 (en) Electron source, method of manufacturing the same, and image forming apparatus
JP3459720B2 (en) Method of manufacturing electron source and method of manufacturing image forming apparatus
JP3450581B2 (en) Manufacturing method of wiring board and image forming apparatus
JP3472033B2 (en) Method of manufacturing electron source substrate and method of manufacturing image forming apparatus
JPH09219142A (en) Electron emitting element, electron source substrate, electron source, display panel and image forming device
JPH09219163A (en) Wiring forming method, matrix wiring formed by the method, manufacture of electron source, electron source and image forming device
JPH08180800A (en) Electron source and manufacture of image display apparatus
JPH09219147A (en) Manufacture of electron source, electron source and image display device manufactured by the method
JPH09245694A (en) Electron-source substrate, its manufacture, and image display device
JPH09283064A (en) Image forming device and its manufacture
JPH09245693A (en) Electron-source substrate, its manufacture, and image display device
JPH07130280A (en) Manufacture of electron source material and electron source, and electron source and image forming device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070711

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080711

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080711

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090711

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090711

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100711

Year of fee payment: 7